KR20150106815A - 테이퍼형 단부를 갖는 관통형 비아를 포함하는 패키지 - Google Patents

테이퍼형 단부를 갖는 관통형 비아를 포함하는 패키지 Download PDF

Info

Publication number
KR20150106815A
KR20150106815A KR1020140160832A KR20140160832A KR20150106815A KR 20150106815 A KR20150106815 A KR 20150106815A KR 1020140160832 A KR1020140160832 A KR 1020140160832A KR 20140160832 A KR20140160832 A KR 20140160832A KR 20150106815 A KR20150106815 A KR 20150106815A
Authority
KR
South Korea
Prior art keywords
vias
molding material
dielectric layer
package
device die
Prior art date
Application number
KR1020140160832A
Other languages
English (en)
Other versions
KR101643054B1 (ko
Inventor
시엔-웨이 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20150106815A publication Critical patent/KR20150106815A/ko
Application granted granted Critical
Publication of KR101643054B1 publication Critical patent/KR101643054B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

패키지는 디바이스 다이와, 상기 디바이스 다이를 내부에 몰딩하는 몰딩 물질과, 실질적으로 상기 몰딩 물질을 관통하는 관통형 비아를 포함하고, 상기 관통형 비아는 단부를 가진다. 상기 단부는 테이퍼형이고 원형의 측벽 표면을 가진다. 패키지는 상기 관통형 비아에 전기적으로 결합되는 재분배 라인을 더 포함한다.

Description

테이퍼형 단부를 갖는 관통형 비아를 포함하는 패키지{PACKAGES WITH THROUGH-VIAS HAVING TAPERED ENDS}
본 발명은 테이퍼형 단부를 갖는 관통형 비아를 포함하는 패키지에 관한 것이다.
집적 회로의 패키징시 여러 종류의 패키징 방법 및 구조가 존재한다. 예를 들면, 통상적인 패키지-온-패키지(package-on-package: POP) 공정에서는 하부 패키지에 상부 패키지가 접합된다. 상부 패키지와 하부 패키지는 내부에 패키징된 디바이스 다이(device dies)를 가질 수 있다. POP 공정의 적용을 통해 패키지의 집적 레벨이 증가된다.
기존의 POP 공정에서는 패키지 기판에 접합된 디바이스 다이를 포함하는 하부 패키지를 먼저 형성한다. 패키지 기판 상에 몰딩 화합물이 몰딩되는데, 디바이스 다이는 몰딩 화합물 내에 몰딩된다. 패키지 기판은 상부에 형성된 솔더 볼을 더 포함하고, 해당 솔더 볼과 디바이스 다이는 패키지 기판의 동일 측면에 존재한다. 솔더 볼은 상부 패키지를 하부 패키지에 연결하기 위해 제공된다.
본 발명의 일부 실시예에 따른 패키지는, 디바이스 다이와, 해당 디바이스 다이를 내부에 몰딩하는 몰딩 물질과, 실질적으로 상기 몰딩 물질을 관통하는 관통형 비아를 포함하며, 상기 관통형 비아는 단부를 갖는다. 상기 관통형 비아의 단부는 테이퍼형이고 원형의 측벽 표면을 가진다. 패키지는 관통형 비아에 전기적으로 결합되는 재분배 라인을 더 포함한다.
본 발명의 대안적인 실시예에 따른 패키지는, 적어도 하나의 제1 유전층과, 상기 적어도 하나의 제1 유전층 내의 제1의 복수의 재분배 라인과, 상기 제1의 복수의 재분배 라인 위에 있고 해당 제1의 복수의 재분배 라인에 전기적으로 결합되는 디바이스 다이와, 상기 디바이스 다이를 내부에 몰딩하는 몰딩 물질과, 상기 몰딩 물질 내에 있고, 상단부가 원형 측벽을 갖는 관통형 비아와, 상기 디바이스 소자 위에 있는 적어도 하나의 제2 유전층과, 상기 적어도 하나의 제2 유전층 내에 있는 제2의 복수의 재분배 라인을 포함한다. 제2의 복수의 재분배 라인 중 하나는 상기 관통형 비아를 통해 제1의 복수의 재분배 라인 중 하나에 전기적으로 결합된다.
본 발명의 또 다른 실시예에 따른 방법은, 캐리어 위에 관통형 비아를 형성하는 단계와, 상기 캐리어 위에 디바이스 다이를 배치하는 단계와, 상기 디바이스 다이와 상기 관통형 비아를 몰딩 물질로 몰딩하는 단계와, 상기 관통형 비아와 상기 디바이스 다이의 금속 필라 중 적어도 하나를 노출하기 위해 상기 몰딩 물질을 평탄화하는 단계와, 상기 관통형 비아 위에 금속 특징부를 형성하는 단계를 포함한다. 상기 금속 특징부와 상기 관통형 비아는 사이에 계면을 형성한다. 계면에 인접한 관통형 비아의 상부는 원형 측벽을 가진다.
본 발명의 여러 측면은 첨부 도면과 함께 탐독시 다음의 상세한 설명으로부터 잘 이해된다. 산업에서의 표준 관행에 따르면, 다양한 특징부들이 비율대로 작도되지 않음에 유의하여야 한다. 사실, 다양한 특징부의 크기는 논의의 간명성을 위해 임의로 증가 또는 감소될 수 있다.
도 1은 일부 실시예에 따른 패키지의 단면도를 나타내며;
도 2-19는 일부 실시예에 따른 패키지의 형성의 중간 단계들을 보여주는 단면도이고;
도 20은 주요 패드 영역과 해당 주요 패드 영역에 연결되는 새부리형(bird-beak) 영역을 포함하는 재분배 라인(redistribution line: RDL) 패드의 저면도를 나타낸다.
하기의 설명은 본 발명의 다른 특징들을 실현하기 위한 여러 가지 상이한 실시예 또는 예를 제공할 수 있다. 본 발명의 단순화하기 위해 구성 성분 및 배열의 특정 예가 아래에 설명된다. 이들은 물론 단지 예시에 불과한 것이고 따라서 한정하는 것으로 의도된 것이 아니다. 예를 들면, 이어지는 설명에서 제2 특징부 상에 제1 특징부의 형성은 제1 및 제2 특징부가 직접 접촉되게 형성된 실시예와 추가의 특징부가 제1 및 제2 특징부 사이에 개재되어 제1 및 제2 특징부가 직접 접촉 상태에 있지 않을 수 있는 실시예를 포함할 수 있다. 추가로, 본 발명은 다양한 예에서 참조 번호 및/또는 기호를 반복할 수 있다. 이러한 반복은 간단 명료를 위한 것이고 그 자체가 논의되는 여러 가지 실시예 및/또는 구성 간의 관계에 영향을 주는 것은 아니다.
또한, 여기 사용되는 공간적으로 상대적인 용어인 "아래 놓인", "밑", "하부의", "위에 놓인", "상부의" 등의 용어는 도면에 도시된 바와 같은 다른 요소(들) 또는 특징부(들)에 대한 하나의 요소 또는 특징부의 관계를 기술하는 설명의 편의를 위해 사용될 수 있다. 공간적으로 상대적인 용어들은 도면에 표현된 배향 외에 사용 또는 동작시 소자의 다른 배향을 포함하도록 의도된 것이다. 장치는 달리 배향될 수 있으며(90도 회전 또는 다른 배향으로), 따라서 여기 사용되는 공간적으로 상대적인 기술 어구는 마찬가지로 대응적으로 해석될 수 있다.
여러 가지 예시적인 실시예에 따라 패키지 및 해당 패키지 형성 방법이 제공된다. 실시예의 여러 가지 변형이 논의된다. 여러 가지 도면 및 예시적인 실시예에 걸쳐, 유사한 요소의 지정에 유사한 참조 번호가 사용된다.
도 1은 일부 실시예에 따른 패키지(20)의 단면도를 나타낸다. 패키지(20)는 패키지(100)와 해당 패키지(100) 위에 접합된 패키지(200)를 포함한다. 일부 실시예에서, 패키지(100)는 전방측이 아래로 향하여 재분배 라인(redistribution line: RDL)(132/134/136)에 접합된 디바이스 다이(102)를 포함한다. 대안적인 실시예에서, 패키지(100)는 하나의 디바이스 다이 또는 3개 이상의 디바이스 다이를 포함한다. 디바이스 다이(102)는 반도체 기판(108)과 해당 반도체 기판(108)의 전방면(아래로 향하는 면)에 집적 회로 소자(104)(예컨대 트랜지스터를 포함하는 능동형 소자 등)를 포함할 수 있다. 디바이스 다이(102)는 중앙 처리 장치(CPU) 다이, 그래픽 처리 장치(GPU) 다이, 모바일 어플리케이션 다이 등의 로직 다이를 포함할 수 있다.
디바이스 다이(102)는 디바이스 다이(102) 각각을 둘러싸는 몰딩 물질(120) 내에 몰딩된다. 몰딩 물질(120)은 몰딩 화합물, 몰딩 언더필(underfill), 수지 등일 수 있다. 몰딩 물질(120)의 표면(120A)은 디바이스 다이(102) 각각의 바닥 단부와 높이가 동일할 수 있다. 몰딩 물질(120)의 표면(120B)은 반도체 기판(108)의 배면(108A)과 높이가 같거나 더 높을 수 있다. 일부 실시예에서, 반도체 기판(108)의 배면(108A)은 디바이스 다이(102)를 위에 있는 유전층(118)에 부착하는 유전막인 다이 부착막(110)과 접촉되어 있다. 디바이스 다이(102)는 RDL(132)에 전기적으로 연결되는 (예컨대 구리 필라(pillar)를 포함할 수 있는) 금속 필라(pillar)/패드(106)를 더 포함한다.
패키지(100)는 디바이스 다이(102)의 기초를 이루는 바닥측 RDL(132/134/136)과 디바이스 다이(102)의 위에 놓여지는 상부측 RDL(116)을 포함할 수 있다. 바닥측 RDL(132/134/136)은 유전층(114) 내에 형성되고, 상부측 RDL(116)은 유전층(118)에 내에 형성된다. RDL(132/134/136, 116)은 구리, 알루미늄, 니켈, 티타늄, 이들의 합금 또는 이들의 다층으로 형성될 수 있다. 일부 실시예에서, 유전층(114, 118)은 폴리벤족사졸(PBO), 벤조사이클로부텐(BCB), 폴리이미드 등을 더 포함할 수 있는 폴리머와 같은 유기 물질로 형성된다. 대안적인 실시예에서, 유전층(114, 118)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 물질로 형성된다.
몰딩 물질(120) 내에 관통형 비아(through-Via)(122)가 형성되는데, 몰딩 물질(120)을 실질적으로 관통할 수 있다. 일부 실시예에서, 관통형 비아(122)는 몰딩 물질(120)의 표면(120B)과 동일 높이의 제1 표면(도 1에서 상부면)과 몰딩 물질(120)의 표면(120A)과 실질적으로 동일 높이의 제2 표면을 갖는다. 관통형 비아(122)는 바닥측 RDL(132/134/136)을 상부측 RDL(116)에 전기적으로 결합시킨다. 또한, 관통형 비아(122)는 비아(131)와 상부측 RDL(116)과 물리적으로 접촉될 수 있다. 일부 실시예에서, 관통형 비아(122)의 바닥 단부는 테이퍼형 및/또는 곡선형으로 바닥 단면적이 상부측 부분의 단면적보다 작다.
비-땜납형의(non-solder) 금속 물질(들)로 형성되는 UBM(124)이 패키지(100)의 바닥면에 가깝게 형성된다. UBM(124)은 구리, 알루미늄, 티타늄, 니켈, 팔라듐, 금, 또는 이들의 다층을 포함할 수 있다. 일부 실시예에서, UBM(124)의 바닥면은 도 1에 도시된 바와 같이 바닥 유전층(114)의 바닥면 아래로 연장된다. UBM(124)의 바닥면에는 솔더 영역(126)이 부착될 수 있다.
일부 실시예에서, RDL(132/134/136)은 2개 이상의 층 내에 일부(132, 134 포함)를 포함하며, 비아(136)는 RDL을 다른 금속층에 연결한다. 예를 들면, 도 1은 관통형 비아(122)에 가장 가까운 RDL(132)을 예시한다. 또한, 디바이스 다이(102)의 금속 필라(106)도 비아(131)에 접촉되어 있다. UBM(124)은 RDL(134)에 전기적으로 결합됨으로써 물리적으로 접촉될 수 있다. 따라서, RDL(134)은 UBM(124)에 가장 가까운 금속층 내에 있을 수 있다. 비아(136)는 RDL(132)과 RDL(134) 사이에 배치되어 양자를 전기적으로 연결한다.
도 20은 RDL(134) 중 하나의 저면도를 보여준다. 예시된 RDL(134)은 주요 패드 영역(138), 금속 트래이스(trace)(142), 및 주요 패드 영역(138)과 금속 트래이스(142)를 연결하는 새부리형(bird-beak) 영역(140)을 포함한다. 일부 실시예에 따르면, 주요 패드 영역(138)은 원형 바닥부 형태를 가진다. 대안적인 실시예에서, 주요 패드 영역(138)은 한정되는 것은 아니지만 직사각형, 육각형, 팔각형 등을 포함하는 다른 적용 가능한 형태를 가질 수 있다. 새부리형 영역(140)은 주요 패드 영역(138)의 폭으로부터 금속 트래이스(142)의 폭까지 점진적으로 및/또는 계속적으로 변화되는 폭을 가는 영역이다. 금속 트래이스(142)는 RDL(132)(도 1)로 이어지는 비아(138) 중 하나에 연결되는 하나의 단부를 갖는다.
도 2-19는 일부 예시적인 실시예에 따라 패키지(100)의 형성의 중간 단계들을 보여주는 단면도이다. 도 2를 참조하면, 캐리어(410)가 제공되고, 캐리어(410) 상에 접착층(142)이 배치된다. 캐리어(410)는 블랭크 유리 캐리어, 블랭크 세라믹 캐리어 등일 수 있다. 접착층(412)은 다른 종류의 접착제를 사용할 수 있지만, 자외선(UV) 접착제, 광열 변환(LTHC) 접착제 등과 같은 접착제로 형성될 수 있다.
접착층(412) 위에는 버퍼층(414)이 형성된다. 버퍼층(414)은 폴리머를 포함하는 폴리머층일 수 있는 유전층이다. 폴리머는 예컨대 폴리이미드, PBO, BCB, 아지노모토 접합 필름(ABF), 땜납 방지막(solder resist(SR) film) 등일 수 있다. 버퍼층(414)은 약 2 ㎛보다 크고 약 2 ㎛ 내지 약 40 ㎛일 수 있는 균일한 두께를 가지는 평면층일 수 있다. 버퍼층(414)의 상부 및 바닥면도 평면형이다. 대안적인 실시예에서, 버퍼층(414)은 형성되지 않는다.
버퍼층(414) 위에는 예컨대 물리적 기상 증착(PVD) 또는 금속 포일 라미네이션을 통해 시드층(416)이 형성된다. 시드층(416)은 구리, 알루미늄, 티타늄, 또는 이들의 다층을 포함할 수 있다. 일부 실시예에서, 시드층(416)은 티타늄 층(도시 생략)과 해당 티타늄 층 위에 구리층(도시 생략)을 포함할 수 있다. 대안적인 실시예에서, 시드층(416)은 단일 구리층이다.
도 3을 참조하면, 시드층(416) 위에 포토 레지스트(418)가 도포된 후 패턴화된다. 결국, 시드층(416)의 일부가 노출되는 개구부(420)가 포토 레지스트(418) 내에 형성된다.
도 3에 도시된 바와 같이, 관통형 비아(122)는 도금을 통해 포트 레지스트(418)에 형성된다. 관통형 비아(122)는 시드층(416)의 노출된 부분에 도금된다. 관통형 비아(122)는 구리, 알루미늄, 텅스텐, 니켈 또는 이들의 합금으로 이루어질 수 있다. 관통형 비아(122)의 평면 형태는 직사각형, 정사각형, 원 등일 수 있다. 관통형 비아(122)의 높이는 후속으로 놓여지는 다이(102)(도 1)의 두께에 의해 결정되는데, 관통형 비아(122)의 높이는 다양한 실시예에서 다이(102)의 두께보다 크거나, 다이의 두께와 같거나 그보다 작다.
일부 실시예에서, 관통형 비아(122)가 테이퍼형의, 가능하게는 원형의 상부 단부를 갖도록 관통형 비아(122)를 형성하기 위한 공정 조건이 조정된다. 예를 들면, 관통형 비아(122)의 하부(122A)는 포토 레지스트(418)와 접촉하는 측벽을 가지며, 관통형 비아(122)의 이러한 부분은 폭(W1)을 가진다(소정의 직경을 가질 수 있다). 하부(122A)는 실질적으로 균일한 폭(W1)을 갖는 로드 형상을 갖는다. 일부 실시예에서, 폭(W1)은 약 100 ㎛ 내지 약 300 ㎛의 범위에 있다. 또한, 관통형 비아(122)의 하부(122A)는 실질적으로 직선형이면서 수직인 측벽을 갖는다. 관통형 비아(122)의 상부(122B)는 원형 상부면과 원형 측벽면을 가지며, 상기 상부면(122B)의 상부면과 측벽면은 포토 레지스트(418)와 접촉되지 않는다. 상부(122B)의 폭(W2)(소정의 직경일 수 있다)은 상기 폭(W1)보다 작다. 또한, 상부 단부(123)에 근접한 상부(122B)의 일부는 상부(122B)의 기저부보다 폭이 점차로 좁아진다.
관통형 비아(122)의 도금 후에, 포토 레지스트(418)가 제거됨으로써, 도 5에 도시된 바와 같은 구조가 보여진다. 추가로, 포토 레지스트(418)에 의해 덮여지는 시드층(416)의 일부가 노출된다. 시드층(416)의 노출된 부분을 제거하기 위해 식각 단계가 수행되며, 식각은 이방성 식각일 수 있다. 다른 한편, 관통형 비아(122)에 의해 중첩되는 시트층(416)의 일부는 식각되지 않고 남겨진다. 설명하는 내내, 남겨진 시드층(416)의 기저부는 관통형 비아(122)의 바닥부로 지칭된다. 시드층(416)은 관통형 비아(122)의 상부에 놓여진 부분과 구별되는 계면을 가지는 것으로 예시되고 있지만, 시드층(416)이 각각의 상부에 놓여진 관통형 비아(122)와 유사하거나 동일한 재료로 형성된 경우, 시드층(416)은 사이에 구별되는 계면을 남기지 않고 관통형 비아(122)와 합쳐질 수 있다. 대안적인 실시예에서, 시드층(416)과 관통형 비아(122)의 상부 도금부 사이에 구별되는 계면이 존재한다.
도 6은 버퍼층(414) 위에 디바이스 다이(102)가 배치된 것을 예시한다. 디바이스 다이(102)는 접착층(들)(110)을 통해 버퍼층(414)에 부착될 수 있다. 디바이스 다이(102)는 내부에 로직 트랜지스터를 포함하는 로직 디바이스 다이일 수 있다. 일부 예시적인 실시예에서, 디바이스 다이(102)는 모바일 기기의 용도로 설계되며, 중앙 연산 장치(CPU) 다이, 파워 관리 집적 회로(PMIC) 다이, 송수신기(TRX) 다이 등일 수 있다. 디바이스 다이(102) 각각은 접착층(110)에 접촉되는 반도체 기판(108)(예, 실리콘 기판)을 포함하고, 반도체 기판(108)의 배면은 접착층(110)과 접촉된다.
일부 예시적인 실시예에서, 금속 필라(106)(예, 구리 포스트)가 디바이스 다이(102)의 상부로서 형성되고 디바이스 다이(102) 내의 트랜지스터(도시 생략)와 같은 소자에 전기적으로 결합된다. 일부 실시예에서, 각각의 디바이스 다이(102)의 상부면에 유전층(107)이 형성되며, 해당 유전층(107) 내에 금속 필라(106)의 적어도 일부 또는 전체가 존재한다. 금속 필라(106)의 상부면은 일부 실시예에서 유전층(107)의 상부면과 높이가 같을 수 있다. 대안적으로, 유전층(107)이 형성되지 않고 금속 필라(106)가 각각의 디바이스 다이(102)의 상부 유전층 위로 돌출된다.
도 7을 참조하면, 디바이스 다이(102)와 관통형 비아(122) 위에 몰딩 물질(20)이 몰딩된다. 몰딩 물질(120)은 디바이스 다이(102)와 관통형 비아(122) 사이의 갭을 채우고 버퍼층(414)과 접촉될 수 있다. 또한, 몰딩 물질(120)은 금속 필라(106)가 돌출형의 금속 필라인 경우 금속 필라(106) 사이의 갭 안으로 충전된다. 몰딩 물질(120)은 몰딩 화합물, 몰딩 언더필, 에폭시 또는 수지를 포함할 수 있다. 몰딩 물질(120)의 상부면은 관통형 비아(122)와 금속 필라(106)의 상부 단부보다 높이가 높다.
다음에, 관통형 비아(122)가 노출될 때까지 얇은 몰딩 물질(120)에 대해 화학적 기계적 연마(CMP) 단계 또는 연삭 단계와 같은 평탄화가 수행된다. 일부 실시예에서, 도 8에 도시된 바와 같이, 관통형 비아(122)도 연삭의 결과로서 노출된다. 대안적인 실시예에서, 도 11에 도시된 바와 같이, 관통형 비아(122)는 연삭 후에도 몰딩 물질의 표면층이 관통형 비아(122)를 덮고 있는 상태로 몰딩 물질(120) 내에 완전히 매립된 상태로 유지된다.
다시 도 8을 참조하면, 연삭 때문에, 관통형 비아(122)의 상부 단부(123')는 금속 필라(106)의 상부 단부(106A)와 실질적으로 같은 높이(동평면)이고 몰딩 물질(120)의 상부면(120A)과 실질적으로 같은 높이(동평면)이다. 상부 단부(123')는 평면일 수 있다.
도 9를 참조하면, 유전층(114A)이 형성된다. 일부 실시예에서, 유전층(114A)은 PBO, 폴리이미드 등의 폴리머로 형성된다. 대안적인 실시예에서, 유전층(114A)은 실리콘 질화물, 실리콘 산화물 등으로 형성된다.
다음에, 도 10을 참조하면, 금속 필라(106)와 관통형 비아(122)에 연결되도록 재분배 라인(RDL)(132)이 형성된다. RDL(132)은 금속 필라(106)와 관통형 비아(122)도 연결할 수 있다. 관통형 비아(132)에 연결되도록 유전층(114A) 내에 비아(131)가 형성된다. 일부 실시예에서, 비아(131)와 RDL(132)은 도금 공정 중에 형성되고, 비아(131)와 RDL(132) 각각은 시드층(도시 생략)과 해당 시드층 위에 도금된 금속 재료를 포함한다. 시드층과 도금된 재료는 동일한 재료 또는 상이한 재료로 형성될 수 있다.
도 10에 도시된 바와 같은 구조에서, 비아(131)에 연결되는 관통형 비아(122)의 상단부(122B)는 테이퍼형 및/또는 원형의 측벽면을 가진다. 비아(131)는 관통형 비아(122)의 평면형 상부 표면과 접촉된다. 관통형 비아(122)와 비아(131) 사이의 계면에서의 측정된 외측 치수는 폭(W1)을 갖는 하부(122A)의 거의 수직인 측벽으로부터 (각 면이) W3의 거리만큼 감소된다(오목하다)(도 4를 함께 참조). 일부 실시예에서, 감소되는 거리(W3)는 약 3.5 ㎛보다 크고, 약 3.5 ㎛ 내지 약 15 ㎛의 범위에 있을 수 있다. 또한, 원형(및/또는 테이퍼형) 단부(122B)는 약 5 ㎛ 내지 약 20 ㎛의 범위의 길이(L1)를 가진다.
도 11-13은 일부 대안적인 실시예를 나타낸다. 달리 특정하지 않으면, 이들 실시예의 성분들의 재료와 형성 방법은 도 8-10에 나타낸 실시예에서 유사한 참조 번호로 지시된 유사한 성분과 기본적으로 동일하다. 도 11-13에 나타낸 성분의 형성 공정과 재료에 대한 상세는 도 8-10에 나타낸 실시예의 논의에서 찾을 수 있다. 이들 실시예의 초기 단계는 도 1-7에 나타낸 것과 기본적으로 동일하다.
도 11은 몰딩 물질(120)의 연삭 후의 구조의 단면도를 나타낸다. 이들 실시예에서, 연삭 후, 금속 필라(106)가 노출되는 한편, 관통형 비아(122)는 노출되지 않는다. 다음에, 도 12에 도시된 바와 같이, 몰딩 물질(120) 위에 유전층(114A)이 형성된다. 이후 패턴화 단계를 수행하여 유전층(114A)과 몰딩 물질(120)의 일부를 식각하여 개구부(424)를 형성한다. 개구부(424)를 통해 관통형 비아(122)가 노출된다. 다음에, 도 13에 도시된 바와 같이, 예컨대 도금 공정을 통해 RDL(132)과 비아(131)가 형성된다.
도 13에 도시된 구조에서, 비아(131)는 유전층(114A)과 몰딩 물질(120) 내로 연장된다. 관통형 비아(122)의 상단부는 금속 필라(106)의 상단부보다 낮다. 또한, 비아(131)는 관통형 비아(122)의 원형 상부면(도 6에 상세히 도시됨)과 접촉되며, 계면도 원형이다. 양측면(일측은 비아(131)이고 다른측은 관통형 비아(122)) 상의 재료는 다른 재료로 형성되므로, 예컨대 X-선 이미지로 볼 때 계면은 구별 가능할 수 있다. 추가로, 관통형 비아(122)의 단부도 오목한 거리(W3)에 대해 외측으로 오목하며, 오목함은 길이(L1)에 걸쳐 일어난다. 오목한 거리(W3)와 길이(L2)의 값은 도 10에 도시된 구조를 참조로 논의된다. 몰딩 물질(20) 내의 비아(131)의 부분은 몰딩 물질(120)과 접촉하는 측벽을 가진다.
도 14-16은 일부의 대안적인 실시예를 나타낸다. 따라서 도 14-16에 도시된 성분의 몰딩 공정과 재료에 관한 상세의 일부는 도 8-13에 도시된 실시예의 논의에서 찾을 수 있다. 이들 실시예의 초기 단계는 도 1-7에 도시된 것과 기본적으로 동일하다.
도 14는 몰딩 물질(120)의 연삭 후의 구조의 단면도를 나타낸다. 이들 실시예에서, 연삭 후, 관통형 비아(122)와 금속 필라(106) 양자 모두 노출된다. 추가로, 도 4에 도시된 바와 같은 테이퍼형 단부(122B)도 연삭에 의해 제거되어 바닥부(122A)를 남긴다. 관통형 비아(122)의 남겨진 부분은 실질적으로 수직인 엣지이다.
도 15는 관통형 비아(122)를 식각하는 식각 공정을 나타낸다. 금속 필라(106)도 식각되고 리세싱(recessing)되어 관통형 비아(122)와 유사한 상부면 형상을 갖지만, 금속 필라(106)의 상세는 구체적으로 도시되지 않음을 알 수 있다. 식각은 예컨대 식각제로서 HF-계 용액을 사용하는 습식 식각으로 수행될 수 있다. 식각의 결과로서, 몰딩 물질(120) 내에 오목부(430)가 형성된다. 관통형 비아(122)의 상단부는 원형으로 형성되어 도 13에 도시된 것과 유사한 원형 형상을 가질 수 있다. 또한, 관통형 비아(122)의 상단부는 몰딩 물질(120)의 상단부보다 아래로 오목하게 형성된다. 일부 예시적인 실시예에서, 오목한 깊이(D2)는 약 3 ㎛보다 크다.
도 16은 유전층(114A)과 비아(131)의 형성을 보여준다. 도 16에 도시된 구조에서, 유전층(114A)과 비아(131)는 몰딩 물질(120) 내로 연장되고, 유전층(114A)과 비아(131)의 바닥면은 관통형 비아(122)의 원형 상부면과 접촉된다. 관통형 비아(122)의 상단부는 몰딩 물질(120)의 상단부보다 낮다. 또한, 비아(131)는 관통형 비아(122)의 원형 상부면과 접촉되며, 계면도 원형이다. 양측면(일측은 비아(131)이고 다른측은 관통형 비아(122)) 상의 재료는 다른 재료로 형성되므로, 예컨대 X-선 이미지로 볼 때 계면은 구별 가능할 수 있다. 추가로, 관통형 비아(122)의 단부도 오목한 거리(W3)에 대해 외측으로 오목하며, 오목함은 길이(L1)에 걸쳐 일어난다. 오목한 거리(W3)와 길이(L2)의 값은 도 10에 도시된 구조를 참조로 논의된다.
이후 제조 과정은 도 10, 도 13, 또는 도 16에 도시된 구조로부터 계속된다. 이어지는 도면인 도 17-19는 도 10의 구조로부터 시작하여 형성된 구조를 나타낸다. 그러나, 본 발명의 실시예에 제공된 가르침을 습득한 당업자는 도 13 또는 도 16의 구조가 사용될 때의 몰딩 공정을 이해할 것이다. 도 17을 참조하면, 여러 실시예에 따르면, 도 10, 도 13, 또는 도 16에 도시된 구조 위에 하나 또는 복수의 유전층(114)(114B로 표시됨)이 형성되며, 그 유전층(114) 내에 RDL(134)이 형성된다. 일부 실시예에서, RDL(134)의 각층의 형성은 블랭킷 구리 시드층을 형성하고, 해당 블랭킷 구리 시드층 위에 마스크층을 형성 및 패턴화하고, 도금을 행하여 RDL(134)을 형성하고, 마스크층을 제거하고, 플래시(flash) 식각을 행하여 RDL(134)에 의해 덮이지 않은 블랭킷 구리 시드층의 일부를 제거하는 것을 포함한다. RDL(134)은 알루미늄, 구리, 텅스텐, 및/또는 이들의 합금을 포함하는 금속 또는 금속 합금으로 이루어질 수 있다. 도 17은 하나의 RDL(134) 층을 나타내지만, 각 패키지의 외형 가공(routing) 요건에 따라 2개 이상의 RDL(134) 층이 있을 수 있다. 이들 실시예에서의 유전층(114B)은 폴리이미드, BCB, 폴리벤족사졸 PBO 등의 폴리머로 이루어질 수 있다. 대안적으로, 유전층(114B)은 실리콘 산화물, 신리콘 질화물, 실리콘 카바이드, 실리콘 산질화물 등과 같은 무기 유전 물질을 포함할 수 있다.
도 18은 일부 예시적인 실시예에 따른 UBM(124) 및 전기적 커넥터(126)의 형성을 예시한다. 전기적 커넥터(126)의 형성은 UBM(124)의 노출부 상에 솔더 볼을 배치하고, 볼더 볼을 리플로(reflow) 납땜하는 것을 포함할 수 있다. 대안적인 실시예에서, 전기적 커넥터(126)의 형성은 도금 단계를 수행하여 RDL(134) 위에 솔더 영역을 형성하고 해당 솔더 영역을 리플로우 땜납하는 것을 포함한다. 전기적 커넥터(126)도 금속 필라를 포함하거나, 금속 필라와 역시 도금을 통해 형성될 수 있는 솔더 캡을 포함할 수 있다. 설명 내내, 디바이스 다이(102), 관통형 비아(122), 몰딩 물질(120), 피복 RDL(132/134/136) 및 유전층(114A, 114B)의 조합 구조는 합성 웨이퍼일 수 있는 패키지(50)로 지칭된다.
다음에, 패키지(50)를 캐리어(410)로부터 탈착한다. 접착층(412)과 버퍼층(414)(존재하는 경우)도 패키지(50)로부터 제거된다. 얻어지는 구조가 도 19에 도시된다. 패키지(50)는 추가로 접착제(428)를 통해 캐리어(426)에 접착되며, 전기적 커넥터(126)는 접착제(428)를 향하고 접착제와 접촉될 수 있다. 이후 유전층(118)과 RDL(116)이 형성되어 패키지(100)의 형성을 종료한다. 이후 패키지(100)는 패키지 성분(200 및/또는 300)에 접합될 수 있고, 종국적인 구조가 도 1에 도시된다.
본 발명의 실시예들은 여러 가지 유익한 특징을 갖는다. 관통형 비아에 대해 테이퍼형 또는 원형의 단부를 형성함으로써 관통형 비아에 의해 RDL에 인가되는 응력이 감소된다. 예를 들면, 관통형 비아가 테이퍼형 단부를 갖지 않는 종래의 구조의 경우, 도 20에 도시된 바와 같은 RDL 트래이스(142)가 깨질 수 있는데, 이는 응력에 기인하여 유전층(114)(도 1)이 깨지는 것으로부터 얻어질 수 있다. 관통형 비아의 단부가 원형 또는 테이퍼형으로 형성되는 것에 의해, RDL의 깨짐이 줄어들어서 종국적인 패키지의 신뢰성이 향상된다.
본 발명의 일부 실시예에 따른 패키지는, 디바이스 다이와, 해당 디바이스 다이를 내부에 몰딩하는 몰딩 물질과, 실질적으로 상기 몰딩 물질을 관통하는 관통형 비아를 포함하며, 상기 관통형 비아는 단부를 갖는다. 상기 관통형 비아의 단부는 테이퍼형이고 원형의 측벽 표면을 가진다. 패키지는 관통형 비아에 전기적으로 결합되는 재분배 라인을 더 포함한다.
본 발명의 대안적인 실시예에 따른 패키지는, 적어도 하나의 제1 유전층과, 상기 적어도 하나의 제1 유전층 내의 제1의 복수의 재분배 라인과, 상기 제1의 복수의 재분배 라인 위에 있고 해당 제1의 복수의 재분배 라인에 전기적으로 결합되는 디바이스 다이와, 상기 디바이스 다이를 내부에 몰딩하는 몰딩 물질과, 상기 몰딩 물질 내에 있고, 상단부가 원형 측벽을 갖는 관통형 비아와, 상기 디바이스 소자 위에 있는 적어도 하나의 제2 유전층과, 상기 적어도 하나의 제2 유전층 내에 있는 제2의 복수의 재분배 라인을 포함한다. 제2의 복수의 재분배 라인 중 하나는 상기 관통형 비아를 통해 제1의 복수의 재분배 라인 중 하나에 전기적으로 결합된다.
본 발명의 또 다른 실시예에 따른 방법은, 캐리어 위에 관통형 비아를 형성하는 단계와, 상기 캐리어 위에 디바이스 다이를 배치하는 단계와, 상기 디바이스 다이와 상기 관통형 비아를 몰딩 물질로 몰딩하는 단계와, 상기 관통형 비아와 상기 디바이스 다이의 금속 필라 중 적어도 하나를 노출하기 위해 상기 몰딩 물질을 평탄화하는 단계와, 상기 관통형 비아 위에 금속 특징부를 형성하는 단계를 포함한다. 상기 금속 특징부와 상기 관통형 비아는 사이에 계면을 형성한다. 계면에 인접한 관통형 비아의 상부는 원형 측벽을 가진다.
이상의 설명은 이어지는 상세한 설명을 잘 이해할 수 있도록 여러 실시예의 특징을 요약한 것이다. 당업자는 여기 개시된 실시예와 동일한 목적을 수행하거나 및/또는 동일한 장점을 얻기 위해 다른 공정 및 구조의 설계 또는 변형을 위한 기초로서 본 개시 사항을 용이하게 활용할 수 있음을 알아야 한다. 당업자는 이러한 등가의 구성이 본 발명의 취지 및 범위를 벗어나지 않으며 또한 본 발명의 취지 및 범위를 벗어나지 않고 다양한 변화, 치환 및 변경을 행할 수 있음을 인식하여야 한다.

Claims (10)

  1. 패키지에 있어서,
    디바이스 다이;
    상기 디바이스 다이를 내부에 몰딩하는 몰딩 물질;
    상기 몰딩 물질을 관통하는 관통형 비아로서, 상기 관통형 비아는 제1 단부를 가지며, 상기 제1 단부는 테이퍼형이고 원형의 측벽 표면들을 가지는, 상기 관통형 비아; 및
    상기 관통형 비아에 전기적으로 결합되는 재분배 라인을 포함하는, 패키지.
  2. 제1항에 있어서, 상기 관통형 비아는 상기 제1 단부에 대향하는 제2 단부를 포함하고, 상기 제2 단부는 직선 엣지(edge)를 가지는 것인, 패키지.
  3. 제1항에 있어서,
    상기 몰딩 물질의 일 측면 상의 유전층; 및
    상기 유전층을 관통하는 비아를 더 포함하고,
    상기 비아는 상기 관통형 비아와 상기 재분배 라인을 상호 연결하고, 상기 비아는 상기 관통형 비아 및 상기 재분배 라인과 접촉되는 것인, 패키지.
  4. 제3항에 있어서, 상기 비아와 상기 관통형 비아 사이의 계면은 원형인 것인, 패키지.
  5. 제3항에 있어서, 상기 유전층은 상기 몰딩 물질 내로 연장되는 부분을 포함하며, 상기 비아는 상기 유전층의 상기 부분 내로 연장되는 것인, 패키지.
  6. 제3항에 있어서, 상기 비아는 상기 몰딩 물질 내로 연장되는 부분을 더 포함하며, 상기 비아의 상기 부분의 전체의 측벽들은 상기 몰딩 물질과 접촉되는 것인, 패키지.
  7. 패키지에 있어서,
    적어도 하나의 제1 유전층;
    상기 적어도 하나의 제1 유전층 내의 제1의 복수의 재분배 라인들;
    상기 제1의 복수의 재분배 라인들 위에 있고 상기 제1의 복수의 재분배 라인들에 전기적으로 결합되는 디바이스 다이;
    상기 디바이스 다이를 내부에 몰딩하는 몰딩 물질;
    상기 몰딩 물질 내에 있는 관통형 비아로서, 상기 관통형 비아의 상단부는 원형 측벽들을 갖는, 상기 관통형 비아;
    상기 디바이스 다이 위에 있는 적어도 하나의 제2 유전층; 및
    상기 적어도 하나의 제2 유전층 내에 있는 제2의 복수의 재분배 라인들로서, 상기 제2의 복수의 재분배 라인들 중 하나는 상기 관통형 비아를 통해 상기 제1의 복수의 재분배 라인들 중 하나에 전기적으로 결합되는, 상기 제2의 복수의 재분배 라인들을 포함하는, 패키지.
  8. 방법에 있어서,
    캐리어 위에 관통형 비아를 형성하는 단계;
    상기 캐리어 위에 디바이스 다이를 배치하는 단계;
    상기 디바이스 다이와 상기 관통형 비아를 몰딩 물질 내에 몰딩하는 단계;
    상기 관통형 비아와 상기 디바이스 다이의 금속 필라(metal pillar) 중 적어도 하나를 노출하기 위해 상기 몰딩 물질을 평탄화하는 단계; 및
    상기 관통형 비아 위에 금속성 특징부를 형성하는 단계를 포함하고,
    상기 금속성 특징부와 상기 관통형 비아는 그 사이에 계면을 형성하고, 상기 계면에 인접한 상기 관통형 비아의 상부는 원형 측벽들을 가지는 것인, 방법.
  9. 제8항에 있어서, 상기 몰딩 물질을 평탄화하는 단계 이후에, 상기 관통형 비아는 상기 몰딩 물질의 표면부에 의해 덮히고,
    상기 금속성 특징부를 형성하는 단계는,
    상기 몰딩 물질 위에 유전층을 형성하는 단계;
    개구부를 형성하기 위해 상기 유전층과 상기 몰딩 물질을 식각하는 단계로서, 상기 관통형 비아의 상부면은 상기 개구부에 노출되어 있는 것인, 상기 식각 단계; 및
    상기 개구부 내의 비아 및 상기 유전층 위의 재분배 라인을 포함하는 상기 금속성 특징부를 형성하는 단계를 포함하는 것인, 방법.
  10. 제8항에 있어서, 상기 몰딩 물질을 평탄화하는 단계 이후에, 상기 관통형 비아가 노출되고,
    상기 금속성 특징부를 형성하는 단계는,
    상기 몰딩 물질 내에 리세스가 형성되도록 상기 관통형 비아를 리세싱하기 위해 상기 관통형 비아를 식각하는 단계;
    상기 리세스 내로 연장되는 유전층을 상기 몰딩 물질 위에 형성하는 단계;
    상기 관통형 비아를 노출하기 위해 상기 유전층을 식각하는 단계; 및
    상기 리세스 내의 비아 및 상기 유전층 위의 재분배 라인을 포함하는 상기 금속성 특징부를 형성하는 단계를 포함하는 것인, 방법.
KR1020140160832A 2014-03-12 2014-11-18 테이퍼형 단부를 갖는 관통형 비아를 포함하는 패키지 KR101643054B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/206,248 2014-03-12
US14/206,248 US9735134B2 (en) 2014-03-12 2014-03-12 Packages with through-vias having tapered ends

Publications (2)

Publication Number Publication Date
KR20150106815A true KR20150106815A (ko) 2015-09-22
KR101643054B1 KR101643054B1 (ko) 2016-07-26

Family

ID=54069684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140160832A KR101643054B1 (ko) 2014-03-12 2014-11-18 테이퍼형 단부를 갖는 관통형 비아를 포함하는 패키지

Country Status (3)

Country Link
US (4) US9735134B2 (ko)
KR (1) KR101643054B1 (ko)
CN (1) CN104916605B (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163851B2 (en) 2015-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-layer CoWoS structure
US10163852B2 (en) 2016-03-11 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
KR101942737B1 (ko) * 2017-08-04 2019-01-29 삼성전기 주식회사 반도체 패키지 연결 시스템
KR101942736B1 (ko) * 2017-08-04 2019-04-17 삼성전기 주식회사 반도체 패키지 연결 시스템
KR20190055694A (ko) * 2017-11-15 2019-05-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 리세스를 가진 금속 본드 형성
US10453821B2 (en) 2017-08-04 2019-10-22 Samsung Electronics Co., Ltd. Connection system of semiconductor packages
US10483197B2 (en) 2017-12-18 2019-11-19 Samsung Electronics Co., Ltd. Semiconductor package
KR20200002648A (ko) * 2018-06-29 2020-01-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 재배선 회로 구조물을 제조하는 방법
KR20200002629A (ko) * 2018-06-29 2020-01-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 집적을 위한 버퍼 설계
US10535643B2 (en) 2017-08-04 2020-01-14 Samsung Electronics Co., Ltd. Connection system of semiconductor packages using a printed circuit board
KR20200133314A (ko) * 2017-06-30 2020-11-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 내의 격리막으로서의 릴리스막

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847315B2 (en) * 2013-08-30 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packages, packaging methods, and packaged semiconductor devices
US9576926B2 (en) 2014-01-16 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure design in fan-out package
US9691726B2 (en) * 2014-07-08 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming fan-out package structure
US9601353B2 (en) * 2014-07-30 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding structures and methods of forming the same
TWI566348B (zh) * 2014-09-03 2017-01-11 矽品精密工業股份有限公司 封裝結構及其製法
US9520385B1 (en) 2015-06-29 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming same
CN105261611B (zh) * 2015-10-15 2018-06-26 矽力杰半导体技术(杭州)有限公司 芯片的叠层封装结构及叠层封装方法
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US11056436B2 (en) * 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect
US9966360B2 (en) * 2016-07-05 2018-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US10083949B2 (en) * 2016-07-29 2018-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Using metal-containing layer to reduce carrier shock in package formation
US9859255B1 (en) * 2016-10-01 2018-01-02 Intel Corporation Electronic device package
US10177078B2 (en) 2016-11-28 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure
US10366953B2 (en) * 2016-12-05 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution layer structures for integrated circuit package
US10002852B1 (en) * 2016-12-15 2018-06-19 Dyi-chung Hu Package on package configuration
US10672729B2 (en) 2017-03-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming package structure
US10290605B2 (en) * 2017-06-30 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Fan-out package structure and method for forming the same
US11158595B2 (en) * 2017-07-07 2021-10-26 Texas Instruments Incorporated Embedded die package multichip module
US10854570B2 (en) * 2017-07-27 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package and method of fabricating the same
US10515921B2 (en) 2017-07-27 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating semiconductor package
US10804115B2 (en) * 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US20190067145A1 (en) 2017-08-22 2019-02-28 Micron Technology, Inc. Semiconductor device
US10269773B1 (en) 2017-09-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
DE102017128535A1 (de) * 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiter-Packages und Verfahren für deren Bildung
US10276480B1 (en) * 2017-10-26 2019-04-30 Advanced Semiconductor Engineering, Inc. Semiconductor structure
US11031342B2 (en) 2017-11-15 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10381309B2 (en) * 2017-11-21 2019-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having connecting module
US10468339B2 (en) * 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
US10573573B2 (en) * 2018-03-20 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and package-on-package structure having elliptical conductive columns
US10937743B2 (en) * 2018-04-30 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Mixing organic materials into hybrid packages
US10510645B2 (en) * 2018-04-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Planarizing RDLs in RDL-first processes through CMP process
US10763208B2 (en) 2018-08-13 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10867879B2 (en) * 2018-09-28 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
DE102018130035B4 (de) 2018-09-28 2020-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package und verfahren
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US10777518B1 (en) * 2019-05-16 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10950519B2 (en) * 2019-05-31 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11088079B2 (en) * 2019-06-27 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having line connected via portions
KR20210015071A (ko) * 2019-07-31 2021-02-10 삼성전자주식회사 반도체 패키지
US11251119B2 (en) * 2019-09-25 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, package-on-package structure and method of fabricating the same
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11508633B2 (en) * 2020-05-28 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having taper-shaped conductive pillar and method of forming thereof
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US20220122936A1 (en) * 2020-10-20 2022-04-21 Texas Instruments Incorporated Enhanced mold compound thermal conductivity
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
KR20220167637A (ko) * 2021-06-14 2022-12-21 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100065151A (ko) * 2007-07-31 2010-06-15 테세라, 인코포레이티드 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
US20110027962A1 (en) * 2009-07-29 2011-02-03 International Business Machines Corporation Trench decoupling capacitor formed by rie lag of through silicon via (tsv) etch
KR20130018090A (ko) * 2011-08-10 2013-02-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 멀티칩 웨이퍼 레벨 패키지

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2897827B2 (ja) 1997-04-08 1999-05-31 日本電気株式会社 半導体装置の多層配線構造
TWI223380B (en) * 2003-07-14 2004-11-01 Nanya Technology Corp Semiconductor device and method of fabricating the same
US7351656B2 (en) * 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
JP4541253B2 (ja) * 2005-08-23 2010-09-08 新光電気工業株式会社 半導体パッケージ及びその製造方法
KR100721592B1 (ko) * 2006-01-06 2007-05-23 주식회사 하이닉스반도체 반도체소자의 스토리지노드콘택 형성 방법
KR101458958B1 (ko) * 2008-06-10 2014-11-13 삼성전자주식회사 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법
US7928534B2 (en) 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
US7956442B2 (en) 2008-10-09 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside connection to TSVs having redistribution lines
US8592992B2 (en) * 2011-12-14 2013-11-26 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
US8623753B1 (en) * 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US7927917B2 (en) * 2009-06-19 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with inward and outward interconnects and method of manufacture thereof
US8471154B1 (en) * 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8390108B2 (en) * 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8278746B2 (en) * 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8300423B1 (en) * 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
TWI492349B (zh) * 2010-09-09 2015-07-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
US8901701B2 (en) * 2011-02-10 2014-12-02 Chia-Sheng Lin Chip package and fabrication method thereof
US8466544B2 (en) * 2011-02-25 2013-06-18 Stats Chippac, Ltd. Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP
GB2489100A (en) * 2011-03-16 2012-09-19 Validity Sensors Inc Wafer-level packaging for a fingerprint sensor
US20130037929A1 (en) * 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
US8816404B2 (en) * 2011-09-16 2014-08-26 Stats Chippac, Ltd. Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
US8513057B2 (en) * 2011-09-16 2013-08-20 Stats Chippac Ltd. Integrated circuit packaging system with routable underlayer and method of manufacture thereof
US9385009B2 (en) * 2011-09-23 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming stacked vias within interconnect structure for Fo-WLCSP
US9029962B1 (en) * 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US8404520B1 (en) * 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946072B2 (en) * 2012-02-02 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. No-flow underfill for package with interposer frame
US20130241057A1 (en) * 2012-03-14 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Direct Connections to Through Vias
US9082780B2 (en) * 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
US8835228B2 (en) * 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
CN103632988B (zh) * 2012-08-28 2016-10-19 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
TWI483364B (zh) * 2012-08-31 2015-05-01 Chipmos Technologies Inc 半導體裝置及其製造方法
US8878353B2 (en) * 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9312198B2 (en) * 2013-03-15 2016-04-12 Intel Deutschland Gmbh Chip package-in-package and method thereof
US8903210B2 (en) * 2013-04-29 2014-12-02 International Business Machines Corporation Vertical bend waveguide coupler for photonics applications
US20160104672A1 (en) * 2014-10-10 2016-04-14 Globalfoundries Inc. Low capacitance ballistic conductor signal lines
TWI559419B (zh) * 2015-08-21 2016-11-21 力成科技股份有限公司 使用模封互連基板製程之柱頂互連（ｐｔｉ）型態半導體封裝構造及其製造方法
KR20170036878A (ko) * 2015-09-18 2017-04-03 삼성전자주식회사 3차원 반도체 메모리 장치
US10741537B2 (en) * 2017-01-18 2020-08-11 Taiwan Semiconductor Manufacturing Coompany Ltd. Semiconductor structure and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100065151A (ko) * 2007-07-31 2010-06-15 테세라, 인코포레이티드 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
US20110027962A1 (en) * 2009-07-29 2011-02-03 International Business Machines Corporation Trench decoupling capacitor formed by rie lag of through silicon via (tsv) etch
KR20130018090A (ko) * 2011-08-10 2013-02-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 멀티칩 웨이퍼 레벨 패키지

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163851B2 (en) 2015-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-layer CoWoS structure
US11244924B2 (en) 2015-11-30 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-layer CoWoS structure
US10748870B2 (en) 2015-11-30 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-layer COWOS structure
US10163852B2 (en) 2016-03-11 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
US11063016B2 (en) 2016-03-11 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
US10497668B2 (en) 2016-03-11 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
US10916450B2 (en) 2017-06-30 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Package of integrated circuits having a light-to-heat-conversion coating material
KR20200133314A (ko) * 2017-06-30 2020-11-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 내의 격리막으로서의 릴리스막
US10535643B2 (en) 2017-08-04 2020-01-14 Samsung Electronics Co., Ltd. Connection system of semiconductor packages using a printed circuit board
US10453821B2 (en) 2017-08-04 2019-10-22 Samsung Electronics Co., Ltd. Connection system of semiconductor packages
KR101942737B1 (ko) * 2017-08-04 2019-01-29 삼성전기 주식회사 반도체 패키지 연결 시스템
TWI689229B (zh) * 2017-08-04 2020-03-21 南韓商三星電子股份有限公司 半導體封裝的連接系統
KR101942736B1 (ko) * 2017-08-04 2019-04-17 삼성전기 주식회사 반도체 패키지 연결 시스템
US10923464B2 (en) 2017-08-04 2021-02-16 Samsung Electronics Co., Ltd. Connection system of semiconductor packages using a printed circuit board
US10854574B2 (en) 2017-11-15 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Forming metal bonds with recesses
KR20190055694A (ko) * 2017-11-15 2019-05-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 리세스를 가진 금속 본드 형성
US10685935B2 (en) 2017-11-15 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Forming metal bonds with recesses
US10483197B2 (en) 2017-12-18 2019-11-19 Samsung Electronics Co., Ltd. Semiconductor package
KR20200002629A (ko) * 2018-06-29 2020-01-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 집적을 위한 버퍼 설계
US10930633B2 (en) 2018-06-29 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer design for package integration
KR20200002648A (ko) * 2018-06-29 2020-01-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 재배선 회로 구조물을 제조하는 방법
US11817352B2 (en) 2018-06-29 2023-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating redistribution circuit structure
US11855063B2 (en) 2018-06-29 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer design for package integration

Also Published As

Publication number Publication date
US11043410B2 (en) 2021-06-22
US9735134B2 (en) 2017-08-15
US20150262909A1 (en) 2015-09-17
US20200227310A1 (en) 2020-07-16
US20170330793A1 (en) 2017-11-16
CN104916605B (zh) 2018-02-27
US20180330984A1 (en) 2018-11-15
US10629476B2 (en) 2020-04-21
CN104916605A (zh) 2015-09-16
US10026646B2 (en) 2018-07-17
KR101643054B1 (ko) 2016-07-26

Similar Documents

Publication Publication Date Title
KR101643054B1 (ko) 테이퍼형 단부를 갖는 관통형 비아를 포함하는 패키지
US11495526B2 (en) Integrated circuit package and method
US10354982B2 (en) Integrated fan-out structure with guiding trenches in buffer layer
US9799581B2 (en) Integrated fan-out structure with openings in buffer layer
US20220238404A1 (en) Package with Tilted Interface Between Device Die and Encapsulating Material
TWI628762B (zh) 半導體封裝及其製作方法
US9929071B2 (en) Dicing in wafer level package
CN107039287B (zh) 双侧集成扇出封装件
TW201810565A (zh) 封裝、半導體元件及封裝的形成方法
KR102415484B1 (ko) 패키지 구조체 및 그 제조 방법
TWI587464B (zh) 封裝結構及其製造方法
US20230013491A1 (en) Package and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190710

Year of fee payment: 4