TWI483364B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI483364B
TWI483364B TW101131684A TW101131684A TWI483364B TW I483364 B TWI483364 B TW I483364B TW 101131684 A TW101131684 A TW 101131684A TW 101131684 A TW101131684 A TW 101131684A TW I483364 B TWI483364 B TW I483364B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
conductive
circuit layer
die
conductive hole
Prior art date
Application number
TW101131684A
Other languages
English (en)
Other versions
TW201409638A (zh
Inventor
Tsung Jen Liao
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to TW101131684A priority Critical patent/TWI483364B/zh
Priority to CN201310113967.6A priority patent/CN103681553A/zh
Priority to US13/935,911 priority patent/US20140061880A1/en
Publication of TW201409638A publication Critical patent/TW201409638A/zh
Application granted granted Critical
Publication of TWI483364B publication Critical patent/TWI483364B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置及其製造方法
本發明係關於一種半導體裝置及其製造方法，特別是關於一種可堆疊成為一三維層疊結構的晶圓級晶片封裝及其製造方法。
三維積體電路(3D IC)包含具有兩層以上的主動半導體元件(例如垂直堆疊與連結)以形成一積體電路。3D IC技術的價值在於，在更小的面積下提供更多以及更快的運算功能及處理速度(例如，較短的垂直電連接可以減緩延遲)。目前多種3D IC的型態已被開發，包含晶粒對晶粒堆疊、晶粒對晶圓堆疊、以及晶圓對晶圓堆疊。在一般3D IC技術中，電路元件(亦即積體電路)建構於兩個以上的基板，並經由封裝形成一積體電路單元。一般而言，垂直的電連接藉由矽穿孔(through silicon vias，TSVs)將位於不同基板上的電路導通。堆疊的晶粒將再經過封裝完成I/O的設計，以提供外界與該3D IC的訊號窗口。
本發明揭露一種改良的結構以及一種製作該結構的方法，以達成在晶粒或晶圓的兩相對表面建構重分配佈線(RDL)以的目的。
本發明之技術內容及技術特點已揭示如上，然而熟悉本項技術之人士仍可能基於本發明之教示及揭示而作種種不背離本發明精神之替換及修飾。因此，本發明之保護範 圍應不限於實施例所揭示者，而應包括各種不背離本發明之替換及修飾，並為以下之申請專利範圍所涵蓋。
本發明一實施例提供一種半導體裝置，該裝置包含一半導體元件具有一第一表面、與第一表面相對的一第二表面，以及設置於該半導體元件上之一導電孔。該半導體元件包含一晶粒、設置於該第一表面上的一第一缐路層、以及設置於該半導體元件之第二表面上的一第二缐路層。該導電孔自該第二表面延伸且電連接該第一缐路層與第二線路層，其中導電孔兩端之孔徑尺寸不同且該晶粒可透過導電孔與另一半導體裝置電性連接。
本發明另一實施例提供一種製造一半導體裝置的方法，該方法包含提供一半導體元件，其中，半導體元件具有一第一表面、與第一表面相對的一第二表面，以及形成一導電孔於半導體元件中以供晶粒與另一半導體裝置電性連接。該半導體元件包含一晶粒、設置於第一表面上的一第一缐路層、以及設置於第二表面上的一第二缐路層，該導電孔自該第二表面延伸且電連接該第一缐路層與該第二缐路層，其中，該導電孔兩端之孔徑尺寸不同。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當 容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
圖1根據本發明一實施例顯示一半導體裝置10，該裝置具有一半導體元件以及一設置於該半導體元件上之導電孔131。其中，半導體元件具有一第一表面111、與第一表面111相對的一第二表面112，並且包括一晶粒11、一設置於第一表面111上的第一缐路層114、以及設置於半導體元件之第二表面112上的第二缐路層115。其中第一、第二缐路層114、115可為重置線路層(redistribution layer，RDL)。該導電孔131設置於該晶粒11中，自該第二表面112向該第一表面111延伸且電連接該第一缐路層114與該第二線路層115。該導電孔131兩端之孔徑尺寸不同且該晶粒11可透過該導電孔131與另一半導體裝置(未顯示)電連接。
圖2根據本發明另一實施例顯示一半導體裝置10A。該半導體裝置10A的結構與圖1的半導體裝置10相近，僅多了置放於第一線路層114與第二線路層115的外部連接端子 116。本實施例中，該外部連接端子116可為，但不限定於，一錫球。該外部連接端子116可以置放在第一線路層114上、第二線路層115上、或上述兩者之上。該半導體裝置10A上的導電孔131具有一錐體部131A，具體地說，靠近該第二線路層115一端導電孔131的尺寸大於靠近該第一線路層114一端導電孔131A的尺寸。本實施例中該外部連接端子116的數目並不固定，該數目可以依照三維堆疊結構的設計而調整。於另一實施例中，該導電孔131包含導電材料，例如但不限於銅、錫、鉛錫合金、或上述之組合。該導電材料可以填滿該導電孔131、塗覆於該導電孔131的側壁上，或以金屬球體型態置設於導電孔131內，只要能夠在第一線路層114與第二線路層115間形成一導電通路的導電材料填充型態都涵蓋在本發明的範圍中。
圖3根據本發明另一實施例顯示一半導體裝置10B。圖3的導電孔131包含一錐體部131A以及一圓筒部131B。該導電孔131的不同部分可由相同方法或不同方法形成。在本實施例中，一紫外光雷射穿孔模式用於形成該錐體部131A，而一紫外光雷射掃瞄模式用於形成該圓筒部131B。其它蝕刻製程，例如濕蝕刻、乾蝕刻、或反應式離子蝕刻亦包含在本發明的範圍內。
圖4根據本發明一實施例顯示一半導體裝置20，該裝置20具有一半導體元件以及一設置於該半導體元件上之導電孔131。該半導體元件具有一第一表面111、與該第一表面111相對的一第二表面112，並且包括一晶粒11、一 設置於該第一表面111上的第一缐路層114、設置於該半導體元件之第二表面112上的第二缐路層115、以及鄰近該晶粒11部分表面的封膠體21。其中該第一、第二缐路層114、115可為重置線路層(redistribution layer，RDL)。圖4的剖面圖中，該晶粒11有三個表面皆與該封膠體21鄰接。該導電孔131設置於該封膠體21中，自該第二表面112向該第一表面111延伸且電連接該第一缐路層114與該第二線路層115。該導電孔131兩端之孔徑尺寸不同且該晶粒11可透過該導電孔131與另一半導體裝置(未顯示)電連接。於其它實施例中，該晶粒11亦可同時配合外部端子116與另一半導體裝置電性連接。
圖5根據本發明另一實施例顯示一半導體裝置20A。該半導體裝置20A的結構與圖4的半導體裝置20相近，僅多了置放於第一線路層114與第二線路層115的外部連接端子116。本實施例中，該外部連接端子116可為，但不限定於，一錫球。該外部連接端子116可以置放在第一線路層114上、第二線路層115上、或上述兩者之上。該半導體裝置20A上的導電孔131具有一錐體部131A，具體地說，靠近該第二線路層115一端導電孔131的尺寸大於靠近該第一線路層114一端導電孔131A的尺寸。本實施例中該外部連接端子116的數目並不固定，該數目可以依照三維堆疊結構的設計而調整。於另一實施例中，該導電孔131包含導電材料，例如但不限於銅、錫、鉛錫合金、或上述之組合。該導電材 料可以填滿該導電孔131或塗覆於該導電孔131的側壁上，只要能夠在第一線路層114與第二線路層115間形成一導電通路的導電材料填充型態都涵蓋在本發明的範圍中。
圖6根據本發明另一實施例顯示一半導體裝置20B。圖6的導電孔131包含一錐體部131A以及一圓筒部131B。該導電孔131的不同部分可由不同方法形成。在本實施例中，一紫外光雷射鑿孔製程用於形成該錐體部131A，而一紫外光雷射掃瞄製程用於形成該圓筒部131B。其它蝕刻製程，例如濕蝕刻、乾蝕刻、或反應式離子蝕刻亦包含在本發明的範圍內。
本發明亦提供一種半導體裝置的製造方法。該方法包含提供如圖1及圖4所示的一半導體元件，以及形成一導電孔131於該半導體元件中。上述步驟的細節將於之後的段落中敘述。圖1及圖4中的半導體元件皆具有一第一表面111、與該第一表面相對的一第二表面112，且該元件包含一晶粒11、設置於該第一表面上的一第一缐路層114、以及設置於該第二表面上的一第二缐路115層。其中圖1的半導體元件上之缐路層設計為一扇入(fan-in)結構，而圖4的半導體元件上之缐路層設計為一扇出(fan-out)結構。
如圖2所示，在第一線路層114形成於該晶粒11的第一表面111之後，至少一外部連接端子116(本實施例中為一錫球)藉由一植球製程置放於該第一線路層114上。在進行此步驟時，該導電孔131尚未形成於該晶粒11中，該第二線路層115也尚未形成於該第二表面112上。在後續步驟中， 如圖7所示，一層乾膜(dry film)118黏接於該第一表面111、第一表面111上的該外部連接端子116、以及該第一線路層114上以形成一支持結構。該乾膜118與第一線路層114以及第一表面111上的外部連接端子116的表面形貌密合，故可保護第一表面111以及置放於其上的元件且亦可當作位於第一表面111上的支持結構。
如圖7所示，呈上段敘述，一第二線路層115形成(例如濺鍍)於該晶粒21的第二表面112，而該導電孔131藉由一雷射鑿孔製程形成於該晶粒11上。該雷射鑿孔製程移除該第二線路層115以及該晶片11的材料，直到該第一線路層114顯現。在形成該導電孔131之後，導電材料將會被置放於該導電孔131中並形成電連接第一線路層114與第二線路層115的通路。本實施例中，該導電材料可為一金屬球體，利用落球製程(ball-dropping)或噴球製程(ball-spraying)配合小間隔(fine-pitched)圖案化鋼板(stencil plate)填充於導電孔內，導電材料可為，但不限於銅、錫、鉛錫合金、或上述之組合。於另一實施例中，一迴焊製程接續於填充導電材料的步驟後。此迴焊製程的其中一目的是為了避免在導電孔131內壁以及導電材料之間形成任何的孔洞。本發明另一實施例中，在一晶圓或一重置晶圓(重新分佈經挑選過之晶片並具有重置線路層的晶圓)黏附上該乾膜118、該第二線路層115、以及該外部連接端子116後，可進一步進行一切割手續將各晶粒分離。另一實施例中，至少一外部連接端子116於填充導電材料的步驟後被置放於 該第二線路層115上，而該乾膜118將由一蝕刻或撕除步驟所移除。本實施例中所使用的鑿孔製程可包含一紫外線雷射鑽孔模式、一紫外線雷射掃瞄模式，或上述模式之組合。如圖7所示，該導電孔131包含一錐體部131A以及一圓筒部131B。導電孔131不同部分可由不同方法形成，在本實施例中，該一紫外光雷射穿孔模式用於形成該錐體部131A，而一紫外光雷射掃瞄模式用於形成該圓筒部131B。利用紫外光雷射穿孔模式所形成的導電孔131具有錐體部131A的特徵，亦即，該導電孔131的兩端尺寸不同。
如圖5所示，一晶粒11先被一封膠體21覆蓋。在第一線路層114形成於該半導體元件20A的第一表面111之後，至少一外部連接端子116(本實施例中為一錫球)置放於該第一線路層114上。在進行此步驟時，該導電孔131尚未形成於該晶粒11中，該第二線路層115也尚未形成於該第二表面112上。在後續步驟中，如圖8所示，一層乾膜(dry film)118黏接於該第一表面111、第一表面111上的該外部連接端子116、以及該第一線路層114上以形成一支持結構。該乾膜118與第一線路層114以及第一表面111上的外部連接端子116的表面形貌密合，故可保護該第一表面111以及置放於其上的元件並可當作位於第一表面111上的支持結構。
如圖8所示，呈上段敘述，一第二線路層115形成(例如濺鍍)於該半導體元件30B的第二表面112，而該導電孔131藉由一雷射鑿孔製程形成於該封膠體21上。該雷射鑿孔製 程移除該第二線路層115以及該封膠體21的材料，直到該第一線路層114顯現。在形成該導電孔131之後，導電材料將會被置放於該導電孔131中並形成電連接第一線路層114與第二線路層115的通路。本實施例中，該導電材料可預先形成球體，利用落球製程(ball-dropping)或噴球製程(ball-spraying)配合小間隔(fine-pitched)圖案化鋼板(stencil plate)填充於導電孔內，導電材料可為，但不限於銅、錫、鉛錫合金、或上述之組合。於另一實施例中，一迴焊製程接續於填充導電材料的步驟後。此迴焊製程的其中一目的是為了避免在導電孔131內壁以及導電材料之間形成任何的孔洞。本發明另一實施例中，在一晶圓或一重置晶圓(重新分佈經挑選過之晶片並具有重置線路層的晶圓)黏附上該乾膜118、該第二線路層115、以及該外部連接端子116後，可進一步進行一切割手續將各晶粒分離。於另一實施例中，至少一外部連接端子116於填充導電材料的步驟後被置放於該第二線路層115上，而該乾膜118將由一蝕刻或撕除步驟所移除。本實施例中所使用的鑿孔製程可包含一紫外線雷射鑽孔模式、一紫外線雷射掃瞄模式，或上述模式之組合。如圖8所示，該導電孔131包含一錐體部131A以及一圓筒部131B。導電孔131不同部分可由不同方法形成，在本實施例中，該一紫外光雷射穿孔模式用於形成該錐體部131A，而一紫外光雷射掃瞄模式用於形成該圓筒部131B。利用紫外光雷射穿孔模式所形成的導電孔131具有錐體部131A的特徵，亦即，該導電孔131的兩端尺寸不 同。本實施例中，該導電孔131靠近第二線路層115一端的尺寸大於該導電孔131靠近第一線路層114一端的尺寸。
垂直堆疊三個半導體裝置10、20(見圖1及圖4)形成一三維半導體結構分別如圖9及圖10所示，使彼此垂直堆疊之半導體裝置10、20可利用導電孔131、第一缐路層114及第二缐路層115做為彼此間之電傳導。然而，該三維半導體結構並不限於圖10的實施例，具有不同電路佈局的半導體裝置也可以相互堆疊而形成不同的三維半導體結構。外部連接端子116所置放的位置可因為每一層不同的電路佈局而不同。另一實施例中，不同尺寸的半導體裝置也可利用本發明所揭露的方法互相堆疊，例如晶粒對晶粒堆疊、晶粒對晶圓堆疊、以及晶圓對晶圓堆疊。另外，第一/第二線路層114/115以及導電孔131中的導電材料若為高散熱係數的銅或其合金，可增加銅的表面積，幫助三維半導體堆疊結構面臨的散熱問題。
本揭露之技術內容及技術特點已揭示如上，然而本揭露所屬技術領域中具有通常知識者應瞭解，在不背離後附申請專利範圍所界定之本揭露精神和範圍內，本揭露之教示及揭示可作種種之替換及修飾。例如，上文揭示之許多製程可以不同之方法實施或以其它製程予以取代，或者採用上述二種方式之組合。
此外，本案之權利範圍並不侷限於上文揭示之特定實施例的製程、機台、製造、物質之成份、裝置、方法或步驟。本揭露所屬技術領域中具有通常知識者應瞭解，基於 本揭露教示及揭示製程、機台、製造、物質之成份、裝置、方法或步驟，無論現在已存在或日後開發者，其與本案實施例揭示者係以實質相同的方式執行實質相同的功能，而達到實質相同的結果，亦可使用於本揭露。因此，以下之申請專利範圍係用以涵蓋用以此類製程、機台、製造、物質之成份、裝置、方法或步驟。
10‧‧‧半導體裝置
10A‧‧‧半導體裝置
10B‧‧‧半導體裝置
11‧‧‧晶粒
111‧‧‧第一表面
112‧‧‧第二表面
114‧‧‧第一線路層
115‧‧‧第二線路層
116‧‧‧外接端子
131‧‧‧導電孔
131A‧‧‧錐體部
131B‧‧‧圓筒部
20‧‧‧半導體裝置
20A‧‧‧半導體裝置
20B‧‧‧半導體裝置
21‧‧‧封膠體
30A‧‧‧半導體裝置
30B‧‧‧半導體裝置
圖1依據本發明實施例顯示一半導體封裝結構；圖2依據本發明另一實施例顯示一半導體封裝結構；圖3依據本發明另一實施例顯示一半導體封裝結構；圖4依據本發明一實施例顯示扇出型的一半導體封裝結構；圖5依據本發明一實施例顯示扇出型的一半導體封裝結構；圖6依據本發明一實施例顯示扇出型的一半導體封裝結構：圖7依據本發明一實施例顯示具有乾膜的一半導體封裝結構；圖8依據本發明另一實施例顯示具有乾膜的一扇出型半導體封裝結構；圖9依據本發明之實施例顯示一半導體封裝堆疊結構；以及圖10依據本發明之實施例顯示一扇出型半導體封裝堆疊結構。
11‧‧‧晶粒
114‧‧‧第一線路層
115‧‧‧第二線路層
116‧‧‧外接端子
131‧‧‧導電孔
131A‧‧‧錐體部
21‧‧‧封膠體

Claims (11)

  1. 一種半導體裝置，該裝置包含：一半導體元件，具有一第一表面以及與該第一表面相對的一第二表面，該半導體元件包含：一晶粒；一封膠體，覆蓋該晶粒之側壁及表面；一第一缐路層，設置於該半導體元件之第一表面上；以及一第二缐路層設置於該半導體元件之第二表面上；以及一設置於該半導體元件上之導電孔，該導電孔自該第二表面延伸且電連接該第一缐路層與第二線路層，其中該晶粒可透過該導電孔與另一半導體裝置電連接，其中該導電孔貫穿該封膠體，且該導電孔之深度大於該晶粒之厚度。
  2. 如請求項1所述之半導體裝置，進一步包括一外接端子，設置於該第一及/或該第二缐路層上。
  3. 如請求項1所述之半導體裝置，其中該導電孔內進一步設置一導電材料。
  4. 如請求項1所述之半導體裝置，進一步包括一外接端子，設置於該第一及/或該第二缐路層上。
  5. 一種製造一半導體裝置的方法，該方法包含：提供一半導體元件，該元件具有一第一表面、與 該第一表面相對的一第二表面，且該元件包含一晶粒、設置於該第一表面上的一第一缐路層、以及設置於該第二表面上的一第二缐路層；形成一封膠體覆蓋該晶粒之側壁及表面；以及形成一貫穿該封膠體之導電孔於該半導體元件中，並電連接該晶粒與另一半導體裝置，其中該導電孔自該第二表面延伸且電連接該第一缐路層與該第二缐路層，該導電孔之深度大於該晶粒之厚度，且該導電孔兩端之孔徑尺寸不同。
  6. 如請求項5所述之方法，其中提供一半導體元件之步驟進一步包含：形成至少一外接端子於該第一表面上；以及黏附一乾膜於該第一表面、該外接端子、以及該第一線路層上，以形成該半導體元件的一支持結構。
  7. 如請求項5所述之方法，其中形成該導電孔之步驟包含：利用雷射鑽孔形成該導電孔於該封膠體上；置放一導電材料於該導電孔中；置放至少一外接端子於該第二缐路層上；以及移除該乾膜。
  8. 如請求項7所述之方法，其中移除該乾膜之步驟包含一蝕刻步驟或一撕除步驟。
  9. 如請求項7所述之方法，其中該雷射鑽孔之步驟包含使用一紫外線雷射鑽孔模式、一紫外線雷射掃瞄模式，或上述模式之組合。
  10. 如請求項7所述之方法，進一步透過該半導體裝置與另一半導體裝置電連接形成一三維堆疊結構。
  11. 如請求項5所述之方法，其中該置放一導電材料於該導電孔中之步驟更包含一迴焊作業。
TW101131684A 2012-08-31 2012-08-31 半導體裝置及其製造方法 TWI483364B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101131684A TWI483364B (zh) 2012-08-31 2012-08-31 半導體裝置及其製造方法
CN201310113967.6A CN103681553A (zh) 2012-08-31 2013-04-03 半导体装置及其制造方法
US13/935,911 US20140061880A1 (en) 2012-08-31 2013-07-05 Wafer level chip scale package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101131684A TWI483364B (zh) 2012-08-31 2012-08-31 半導體裝置及其製造方法

Publications (2)

Publication Number Publication Date
TW201409638A TW201409638A (zh) 2014-03-01
TWI483364B true TWI483364B (zh) 2015-05-01

Family

ID=50186329

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131684A TWI483364B (zh) 2012-08-31 2012-08-31 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US20140061880A1 (zh)
CN (1) CN103681553A (zh)
TW (1) TWI483364B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735134B2 (en) 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
CN104201159A (zh) * 2014-08-08 2014-12-10 武汉新芯集成电路制造有限公司 提高键合晶圆散热效果的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100019359A1 (en) * 2008-06-16 2010-01-28 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Shielding Along a Profile Disposed in Peripheral Region Around the Device
TW201230258A (en) * 2010-12-02 2012-07-16 Tessera Inc Stacked microelectronic assembly with TSVs formed in stages and carrier above chip
TW201230288A (en) * 2011-01-06 2012-07-16 Advanced Semiconductor Eng Stacked semiconductor package and method for making the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100493302C (zh) * 2004-07-14 2009-05-27 燿华电子股份有限公司 模块化电路板制造方法
KR100979846B1 (ko) * 2008-07-15 2010-09-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20130037929A1 (en) * 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100019359A1 (en) * 2008-06-16 2010-01-28 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Shielding Along a Profile Disposed in Peripheral Region Around the Device
TW201230258A (en) * 2010-12-02 2012-07-16 Tessera Inc Stacked microelectronic assembly with TSVs formed in stages and carrier above chip
TW201230288A (en) * 2011-01-06 2012-07-16 Advanced Semiconductor Eng Stacked semiconductor package and method for making the same

Also Published As

Publication number Publication date
CN103681553A (zh) 2014-03-26
TW201409638A (zh) 2014-03-01
US20140061880A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
US12009289B2 (en) Semiconductor package and manufacturing method thereof
KR101645507B1 (ko) 반도체 패키지 내의 다이간 간격을 감소시키는 언더필 물질 플로우 제어
TWI587412B (zh) 封裝結構及其製法
TWI531045B (zh) 晶片封裝與其形成方法
CN103996630B (zh) 封装半导体器件和封装器件及方法
TWI499002B (zh) 封裝元件與其製法
TWI413233B (zh) 三維積體電路及其製造方法
TWI701781B (zh) 系統級封裝裝置及用於形成系統級封裝裝置之方法
TWI572004B (zh) 具有多晶片結構之半導體積體電路
TWI544599B (zh) 封裝結構之製法
TWI497645B (zh) 半導體封裝件及其製法
KR20110055973A (ko) 반도체 칩 모듈 및 이를 포함하는 반도체 패키지
TWI556379B (zh) 半導體封裝件及其製法
TWI489612B (zh) 三維積體電路內連結的製造方法
TWI467731B (zh) 半導體封裝件及其製法
CN104685624B (zh) 重组晶圆级微电子封装
TWI652779B (zh) 半導體封裝及其製造方法
TWI623067B (zh) 半導體封裝、半導體封裝結構以及制造半導體封裝的方法
TWI483364B (zh) 半導體裝置及其製造方法
TW202036808A (zh) 電子封裝件及其製法
US9312175B2 (en) Surface modified TSV structure and methods thereof
TWI549203B (zh) 防止中介導體橋接之半導體封裝件立體堆疊方法
TWI548049B (zh) 半導體結構及其製法
TWM537303U (zh) ３ｄ多晶片模組封裝結構（二）
US10361171B2 (en) Stacked package structure and manufacturing method thereof