KR20150097622A - 증폭기 캐스코드 디바이스들의 정전기 방전 보호 - Google Patents

증폭기 캐스코드 디바이스들의 정전기 방전 보호 Download PDF

Info

Publication number
KR20150097622A
KR20150097622A KR1020157018760A KR20157018760A KR20150097622A KR 20150097622 A KR20150097622 A KR 20150097622A KR 1020157018760 A KR1020157018760 A KR 1020157018760A KR 20157018760 A KR20157018760 A KR 20157018760A KR 20150097622 A KR20150097622 A KR 20150097622A
Authority
KR
South Korea
Prior art keywords
transistor
coupled
drain
diode
voltage
Prior art date
Application number
KR1020157018760A
Other languages
English (en)
Inventor
히만수 카트리
오자스 엠. 촉시
웨이 추오
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20150097622A publication Critical patent/KR20150097622A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/043—Protection of over-voltage protection device by short-circuiting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

예시적인 실시예들은 증폭기의 캐스코드 디바이스의 정전기 방전(ESD) 보호를 제공하는 것에 관한 것이다. 예시적인 실시예에서, 트랜지스터는 바이어스 전압을 수신하도록 구성되고, 적어도 하나의 회로 소자는 트랜지스터에 커플링되고, 입력 패드를 통해 입력 전압을 수신하도록 구성된다. 부가적으로, 적어도 하나의 다이오드는, 제 1 트랜지스터의 드레인에 커플링되고, 입력 패드에 의해 야기된 증폭기의 내부 노드에서 전압 전위를 제한하도록 구성될 수 있다.

Description

증폭기 캐스코드 디바이스들의 정전기 방전 보호{ELECTROSTATIC DISCHARGE PROTECTION OF AMPLIFIER CASCODE DEVICES}
[0001] 본 발명은 일반적으로, 정전기 방전 보호(electrostatic discharge protection)에 관한 것이다. 더 구체적으로, 본 발명은, 저잡음 증폭기 캐스코드 디바이스(low-noise amplifier cascode device)들의 정전기 방전 보호를 위한 시스템들, 디바이스들, 및 방법들에 관한 것이다.
[0002] 증폭기들은 보통 신호 증폭을 제공하기 위해 다양한 전자기기 디바이스들에서 이용된다. 상이한 유형들의 증폭기들이 상이한 사용들을 위해 이용가능하다. 예를 들어, 셀룰러 폰과 같은 무선 통신 디바이스는 양방향 통신을 위해 송신기 및 수신기를 포함할 수 있다. 수신기는 저잡음 증폭기(LNA)를 활용할 수 있고, 송신기는 전력 증폭기(PA)를 활용할 수 있고, 수신기 및 송신기는 가변 이득 증폭기(variable gain amplifier)(VGA)들을 활용할 수 있다.
[0003] 증폭기들은 다양한 집적 회로(IC) 프로세스들로 제조될 수 있다. 비용을 감소시키고 집적화를 개선하기 위해, 서브-미크론 CMOS(complementary metal oxide semiconductor) 제조 프로세스들이 보통, 무선 디바이스들 및 다른 전자기기 디바이스들에서 무선 주파수(RF) 회로들을 위해 이용된다. 그러나, 서브-미크론 CMOS 프로세스들로 제조된 트랜지스터들은 통상적으로, 작은 물리적 치수들을 가지며, 정전기 방전(electro-static discharge)(ESD)으로 인한 스트레스 및 가능하게는 장애에 더 취약하다. ESD는 정전기(static electricity) 및/또는 다른 소스들로부터 비롯될 수 있는 급작스러운 크고 순간적인 전하이다. 성능에 최소로 영향을 미치면서 ESD를 효과적으로 방지하는 것이 바람직하다.
[0004] 공통-소스 캐스코드 LNA에서, 유도성 부하를 이용시, 부하 튜닝 커패시터(load tuning capacitor)가 LNA 출력부의 출력과 접지 노드 사이에 존재할 수 있다. 통상적으로, 캐스코드 디바이스의 게이트 및 공급 전압은 바이패스 커패시터들을 통해 접지 노드에 가깝게 커플링된다. LNA의 입력에서의 DES 이벤트 동안, LNA 출력에서의 LC 공진으로 인해, 큰 전압 전위가 LNA 출력과 캐스코드 디바이스의 게이트 사이에서 전개될 수 있어서, 잠재적으로는 캐스코드 디바이스의 게이트-드레인 접합부를 파열(rupture)시킨다. 통합형 수신기에서, LNA 출력은 하향-변환기에 커플링되는 내부 노드일 수 있다. 이러한 경우, 통상적으로, 캐스코드 디바이스를 위한 어떠한 ESD 보호도 존재하지 않고, 그리고 결국 LNA 출력 스윙은, 트랜스컨덕턴스 트랜지스터는 손상되지 않을지라도, 캐스코드 디바이스를 손상시킬 수 있다.
[0005] 그러므로, LNA 캐스코드 디바이스들의 ESD 보호가 바람직하다. 더 구체적으로, ESD로부터 LNA 캐스코드 트랜지스터를 보호하기 위한 시스템들, 디바이스들, 및 방법들에 대한 필요성이 존재한다.
[0006] 도 1은 무선 통신 디바이스의 블록도이다.
[0007] 도 2는 메인 트랜지스터 및 캐스코드 트랜지스터를 포함하는 증폭기를 예시한다.
[0008] 도 3은 저잡음 증폭기의 캐스코드 트랜지스터 및 메인 트랜지스터의 게이트-투-드레인 전압들을 예시하는 플롯이다.
[0009] 도 4는 저잡음 증폭기의 동작 동안의 다양한 전압 레벨들을 예시하는 플롯이다.
[0010] 도 5a 내지 도 5e는 본 발명의 다양한 예시적인 실시예들에 따른, 캐스코드 트랜지스터의 드레인에 커플링된 다이오드를 갖는 다양한 디바이스들을 예시한다.
[0011] 도 6은 도 5a 내지 도 5e에 예시된 디바이스들의 캐스코드 트랜지스터들의 게이트-투-드레인 전압들을 예시하는 플롯이다.
[0012] 도 7a 내지 도 7e는 본 발명의 다양한 예시적인 실시예들에 따른, 캐스코드 트랜지스터의 드레인에 커플링된 다이오드 및 캐스코드 트랜지스터의 드레인과 출력 패드 사이에 커플링된 적어도 하나의 회로 소자를 갖는 다양한 디바이스들을 예시한다.
[0013] 도 8은 본 발명의 예시적인 실시예에 따른 방법을 예시하는 흐름도이다.
[0014] 도 9는 본 발명의 예시적인 실시예에 따른 다른 방법을 예시하는 흐름도이다.
[0015] 첨부된 도면들과 관련하여 아래에 제시되는 상세한 설명은 본 발명의 예시적인 실시예들의 설명으로서 의도되며, 본 발명이 실시될 수 있는 유일한 실시예들을 나타내는 것으로 의도되지 않는다. 본 설명 전체에 걸쳐 이용된 용어 "예시적인"은, "예, 사례, 또는 예시로서 역할을 하는"을 의미하며, 반드시 다른 예시적인 실시예들보다 바람직하거나 유리한 것으로 해석되지 않아야 한다. 상세한 설명은 본 발명의 예시적인 실시예들의 완전한 이해를 제공하는 목적을 위해 특정 상세들을 포함한다. 본 발명의 예시적인 실시예들이 이러한 특정 상세들 없이 실시될 수 있다는 것이 당업자들에게 명백할 것이다. 몇몇 사례들에서, 잘-알려진 구조들 및 디바이스들은, 본 명세서에서 제공된 예시적인 실시예들의 신규성을 모호하게 하는 것을 회피하기 위해 블록도 형태로 도시된다.
[0016] 개선된 ESD 보호 회로소자를 갖는 LNA의 다양한 예시적인 설계들이 본 명세서에서 설명된다. LNA는 무선 및 와이어라인 통신 디바이스들, 셀룰러 폰들, PDA(personal digital assistant)들, 핸드헬드 디바이스들, 무선 모뎀들, 랩톱 컴퓨터들, 코드리스 폰들, 블루투스 디바이스들 등과 같은 다양한 전자기기 디바이스들을 위해 이용될 수 있다. 명료성을 위해, 무선 통신 디바이스를 위한 증폭기의 사용이 아래에서 설명된다. 본 발명의 다양한 양상들의 특징들 및 이점들뿐만 아니라 다른 양상들이, 뒤따르는 설명, 첨부 도면들 및 첨부된 청구항들의 고려를 통해 당업자들에게 명백해질 것이다.
[0017] 도 1은 셀룰러 폰 또는 일부 다른 디바이스일 수 있는 무선 통신 디바이스(100)의 블록도를 도시한다. 도 1에 도시된 예시적인 설계에서, 무선 디바이스(100)는 양방향 통신을 지원하는 수신기(130) 및 송신기(150)를 포함한다. 일반적으로, 무선 디바이스(100)는 임의의 수의 통신 시스템들 및 임의의 수의 주파수 대역들을 위한 임의의 수의 수신기들 및 임의의 수의 송신기들을 포함할 수 있다.
[0018] 수신 경로에서, 안테나(110)는 기지국들 및/또는 다른 송신기 스테이션들에 의해 전송된 신호들을 수신하고, 수신된 RF 신호를 제공하며, 수신된 RF 신호는 듀플렉서/스위치(112)를 통해 라우팅되어 수신기(130)에 제공된다. 수신기(130) 내에서, 수신된 RF 신호는, 동위상(I) 및 직각-위상(Q) 하향-변환 신호들을 획득하기 위해, 저잡음 증폭기(LNA)(132)에 의해 증폭되고, 수신 복조기(RX Demod)(134)에 의해 복조된다. 하향-변환된 신호들은, 데이터 프로세서(170)에 제공되는 I 및 Q 입력 기저대역 신호들을 획득하기 위해, 증폭기들(Amps)(136)에 의해 증폭되고, 저역통과 필터들(138)에 의해 필터링되고, 증폭기들(140)에 의해 추가로 증폭된다.
[0019] 전송 경로에서, 데이터 프로세서(170)는 전송될 데이터를 프로세싱하고, I 및 Q 출력 기저대역 신호들을 송신기(150)에 제공한다. 송신기(150) 내에서, 출력 기저대역 신호들은, 변조된 신호를 획득하기 위해, 증폭기들(152)에 의해 증폭되고, 저역통과 필터들(154)에 의해 필터링되고, 증폭기들(156)에 의해 증폭되며, 전송(TX) 변조기(158)에 의해 변조된다. 전력 증폭기(PA(160)는 원하는 출력 전력 레벨을 획득하기 위해, 변조된 신호를 증폭시키고, 전송 RF 신호를 제공한다. 전송 RF 신호는 듀플렉서/스위치(112)를 통해 라우팅되고, 안테나(110)를 통해 전송된다. 로컬 오실레이터(LO) 신호 발생기(162)는 수신기(130)의 복조기(134)를 위해 하향-변환 LO 신호들을 발생시키고, 송신기(150)의 변조기(158)를 위해 상향-변환 LO 신호들을 발생시킨다.
[0020] 도 1은 트랜시버의 예시적인 설계를 도시한다. 일반적으로, 송신기 및 수신기에서의 신호들의 조절(conditioning)은, 증폭기, 필터, 상향-변환기, 하향-변환기 등의 하나 또는 둘 이상의 스테이지들에 의해 수행될 수 있다. 회로 블록들은 도 1에 도시된 구성과 상이하게 배열될 수 있다. 더욱이, 도 1에 도시되지 않은 다른 회로 블록들이 또한 송신기 및 수신기에서 신호들을 조절하기 위해 이용될 수 있다. 도 1의 몇몇 회로 블록들은 또한 생략될 수 있다.
[0021] 도 1에 도시된 예시적인 설계에서, 수신기(130) 및 송신기(150)는 RF 집적 회로(RFIC)(120) 상에서 구현될 수 있다. LNA(130) 및 증폭기들(152)은 RFIC(120) 외부에 있는 디바이스들로부터 입력 신호들을 수신할 수 있고, 따라서, IC 핀들에 커플링된 자신들의 입력들을 가질 수 있다. 이러한 IC 핀들은 ESD 전하들에 취약할 수 있고, ESD 전하들은 IC 핀들에 커플링된 회로들을 손상시킬 수 있다. LNA(130) 및 증폭기(152)는 IC 핀들을 통해 커플링된 ESD 전하들을 핸들링할 수 있는 ESD 보호 회로소자를 이용하여 구현될 수 있다. 도 2는, 본 명세서에서 "캐스코드 트랜지스터"로 지칭될 수 있는 제 1 트랜지스터(M1) 및 본 명세서에서 "메인 트랜지스터"로 지칭될 수 있는 제 2 트랜지스터(M2)를 포함하는 증폭기(200)를 예시한다. 도 2에 예시된 바와 같이, 트랜지스터(M1)는, 인덕터(L)를 통해 공급 전압(VDD)에 커플링된 드레인, 트랜지스터(M2)의 드레인에 커플링된 소스, 및 전압(예를 들어, 바이어스 전압)을 수신하도록 구성된 게이트를 갖는다. 또한, 트랜지스터(M2)는 접지 전압(GRND)에 커플링된 소스 및 입력 패드(205)로부터 전압(예를 들어, 입력 전압)을 수신하도록 구성된 게이트를 갖는다. 당업자에 의해 이해될 바와 같이, 종래의 증폭기는 또한, 주파수 튜닝을 위해 출력과 공급 전압 사이에 커플링된 커패시터, 전력 공급 잡음을 필터링하기 위해 공급 전압과 접지 전압(GRND) 사이에 커플링된 바이패스 커패시터(C2), 및/또는 바이어스 전압 잡음을 필터링하기 위해 캐스코드 트랜지스터(즉, 트랜지스터(M1))의 게이트와 접지 전압(GRND) 사이에 커플링된 바이패스 커패시터(C3)를 포함할 수 있다.
[0022] 따라서, 동작 동안, 캐스코드 트랜지스터의 게이트는 게이트 바이패스 커패시턴스로 인해 접지 전위를 가깝게 따를 수 있는 한편, 출력 노드(즉, 캐스코드 트랜지스터의 드레인)는 LC 공진으로 인해 전압 스윙이 관찰될 수 있다. 인덕터 부하는 튜닝 커패시턴스 및 캐스코드 디바이스(즉, 트랜지스터(M1))의 드레인 커패시턴스와 공진할 수 있다는 것을 주목한다. 이러한 공진으로 인해, 캐스코드 디바이스의 드레인에서의 과도 전압이 VDD에 비해 더 높을 뿐만 아니라, 위상 지연이 또한 경험될 수 있다. LNA 입력 포트에서의 ESD 이벤트 동안, 캐스코드 트랜지스터 게이트에 대한 이러한 LNA 출력 스윙은 캐스코드 디바이스를 손상시키기에 충분히 커질 수 있는 한편, 메인 트랜지스터는 손상 없이 유지될 수 있다.
[0023] 도 3은 LNA 입력에서의 네거티브 CDM(charge device model) ESD 이벤트 동안, LNA(예를 들어, 도 2의 증폭기(200))의 캐스코드 트랜지스터(예를 들어, 도 2의 트랜지스터(M1)) 및 메인 트랜지스터(예를 들어, 도 2의 트랜지스터(M2))의 시뮬레이팅된 게이트-투-드레인 전압들을 예시하는 플롯(250)이다. 파형(252)은 LNA 증폭기의 캐스코드 트랜지스터의 게이트-투-드레인 전압을 예시하고, 파형(254)은 LNA 증폭기의 메인 트랜지스터의 게이트-투-드레인 전압을 예시한다. 플롯(250)에 예시된 바와 같이, 캐스코드 트랜지스터의 게이트-투-드레인 전압은, 캐스코드 트랜지스터에 손상을 야기할 수 있는 비교적 큰 전압 스파이크를 포함한다. 이러한 특정 경우에서, 트랜지스터들은 손상 없이 짧은 지속기간 동안 자신들의 단자들에 걸쳐 대략 7.5V를 핸들링할 수 있었다. 따라서, 예시된 경우에서, 메인 트랜지스터는 손상 없이 유지된 반면, 캐스코드 트랜지스터는 손상되었다.
[0024] 도 4는 LNA(예를 들어, 도 2의 증폭기(200))의 네거티브 CDM ESD 이벤트 동안의 다양한 예시 전압들을 예시하는 플롯(300)이다. 파형(302)은 캐스코드 트랜지스터의 게이트-투-드레인 전압을 예시하고, 파형(304)은 공급 전압에 관한 캐스코드 트랜지스터의 게이트 전압(Vgcascode - VDD)을 예시하고, 파형(306)은 공급 전압에 대한 캐스코드 트랜지스터의 드레인 전압(VDD - Vdcascode)을 예시하고, 파형(308)은 접지 전압에 관한 공급 전압(VDD - GRND)을 예시한다. 당업자에 의해 이해될 바와 같이, 캐스코드 트랜지스터의 게이트 전압은 공급 전압을 비교적 가깝게 따르고, 공급 전압은 접지 전압(GRND)을 비교적 가깝게 따른다. 그러나, 인덕터(L)에 걸친 전압 강하로 인해, 캐스코드 트랜지스터의 드레인 전압은 공급 전압(VDD) 및 접지 전압(GRND) 양쪽 모두로부터 편향된다.
[0025] 도 5a는 본 발명의 예시적인 실시예에 따른, 캐스코드 디바이스의 ESD 보호를 위해 구성된 디바이스(350)를 예시한다. LNA를 포함할 수 있는 디바이스(350)는 회로 소자(352)에 커플링된 캐스코드 트랜지스터(M1)를 포함한다. 회로 소자(352)는 입력 패드(205)를 통해 전압(예를 들어, 입력 전압)을 수신하도록 구성된다. 일 예시적 실시예에 따르면, 회로 소자(352)는 트랜지스터를 포함할 수 있다. 캐스코드 트랜지스터(M1)의 드레인은 노드(N1)에 커플링되고, 캐스코드 트랜지스터(M1)의 게이트는 전압(예를 들어, 바이어스 전압)을 수신하도록 구성된다. 디바이스(350)는 또한, 캐스코드 트랜지스터(M1)의 드레인과 캐스코드 트랜지스터(M1)의 게이트 사이에 커플링된 다이오드(D1)를 포함한다. 노드(N1)는 내부 노드일 수 있다는 것(즉, 노드(N1)는 입력/출력(I/O) 패드에 직접적으로 커플링되지 않을 수 있음)을 주목한다. 도 2와 관련하여 앞서 개시된 바와 같이, 디바이스(350)는 출력에서 하나 또는 둘 이상의 바이패스 커플링 커패시터들 및 LC 부하를 포함할 수 있다는 것을 추가로 주목한다.
[0026] 이러한 예시적인 실시예에서, 다이오드(D1)의 캐소드는 캐스코드 트랜지스터(M1)의 게이트에 커플링되고, 다이오드(D1)의 애노드는 캐스코드 트랜지스터(M1)의 드레인에 커플링된다. CDM 이벤트 동안, 캐스코드 트랜지스터(M1)의 드레인 및 게이트에 걸쳐 전압이 전개됨에 따라, 다이오드(D1)는, 충분히 큰 전압이 드레인 및 게이트에 걸쳐 전개될 수 있기 전에, 전도하기 시작하고 따라서 노드(N1)를 방전시킨다. 그러므로, 다이오드(D1)는 트랜지스터(M1)의 게이트-드레인 단자들에 걸쳐 전압을 효과적으로 클램핑한다. 따라서, 디바이스(350)에 구성된 바와 같은 다이오드(D1)는, 예를 들어, 입력 패드(205)에 의해 야기된 ESD 이벤트 동안 캐스코드 트랜지스터(M1)의 게이트-투-드레인 전압을 제한할 수 있다. 그러므로, 본 발명의 예시적인 실시예에 따르면, 디바이스(350)는 디바이스(350)의 내부 노드(즉, 노드(N1))를 보호하도록 구성된다. 더 구체적으로, 일 예시적 실시예에 따르면, 다이오드(D1)는 디바이스(350)의 내부 노드를 위해 ESD 보호를 제공한다. 그러나, 다이오드(D1)는 또한, 디바이스(350)의 출력에서 큰 스윙이 존재하는 경우, 정상 동작들 동안 턴온될 수 있다. 이는 디바이스(350)의 성능, 특히 선형성을 저하시킬 수 있는데, 그 이유는 전압 스윙을 클립핑(clip)할 수 있기 때문이다.
[0027] 도 5b는 본 발명의 예시적인 실시예에 따른, 캐스코드 디바이스의 ESD 보호를 위해 구성된 디바이스(360)를 예시한다. LNA를 포함할 수 있는 디바이스(360)는 회로 소자(352)에 커플링된 캐스코드 트랜지스터(M1)를 포함한다. 입력 패드(205)를 통해 전압(예를 들어, 입력 전압)을 수신하도록 구성되는 회로 소자(352)는 예를 들어, 트랜지스터만을 포함할 수 있다. 캐스코드 트랜지스터(M1)의 드레인은 노드(N1)에 커플링되고, 캐스코드 트랜지스터(M1)의 게이트는 전압(예를 들어, 바이어스 전압)을 수신하도록 구성된다. 디바이스(360)는 또한, 캐스코드 트랜지스터(M1)의 드레인과 캐스코드 트랜지스터(M1)의 게이트 사이에 커플링된 다이오드(D1) 및 제 2 다이오드(D2)를 포함한다. 앞서 주목된 바와 같이, 노드(N1)는 내부 노드일 수 있다(즉, 노드(N1)는 입력/출력(I/O) 패드에 직접적으로 커플링되지 않을 수 있음). 또한, 도 2와 관련하여 앞서 개시된 바와 같이, 디바이스(360)는 출력에서 하나 또는 둘 이상의 바이패스 커플링 커패시터들 및 LC 부하를 포함할 수 있다.
[0028] 이러한 예시적인 실시예에서, 다이오드(D1)의 캐소드는 캐스코드 트랜지스터(M1)의 게이트에 커플링되고, 다이오드(D1)의 애노드는 다이오드(D2)의 캐소드에 커플링된다. 또한, 다이오드(D2)의 애노드는 캐스코드 트랜지스터(M1)의 드레인에 커플링된다. 전압이 캐스코드 트랜지스터(M1)의 드레인 및 게이트에 걸쳐 전개됨에 따라, 다이오드들(D1 및 D2)은 전도하기 시작하고, 따라서, 노드(N1)를 방전시킨다. 따라서, 디바이스(360)에 구성된 바와 같은 다이오드들(D1 및 D2)은, 예를 들어, 입력 패드(205)에 의해 야기되는 ESD 이벤트 동안 캐스코드 트랜지스터(M1)의 게이트-투-드레인 전압을 제한할 수 있다. 그러므로, 본 발명의 예시적인 실시예에 따르면, 디바이스(360)는 디바이스의 내부 노드(즉, 노드(N1))를 보호하기 위해 구성된다. 더 구체적으로, 일 예시적 실시예에 따르면, 다이오드들(D1 및 D2)은 디바이스(360)의 내부 노드를 위해 ESD 보호를 제공한다. 캐스케이드 다이오드(cascaded diode)들로 인해, 디바이스(350)와 비교하여, 훨씬 더 큰 전압(즉, 2배의 전압)이 캐스코드 트랜지스터(M1)의 드레인 및 게이트에 걸쳐 전개될 수 있으며, 이는 그것의 네거티브 CDM ESD 성능을 감소시킬 것이라는 것을 주목한다. 또한, 디바이스(350)와 비교하여, 정상 동작 동안, 훨씬 더 큰 전압 스윙이, 다이오드들(D1 및 D2)이 클립핑하기 시작하기 전에 디바이스(360)의 출력에서 용인될 수 있다. 따라서, 디바이스(360)는 디바이스(350)와 비교하여 개선된 선형성을 나타낼 수 있다.
[0029] 도 5c는 본 발명의 예시적인 실시예에 따른, 캐스코드 디바이스의 ESD 보호를 위해 구성된 디바이스(370)를 예시한다. LNA를 포함할 수 있는 디바이스(370)는 회로 소자(352)에 커플링된 캐스코드 트랜지스터(M1)를 포함한다. 회로 소자(352)는 입력 패드(205)를 통해 전압(예를 들어, 입력 전압)을 수신하도록 구성된다. 이전에 주목된 바와 같이, 회로 소자(352)는 예를 들어, 트랜지스터만을 포함할 수 있다. 캐스코드 트랜지스터(M1)의 드레인은 노드(N1)에 커플링되고, 캐스코드 트랜지스터(M1)의 게이트는 전압(예를 들어, 바이어스 전압)을 수신하도록 구성된다. 디바이스(370)는 또한, 캐스코드 트랜지스터(M1)의 드레인과 캐스코드 트랜지스터(M1)의 게이트 사이에 커플링된 다이오드(D3)를 포함한다. 앞서 주목된 바와 같이, 노드(N1)는 내부 노드일 수 있다. 또한, 도 2와 관련하여 앞서 개시된 바와 같이, 디바이스(370)는 출력에서 하나 또는 둘 이상의 바이패스 커플링 커패시터들 및 LC 부하를 포함할 수 있다.
[0030] 이러한 예시적인 실시예에서, 다이오드(D3)의 애노드는 캐스코드 트랜지스터(M1)의 게이트에 커플링되고, 다이오드(D3)의 캐소드는 캐스코드 트랜지스터(M1)의 드레인에 커플링된다. 캐스코드 트랜지스터(M1)의 드레인 및 게이트에 걸친 전압이 다이오드(D3)의 역방향 절연파괴 전압(reverse breakdown voltage)을 초과하여 증가됨에 따라, 다이오드(D3)는 전도하기 시작한다. 따라서, 다이오드(D3)는 전압을 자신의 역방향 절연파괴 전압에서 유지하고, 노드(N1)를 방전시킨다. 따라서, 디바이스(370)에 구성된 바와 같은 다이오드(D3)는, 예를 들어, 입력 패드(205)에 의해 야기된 ESD 이벤트 동안 캐스코드 트랜지스터(M1)의 게이트-투-드레인 전압을 제한할 수 있다. 그러므로, 본 발명의 예시적인 실시예에 따르면, 디바이스(370)는 디바이스의 내부 노드(즉, 노드(N1))를 보호하기 위해 구성된다. 더 구체적으로, 일 예시적 실시예에 따르면, 다이오드(D3)는 디바이스(370)의 내부 노드를 위해 ESD 보호를 제공한다. 디바이스(360)와 유사하게, 이는 정상 동작들 동안 LNA 선형성에 대한 충격을 거의 갖지 않는다.
[0031] 도 5d는 본 발명의 예시적인 실시예에 따른, 캐스코드 디바이스의 ESD 보호를 위해 구성된 디바이스(380)를 예시한다. LNA를 포함할 수 있는 디바이스(380)는, 입력 패드(205)를 통해 전압(예를 들어, 입력 전압)을 수신하도록 구성되는 회로 소자(352)에 커플링된 캐스코드 트랜지스터(M1)를 포함한다. 캐스코드 트랜지스터(M1)의 드레인은 노드(N1)에 커플링되고, 캐스코드 트랜지스터(M1)의 게이트는 전압(예를 들어, 바이어스 전압)을 수신하도록 구성된다. 디바이스(380)는 또한, 캐스코드 트랜지스터(M1)의 드레인과 기준 전압 사이에 커플링된 다이오드(D4)를 포함하고, 기준 전압은 접지 전압(GRND)을 포함할 수 있다. 이전의 앞서와 같이, 노드(N1)는 내부 노드일 수 있다. 또한, 도 2와 관련하여 앞서 개시된 바와 같이, 디바이스(380)는 출력에서 하나 또는 둘 이상의 바이패스 커플링 커패시터들 및 LC 부하를 포함할 수 있다.
[0032] 이러한 예시적인 실시예에서, 다이오드(D4)의 애노드는 접지 전압(GRND)에 커플링되고, 다이오드(D4)의 캐소드는 캐스코드 트랜지스터(M1)의 드레인에 커플링된다. 트랜지스터(M1)의 드레인 전압이 다이오드(D4)의 역방향 절연파괴 전압을 초과하는 경우, 다이오드(D4)는 전도하기 시작하고, 노드(N1)와 접지 전압(GRND) 사이의 전압 스윙을 제한하며, 그 다음에 바이패스 커패시터(도 5d에 도시되지 않음)로 인해 캐스코드 트랜지스터(M1)의 게이트 전압이 가깝게 뒤따른다. 그러므로, 드레인-게이트 전압이 제한된다. 따라서, 디바이스(380)에 구성된 바와 같은 다이오드(D4)는 예를 들어, 입력 패드(205)에 의해 야기된 ESD 이벤트 동안 캐스코드 트랜지스터(M1)의 게이트-투-드레인 전압을 제한할 수 있다. 그러므로, 본 발명의 예시적인 실시예에 따르면, 디바이스(380)는 디바이스의 내부 노드(즉, 노드(N1))를 보호하기 위해 구성된다. 더 구체적으로, 일 예시적 실시예에 따르면, 다이오드(D4)는 디바이스(380)의 내부 노드를 위해 ESD 보호를 제공한다.
[0033] 도 5e는 본 발명의 예시적인 실시예에 따른, 캐스코드 디바이스의 ESD 보호를 위해 구성된 디바이스(390)를 예시한다. LNA를 포함할 수 있는 디바이스(390)는, 입력 패드(205)를 통해 전압(예를 들어, 입력 전압)을 수신하도록 구성되는 회로 소자(352)에 커플링된 캐스코드 트랜지스터(M1)를 포함한다. 캐스코드 트랜지스터(M1)의 드레인은 노드(N1)에 커플링되고, 캐스코드 트랜지스터(M1)의 게이트는 전압(예를 들어, 바이어스 전압)을 수신하도록 구성된다. 디바이스(390)는 또한, 캐스코드 트랜지스터(M1)의 드레인과 공급 전압(VDD) 사이에 커플링된 다이오드(D5)를 포함한다. 앞서 개시된 바와 같이, 노드(N1)는 내부 노드일 수 있다. 부가하여, 도 2와 관련하여 앞서 개시된 바와 같이, 디바이스(390)는 출력에서 하나 또는 둘 이상의 바이패스 커플링 커패시터들 및 LC 부하를 포함할 수 있다.
[0034] 이러한 예시적인 실시예에서, 다이오드(D5)의 캐소드는 공급 전압에 커플링되고, 다이오드(D5)의 애노드는 캐스코드 트랜지스터(M1)의 드레인에 커플링된다. 다이오드(D5)는, 노드(N1)가 공급 전압(VDD)을 따르도록 강제할 수 있고, 공급 전압(VDD)은 공급 바이패스 커패시터들로 인해 접지 전압(GRND)에 가깝게 커플링된다. 이전의 경우에서와 같이, 접지 전압(GRND)은 또한, 캐스코드 트랜지스터(M1)의 게이트에서 필터링 커패시터들을 통해 캐스코드 트랜지스터(M1)의 게이트에 커플링된다. 따라서, 디바이스(390)에 구성된 바와 같은 다이오드(D5)는 예를 들어, 입력 패드(205)에 의해 야기된 ESD 이벤트 동안 캐스코드 트랜지스터(M1)의 게이트-투-드레인 전압을 제한할 수 있다. 그러므로, 본 발명의 예시적인 실시예에 따르면, 디바이스(390)는 디바이스의 내부 노드(즉, 노드(N1))를 보호하기 위해 구성된다. 더 구체적으로, 일 예시적 실시예에 따르면, 다이오드(D5)는 디바이스(390)의 내부 노드를 위해 ESD 보호를 제공한다.
[0035] 도 6은 CDM ESD 이벤트 동안 캐스코드 ESD 보호가 없는 캐스코드 트랜지스터의 게이트-투-드레인 전압 및 디바이스들(350, 360, 370, 380, 및 390)의 캐스코드 트랜지스터들의 게이트-투-드레인 전압들을 예시하는 플롯(400)이다. 더 구체적으로, 파형(410)은 어떠한 캐스코드 보호도 없는 캐스코드 트랜지스터의 게이트-투-드레인 전압을 도시하고, 파형(420)은 디바이스(350)(즉, 캐스케이드 트랜지스터(cascaded transistor)의 드레인과 게이트 사이에 커플링된 다이오드를 가짐)의 캐스코드 트랜지스터의 게이트-투-드레인 전압을 도시하고, 파형(430)은 디바이스(360)(즉, 캐스케이드 트랜지스터의 드레인과 게이트 사이에 커플링된 복수의 다이오드들을 가짐)의 캐스코드 트랜지스터의 게이트-투-드레인 전압을 도시하고, 파형(440)은 디바이스(370)(즉, 캐스케이드 트랜지스터의 드레인과 게이트 사이에 커플링된 다이오드를 가짐)의 캐스코드 트랜지스터의 게이트-투-드레인 전압을 도시하고, 파형(450)은 디바이스(380)(즉, 캐스케이드 트랜지스터의 드레인과 접지 전압 사이에 커플링된 다이오드를 가짐)의 캐스코드 트랜지스터의 게이트-투-드레인 전압을 도시하고, 파형(460)은 디바이스(390)(즉, 캐스케이드 트랜지스터의 드레인과 공급 전압 사이에 커플링된 다이오드를 가짐)의 캐스코드 트랜지스터의 게이트-투-드레인 전압을 도시한다.
[0036] 플롯(400)에 예시된 바와 같이, 이러한 예에서, 어떠한 캐스코드 보호도 없는 캐스코드 트랜지스터의 게이트-투-드레인 전압은 12.5 볼트 초과의 전압 스파이크를 갖고, 디바이스(380)의 캐스코드 트랜지스터의 게이트-투-드레인 전압은 대략 11.0 볼트의 전압 스파이크를 갖고, 디바이스(370)의 캐스코드 트랜지스터의 게이트-투-드레인 전압은 대략 10.0 볼트의 전압 스파이크를 갖고, 디바이스(390)의 캐스코드 트랜지스터의 게이트-투-드레인 전압 및 디바이스(360)의 캐스코드 트랜지스터의 게이트-투-드레인 전압은 각각 대략 8.0 볼트의 전압 스파이크를 갖고, 디바이스(350)의 캐스코드 트랜지스터의 게이트-투-드레인 전압은 대략 5.5 볼트의 전압 스파이크를 갖는다. 디바이스(350)가 최적의 ESD 보호를 제공하지만, 디바이스(350)의 출력에서의 전압 스윙에 따라, 다이오드(D1)가 순방향 바이어싱될 수 있고, 잡음 및 선형성 성능들에 충격을 줄 수 있다는 것을 주목한다.
[0037] 도 7a는 본 발명의 예시적인 실시예에 따른, 캐스코드 디바이스의 ESD 보호를 위해 구성된 디바이스(600)를 예시한다. 디바이스(600)는 부하(617), 캐스코드 트랜지스터(M1) 및 회로 소자(352)를 포함한다. 이러한 예시적인 실시예에서, 회로 소자(352)는 메인 트랜지스터(M2)를 포함하고, 캐스코드 트랜지스터(M1)의 소스는 메인 트랜지스터(M2)의 드레인에 커플링된다. 또한, 메인 트랜지스터(M2)의 소스는 기준 전압(예를 들어, 접지 전압(GRND))에 커플링되고, 메인 트랜지스터(M2)의 게이트는 입력 패드(205)를 통해 전압(예를 들어, 입력 전압)을 수신하도록 구성된다. 트랜지스터(M2)의 소스는 접지 전압에 직접적으로 커플링될 필요가 없고, 오히려, 회로 소자(예를 들어, 저항기 및/또는 인덕터)가 트랜지스터(M2)의 소스와 접지 전압 사이에 존재할 수 있다는 것을 주목한다. 캐스코드 트랜지스터(M1)의 드레인은 노드(N2)에 커플링되고, 노드(N2)는 내부 노드를 포함한다. 또한, 캐스코드 트랜지스터(M1)의 게이트는 전압(예를 들어, 바이어스 전압)을 수신하도록 구성된다. 디바이스(600)는 또한, 캐스코드 트랜지스터(M1)의 드레인과 캐스코드 트랜지스터(M1)의 게이트 사이에 커플링된 다이오드(D1)를 포함한다. 이러한 예시적인 실시예에서, 다이오드(D1)의 캐소드는 캐스코드 트랜지스터(M1)의 게이트에 커플링되고, 다이오드(D1)의 애노드는 캐스코드 트랜지스터(M1)의 드레인에 커플링된다.
[0038] 본 발명의 예시적인 실시예에 따르면, 디바이스(600)는 노드(N2)와 출력 패드(614) 사이에 커플링된 적어도 하나의 회로 소자(612)를 포함할 수 있다. 단지 예시적인 것으로, 회로 소자(612)는 인덕터, 커패시터, 믹서(mixer), 매칭 네트워크, 또는 이들의 임의의 결합을 포함할 수 있다. 따라서, 디바이스(600)의 캐스코드 트랜지스터(M1)의 드레인은 출력 패드(614)에 직접적으로 커플링되지 않을 수 있다.
[0039] 도 7b는 본 발명의 예시적인 실시예에 따른, 캐소드 디바이스의 ESD 보호를 위해 구성된 디바이스(610)를 예시한다. 디바이스(610)는 부하(617), 캐스코드 트랜지스터(M1) 및 회로 소자(352)를 포함한다. 이러한 예시적인 실시예에서, 회로 소자(352)는 메인 트랜지스터(M2)를 포함하고, 캐스코드 트랜지스터(M1)의 소스는 메인 트랜지스터(M2)의 드레인에 커플링된다. 또한, 메인 트랜지스터(M2)의 소스는 기준 전압(예를 들어, 접지 전압(GRND))에 커플링되고, 메인 트랜지스터(M2)의 게이트는 입력 패드(205)를 통해 전압(예를 들어, 입력 전압)을 수신하도록 구성된다. 캐스코드 트랜지스터(M1)의 드레인은 노드(N2)에 커플링되고, 노드(N2)는 내부 노드를 포함한다. 또한, 캐스코드 트랜지스터(M1)의 게이트는 전압(예를 들어, 바이어스 전압)을 수신하도록 구성된다. 디바이스(610)는 또한, 캐스코드 트랜지스터(M1)의 드레인과 캐스코드 트랜지스터(M1)의 게이트 사이에 커플링된 다이오드(D1) 및 제 2 다이오드(D2)를 포함한다. 이러한 예시적인 실시예에서, 다이오드(D1)의 캐소드는 캐스코드 트랜지스터(M1)의 게이트에 커플링되고, 다이오드(D1)의 애노드는 다이오드(D2)의 캐소드에 커플링된다. 또한, 다이오드(D2)의 애노드는 캐스코드 트랜지스터(M1)의 드레인에 커플링된다. 디바이스(610)는 노드(N2)와 출력 패드(614) 사이에 커플링된 적어도 하나의 회로 소자(612)를 더 포함한다. 따라서, 디바이스(610)의 캐스코드 트랜지스터(M1)의 드레인은 출력 패드(614)에 직접적으로 커플링되지 않을 수 있다.
[0040] 도 7c는 본 발명의 예시적인 실시예에 따른, 캐스코드 디바이스의 ESD 보호를 위해 구성된 디바이스(620)를 예시한다. 디바이스(620)는 부하(617), 캐스코드 트랜지스터(M1) 및 회로 소자(352)를 포함한다. 이러한 예시적인 실시예에서, 회로 소자(352)는 메인 트랜지스터(M2)를 포함하고, 캐스코드 트랜지스터(M1)의 소스는 메인 트랜지스터(M2)의 드레인에 커플링된다. 또한, 메인 트랜지스터(M2)의 소스는 기준 전압(예를 들어, 접지 전압(GRND))에 커플링되고, 메인 트랜지스터(M2)의 게이트는 입력 패드(205)를 통해 전압(예를 들어, 입력 전압)을 수신하도록 구성된다. 캐스코드 트랜지스터(M1)의 드레인은 노드(N2)에 커플링되고, 노드(N2)는 내부 노드를 포함한다. 또한, 캐스코드 트랜지스터(M1)의 게이트는 전압(예를 들어, 바이어스 전압)을 수신하도록 구성된다. 디바이스(620)는 또한, 캐스코드 트랜지스터(M1)의 드레인과 캐스코드 트랜지스터(M1)의 게이트 사이에 커플링된 다이오드(D3)를 포함한다. 이러한 예시적인 실시예에서, 다이오드(D3)의 애노드는 캐스코드 트랜지스터(M1)의 게이트에 커플링되고, 다이오드(D3)의 캐소드는 캐스코드 트랜지스터(M1)의 드레인에 커플링된다. 더욱이, 디바이스(620)는 노드(N2)와 출력 패드(614) 사이에 커플링된 적어도 하나의 회로 소자(612)를 포함한다. 따라서, 디바이스(620)의 캐스코드 트랜지스터(M1)의 드레인은 출력 패드(614)에 직접적으로 커플링되지 않을 수 있다.
[0041] 도 7d는 본 발명의 예시적인 실시예에 따른, 캐스코드 디바이스의 ESD 보호를 위해 구성된 디바이스(630)를 예시한다. 디바이스(630)는 부하(617), 캐스코드 트랜지스터(M1) 및 회로 소자(352)를 포함한다. 이러한 예시적인 실시예에서, 회로 소자(352)는 메인 트랜지스터(M2)를 포함하고, 캐스코드 트랜지스터(M1)의 소스는 메인 트랜지스터(M2)의 드레인에 커플링된다. 또한, 메인 트랜지스터(M2)의 소스는 기준 전압(예를 들어, 접지 전압(GRND))에 커플링되고, 메인 트랜지스터(M2)의 게이트는 입력 패드(205)를 통해 전압(예를 들어, 입력 전압)을 수신하도록 구성된다. 캐스코드 트랜지스터(M1)의 드레인은 노드(N2)에 커플링되고, 노드(N2)는 내부 노드를 포함한다. 또한, 캐스코드 트랜지스터(M1)의 게이트는 전압(예를 들어, 바이어스 전압)을 수신하도록 구성된다. 디바이스(630)는 또한, 캐스코드 트랜지스터(M1)의 드레인과 기준 전압 사이에 커플링된 다이오드(D4)를 포함하며, 기준 전압은 접지 전압(GRND)을 포함할 수 있다. 이러한 예시적인 실시예에서, 다이오드(D4)의 애노드는 접지 전압(GRND)에 커플링되고, 다이오드(D4)의 캐소드는 캐스코드 트랜지스터(M1)의 드레인에 커플링된다. 더욱이, 디바이스(630)는 노드(N2)와 출력 패드(614) 사이에 커플링된 적어도 하나의 회로 소자(612)를 포함한다. 따라서, 디바이스(630)의 캐스코드 트랜지스터(M1)의 드레인은 출력 패드(614)에 직접적으로 커플링되지 않을 수 있다.
[0042] 도 7e는 본 발명의 예시적인 실시예에 따른, 캐스코드 디바이스의 ESD 보호를 위해 구성된 디바이스(640)를 예시한다. 디바이스(640)는 부하(617), 캐스코드 트랜지스터(M1) 및 회로 소자(352)를 포함한다. 이러한 예시적인 실시예에서, 회로 소자(352)는 메인 트랜지스터(M2)를 포함하고, 캐스코드 트랜지스터(M1)의 소스는 메인 트랜지스터(M2)의 드레인에 커플링된다. 또한, 메인 트랜지스터(M2)의 소스는 기준 전압(예를 들어, 접지 전압(GRND))에 커플링되고, 메인 트랜지스터(M2)의 게이트는 입력 패드(205)를 통해 전압(예를 들어, 입력 전압)을 수신하도록 구성된다. 캐스코드 트랜지스터(M1)의 드레인은 노드(N1)에 커플링되고, 노드(N1)는 내부 노드를 포함한다. 또한, 캐스코드 트랜지스터(M1)의 게이트는 전압(예를 들어, 바이어스 전압)을 수신하도록 구성된다. 디바이스(640)는 또한, 캐스코드 트랜지스터(M1)의 드레인과 공급 전압(VDD) 사이에 커플링된 다이오드(D5)를 포함한다. 이러한 예시적인 실시예에서, 다이오드(D5)의 캐소드는 공급 전압에 커플링되고, 다이오드(D5)의 애노드는 캐스코드 트랜지스터(M1)의 드레인에 커플링된다. 부가적으로, 디바이스(640)는 노드(N2)와 출력 패드(614) 사이에 커플링된 적어도 하나의 회로 소자(412)를 포함한다. 따라서, 디바이스(640)의 캐스코드 트랜지스터(M1)의 드레인은 출력 패드(614)에 직접적으로 커플링되지 않을 수 있다. 도 2와 관련하여 앞서 개시된 바와 같이, 디바이스들(600, 610, 620, 630, 및 640) 각각은 출력에서 하나 또는 둘 이상의 바이패스 커플링 커패시터들 및 LC 부하를 포함할 수 있다는 것을 주목한다.
[0043] 도 8은 하나 또는 둘 이상의 예시적인 실시예들에 따른 방법(700)을 예시하는 흐름도이다. 방법(700)은 입력 패드를 통해 저잡음 증폭기(LNA)에서 신호를 수신하는 단계(숫자 702로 도시됨)를 포함할 수 있다. 방법(700)은 또한, 캐스코드 트랜지스터의 드레인에 커플링된 적어도 하나의 다이오드를 이용하여 LNA의 내부 노드에서 입력 패드에 의해 야기된 전압 전위를 제한하는 단계(숫자 704로 도시됨)를 포함할 수 있다.
[0044] 도 9는 하나 또는 둘 이상의 예시적인 실시예들에 따른 방법(750)을 예시하는 흐름도이다. 방법(750)은 입력 패드를 통해 저잡음 증폭기(LNA)의 입력에서 신호를 수신하는 단계(숫자 752로 도시됨)를 포함할 수 있다. 방법(750)은 또한, LNA의 출력으로부터 적어도 하나의 회로 소자를 통해 출력 패드로 신호를 전달하는 단계(숫자 754로 도시됨)를 포함할 수 있다. 또한, 방법(750)은 캐스코드 트랜지스터의 드레인 및 출력에 커플링된 적어도 하나의 다이오드를 이용하여 캐스코드 트랜지스터의 드레인에서 전압 전위를 제한하는 단계(숫자 756으로 도시됨)를 포함할 수 있다.
[0045] 당업자들은, 정보 및 신호들이 여러 가지 상이한 기술들 및 기법들 중 임의의 것을 이용하여 표현될 수 있다는 것을 이해할 것이다. 예를 들어, 앞서의 설명 전체에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학 필드들 또는 광학 입자들, 또는 이들의 임의의 결합에 의해 표현될 수 있다.
[0046] 당업자들은, 본 명세서에서 개시된 예시적인 실시예들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들이, 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 결합들로서 구현될 수 있다는 것을 추가로 인식할 것이다. 하드웨어 및 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 일반적으로 그들의 기능성의 관점들에서 앞서 설명되었다. 그러한 기능성이 하드웨어로 구현되는지 소프트웨어로 구현되는지는 특정 애플리케이션 및 전체 시스템에 부과된 설계 제약들에 따른다. 당업자들은 설명된 기능성을 각각의 특정 애플리케이션에 대해 변화하는 방식들로 구현할 수 있지만, 이러한 구현 결정들은 본 발명의 예시적인 실시예들의 범주로부터 벗어나는 것을 야기하는 것으로 해석되지 않아야 한다.
[0047] 본 명세서에서 개시된 예시적인 실시예들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 범용 프로세서, DSP(Digital Signal Processor), ASIC(Application Specific Integrated Circuit), FPGA(Field Programmable Gate Array) 또는 다른 프로그래밍가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에 설명된 기능들을 수행하도록 설계된 이들의 임의의 결합으로 구현되거나 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 프로세서는 또한, 컴퓨팅 디바이스들의 결합, 예를 들어 DSP와 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 둘 이상의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로서 구현될 수 있다.
[0048] 하나 또는 둘 이상의 예시적인 실시예들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 결합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 기능들은 하나 또는 둘 이상의 명령들 또는 코드로서 컴퓨터-판독가능 매체 상에 저장 또는 전송될 수 있다. 컴퓨터-판독가능 매체들은, 하나의 위치로부터 다른 위치로의 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함하는 컴퓨터 저장 매체들 및 통신 매체들 양쪽 모두를 포함한다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수 있다. 제한이 아닌 예로서, 이러한 컴퓨터-판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장소, 자기 디스크 저장소 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태의 원하는 프로그램 코드를 전달 또는 저장하기 위해 이용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 연결은 적절하게 지칭된 컴퓨터-판독가능 매체이다. 예를 들어, 소프트웨어가, 동축 케이블, 광섬유 케이블, 트위스트 페어, DSL(digital subscriber line), 또는 무선 기술들, 이를테면, 적외선, 무선, 및 마이크로파를 이용하여, 웹사이트, 서버, 또는 다른 원격 소스로부터 전송되는 경우, 동축 케이블, 광섬유 케이블, 트위스트 페어, DSL, 또는 무선 기술들, 이를테면, 적외선, 무선, 및 마이크로파는 매체의 정의에 포함된다. 본 명세서에서 사용된 바와 같은 디스크(disk) 및 디스크(disc)는 CD(compact disc), 레이저 디스크(laser disc), 광 디스크(optical disc), DVD(digital versatile disc), 플로피 디스크(floppy disk) 및 블루레이 디스크(blu-ray disc)를 포함하며, 여기서 디스크(disk)들은 일반적으로 데이터를 자기적으로 재생하는 한편, 디스크(disc)들은 레이저들을 이용하여 데이터를 광학적으로 재생한다. 앞서의 것들의 결합들이 또한 컴퓨터-판독가능 매체들의 범주 내에 포함되어야 한다.
[0049] 개시된 예시적인 실시예들의 이전의 설명은, 어떤 당업자라도 본 발명을 이루거나 이용하는 것을 가능하게 하기 위해 제공된다. 이러한 예시적인 실시예들에 대한 다양한 수정들은 당업자들에게 용이하게 명백해질 것이며, 본 명세서에서 정의된 일반적인 원리들은 본 발명의 사상 또는 범주로부터 벗어남이 없이 다른 실시예들에 적용될 수 있다. 따라서, 본 발명은, 본 명세서에 도시된 예시적인 실시예들로 제한되는 것이 아니라, 본 명세서에서 개시된 원리들 및 신규한 특징들과 일치하는 가장 넓은 범주에 부합하도록 의도된다.

Claims (25)

  1. 증폭기로서,
    바이어스 전압을 수신하도록 구성된 트랜지스터;
    상기 트랜지스터에 커플링되고, 입력 패드를 통해 입력 전압을 수신하도록 구성된 적어도 하나의 회로 소자; 및
    제 1 트랜지스터의 드레인에 커플링되고, 상기 입력 패드에 의해 야기된 상기 증폭기의 내부 노드에서의 전압 전위를 제한하도록 구성된 적어도 하나의 다이오드
    를 포함하는,
    증폭기.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 다이오드는, 상기 트랜지스터의 게이트와 드레인 사이, 상기 트랜지스터의 드레인과 공급 전압 사이, 및 상기 트랜지스터의 드레인과 기준 전압 사이 중 하나에 커플링되는,
    증폭기.
  3. 제 1 항에 있어서,
    상기 적어도 하나의 다이오드는, 상기 트랜지스터의 게이트에 커플링된 캐소드 및 상기 트랜지스터의 드레인 및 출력에 커플링된 애노드를 갖는,
    증폭기.
  4. 제 1 항에 있어서,
    상기 적어도 하나의 다이오드는, 상기 트랜지스터의 게이트에 커플링된 캐소드를 갖는 제 1 다이오드, 및 상기 제 1 다이오드의 애노드에 커플링된 캐소드 및 상기 트랜지스터의 드레인에 커플링된 애노드를 갖는 제 2 다이오드를 포함하는,
    증폭기.
  5. 제 1 항에 있어서,
    상기 적어도 하나의 다이오드는 상기 트랜지스터의 게이트에 커플링된 애노드 및 상기 트랜지스터의 드레인에 커플링된 캐소드를 갖는,
    증폭기.
  6. 디바이스로서,
    제 1 트랜지스터;
    상기 제 1 트랜지스터와 기준 전압 사이에 커플링된 제 2 트랜지스터;
    상기 제 1 트랜지스터의 드레인에 커플링되고, 출력 패드에 대한 커플링을 위해 구성된 적어도 하나의 회로 소자; 및
    상기 제 1 트랜지스터의 드레인에 커플링되고, 상기 제 1 트랜지스터에 커플링된 내부 노드를 위해 정전기 방전(electrostatic discharge)(ESD) 보호를 제공하도록 구성된 적어도 하나의 다이오드
    를 포함하는,
    디바이스.
  7. 제 6 항에 있어서,
    상기 적어도 하나의 다이오드는, 상기 제 1 트랜지스터의 게이트와 드레인 사이, 상기 제 1 트랜지스터의 드레인과 공급 전압 사이, 및 상기 제 1 트랜지스터의 드레인과 상기 기준 전압 사이 중 하나에 커플링되는,
    디바이스.
  8. 제 6 항에 있어서,
    상기 적어도 하나의 다이오드는, 상기 제 1 트랜지스터의 게이트에 커플링된 캐소드 및 상기 제 1 트랜지스터의 드레인 및 상기 적어도 하나의 회로 소자에 커플링된 애노드를 갖는,
    디바이스.
  9. 제 6 항에 있어서,
    상기 적어도 하나의 다이오드는, 상기 제 1 트랜지스터의 게이트에 커플링된 캐소드를 갖는 제 1 다이오드, 및 상기 제 1 다이오드의 애노드에 커플링된 캐소드 및 상기 제 1 트랜지스터의 드레인에 커플링된 애노드를 갖는 제 2 다이오드를 포함하는,
    디바이스.
  10. 제 6 항에 있어서,
    상기 적어도 하나의 다이오드는 상기 제 1 트랜지스터의 게이트에 커플링된 애노드 및 상기 제 1 트랜지스터의 드레인에 커플링된 캐소드를 갖는,
    디바이스.
  11. 제 6 항에 있어서,
    상기 적어도 하나의 다이오드는 상기 기준 전압에 커플링된 애노드 및 상기 적어도 하나의 회로 소자에 커플링된 캐소드를 갖는,
    디바이스.
  12. 제 6 항에 있어서,
    상기 적어도 하나의 다이오드는 상기 제 1 트랜지스터의 드레인 및 상기 적어도 하나의 회로 소자에 커플링된 애노드 및 공급 전압에 커플링된 캐소드를 갖는,
    디바이스.
  13. 방법으로서,
    입력 패드를 통해 저잡음 증폭기(LNA)에서 신호를 수신하는 단계; 및
    캐스코드 트랜지스터의 드레인에 커플링된 적어도 하나의 다이오드를 이용하여 정전기 방전(ESD) 이벤트 동안, 상기 LNA의 내부 노드에서 상기 입력 패드에 의해 야기된 전압 전위를 제한하는 단계
    를 포함하는,
    방법.
  14. 제 13 항에 있어서,
    상기 제한하는 단계는, 상기 캐스코드 트랜지스터의 게이트와 드레인 사이, 상기 캐스코드 트랜지스터의 드레인과 공급 전압 사이, 및 상기 캐스코드 트랜지스터의 드레인과 기준 전압 사이 중 하나에 커플링된 적어도 하나의 다이오드를 이용하여 상기 전압 전위를 제한하는 단계를 포함하는,
    방법.
  15. 제 13 항에 있어서,
    상기 제한하는 단계는, 상기 캐스코드 트랜지스터의 드레인에 커플링된 애노드 및 상기 캐스코드 트랜지스터의 게이트에 커플링된 캐소드를 갖는 다이오드를 이용하여 상기 전압 전위를 제한하는 단계를 포함하는,
    방법.
  16. 제 13 항에 있어서,
    상기 제한하는 단계는, 상기 캐스코드 트랜지스터의 게이트에 커플링된 캐소드를 갖는 제 1 다이오드, 및 상기 제 1 다이오드의 애노드에 커플링된 캐소드 및 상기 캐스코드 트랜지스터의 드레인에 커플링된 애노드를 갖는 제 2 다이오드를 이용하여 상기 전압 전위를 제한하는 단계를 포함하는,
    방법.
  17. 제 13 항에 있어서,
    상기 제한하는 단계는, 상기 캐스코드 트랜지스터의 드레인에 커플링된 캐소드 및 상기 캐스코드 트랜지스터의 게이트에 커플링된 캐소드를 갖는 다이오드를 이용하여 상기 전압 전위를 제한하는 단계, 및 상기 캐스코드 트랜지스터의 드레인에 커플링된 캐소드 및 접지 전압에 커플링된 애노드를 갖는 다이오드를 이용하여 상기 전압 전위를 제한하는 단계 중 하나를 포함하는,
    방법.
  18. 제 13 항에 있어서,
    상기 제한하는 단계는, 상기 캐스코드 트랜지스터의 드레인에 커플링된 애노드 및 공급 전압에 커플링된 캐소드를 갖는 다이오드를 이용하여 상기 전압 전위를 제한하는 단계를 포함하는,
    방법.
  19. 방법으로서,
    입력 패드를 통해 저잡음 증폭기(LNA)의 입력에서 신호를 수신하는 단계;
    상기 LNA의 출력으로부터 적어도 하나의 회로 소자를 통해 출력 패드에 상기 신호를 전달하는 단계; 및
    캐스코드 트랜지스터의 드레인에 커플링된 적어도 하나의 다이오드를 이용하여 상기 캐스코드 트랜지스터의 드레인에서 전압 전위를 제한하는 단계
    를 포함하는,
    방법.
  20. 제 19 항에 있어서,
    상기 제한하는 단계는, 상기 캐스코드 트랜지스터의 게이트와 드레인 사이, 상기 캐스코드 트랜지스터의 드레인과 공급 전압 사이, 및 상기 캐스코드 트랜지스터의 드레인과 기준 전압 사이 중 하나에 커플링된 상기 적어도 하나의 다이오드를 이용하여 상기 전압 전위를 제한하는 단계를 포함하는,
    방법.
  21. 제 20 항에 있어서,
    상기 적어도 하나의 다이오드를 이용하여 상기 전압 전위를 제한하는 단계는, 상기 캐스코드 트랜지스터의 게이트와 드레인 사이에 커플링된 복수의 다이오드들을 이용하여 상기 전압 전위를 제한하는 단계를 포함하는,
    방법.
  22. 제 19 항에 있어서,
    상기 제한하는 단계는, 상기 캐스코드 트랜지스터의 드레인에 커플링된 애노드, 및 상기 캐스코드 트랜지스터의 게이트 및 공급 전압 중 하나에 커플링된 캐소드를 갖는 상기 적어도 하나의 다이오드를 이용하여 상기 전압 전위를 제한하는 단계를 포함하는,
    방법.
  23. 제 19 항에 있어서,
    상기 전달하는 단계는, 상기 출력으로부터 인덕터, 커패시터, 매칭 네트워크, 및 믹서 중 적어도 하나를 통해 출력 패드에 상기 신호를 전달하는 단계를 포함하는,
    방법.
  24. 디바이스로서,
    입력 패드를 통해 저잡음 증폭기(LNA)에서 신호를 수신하기 위한 수단; 및
    캐스코드 트랜지스터의 드레인에 커플링된 적어도 하나의 다이오드를 이용하여 상기 LNA의 내부 노드에서 상기 입력 패드에 의해 야기된 전압 전위를 제한하기 위한 수단
    을 포함하는,
    디바이스.
  25. 디바이스로서,
    입력 패드를 통해 저잡음 증폭기(LNA)의 입력에서 신호를 수신하기 위한 수단;
    상기 LNA의 출력으로부터 적어도 하나의 회로 소자를 통해 출력 패드에 상기 신호를 전달하기 위한 수단; 및
    상기 출력 및 캐스코드 트랜지스터의 드레인에 커플링된 적어도 하나의 다이오드를 이용하여 상기 캐스코드 트랜지스터의 드레인에서 전압 전위를 제한하기 위한 수단
    을 포함하는,
    디바이스.
KR1020157018760A 2012-12-19 2013-12-19 증폭기 캐스코드 디바이스들의 정전기 방전 보호 KR20150097622A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/720,836 2012-12-19
US13/720,836 US9106072B2 (en) 2012-12-19 2012-12-19 Electrostatic discharge protection of amplifier cascode devices
PCT/US2013/076715 WO2014100491A1 (en) 2012-12-19 2013-12-19 Electrostatic discharge protection of amplifier cascode devices

Publications (1)

Publication Number Publication Date
KR20150097622A true KR20150097622A (ko) 2015-08-26

Family

ID=49943569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157018760A KR20150097622A (ko) 2012-12-19 2013-12-19 증폭기 캐스코드 디바이스들의 정전기 방전 보호

Country Status (6)

Country Link
US (1) US9106072B2 (ko)
EP (1) EP2936678A1 (ko)
JP (1) JP6584955B2 (ko)
KR (1) KR20150097622A (ko)
CN (1) CN104885359A (ko)
WO (1) WO2014100491A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102044715B1 (ko) * 2017-02-28 2019-11-14 가부시키가이샤 무라타 세이사쿠쇼 반도체 장치
KR102066008B1 (ko) * 2018-07-16 2020-01-14 주식회사 다이얼로그 세미컨덕터 코리아 최대 정격 성능이 개선된 lna
US10862444B2 (en) 2018-07-10 2020-12-08 Samsung Electro-Mechanics Co., Ltd. Amplification device of cascode structure

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
EP1774620B1 (en) 2004-06-23 2014-10-01 Peregrine Semiconductor Corporation Integrated rf front end
US9093966B1 (en) * 2013-09-17 2015-07-28 M/A-Com Technology Solutions Holdings, Inc. ESD protection circuit for cascode amplifiers
US9722552B2 (en) * 2014-07-10 2017-08-01 Qorvo Us, Inc. Linear FET feedback amplifier
CN109075751B (zh) * 2016-03-30 2022-06-07 株式会社村田制作所 高频信号放大电路、功率放大模块、前端电路及通信装置
EP3367562A1 (en) * 2017-02-22 2018-08-29 Comet AG High power amplifier circuit with protective feedback circuit
US10404313B1 (en) * 2018-02-21 2019-09-03 Analog Devices, Inc. Low noise amplifiers with output limiting
CN115699566A (zh) * 2020-04-13 2023-02-03 天工方案公司 具有输入功率保护的放大器
CN111711422A (zh) * 2020-04-13 2020-09-25 广州慧智微电子有限公司 一种功率放大器的电路
US11289472B2 (en) * 2020-07-30 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with electrostatic discharge protection

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4250463A (en) * 1978-08-14 1981-02-10 Telex Computer Products, Inc. Overload protection to prevent saturation of video amplifiers
JPS59100579A (ja) * 1982-12-01 1984-06-09 Matsushita Electronics Corp 半導体装置
US4586004A (en) * 1983-06-27 1986-04-29 Saber Technology Corp. Logic and amplifier cells
US5382916A (en) * 1991-10-30 1995-01-17 Harris Corporation Differential voltage follower
JPH07170654A (ja) * 1993-12-14 1995-07-04 Fuji Electric Co Ltd 半導体装置の過電圧制限回路
JPH09283770A (ja) * 1996-04-09 1997-10-31 Sony Corp 保護ダイオード付きデュアルゲート電界効果トランジスタ及びそのパターン構造
US6999290B1 (en) * 1999-04-28 2006-02-14 Hitachi, Ltd. Integrated circuit with protection against electrostatic damage
JP3926975B2 (ja) * 1999-09-22 2007-06-06 株式会社東芝 スタック型ｍｏｓトランジスタ保護回路
US6529059B1 (en) * 2000-07-26 2003-03-04 Agere Systems Inc. Output stage ESD protection for an integrated circuit
US6498533B1 (en) * 2000-09-28 2002-12-24 Koninklijke Philips Electronics N.V. Bootstrapped dual-gate class E amplifier circuit
US6496074B1 (en) * 2000-09-28 2002-12-17 Koninklijke Philips Electronics N.V. Cascode bootstrapped analog power amplifier circuit
US6459340B1 (en) * 2001-05-31 2002-10-01 Triquint Semiconductor, Inc. Power amplifier mismatch protection with clamping diodes in RF feedback circuit
US6515547B2 (en) * 2001-06-26 2003-02-04 Koninklijke Philips Electronics N.V. Self-biased cascode RF power amplifier in sub-micron technical field
GB2408644B (en) * 2003-11-26 2007-04-25 Wolfson Ltd Amplifier
US7027276B2 (en) 2004-04-21 2006-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage ESD protection circuit with low voltage transistors
US7649722B2 (en) 2005-09-14 2010-01-19 Interuniversitair Microelektronica Centrum (Imec) Electrostatic discharge protected circuits
US7773355B2 (en) 2005-09-19 2010-08-10 The Regents Of The University Of California ESD protection circuits for RF input pins
US7388436B2 (en) * 2005-11-02 2008-06-17 Marvell World Trade Ltd High-bandwidth high-gain amplifier
KR20080110680A (ko) * 2006-04-14 2008-12-18 엔엑스피 비 브이 전자 디바이스와, 이 전자 디바이스를 포함하는 기지국 및 이동 전화기
DE102006019888B4 (de) 2006-04-28 2012-10-04 Infineon Technologies Ag Verstärker mit ESD-Schutz
JP4743006B2 (ja) * 2006-06-15 2011-08-10 パナソニック株式会社 半導体集積回路
KR100801872B1 (ko) 2006-10-30 2008-02-11 지씨티 세미컨덕터 인코포레이티드 선형성이 개선된 저잡음 증폭기
US8262900B2 (en) * 2006-12-14 2012-09-11 Life Technologies Corporation Methods and apparatus for measuring analytes using large scale FET arrays
US7541875B2 (en) 2007-05-11 2009-06-02 Intel Corporation High-linearity low noise amplifier and method
JP5170885B2 (ja) * 2008-03-31 2013-03-27 古河電気工業株式会社 電界効果トランジスタ及びその製造方法
EP2293331A1 (en) * 2009-08-27 2011-03-09 Imec Method for designing integrated electronic circuits having ESD protection and circuits obtained thereof
JP2011139383A (ja) * 2009-12-29 2011-07-14 Seiko Epson Corp 集積回路装置及び電子機器
US8427796B2 (en) 2010-01-19 2013-04-23 Qualcomm, Incorporated High voltage, high frequency ESD protection circuit for RF ICs
US8427240B2 (en) 2010-08-06 2013-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Low-noise amplifier with gain enhancement
US8354889B2 (en) * 2011-02-07 2013-01-15 Ubidyne, Inc. Power amplifier with dynamically added supply voltages

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102044715B1 (ko) * 2017-02-28 2019-11-14 가부시키가이샤 무라타 세이사쿠쇼 반도체 장치
US10862444B2 (en) 2018-07-10 2020-12-08 Samsung Electro-Mechanics Co., Ltd. Amplification device of cascode structure
KR102066008B1 (ko) * 2018-07-16 2020-01-14 주식회사 다이얼로그 세미컨덕터 코리아 최대 정격 성능이 개선된 lna

Also Published As

Publication number Publication date
WO2014100491A1 (en) 2014-06-26
US9106072B2 (en) 2015-08-11
JP6584955B2 (ja) 2019-10-02
JP2016501501A (ja) 2016-01-18
US20140167862A1 (en) 2014-06-19
EP2936678A1 (en) 2015-10-28
CN104885359A (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
US9106072B2 (en) Electrostatic discharge protection of amplifier cascode devices
JP2016501501A5 (ko)
JP5290426B2 (ja) 改善されたｅｓｄ保護回路を有する増幅器
US7853234B2 (en) RFIC with high power PA
US7248844B2 (en) Radio frequency integrated circuit electo-static discharge circuit
EP2815503B1 (en) Amplifier with reduced source degeneration inductance
US9608437B2 (en) Electro-static discharge protection for integrated circuits
US8482888B2 (en) ESD block with shared noise optimization and CDM ESD protection for RF circuits
US9509256B2 (en) Linearized gate capacitance in power amplifiers
US8643427B2 (en) Switching device
CN107258054B (zh) 用于放大器的装置和方法
US20150341075A1 (en) Amplifier utilizing a configurable interface to a front end module
CN102403962A (zh) Rf功率放大器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right