JP3988914B2 - 静電破壊保護回路を有する半導体集積回路 - Google Patents
静電破壊保護回路を有する半導体集積回路 Download PDFInfo
- Publication number
- JP3988914B2 JP3988914B2 JP2000616073A JP2000616073A JP3988914B2 JP 3988914 B2 JP3988914 B2 JP 3988914B2 JP 2000616073 A JP2000616073 A JP 2000616073A JP 2000616073 A JP2000616073 A JP 2000616073A JP 3988914 B2 JP3988914 B2 JP 3988914B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor integrated
- diode
- integrated circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 230000015556 catabolic process Effects 0.000 title claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 16
- 230000003071 parasitic effect Effects 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 238000010586 diagram Methods 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 7
- 230000003068 static effect Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007786 electrostatic charging Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
技術分野
本発明は、主として中間周波数帯から高周波帯の信号を処理する半導体集積回路の静電破壊を防止する保護回路に関する。
背景技術
図７は、従来の無線通信移動体端末機器（以下、端末機器と称す。）に内蔵されている送受信用半導体集積回路の一例である。
半導体集積回路（以下、ＩＣ）はそれぞれ機能毎にディスクリートに作られている。そして、夫々四角で囲まれた部分が、ディスクリートＩＣである。７０は、それらディスクリートＩＣの静電破壊防止回路（以下、保護回路と称す。）である。
従来の構成では、数百ＭＨｚの中間周波数帯ＩＣである自動利得制御増幅器７３及び７６、復調器７４、変調器７５に保護回路７０が夫々設けられている。この保護回路７０は、数１０Ｖから数１００Ｖに及ぶ静電気帯電による回路破壊を防止する。一方、１ＧＨｚ近傍の高周波帯ＩＣである低雑音増幅器７１、受信ミキサ７２、送信ミキサ７７、送信前段増幅器７８、高出力増幅器７９には、保護回路が設けられていない。
特開平０７−２０２５８３に保護回路の一例が開示されている。これは、図８の通りである。８１が保護回路である。Ｖは集積回路への入力あるいは出力信号であり、信号線８４を経て内部回路８５へ入力あるいは、内部回路８５より出力される。保護回路８１は、ダイオード接続されたＮＭＯＳトランジスタ８２と８３からなる。トランジスタ８２のゲートとドレインは短絡され、信号線８４に接続されている。また、そのソースは電源Ｖｃｃに接続されている。トランジスタ８３のドレインは信号線８４に接続され、そのゲートとソースは短絡されるとともにグランドに接続されている。図８の右の上下の図は、夫々トランジスタ８２と８３の静特性と高周波信号の動作を示している。電圧Ｖｏｎ＋電源電圧Ｖｃｃより高い正の静電気Ｖ１が信号線８４に印加されると、トランジスタ８２にはダイオード順方向電流Ｉが流れて、内部回路８５は保護される。さらに、高い静電気電圧Ｖ２が印加されると、トランジスタ８３に、ブレークダウン電流が流れる。
−Ｖｏｎ以下の静電気電圧Ｖ３’が信号線８４に印加されると、トランジスタ８３にダイオード順方向電流Ｉ’が流れる。さらに、負の高い静電気電圧Ｖ４’が印加されると、トランジスタ８２に、ブレークダウン電流が流れる。
特開平０１−２３０２６６は、多段接続されたダイオードで構成する保護回路の一例が開示されている。図９及び図１０は、その回路図とダイオード構造の断面である。ダイオード９１と９２が保護回路である。信号線９３により、回路９４に信号が伝送される。電源線と信号線９３との間の保護回路は省略されている。ダイオードが２段のため、Ｖｏｎ電圧が大きい。図１０は２段接続で構成する保護回路の断面構造である。１０１は集積回路を形成するＰ型基板である。１０２は、Ｎ型エピタキシャル層である。Ｐ型拡散層１０３及び、Ｎ型拡散層１０４が、ＰＮ接合ダイオードを形成している。Ｐ型分離拡散層１０５は、チャネルストッパーである。１０６は、二酸化シリコン膜１０６である。カソード電極１０７は内部回路の信号線１０９へ、アノード電極１０８は集積回路外で接地される。
発明の開示
図７に示す、７１、７２、７３、７４、７５、７６、７７、７８にあたる送受信帯の変復調回路から高周波増幅までを統合した１チップＩＣが望まれている。ところが７１，７２，７７，７８の高周波回路においては、入出力回路に容量、インダクタを含む整合回路が用いられている。この整合回路のインピーダンス変換効果により、集積回路入出力部での信号電圧振幅が増幅される。更に各回路の出力端子は電源電圧直流電位を持つため、電源電位以上の信号を出力する。保護回路７０の電圧しきい値は例えば増幅器７３を保護する設定されている。従って、これらの高周波回路を例えば７３と同一チップにすると、保護回路に電流が流れるため、信号が歪んでしまう。なお、従来の保護回路は、これら高周波回路にとっては、寄生容量が大きく、利得が劣化してしまう。
この問題点を図８を用いて詳細に説明する。まず、線形性の劣化について回路出力の場合を説明する。
上記高周波回路は、出力を大振幅とするために、オープンコレクタでＩＣ外部と接続される。そのため、容量、インダクタを用いて整合をとる方式が適用されており、ＩＣ出力端子には電源電圧が印加される。
図８において、内部回路８５は、図５の低雑音増幅器５２、または受信ミキサ５３、送信ミキサ５６、または送信前段増幅器５７に相当する。信号線８４に電源電圧Ｖｃｃが印加され、さらにＶｃｃに高周波信号が重畳されると、トランジスタ８２には、図８の右のグラフ原点を中心に高周波電圧８６が印加される。Ｖｏｎを越えた信号部分は、トランジスタ８２に流れる非線形な高周波電流８７により、歪む。
受信回路においては、入力信号に含まれる妨害波のうち回路前段のフィルタで除去できない近傍帯域の妨害波がＶｏｎ以上の電圧振幅の場合、妨害波が歪みを発生して受信帯域内のＳ／Ｎ特性を劣化させる。送信回路においては、出力信号が大出力振幅となるので、同様にＳ／Ｎ劣化が起きる。
この問題は、図９の保護回路によって緩和される。しかし、１チップとなった際に、高周波回路と中間周波回路のそれぞれに一律に図９のような多段トランジスタ回路をを設けると、チップ面積が増加してしまう。また、チャネルストッパーのＰ型拡散層の挿入により、図１０の１００で示す部分が、サイリスタ構造となる。図１１はサイリスタの動作原理を示す。サイリスタは順方向電圧状態で、電圧が低いときは、電流がほとんど流れない。しかし、電圧が高くなると、ターンオンして大電流が流れる。図９の保護回路では、静電気の大電圧でターンオン状態になることがある。
上記課題を解決するために、ＩＣの中間周波数帯の回路に対しては、従来の図８に示すような電源及び設置に、夫々一段のダイオード接続されたトランジスタからなる保護回路を設け、ＩＣの高周波部に対しては、多段ののダイオード接続されたトランジスタからなる保護回路を設ける。更に、多段接続の保護回路は、サイリスタ動作を防止できる絶縁物で素子間を分離したものとする。
発明を実施するための最良の形態
以下、図面を用いて説明する。図面の符号は、以下の通りである。
１１…保護回路、
１２ｌ、１２ｎ、１３ｌ、１３ｍ…電気的に分離されダイオード接続されたバイポーラトランジスタ
１４…信号線、１５…内部回路
２１…本発明の保護回路構成の一例
２２ａ、２２ｂ、２２ｃ、２２ｄ…保護回路内の、電気的に分離され、ダイオード接続されたバイポーラトランジスタ
２３…増幅器のトランジスタ
２４…増幅器のトランジスタのコレクタ端子
２５…入力整合回路、２６…出力整合回路
４２ｌ、４２ｎ、４３ｌ、４３ｍ…電気的に分離され、ダイオード接続されたＭＯＳＦＥＴ
５０ａ…高周波部回路用保護回路
５０ｂ…中間周波数帯回路用保護回路
５１…高周波部と中間周波数帯を含むＩＣ回路
５２…低雑音増幅器、５３…受信ミキサ
５４…復調器、５５…変調器、５６…送信ミキサ
５７…送信前段増幅器、５８ａ、５８ｂ、５８ｃ…フィルタ
６０ａ、６０ｂ…保護回路、６１ａＳＯＩ基板
６１ｂ…二酸化シリコン層、６２…溝
６３…Ｎ型エピタキシャル層、６４…Ｐ型拡散層
６５…ｎ型拡散層、６６…二酸化シリコン層
６７ａ…コレクタ電極、６７ｂ…ベース電極
６７ｃ…エミッタ電極、６８…配線、７０…保護回路
７１…低雑音増幅器、７２…受信ミキサ
７３、７６…自動利得制御増幅器、７４…復調器
７５…変調器、７７…送信ミキサ
７８…送信前段増幅器、７９…高出力増幅器、
８１…保護回路
８２、８３…ダイオード接続されたＭＯＳＦＥＴ、８４…信号線８５…内部回路
、８６、８８…高周波電圧
８７、８９…高周波電流
９１、９２…保護回路、９３…信号線、９４…保護回路
１００…サイリスタ接続、１０１…Ｐ型基板
１０２…Ｎ型エピタキシャル層、１０３…Ｐ型拡散層
１０４…Ｎ型拡散層、１０５…Ｐ型分離拡散層
１０６…二酸化シリコン膜、１０７…カソード電極
１０８…アノード電極、１０９…信号線
図１〜６は、本発明の実施例である。
図５は、本発明の保護回路の一構成例である。５１が本発明を適用するＩＣである。ＩＣの電源電圧は３Ｖ前後である。保護回路６０ｂは、夫々一段のダイオード接続されたトランジスタを有する。保護回路６０ｂは、中間周波数帯の回路である復調器５４及び変調器５５の電源線及び接地線に設けられている。保護回路６０ａは、夫々多段のダイオード接続されたトランジスタを有する。保護回路６０ａは、高周波部回路である低雑音増幅器５２、受信ミキサ５３、送信ミキサ５６及び送信前段増幅器５７のそれぞれの入出力に設けられている。トランジスタは、上記で述べたようなサイリスタ動作を避けるために、個々に電気的に分離されている。保護回路６０ａと６０ｂは、接続段数が違うため、静電気に対する耐圧が異なり、また寄生容量も異なる。
図６は、本発明の一実施例のトランジスタ構造を示す。６１ａはシリコン上に二酸化シリコン層６１ｂ等の絶縁物を積層して作られるＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板である。上記基板をドライエッチングして形成された溝に二酸化シリコン６２がＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法で充填される。ＳＯＩ基板上にＮ型エピタキシャル層６３を形成したのち、Ｎ型拡散層６４、Ｐ型拡散層６５を形成してベース、エミッタ、コレクタをそれぞれ構成する。その上部に二酸化シリコン層６６を積層してコレクタ電極６７ａ、ベース電極６７ｂ、エミッタ電極６７ｃの各電極を設ける。このようにして、二酸化シリコン層６１ｂ、溝６２を障壁とし個々に電気的に分離したトランジスタを形成する。このトランジスタのベース電極６７ｂとエミッタ電極６７ｃを配線６８にて接続してダイオード構成とし、多段に直列接続して保護回路を構成する。以上、バイポーラトランジスタを例としたが、ＭＯＳＦＥＴを構成する場合でも同様の基板と溝の形成を行う。本トランジスタ構造は、ＩＣ回路全体にも適用される。
図１は、本発明を高周波部回路に適用した保護回路の一実施例である。１１が本発明の保護回路である。Ｖは集積回路への入力あるいは出力信号である。信号は、信号線１４を経て内部回路１５へ入力あるいは、内部回路１５より出力される。保護回路１１は、ダイオード接続されたバイポーラトランジスタ１２１〜１２ｎ、及び１３１〜１３ｎからなる。これらのバイポーラトランジスタは、図６の通り、互いに電気的に分離されている。バイポーラトランジスタ１２１のベースとエミッタは短絡され、コレクタは電源に接続される。同様にベースとエミッタを短絡したｎ個のバイポーラトランジスタ１２ｎのコレクタを上段のエミッタに順次直列接続し、ｎ個目のトランジスタのエミッタを信号線１４に接続する。また、バイポーラトランジスタ１３１のコレクタは信号線１４に接続され、ベースとエミッタは短絡される。同様にベースとエミッタを短絡したバイポーラトランジスタのコレクタを、上段のエミッタに順次直列接続し、最後にｍ個目のトランジスタのエミッタをグランドに接続する。これにより、Ｖｏｎが高くなり、−Ｖｏｎが低くなる。
図２は内部回路１５に増幅器を適用した例である。２０が、保護回路２１を含めたＩＣである。ＩＣ外の回路２５、及び２６は夫々入力、出力整合回路である。増幅器はカレントミラー型の増幅器である。Ｖｂは定電圧。高周波入力電圧Ｖｉｎは、トランジスタ２３で増幅され、Ｖｏｕｔに出力される。保護回路２１を構成するトランジスタ２２ａ〜２２ｄは、図６に示した構造からなる。トランジスタ２３のコレクタ２４には、出力整合回路２６のインダクタを経て電源電圧と同じ３Ｖが印加される。増幅器のダイナミックレンジを満足できる電圧は４Ｖである。そのため、保護回路のトランジスタを３段直列接続とした。本増幅器は負電源を用いないので、グランド側に接続されるトランジスタは一段とした。このトランジスタ２２ｄは、低い負の静電気が印加されたときに回路を保護する。図３は、図２の回路の入出力特性を示す。１段直列接続から３段直列接続とすると、１ｄＢ圧縮点は−１５ｄＢｍから−８ｄＢｍとなり、線形性は改善されている。さらに、各トランジスタのコレクターエミッタ間容量が直列接続となるため、保護回路の寄生容量は、電源及び接地に夫々一段のダイオード接続されたトランジスタからなる従来の保護回路と比べて減少し、増幅器の利得劣化は小さい。また、隣り合うトランジスタは絶縁物である二酸化シリコン層で分離されており、サイリスタ動作することはない。なお、中間周波数帯の回路は周波数が低いために寄生容量による特性劣化は極めて小さいので、従来の保護回路を適用してもよい。
以上は、エンハンスメント型のトランジスタの出力点を例とした。
次に、ＧａＡｓＦＥＴのように、ディプレッション型のトランジスタの場合を考える。グランド側に接続するトランジスタの−Ｖｏｎがトランジスタのゲートに印加する電圧より高いと、入力信号に非線形電流が重畳して増幅される。そのため、同様に線形性が劣化する。従って、−Ｖｏｎを低くするようにグランド側に接続するトランジスタを直列接続とした保護回路を、入力側にも設けることが必要である。以上のように、トランジスタの直列数は、内部回路の動作点、１ｄＢ圧縮点目標値により決められる。
図４に本発明に適用する保護回路の別の実施例を示す。ＭＯＳＦＥＴで構成したもので、バイポーラトランジスタと同じように、４２１から４２ｎのｎ個と４３１から４３ｍのｍ個のダイオード接続したＭＯＳＦＥＴを用いる。図６で示したバイポーラと同様にＭＯＳＦＥＴは電気的に分離されている。集積回路をＭＯＳＦＥＴで構成する時に適用可能である。
以上のように、高周波部と中間周波数帯を統合した１チップＩＣにおいて、中間周波数帯に適用する従来の一段のダイオード接続されたトランジスタからなる保護回路とは別に、高周波部回路に多段に直列接続された保護回路を設けることで、寄生容量が少なくなり、かつＶｏｎが上がり利得や線形性の劣化を防止できる。また、このように１チップＩＣ内の各回路に構造の違う２種類の保護回路を設けることにより、多段接続の保護回路をＩＣ内の全回路に適用するよりもチップ内で保護回路のトータル面積を小さくできる。
以上のようにしてＩＣ全体の静電気に対する高耐圧化を実現できる。
【図面の簡単な説明】
図１は、本発明に適用する保護回路の一実施例を示す図である。
図２は、本発明を適用した増幅器の一例を示す図である。
図３は、本発明を適用した保護回路を付けた増幅器の特性を示す図である。
図４は、本発明別に適用する保護回路の別の実施例を示す図である。
図５は、保護回路を設ける端末機器内蔵送受信用半導体集積回路を示す図である。
図６は、本発明を適用する保護回路のトランジスタ構造を示す図である。
図７は、従来の無線通信移動体端末機器内蔵の送受信用半導体集積回路を示す図である。
図８は、従来の保護回路第１の例を示す図である。
図９は、従来の保護回路第２の例を示す図である。
図１０は、従来の保護回路に用いるトランジスタ構造を示す図である。
図１１は、サイリスタの構造と動作原理を示す図である。
本発明は、主として中間周波数帯から高周波帯の信号を処理する半導体集積回路の静電破壊を防止する保護回路に関する。
背景技術
図７は、従来の無線通信移動体端末機器（以下、端末機器と称す。）に内蔵されている送受信用半導体集積回路の一例である。
半導体集積回路（以下、ＩＣ）はそれぞれ機能毎にディスクリートに作られている。そして、夫々四角で囲まれた部分が、ディスクリートＩＣである。７０は、それらディスクリートＩＣの静電破壊防止回路（以下、保護回路と称す。）である。
従来の構成では、数百ＭＨｚの中間周波数帯ＩＣである自動利得制御増幅器７３及び７６、復調器７４、変調器７５に保護回路７０が夫々設けられている。この保護回路７０は、数１０Ｖから数１００Ｖに及ぶ静電気帯電による回路破壊を防止する。一方、１ＧＨｚ近傍の高周波帯ＩＣである低雑音増幅器７１、受信ミキサ７２、送信ミキサ７７、送信前段増幅器７８、高出力増幅器７９には、保護回路が設けられていない。
特開平０７−２０２５８３に保護回路の一例が開示されている。これは、図８の通りである。８１が保護回路である。Ｖは集積回路への入力あるいは出力信号であり、信号線８４を経て内部回路８５へ入力あるいは、内部回路８５より出力される。保護回路８１は、ダイオード接続されたＮＭＯＳトランジスタ８２と８３からなる。トランジスタ８２のゲートとドレインは短絡され、信号線８４に接続されている。また、そのソースは電源Ｖｃｃに接続されている。トランジスタ８３のドレインは信号線８４に接続され、そのゲートとソースは短絡されるとともにグランドに接続されている。図８の右の上下の図は、夫々トランジスタ８２と８３の静特性と高周波信号の動作を示している。電圧Ｖｏｎ＋電源電圧Ｖｃｃより高い正の静電気Ｖ１が信号線８４に印加されると、トランジスタ８２にはダイオード順方向電流Ｉが流れて、内部回路８５は保護される。さらに、高い静電気電圧Ｖ２が印加されると、トランジスタ８３に、ブレークダウン電流が流れる。
−Ｖｏｎ以下の静電気電圧Ｖ３’が信号線８４に印加されると、トランジスタ８３にダイオード順方向電流Ｉ’が流れる。さらに、負の高い静電気電圧Ｖ４’が印加されると、トランジスタ８２に、ブレークダウン電流が流れる。
特開平０１−２３０２６６は、多段接続されたダイオードで構成する保護回路の一例が開示されている。図９及び図１０は、その回路図とダイオード構造の断面である。ダイオード９１と９２が保護回路である。信号線９３により、回路９４に信号が伝送される。電源線と信号線９３との間の保護回路は省略されている。ダイオードが２段のため、Ｖｏｎ電圧が大きい。図１０は２段接続で構成する保護回路の断面構造である。１０１は集積回路を形成するＰ型基板である。１０２は、Ｎ型エピタキシャル層である。Ｐ型拡散層１０３及び、Ｎ型拡散層１０４が、ＰＮ接合ダイオードを形成している。Ｐ型分離拡散層１０５は、チャネルストッパーである。１０６は、二酸化シリコン膜１０６である。カソード電極１０７は内部回路の信号線１０９へ、アノード電極１０８は集積回路外で接地される。
発明の開示
図７に示す、７１、７２、７３、７４、７５、７６、７７、７８にあたる送受信帯の変復調回路から高周波増幅までを統合した１チップＩＣが望まれている。ところが７１，７２，７７，７８の高周波回路においては、入出力回路に容量、インダクタを含む整合回路が用いられている。この整合回路のインピーダンス変換効果により、集積回路入出力部での信号電圧振幅が増幅される。更に各回路の出力端子は電源電圧直流電位を持つため、電源電位以上の信号を出力する。保護回路７０の電圧しきい値は例えば増幅器７３を保護する設定されている。従って、これらの高周波回路を例えば７３と同一チップにすると、保護回路に電流が流れるため、信号が歪んでしまう。なお、従来の保護回路は、これら高周波回路にとっては、寄生容量が大きく、利得が劣化してしまう。
この問題点を図８を用いて詳細に説明する。まず、線形性の劣化について回路出力の場合を説明する。
上記高周波回路は、出力を大振幅とするために、オープンコレクタでＩＣ外部と接続される。そのため、容量、インダクタを用いて整合をとる方式が適用されており、ＩＣ出力端子には電源電圧が印加される。
図８において、内部回路８５は、図５の低雑音増幅器５２、または受信ミキサ５３、送信ミキサ５６、または送信前段増幅器５７に相当する。信号線８４に電源電圧Ｖｃｃが印加され、さらにＶｃｃに高周波信号が重畳されると、トランジスタ８２には、図８の右のグラフ原点を中心に高周波電圧８６が印加される。Ｖｏｎを越えた信号部分は、トランジスタ８２に流れる非線形な高周波電流８７により、歪む。
受信回路においては、入力信号に含まれる妨害波のうち回路前段のフィルタで除去できない近傍帯域の妨害波がＶｏｎ以上の電圧振幅の場合、妨害波が歪みを発生して受信帯域内のＳ／Ｎ特性を劣化させる。送信回路においては、出力信号が大出力振幅となるので、同様にＳ／Ｎ劣化が起きる。
この問題は、図９の保護回路によって緩和される。しかし、１チップとなった際に、高周波回路と中間周波回路のそれぞれに一律に図９のような多段トランジスタ回路をを設けると、チップ面積が増加してしまう。また、チャネルストッパーのＰ型拡散層の挿入により、図１０の１００で示す部分が、サイリスタ構造となる。図１１はサイリスタの動作原理を示す。サイリスタは順方向電圧状態で、電圧が低いときは、電流がほとんど流れない。しかし、電圧が高くなると、ターンオンして大電流が流れる。図９の保護回路では、静電気の大電圧でターンオン状態になることがある。
上記課題を解決するために、ＩＣの中間周波数帯の回路に対しては、従来の図８に示すような電源及び設置に、夫々一段のダイオード接続されたトランジスタからなる保護回路を設け、ＩＣの高周波部に対しては、多段ののダイオード接続されたトランジスタからなる保護回路を設ける。更に、多段接続の保護回路は、サイリスタ動作を防止できる絶縁物で素子間を分離したものとする。
発明を実施するための最良の形態
以下、図面を用いて説明する。図面の符号は、以下の通りである。
１１…保護回路、
１２ｌ、１２ｎ、１３ｌ、１３ｍ…電気的に分離されダイオード接続されたバイポーラトランジスタ
１４…信号線、１５…内部回路
２１…本発明の保護回路構成の一例
２２ａ、２２ｂ、２２ｃ、２２ｄ…保護回路内の、電気的に分離され、ダイオード接続されたバイポーラトランジスタ
２３…増幅器のトランジスタ
２４…増幅器のトランジスタのコレクタ端子
２５…入力整合回路、２６…出力整合回路
４２ｌ、４２ｎ、４３ｌ、４３ｍ…電気的に分離され、ダイオード接続されたＭＯＳＦＥＴ
５０ａ…高周波部回路用保護回路
５０ｂ…中間周波数帯回路用保護回路
５１…高周波部と中間周波数帯を含むＩＣ回路
５２…低雑音増幅器、５３…受信ミキサ
５４…復調器、５５…変調器、５６…送信ミキサ
５７…送信前段増幅器、５８ａ、５８ｂ、５８ｃ…フィルタ
６０ａ、６０ｂ…保護回路、６１ａＳＯＩ基板
６１ｂ…二酸化シリコン層、６２…溝
６３…Ｎ型エピタキシャル層、６４…Ｐ型拡散層
６５…ｎ型拡散層、６６…二酸化シリコン層
６７ａ…コレクタ電極、６７ｂ…ベース電極
６７ｃ…エミッタ電極、６８…配線、７０…保護回路
７１…低雑音増幅器、７２…受信ミキサ
７３、７６…自動利得制御増幅器、７４…復調器
７５…変調器、７７…送信ミキサ
７８…送信前段増幅器、７９…高出力増幅器、
８１…保護回路
８２、８３…ダイオード接続されたＭＯＳＦＥＴ、８４…信号線８５…内部回路
、８６、８８…高周波電圧
８７、８９…高周波電流
９１、９２…保護回路、９３…信号線、９４…保護回路
１００…サイリスタ接続、１０１…Ｐ型基板
１０２…Ｎ型エピタキシャル層、１０３…Ｐ型拡散層
１０４…Ｎ型拡散層、１０５…Ｐ型分離拡散層
１０６…二酸化シリコン膜、１０７…カソード電極
１０８…アノード電極、１０９…信号線
図１〜６は、本発明の実施例である。
図５は、本発明の保護回路の一構成例である。５１が本発明を適用するＩＣである。ＩＣの電源電圧は３Ｖ前後である。保護回路６０ｂは、夫々一段のダイオード接続されたトランジスタを有する。保護回路６０ｂは、中間周波数帯の回路である復調器５４及び変調器５５の電源線及び接地線に設けられている。保護回路６０ａは、夫々多段のダイオード接続されたトランジスタを有する。保護回路６０ａは、高周波部回路である低雑音増幅器５２、受信ミキサ５３、送信ミキサ５６及び送信前段増幅器５７のそれぞれの入出力に設けられている。トランジスタは、上記で述べたようなサイリスタ動作を避けるために、個々に電気的に分離されている。保護回路６０ａと６０ｂは、接続段数が違うため、静電気に対する耐圧が異なり、また寄生容量も異なる。
図６は、本発明の一実施例のトランジスタ構造を示す。６１ａはシリコン上に二酸化シリコン層６１ｂ等の絶縁物を積層して作られるＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板である。上記基板をドライエッチングして形成された溝に二酸化シリコン６２がＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法で充填される。ＳＯＩ基板上にＮ型エピタキシャル層６３を形成したのち、Ｎ型拡散層６４、Ｐ型拡散層６５を形成してベース、エミッタ、コレクタをそれぞれ構成する。その上部に二酸化シリコン層６６を積層してコレクタ電極６７ａ、ベース電極６７ｂ、エミッタ電極６７ｃの各電極を設ける。このようにして、二酸化シリコン層６１ｂ、溝６２を障壁とし個々に電気的に分離したトランジスタを形成する。このトランジスタのベース電極６７ｂとエミッタ電極６７ｃを配線６８にて接続してダイオード構成とし、多段に直列接続して保護回路を構成する。以上、バイポーラトランジスタを例としたが、ＭＯＳＦＥＴを構成する場合でも同様の基板と溝の形成を行う。本トランジスタ構造は、ＩＣ回路全体にも適用される。
図１は、本発明を高周波部回路に適用した保護回路の一実施例である。１１が本発明の保護回路である。Ｖは集積回路への入力あるいは出力信号である。信号は、信号線１４を経て内部回路１５へ入力あるいは、内部回路１５より出力される。保護回路１１は、ダイオード接続されたバイポーラトランジスタ１２１〜１２ｎ、及び１３１〜１３ｎからなる。これらのバイポーラトランジスタは、図６の通り、互いに電気的に分離されている。バイポーラトランジスタ１２１のベースとエミッタは短絡され、コレクタは電源に接続される。同様にベースとエミッタを短絡したｎ個のバイポーラトランジスタ１２ｎのコレクタを上段のエミッタに順次直列接続し、ｎ個目のトランジスタのエミッタを信号線１４に接続する。また、バイポーラトランジスタ１３１のコレクタは信号線１４に接続され、ベースとエミッタは短絡される。同様にベースとエミッタを短絡したバイポーラトランジスタのコレクタを、上段のエミッタに順次直列接続し、最後にｍ個目のトランジスタのエミッタをグランドに接続する。これにより、Ｖｏｎが高くなり、−Ｖｏｎが低くなる。
図２は内部回路１５に増幅器を適用した例である。２０が、保護回路２１を含めたＩＣである。ＩＣ外の回路２５、及び２６は夫々入力、出力整合回路である。増幅器はカレントミラー型の増幅器である。Ｖｂは定電圧。高周波入力電圧Ｖｉｎは、トランジスタ２３で増幅され、Ｖｏｕｔに出力される。保護回路２１を構成するトランジスタ２２ａ〜２２ｄは、図６に示した構造からなる。トランジスタ２３のコレクタ２４には、出力整合回路２６のインダクタを経て電源電圧と同じ３Ｖが印加される。増幅器のダイナミックレンジを満足できる電圧は４Ｖである。そのため、保護回路のトランジスタを３段直列接続とした。本増幅器は負電源を用いないので、グランド側に接続されるトランジスタは一段とした。このトランジスタ２２ｄは、低い負の静電気が印加されたときに回路を保護する。図３は、図２の回路の入出力特性を示す。１段直列接続から３段直列接続とすると、１ｄＢ圧縮点は−１５ｄＢｍから−８ｄＢｍとなり、線形性は改善されている。さらに、各トランジスタのコレクターエミッタ間容量が直列接続となるため、保護回路の寄生容量は、電源及び接地に夫々一段のダイオード接続されたトランジスタからなる従来の保護回路と比べて減少し、増幅器の利得劣化は小さい。また、隣り合うトランジスタは絶縁物である二酸化シリコン層で分離されており、サイリスタ動作することはない。なお、中間周波数帯の回路は周波数が低いために寄生容量による特性劣化は極めて小さいので、従来の保護回路を適用してもよい。
以上は、エンハンスメント型のトランジスタの出力点を例とした。
次に、ＧａＡｓＦＥＴのように、ディプレッション型のトランジスタの場合を考える。グランド側に接続するトランジスタの−Ｖｏｎがトランジスタのゲートに印加する電圧より高いと、入力信号に非線形電流が重畳して増幅される。そのため、同様に線形性が劣化する。従って、−Ｖｏｎを低くするようにグランド側に接続するトランジスタを直列接続とした保護回路を、入力側にも設けることが必要である。以上のように、トランジスタの直列数は、内部回路の動作点、１ｄＢ圧縮点目標値により決められる。
図４に本発明に適用する保護回路の別の実施例を示す。ＭＯＳＦＥＴで構成したもので、バイポーラトランジスタと同じように、４２１から４２ｎのｎ個と４３１から４３ｍのｍ個のダイオード接続したＭＯＳＦＥＴを用いる。図６で示したバイポーラと同様にＭＯＳＦＥＴは電気的に分離されている。集積回路をＭＯＳＦＥＴで構成する時に適用可能である。
以上のように、高周波部と中間周波数帯を統合した１チップＩＣにおいて、中間周波数帯に適用する従来の一段のダイオード接続されたトランジスタからなる保護回路とは別に、高周波部回路に多段に直列接続された保護回路を設けることで、寄生容量が少なくなり、かつＶｏｎが上がり利得や線形性の劣化を防止できる。また、このように１チップＩＣ内の各回路に構造の違う２種類の保護回路を設けることにより、多段接続の保護回路をＩＣ内の全回路に適用するよりもチップ内で保護回路のトータル面積を小さくできる。
以上のようにしてＩＣ全体の静電気に対する高耐圧化を実現できる。
【図面の簡単な説明】
図１は、本発明に適用する保護回路の一実施例を示す図である。
図２は、本発明を適用した増幅器の一例を示す図である。
図３は、本発明を適用した保護回路を付けた増幅器の特性を示す図である。
図４は、本発明別に適用する保護回路の別の実施例を示す図である。
図５は、保護回路を設ける端末機器内蔵送受信用半導体集積回路を示す図である。
図６は、本発明を適用する保護回路のトランジスタ構造を示す図である。
図７は、従来の無線通信移動体端末機器内蔵の送受信用半導体集積回路を示す図である。
図８は、従来の保護回路第１の例を示す図である。
図９は、従来の保護回路第２の例を示す図である。
図１０は、従来の保護回路に用いるトランジスタ構造を示す図である。
図１１は、サイリスタの構造と動作原理を示す図である。
Claims (13)
- 中間周波回路と、
該中間周波回路の出力と電源及び接地との間にダイオード接続されたトランジスタをそれぞれ一段有する第１の静電破壊防止保護回路と、
高周波回路と、
該高周波回路の入力と電源及び接地の少なくとも一方との間にダイオード接続されたトランジスタを多段に直列に接続した第２の静電破壊防止保護回路と
を１チップに設けたことを特徴とする半導体集積回路。 - 請求項１において、
上記多段に直列に接続したトランジスタは個々に絶縁物の障壁で電気的に分離されたことを特徴とする半導体集積回路。 - ダイオード接続されたトランジスタを一段有する第１の静電破壊防止保護回路と、
内部回路と、
該内部回路の入力及び出力の少なくとも一方と電源及び接地の少なくとも一方との間にダイオード接続されたトランジスタを多段に直列に接続した第２の静電破壊防止保護回路と
が１チップに設けられ、
上記内部回路は、電源電位以上の信号を出力する
ことを特徴とする半導体集積回路。 - 請求項３において、
上記第１および第２の静電破壊防止保護回路は、互いに耐圧が異なることを特徴とする半導体集積回路。 - 請求項３において、
上記第１および第２の静電破壊防止保護回路は、互いに入出力端子から見た寄生容量が異なることを特徴とする半導体集積回路。 - ダイオード接続されたトランジスタを一段有する第１の静電破壊防止保護回路と、
内部回路と、
該内部回路の入力及び出力の少なくとも一方と電源及び接地の少なくとも一方との間にダイオード接続されたトランジスタを多段に直列に接続した第２の静電破壊防止保護回路と
が１チップに設けられ、
上記内部回路は、オープンコレクタで上記半導体集積回路の外部と接続されている
ことを特徴とする半導体集積回路。 - 請求項６において、
上記第１および第２の静電破壊防止保護回路は、互いに耐圧が異なることを特徴とする半導体集積回路。 - 請求項６において、
上記第１および第２の静電破壊防止保護回路は、互いに入出力端子から見た寄生容量が異なることを特徴とする半導体集積回路。 - 内部回路と、
該内部回路の入力及び出力の少なくとも一方と電源及び接地の少なくとも一方との間に ダイオード接続されたトランジスタを多段に直列に接続した静電破壊防止保護回路と
が１チップに設けられ、
上記内部回路は、電源電位以上の信号を出力する
ことを特徴とする半導体集積回路。 - 内部回路と、
該内部回路の入力及び出力の少なくとも一方と電源及び接地の少なくとも一方との間に
ダイオード接続されたトランジスタを多段に直列に接続した静電破壊防止保護回路と
が１チップに設けられ、
上記内部回路は、オープンコレクタで上記半導体集積回路の外部と接続されている
ことを特徴とする半導体集積回路。 - 請求項３乃至１０のいずれか１項において、
上記内部回路が高周波回路であることを特徴とする半導体集積回路。 - 請求項１１において、
上記高周波回路は、低雑音増幅器、受信ミキサ、送信ミキサ、及び送信前段増幅器の少なくとも１つを含んで構成されていることを特徴とする半導体集積回路。 - 入力整合回路に接続される第１の端子と、
出力整合回路に接続される第２の端子と、
電源電圧が印加される第３の端子と、
接地電圧が印加される第４の端子と、
ベース端子が上記第１の入力端子に接続された第１のトランジスタを含んで構成されたカレントミラー型増幅器と、
上記第１のトランジスタのコレクタ端子と上記第３の端子との間にダイオード接続された第２のトランジスタを複数段直列に接続し、かつ、上記第１のトランジスタのコレクタ端子と上記第４の端子との間にダイオード接続された第３のトランジスタを１段接続して構成された保護回路と
が１チップに集積されて成ることを特徴とする半導体集積回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP1999/002279 WO2000067323A1 (en) | 1999-04-28 | 1999-04-28 | Integrated circuit with protection against electrostatic damage |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007159760A Division JP4803747B2 (ja) | 2007-06-18 | 2007-06-18 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3988914B2 true JP3988914B2 (ja) | 2007-10-10 |
Family
ID=38640113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000616073A Expired - Lifetime JP3988914B2 (ja) | 1999-04-28 | 1999-04-28 | 静電破壊保護回路を有する半導体集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US6999290B1 (ja) |
| JP (1) | JP3988914B2 (ja) |
| WO (1) | WO2000067323A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4843927B2 (ja) * | 2004-10-13 | 2011-12-21 | ソニー株式会社 | 高周波集積回路 |
| US7986136B2 (en) | 2007-08-09 | 2011-07-26 | Samsung Electronics Co., Ltd. | Switching mode power supply apparatus and power supply method thereof |
| JP5835977B2 (ja) * | 2011-07-20 | 2015-12-24 | ラピスセミコンダクタ株式会社 | 保護ダイオードを備えた半導体装置 |
| CN102403321A (zh) * | 2011-09-30 | 2012-04-04 | 上海新傲科技股份有限公司 | 半导体装置及制备方法 |
| US9106072B2 (en) * | 2012-12-19 | 2015-08-11 | Qualcomm Incorporated | Electrostatic discharge protection of amplifier cascode devices |
| KR102078340B1 (ko) * | 2013-07-17 | 2020-02-18 | 삼성디스플레이 주식회사 | 정전기 보호 회로 및 이를 구비한 전자 장치 |
| EP3304600B1 (en) * | 2015-05-29 | 2018-10-17 | ABB Schweiz AG | Thyristor with improved plasma spreading |
| CN106950775A (zh) * | 2017-05-16 | 2017-07-14 | 京东方科技集团股份有限公司 | 一种阵列基板和显示装置 |
| JP2019102908A (ja) * | 2017-11-30 | 2019-06-24 | ソニーセミコンダクタソリューションズ株式会社 | 高周波増幅器、電子機器および通信機器 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01230266A (ja) | 1988-03-10 | 1989-09-13 | Matsushita Electric Ind Co Ltd | 集積回路の静電破壊防止回路 |
| JPH0329430A (ja) * | 1989-06-26 | 1991-02-07 | Iwatsu Electric Co Ltd | 移動体通信の時間分割通信方法 |
| US5060293A (en) * | 1989-10-20 | 1991-10-22 | Motorola, Inc. | Antenna switch for transmit-receive operation using relays and diodes |
| JP2910474B2 (ja) | 1992-02-21 | 1999-06-23 | 日本電気株式会社 | 半導体集積回路装置 |
| US5301081A (en) * | 1992-07-16 | 1994-04-05 | Pacific Monolithics | Input protection circuit |
| US6278162B1 (en) * | 1993-06-30 | 2001-08-21 | Integrated Device Technology, Inc. | ESD protection for LDD devices |
| JPH0766370A (ja) | 1993-08-31 | 1995-03-10 | Fujitsu Ltd | 半導体装置 |
| US5521783A (en) * | 1993-09-17 | 1996-05-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit |
| US5812431A (en) * | 1994-06-13 | 1998-09-22 | Cadence Design Systems, Inc. | Method and apparatus for a simplified system simulation description |
| JPH07202583A (ja) | 1993-12-28 | 1995-08-04 | Nec Corp | Ｃｍｏｓ保護回路 |
| US5774015A (en) * | 1994-12-15 | 1998-06-30 | Nec Corporation | Compact semiconductor integrated circuit capable of reducing electromagnetic emission |
| US5751525A (en) * | 1996-01-05 | 1998-05-12 | Analog Devices, Inc. | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages |
| JP3717227B2 (ja) * | 1996-03-29 | 2005-11-16 | 株式会社ルネサステクノロジ | 入力／出力保護回路 |
| JPH1032260A (ja) * | 1996-07-12 | 1998-02-03 | Yamaha Corp | 入力保護回路 |
| KR100223888B1 (ko) | 1996-11-20 | 1999-10-15 | 구본준 | 정전기 보호회로 |
| US5923067A (en) * | 1997-04-04 | 1999-07-13 | International Business Machines Corporation | 3-D CMOS-on-SOI ESD structure and method |
| US5969929A (en) * | 1997-04-16 | 1999-10-19 | The Board Of Trustees Of The Leland Stanford Junior University | Distributed ESD protection device for high speed integrated circuits |
| JPH11233720A (ja) * | 1998-02-09 | 1999-08-27 | Seiko Instruments Inc | 半導体集積回路装置 |
| US6211001B1 (en) * | 1998-07-24 | 2001-04-03 | Sharp Laboratories Of America, Inc. | Electrostatic discharge protection for salicided devices and method of making same |
| US6292046B1 (en) * | 1998-09-30 | 2001-09-18 | Conexant Systems, Inc. | CMOS electrostatic discharge protection circuit with minimal loading for high speed circuit applications |
| US6445039B1 (en) * | 1998-11-12 | 2002-09-03 | Broadcom Corporation | System and method for ESD Protection |
-
1999
- 1999-04-28 JP JP2000616073A patent/JP3988914B2/ja not_active Expired - Lifetime
- 1999-04-28 WO PCT/JP1999/002279 patent/WO2000067323A1/ja active Application Filing
- 1999-04-28 US US09/959,466 patent/US6999290B1/en not_active Expired - Lifetime
-
2005
- 2005-12-13 US US11/299,897 patent/US7420790B2/en not_active Expired - Fee Related
-
2008
- 2008-07-29 US US12/181,691 patent/US20080285195A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000067323A1 (en) | 2000-11-09 |
| US7420790B2 (en) | 2008-09-02 |
| US6999290B1 (en) | 2006-02-14 |
| US20060098372A1 (en) | 2006-05-11 |
| US20080285195A1 (en) | 2008-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7414821B2 (en) | Semiconductor integrated circuit device | |
| US7928804B2 (en) | Power amplifier | |
| JP6046004B2 (ja) | 集積されたパワー増幅器を有するｃｍｏｓトランシーバ | |
| US7420790B2 (en) | Integrated circuit with protection against electrostatic damage | |
| US11990874B2 (en) | Device stack with novel gate capacitor topology | |
| US7835121B2 (en) | Semiconductor device with ESD protection | |
| CN1438706A (zh) | 静电泄放保护电路 | |
| EP4009519A1 (en) | Power amplifier with a power transistor and an electrostatic discharge protection circuit on separate substrates | |
| US20200403580A1 (en) | High-frequency amplifier circuitry | |
| US11031914B2 (en) | Diode linearizer | |
| JP2005501459A5 (ja) | ||
| US7112867B2 (en) | Resistive isolation between a body and a body contact | |
| JP4803747B2 (ja) | 半導体集積回路 | |
| US20220182023A1 (en) | Power amplifier with a power transistor and an electrostatic discharge protection circuit on separate substrates | |
| JP2007311813A (ja) | 通信用半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070712 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |