JP4803747B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4803747B2 JP4803747B2 JP2007159760A JP2007159760A JP4803747B2 JP 4803747 B2 JP4803747 B2 JP 4803747B2 JP 2007159760 A JP2007159760 A JP 2007159760A JP 2007159760 A JP2007159760 A JP 2007159760A JP 4803747 B2 JP4803747 B2 JP 4803747B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor integrated
- integrated circuit
- input
- electrostatic breakdown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
以上のようにしてIC全体の静電気に対する高耐圧化を実現できる。
図1〜6は、本発明の実施例である。
61aはシリコン上に二酸化シリコン層61b等の絶縁物を積層して作られるSOI(Silicon on Insulator)基板である。上記基板をドライエッチングして形成された溝に二酸化シリコン62がCVD(Chemical Vapor Deposition)方法で充填される。SOI基板上にN型エピタキシャル層63を形成したのち、N型拡散層64、P型拡散層65を形成してベース、エミッタ、コレクタをそれぞれ構成する。その上部に二酸化シリコン層66を積層してコレクタ電極67a、ベース電極67b、エミッタ電極67cの各電極を設ける。
MOSFETで構成したもので、バイポーラトランジスタと同じように、421から42nのn個と431から43mのm個のダイオード接続したMOSFETを用いる。図6で示したバイポーラと同様にMOSFETは電気的に分離されている。集積回路をMOSFETで構成する時に適用可能である。
以上のようにしてIC全体の静電気に対する高耐圧化を実現できる。
121、12n、131、13m…電気的に分離されダイオード接続されたバイポーラトランジスタ
14…信号線、15…内部回路
21…本発明の保護回路構成の一例
22a、22b、22c、22d…保護回路内の、電気的に分離され、ダイオード接続されたバイポーラトランジスタ
23…増幅器のトランジスタ
24…増幅器のトランジスタのコレクタ端子
25…入力整合回路、26…出力整合回路
421、42n、431、43m…電気的に分離され、ダイオード接続されたMOSFET
50a…高周波部回路用保護回路
50b…中間周波数帯回路用保護回路
51…高周波部と中間周波数帯を含むIC回路
52…低雑音増幅器、53…受信ミキサ
54…復調器、55…変調器、56…送信ミキサ
57…送信前段増幅器、
58a、58b、58c…フィルタ
60a、60b…保護回路、6la…SOI基板
61b…二酸化シリコン層、62…溝
63…N型エピタキシャル層、64…P型拡散層
65…n型拡散層、66…二酸化シリコン層
67a…コレクタ電極、67b…ベース電極
67c…エミッタ電極、68…配線、70…保護回路
71…低雑音増幅器、72…受信ミキサ
73、76…自動利得制御増幅器、74…復調器
75…変調器、77…送信ミキサ
78…送信前段増幅器、79…高出力増幅器、81…保護回路
82、83…ダイオード接続されたMOSFET、84…信号線
85…内部回路、86、88…高周波電圧
87、89…高周波電流
91、92…保護回路、93…信号線、94…保護回路
100…サイリスタ接続、101…P型基板
102…N型エピタキシャル層、103…P型拡散層
104…N型拡散層、105…P型分離拡散層
106…二酸化シリコン膜、107…カソード電極
108…アノード電極、109…信号線
Claims (16)
- 複数個の入出力端子を持つ半導体集積回路であって、
少なくとも2種類以上の電気的特性を持つ複数の静電破壊保護回路を有し、
上記複数の静電破壊保護回路は、ダイオード接続されたトランジスタを一段有する第1の静電破壊防止保護回路と、ダイオード接続されたトランジスタを多段に直列に接続した第2の静電破壊防止保護回路とを含み、
上記第1および第2の静電破壊保護回路は、上記入出力端子から見た寄生容量が異なり、かつ、周波数の高い信号が入出力される入出力端子に接続された静電破壊保護回路ほど上記寄生容量が小さいことを特徴とする半導体集積回路。 - 請求項1において、
上記複数の静電破壊保護回路は、更に耐圧が互いに異なることを特徴とする半導体集積回路。 - 請求項1又は2において、
上記第2の静電破壊防止保護回路は電源電圧を越える出力信号の回路の出力に設けられていることを特徴とする半導体集積回路。 - 請求項1又は2において、
入力電位が負のオン電圧を越えて動作する回路を更に有し、
上記第2の静電破壊防止回路は、該回路の入力に設けられ、絶縁物の障壁で電気的に分離されたトランジスタをダイオード接続し、多段に直列に接続した構成とされることを特徴とする半導体集積回路。 - ダイオード接続されたトランジスタを一段有する第1の静電破壊防止保護回路と、
内部回路と、
該内部回路の入力及び出力の少なくとも一方と電源及び接地の少なくとも一方との間にダイオード接続されたトランジスタを多段に直列に接続した第2の静電破壊保護回路とが1チップに設けられ、
上記第1および第2の静電破壊保護回路は、互いに入出力端子から見た寄生容量が異なり、かつ、周波数の高い信号が入出力される入出力端子に接続された静電破壊保護回路ほど上記寄生容量が小さいことを特徴とする半導体集積回路。 - 請求項5において、
上記第1および第2の静電破壊保護回路は、更に互いに耐圧が異なることを特徴とする半導体集積回路。 - 請求項5又は6において、
上記内部回路は、電源電位以上の信号を出力することを特徴とする半導体集積回路。 - 請求項5又は6において、
上記内部回路は、オープンコレクタで上記半導体集積回路の外部と接続されていることを特徴とする半導体集積回路。 - 請求項5又は6において、
上記ダイオード接続されたトランジスタは、絶縁物の障壁で互いに電気的に分離されていることを特徴とする半導体集積回路。 - 内部回路と、
該内部回路の入力及び出力の少なくとも一方と電源及び接地の少なくとも一方との間にダイオード接続されたトランジスタを多段に直列に接続した複数の静電破壊保護回路とが1チップに設けられ、
上記複数の静電破壊保護回路は、該静電破壊保護回路が接続された入力又は出力から見た寄生容量が互いに異なり、かつ、周波数の高い信号が入出力される上記入力又は出力に接続された静電破壊保護回路ほど上記寄生容量が小さいことを特徴とする半導体集積回路。 - 請求項10において、
上記複数の静電破壊保護回路は、更に耐圧が互いに異なることを特徴とする半導体集積回路。 - 請求項10又は11において、
上記内部回路は、電源電位以上の信号を出力することを特徴とする半導体集積回路。 - 請求項10又は11において、
上記内部回路は、オープンコレクタで上記半導体集積回路の外部と接続されていることを特徴とする半導体集積回路。 - 請求項10又は11において、
上記ダイオード接続されたトランジスタは、絶縁物の障壁で互いに電気的に分離されていることを特徴とする半導体集積回路。 - 請求項5乃至14のいずれか1項において、
上記内部回路が高周波回路であることを特徴とする半導体集積回路。 - 請求項15において、
上記高周波回路は、低雑音増幅器、受信ミキサ、送信ミキサ、及び送信前段増幅器の少なくとも1つを含んで構成されていることを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007159760A JP4803747B2 (ja) | 2007-06-18 | 2007-06-18 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007159760A JP4803747B2 (ja) | 2007-06-18 | 2007-06-18 | 半導体集積回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000616073A Division JP3988914B2 (ja) | 1999-04-28 | 1999-04-28 | 静電破壊保護回路を有する半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007288210A JP2007288210A (ja) | 2007-11-01 |
JP4803747B2 true JP4803747B2 (ja) | 2011-10-26 |
Family
ID=38759619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007159760A Expired - Lifetime JP4803747B2 (ja) | 2007-06-18 | 2007-06-18 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4803747B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016031943A (ja) | 2014-07-25 | 2016-03-07 | ソニー株式会社 | 静電保護素子および静電保護回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5950559A (ja) * | 1982-09-16 | 1984-03-23 | Hitachi Ltd | 半導体装置保護回路 |
JPH02231734A (ja) * | 1989-03-06 | 1990-09-13 | Matsushita Electric Ind Co Ltd | GaAs集積回路 |
JPH0927594A (ja) * | 1995-07-13 | 1997-01-28 | Hitachi Ltd | 高周波モノリシック集積回路 |
JPH0980471A (ja) * | 1995-09-07 | 1997-03-28 | Sony Corp | 液晶表示装置の保護回路 |
JP3717227B2 (ja) * | 1996-03-29 | 2005-11-16 | 株式会社ルネサステクノロジ | 入力/出力保護回路 |
JPH1032260A (ja) * | 1996-07-12 | 1998-02-03 | Yamaha Corp | 入力保護回路 |
JPH10270567A (ja) * | 1997-03-21 | 1998-10-09 | Oki Electric Ind Co Ltd | トランジスタ保護素子 |
-
2007
- 2007-06-18 JP JP2007159760A patent/JP4803747B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2007288210A (ja) | 2007-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6665159B2 (en) | Semiconductor integrated circuit device | |
US7420790B2 (en) | Integrated circuit with protection against electrostatic damage | |
US7835121B2 (en) | Semiconductor device with ESD protection | |
US11509270B2 (en) | Device stack with novel gate capacitor topology | |
US9077292B2 (en) | Power amplifier | |
US10256775B2 (en) | Semiconductor device including an ESD protective element | |
TW201419752A (zh) | 共源共柵放大器 | |
US11031914B2 (en) | Diode linearizer | |
JP4803747B2 (ja) | 半導体集積回路 | |
US7112867B2 (en) | Resistive isolation between a body and a body contact | |
EP4009519A1 (en) | Power amplifier with a power transistor and an electrostatic discharge protection circuit on separate substrates | |
US20200403580A1 (en) | High-frequency amplifier circuitry | |
US9257947B2 (en) | Semiconductor device | |
US20220182023A1 (en) | Power amplifier with a power transistor and an electrostatic discharge protection circuit on separate substrates | |
US9240756B1 (en) | High linearity, high efficiency, low noise, gain block using cascode network | |
CN112042115A (zh) | 放大电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091119 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110805 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |