JPH07170654A - 半導体装置の過電圧制限回路 - Google Patents
半導体装置の過電圧制限回路Info
- Publication number
- JPH07170654A JPH07170654A JP5312359A JP31235993A JPH07170654A JP H07170654 A JPH07170654 A JP H07170654A JP 5312359 A JP5312359 A JP 5312359A JP 31235993 A JP31235993 A JP 31235993A JP H07170654 A JPH07170654 A JP H07170654A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- overvoltage
- self
- circuit
- avalanche diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】高速スイッチングを行う場合にも過電圧の制限
効果が得られ、かつ過電圧制限時に流せるサ−ジ電流が
大きい過電圧制限回路を得る。 【構成】主直流電源３およびインダクタンス（トラン
ス）２に直列接続されてインダクタンスに流れる電流を
オンオフ制御する自己消弧形半導体装置（例えばＩＧＢ
Ｔ）１のタ−ンオフ時における過電圧制限回路１１が、
アバランシェダイオ−ド１２とそのアノ−ド側に直列接
続されたシリコンサ−ジアブソ−バ１３との直列回路か
らなり、この直列回路のアバランシェダイオ−ドを自己
消弧形半導体装置の非接地主端子（ドレイン端子）側
に，シリコンサ−ジアブソ−バを制御端子（ゲ−ト端
子）側に接続してなるものとする。
効果が得られ、かつ過電圧制限時に流せるサ−ジ電流が
大きい過電圧制限回路を得る。 【構成】主直流電源３およびインダクタンス（トラン
ス）２に直列接続されてインダクタンスに流れる電流を
オンオフ制御する自己消弧形半導体装置（例えばＩＧＢ
Ｔ）１のタ−ンオフ時における過電圧制限回路１１が、
アバランシェダイオ−ド１２とそのアノ−ド側に直列接
続されたシリコンサ−ジアブソ−バ１３との直列回路か
らなり、この直列回路のアバランシェダイオ−ドを自己
消弧形半導体装置の非接地主端子（ドレイン端子）側
に，シリコンサ−ジアブソ−バを制御端子（ゲ−ト端
子）側に接続してなるものとする。
Description
【０００１】
【産業上の利用分野】この発明は、スイッチング電源装
置などに用いられ、主回路電流をオンオフ制御する自己
消弧形半導体素子等の半導体装置を、タ−ンオフ時に発
生する過電圧から保護するために設けられる過電圧制限
回路の構成に関する。
置などに用いられ、主回路電流をオンオフ制御する自己
消弧形半導体素子等の半導体装置を、タ−ンオフ時に発
生する過電圧から保護するために設けられる過電圧制限
回路の構成に関する。
【０００２】
【従来の技術】図３は半導体装置の従来の過電圧制限回
路をスイッチング電源装置の場合を例に簡略化して示す
接続図であり、スイッチング電源装置の主回路は、主直
流電源３，インダクタンスとしてのパルストランス２の
一次巻線，および半導体装置１の直列回路として構成さ
れ、パルストランス２の一次巻線に流れる電流をオンオ
フ制御する半導体装置１には、パワ−トランジスタ，パ
ワ−ＭＯＳＦＥＴ，ＩＧＢＴ，ＧＴＯサイリスタ等の自
己消弧型半導体素子，例えば図の場合ＩＧＢＴが用いら
れる。また、半導体装置１を駆動するドライブ回路４
は、例えば半導体装置１の制御端子（この場合ＭＯＳＦ
ＥＴのゲ−ト端子）にゲ−ト直列抵抗Ｒg を介して中間
接続点が接続されたオン用スイッチング素子Ｑ1 および
オフ用スイッチング素子Ｑ2 の直列回路と、スイッチン
グ素子Ｑ1 およびＱ2 の制御端子（この場合ｎｐｎトラ
ンジスタのベ−ス端子）に接続されたプリドライブ回路
４Ａとで構成され、半導体装置１のオンオフ時比率の制
御信号源６が発する制御信号をプリドライブ４Ａで交互
に反転し、ドライブ回路のスイッチング素子Ｑ1,Ｑ2 を
交互にオンオフ制御することにより、半導体装置１がオ
ンオフ動作し、インダクタンス２に流れる電流のスイッ
チングが行われる。
路をスイッチング電源装置の場合を例に簡略化して示す
接続図であり、スイッチング電源装置の主回路は、主直
流電源３，インダクタンスとしてのパルストランス２の
一次巻線，および半導体装置１の直列回路として構成さ
れ、パルストランス２の一次巻線に流れる電流をオンオ
フ制御する半導体装置１には、パワ−トランジスタ，パ
ワ−ＭＯＳＦＥＴ，ＩＧＢＴ，ＧＴＯサイリスタ等の自
己消弧型半導体素子，例えば図の場合ＩＧＢＴが用いら
れる。また、半導体装置１を駆動するドライブ回路４
は、例えば半導体装置１の制御端子（この場合ＭＯＳＦ
ＥＴのゲ−ト端子）にゲ−ト直列抵抗Ｒg を介して中間
接続点が接続されたオン用スイッチング素子Ｑ1 および
オフ用スイッチング素子Ｑ2 の直列回路と、スイッチン
グ素子Ｑ1 およびＱ2 の制御端子（この場合ｎｐｎトラ
ンジスタのベ−ス端子）に接続されたプリドライブ回路
４Ａとで構成され、半導体装置１のオンオフ時比率の制
御信号源６が発する制御信号をプリドライブ４Ａで交互
に反転し、ドライブ回路のスイッチング素子Ｑ1,Ｑ2 を
交互にオンオフ制御することにより、半導体装置１がオ
ンオフ動作し、インダクタンス２に流れる電流のスイッ
チングが行われる。
【０００３】このように構成されたスイッチング電源装
置において、半導体装置１のタ−ンオンはｐｎｐトラン
ジスタからなるスイッチング素子Ｑ1 により, またタ−
ンオフはｎｐｎトランジスタからなるスイッチング素子
Ｑ2 によってそれぞれ行われるが、半導体装置１のタ−
ンオフに際してパルストランス２に流れる電流を遮断す
ることによって一次巻線の電位振動や，回路の配線イン
ダクタンスの共振が原因で過渡的な過電圧が発生し、半
導体装置１の主端子（ＩＧＢＴのドレイン−ソ−ス）間
に印加される。このような過電圧が半導体装置１の定挌
電圧を越えると素子破壊の原因となるため、インダクタ
ンスとしてのパルストランス２の一次巻線には抵抗ＲS,
キャパシタンスＣS,およびダイオ−ドＤS の組み合わせ
回路からなるＲＣＤスナバ回路７を設けてインダクタン
スの蓄積エネルギ−を吸収し、一次巻線電位の振動に起
因する過電圧を制限するとともに、半導体装置の主端子
間にも図示しないＲＣＤスナバ回路を設けて過電圧を制
限したものが知られている。また、図の場合、半導体装
置１としてのＩＧＢＴのドレイン−ゲ−ト間には、互い
に逆向きに直列接続された一対のアバランシェダイオ−
ド８Ａ，８Ｂからなる過電圧制限回路８が接続され、ア
バランシェ電圧を越える過電圧が発生したとき半導体装
置１を一時的にオンさせることにより、ＩＧＢＴのドレ
イン−ソ−ス間に印加される過電圧を低減するよう構成
されている。
置において、半導体装置１のタ−ンオンはｐｎｐトラン
ジスタからなるスイッチング素子Ｑ1 により, またタ−
ンオフはｎｐｎトランジスタからなるスイッチング素子
Ｑ2 によってそれぞれ行われるが、半導体装置１のタ−
ンオフに際してパルストランス２に流れる電流を遮断す
ることによって一次巻線の電位振動や，回路の配線イン
ダクタンスの共振が原因で過渡的な過電圧が発生し、半
導体装置１の主端子（ＩＧＢＴのドレイン−ソ−ス）間
に印加される。このような過電圧が半導体装置１の定挌
電圧を越えると素子破壊の原因となるため、インダクタ
ンスとしてのパルストランス２の一次巻線には抵抗ＲS,
キャパシタンスＣS,およびダイオ−ドＤS の組み合わせ
回路からなるＲＣＤスナバ回路７を設けてインダクタン
スの蓄積エネルギ−を吸収し、一次巻線電位の振動に起
因する過電圧を制限するとともに、半導体装置の主端子
間にも図示しないＲＣＤスナバ回路を設けて過電圧を制
限したものが知られている。また、図の場合、半導体装
置１としてのＩＧＢＴのドレイン−ゲ−ト間には、互い
に逆向きに直列接続された一対のアバランシェダイオ−
ド８Ａ，８Ｂからなる過電圧制限回路８が接続され、ア
バランシェ電圧を越える過電圧が発生したとき半導体装
置１を一時的にオンさせることにより、ＩＧＢＴのドレ
イン−ソ−ス間に印加される過電圧を低減するよう構成
されている。
【０００４】図４は異なる従来の半導体装置の過電圧制
限回路を示す接続図であり、ＩＧＢＴからなる半導体装
置１のドレイン−ソ−ス間には過電圧制限回路としての
アバランシェダイオ−ド９が接続され、タ−ンオフ時に
発生する過電圧をアバランシェ電圧にクランプするよう
構成されており、アバランシェダイオ−ドを一体化した
半導体装置も市販されている。
限回路を示す接続図であり、ＩＧＢＴからなる半導体装
置１のドレイン−ソ−ス間には過電圧制限回路としての
アバランシェダイオ−ド９が接続され、タ−ンオフ時に
発生する過電圧をアバランシェ電圧にクランプするよう
構成されており、アバランシェダイオ−ドを一体化した
半導体装置も市販されている。
【０００５】
【発明が解決しようとする課題】図３に示す従来の過電
圧制限回路では、スイッチング周期が長い場合には過電
圧の制限効果が得られるが、数１０ＫＨz 〜１００ＫＨ
z 以上で高速スイッチングを行う場合にはゲ−ト容量の
放電時間を短くする必要があり、このためゲ−ト直列抵
抗Ｒg を低い値にするためゲ−ト入力インピ−ダンスが
低く、これが原因で過電圧制限回路８が動作してもても
ゲ−ト電位の速い立ち上がりが期待できないため、十分
な過電圧の制限効果が得られないという問題がある。ま
た、図４に示す従来の過電圧制限回路では、過電圧制限
回路としてのアバランシェダイオ−ド９に流し得るサ−
ジ電流値に限界があるため、過電圧の制限効果にも制限
があり、ことに高速スイッチングを行う場合には十分な
過電圧の制限効果が得られないという問題があり、その
改善が求められている。
圧制限回路では、スイッチング周期が長い場合には過電
圧の制限効果が得られるが、数１０ＫＨz 〜１００ＫＨ
z 以上で高速スイッチングを行う場合にはゲ−ト容量の
放電時間を短くする必要があり、このためゲ−ト直列抵
抗Ｒg を低い値にするためゲ−ト入力インピ−ダンスが
低く、これが原因で過電圧制限回路８が動作してもても
ゲ−ト電位の速い立ち上がりが期待できないため、十分
な過電圧の制限効果が得られないという問題がある。ま
た、図４に示す従来の過電圧制限回路では、過電圧制限
回路としてのアバランシェダイオ−ド９に流し得るサ−
ジ電流値に限界があるため、過電圧の制限効果にも制限
があり、ことに高速スイッチングを行う場合には十分な
過電圧の制限効果が得られないという問題があり、その
改善が求められている。
【０００６】この発明の目的は、高速スイッチングを行
う場合にも過電圧の制限効果が得られ、かつ過電圧制限
時に流せるサ−ジ電流が大きい過電圧制限回路を得るこ
とにある。
う場合にも過電圧の制限効果が得られ、かつ過電圧制限
時に流せるサ−ジ電流が大きい過電圧制限回路を得るこ
とにある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、この発明によれば、主直流電源およびインダクタン
スに直列接続されてインダクタンスに流れる電流をオン
オフ制御する自己消弧形半導体装置のタ−ンオフ時にお
ける過電圧の制限回路であって、アバランシェダイオ−
ドとそのアノ−ド側に直列接続されたシリコンサ−ジア
ブソ−バとの直列回路からなり、この直列回路のアバラ
ンシェダイオ−ドを自己消弧形半導体装置の非接地主端
子側に，シリコンサ−ジアブソ−バを制御端子側に接続
してなるものとする。
に、この発明によれば、主直流電源およびインダクタン
スに直列接続されてインダクタンスに流れる電流をオン
オフ制御する自己消弧形半導体装置のタ−ンオフ時にお
ける過電圧の制限回路であって、アバランシェダイオ−
ドとそのアノ−ド側に直列接続されたシリコンサ−ジア
ブソ−バとの直列回路からなり、この直列回路のアバラ
ンシェダイオ−ドを自己消弧形半導体装置の非接地主端
子側に，シリコンサ−ジアブソ−バを制御端子側に接続
してなるものとする。
【０００８】シリコンサ−ジアブソ−バの降伏電圧Ｖsb
がアバランシェダイオ−ドのアバランシェ突入時の動作
抵抗Ｒadと過電圧制限時に流れる電流Ｉadとの積から求
まる電圧Ｖadより高く、かつシリコンサ−ジアブソ−バ
の降伏電圧Ｖsbとアバランシェダイオ−ドの降伏電圧Ｖ
abとの和が自己消弧形半導体装置の降伏電圧と同等また
はそれ以下であるものとする。
がアバランシェダイオ−ドのアバランシェ突入時の動作
抵抗Ｒadと過電圧制限時に流れる電流Ｉadとの積から求
まる電圧Ｖadより高く、かつシリコンサ−ジアブソ−バ
の降伏電圧Ｖsbとアバランシェダイオ−ドの降伏電圧Ｖ
abとの和が自己消弧形半導体装置の降伏電圧と同等また
はそれ以下であるものとする。
【０００９】過電圧制限時に自己消弧形半導体装置の制
御端子に加わる電圧の最大値Ｖgmaxが、自己消弧形半導
体装置の制御端子直列抵抗値をＲg ，制御端子の保証耐
圧値をＶgSとしたとき、Ｖgmax＝｛Ｒg ／（Ｒg ＋Ｒa
d）｝Ｖsb≦ＶgSなる条件式を満たしてなるものとす
る。
御端子に加わる電圧の最大値Ｖgmaxが、自己消弧形半導
体装置の制御端子直列抵抗値をＲg ，制御端子の保証耐
圧値をＶgSとしたとき、Ｖgmax＝｛Ｒg ／（Ｒg ＋Ｒa
d）｝Ｖsb≦ＶgSなる条件式を満たしてなるものとす
る。
【００１０】
【作用】この発明において、過電圧制限回路をアバラン
シェダイオ−ドとそのアノ−ド側に直列接続されたシリ
コンサ−ジアブソ−バとの直列回路とし、この直列回路
のアバランシェダイオ−ドを自己消弧形半導体装置の非
接地主端子側に，シリコンサ−ジアブソ−バを制御端子
側に接続するよう構成したことにより、高速でスイッチ
ング動作する自己消弧形半導体装置のタ−ンオフ過程に
おいて、その主端子間に発生した過電圧がアバランシェ
ダイオ−ドの降伏電圧とシリコンサ−ジアブソ−バの降
伏電圧の和に相当する電圧を越えると、シリコンサ−ジ
アブソ−バが瞬時に保持電流領域（タ−ンオン状態）と
なって大きな保持電流の供給源となり、過電圧制限回路
に自己消弧形半導体装置をオンさせるに必要な電流が流
れ、自己消弧形半導体装置の制御端子にはシリコンサ−
ジアブソ−バの降伏電圧をアバランシェダイオ−ドの動
作抵抗とゲ−ト直列抵抗とで分圧した電圧が印加される
ので、自己消弧形半導体装置はその制御端子電位がしき
い値以上に瞬時に上昇してオン状態となり、主回路電流
の遮断によってインダクタンスに蓄積された励磁エネル
ギ−を自己消弧形半導体装置を介して接地側に流すこと
になり、自己消弧形半導体装置のタ−ンオフ時に発生す
る過電圧をその発生源であるインダクタンスの励磁エネ
ルギ−を自己消弧形半導体装置が吸収することによって
抑制する機能が得られる。
シェダイオ−ドとそのアノ−ド側に直列接続されたシリ
コンサ−ジアブソ−バとの直列回路とし、この直列回路
のアバランシェダイオ−ドを自己消弧形半導体装置の非
接地主端子側に，シリコンサ−ジアブソ−バを制御端子
側に接続するよう構成したことにより、高速でスイッチ
ング動作する自己消弧形半導体装置のタ−ンオフ過程に
おいて、その主端子間に発生した過電圧がアバランシェ
ダイオ−ドの降伏電圧とシリコンサ−ジアブソ−バの降
伏電圧の和に相当する電圧を越えると、シリコンサ−ジ
アブソ−バが瞬時に保持電流領域（タ−ンオン状態）と
なって大きな保持電流の供給源となり、過電圧制限回路
に自己消弧形半導体装置をオンさせるに必要な電流が流
れ、自己消弧形半導体装置の制御端子にはシリコンサ−
ジアブソ−バの降伏電圧をアバランシェダイオ−ドの動
作抵抗とゲ−ト直列抵抗とで分圧した電圧が印加される
ので、自己消弧形半導体装置はその制御端子電位がしき
い値以上に瞬時に上昇してオン状態となり、主回路電流
の遮断によってインダクタンスに蓄積された励磁エネル
ギ−を自己消弧形半導体装置を介して接地側に流すこと
になり、自己消弧形半導体装置のタ−ンオフ時に発生す
る過電圧をその発生源であるインダクタンスの励磁エネ
ルギ−を自己消弧形半導体装置が吸収することによって
抑制する機能が得られる。
【００１１】シリコンサ−ジアブソ−バの降伏電圧Ｖsb
が、アバランシェダイオ−ドのアバランシェ突入時の動
作抵抗Ｒadと過電圧制限時に流れる電流Ｉadとの積から
求まる電圧Ｖadより高くなるよう構成すれば、過電圧検
出時にシリコンサ−ジアブソ−バを保持電流領域に保持
し、アバランシェダイオ−ドを介して半導体装置のゲ−
トに瞬時に駆動電流を供給することが可能となり、過電
圧制限回路の応答性を向上する機能が得られる。また、
シリコンサ−ジアブソ−バの降伏電圧Ｖsbとアバランシ
ェダイオ−ドの降伏電圧Ｖabとの和が自己消弧形半導体
装置の降伏電圧と同等またはそれ以下になるよう構成す
れば、過電圧制限回路の動作レベルを半導体装置の降伏
電圧以下に抑えて、安全性の高い保護動作を行える機能
が得られる。
が、アバランシェダイオ−ドのアバランシェ突入時の動
作抵抗Ｒadと過電圧制限時に流れる電流Ｉadとの積から
求まる電圧Ｖadより高くなるよう構成すれば、過電圧検
出時にシリコンサ−ジアブソ−バを保持電流領域に保持
し、アバランシェダイオ−ドを介して半導体装置のゲ−
トに瞬時に駆動電流を供給することが可能となり、過電
圧制限回路の応答性を向上する機能が得られる。また、
シリコンサ−ジアブソ−バの降伏電圧Ｖsbとアバランシ
ェダイオ−ドの降伏電圧Ｖabとの和が自己消弧形半導体
装置の降伏電圧と同等またはそれ以下になるよう構成す
れば、過電圧制限回路の動作レベルを半導体装置の降伏
電圧以下に抑えて、安全性の高い保護動作を行える機能
が得られる。
【００１２】過電圧制限時に自己消弧形半導体装置の制
御端子に加わる電圧の最大値Ｖgmaxが、自己消弧形半導
体装置の制御端子直列抵抗値をＲg ，制御端子の保証耐
圧値をＶgSとしたとき、Ｖgmax＝｛Ｒg ／（Ｒg ＋Ｒa
d）｝Ｖsb≦ＶgSなる条件式を満たすよう構成すれば、
過電圧制限時に自己消弧形半導体装置の制御端子にその
保証耐電圧を越える制御電圧が印加されることを防ぎ、
半導体装置をサ−ジ吸収部に併用することによって生ず
るトラブルを防止する機能が得られる。
御端子に加わる電圧の最大値Ｖgmaxが、自己消弧形半導
体装置の制御端子直列抵抗値をＲg ，制御端子の保証耐
圧値をＶgSとしたとき、Ｖgmax＝｛Ｒg ／（Ｒg ＋Ｒa
d）｝Ｖsb≦ＶgSなる条件式を満たすよう構成すれば、
過電圧制限時に自己消弧形半導体装置の制御端子にその
保証耐電圧を越える制御電圧が印加されることを防ぎ、
半導体装置をサ−ジ吸収部に併用することによって生ず
るトラブルを防止する機能が得られる。
【００１３】
【実施例】以下、この発明を実施例に基づいて説明す
る。図１はこの発明の実施例になる半導体装置の過電圧
制限回路をスイッチング電源装置の場合を例に示す接続
図であり、従来技術と同じ構成部分には同一参照符号を
付すことにより、重複した説明を省略する。図の場合、
ＩＧＢＴで構成される自己消弧形半導体装置１の非接地
側主端子（ドレイン端子）と制御端子（ゲ−ト端子）と
の間には、アバランシェダイオ−ド１２とそのアノ−ド
側に直列接続されたシリコンサ−ジアブソ−バ１３（両
方向タイプ）との直列回路からなる過電圧制限回路１１
がアバランシェダイオ−ド１２をゲ−ト端子側にして接
続される。
る。図１はこの発明の実施例になる半導体装置の過電圧
制限回路をスイッチング電源装置の場合を例に示す接続
図であり、従来技術と同じ構成部分には同一参照符号を
付すことにより、重複した説明を省略する。図の場合、
ＩＧＢＴで構成される自己消弧形半導体装置１の非接地
側主端子（ドレイン端子）と制御端子（ゲ−ト端子）と
の間には、アバランシェダイオ−ド１２とそのアノ−ド
側に直列接続されたシリコンサ−ジアブソ−バ１３（両
方向タイプ）との直列回路からなる過電圧制限回路１１
がアバランシェダイオ−ド１２をゲ−ト端子側にして接
続される。
【００１４】また、シリコンサ−ジアブソ−バ１３およ
びアバランシェダイオ−ド１２はその選択にあたり、次
の各項を満足するよう自己消弧形半導体装置との特性の
整合が行われる。即ち、１）シリコンサ−ジアブソ−バ
１３には、その降伏電圧Ｖsbをアバランシェダイオ−ド
１２のアバランシェ突入時の動作抵抗Ｒadと過電圧制限
時にアバランシェダイオ−ドに流れる電流Ｉadとの積か
ら求まる電圧Ｖadより高い電圧値とする。２）シリコン
サ−ジアブソ−バ１３の降伏電圧Ｖsbとアバランシェダ
イオ−ド１２の降伏電圧Ｖabとの和を、自己消弧形半導
体装置の降伏電圧と同等またはそれ以下とする。３）過
電圧制限時に自己消弧形半導体装置の制御端子に加わる
電圧の最大値Ｖgmaxを、自己消弧形半導体装置の制御端
子直列抵抗値をＲg ，制御端子の保証耐圧値をＶgSとし
たとき、Ｖgmax＝｛Ｒg ／（Ｒg＋Ｒad）｝Ｖsb≦ＶgS
なる条件式を満たす電圧値とする。
びアバランシェダイオ−ド１２はその選択にあたり、次
の各項を満足するよう自己消弧形半導体装置との特性の
整合が行われる。即ち、１）シリコンサ−ジアブソ−バ
１３には、その降伏電圧Ｖsbをアバランシェダイオ−ド
１２のアバランシェ突入時の動作抵抗Ｒadと過電圧制限
時にアバランシェダイオ−ドに流れる電流Ｉadとの積か
ら求まる電圧Ｖadより高い電圧値とする。２）シリコン
サ−ジアブソ−バ１３の降伏電圧Ｖsbとアバランシェダ
イオ−ド１２の降伏電圧Ｖabとの和を、自己消弧形半導
体装置の降伏電圧と同等またはそれ以下とする。３）過
電圧制限時に自己消弧形半導体装置の制御端子に加わる
電圧の最大値Ｖgmaxを、自己消弧形半導体装置の制御端
子直列抵抗値をＲg ，制御端子の保証耐圧値をＶgSとし
たとき、Ｖgmax＝｛Ｒg ／（Ｒg＋Ｒad）｝Ｖsb≦ＶgS
なる条件式を満たす電圧値とする。
【００１５】図２は実施例になる過電圧制限回路の動作
を説明するための電圧−電流特性線図である。図におい
て、過電圧制限回路１１の動作開始電圧Ｖsab は、シリ
コンサ−ジアブソ−バ１３の降伏電圧Ｖsbとアバランシ
ェダイオ−ド１２の降伏電圧Ｖabとの和，Ｖsab ＝Ｖsb
＋Ｖabに設定され、かつＶsab ≦自己消弧形半導体装置
の降伏電圧なる条件を満たすよう過電圧制限回路１１と
自己消弧形半導体装置１との特性の整合が行われる。ま
た、曲線２１はアバランシェダイオ−ド１２の電圧−電
流特性曲線であり、その降伏電圧Ｖabを越える電圧が印
加されると電流Ｉadが流れ、電圧降下Ｖad＝Ｒad×Ｉad
が生ずるため、その電圧はＶab＋Ｖadとなって電流依存
性を生ずる。さらに、シリコンサ−ジアブソ−バ１３の
降伏電圧Ｖsbをアバランシェダイオ−ド１２の電圧降下
Ｖad＝Ｒad×Ｉadより大きく設定することにより、過電
圧制限回路の動作開始電圧Ｖsab とアバランシェダイオ
−ド１２のクランプ電圧Ｖab＋Ｖadとの差に相当する図
中三角形部分２２がシリコンサ−ジアブソ−バ１３の保
持電流領域となる。
を説明するための電圧−電流特性線図である。図におい
て、過電圧制限回路１１の動作開始電圧Ｖsab は、シリ
コンサ−ジアブソ−バ１３の降伏電圧Ｖsbとアバランシ
ェダイオ−ド１２の降伏電圧Ｖabとの和，Ｖsab ＝Ｖsb
＋Ｖabに設定され、かつＶsab ≦自己消弧形半導体装置
の降伏電圧なる条件を満たすよう過電圧制限回路１１と
自己消弧形半導体装置１との特性の整合が行われる。ま
た、曲線２１はアバランシェダイオ−ド１２の電圧−電
流特性曲線であり、その降伏電圧Ｖabを越える電圧が印
加されると電流Ｉadが流れ、電圧降下Ｖad＝Ｒad×Ｉad
が生ずるため、その電圧はＶab＋Ｖadとなって電流依存
性を生ずる。さらに、シリコンサ−ジアブソ−バ１３の
降伏電圧Ｖsbをアバランシェダイオ−ド１２の電圧降下
Ｖad＝Ｒad×Ｉadより大きく設定することにより、過電
圧制限回路の動作開始電圧Ｖsab とアバランシェダイオ
−ド１２のクランプ電圧Ｖab＋Ｖadとの差に相当する図
中三角形部分２２がシリコンサ−ジアブソ−バ１３の保
持電流領域となる。
【００１６】上述のように回路定数の整合が行われた過
電圧制限回路１１を有する自己消弧形半導体装置１がド
ライブ回路４により動作中、自己消弧形半導体装置１の
タ−ンオフ過程で過電圧制限回路の動作開始電圧Ｖsab
を越える過電圧２５が発生すると、これを降伏電圧Ｖsb
で検知したシリコンサ−ジアブソ−バ１３が瞬時に保持
電流領域となってその抵抗が零近くに低下し、アバラン
シェダイオ−ド１２の負担電圧をその降伏電圧Ｖab以上
に押し上げるので、過電圧制限回路１１は導通状態とな
って電流Ｉadがゲ−ト直列抵抗Ｒg を介して接地側に流
れ、自己消弧形半導体装置１（ＩＧＢＴ）のゲ−ト電位
を瞬時にオン可能な電圧にまで昇圧し、ＩＧＢＴがオン
してトランス１の励磁エネルギ−を吸収するので、ＩＧ
ＢＴ１のタ−ンオフに際してパルストランス２に流れる
電流を遮断することによって発生する過電圧を、オン状
態となったＩＧＢＴ１がその原因となる励磁エネルギ−
を吸収することによって抑制することができる。従っ
て、シリコンサ−ジアブソ−バの持つ高速応答性を活か
して高速スイッチングを行う半導体装置に対する過電圧
制限の応答性が高く、かつサ−ジ耐量の大きい自己消弧
形半導体装置をサ−ジ吸収部に併用することによって過
電圧抑制機能に優れた構成が簡素な半導体装置の過電圧
制限回路が得られる。
電圧制限回路１１を有する自己消弧形半導体装置１がド
ライブ回路４により動作中、自己消弧形半導体装置１の
タ−ンオフ過程で過電圧制限回路の動作開始電圧Ｖsab
を越える過電圧２５が発生すると、これを降伏電圧Ｖsb
で検知したシリコンサ−ジアブソ−バ１３が瞬時に保持
電流領域となってその抵抗が零近くに低下し、アバラン
シェダイオ−ド１２の負担電圧をその降伏電圧Ｖab以上
に押し上げるので、過電圧制限回路１１は導通状態とな
って電流Ｉadがゲ−ト直列抵抗Ｒg を介して接地側に流
れ、自己消弧形半導体装置１（ＩＧＢＴ）のゲ−ト電位
を瞬時にオン可能な電圧にまで昇圧し、ＩＧＢＴがオン
してトランス１の励磁エネルギ−を吸収するので、ＩＧ
ＢＴ１のタ−ンオフに際してパルストランス２に流れる
電流を遮断することによって発生する過電圧を、オン状
態となったＩＧＢＴ１がその原因となる励磁エネルギ−
を吸収することによって抑制することができる。従っ
て、シリコンサ−ジアブソ−バの持つ高速応答性を活か
して高速スイッチングを行う半導体装置に対する過電圧
制限の応答性が高く、かつサ−ジ耐量の大きい自己消弧
形半導体装置をサ−ジ吸収部に併用することによって過
電圧抑制機能に優れた構成が簡素な半導体装置の過電圧
制限回路が得られる。
【００１７】また、過電圧制限回路１１が動作して電流
Ｉadがゲ−ト直列抵抗Ｒg を介して接地側に流れたと
き、自己消弧形半導体装置１のゲ−トにはシリコンサ−
ジアブソ−バの降伏電圧Ｖsbをアバランシェダイオ−ド
１３のアバランシェ突入時の動作抵抗Ｒadとゲ−ト直列
抵抗Ｒg とで分圧したゲ−ト電圧Ｖｇ＝｛Ｒg ／（Ｒg
＋Ｒad）｝Ｖsbが印加される。自己消弧形半導体装置１
を瞬時にオンさせるためには、シリコンサ−ジアブソ−
バの降伏電圧Ｖsbをアバランシェダイオ−ド１２の電圧
降下Ｖad＝Ｒad×Ｉadより大きく設定する必要があるこ
とは先に説明したが、逆にゲ−ト電圧が高すぎると自己
消弧形半導体装置のドレイン−ゲ−ト間に異常電流が流
れて破壊事故につながる危険性がある。従って、このよ
うなトラブルを回避するためにはゲ−ト電圧の最大値Ｖ
gmaxが自己消弧形半導体装置１の制御端子の耐圧保証値
Ｖgsを越えないという条件が必要であり、過電圧制限回
路１１は｛Ｒg ／（Ｒg ＋Ｒad）｝Ｖsb≦ＶgSなる条件
式を満たすよう例えばシリコンサ−ジアブソ−バ１３の
降伏電圧Ｖsbの上限値が設定される。
Ｉadがゲ−ト直列抵抗Ｒg を介して接地側に流れたと
き、自己消弧形半導体装置１のゲ−トにはシリコンサ−
ジアブソ−バの降伏電圧Ｖsbをアバランシェダイオ−ド
１３のアバランシェ突入時の動作抵抗Ｒadとゲ−ト直列
抵抗Ｒg とで分圧したゲ−ト電圧Ｖｇ＝｛Ｒg ／（Ｒg
＋Ｒad）｝Ｖsbが印加される。自己消弧形半導体装置１
を瞬時にオンさせるためには、シリコンサ−ジアブソ−
バの降伏電圧Ｖsbをアバランシェダイオ−ド１２の電圧
降下Ｖad＝Ｒad×Ｉadより大きく設定する必要があるこ
とは先に説明したが、逆にゲ−ト電圧が高すぎると自己
消弧形半導体装置のドレイン−ゲ−ト間に異常電流が流
れて破壊事故につながる危険性がある。従って、このよ
うなトラブルを回避するためにはゲ−ト電圧の最大値Ｖ
gmaxが自己消弧形半導体装置１の制御端子の耐圧保証値
Ｖgsを越えないという条件が必要であり、過電圧制限回
路１１は｛Ｒg ／（Ｒg ＋Ｒad）｝Ｖsb≦ＶgSなる条件
式を満たすよう例えばシリコンサ−ジアブソ−バ１３の
降伏電圧Ｖsbの上限値が設定される。
【００１８】
【発明の効果】この発明は前述のように、過電圧制限回
路をアバランシェダイオ−ドとそのアノ−ド側に直列接
続されたシリコンサ−ジアブソ−バとの直列回路とし、
この直列回路を自己消弧形半導体装置の非接地主端子と
制御端子との間に接続するよう構成した。その結果、シ
リコンサ−ジアブソ−バの優れた過電圧応答性を生かし
て自己消弧形半導体装置を瞬時にオンさせ、かつ自己消
弧形半導体装置の優れたサ−ジ耐量を利用して過電圧の
発生源となるインダクタンスの励磁エネルギ−を吸収で
きるので、アバランシェダイオ−ドのみを用いた従来の
過電圧制限回路で問題となった半導体装置の高周波スイ
ッチングに対する制約，吸収できるエネルギ−の制約な
どが排除され、高周波スイッチングを行うスイッチング
電源などに適用して信頼性の高い過電圧抑制効果が得ら
れる過電圧制限回路を備えた半導体装置を提供すること
ができる。
路をアバランシェダイオ−ドとそのアノ−ド側に直列接
続されたシリコンサ−ジアブソ−バとの直列回路とし、
この直列回路を自己消弧形半導体装置の非接地主端子と
制御端子との間に接続するよう構成した。その結果、シ
リコンサ−ジアブソ−バの優れた過電圧応答性を生かし
て自己消弧形半導体装置を瞬時にオンさせ、かつ自己消
弧形半導体装置の優れたサ−ジ耐量を利用して過電圧の
発生源となるインダクタンスの励磁エネルギ−を吸収で
きるので、アバランシェダイオ−ドのみを用いた従来の
過電圧制限回路で問題となった半導体装置の高周波スイ
ッチングに対する制約，吸収できるエネルギ−の制約な
どが排除され、高周波スイッチングを行うスイッチング
電源などに適用して信頼性の高い過電圧抑制効果が得ら
れる過電圧制限回路を備えた半導体装置を提供すること
ができる。
【００１９】また、シリコンサ−ジアブソ−バおよびア
バランシェダイオ−ドの降伏電圧を始めとする過電圧制
限回路の回路定数と、自己消弧形半導体装置の回路定数
との整合条件の決め方により、過電圧応答性能および過
電圧クランプ性能の優れた過電圧制限回路が得られると
ともに、従来必要とした自己消弧形半導体装置のスナバ
回路も不要になるので、簡素な構成の過電圧制限回路を
備えた半導体装置を経済的にも有利に提供できる利点が
得られる。
バランシェダイオ−ドの降伏電圧を始めとする過電圧制
限回路の回路定数と、自己消弧形半導体装置の回路定数
との整合条件の決め方により、過電圧応答性能および過
電圧クランプ性能の優れた過電圧制限回路が得られると
ともに、従来必要とした自己消弧形半導体装置のスナバ
回路も不要になるので、簡素な構成の過電圧制限回路を
備えた半導体装置を経済的にも有利に提供できる利点が
得られる。
【図１】この発明の実施例になる半導体装置の過電圧制
限回路をスイッチング電源装置の場合を例に示す接続図
限回路をスイッチング電源装置の場合を例に示す接続図
【図２】実施例になる過電圧制限回路の動作を説明する
ための電圧−電流特性線図
ための電圧−電流特性線図
【図３】半導体装置の従来の過電圧制限回路をスイッチ
ング電源装置の場合を例に簡略化して示す接続図
ング電源装置の場合を例に簡略化して示す接続図
【図４】異なる従来の半導体装置の過電圧制限回路を示
す接続図
す接続図
１ 半導体装置（自己消弧形半導体装置） ２ インダクタンス（パルストランス） ３ 主直流電源 ４ ドライブ回路 ４Ａ プリドライブ回路 ５ ドライブ電源 ６ 制御信号源 ７ スナバ回路 ８ 過電圧制限回路 ９ 過電圧制限回路（アバランシェダイオ−ド） １１ 過電圧制限回路 １２ アバランシェダイオ−ド １３ シリコンサ−ジアブソ−バ ２１ アバランシェダイオ−ドの電圧−電流特性曲線 ２２ シリコンサ−ジアブソ−バの保持電流領域 Ｑ1 オン用スイッチング素子 Ｑ2 オフ用スイッチング素子 Ｖsab 過電圧制限回路の動作開始電圧 Ｖab アバランシェダイオ−ドの降伏電圧 Ｖsb シリコンサ−ジアブソ−バの降伏電圧 Ｖad アバランシェダイオ−ドの電圧降下 Ｉad 過電圧制限時の動作電流
Claims (3)
- 【請求項１】主直流電源およびインダクタンスに直列接
続されてインダクタンスに流れる電流をオンオフ制御す
る自己消弧形半導体装置のタ−ンオフ時における過電圧
の制限回路であって、アバランシェダイオ−ドとそのア
ノ−ド側に直列接続されたシリコンサ−ジアブソ−バと
の直列回路からなり、この直列回路のアバランシェダイ
オ−ドを自己消弧形半導体装置の非接地主端子側に，シ
リコンサ−ジアブソ−バを制御端子側に接続してなるこ
とを特徴とする半導体装置の過電圧制限回路。 - 【請求項２】シリコンサ−ジアブソ−バの降伏電圧Ｖsb
がアバランシェダイオ−ドのアバランシェ突入時の動作
抵抗Ｒadと過電圧制限時に流れる電流Ｉadとの積から求
まる電圧Ｖadより高く、かつシリコンサ−ジアブソ−バ
の降伏電圧Ｖsbとアバランシェダイオ−ドの降伏電圧Ｖ
abとの和が自己消弧形半導体装置の降伏電圧と同等また
はそれ以下であることを特徴とする請求項１記載の半導
体装置の過電圧制限回路。 - 【請求項３】過電圧制限時に自己消弧形半導体装置の制
御端子に加わる電圧の最大値Ｖgmaxが、自己消弧形半導
体装置の制御端子直列抵抗値をＲg ，制御端子の保証耐
圧値をＶgSとしたとき、Ｖgmax＝｛Ｒg ／（Ｒg ＋Ｒa
d）｝Ｖsb≦ＶgSなる条件式を満たしてなることを特徴
とする請求項２記載の半導体装置の過電圧制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5312359A JPH07170654A (ja) | 1993-12-14 | 1993-12-14 | 半導体装置の過電圧制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5312359A JPH07170654A (ja) | 1993-12-14 | 1993-12-14 | 半導体装置の過電圧制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07170654A true JPH07170654A (ja) | 1995-07-04 |
Family
ID=18028304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5312359A Pending JPH07170654A (ja) | 1993-12-14 | 1993-12-14 | 半導体装置の過電圧制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07170654A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077718A (ja) * | 1998-08-27 | 2000-03-14 | Hewlett Packard Co <Hp> | 発光ダイオ―ド組立体 |
| JP2016501501A (ja) * | 2012-12-19 | 2016-01-18 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 増幅器カスケードデバイスの静電放電保護 |
-
1993
- 1993-12-14 JP JP5312359A patent/JPH07170654A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077718A (ja) * | 1998-08-27 | 2000-03-14 | Hewlett Packard Co <Hp> | 発光ダイオ―ド組立体 |
| JP2016501501A (ja) * | 2012-12-19 | 2016-01-18 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 増幅器カスケードデバイスの静電放電保護 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6906574B2 (en) | Drive circuit for driving power semiconductor device | |
| US5485341A (en) | Power transistor overcurrent protection circuit | |
| EP0467681A2 (en) | Drive circuit for current sense IGBT | |
| JP3917156B2 (ja) | 過電圧を制限する方法および回路構成 | |
| US20140203843A1 (en) | Desaturation Detection Circuit For Use Between The Desaturation Detection Input Of An Optocoupler And The Output Of A Power Switching Device | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| US10243356B2 (en) | Overvoltage protection device | |
| JPH0653795A (ja) | 半導体装置 | |
| JPH0531323B2 (ja) | ||
| JPH0964707A (ja) | 半導体出力回路装置 | |
| CN214045000U (zh) | 一种desat短路过流检测保护电路、驱动电路 | |
| JP6298735B2 (ja) | 半導体駆動装置ならびにそれを用いた電力変換装置 | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| US5945868A (en) | Power semiconductor device and method for increasing turn-on time of the power semiconductor device | |
| JP4413482B2 (ja) | 電力用半導体素子の駆動回路 | |
| JPH07170654A (ja) | 半導体装置の過電圧制限回路 | |
| JP3649154B2 (ja) | 過電流保護装置 | |
| JP3661813B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP3453718B2 (ja) | 電流の遮断装置 | |
| JPH07147726A (ja) | 半導体装置の過電圧制限回路 | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 | |
| JPH06105448A (ja) | 保護機能を備えたスイッチ装置 | |
| CN112468131B (zh) | 驱动电路和驱动装置 | |
| JPH07143734A (ja) | 電圧駆動形素子の駆動回路 | |
| JP3340786B2 (ja) | パワートランジスタの過電流保護回路 |