KR20150077328A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20150077328A
KR20150077328A KR1020140185931A KR20140185931A KR20150077328A KR 20150077328 A KR20150077328 A KR 20150077328A KR 1020140185931 A KR1020140185931 A KR 1020140185931A KR 20140185931 A KR20140185931 A KR 20140185931A KR 20150077328 A KR20150077328 A KR 20150077328A
Authority
KR
South Korea
Prior art keywords
pixel
pixels
reset
driving transistor
sub
Prior art date
Application number
KR1020140185931A
Other languages
English (en)
Other versions
KR101687456B1 (ko
Inventor
히로유끼 기무라
데쯔오 모리따
히로시 다바다께
Original Assignee
가부시키가이샤 재팬 디스프레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 재팬 디스프레이 filed Critical 가부시키가이샤 재팬 디스프레이
Publication of KR20150077328A publication Critical patent/KR20150077328A/ko
Application granted granted Critical
Publication of KR101687456B1 publication Critical patent/KR101687456B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/007—Use of pixel shift techniques, e.g. by mechanical shift of the physical pixels or by optical shift of the perceived pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/84—Parallel electrical configurations of multiple OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/86—Series electrical configurations of multiple OLEDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/046—Pixel structures with an emissive area and a light-modulating area combined in one pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/062—Waveforms for resetting a plurality of scan lines at a time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/123—Frame memory handling using interleaving

Abstract

일 실시예에 따르면, 발광색이 다른 복수의 서브 화소(SPX)를 포함하고 기판 상에 매트릭스 형상으로 배치된 복수의 화소(PX)와, 상기 서브 화소(SPX)는 발광 소자(OLED)와, 상기 발광 소자(OLED)에 구동 전류를 공급하는 화소 회로를 포함하는, 상기 화소(PX)가 배열되는 행을 따라서 배치된 복수의 주사선(Sga 내지 Sgd)과, 상기 화소(PX)가 배열되는 열을 따라서 배치된 복수의 영상 신호선(VL)과, 상기 화소(PX)가 배열되는 행 또는 열을 따라서 배치된 복수의 리셋 전원선(Sgr)과, 제1 전원선(PSH)과, 상기 복수의 주사선(Sga 내지 Sgd)에 순차 제어 신호를 공급해서 상기 화소를 행 단위로 순차 주사하는 주사선 구동 회로(YDR)와, 상기 영상 신호선(VL)에 상기 순차 주사에 합하여 영상 신호를 공급하는 신호선 구동 회로(XDR)를 구비하는 표시 장치로서, 적어도 하나의 상기 서브 화소(SPX)는, 제1 단자가 상기 제1 전원선(PSH)에 접속되고, 제어 단자가 제1 주사선(Sga)에 접속된 출력 스위치(BCT)와, 제1 단자가 상기 출력 스위치(BCT)의 제2 단자에 접속되고, 제2 단자가 상기 발광 소자(OLED)의 한쪽의 전극에 접속된 구동 트랜지스터(DRT)와, 상기 구동 트랜지스터(DRT)의 제어 단자와 제2 단자 사이에 접속된 축적 용량(Cs)과, 제1 단자가 상기 구동 트랜지스터(DRT)의 제어 단자에 접속되고, 제2 단자가 상기 영상 신호선(VL)에 접속되고, 제어 단자가 제2 주사선(Sgb)에 접속된 화소 스위치(SST)와, 제1 단자가 상기 리셋 전원선(Sgr)에 접속하고, 제2 단자가 상기 구동 트랜지스터(DRT)의 제1 단자 또는 제2 단자에 접속하고, 제어 단자가 제3 주사선(Sgc)에 접속된 리셋 스위치(RST)를 구비하고, 상기 출력 스위치(BCT)는, 적어도 하나의 상기 화소(PX)에 포함되는 복수의 서브 화소(SPX)에서 공용된다.

Description

표시 장치{DISPLAY DEVICE}
관련 출원에 대한 상호 참조
본 출원은 2013년 12월 27일자로 출원된 일본 특허 출원 번호 제2013-270960호에 기초하고 그로부터 우선권을 주장하는 것으로, 그 전체 내용은 본원에 참조로서 포함된다.
기술분야
본원에 설명된 실시예들은 일반적으로 표시 장치에 관한 것이다.
최근, 박형, 경량, 저소비 전력의 특징을 살려, 액정 표시 장치에 대표되는 평면 표시 장치의 수요가 급속하게 신장하고 있다. 그 중에서도, 화소를 온 상태와 오프 상태로 전기적으로 전환, 또한 온 상태의 화소에의 영상 신호를 유지하는 화소 스위치를 각 화소에 설치한 액티브 매트릭스형 표시 장치는, 휴대 정보 기기를 비롯하여 다양한 디스플레이에 이용되고 있다.
이와 같은 평면형의 액티브 매트릭스형 표시 장치로서, 자기 발광 소자를 사용한 유기 EL 표시 장치가 주목되어, 활발히 연구 개발이 행해지고 있다. 유기 EL 표시 장치는 백라이트를 필요로 하지 않고, 고속의 응답성으로부터 동화상 재생에 적합하고, 또한 저온에서 휘도 저하하지 않기 위해 한랭지에서의 사용에도 적합하다고 하는 특징을 갖고 있다.
일반적으로, 유기 EL 표시 장치는, 복수행, 복수열로 나란히 설치된 복수의 화소를 구비하고 있다. 각 화소는, 자기 발광 소자인 유기 EL 소자 및 유기 EL 소자에 구동 전류를 공급하는 화소 회로에 의해 구성되고, 유기 EL 소자의 발광 휘도를 제어함으로써 표시 동작을 행한다.
화소 회로의 구동 방식으로서는, 전압 신호에 의해 행하는 방식이 알려져 있다. 또한, 전압 전원을 스위칭하고, 로우, 하이를 전환함과 함께, 영상 신호 배선으로부터 영상 신호 및 초기화 신호의 양쪽을 출력함으로써, 화소의 구성 소자수와 배선수를 삭감하고, 화소의 레이아웃 면적을 작게 함으로써 고정밀화를 도모한 표시 장치가 제안되어 있다.
그런데, 최근, 화소의 고정밀화가 한층 요구되고 있다. 화소의 사이즈가 축소되면, 각 화소의 복수의 소자를 소정의 영역 내에 배치하는 것이 곤란하게 되어 오고 있다.
본 발명은 이상의 점을 감안하여 이루어진 것이며, 그 목적은 고정밀의 표시 장치를 제공하는 데 있다.
본 발명의 다양한 특징을 구현하는 일반적인 구조가 이제 도면들을 참조하여 설명될 것이다. 도면들 및 연관된 설명들은 본 발명의 실시예들을 예시하기 위해 제공되고, 본 발명의 범주를 한정하지 않는다.
도 1은 제1 실시 형태에 따른 표시 장치를 개략적으로 도시하는 예시적인 평면도이다.
도 2는 제1 실시 형태에 따른 표시 장치의 화소의 등가 회로를 도시하는 예시적인 도면이다.
도 3은 제1 실시 형태에 따른 표시 장치의 화소를 구성하는 서브 화소의 등가 회로를 도시하는 예시적인 도면이다.
도 4는 제1 실시 형태에 따른 표시 장치에 채용 가능한 구조의 일례를 개략적으로 도시하는 예시적인 부분 단면도이다.
도 5는 제1 실시 형태에 따른 표시 장치를 도시하는 예시적인 부분 단면도이며, 구동 트랜지스터, 출력 스위치, 고전위 전원선 및 보조 용량을 도시하는 예시적인 도면이다.
도 6은 제1 실시 형태에 따른 표시 장치의 표시 동작 시의 주사선 구동 회로의 제어 신호를 도시하는 예시적인 타이밍 차트이다.
도 7은 제1 실시 형태의 변형예에 따른 표시 동작 시의 주사선 구동 회로의 제어 신호를 도시하는 예시적인 타이밍 차트이다.
도 8은 제1 실시 형태에 따른 표시 장치의 흑색 삽입 시의 주사선 구동 회로의 제어 신호를 도시하는 예시적인 타이밍 차트이다.
도 9는 제2 실시 형태에 따른 표시 장치를 개략적으로 도시하는 예시적인 평면도이다.
도 10은 제2 실시 형태에 따른 표시 장치의 화소의 등가 회로를 도시하는 예시적인 도면이다.
도 11은 제2 실시 형태의 변형예에 따른 표시 장치의 등가 회로를 도시하는 예시적인 도면이다.
도 12는 제2 실시 형태의 변형예에 따른 표시 장치의 등가 회로를 도시하는 예시적인 도면이다.
도 13은 제3 실시 형태에 따른 표시 장치를 개략적으로 도시하는 예시적인 평면도이다.
도 14는 제3 실시 형태에 따른 표시 장치의 화소의 등가 회로를 도시하는 예시적인 도면이다.
도 15는 제3 실시 형태에 따른 실시예의 표시 장치를 도시하는 평면도이며, 전체적인 개략 구조를 도시하는 도면이다.
도 16은 제3 실시 형태에 따른 실시예의 표시 장치를 도시하는 평면도이며, 전체적인 개략 구조를 도시하는 예시적인 도면이다.
도 17은 제3 실시 형태의 변형예에 따른 표시 장치의 등가 회로를 도시하는 예시적인 도면이다.
도 18은 제3 실시 형태의 변형예에 따른 표시 장치의 등가 회로를 도시하는 예시적인 도면이다.
도 19는 본 실시 형태에 따른 표시 장치의 레이아웃을 효율화하기 위한 복수의 화소(PX)의 배치 구성을 도시하는 예시적인 도면이다.
도 20은 본 실시 형태에 따른 표시 장치의 레이아웃을 효율화하기 위한 복수의 화소(PX)의 배치 구성을 도시하는 예시적인 도면이다.
도 21은 본 실시 형태에 따른 표시 장치의 레이아웃을 효율화하기 위한 복수의 화소(PX)의 배치 구성을 도시하는 예시적인 도면이다.
도 22는 본 실시 형태에 따른 표시 장치의 레이아웃을 효율화하기 위한 복수의 화소(PX)의 배치 구성을 도시하는 예시적인 도면이다.
도 23은 본 실시 형태에 따른 표시 장치의 표시 동작 시의 주사선 구동 회로의 제어 신호를 나타내는 일 실시예에 있어서의 예시적인 타이밍 차트이다.
도 24는 본 실시 형태에 따른 표시 장치의 표시 동작 시의 주사선 구동 회로의 제어 신호를 나타내는 다른 실시예에 있어서의 예시적인 타이밍 차트이다.
첨부된 도면들을 참조하여 이하에 다양한 실시예들이 설명된다.
일반적으로, 일 실시예에 따르면, 발광색이 다른 복수의 서브 화소(SPX)를 포함하고 기판 상에 매트릭스 형상으로 배치된 복수의 화소(PX)와, 상기 서브 화소(SPX)는 발광 소자(OLED)와, 상기 발광 소자(OLED)에 구동 전류를 공급하는 화소 회로를 포함하는, 상기 화소(PX)가 배열되는 행을 따라서 배치된 복수의 주사선(Sga 내지 Sgd)과, 상기 화소(PX)가 배열되는 열을 따라서 배치된 복수의 영상 신호선(VL)과, 상기 화소(PX)가 배열되는 행 또는 열을 따라서 배치된 복수의 리셋 전원선(Sgr)과, 제1 전원선(PSH)과, 상기 복수의 주사선(Sga 내지 Sgd)에 순차 제어 신호를 공급해서 상기 화소를 행 단위로 순차 주사하는 주사선 구동 회로(YDR)와, 상기 영상 신호선(VL)에 상기 순차 주사에 동기해서 영상 신호를 공급하는 신호선 구동 회로(XDR)를 구비하는 표시 장치로서, 적어도 하나의 상기 서브 화소(SPX)는, 제1 단자가 상기 제1 전원선(PSH)에 접속되고, 제어 단자가 제1 주사선(Sga)에 접속된 출력 스위치(BCT)와, 제1 단자가 상기 출력 스위치(BCT)의 제2 단자에 접속되고, 제2 단자가 상기 발광 소자(OLED)의 한쪽의 전극에 접속된 구동 트랜지스터(DRT)와, 상기 구동 트랜지스터(DRT)의 제어 단자와 제2 단자 사이에 접속된 축적 용량(Cs)과, 제1 단자가 상기 구동 트랜지스터(DRT)의 제어 단자에 접속되고, 제2 단자가 상기 영상 신호선(VL)에 접속되고, 제어 단자가 제2 주사선(Sgb)에 접속된 화소 스위치(SST)와, 제1 단자가 상기 리셋 전원선(Sgr)에 접속하고, 제2 단자가 상기 구동 트랜지스터(DRT)의 제1 단자 또는 제2 단자에 접속하고, 제어 단자가 제3 주사선(Sgc)에 접속된 리셋 스위치(RST)를 구비하고, 상기 출력 스위치(BCT)는 적어도 하나의 상기 화소(PX)에 포함되는 복수의 서브 화소(SPX)에서 공용되는 표시 장치가 개시된다.
이하에, 본 발명의 각 실시 형태에 대해, 도면을 참조하면서 설명한다.
또한, 개시는 어디까지나 일례에 지나지 않고, 당업자에 있어서, 발명의 주 요지를 보유한 상태에서의 적절한 변경에 대해 용이하게 상도할 수 있는 것에 대해서는, 당연히 본 발명의 범위에 함유되는 것이다. 또한, 도면은 설명을 보다 명확하게 하기 위해, 실제의 형태에 비해, 각 부의 폭, 두께, 형상 등에 대해 모식적으로 표시되는 경우가 있지만, 어디까지나 일례이며, 본 발명의 해석을 한정하는 것은 아니다. 또한, 본 명세서와 각 도면에 있어서, 이미 기재된 도면에 관해서 전술한 것과 마찬가지의 요소에는, 동일한 부호를 부여하여, 상세한 설명을 적절하게 생략하는 경우가 있다.
이 실시 형태에 있어서, 표시 장치는, 액티브 매트릭스형의 표시 장치이며, 보다 상세하게는 액티브 매트릭스형의 유기 EL(일렉트로 루미네센스) 표시 장치이다.
[제1 실시 형태]
도 1은, 제1 실시 형태에 따른 표시 장치를 개략적으로 도시하는 평면도이다. 도 1에 도시하는 바와 같이, 제1 실시 형태에 따른 표시 장치는, 예를 들어 2인치 이상의 액티브 매트릭스형의 표시 장치로서 구성되고, 표시 패널(DP)과, 표시 패널(DP)의 동작을 제어하는 컨트롤러(12)를 포함하고 있다. 이 실시 형태에 있어서, 표시 패널(DP)은 유기 EL 패널이다.
표시 패널(DP)은 유리판 등의 광투과성을 갖는 절연 기판(SUB), 절연 기판(SUB)의 직사각 형상의 표시 영역(R1) 상에 매트릭스 형상으로 배열된 m×n개의 화소(PX), 복수개의 제1 주사선[Sga(1 내지 m)]과, 복수개의 제2 주사선[Sgb(1 내지 m)]과, 복수개의 제3 주사선[Sgc(1 내지 m)]과, 복수개의 제4 주사선[Sgd(1 내지 m)]과, 복수개의 리셋 전원선[Sgr(1 내지 m)]과, 복수개의 영상 신호선[VLa(1 내지 n)]과, 복수개의 영상 신호선[VLb(1 내지 n)]을 구비하고 있다.
화소(PX)는, 예를 들어, RGBW 정사각 화소[RGBW의 4개의 서브 화소(SPX)가 정사각 배열화된 화소]이다. 화소(PX)는 열방향(Y)으로 m개, 행방향(X)으로 n개 배열되어 있다. 제1 주사선(Sga), 제2 주사선(Sgb), 제3 주사선(Sgc), 제4 주사선(Sgd) 및 리셋 전원선(Sgr)은 행방향(X)으로 연장되어 설치되어 있다. 영상 신호선(VLa, VLb)은 열방향(Y)으로 연장되어 설치되어 있다.
제1 주사선[Sga(1 내지 m)]은 제어 신호[BG(1 내지 m)]를 출력한다. 제2 주사선[Sgb(1 내지 m)] 및 제3 주사선[Sgc(1 내지 m)]은, 각각 제어 신호[SG1(1 내지 m)] 및 제어 신호[SG2(1 내지 m)]를 출력한다. 제4 주사선[Sgd(1 내지 m)]은 리셋 신호[RG(1 내지 m)]를 출력한다. 리셋 전원선[Sgr(1 내지 m)]은 리셋 전압(Vrst)을 출력한다. 영상 신호선[VLa(1 내지 n)] 및 영상 신호선[VLb(1 내지 n)]은, 각각 계조 전압 신호[Vsig1(1 내지 n)] 및 계조 전압 신호[Vsig2(1 내지 n)]를 출력한다.
표시 패널(DP)은, 제1 주사선(Sga), 제2 주사선(Sgb), 제3 주사선(Sgc), 제4 주사선(Sgd)을 화소(PX)의 행마다 순서대로 구동하는 주사선 구동 회로(YDR1, YDR2), 영상 신호선(VLa, VLb)을 구동하는 신호선 구동 회로(XDR)를 구비하고 있다. 주사선 구동 회로(YDR1, YDR2) 및 신호선 구동 회로(XDR)는 절연 기판(SUB)의 표시 영역(R1) 외측의 비표시 영역(R2) 상에 일체적으로 형성되어 있다.
도 2는 도 1의 표시 장치의 화소(PX)의 등가 회로를 도시하는 도면이다.
화소(PX)는 상술한 바와 같이 RGBW 정사각 화소이며, 대략적으로 좌측 상방에 적색(R)용의 서브 화소(SPX), 우측 상방에 녹색(G)용의 서브 화소(SPX), 좌측 하방에 무채색(W)용의 서브 화소(SPX), 우측 하방에 청색(B)용의 서브 화소(SPX)를 배치하고 있다. 또한, 상세는 후술하지만, 출력 스위치(BCT)는 4개의 서브 화소(SPX)에 공통으로 1개 설치되고, 리셋 스위치(RST)는, 각각의 서브 화소(SPX)에 대응해서 4개 설치되어 있다.
도 3은 화소(PX)를 구성하는 서브 화소(SPX)의 등가 회로를 도시하는 도면이다.
도 2, 도 3을 참조하면서, 서브 화소(SPX)의 구성과 동작에 대해 설명한다.
각 서브 화소(SPX)는 표시 소자[이하, 간단히 다이오드(OLED)라고 함]와, 표시 소자에 구동 전류를 공급하는 화소 회로를 포함하고 있다. 도 3에 도시하는 바와 같이, 각 서브 화소(SPX)의 화소 회로는, 전압 신호를 포함하는 영상 신호에 따라서 다이오드(OLED)의 발광을 제어하는 전압 신호 방식의 화소 회로이며, 화소 스위치(SST), 구동 트랜지스터(DRT), 출력 스위치(BCT), 리셋 스위치(RST), 축적 용량(Cs) 및 보조 용량(Cad)을 갖고 있다. 또한, 보조 용량(Cad)은 발광 전류량을 조정하기 위해 설치되는 소자이다. 또한, 다이오드(OLED)는 캐패시터로서도 기능하고, 다이오드(OLED) 자체의 용량[다이오드(OLED)의 기생 용량](Cel)을 구비하고 있다.
또한, 각 서브 화소(SPX)는 출력 스위치(BCT)를 공유하고 있다. 즉, 행방향(X) 및 열방향(Y)에 인접하는 4개의 서브 화소(SPX)는, 1개의 출력 스위치(BCT)를 공용하고 있다. 또한, 서브 화소(SPX)에는 고전위 전원선(PSH)으로부터 고전위(Pvdd)가 공급되고, 저전위 전원선(PSL)으로부터 저전위(고정전위)(Pvss)가 공급된다.
화소 스위치(SST), 구동 트랜지스터(DRT), 출력 스위치(BCT) 및 리셋 스위치(RST)는, 여기서는 동일 도전형, 예를 들어 N 채널형의 TFT(박막 트랜지스터)에 의해 구성되어 있다. 또한, 각 구동 트랜지스터 및 각 스위치를 각각 구성한 TFT는 모두 동일 공정, 동일 층 구조로 형성되고, 반도체층에 폴리실리콘을 사용한 톱 게이트 구조의 박막 트랜지스터이다.
화소 스위치(SST), 구동 트랜지스터(DRT), 출력 스위치(BCT) 및 리셋 스위치(RST)의 각각은, 제1 단자, 제2 단자 및 제어 단자를 갖고 있다. 제1 실시 형태에서는, 제1 단자를 소스 전극, 제2 단자를 드레인 전극, 제어 단자를 게이트 전극으로 하고 있다.
구동 트랜지스터(DRT), 출력 스위치(BCT) 및 다이오드(OLED)는, 고전위 전원선(PSH)과 저전위 전원선(PSL) 사이에서 직렬로 접속되어 있다. 고전위(Pvdd)는 예를 들어 10V의 전위로 설정되고, 저전위(Pvss)는 예를 들어 1.5V의 전위로 설정되어 있다.
출력 스위치(BCT)에 있어서, 드레인 전극은 고전위 전원선(PSH)에 접속되고, 소스 전극은 구동 트랜지스터(DRT)의 드레인 전극에 접속되고, 게이트 전극은 제1 주사선(Sga)에 접속되어 있다. 이에 의해, 출력 스위치(BCT)는, 제1 주사선(Sga)으로부터의 제어 신호(BG)에 의해 온(도통 상태), 오프(비도통 상태) 제어된다. 출력 스위치(BCT)는 제어 신호(BG)에 응답하여, 다이오드(OLED)의 발광 시간을 제어한다.
구동 트랜지스터(DRT)에 있어서, 드레인 전극은 출력 스위치(BCT)의 소스 전극에 접속되고, 소스 전극은 다이오드(OLED)의 한쪽의 전극(여기서는 양극)에 접속되어 있다. 다이오드(OLED)의 다른 쪽의 전극(여기서는 음극)은 저전위 전원선(PSL)에 접속되어 있다. 구동 트랜지스터(DRT)는 계조 전압 신호[Vsig(Vsig1, Vsig2)]에 따른 전류량의 구동 전류를 다이오드(OLED)에 출력한다.
화소 스위치(SST)에 있어서, 소스 전극은 영상 신호선(VL)에 접속되고, 드레인 전극은 구동 트랜지스터(DRT)의 게이트 전극에 접속되고, 게이트 전극은 신호 기입 제어용 게이트 배선으로서 기능하는 제2 주사선(Sgb)[제3 주사선(Sgc)]에 접속되어 있다. 화소 스위치(SST)는, 제2 주사선(Sgb)으로부터 공급되는 제어 신호[SG(SG1, SG2)]에 의해 온, 오프 제어된다. 그리고, 화소 스위치(SST)는 제어 신호(SG)에 응답하여, 화소 회로와 영상 신호선[VL(VLa, VLb)]의 접속, 비접속을 제어하고, 대응하는 영상 신호선(VL)로부터 계조 전압 신호(Vsig)를 화소 회로에 도입한다.
리셋 스위치(RST)는 구동 트랜지스터(DRT)의 소스 전극과 리셋 전원(도시하지 않음) 사이에 접속되어 있다. 리셋 스위치(RST)에 있어서, 소스 전극은 리셋 전원에 접속된 리셋 전원선(Sgr)에 접속되고, 드레인 전극은 구동 트랜지스터(DRT)의 소스 전극에 접속되고, 게이트 전극은 제4 주사선(Sgd)에 접속되어 있다. 상술한 바와 같이, 리셋 전원선(Sgr)은 정전위인 리셋 전압(Vrst)에 고정된다.
리셋 스위치(RST)는, 제4 주사선(Sgd)을 통하여 부여되는 리셋 신호(RG)에 따라서, 리셋 전압(Vrst)의 공급을 단속한다. 리셋 스위치(RST)가 온 상태로 전환됨으로써, 구동 트랜지스터(DRT)의 소스 전극의 전위가 초기화된다.
또한, 보조 용량(Cad)의 일단부는 구동 트랜지스터(DRT)의 소스 전극에 접속하고, 타단부는 전위가 안정되어 있는 고정 전위 A에 접속된다. 보조 용량(Cad)의 타단부는 전위가 안정되어 있으면, 고전위 전원선(PSH)[또는 후술하는 도전층(OE)], 저전위 전원선(PSL)[또는 후술하는 대향 전극(CE)], 리셋 전원선(Sgr)에 접속해도 좋다.
도 2에 도시하는 화소(PX)의 회로에서는, 4개의 서브 화소(SPX)를 합계 13개의 TFT로 구성하고 있다. 즉, 1개의 서브 화소(SPX)당, 3.25(=13/4)개의 TFT를 사용하고 있다. 이 값은, 화소의 구성 소자수를 나타내는 값이며, 고정밀화의 지표값이 된다. 따라서, 도 2에 도시하는 회로를 3.25Tr 회로라고 한다.
한편, 도 1에 도시하는 컨트롤러(12)는 표시 패널(DP)의 외부에 배치된 프린트 회로 기판(도시하지 않음) 상에 형성되고, 주사선 구동 회로(YDR1, YDR2) 및 신호선 구동 회로(XDR)를 제어한다. 컨트롤러(12)는 외부로부터 공급되는 디지털 영상 신호 및 동기 신호를 수취하고, 수직 주사 타이밍을 제어하는 수직 주사 제어 신호 및 수평 주사 타이밍을 제어하는 수평 주사 제어 신호를 동기 신호에 기초하여 발생한다.
그리고, 컨트롤러(12)는, 이들 수직 주사 제어 신호 및 수평 주사 제어 신호를 각각 주사선 구동 회로(YDR1, YDR2) 및 신호선 구동 회로(XDR)에 공급함과 함께, 수평 및 수직 주사 타이밍에 동기해서 디지털 영상 신호 및 초기화 신호를 신호선 구동 회로(XDR)에 공급한다.
신호선 구동 회로(XDR)는 수평 주사 제어 신호의 제어에 의해 각 수평 주사 기간에서 순차 얻어지는 영상 신호를 아날로그 형식으로 변환하고 계조에 따른 계조 전압 신호(Vsig)를 복수의 영상 신호선(VL)에 병렬적으로 공급한다. 또한, 신호선 구동 회로(XDR)는 초기화 신호(Vini)를 영상 신호선(VL)에 공급한다.
주사선 구동 회로(YDR1, YDR2)는, 도시하지 않은 시프트 레지스터, 출력 버퍼 등을 포함하고, 외부로부터 공급되는 수직 주사 스타트 펄스를 순차 다음 단에 전송하고, 출력 버퍼를 통하여 각 행의 서브 화소(SPX)에 3종류의 제어 신호, 즉, 제어 신호[BG, SG1(또는 SG2), RG]를 공급한다. 또한, 리셋 신호(RG)에 따른 소정의 타이밍에 의해, 리셋 전원선(Sgr)으로부터 리셋 전압(Vrst)이 공급된다.
도 4는, 도 1의 표시 장치에 채용 가능한 구조의 일례를 개략적으로 도시하는 부분 단면도이다. 또한, 도 4에서는 표시 장치를, 그 표시면, 즉 전방면 또는 광출사면이 상방을 향하고, 배면이 하방을 향하도록 나타내고 있다. 이 표시 장치는 액티브 매트릭스형 구동 방식을 채용한 상면 발광형의 유기 EL 표시 장치이다.
다음에 도 4를 참조하여, 구동 트랜지스터(DRT) 및 다이오드(OLED)의 구성을 상세하게 설명한다.
구동 트랜지스터(DRT)를 형성한 N 채널형의 TFT는 반도체층(SC)을 구비하고 있다. 반도체층(SC)은 절연 기판(SUB) 상에 형성된 언더코트층(UC) 상에 형성되어 있다. 반도체층(SC)은, 예를 들어 P형 영역과 n형 영역을 포함한 폴리실리콘층이다.
반도체층(SC)은 게이트 절연막(GI)으로 피복되어 있다. 게이트 절연막(GI) 상에는 제1 도전층이 형성되어 있다. 제1 도전층으로서는, 구동 트랜지스터(DRT)의 게이트 전극(G)을 들 수 있다. 게이트 전극(G)은 반도체층(SC)과 대향하고 있다. 게이트 절연막(GI) 및 게이트 전극(G) 상에는 층간 절연막(II)이 형성되어 있다.
층간 절연막(II) 상에는 제2 도전층이 형성되어 있다. 제2 도전층으로서는, 소스 전극(SE) 및 드레인 전극(DE)을 들 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은, 층간 절연막(II) 및 게이트 절연막(GI)에 형성된 콘택트 홀을 통하여 반도체층(SC)의 소스 영역 및 드레인 영역에 각각 접속되어 있다.
층간 절연막(II), 소스 전극(SE) 및 드레인 전극(DE) 상에는, 절연성을 갖는 평탄화막(PL)이 형성되어 있다. 평탄화막(PL)은, 제1 절연막으로서 기능하고 있다. 바꿔 말하면, 평탄화막(PL)은, 서로 다른 층으로 형성된 복수의 반도체층, 제1 도전층 및 제2 도전층의 상방에 형성되어 있다.
평탄화막(PL) 상에는, 제3 도전층이 형성되어 있다. 제3 도전층으로서는, 도전층(OE)을 들 수 있다. 이 실시 형태에 있어서, 도전층(OE)은 금속(예를 들어, Al:알루미늄)으로 형성되어 있다. 평탄화막(PL) 및 도전층(OE) 상에는 패시베이션막(PS)이 형성되어 있다. 패시베이션막(PS)은, 제2 절연막으로서 기능하고 있다.
패시베이션막(PS) 상에는, 제4 도전층이 형성되고, 제4 도전층의 상방에는 제5 도전층이 형성되어 있다. 다이오드(OLED)는, 제4 도전층으로서의 화소 전극(PE)과, 유기물층(ORG)과, 제5 도전층으로서의 대향 전극(CE)을 포함하고 있다. 이 실시 형태에 있어서, 화소 전극(PE)은 양극이며, 대향 전극(CE)은 음극이다.
패시베이션막(PS) 상에는 화소 전극(PE)이 형성되어 있다. 화소 전극(PE)은 패시베이션막(PS)에 형성된 콘택트 홀(CH3) 및 평탄화막(PL)에 형성한 콘택트 홀을 통하여 소스 전극(SE)에 접속되어 있다. 화소 전극(PE)은 광반사성을 갖는 배면 전극이다. 화소 전극(PE)은 투명한 전극층과 광반사성을 갖는 전극층(예를 들어, Al)이 적층되어 형성되어 있다. 상기 투명한 전극층으로서는, 예를 들어 ITO(인듐 주석 산화물)나 IZO(인듐 아연 산화물)를 들 수 있다.
화소 전극(PE)을 형성할 때, 패시베이션막(PS) 상에 투명한 도전 재료를 퇴적하고, 계속해서 광반사성을 갖는 도전 재료를 퇴적하고, 그 후, 포토리소그래피법을 사용해서 패터닝을 실시함으로써 화소 전극(PE)을 형성한다.
패시베이션막(PS) 상에는, 또한, 격벽 절연층(PI)이 형성되어 있다. 격벽 절연층(PI)에는 화소 전극(PE)에 대응한 위치에 관통 구멍(뱅크)이 형성되어 있거나, 혹은, 화소 전극(PE)이 형성하는 열 또 행에 대응한 위치에 슬릿이 형성되어 있다. 여기서는, 일례로서, 격벽 절연층(PI)은 화소 전극(PE)에 대응한 위치에 관통 구멍(PIa)을 갖고 있다.
화소 전극(PE) 상에는, 활성층으로서, 발광층을 포함한 유기물층(ORG)이 형성되어 있다. 발광층은, 예를 들어, 발광색이 적색, 녹색, 청색, 또는 무채색인 루미네선스성 유기 화합물을 포함한 박막이다. 이 유기물층(ORG)은 발광층 외에, 정공 주입층, 정공 수송층, 정공 블로킹층, 전자 수송층, 전자 주입층 등도 더 포함할 수 있다.
또한, 다이오드(OLED)의 발광색은, 반드시 적색, 녹색, 청색, 또는 무채색으로 나뉘어져 있을 필요는 없으며, 무채색만이어도 좋다. 이 경우, 다이오드(OLED)는 적색, 녹색 및 청색의 컬러 필터와 조합함으로써, 적색, 녹색, 청색, 또는 무채색을 발광할 수 있다.
격벽 절연층(PI) 및 유기물층(ORG)은 대향 전극(CE)으로 피복되어 있다. 이 예에서는, 대향 전극(CE)은 화소(PX)간에서 서로 접속된 전극, 즉 공통 전극이다. 또한, 이 예에서는, 대향 전극(CE)은 음극이며 또한 광투과성의 전방면 전극이다. 대향 전극(CE)은, 예를 들어 ITO나 IZO로 형성되어 있다. 대향 전극(CE)은 직사각형 막대 형상의 비표시 영역(R2)에서 도시하지 않은 저전위 전원선(PSL)에 전기적으로 접속되어 있다.
이와 같은 구조의 다이오드(OLED)에서는, 화소 전극(PE)으로부터 주입된 홀과, 대향 전극(CE)으로부터 주입된 전자가 유기물층(ORG)의 내부에서 재결합했을 때에, 유기물층(ORG)을 구성하는 유기 분자를 여기해서 여기자를 발생시킨다. 이 여기자가 방사 실활하는 과정에서 발광하고, 이 광이 유기물층(ORG)으로부터 투명한 대향 전극(CE)을 통하여 외부로 방출된다.
도 5는, 제1 실시 형태에 따른 표시 장치를 도시하는 부분 단면도이며, 구동 트랜지스터(DRT), 출력 스위치(BCT), 고전위 전원선(PSH) 및 보조 용량(Cad)을 도시하는 도면이다. 다음에 도 4 및 도 5를 참조하여, 보조 용량(Cad)의 구성을 상세하게 설명한다.
도전층(OE) 및 화소 전극(PE)은 서로 대향하고, 보조 용량(Cad)(용량부)을 형성하고 있다. 도전층(OE)의 전위는 고전위(Pvdd)에 고정된다. 반도체층을 이용하는 일 없이 보조 용량(Cad)의 형성이 가능해진다. 반도체층을 이용하는 소자에 대향한 영역에 보조 용량(Cad)을 형성할 수 있고, 즉, 보조 용량(Cad)을 효율적으로 배치할 수 있으므로, 스페이스의 이용 효율의 향상을 도모할 수 있다.
또한, 이 실시 형태에 있어서, 표시 장치는 상면 발광형의 표시 장치이므로, 도전층(OE)을 금속(예를 들어, Al)으로 형성할 수 있다. 또한, 표시 장치가 하면 발광형의 표시 장치이거나, 액정 표시 장치와 같이 광투과형의 표시 장치이거나 하는 경우, 도전층(OE)을 금속으로 형성할 수는 없는 것이다.
다음에, 도 2와 같이 구성된 유기 EL 표시 장치의 동작에 대해 설명한다.
도 6은 표시 동작 시의 주사선 구동 회로(YDR1, YDR2)의 제어 신호를 도시하는 타이밍 차트이다.
주사선 구동 회로(YDR1, YDR2)는, 예를 들어 스타트 신호와 클럭으로부터 각 수평 주사 기간에 대응한 폭의 펄스를 생성하고, 그 펄스를 제어 신호[BG(1 내지 m), SG1(1 내지 m), SG2(1 내지 m)], 리셋 신호[RG(1 내지 m)]로서 출력한다. 화소 회로의 동작은 소스 초기화 동작, 게이트 초기화 동작, 오프셋 캔슬(OC) 동작, 영상 신호 기입 동작, 발광 동작으로 나뉘어진다.
[소스 초기화 동작]
우선, 소스 초기화 동작을 실행한다. 소스 초기화 동작에서는, 주사선 구동 회로(YDR1, YDR2)로부터, 제어 신호(SG1, SG2)가 화소 스위치(SST)를 오프 상태로 하는 레벨(오프 전위:여기서는 로우 레벨), 제어 신호(BG)가 출력 스위치(BCT)를 오프 상태로 하는 레벨(오프 전위:여기서는 로우 레벨), 리셋 신호(RG)가 리셋 스위치(RST)를 온 상태로 하는 레벨(온 전위:여기서는 하이 레벨)로 설정된다.
출력 스위치(BCT), 화소 스위치(SST)가 각각 오프(비도통 상태), 리셋 스위치(RST)가 온(도통 상태)이 되어, 소스 초기화 동작이 개시된다. 리셋 스위치(RST)가 온함으로써, 구동 트랜지스터(DRT)의 소스 및 드레인이 리셋 전압(Vrst)과 동일 전위로 되어, 소스 초기화 동작은 완료된다. 여기서 리셋 전압(Vrst)은 예를 들어 -2V로 설정되어 있다.
[게이트 초기화 동작]
다음에, 게이트 초기화 동작을 실행한다. 게이트 초기화 동작에서는, 주사선 구동 회로(YDR1, YDR2)로부터, 제어 신호(SG1, SG2)가 화소 스위치(SST)를 온 상태로 하는 레벨(온 전위:여기서는 하이 레벨), 제어 신호(BG)가 출력 스위치(BCT)를 오프 상태로 하는 레벨(오프 전위:여기서는 로우 레벨), 리셋 신호(RG)가 리셋 스위치(RST)를 온 상태로 하는 레벨(온 전위:여기서는 하이 레벨)로 설정된다.
출력 스위치(BCT)가 오프(비도통 상태), 화소 스위치(SST), 리셋 스위치(RST)가 온(도통 상태)이 되어, 게이트 초기화 동작이 개시된다. 게이트 초기화 기간에서, 영상 신호 배선[VL(VLa, VLb)]으로부터 출력된 초기화 전압(Vini)은 화소 스위치(SST)를 통하여 구동 트랜지스터(DRT)의 게이트에 인가된다. 이에 의해, 구동 트랜지스터(DRT)의 게이트 전위는 초기화 전압(Vini)에 대응하는 전위로 리셋되어, 전 프레임의 정보가 초기화된다. 초기화 전압(Vini)은, 예를 들어 2V로 설정되어 있다.
[오프셋 캔슬 동작]
계속해서, 오프셋 캔슬(OC1, OC2) 동작을 실행한다. 제어 신호(SG1, SG2)가 온 전위(하이 레벨), 제어 신호(BG)가 온 전위(하이 레벨), 리셋 신호(RG)가 오프 전위(로우 레벨)가 된다. 이에 의해 리셋 스위치(RST)가 각각 오프(비도통 상태), 화소 스위치(SST), 출력 스위치(BCT)가 온(도통 상태)이 되어, 임계값의 오프셋 캔슬 동작이 개시된다.
오프셋 캔슬(OC1, OC2) 기간에서, 구동 트랜지스터(DRT)의 게이트 전위는, 영상 신호 배선(VL)으로부터 출력되는 초기화 전압(Vini)이 화소 스위치(SST)를 통하여 인가되어 고정된다. 또한, 출력 스위치(BCT)는 온 상태에 있고, 고전위 전원선(PSH)으로부터 구동 트랜지스터(DRT)에 전류가 유입된다. 구동 트랜지스터(DRT)의 소스 전위는 리셋 기간에 기입된 리셋 전압(Vrst)을 초기값으로 하고, 구동 트랜지스터(DRT)의 드레인 소스를 통하여 유입되는 전류분을 서서히 감소시키면서, 구동 트랜지스터의 TFT 특성 변동을 흡수ㆍ보상하면서, 고전위측으로 시프트해 간다. 제1 실시 형태에서는, 오프셋 캔슬 기간은 예를 들어 1μsec 정도의 시간으로 설정되어 있다.
오프셋 캔슬 기간 종료 시점에서, 구동 트랜지스터(DRT)의 소스 전위는, 대략 Vini-Vth가 된다. 또한, Vth는 구동 트랜지스터(DRT)의 임계값 전압이다. 이에 의해, 구동 트랜지스터(DRT)의 게이트, 소스간 전압은, 캔슬점에 도달하고, 이 캔슬점에 상당하는 전위차가 축적 용량(Cs)에 축적된다.
또한 도 6은 오프셋 캔슬 기간이 2회인 경우를 나타내고 있지만, 오프셋 캔슬 기간은 1회 내지 복수회로 해도 좋다.
[영상 신호 기입 동작]
계속되는 영상 신호 기입 기간에서는, 제어 신호(SG1, SG2)가 화소 스위치(SST)를 온 상태로 하는 레벨(온 전위:여기서는 하이 레벨), 제어 신호(BG)가 출력 스위치(BCT)를 오프 상태, 리셋 신호(RG)가 리셋 스위치(RST)를 오프 상태로 하는 레벨로 설정된다.
화소 스위치(SST), 출력 스위치(BCT)가 온, 리셋 스위치(RST)가 오프가 되어, 영상 신호 기입 동작이 개시된다.
영상 신호 기입 기간에서, 영상 신호 배선(VLa, VLb)으로부터 화소 스위치(SST)를 통하여 구동 트랜지스터(DRT)의 게이트에 각각 영상 전압 신호(Vsig1, Vsig2)가 기입된다. 즉, 제어 신호(SG1)가 온 전위가 되는 타이밍에서 영상 신호 배선(VLa, VLb)에는 각각, R(적색), G(녹색)의 계조 전압 신호(Vsig1, Vsig2)가 출력된다. 제어 신호(SG2)가 온 전위가 되는 타이밍에서 영상 신호 배선(VLa, VLb)에는 각각, W(백색), B(청색)의 계조 전압 신호(Vsig1, Vsig2)가 출력된다.
또한, 고전위 전원선(PSH)으로부터 구동 트랜지스터(DRT)를 통하고, 다이오드(OLED)의 기생 용량(Cel)을 경유해서 저전위 전원선(PSL)에 전류가 흐른다. 화소 스위치(SST)가 온한 직후는, 구동 트랜지스터(DRT)의 게이트 전위는 Vsig(Vsig1, Vsig2), 구동 트랜지스터(DRT)의 소스 전위는 Vini-Vth+Cs(Vsig-Vini)/(Cs+Cel+Cad)가 된다.
그 후, 다이오드(OLED)의 기생 용량(Cel)을 경유해서 저전위 전원선(PSL)에 전류가 흐르고, 영상 신호 기입 기간 종료 시에는, 구동 트랜지스터(DRT)의 게이트 전위는 Vsig, 구동 트랜지스터(DRT)의 소스 전위는 Vini-Vth+△V1+Cs(Vsig-Vini)/(Cs+Cel+Cad)가 된다. 이에 의해, 구동 트랜지스터(DRT)의 이동도의 변동이 보정된다.
또한, 도 6에 도시하는 영상 신호 기입 기간에서는, 출력 스위치(BCT)를 오프 상태로 하고 있다. 이것은, 후술하는 이동도 보정을 행하지 않고, 영상 전압 신호(Vsig)를 기입하는 동작을 행하기 위해서이다. 이것은, 구동 회로의 구성을 간소화하고, 또한 프레임을 좁게 하는 것에도 연결되므로, 고정밀의 표시 장치를 실현하는 점에서는 유효하다.
단, 이동도 보정을 행함으로써 구동 트랜지스터의 이동도 변동에 의한 표시 불량을 저감할 수 있다. 그로 인해, 도 6에 도시하는 영상 신호 기입 기간에서, 출력 스위치(BCT)를 온 상태로 하여 이동도 보정을 행하도록 구성할지 여부는, 표시 장치의 설계 사상에 의한다. 따라서, 본 실시 형태의 표시 장치에서는 영상 신호 기입 기간에서, 출력 스위치(BCT)를 오프 상태로 하는 형태로 한정되지 않고, 출력 스위치(BCT)를 온 상태로 하는 형태를 채용할 수 있다.
[발광 동작]
발광 기간에서는, 제어 신호(SG1, SG2)가 화소 스위치(SST)를 오프 상태로 하는 레벨(오프 전위:여기서는 로우 레벨), 제어 신호(BG)가 출력 스위치(BCT)를 온 상태로 하는 레벨(온 전위:여기서는 하이 레벨), 리셋 신호(RG)가 리셋 스위치(RST)를 오프 상태로 하는 레벨(오프 전위:여기서는 로우 레벨)로 설정된다.
출력 스위치(BCT)가 온(도통 상태), 화소 스위치(SST), 리셋 스위치(RST)가 오프(비도통 상태)가 되어, 발광 동작이 개시된다.
구동 트랜지스터(DRT)는 축적 용량(Cs)에 기입된 게이트 제어 전압에 대응한 전류량의 구동 전류(Ie)를 출력한다. 이 구동 전류(Ie)가 다이오드(OLED)에 공급된다. 이에 의해, 다이오드(OLED)가 구동 전류(Ie)에 따른 휘도로 발광하고, 발광 동작을 행한다. 다이오드(OLED)는 1프레임 기간 후에, 다시 제어 신호(BG)가 오프 전위가 될 때까지 발광 상태를 유지한다.
상술한 소스 초기화 동작, 게이트 초기화 동작, 오프셋 캔슬 동작, 영상 신호 기입 동작, 발광 동작을 순차, 각 표시 화소로 반복 행함으로써, 원하는 화상을 표시한다.
상기와 같이 구성된 표시 장치에 의하면, 발광 기간에서, 다이오드(OLED)에 흐르는 구동 전류(Ie)는 구동 트랜지스터(DRT)의 포화 영역의 전류값으로서,
Ie=β×{(Vsig-Vini-△V1)×Cel/(Cs+Cel+Cad)}2
β=μㆍCoxW/2L,(W:채널 폭, L:채널 길이)
가 되고, 구동 트랜지스터(DRT)의 임계값(Vth)에 의존하지 않는 값이 된다. 그로 인해, 구동 트랜지스터(DRT)의 임계값의 변동에 의한 영향을 배제할 수 있다.
또한, 출력 스위치(BCT)를 기입 기간 중에서 온 상태로 함으로써, △V1의 값을 변화시킬 수 있다. △V1은 구동 트랜지스터(DRT)의 이동도가 클수록, 절대값이 큰 값이 되므로, 이동도의 영향도 보상할 수 있다. 단, 이동도 보정은 시간 제어이며, 보정이 지나치게 진행되면 보정이 되는 것에 유의가 필요하다.
이상의 점으로부터, 구동 트랜지스터(DRT)의 임계값, 이동도 등의 변동에 기인하는 표시 불량, 줄무늬 불균일, 거칠기감의 발생을 억제하여, 고품위의 화상 표시를 행할 수 있어, 고정밀로 표시 품위가 향상된 액티브 매트릭스형의 표시 장치를 얻을 수 있다.
도 7은 제1 실시 형태의 변형예에 따른 표시 동작 시의 주사선 구동 회로(YDR1, YDR2)의 제어 신호를 도시하는 타이밍 차트이다. 도 7에서는 기입 기간 중에서, 제어 신호(SG1, SG2)가 화소 스위치(SST)를 온 상태로 하는 각각의 타이밍에 의해, 출력 스위치(BCT)를 오프 상태로 하고, 제어 신호(SG1, SG2)가 화소 스위치(SST)를 오프 상태로 하는 각각의 타이밍에 의해, 출력 스위치(BCT)를 온 상태로 하는 레벨로, 제어 신호(BG)를 설정한다.
도 8은 흑색 삽입 시의 주사선 구동 회로(YDR1, YDR2)의 제어 신호를 도시하는 타이밍 차트이다. 도 8에서는 출력 스위치(BCT)를 오프 상태로 하는 레벨(오프 전위:여기서는 로우 레벨)로 제어 신호(BG)를 설정함으로써 흑색 삽입을 실현하고 있다. 이 구성에 의해, 흑색 삽입 동작을 용이하게 실현할 수 있어, 휘도 조정도 유효하게 행할 수 있다.
[제2 실시 형태]
도 9는 제2 실시 형태에 따른 표시 장치를 개략적으로 도시하는 평면도이다. 제2 실시 형태에서는, 리셋 전원선(Sgr)을 배치하는 형태가 제1 실시 형태와 다르다. 제1 실시 형태와 동일 또는 마찬가지의 기능을 발휘하는 부위에는 동일한 부호를 부여해서 그 상세 설명은 생략한다.
도 10은 도 9의 표시 장치 화소(PX)의 등가 회로를 도시하는 도면이다. 도 10에 도시하는 형태에서는, 리셋 전원선(Sgr)은 제1 주사선(Sga)과 병행해서(가로 방향으로) 설치되지 않고, 영상 신호선(VL)과 병행해서(세로 방향으로) 설치되어 있다.
리셋 전원선(Sgr)을 가로 방향으로 설치하는 경우는, 제1 내지 제4 주사선과 동일 층에 설치하기 위해 배치상의 제약으로부터 리셋 전원선(Sgr)의 저항을 낮게 억제하는 것이 곤란하다. 이에 대해 리셋 전원선(Sgr)을 세로 방향으로 설치하는 경우는, 영상 신호선[VL(VLa, VLb)]과 동일 층에 설치할 수 있으므로, 배치상의 제약이 적어 리셋 전원선(Sgr)의 저항을 낮게 하는 것이 가능하다.
또한, 도 10에 도시하는 구성에서는, 1서브 화소(SPX)마다이긴 하지만, 구동 트랜지스터(DRT)의 특성 측정, 다이오드(OLED)의 특성 측정이 가능하게 된다. 예를 들어, 절연 기판(SUB)의 주변부에 신호를 입출력하기 위한 패드(PAD)를 설치하고, 1개의 서브 화소(SPX) 내의 리셋 스위치(RST)를 온 상태로 한다. 그렇다면, 패드(PAD)와 접속하는 리셋 전원선(Sgr)은 온 상태의 리셋 스위치(RST)를 통하여 구동 트랜지스터(DRT)의 소스 전극, 다이오드(OLED)의 양극과 접속한다. 따라서, 고전위(Pvdd)가 드레인 전극에 부여되었을 때의 구동 트랜지스터(DRT)의 특성, 저전위(Pvss)가 음극에 부여되었을 때의 다이오드(OLED)의 특성을 측정할 수 있다.
도 11은 제2 실시 형태의 변형예에 따른 표시 장치의 등가 회로를 도시하는 도면이다. 도 11에 도시하는 형태에서는, 리셋 스위치(RST)는, 1개의 서브 화소(SPX)에 대해서만 1개 설치되어 있다. 이 리셋 스위치(RST)를 통하여 리셋 전원선(Sgr)은, 1개의 서브 화소(SPX)의 구동 트랜지스터(DRT)의 소스 전극, 다이오드(OLED)의 양극과 접속하고 있다.
소스 초기화 동작에 있어서, 리셋 스위치(RST)를 온 상태로 함과 함께, 4개의 서브 화소(SPX)의 구동 트랜지스터(DRT)를 온 상태로 한다. 4개의 구동 트랜지스터(DRT)의 드레인 전극은 공통으로 접속되어 있다. 그로 인해, 4개의 구동 트랜지스터(DRT)의 소스 전극 및 드레인 전극이 리셋 전압(Vrst)과 동일 전위로 되어, 소스 초기화 동작은 완료된다.
도 11에 도시하는 화소(PX)의 회로에서는, 4개의 서브 화소(SPX)를 합계 10개의 TFT로 구성하고 있다. 즉, 1개의 서브 화소(SPX)당, 2.5(=10/4)개의 TFT를 사용하고 있다. 따라서, 도 11에 도시하는 회로는 2.5Tr 회로이다.
또한, 공유화된 1개의 리셋 스위치(RST)를 통하여 리셋 전압(Vrst)이 공급되는 서브 화소(SPX)는 청색의 서브 화소(SPX)로 하는 것이 바람직하다. 청색은, 다른 색과 비교해서 시인성이 낮으므로, 리셋 전압(Vrst)을 공급함으로써 표시상의 영향이 발생하는 경우라도, 그 표시상의 영향을 시인상 억제할 수 있다.
또한, 리셋 스위치(RST)를 공유화하는 형태는, 도 11에 도시하는 4개의 서브 화소[SPX(R, G, B, W)]에 적용되는 예로 한정되지 않는다. 예를 들어, 3개의 서브 화소[SPX(R, G, B)]로 이루어지는 화소(PX)에 대해 1개의 리셋 스위치(RST)를 설치해도 좋다. 또한, 2개의 화소(RGB, RGB)에 대해, 즉 6개의 서브 화소에 대해 1개의 리셋 스위치(RST)를 설치해도 좋다.
도 12는 제2 실시 형태의 변형예에 따른 표시 장치의 등가 회로를 도시하는 도면이다. 도 12에 도시하는 형태에서는, 도 11과 마찬가지로 리셋 스위치(RST)는 화소(PX)에 1개 설치된다. 그러나, 도 11과 달리, 이 리셋 스위치(RST)를 통하여, 리셋 전원선(Sgr)은 1개의 서브 화소(SPX)의 구동 트랜지스터(DRT)의 드레인 전극과 접속하고 있다.
한편, 4개의 서브 화소(SPX)의 구동 트랜지스터(DRT)의 드레인 전극은 공통으로 접속되어 있다. 그로 인해, 소스 초기화 동작에 있어서, 리셋 스위치(RST)를 온 상태로 함과 함께, 4개의 서브 화소(SPX)의 구동 트랜지스터(DRT)를 온 상태로 하면, 4개의 구동 트랜지스터(DRT)의 소스 전극 및 드레인 전극이 리셋 전압(Vrst)과 동일 전위로 되어, 소스 초기화를 완료시킬 수 있다.
[제3 실시 형태]
도 13은 제3 실시 형태에 따른 표시 장치를 개략적으로 도시하는 평면도이다. 제3 실시 형태에서는 리셋 전원선(Sgr)을 사용하지 않는 점이 제2 실시 형태와 다르다. 제2 실시 형태와 동일 또는 마찬가지의 기능을 발휘하는 부위에는 동일한 부호를 부여해서 그 상세 설명은 생략한다.
도 14는 도 13의 표시 장치 화소(PX)의 등가 회로를 도시하는 도면이다. 도 13에 도시하는 형태에서는, 리셋 전원선(Sgr)은 설치되어 있지 않다. 또한 리셋 전압(Vrst) 대신에 저전위(Pvss)를 사용하고 있다.
상술한 구성을 실현하기 위해, 화소 내에 콘택트 홀을 형성하여, 도전층으로부터 저전위(Pvss)를 취출하고, 각각의 리셋 스위치(RST)의 소스 전극에 입력한다. 즉, 화소 회로의 내부에서 저전위(Pvss)를 취출할 수 있으므로, 제1 및 제2 실시 형태에서 나타낸 바와 같은, 주사선 구동 회로(YDR2)로부터의 배선, 신호선 구동 회로(XDR)로부터의 배선은 불필요하다.
도 15는 제3 실시 형태에 따른 실시예 1의 표시 장치를 도시하는 평면도이며, 전체적인 개략 구조를 도시하는 도면이다.
도 15에 도시하는 바와 같이, 저전위(Pvss)를 공급하는 금속층[예를 들어, 대향 전극(CE)]은 콘택트 홀을 통하여 각각의 리셋 스위치(RST)의 소스 전극에 접속되어 있다. 본 실시예 1에 있어서, 화소(PX)는 소위 RGBW 정사각 화소이다. 리셋 스위치(RST)는, 인접하는 4개[열방향(Y)에 인접하는 2개 및 행방향(X)에 인접하는 2개]의 중심 부분에 설치된다. 이 점으로부터, 콘택트 홀은 인접하는 4개의 서브 화소(SPX)에 1개의 비율로 설치되어 있다.
도 16은 제3 실시 형태에 따른 실시예 2의 표시 장치를 도시하는 평면도이며, 전체적인 개략 구조를 도시하는 도면이다.
도 16에 도시하는 바와 같이, 저전위(Pvss)를 공급하는 금속층은, 도 15에 도시한 금속층과 대략 마찬가지로 형성되어 있다. 여기서는, 금속층은 복수 형성되고, 열방향(Y)을 따라서 연장된 띠 형상으로 형성되어 있다. 금속층은 인접하는 2개의 열에 위치한 화소(PX)에 대향하고 있다. 금속층은 행방향(X)으로 서로 간격을 두고 위치하고 있다. 금속층은 영상 신호선(VL)과 대향한 영역으로부터 벗어나서 위치하고 있다. 이로 인해, 영상 신호선(VL) 등의 부하를 저감할 수 있다.
또한, 도 14에 도시하는 등가 회로의 동작은, 도 10을 참조하여 설명한 동작과 마찬가지이므로, 그 상세 설명은 생략한다.
도 17은 제3 실시 형태의 변형예에 따른 표시 장치의 등가 회로를 도시하는 도면이다. 도 17에 도시하는 형태에서는, 리셋 스위치(RST)는 화소(PX)에 1개 설치되고, 이 리셋 스위치(RST)를 통하여 저전위(Pvss)가, 1개의 서브 화소(SPX)의 구동 트랜지스터(DRT)의 소스 전극, 다이오드(OLED)의 양극에 입력된다.
리셋 스위치(RST)는 인접하는 4개[열방향(Y)에 인접하는 2개 및 행방향(X)에 인접하는 2개]에 공유해서 1개 설치되어 있다. 이 점으로부터, 콘택트 홀은 인접하는 4개의 서브 화소(SPX)에 1개의 비율로 설치되어 있다.
이 등가 회로의 동작은, 도 11을 참조하여 설명한 동작과 마찬가지이므로, 그 상세 설명은 생략한다.
도 18은 제3 실시 형태의 변형예에 따른 표시 장치의 등가 회로를 도시하는 도면이다. 도 18에 도시하는 형태에서는, 도 17과 마찬가지로 리셋 스위치(RST)는 화소(PX)에 1개 설치된다. 그러나, 도 17과 달리, 이 리셋 스위치(RST)를 통하여, 저전위(Pvss)는 1개의 서브 화소(SPX)의 구동 트랜지스터(DRT)의 드레인 전극에 입력된다.
이 등가 회로의 동작은, 도 12를 참조하여 설명한 동작과 마찬가지이므로, 그 상세 설명은 생략한다.
다음에, 레이아웃을 효율화하는 방법에 대해 설명한다.
도 19는 레이아웃을 효율화하기 위한 복수의 화소(PX)의 배치 구성을 도시하는 도면이다. 도 19에 도시하는 바와 같이, 화소(PX)는 소위 RGBW 정사각 화소이다. 예를 들어, 각 화소의 상단에, 적색, 녹색, 청색 및 무채색의 서브 화소(SPX) 중 어느 2개가 배치되고, 각 화소의 하단에, 남은 2개의 서브 화소(SPX)가 배치되어 있다.
주사선 구동 회로(YDR1)로부터 출력되는 제어 신호(SG1)는, 각 화소의 상단의 서브 화소(SPX)를 구동하고, 제어 신호(SG2)는, 각 화소의 하단의 서브 화소(SPX)를 구동한다.
또한, 출력 스위치(BCT)와 리셋 스위치(RST)는, 1화소(PX)에 하나, 즉, 4개의 서브 화소(SPX)에 공통으로 각 1개 설치되어 있다. 주사선 구동 회로(YDR2)로부터 출력되는 1개의 제어 신호(BG), 1개의 리셋 신호(RG)는 2행 이상의 화소의 출력 스위치(BCT)와 리셋 스위치(RST)를 동시에 구동한다.
이와 같이 구성함으로써, 주사선 구동 회로(YDR2)의 회로를 삭감하고, 또한 주사선의 개수를 삭감할 수 있어, 레이아웃의 효율화를 도모할 수 있다.
도 20은 레이아웃을 효율화하기 위한 복수의 화소(PX)의 배치 구성을 도시하는 도면이다. 도 20에 도시하는 바와 같이, 화소(PX)는 소위 세로 스트라이프 화소이다. 행방향(X)에는, 적색의 화상을 표시하도록 구성된 서브 화소(SPX), 녹색의 화상을 표시하도록 구성된 서브 화소(SPX), 청색의 화상을 표시하도록 구성된 서브 화소(SPX) 및 무채색의 화상을 표시하도록 구성된 서브 화소(SPX)가 이 순서대로 배열되어 있다. 주사선 구동 회로(YDR1)로부터 출력되는 제어 신호(SG)는, 1개의 행의 각 화소(PX)를 구동한다.
또한, 출력 스위치(BCT)와 리셋 스위치(RST)는, 각각 인접하는 4개[열방향(Y)에 인접하는 2개 및 행방향(X)에 인접하는 2개]의 서브 화소(SPX)에 공용되어 있다. 주사선 구동 회로(YDR2)로부터 출력되는 1개의 제어 신호(BG), 1개의 리셋 신호(RG)는 2행의 화소의 출력 스위치(BCT)와 리셋 스위치(RST)를 동시에 구동한다.
이와 같이 구성함으로써, 주사선 구동 회로(YDR2)의 회로를 삭감하고, 또한 주사선의 개수를 삭감할 수 있어, 레이아웃의 효율화를 도모할 수 있다.
도 21은 레이아웃을 효율화하기 위한 복수의 화소(PX)의 배치 구성을 도시하는 도면이다. 도 21에 도시하는 바와 같이, 화소(PX)는 소위 세로 스트라이프 화소이다. 주사선 구동 회로(YDR1)로부터 출력되는 제어 신호(SG)는, 1개의 행 각 화소(PX)를 구동한다.
또한, 출력 스위치(BCT)와 리셋 스위치(RST)는, 각각 인접하는 8개[열방향(Y)에 인접하는 2개 및 행방향(X)에 인접하는 4개]의 서브 화소(SPX)에 공용되어 있다. 주사선 구동 회로(YDR2)로부터 출력되는 1개의 제어 신호(BG), 1개의 리셋 신호(RG)는 2행의 화소의 출력 스위치(BCT)와 리셋 스위치(RST)를 동시에 구동한다.
이와 같이 구성함으로써, 주사선 구동 회로(YDR2)의 회로를 삭감하고, 또한 주사선의 개수를 삭감할 수 있고, 또한, 화소 회로에 사용하는 트랜지스터의 개수를 삭감할 수 있어, 레이아웃의 효율화를 도모할 수 있다.
도 22는 레이아웃을 효율화하기 위한 복수의 화소(PX)의 배치 구성을 도시하는 도면이다. 도 22에 도시하는 바와 같이, 화소(PX)는 소위 세로 스트라이프 화소이다. 주사선 구동 회로(YDR1)로부터 출력되는 제어 신호(SG)는, 1개의 행의 각 화소(PX)를 구동한다.
또한, 출력 스위치(BCT)와 리셋 스위치(RST)는, 각각 인접하는 8개[열방향(Y)에 인접하는 2개 및 행방향(X)에 인접하는 4개]의 서브 화소(SPX)에 공용되어 있다. 주사선 구동 회로(YDR2)로부터 출력되는 1개의 제어 신호(BG), 1개의 리셋 신호(RG)는 4행의 화소의 출력 스위치(BCT)와 리셋 스위치(RST)를 구동한다.
이와 같이 구성함으로써, 주사선 구동 회로(YDR2)의 회로를 삭감하고, 또한 주사선의 개수를 삭감할 수 있고, 또한, 화소 회로에 사용하는 트랜지스터의 개수를 삭감할 수 있어, 레이아웃의 효율화를 도모할 수 있다.
계속해서, 복수행을 1개의 제어 신호(BG)와 1개의 리셋 신호(RG)로 구동하는 방법에 대해 설명한다.
도 23은 표시 동작 시의 주사선 구동 회로(YDR1, YDR2)의 제어 신호를 나타내는 일 실시예에 있어서의 타이밍 차트이다. 또한, 1행마다 제어 신호(BG)와 리셋 신호(RG)를 출력하는 구동 방법은, 예를 들어 도 6을 참조하여 이미 설명하고 있으므로, 중복된 설명은 생략한다.
도 23에 도시하는 구동 방법에서는, 소스 초기화 동작, 게이트 초기화 동작, 오프셋 캔슬(OC) 동작은, 복수행(제N행, 제N+1행)에 대해 동시에 행해진다. 한편, 기입 동작은, 1수평 주기에 있어서 N행째의 화소(PX)에 대해 계조 전압 신호(Vsig)를 기입한 후, 다음의 1수평 주기에 있어서 N+1행째의 화소(PX)에 대해 계조 전압 신호(Vsig)를 기입한다.
도 24는 표시 동작 시의 주사선 구동 회로(YDR1, YDR2)의 제어 신호를 나타내는 다른 실시예에 있어서의 타이밍 차트이다.
도 24에 도시하는 구동 방법에서는, 소스 초기화 동작, 게이트 초기화 동작, 오프셋 캔슬(OC) 동작은, 복수행(제N행, 제N+1행)에 대해 동시에 행해진다. 한편, 기입 동작은 1수평 주기에 있어서 N행째의 화소와 N+1행째의 화소의 각각 2개의 서브 화소(SPX)에 대해 계조 전압 신호(Vsig)를 기입한 후, 다음의 1수평 주기에 있어서 N행째의 화소와 N+1행째의 각각 남은 2개의 서브 화소(SPX)에 대해 계조 전압 신호(Vsig)를 기입한다.
이상 설명한 바와 같이 복수행으로 제어 신호(BG)와 리셋 신호(RG)를 공용할 때에는, 소스 초기화 동작, 게이트 초기화 동작, 오프셋 캔슬(OC) 동작은, 복수행에 대해 동시에 실행하고, 기입 동작에 대해서는 복수행에 대해 행마다 순차 실행함으로써 화상을 적정하게 표시할 수 있다.
또한, 상술한 각 실시 형태에서는, 1화소는 4개의 서브 화소(RGBW 배열 화소)로 구성되어 있었지만, 이 형태로 한정되지 않고 3개의 서브 화소(RGB 배열 화소)로 구성된 화소에 대해서도 적용할 수 있다.
이상 설명한 각 실시 형태에서는, 표시 장치의 회로를 구성하는 트랜지스터, 스위치 등을 주로 N형 트랜지스터를 사용해서 구성했지만, N형 트랜지스터를 P형 트랜지스터로 하고, P형 트랜지스터를 N형 트랜지스터로 하여 구성할 수 있다. 이 경우는, 상술한 각 실시 형태의 타임차트에 기재한 펄스파형은 역극성의 파형이 된다.
본 발명의 실시 형태로서 상술한 표시 장치 및 표시 장치의 구동 방법을 기초로 해서, 당업자가 적절히 설계 변경하여 실시할 수 있는 모든 표시 장치 및 표시 장치의 구동 방법도, 본 발명의 요지를 포함하는 한, 본 발명의 범위에 속한다.
본 발명의 사상 범주에 있어서, 당업자이면 각종 변경예 및 수정예에 상도할 수 있는 것이며, 그들 변경예 및 수정예에 대해서도 본 발명의 범위에 속하는 것이라고 이해된다. 예를 들어, 상술한 각 실시 형태에 대해, 당업자가 적절히, 구성 요소의 추가, 삭제 혹은 설계 변경을 행한 것, 또는, 공정의 추가, 생략 혹은 조건 변경을 행한 것도, 본 발명의 요지를 구비하고 있는 한, 본 발명의 범위에 포함된다.
또한, 본 실시 형태에 있어서 설명한 형태에 의해 초래되는 다른 작용 효과에 대해 본 명세서 기재로부터 명백한 것 또는 당업자에 있어서 적절히 상도할 수 있는 것에 대해서는, 당연히 본 발명에 의해 초래되는 것이라고 이해된다.
상기 실시 형태에 개시되어 있는 복수의 구성 요소가 적절한 조합에 의해 다양한 발명을 형성할 수 있다. 예를 들어, 실시 형태에 나타내어지는 전체 구성 요소로부터 몇 가지의 구성 요소를 삭제해도 좋다. 또한, 다른 실시 형태에 따른 구성 요소를 적절히 조합해도 좋다.
특정 실시예들이 설명되었지만, 이러한 실시예들은 예로서만 제시되었고, 본 발명의 범주를 한정하도록 의도되지 않는다. 실제로, 본원에 설명된 새로운 방법들 및 시스템들은 다양한 그외의 형태들로 구현될 수 있고, 또한, 본원에 설명된 방법들 및 시스템들의 형태에서 다양한 생략들, 대체들 및 변경들이 본 발명의 기술적 사상으로부터 벗어나지 않고 행해질 수 있다. 첨부된 특허청구범위 및 그 등가물들은 그러한 형태들 또는 변형들이 본 발명의 범주 및 기술적 사상 내에 속할 수 있게끔 포함하도록 의도된다.

Claims (8)

  1. 발광색이 다른 복수의 서브 화소(SPX)를 포함하고 기판 상에 매트릭스 형상으로 배치된 복수의 화소(PX)와, 상기 서브 화소(SPX)는 발광 소자(OLED)와, 상기 발광 소자(OLED)에 구동 전류를 공급하는 화소 회로를 포함하는, 상기 화소(PX)가 배열되는 행을 따라서 배치된 복수의 주사선(Sga 내지 Sgd)과, 상기 화소(PX)가 배열되는 열을 따라서 배치된 복수의 영상 신호선(VL)과, 상기 화소(PX)가 배열되는 행 또는 열을 따라서 배치된 복수의 리셋 전원선(Sgr)과, 제1 전원선(PSH)과, 상기 복수의 주사선(Sga 내지 Sgd)에 순차 제어 신호를 공급해서 상기 화소를 행 단위로 순차 주사하는 주사선 구동 회로(YDR)와, 상기 영상 신호선(VL)에 상기 순차 주사에 동기해서 영상 신호를 공급하는 신호선 구동 회로(XDR)를 구비하는 표시 장치로서,
    적어도 하나의 상기 서브 화소(SPX)는,
    제1 단자가 상기 제1 전원선(PSH)에 접속되고, 제어 단자가 제1 주사선(Sga)에 접속된 출력 스위치(BCT)와,
    제1 단자가 상기 출력 스위치(BCT)의 제2 단자에 접속되고, 제2 단자가 상기 발광 소자(OLED)의 한쪽의 전극에 접속된 구동 트랜지스터(DRT)와,
    상기 구동 트랜지스터(DRT)의 제어 단자와 제2 단자 사이에 접속된 축적 용량(Cs)과,
    제1 단자가 상기 구동 트랜지스터(DRT)의 제어 단자에 접속되고, 제2 단자가 상기 영상 신호선(VL)에 접속되고, 제어 단자가 제2 주사선(Sgb)에 접속된 화소 스위치(SST)와,
    제1 단자가 상기 리셋 전원선(Sgr)에 접속하고, 제2 단자가 상기 구동 트랜지스터(DRT)의 제1 단자 또는 제2 단자에 접속하고, 제어 단자가 제3 주사선(Sgc)에 접속된 리셋 스위치(RST)를 구비하고,
    상기 출력 스위치(BCT)는, 적어도 하나의 상기 화소(PX)에 포함되는 복수의 서브 화소(SPX)에서 공용되는 표시 장치.
  2. 제1항에 있어서,
    상기 리셋 스위치(RST)는, 적어도 하나의 상기 화소(PX)에 포함되는 복수의 서브 화소(SPX)에서 공용되는 표시 장치.
  3. 제2항에 있어서,
    상기 리셋 스위치(RST)는, 적어도 하나의 상기 화소(PX)에 포함되는 하나의 서브 화소(SPX)에 설치되는 표시 장치.
  4. 제2항에 있어서,
    상기 리셋 스위치(RST)는, 발광색이 청색인 서브 화소(SPX)에 설치되는 표시 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 리셋 전원선(Sgr)은, 상기 화소(PX)를 구성하는 정전위의 도전층 중 어느 하나에 접속되는 표시 장치.
  6. 제1항에 있어서,
    상기 주사선 구동 회로(YDR)와 신호선 구동 회로(XDR)의 구동 동작을 제어하는 컨트롤러(12)를 더 갖고,
    상기 컨트롤러(12)는,
    상기 영상 신호선(VL)으로부터 상기 구동 트랜지스터(DRT)의 제어 단자에 초기화 전위를 인가하고, 상기 리셋 전원선(Sgr)으로부터 상기 구동 트랜지스터(DRT)의 제1 단자 또는 제2 단자에 리셋 전위를 인가해서 구동 트랜지스터(DRT)를 초기화하는 리셋 동작과,
    상기 구동 트랜지스터(DRT)의 제어 단자에 상기 영상 신호선(VL)으로부터 초기화 전위를 인가한 상태에서, 상기 제1 전원선(PSH)으로부터 상기 구동 트랜지스터(DRT)에 전류를 흘리고, 상기 구동 트랜지스터(DRT)의 임계값 전압을 캔슬하는 캔슬 동작과,
    상기 영상 신호선(VL)으로부터 상기 구동 트랜지스터(DRT)의 제어 단자에 상기 화소 스위치(SST)를 통하여, 상기 영상 신호(Vsig)를 인가하고, 상기 축적 용량(Cs)에 상기 영상 신호(Vsig)에 따른 전위를 유지하는 기입 동작과,
    상기 제1 전원선(PSH)으로부터 상기 구동 트랜지스터(DRT)를 통하여 상기 영상 신호(Vsig)에 따른 구동 전류를 상기 표시 소자(OLED)에 공급하는 발광 동작을 제어하는 표시 장치.
  7. 제6항에 있어서,
    상기 컨트롤러(12)는, 상기 기입 동작에 있어서, 상기 영상 신호(Vsig)를 인가함과 함께, 상기 제1 전원선(PSH)으로부터 상기 구동 트랜지스터(DRT)에 전류를 흘림으로써, 상기 구동 트랜지스터(DRT)의 이동도를 보정하는 보정 동작을 제어하는 표시 장치.
  8. 제6항에 있어서,
    상기 컨트롤러(12)는, 상기 리셋 스위치(RST), 출력 스위치(BCT)를 복수행의 화소에서 공유할 때, 소스 초기화 동작, 게이트 초기화 동작, 오프셋 캔슬 동작을 복수행에 대해 동시에 제어하고, 기입 동작을 복수행에 대해 행마다 순차 제어하는 표시 장치.
KR1020140185931A 2013-12-27 2014-12-22 표시 장치 KR101687456B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-270960 2013-12-27
JP2013270960A JP2015125366A (ja) 2013-12-27 2013-12-27 表示装置

Publications (2)

Publication Number Publication Date
KR20150077328A true KR20150077328A (ko) 2015-07-07
KR101687456B1 KR101687456B1 (ko) 2016-12-19

Family

ID=53482470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140185931A KR101687456B1 (ko) 2013-12-27 2014-12-22 표시 장치

Country Status (5)

Country Link
US (1) US9607548B2 (ko)
JP (1) JP2015125366A (ko)
KR (1) KR101687456B1 (ko)
CN (2) CN108682366B (ko)
TW (1) TWI553611B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180051358A (ko) * 2016-11-08 2018-05-16 가부시키가이샤 재팬 디스프레이 표시 장치
WO2020111391A1 (ko) * 2018-11-27 2020-06-04 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US10872934B2 (en) 2016-07-01 2020-12-22 Japan Display Inc. Display device and manufacturing method thereof

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305682B1 (ko) * 2014-10-29 2021-09-29 삼성디스플레이 주식회사 박막 트랜지스터 기판
US9761171B2 (en) * 2015-08-20 2017-09-12 Chunghwa Picture Tubes, Ltd. Pixel array of active matrix organic lighting emitting diode display, method of driving the same, and method of driving dual pixel of active matrix organic lighting emitting diode display
CN105047165A (zh) * 2015-08-28 2015-11-11 深圳市华星光电技术有限公司 基于rgbw的驱动电路以及平面显示器
US10332446B2 (en) 2015-12-03 2019-06-25 Innolux Corporation Driving circuit of active-matrix organic light-emitting diode with hybrid transistors
CN106847183B (zh) * 2015-12-03 2020-04-24 群创光电股份有限公司 具有混合晶体管的主动矩阵有机发光二极管的驱动电路
CN106920801B (zh) * 2015-12-24 2020-07-14 群创光电股份有限公司 显示装置
US10339855B2 (en) * 2016-08-30 2019-07-02 Apple, Inc. Device and method for improved LED driving
JP6996855B2 (ja) * 2017-03-16 2022-01-17 株式会社ジャパンディスプレイ 表示装置の駆動方法
CN107248391A (zh) * 2017-06-27 2017-10-13 京东方科技集团股份有限公司 显示面板及其制作方法、维修方法以及显示装置
CN109473061A (zh) * 2017-09-08 2019-03-15 京东方科技集团股份有限公司 像素补偿电路单元、像素电路和显示装置
KR102527216B1 (ko) * 2017-09-21 2023-04-28 삼성디스플레이 주식회사 표시 장치
US11317038B2 (en) 2017-12-19 2022-04-26 SmartSens Technology (HK) Co., Ltd. Pixel unit with a design for half row reading, an imaging apparatus including the same, and an imaging method thereof
JP7073198B2 (ja) * 2018-06-07 2022-05-23 株式会社ジャパンディスプレイ 表示装置
CN110060631B (zh) * 2018-06-27 2021-09-03 友达光电股份有限公司 像素电路
JP7106435B2 (ja) * 2018-11-27 2022-07-26 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
US10997915B2 (en) * 2019-01-22 2021-05-04 Joled Inc. Pixel circuit, method for driving, and display device
CN110379370B (zh) * 2019-07-19 2020-10-23 合肥工业大学 一种基于阈值比较的RGB-Delta型显示面板子像素渲染方法
CN110660359B (zh) * 2019-09-29 2022-03-29 合肥京东方卓印科技有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
KR20210038224A (ko) 2019-09-30 2021-04-07 엘지디스플레이 주식회사 표시 장치
CN110619844A (zh) * 2019-10-30 2019-12-27 京东方科技集团股份有限公司 显示驱动电路及其驱动方法、显示设备
US11018122B1 (en) * 2019-10-31 2021-05-25 Black Peak LLC Area-efficient subpixel apparatus
CN111369949B (zh) * 2020-04-28 2021-04-02 上海天马有机发光显示技术有限公司 显示面板及其扫描驱动方法
CN111627386A (zh) * 2020-06-10 2020-09-04 武汉华星光电半导体显示技术有限公司 一种oled显示面板及显示装置
JP7451328B2 (ja) * 2020-07-06 2024-03-18 株式会社ジャパンディスプレイ 表示装置
CN111816123B (zh) * 2020-07-21 2022-06-10 合肥京东方卓印科技有限公司 显示基板及显示装置
CN113096601B (zh) * 2021-04-07 2022-08-16 京东方科技集团股份有限公司 像素驱动电路及显示面板
CN115836342A (zh) * 2021-07-08 2023-03-21 京东方科技集团股份有限公司 显示基板、显示装置和驱动方法
US20230317000A1 (en) * 2022-03-31 2023-10-05 Meta Platforms Technologies, Llc Subpixels with reduced dimensions by using shared switching transistors
CN115909943B (zh) * 2022-12-27 2023-11-17 惠科股份有限公司 显示面板及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070268210A1 (en) * 2006-05-22 2007-11-22 Sony Corporation Display apparatus and method of driving same
KR20110023867A (ko) * 2008-05-29 2011-03-08 글로벌 오엘이디 테크놀러지 엘엘씨 멀티-칼라 전계발광 디스플레이용 보상 방식
JP2011145622A (ja) * 2010-01-18 2011-07-28 Toshiba Mobile Display Co Ltd 表示装置および表示装置の駆動方法
US20130215092A1 (en) * 2011-09-09 2013-08-22 Boe Technology Group Co., Ltd. Oled panel and method for driving the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
JP4945063B2 (ja) * 2004-03-15 2012-06-06 東芝モバイルディスプレイ株式会社 アクティブマトリクス型表示装置
JP4846998B2 (ja) * 2004-10-08 2011-12-28 株式会社 日立ディスプレイズ 画像表示装置
JP2006284944A (ja) * 2005-03-31 2006-10-19 Toshiba Matsushita Display Technology Co Ltd 表示装置、アレイ基板、及び表示装置の駆動方法
KR100660865B1 (ko) * 2005-06-08 2006-12-26 삼성전자주식회사 이미지 센서에서 공유된 배선/트랜지스터를 가지는 픽셀회로 및 구동 방법
KR101298969B1 (ko) * 2005-09-15 2013-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이의 구동 방법
JP2007233273A (ja) * 2006-03-03 2007-09-13 Sanyo Electric Co Ltd 有機ｅｌ表示パネル
JP2009116115A (ja) * 2007-11-07 2009-05-28 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置およびその駆動方法
JP2009139820A (ja) * 2007-12-10 2009-06-25 Hitachi Displays Ltd 有機ｅｌ表示装置
US20100149393A1 (en) * 2008-05-22 2010-06-17 Panavision Imaging, Llc Increasing the resolution of color sub-pixel arrays
JP2010054788A (ja) * 2008-08-28 2010-03-11 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2010128183A (ja) * 2008-11-27 2010-06-10 Toshiba Mobile Display Co Ltd アクティブマトリクス型の表示装置およびその駆動方法
JP5562327B2 (ja) * 2009-05-22 2014-07-30 パナソニック株式会社 表示装置及びその駆動方法
JP5548503B2 (ja) * 2010-03-31 2014-07-16 株式会社ジャパンディスプレイ アクティブマトリクス型表示装置
JP5719571B2 (ja) * 2010-11-15 2015-05-20 株式会社ジャパンディスプレイ 表示装置および表示装置の駆動方法
JP2014085384A (ja) 2012-10-19 2014-05-12 Japan Display Inc 表示装置及び表示装置の駆動方法
TWI511113B (zh) 2012-10-19 2015-12-01 Japan Display Inc Display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070268210A1 (en) * 2006-05-22 2007-11-22 Sony Corporation Display apparatus and method of driving same
KR20110023867A (ko) * 2008-05-29 2011-03-08 글로벌 오엘이디 테크놀러지 엘엘씨 멀티-칼라 전계발광 디스플레이용 보상 방식
JP2011145622A (ja) * 2010-01-18 2011-07-28 Toshiba Mobile Display Co Ltd 表示装置および表示装置の駆動方法
US20130215092A1 (en) * 2011-09-09 2013-08-22 Boe Technology Group Co., Ltd. Oled panel and method for driving the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872934B2 (en) 2016-07-01 2020-12-22 Japan Display Inc. Display device and manufacturing method thereof
KR20180051358A (ko) * 2016-11-08 2018-05-16 가부시키가이샤 재팬 디스프레이 표시 장치
US10545593B2 (en) 2016-11-08 2020-01-28 Japan Display Inc. Display device
WO2020111391A1 (ko) * 2018-11-27 2020-06-04 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
US9607548B2 (en) 2017-03-28
TWI553611B (zh) 2016-10-11
CN108682366A (zh) 2018-10-19
CN108682366B (zh) 2022-04-12
CN104751791A (zh) 2015-07-01
US20150187272A1 (en) 2015-07-02
KR101687456B1 (ko) 2016-12-19
TW201535341A (zh) 2015-09-16
JP2015125366A (ja) 2015-07-06

Similar Documents

Publication Publication Date Title
KR101687456B1 (ko) 표시 장치
US11004394B2 (en) Display apparatus
KR101616166B1 (ko) 표시 장치
US9799267B2 (en) Display device and electronic apparatus
US11355059B2 (en) Display device
KR101947163B1 (ko) 유기 발광 표시 장치
JP6228735B2 (ja) 表示装置
JP2014085384A (ja) 表示装置及び表示装置の駆動方法
JP6116186B2 (ja) 表示装置
JP5548503B2 (ja) アクティブマトリクス型表示装置
JP6186127B2 (ja) 表示装置
JP6101517B2 (ja) 表示装置の駆動方法
JP6101509B2 (ja) 表示装置及び表示装置の駆動方法
JP6082563B2 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant