KR20150069497A - 다중 적분 경로를 이용하는 디지털 위상 고정 루프 및 이의 동작 방법 - Google Patents

다중 적분 경로를 이용하는 디지털 위상 고정 루프 및 이의 동작 방법 Download PDF

Info

Publication number
KR20150069497A
KR20150069497A KR1020140023724A KR20140023724A KR20150069497A KR 20150069497 A KR20150069497 A KR 20150069497A KR 1020140023724 A KR1020140023724 A KR 1020140023724A KR 20140023724 A KR20140023724 A KR 20140023724A KR 20150069497 A KR20150069497 A KR 20150069497A
Authority
KR
South Korea
Prior art keywords
digital
output
locked loop
digital phase
phase locked
Prior art date
Application number
KR1020140023724A
Other languages
English (en)
Other versions
KR101680935B1 (ko
Inventor
유창식
최동호
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Publication of KR20150069497A publication Critical patent/KR20150069497A/ko
Application granted granted Critical
Publication of KR101680935B1 publication Critical patent/KR101680935B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

작은 이득을 가지면서도 넓은 동기화 범위를 실현할 수 있는 디지털 위상 고정 루프 및 이의 동작 방법이 개시된다. 상기 디지털 위상 고정 루프는 루프 필터및 상기 루프 필터의 출력에 따라 주파수를 조절하는 디지털 제어 발진기를 포함한다. 상기 루프 필터는 비례 경로를 제공하는 비례 경로부 및 다중 적분 경로를 제공하는 다중 적분 경로부를 포함한다.

Description

다중 적분 경로를 이용하는 디지털 위상 고정 루프 및 이의 동작 방법{DIGITAL PHASE LOCKED LOOP USING MULTI DIGITAL INTEGRAL PATH AND METHOD OF OPERATING THE SAME}
본 발명은 디지털 위상 고정 루프 및 이의 동작 방법에 관한 것이다.
아날로그 방식 위상 고정 루프는 저전압 구현, 루프 필터의 크기 제한, 캐패시터의 누설 전류 발생 등의 미세 공정 적용에 어려움이 있었으며, 이를 해결하기 위하여 디지털 위상 고정 루프가 개발되었다.
기존 디지털 위상 고정 루프는 이득을 크게 설정하는 경우 클록의 지터가 증가하고, 이득을 작게 설정하는 경우 동기화 범위가 감소하는 단점이 있다.
한국공개특허공보 제2012-0057706호 (공개일 : 2012년 6월 7일)
본 발명은 작은 이득을 가지면서도 넓은 동기화 범위를 실현할 수 있는 디지털 위상 고정 루프 및 이의 동작 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 디지털 위상 고정 루프에 사용되는 루프 필터는 비례 경로를 제공하는 비례 경로부; 및 다중 적분 경로를 제공하는 다중 적분 경로부를 포함한다.
본 발명의 일 실시예에 따른 디지털 위상 고정 루프는 루프 필터; 및 상기 루프 필터의 출력에 따라 주파수를 조절하는 디지털 제어 발진기를 포함한다. 상기 루프 필터는 비례 경로를 제공하는 비례 경로부; 및 다중 적분 경로를 제공하는 다중 적분 경로부를 포함한다.
본 발명에 따른 디지털 위상 고정 루프 및 이의 동작 방법은 루프 필터의 적분 경로를 다중 적분 경로로 구현하며, 그 결과 작은 이득을 가지면서도 넓은 동기화 범위를 실현할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 디지털 위상 동기 루프를 도시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 디지털 위상 동기 루프의 회로를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 제 2 적분 경로에서의 증폭기의 출력을 도시한 도면이다.
도 4는 본 발명의 제 2 실시예에 따른 디지털 위상 고정 루프를 도시한 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시예들을 자세히 설명하도록 한다.
본 발명은 디지털 위상 동기 루프에 관한 것으로서, 다중 적분 경로를 이용하여 작은 비례 경로 및 적분 경로 이득을 유지하면서 넓은 동기화 범위를 구현할 수 있다.
상기 비례 경로 및 상기 적분 경로의 이득은 양자화 오차와 루프 동기화 범위를 결정한다. 상기 비례 경로 및 상기 적분 경로의 이득이 너무 작을 경우 동기화 범위가 감소하며, 상기 비례 경로 및 상기 적분 경로의 이득이 너무 클 경우에는 디지털 제어 발진기(DCO)의 양자화 오차가 증가하여 디지털 제어 발진기(DCO)로부터 출력된 클럭의 지터를 증가시킨다.
따라서, 본 발명은 동기화 오차를 고려하여 작은 비례 경로 및 적분 경로 이득을 유지하되, 넓은 동기화 범위를 구현하기 위하여 다중 적분 경로를 사용한다. 일 실시예에 따르면, 상기 디지털 위상 동기 루프는 이중 적분 경로를 이용한다.
다른 실시예에 따르면, 본 발명은 다중 적분 경로를 이용하되, 상기 디지털 위상 고정 루프가 정상 상태에 도달하기 전까지의 다중 적분 경로의 동작과 상기 디지털 위상 고정 루프가 정상 상태일 때의 다중 적분 경로의 동작을 다르게 수행할 수 있다.
이하, 본 발명의 디지털 위상 동기 루프의 다양한 실시예들을 첨부된 도면들을 참조하여 상술하겠다.
도 1은 본 발명의 제 1 실시예에 따른 디지털 위상 동기 루프를 도시한 블록도이다.
도 1을 참조하면, 본 실시예의 디지털 위상 동기 루프는 타임 디지털 컨버터(Time to Digital Converter, 100, TDC), 루프 필터(102) 및 디지털 제어 발진기(Digitally Controlled Oscillator, 104, DCO)를 포함할 수 있다. 일 실시예에 따르면, 상기 디지털 위상 동기 루프는 전 디지털(all-digital) 위상 동기 루프일 수 있다.
타임 디지털 컨버터(100)는 외부 신호, 예를 들어 기준 클록(Φref)과 디지털 제어 발진기(104)로부터 출력되어 피드백된 클록을 비교하며, 클록들의 위상 차이에 해당하는 디지털 값(디지털 에러 신호)을 출력시킨다.
도 1에는 도시되지는 않았지만, 타임 디지털 컨버터(100) 대신에 위상 검출기(미도시)가 사용될 수 있다. 상기 위상 검출기는 기준 클록(Φref)과 피드백 클록의 위상 차이를 검출하고, 상기 위상 차이에 해당하는 UP 신호 또는 DOWN 신호를 출력할 수 있다.
루프 필터(102)는 불필요한 신호를 제거하는 엘리먼트로서, 타임 디지털 컨버터(100)로부터 출력된 디지털 값을 적절하게 여과하여 디지털 튜닝 제어 신호를 출력한다.
일 실시예에 따르면, 루프 필터(102)는 작은 비례 경로의 이득 및 작은 적분 경로의 이득을 가지면서도 넓은 동기화 범위를 구현하기 위하여 다중 적분 경로를 사용할 수 있다. 즉, 루프 필터(102)는 작은 이득을 가지는 비례 경로부(110), 작은 이득을 가지는 다중 적분 경로부(112) 및 합성부(114)를 포함할 수 있다.
다중 적분 경로부(112)는 기본 적분 경로(제 1 적분 경로)와 다중 적분 경로(예를 들어 이중 적분, 제 2 적분 경로)를 포함할 수 있다.
일 실시예에 따르면, 상기 디지털 위상 고정 루프는 정상 상태에 도달하기까지 다중 적분 경로의 동작과 정상 상태일 때의 다중 적분 경로의 동작을 다르게 수행시킬 수 있다. 예를 들어, 상기 디지털 위상 고정 루프는 상기 정상 상태에 도달하기까지는 다중 적분 경로의 출력을 가변시키나, 정상 상태일때는 다중 적분 경로의 출력을 일정하게 고정시킬 수 있다. 이에 대한 자세한 설명은 후술하겠다.
합성부(114)는 비례 경로부(110)의 출력과 다중 적분 경로부(112)의 출력을 합성하여 디지털 튜닝 제어 신호를 생성한다.
즉, 루프 필터(102)는 타임 디지털 컨버터(100)로부터 출력된 디지털 값에 따라 디지털 튜닝 제어 신호를 출력할 수 있다. 상기 디지털 튜닝 제어 신호는 입력 클록인 기준 클록(Φref)이 디지털 제어 발진기(104)로부터 출력되어 피드백된 클록보다 위상이 앞서는 경우 디지털 제어 발진기(104)의 출력 클록이 빨라지도록 디지털 제어 발진기(104)의 주파수를 조절하며, 기준 클록(Φref)이 디지털 제어 발진기(104)로부터 출력되어 피드백된 클록보다 위상이 늦는 경우 디지털 제어 발진기(104)의 출력 클록이 늦어지도록 디지털 제어 발진기(104)의 주파수를 조절할 수 있다.
디지털 제어 발진기(104)는 루프 필터(102)로부터 출력된 디지털 튜닝 제어 신호에 따라 주파수를 적절히 조절한다.
디지털 위상 고정 루프의 클록의 위상이 고정되기 때까지는 디지털 제어 발진기(104)로부터 출력된 클록이 타임 디지털 컨버터(100)로 피드백되며, 위상이 고정되면 디지털 제어 발진기(104)는 위상 고정된 출력 클록(Φout)을 발생시킨다.
일 실시예에 따르면, 본 발명은 기본 적분 경로에 해당하는 디지털 제어 발진기(104)의 이득을 작은 값으로 구현하여 작은 양자화 오차를 실현하고, 다중 적분 경로에 해당하는 디지털 제어 발진기(104)의 이득을 큰 값으로 구현하여 넓은 동기화 범위를 실현할 수 있다. 이에 대한 자세한 설명은 후술하겠다.
정리하면, 본 발명의 디지털 위상 제어 루프는 다중 적분 경로를 이용하여 이득을 작게 유지하면서 넓은 동기화 범위를 실현할 수 있다.
도 2는 본 발명의 일 실시예에 따른 디지털 위상 동기 루프의 회로를 도시한 도면이고, 도 3은 본 발명의 일 실시예에 따른 제 2 적분 경로에서의 증폭기의 출력을 도시한 도면이다.
이하, 설명의 편의를 위하여 다중 적분 경로를 이중 적분 경로로 가정하겠다. 또한, 비례 경로의 이득을 KP로 가정하고, 기준 적분 경로인 제 1 적분 경로의 이득을 KI로 가정하며, 이중 적분 경로인 제 2 적분 경로의 이득을 KII로 가정하며, 디지털 제어 발진기(104)의 두 이득을 KF 및 KC로 가정하겠다.
도 2를 참조하면, 루프 필터(102)의 비례 경로부(110)는 이득이 KP인 증폭기를 포함할 수 있다.
적분 경로부(112)는 제 1 적분 경로부(200) 및 다중 적분 경로부(202)를 포함할 수 있다.
제 1 적분 경로부(200)는 기본 적분 경로에 해당하며, 제 1 적분기(220) 및 작은 이득(KI)을 가지는 증폭기(222)를 포함할 수 있다.
제 1 적분기(220)의 입력단은 타임 디지털 컨버터(100)의 출력단에 연결되며, 출력단은 증폭기(222)의 입력단으로 연결된다.
제 2 적분 경로부(202)는 이중 적분 경로(제 2 적분 경로)에 해당하며, 다중 적분 경로 제어부(230), 제 2 적분기(232) 및 작은 이득(KII)을 가지는 증폭기(234)를 포함할 수 있다.
다중 적분 경로 제어부(230)의 입력단은 제 1 적분기(220)의 출력단에 연결되고, 제 2 적분기(232)의 입력단은 다중 적분 경로 제어부(230)의 출력단에 연결되며, 증폭기(234)의 입력단은 제 2 적분기(232)의 출력단에 연결될 수 있다.
다중 적분 경로 제어부(230)는 디지털 위상 고정 루프가 정상 상태에 도달하기까지(초기 상태)는 가변되는 값을 출력시켜 다중 적분 경로부(202)가 가변되는 값을 출력하도록 제어하며, 정상 상태일 때는 고정된 값을 출력시켜 다중 적분 경로부(202)가 일정한 값을 출력시키도록 제어한다.
일 실시예에 따르면, 다중 적분 경로 제어부(230)는 데드존 (Dead zone) 비교기일 수 있으며, 정상 상태에 도달하기까지는 도 3에 도시된 바와 같이 제 1 적분기(220)의 출력에 따라 1 또는 0 또는 -1을 교대로 출력시킬 수 있다. 반면에, 다중 적분 경로 제어부(230)는 정상 상태일 때는 도 3에 도시된 바와 같이 고정된 값인 0을 계속적으로 출력시킬 수 있다.
한편, 본 발명은 디지털 제어 발진기(104)의 두 이득(KF 및 KC) 중 제 2 적분 경로에 해당하는 이득(KC)이 비례 경로 및 제 1 적분 경로에 해당하는 이득(KF)보다 크게 설정할 수 있다. 즉, KC>KF이다.
정상 상태에 도달하기까지는 이중 적분 경로가 가변되는 값을 디지털 제어 발진기(104)로 제공하므로, 디지털 위상 제어 루프의 동작은 큰 값의 이득(KC)에 의해 주로 좌우되며, 그 결과 넓은 디지털 제어 발진기(104)의 동작 범위를 확보할 수 있다. 따라서, 상기 디지털 위상 제어 루프는 종래 기술보다 넓은 동기화 범위를 실현할 수 있다.
정상 상태일 때는 제 2 적분 경로가 고정된 값을 디지털 제어 발진기(104)로 제공하므로, 상기 디지털 위상 제어 루프의 동작은 이득(KF)에 의해 주로 좌우되며, 그 결과 작은 이득(KF)에 의해 디지털 제어 발진기(104)의 출력 클록의 지터가 작아질 수 있다.
정리하면, 본 발명의 디지털 위상 고정 루프는 적분 경로를 다중 적분 경로로 구현하여 클록의 지터가 작도록 작은 비례 경로 및 적분 경로의 이득을 유지하면서 넓은 동기화 범위를 실현할 수 있다.
도 4는 본 발명의 제 2 실시예에 따른 디지털 위상 고정 루프를 도시한 도면이다.
도 4를 참조하면, 본 실시예의 디지털 위상 고정 루프는 위상 검출기(400), 루프 필터 및 디지털 제어 발진기(104)를 포함할 수 있다.
상기 루프 필터 및 디지털 제어 발진기(104)의 구조는 도 2에서와 동일하므로, 이하 설명을 생략한다.
위상 검출기(400)는 입력 클록과 디지털 제어 발진기(104)로부터 출력된 피드백 클록을 비교하며, 상기 클록들의 위상 차이에 따라 에러 신호(UP 신호 또는 DOWN 신호)를 출력할 수 있다.
일 실시예에 따르면, 위상 검출기(400)는 뱅뱅(BANG BANG) 위상 검출기일 수 있다.
즉, 본 실시예의 디지털 위상 고정 루프는 제 1 실시예의 타임 디지털 컨버터(100) 대신 작은 면적, 저전압 동작, 고속 동작 등의 장점을 가진 뱅뱅 위상 검출기(400)를 사용할 수 있다.
다만, 뱅뱅 위상 검출기(400)는 타임 디지털 컨버터(100)와 달리 비선형적인 특성을 가지므로, 본 발명은 지연부(402, 예를 들어 지연 선로) 및 시그마-델타 회로(404)를 추가적으로 포함할 수 있다.
지연부(402) 및 시그마-델타 회로(404)는 예측 가능한 지터를 가지는 입력 클록을 뱅뱅 위상 검출기(400)로 제공하여 뱅뱅 위상 검출기(400)의 출력이 선형성을 확보하도록 할 수 있다.
상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
100 : 타임 디지털 컨버터, TDC 102 : 루프 필터
104 : 디지털 제어 발진기, DCO 110 : 비례 경로부
112 : 다중 적분 경로부 114 : 합성부
220 : 제 1 적분기 222 : 제 1 증폭기
230 : 다중 적분 경로 제어부 232 : 제 2 적분기
234 : 제 2 증폭기 400 : 위상 검출기
402 : 지연부 404 : 시그마 델타 회로부

Claims (13)

  1. 비례 경로를 제공하는 비례 경로부; 및
    다중 적분 경로를 제공하는 다중 적분 경로부를 포함하는 것을 특징으로 하는 디지털 고정 위상 루프에 사용되는 루프 필터.
  2. 제1항에 있어서, 상기 다중 적분 경로부는,
    제 1 적분 경로부; 및
    상기 제 1 적분 경로부에 병렬로 연결된 제 2 적분 경로부를 포함하는 것을 특징으로 하는 디지털 위상 고정 루프에 사용되는 루프 필터.
  3. 제2항에 있어서, 상기 디지털 위상 고정 루프가 정상 상태에 도달하기까지는 상기 제 2 적분 경로부의 출력은 가변되며, 상기 디지털 위상 고정 루프가 정상 상태일 때는 상기 제 2 적분 경로부의 출력은 고정되는 것을 특징으로 하는 디지털 위상 고정 루프에 사용되는 루프 필터.
  4. 제2항에 있어서, 상기 제 1 적분 경로부는 제 1 적분기 및 상기 제 1 적분기의 출력단에 연결되는 제 1 증폭기를 포함하고, 상기 제 2 적분 경로부는 비교기, 상기 비교기의 출력단에 연결된 제 2 적분기 및 상기 제 2 적분기의 출력단에 연결된 제 2 증폭기를 포함하되,
    상기 비교기의 입력단은 상기 제 1 적분기의 출력단에 연결되며, 상기 제 1 증폭기의 이득은 상기 제 2 증폭기의 이득과 다른 것을 특징으로 하는 디지털 위상 고정 루프에 사용되는 루프 필터.
  5. 제4항에 있어서, 상기 비교기는 상기 디지털 위상 고정 루프가 정상 상태에 도달하기까지는 1, 0 및 -1을 교대로 출력하며, 상기 디지털 위상 고정 루프가 정상 상태일 때는 0을 고정적으로 출력시키는 것을 특징으로 하는 디지털 위상 고정 루프에 사용되는 루프 필터.
  6. 루프 필터; 및
    상기 루프 필터의 출력에 따라 주파수를 조절하는 디지털 제어 발진기를 포함하되,
    상기 루프 필터는,
    비례 경로를 제공하는 비례 경로부; 및
    다중 적분 경로를 제공하는 다중 적분 경로부를 포함하는 것을 특징으로 하는 디지털 위상 고정 루프.
  7. 제6항에 있어서, 상기 다중 적분 경로부는,
    제 1 적분 경로부; 및
    상기 제 1 적분 경로부에 병렬로 연결된 제 2 적분 경로부를 포함하는 것을 특징으로 하는 디지털 위상 고정 루프.
  8. 제7항에 있어서, 상기 디지털 제어 발진기의 이득들 중 상기 제 2 적분 경로부에 해당하는 이득이 상기 제 1 적분 경로부에 해당하는 이득보다 큰 것을 특징으로 하는 디지털 위상 고정 루프.
  9. 제7항에 있어서, 상기 디지털 위상 고정 루프가 정상 상태에 도달하기까지는 상기 제 2 적분 경로부의 출력은 가변되며, 상기 디지털 위상 고정 루프가 정상 상태일 때는 상기 제 2 적분 경로부의 출력은 고정되는 것을 특징으로 하는 디지털 위상 고정 루프.
  10. 제7항에 있어서, 상기 제 1 적분 경로부는 제 1 적분기 및 상기 제 1 적분기의 출력단에 연결되는 제 1 증폭기를 포함하고, 상기 제 2 적분 경로부는 비교기, 상기 비교기의 출력단에 연결된 제 2 적분기 및 상기 제 2 적분기의 출력단에 연결된 제 2 증폭기를 포함하되,
    상기 비교기의 입력단은 상기 제 1 적분기의 출력단에 연결되며, 상기 제 1 증폭기의 이득은 상기 제 2 증폭기의 이득과 다른 것을 특징으로 하는 디지털 위상 고정 루프.
  11. 제10항에 있어서, 상기 비교기는 상기 디지털 위상 고정 루프가 정상 상태에 도달하기까지는 1, 0 및 -1을 교대로 출력하며, 상기 디지털 위상 고정 루프가 정상 상태일 때는 0을 고정적으로 출력시키는 것을 특징으로 하는 디지털 위상 고정 루프.
  12. 제6항에 있어서,
    기준 클록의 위상과 상기 디지털 제어 발진기로부터 출력되어 피드백된 클록의 위상을 비교하고, 상기 비교 결과에 해당하는 디지털 값을 출력하는 타임 디지털 컨버터를 더 포함하는 것을 특징으로 하는 디지털 위상 고정 루프.
  13. 제6항에 있어서,
    입력 클록의 위상과 상기 디지털 제어 발진기로부터 출력되어 피드백된 클록의 위상을 비교하고, 상기 비교 결과에 해당하는 에러 신호를 출력하는 위상 검출기; 및
    상기 위상 검출기의 출력의 선형성을 확보하도록 상기 위상 검출기를 제어하는 지연 라인 및 시그마-델타 회로부를 더 포함하는 것을 특징으로 하는 디지털 위상 고정 루프.



KR1020140023724A 2013-12-13 2014-02-27 다중 적분 경로를 이용하는 디지털 위상 고정 루프 및 이의 동작 방법 KR101680935B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130155868 2013-12-13
KR20130155868 2013-12-13

Publications (2)

Publication Number Publication Date
KR20150069497A true KR20150069497A (ko) 2015-06-23
KR101680935B1 KR101680935B1 (ko) 2016-12-12

Family

ID=53516611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140023724A KR101680935B1 (ko) 2013-12-13 2014-02-27 다중 적분 경로를 이용하는 디지털 위상 고정 루프 및 이의 동작 방법

Country Status (1)

Country Link
KR (1) KR101680935B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101722860B1 (ko) * 2015-12-09 2017-04-03 한양대학교 산학협력단 신호의 상승 에지와 하강 에지를 이용하여 높은 대역폭을 가지는 디지털 위상 동기 루프

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060093929A (ko) * 2005-02-23 2006-08-28 엘지전자 주식회사 가변 디지털 루프필터를 이용한 디지털 위상 고정 루프
JP2009027581A (ja) * 2007-07-23 2009-02-05 Renesas Technology Corp 半導体集積回路
KR20120057706A (ko) 2010-08-19 2012-06-07 삼성전자주식회사 무선통신 시스템에서 디지털 위상 동기 루프 장치 및 방법
KR101172891B1 (ko) * 2008-12-08 2012-08-10 한국전자통신연구원 디지털 비례적분 루프 필터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060093929A (ko) * 2005-02-23 2006-08-28 엘지전자 주식회사 가변 디지털 루프필터를 이용한 디지털 위상 고정 루프
JP2009027581A (ja) * 2007-07-23 2009-02-05 Renesas Technology Corp 半導体集積回路
KR101172891B1 (ko) * 2008-12-08 2012-08-10 한국전자통신연구원 디지털 비례적분 루프 필터
KR20120057706A (ko) 2010-08-19 2012-06-07 삼성전자주식회사 무선통신 시스템에서 디지털 위상 동기 루프 장치 및 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101722860B1 (ko) * 2015-12-09 2017-04-03 한양대학교 산학협력단 신호의 상승 에지와 하강 에지를 이용하여 높은 대역폭을 가지는 디지털 위상 동기 루프
WO2017099368A1 (ko) * 2015-12-09 2017-06-15 한양대학교 산학협력단 신호의 상승 에지와 하강 에지를 이용하여 높은 대역폭을 가지는 디지털 위상 동기 루프
US10382046B2 (en) 2015-12-09 2019-08-13 Industry-University Cooperation Foundation Hanyang University Digital phase locked loop

Also Published As

Publication number Publication date
KR101680935B1 (ko) 2016-12-12

Similar Documents

Publication Publication Date Title
US8531219B1 (en) Phase locked loop with digital compensation for analog integration
CN108075772B (zh) 具有去耦积分和比例路径的锁相环
US8570079B2 (en) Reducing phase locked loop phase lock time
US9819351B2 (en) PLL circuit and operation method
KR20010091534A (ko) 마스터-슬레이브 구조를 갖는 지연동기루프 회로
US20170201259A1 (en) Digital phase locked loop and method of driving the same
US9859903B2 (en) Method and apparatus for fast phase locked loop (PLL) settling with reduced frequency overshoot
EP4046277A1 (en) Apparatus and methods for digital phase locked loop with analog proportional control function
JP5097235B2 (ja) 半導体装置
US8130048B2 (en) Local oscillator
US8885788B1 (en) Reducing settling time in phase-locked loops
KR101680935B1 (ko) 다중 적분 경로를 이용하는 디지털 위상 고정 루프 및 이의 동작 방법
KR20080024892A (ko) 전압 제어 발진기의 출력 클럭으로 동작하는 스위치드커패시터 네트워크를 이용한 위상 고정 루프 및 제어방법
JP2009171140A (ja) 位相同期発振器
JP2009094582A (ja) Ｐｌｌ回路
JP4323425B2 (ja) 位相ロックループ回路、位相ロックループ回路を含む電子装置、及び周期信号を生成する方法
KR101364843B1 (ko) 자동 주파수 교정회로 및 이를 포함한 주파수 합성장치
US20040036540A1 (en) Controlling an oscillator or a phase-delay device in a phase-control circuit
JPH0983294A (ja) Ｇｍ−Ｃフィルタ回路およびＧｍ−Ｃフィルタの調整方法
JP2012204883A (ja) アキュムレータ型フラクショナルｎ−ｐｌｌシンセサイザおよびその制御方法
CN113098508B (zh) 锁相环
KR20040040047A (ko) 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프
JP5730666B2 (ja) Ｐｌｌ回路
JP2006186576A (ja) 位相同期ループ形周波数シンセサイザ
JP5793127B2 (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190905

Year of fee payment: 4