CN108075772B - 具有去耦积分和比例路径的锁相环 - Google Patents

具有去耦积分和比例路径的锁相环 Download PDF

Info

Publication number
CN108075772B
CN108075772B CN201711066274.0A CN201711066274A CN108075772B CN 108075772 B CN108075772 B CN 108075772B CN 201711066274 A CN201711066274 A CN 201711066274A CN 108075772 B CN108075772 B CN 108075772B
Authority
CN
China
Prior art keywords
current
node
signal
charge pump
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711066274.0A
Other languages
English (en)
Other versions
CN108075772A (zh
Inventor
A·拉希里
N·古普塔
G·米德哈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMICROELECTRONICS INTERNATIONAL NV
Original Assignee
STMICROELECTRONICS INTERNATIONAL NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMICROELECTRONICS INTERNATIONAL NV filed Critical STMICROELECTRONICS INTERNATIONAL NV
Publication of CN108075772A publication Critical patent/CN108075772A/zh
Application granted granted Critical
Publication of CN108075772B publication Critical patent/CN108075772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

本公开涉及具有去耦积分和比例路径的锁相环。例如，一种示例性电路包括：第一电荷泵，被配置为在第一节点处生成第一电流；以及第二电荷泵，被配置为在第二节点处生成第二电流。该电路还包括：隔离缓冲器，耦合在第一节点和第二节点之间；以及加法器，具有耦合至第二节点的第一输入。该电路附加地包括：辅助电荷泵，被配置为在加法器的第二输入处生成第三电流；以及振荡器，具有耦合至加法器的输出的输入。

Description

具有去耦积分和比例路径的锁相环
技术领域
本公开总体上涉及锁相环，并且在具体实施例中，涉及具有去耦积分和比例路径的锁相环。
背景技术
电子设备使用锁相环来操纵电子信号。锁相环(PLL)电路是生成具有与输入信号(其总是被称为参考信号)的相位和频率相关(例如，相同或成比例)的相位和频率的输出信号的控制系统。PLL电路将输入信号的相位与PLL电路的输出处的信号的相位进行比较，并且调整PLL电路中包括的振荡器(例如，压控振荡器)的频率，以将生成的输出信号的相位保持与输入信号的相位匹配。通过将这些信号的相位保持为相互锁定，可以确保输出信号的频率也与输入信号的频率匹配或者是输入信号的频率的整数倍。
将输入和输出信号保持锁定为相同允许使得信号处理和通信以更高的速度发生。PLL电路被广泛用于无线电、电信、计算机和其他电子应用。在各种应用中，PLL电路可用于从有噪声通信信道中恢复信号，在输入频率的倍数下生成稳定频率(频率合成)，或者在诸如微处理器的数字逻辑设计中分配时钟计时脉冲。由于单个集成电路可以提供完整的PLL电路，所以该技术被用于现代电子设备，输出频率从零点几赫兹到几千兆赫。
随着PLL电路被用于具有更快速度要求且具有更低电源电压的设备，电子噪声(例如，热噪声)和设备尺寸成为PLL电路设计中的重要因素。
发明内容
在一个实施例中，一种电路包括：第一电荷泵，被配置为在第一节点处生成第一电流；以及第二电荷泵，被配置为在第二节点处生成第二电流。该电路还包括：隔离缓冲器，耦合在第一节点和第二节点之间；以及加法器，其第一输入耦合至第二节点。该电路附加地包括：辅助电荷泵，其被配置为在加法器的第二输入处生成第三电流；以及振荡器，其输入耦合至加法器的输出。
在一个实施例中，一种锁相环包括：相位检测器，被配置为基于参考信号的相位与反馈信号的相位的比较生成控制信号。该锁相环还包括：第一电荷泵，耦合至相位检测器，并且被配置为接收来自相位检测器的控制信号；以及第二电荷泵，耦合至相位检测器，并且被配置为接收来自相位检测器的控制信号。锁相环还包括耦合在第一电荷泵和第二电荷泵之间的滤波器，其中，滤波器的第一端子在第一节点处耦合至第一电荷泵的输出，并且滤波器的第二端子在第二节点处耦合至第二电荷泵的输出。锁相环附加地包括：加法器，其第一端子耦合至第二节点；辅助电荷泵，其输出耦合至加法器的第二端子；以及振荡器，其输入耦合至加法器的输出。
在一个实施例中，一种方法包括：基于包括整数部分、小数部分和量化噪声分量的第一控制信号生成反馈信号；将反馈信号与参考信号进行比较；以及基于反馈信号与参考信号的比较在第一节点处生成第一电流。该方法还包括：基于反馈信号与参考信号的比较在第二节点处生成第二电流，第二电流大于第一电流；以及使用第一滤波器路径对第一电流进行滤波。该方法附加地包括：使用不同于第一滤波器路径的第二滤波器路径对第二电流进行滤波，其中第二滤波器路径通过隔离缓冲器与第一滤波器路径去耦，隔离缓冲器耦合在第一滤波器路径和第二滤波器路径之间。该方法还包括：基于第一控制信号的量化噪声分量生成第二控制信号；基于第二控制信号生成第三电流；从第二电流中减去第三电流以产生调谐电压；以及基于调谐电压生成振荡信号。
附图说明
为了更加完整地理解本发明及其优点，现在结合附图进行以下描述，其中：
图1示出了小数N分频锁相环(fractional-N phase-locked loop)的简化框图；
图2示出了根据一个实施例的具有双电荷泵和辅助电荷泵的小数N分频锁相环的框图；
图3示出了根据另一实施例的具有双电荷泵和辅助电荷泵的小数N分频锁相环的框图；
图4示出了根据一个实施例的操作锁相环的方法的框图。
不同附图中对应的数字和符号一般表示对应的部分，除非另有指定。绘制附图是为了清楚地示出实施例的相关方面，并且不需要按比例绘制。
具体实施方式
下面详细讨论各个实施例的制造和使用。然而，应该理解，本文描述的各个实施例可应用于各种具体环境。所讨论的具体实施例仅仅示出了制造和使用各个实施例的具体方法，而不用于限制本发明的范围。
图1示出了小数N分频锁相环(PLL)1的简化框图。例如，PLL1可用于调谐本地振荡器(LO)信号的频率，其中LO信号被提供给蜂窝电话中的接收器的混合器，使得接收器被调谐以接收感兴趣的无线电信号。PLL 1包括相位频率检测器(PFD)2、单个电荷泵3、环路滤波器4、压控振荡器(VCO)5、除法器6和小数控制模块(fractional control module)7(其可以是积分三角(ΣΔ)调制器)。除法器6将节点8处的LO信号的频率除以在信号线9上接收的多位数字除数值，并且在节点10上输出得到的较低频率反馈时钟信号。PFD 2将参考信号与节点10处的反馈信号的相位进行比较，并基于比较将控制信号输出至单个电荷泵3。单个电荷泵3向环路滤波器4提供电流，环路滤波器4随后对接收到的电流进行滤波。环路滤波器4向VCO 5提供信号(例如，电压)(例如，在VCO的调谐线上)。然后，VCO基于在其调谐线上接收的来自环路滤波器4的信号改变LO信号的相位。小数控制模块7随时间改变信号线9上的多位数字除数值，使得节点8上的LO信号的频率除以节点10上的反馈时钟信号的频率随时间是小数N分频除数值。可以通过改变经由信号线11在小数控制模块7处接收的多位频率控制字来改变小数N分频除数值。节点8上的LO信号的频率被调整，以通过调整多位数字频率控制字来调谐接收器。小数控制模块7可以生成量化噪声，其会不利地影响PLL 1的性能。
各种方法可用于去除或显著降低由小数控制模块7生成的量化噪声。一种这样的方法是减小PLL 1的带宽以过滤来自小数控制模块7的量化噪声。可以通过增加确定PLL 1的零值的环路滤波器4中包括的电容器的电容来降低PLL 1的带宽。然而，降低PLL 1的带宽会增加由VCO 5生成的噪声(例如，振荡器相位噪声)。此外，增加环路滤波器4的电容器的电容会导致高PLL面积。另一种方法是低面积解决方案，其中减小由单个电荷泵3提供的电流。然而，减小由单个电荷泵3提供的电流会增加电荷泵噪声。此外，该方法增加了单个电荷泵3中的失配和非线性，并且这会导致噪声折叠，从而在较低偏移频率处增加小数控制模块7的本底噪声(noise floor)，而这又会增加小数控制模块7的噪声分配至PLL 1的整体抖动。如此，期望去除或显著降低小数N分频PLL中的量化噪声的方法。
本文描述的示例性电路提供了多种优点。实施例提供了具有减小的面积和降低的噪声的PLL。具体地，示例性PLL电路包括双电荷泵以及使PLL的积分路径和比例路径去耦的隔离缓冲器。这允许PLL的积分和比例路径上的独立控制而不改变PLL的环路参数。PLL的积分和比例路径上的这种独立控制允许通过积分路径中的电荷泵中的电流与确定PLL的零值的积分路径中的电容器的电容的同时降低来实现积分路径中的电容倍增。这使得节省了确定PLL的零值的电容器所通常要求的较大面积。此外，积分和比例路径上的独立控制允许比例路径中的电荷泵的配置，使其与PLL的积分路径中的电荷泵相比具有更大的电流。这允许比例路径中的量化噪声的有效降低，从而会减小PLL输出处的毛刺和抖动。
图2示出了根据一个实施例的具有双电荷泵106A、106B和辅助电荷泵120的小数N分频PLL 200的框图。PLL 200包括输入信号102、相位频率检测器(PFD)104、第一电荷泵106A、第二电荷泵106B、环路滤波器108、压控振荡器(VCO)110、分频器112、反馈信号114、输出信号116、小数控制模块118和辅助电荷泵120。PLL 200可以是模拟小数N分频PLL或数字小数N分频PLL。仅通过示例示出了图2的组件和模块。其他PLL实施方式可以包含更多或更少的组件/模块。具体地，可以在反馈环路的其他应用中实施本公开的实施例。
PLL 200(例如，PLL 200的PFD 104)接收具有频率fref的输入信号102(有时称为参考信号)，并且生成具有频率fvco的输出信号116(例如，来自PLL 200的VCO 110)。输出信号116具有与输入信号102基本相同的相位。可以通过由分频器112施加的除法因子(其可以由小数控制模块118来确定)来确定比率fvco/fref。下文将结合小数控制模块118对此进行更加详细地讨论。
PFD 104比较输入信号102和反馈信号114(其从触发器112输出)，并且产生用于控制第一电荷泵106A和第二电荷泵106B的控制信号。电荷泵106A和106B中的每一个均接收由PFD 104产生的控制信号。由PFD 104提供给第一电荷泵106A和第二电荷泵106B的控制信号可以是相位指示向上信号(图2示为“UP”)或相位指示向下信号(图2示为“DN”)中的一个。
如图2所示，电荷泵106A和106B中的每一个均包括耦合至高电压节点VH的高侧腿状件(leg)和耦合至低电压节点VL的低侧腿状件。高电压节点可以是电源电压VDD，并且低电压节点可以是低参考电压，诸如地。第一电荷泵106A的高侧腿状件包括电子开关202-1和电流源204-1。电子开关202-1串联连接在电流源204-1与高电压节点VH之间。第一电荷泵106A的低侧腿状件包括电子开关202-2和电流源204-2。电子开关202-2串联连接在电流源204-2和低电压节点VL之间。
第二电荷泵106B的高侧腿状件包括电子开关206-1和电流源208-1。电子开关206-1串联连接在电流源208-1与高电压节点VH之间。第二电荷泵106B的低侧腿状件包括电子开关206-2和电流源208-2。电子开关206-2串联连接在电流源208-2和低电压节点VL之间。
第一电荷泵106A的高侧腿状件和低侧腿状件相互耦合，并且形成第一电荷泵106A的输出节点VIP(积分路径的电压)，而第二电荷泵106B的高侧腿状件和低侧腿状件相互耦合并形成第二电荷泵106B的输出节点VPP(比例路径的电压)。
电荷泵106A、106B的高侧腿状件的电子开关202-1和206-1被相位指示向上信号UP控制，而电荷泵106A、106B的低侧腿状件的电子开关202-2和206-2被相位指示向下信号DN控制。在操作中，当提供给第一电荷泵106A的相位指示向上信号UP和相位指示向下信号DN被配置为使得高侧腿状件的电子开关202-1闭合而低侧腿状件的电子开关202-2打开时，第一电荷泵106A将电流从电流源204-1传送至节点VIP。相反，当提供给第一电荷泵106A的相位指示向上信号UP和相位指示向下信号DN被配置为使得高侧腿状件的电子开关202-1打开而低侧腿状件的电子开关202-2闭合时，第一电荷泵106A使电流从节点VIP下沉(sink)到电流源204-2。因此，电流源204-1将与输入信号102和反馈信号114的相位差成比例的正电流注入到节点VIP，而电流源204-2从节点VIP注入与输入信号102和反馈信号114的相位差成比例的负电流(例如，牵引电流)。
类似地，在操作中，当提供给第二电荷泵106B的相位指示向上信号UP和相位指示向下信号DN被配置为使得高侧腿状件的电子开关206-1闭合而低侧腿状件的电子开关206-2打开时，第二电荷泵106B将电流从电流源208-1传送至节点VPP。相反，当提供给第二电荷泵106B的相位指示向上信号UP和相位指示向下信号DN被配置为使得高侧腿状件的电子开关206-1打开而低侧腿状件的电子开关206-2闭合时，第二电荷泵106B使电流从节点VPP下沉(sink)到电流源208-2。因此，电流源208-1将与输入信号102和反馈信号114的相位差成比例的正电流注入到节点VPP，而电流源208-2从节点VPP注入与输入信号102和反馈信号114的相位差成比例的负电流(例如，牵引电流)。
环路滤波器108包括第一滤波器路径和第二滤波器路径。第一滤波路径耦合至节点VIP，而第二滤波器路径耦合至节点VPP。第一滤波器路径包括耦合在节点VIP和参考节点V1之间的电容器210。节点VIP向环路滤波器108的第一滤波器路径提供电流信号。在一些实施例中，电容器210确定环路滤波器108的零值和/或PLL 200的零值。参考节点V1可以称为环路滤波器108和/或VCO 110的公共节点(例如，电源或地或一些其他公共电压)。第一滤波器路径有时被称为积分路径，因为电容器210对来自第一电荷泵106A的电流进行积分，以向隔离缓冲器216提供平均频率。
第二滤波路径包括耦合在节点VPP和参考节点V1之间的电容器212和耦合在隔离缓冲器216的输出与节点VPP之间的电阻器214。节点VPP向环路滤波器108的第二滤波器路径提供电流信号。第二滤波器路径有时被称为比例路径，因为电阻器214提供瞬时相位校正而不影响平均频率。第二滤波器路径输出至VCP 110。具体地，节点VPP处的信号作为输入被提供给加法器126，其中加法器126耦合在节点VPP和VCO 110之间。
第一和第二滤波器路径被隔离缓冲器216分离。在所示实施例中，隔离缓冲器216被实施为运算放大器(运放)，其被配置为单位增益缓冲器(unity gain buffer)，其中节点VIP耦合至运放的非反相输入，并且运放的输出反馈回运放的反相输入。在一些实施例中，隔离缓冲器216是单级运放，并且被约50μA的电流偏置。在其他实施例中，隔离缓冲器216可以是两个或更多个源极跟随器/发射极跟随器电路的级联，或者任何其他适当的隔离电路。隔离缓冲器216的效果是去耦和分离由第一电荷泵106A和第二电荷泵106B提供的电流。如此，隔离缓冲器216将PLL 200的积分路径与PLL 200的比例路径去耦。换句话说，隔离缓冲器216与双电荷泵106A和108B的组合使用允许积分和比例路径上的独立控制而不改变PLL200的环路参数。
VCO 110基于隔离缓冲器216的输出和/或第二电荷泵106B的输出生成周期输出信号116。初始地，如果VCO 110被设置为与输入信号102基本相同的频率，则通过反馈信号114的小调整可以保持输出信号116和输入信号102的相位锁定在期望阈值内。然而，如果来自VCO 110的相位被确定为滞后于输入信号102的相位，则PFD 104可以调整VCO 110的控制信号，使得由VCO生成的信号的频率增加。类似地，如果来自VCO 110的相位被确定为领先于输入信号102的相位，则PFD 104可以调整VCO 110的控制信号，使得降低由VCO生成的信号的频率。VCO 110可以是压控低噪声振荡器，其包括谐振器、压控环形振荡器或任何其他适当的压控振荡器。在一些实施例中，VCO 110可以包括压-流转换器和流控振荡器(CCO)。
来自VCO 110的输出信号116被提供给分频器112，该分频器112被配置为对输出信号116进行操作使得输出信号116的频率是输入信号102的频率的倍数。在一些实施例中，诸如在图2的示例中，平均来说，输出信号106的频率是输入信号102的频率的非整数倍。这可以实现将小数N控制模块118耦合至分配器112，从而实现小数N分频PLL。小数N分频PLL可以实现远小于其参考的频率步长，并且仍然保持合理的高参考频率，这对于实现低相位噪声性能来说是重要的。
小数控制模块118可以包括或者可以通过累加器或者积分三角(ΣΔ)调制器来实施，以动态地确定或控制分频器112的分频比。分配器112的瞬时分频比可以仅为整数，但是分频比的长期平均值为(NDIV+NFRAC)，其中NDIV是分频比的整数部分，NFRAC是分频比的小数部分。例如，如果期望的分频比是4.75，则NDIV＝4且NFRAC＝0.75。小数控制模块118如何实现该分频比的一个示例是选择多个整数分频比中的一个在一时间段内稍稍高于或低于NDIV。通过在可用的整数分频比之间切换，期望的平均分频比可以随时间实现平均，即使瞬时分频比是整数。例如，为了实现4.75的分频比，小数控制模块118可以在25％的时间内使用4的分频比以及在75％的时间内使用5的分频比。实际的小数控制模块118实施方式可以使用更复杂的算法(例如，更整数的分频比或者模函数)，以试图使所得到的噪声最小化并成形所得到的噪声。
在图2所示的示例中，整数部分NDIV被提供给分频器112，而小数部分NFRAC被提供给小数控制模块118。NFRAC随后通过小数控制模块118提供给分频器112。然而，如图2的示例所示，由小数控制模块118提供给分频器112的值可以包括量化噪声(图2中表示为QNOISE)。量化噪声QNOISE可有助于PLL 200的输出抖动，并且会不利地影响PLL 200的性能。
PLL 220的环路带宽可以被减小以过滤掉从小数控制模块118得到的量化噪声QNOISE。然而，这不是可行的，因为PLL 200会需要高环路带宽来去除其他噪声源，诸如由VCO110生成的噪声。对于要求较快切换速度的应用(诸如蓝牙)来说，PLL 200还会需要高环路带宽来加速锁住时间。
在一些实施例中，由小数控制模块118生成的量化噪声QNOISE可发生在或者可以被推至高频率偏移。作为示例，量化噪声QNOISE可以被频率成形，使得其能量的大部分发生在fref/2处或者fref/2附近。其随后被高通滤波，使得量化噪声QNOISE在DC周围(例如，在0Hz处或0Hz周围)具有较少的能量。如图2中的信号路径所示，量化噪声QNOISE可以传播通过PLL200的积分路径和PLL 200的比例路径。作为示例，关于PLL 200的积分路径，量化噪声QNOISE可以污染或影响提供给PFD 104的反馈信号114。PFD 104可以基于输入信号102与被污染或错误的反馈信号114之间的比较来更新提供给第一电荷泵106A的相位指示向上信号UP和相位指示向下信号DN。然而，通过PLL 200的积分路径的量化噪声QNOISE通过环路滤波器108被过滤(例如，低通滤波)。具体地，通过积分路径的量化噪声QNOISE的频率分量可以被低通滤波，超过PLL 200的零值，由此，通过积分路径的量化噪声QNOISE(和其他噪声源，诸如热噪声)可以通过环路滤波器108被补偿或校正，因此不会显著引起PLL 200的输出抖动。
另一方面，关于PLL 200的比例路径，量化噪声QNOISE会污染或影响提供给PFD 104的反馈信号114。PFD 104可以基于输入信号102与被污染或错误的反馈信号114之间的比较更新提供给第二电荷泵106B的相位指示向上信号UP和相位指示向下信号DN。由于第二电荷泵106B的输出耦合至VCO 110的输入(例如，经由加法器126)，所以通过比例路径的量化噪声QNOISE(和其他噪声源，诸如热噪声)可以调制VCO 110的调谐线，由此在输出信号116处创建毛刺和/或有助于PLL 200的输出抖动。
然而，如上面关于环路滤波器108所描述的，隔离缓冲器216与双电荷泵106A和106B的联合使用可以允许PLL 200的积分和比例路径上的独立控制，而不改变PLL 200的环路参数，这是因为PLL 200的积分和比例路径通过隔离缓冲器216去耦。从而，可以执行PLL200的比例路径中对量化噪声QNOISE的校正而基本不会对PLL 200的积分路径的特性或性能产生影响，反之亦然。
如图2所示，辅助电荷泵120可用于去除或显著减少比例路径中的量化噪声QNOISE(否则会调制VCO 110的调谐线)，而不改变PLL200的积分路径的行为或PLL 200的环路参数。具体地，由小数控制模块118生成的量化噪声QNOISE可通过从小数控制模块118的输出(包括NFRAC和QNOISE)中减去提供给小数控制模块118的小数部分NFRAC来得到。随后，量化噪声QNOISE被输入至积分器122，其可以将频域量化噪声QNOISE转换为相位域信号。换句话说，积分器122可以输出代表由量化噪声QNOISE生成的相位差的相位信号。积分器122的输出被提供给第二小数控制模块124，其向辅助电荷泵120输出第二相位指示向上信号UP2和第二相位指示向下信号DN2。
辅助电荷泵120包括耦合至高压节点VH的高侧腿状件和耦合至低压节点VL的低侧腿状件。辅助电荷泵120的高侧腿状件包括电子开关210-1和电流源212-1。电子开关210-1串联连接在电流源212-1和高压节点VH之间。辅助电荷泵120的低侧腿状件包括电子开关210-2和电流源212-2。电子开关210-2串联连接在电流源212-1和低压节点VL之间。在操作中，当提供给辅助电荷泵120的第二相位指示向上信号UP2和第二相位指示向下信号DN2被配置为使得高侧腿状件的电子开关210-1闭合而低侧腿状件的电子开关210-2打开时，辅助电荷泵120将电流从电流源212-1传输至加法器126的减法端子。相反，当提供给辅助电荷泵120的第二相位指示向上信号UP2和第二相位指示向下信号DN2被配置为使得高侧腿状件的电子开关210-1打开而低侧腿状件的电子开关210-2闭合时，辅助电荷泵120将电流从加法器126的减法端子下沉到电流源212-2。因此，电流源212-2向加法器126的减去端子注入代表量化噪声QNOISE的正电流，而电流源212-2从加法器126的减法端子注入代表量化噪声QNOISE的负电流(例如，牵引电流)。如此，去除或显著降低了量化噪声QNOISE对PLL200的比例路径中的VCO 110的调谐线的影响。作为示例，可以使用辅助电荷泵120去除或显著降低从PLL 200的零值到PLL 200的截止频率发生的PLL 200的比例路径中的量化噪声QNOISE的频率含量。
在图2所示示例中，电流源204-1、204-2、208-1、208-2、212-1、212-2的电流值被指示为在相同值IC处基本相等。此外，电容器210和212的电容被分别指示为C1和C2。电容器210和212影响PLL 200的稳定性。由于PLL 200是高阶负反馈系统，所以其可以使用非零值电阻器要求零值，以提供适当的相位裕度，从而保持PLL 200的稳定性。通过环路滤波器108来确定零值，并且通常零值是PLL的环路带宽的一部分。对于这种小零值来说，与电容器212的电容相比，可能需要用于电容器210的大电容值。例如，对于小零值来说，电容器210可以具有约210pF的值，电容器212可具有约8.5pF的值，电阻器214可具有约4000Ohms的值，并且电流源204-1、204-2、208-1、208-2、212-1和212-2的电流值可以约为25μA。因此，电容器210可要求较大的面积量，并且会显著影响PLL 200的总面积。在一些实施例中，电容器210和212使用金属氧化物半导体场效应晶体管(MOSFET)来实施。MOSFET电容器具有比金属电容器更大的电容密度，由此使用MOSFET电容器可进一步降低PLL 200的总面积。
图3示出了根据另一实施例的具有双电荷泵和辅助电荷泵的小数N分频PLL 300的框图。与图2所示的PLL 200相比，图3所示的PLL300去除或显著降低了量化噪声QNOISE对PLL300的比例路径中的VCO 110的调谐线的影响，同时与图2中的PLL 200相比具有更小的总面积。在该实施例中，用于第二电荷泵106B的电流源具有IC的电流值(如图2所示)，但是用于第一电荷泵106A的电流源具有IC/K的电流值，K大于1(例如，大于约5)。因此，第一电荷泵106A的电流小于电荷泵106B的电流。此外，因子K被用作施加于积分路径中的电容器210的电容C1的缩放因子，使得与图2相比，图3中的电容器210的值被缩小K倍。因为积分路径的电流值(IC/K)比比例路径的电流值IC小K倍，所以这是可以实现的，由此电容器210的电容C1相当于放大K倍。因此，电容器210所需的尺寸显著减小(减小K倍)。使用图2所示的示例(其中，电容器21具有250pF的值)，通过将缩放因子K设置为等于10(即，将第一电荷泵106A的电流值减小为比第二电荷泵106B的电流值小约10倍)，电容器210的电容C1可以减小K＝10倍，减小到约为25pF。电容器210的电容的这种减小使得与图2所示的PLL 200相比实现PLL 300的更小面积。应注意，尽管第一电荷泵106A的电流的降低可以增加积分路径中的电荷泵噪声，但这种噪声被环路滤波器108低通滤波掉。因此，第一电荷泵106A的电流的减小不会显著引起PLL 300的输出抖动。此外，在第二电荷泵106B和辅助电荷泵120中使用较大电流IC(与第一电荷泵106A的电流相比)可以有效地去除或显著降低PLL 300的比例路径中的量化噪声QNOISE。
图4示出了根据一个实施例的操作锁相环的方法400的框图。作为示例，方法400可用于操作图3所示的PLL 300。方法400包括步骤402，其包括基于包括整数部分(例如，NDIV)、小数部分(例如，NFRAC)和量化噪声分量(例如，QNOISE)的第一控制信号来生成反馈信号(例如，反馈信号114)。方法400还包括步骤404，其包括将反馈信号与参考信号(例如，输入信号102)进行比较。方法400的步骤406包括基于反馈信号与参考信号的比较在第一节点(例如，节点VIP)处生成第一电流(例如，通过第一电荷泵106A)。方法400包括步骤408，其包括基于反馈信号与参考信号的比较在第二节点(例如，节点VPP)处生成第二电流(例如，通过第二电荷泵106B)。方法400包括步骤410，其包括使用第一滤波器路径(例如，包括电容器210)对第一电流进行滤波(例如，通过环路滤波器108)。方法400包括步骤412，其包括使用第二滤波器路径(例如，包括电容器212和电阻器214)对第二电流进行滤波。方法400还包括步骤414，其包括基于量化噪声分量(例如，QNOISE)生成第二控制信号(例如，第二相位指示向上信号UP2和第二相位指示向下信号DN2)。方法400还包括步骤416，其包括基于第二控制信号生成第三电流(例如，通过辅助电荷泵120)。方法400还包括步骤418，其包括从第二电流中减去第三电流(例如，通过加法器126)，以产生调谐电压。方法400包括步骤420，其包括基于调谐电压生成(例如，通过VCO 110)振荡信号(例如，输出信号116)。
本文描述的示例性电路提供了多种优点。实施例提供了具有减小的面积和降低的噪声的PLL。具体地，示例性PLL电路包括双电荷泵以及去耦PLL的积分路径和比例路径的隔离缓冲器。这允许PLL的积分和比例路径上的独立控制而不改变PLL的环路参数。通过积分路径中的电荷泵中的电流和确定PLL的零值的积分路径中的电容器的电容的同时降低，PLL的积分和比例路径上的这种独立控制允许积分路径中的电容倍增。这节省了确定PLL的零值的电容器通常所要求的较大面积。此外，积分和比例路径上的独立控制允许比例路径中的电荷泵的配置，使其与PLL的积分路径中的电荷泵相比具有较大的电流。这允许比例路径中量化噪声的有效降低，这又减小了PLL的输出处的毛刺和抖动。
在一个实施例中，一种电路，包括：第一电荷泵，被配置为在第一节点处生成第一电流；以及第二电荷泵，被配置为在第二节点处生成第二电流。该电路还包括：隔离缓冲器，耦合在第一节点和第二节点之间；以及加法器，具有耦合至第二节点的第一输入。该电路附加地包括：辅助电荷泵，被配置为在加法器的第二输入处生成第三电流；以及振荡器，具有耦合至加法器的输出的输入。
在一个实施例中，一种锁相环包括相位检测器，被配置为基于参考信号的相位与反馈信号的相位的比较生成控制信号。锁相环还包括：第一电荷泵，耦合至相位检测器，并且被配置为接收来自相位检测器的控制信号；以及第二电荷泵，耦合至相位检测器，并且被配置为接收来自相位检测器的控制信号。锁相环还包括滤波器，耦合在第一电荷泵和第二电荷泵之间，其中，滤波器的第一端子在第一节点处耦合至第一电荷泵的输出，并且滤波器的第二端子在第二节点处耦合至第二电荷泵的输出。锁相环附加地包括：加法器，具有耦合至第二节点的第一端子；辅助电荷泵，具有耦合至加法器的第二端子的输出；以及振荡器，具有耦合至加法器的输出的输入。
在一个实施例中，一种方法包括：基于包括整数部分、小数部分和量化噪声分量的第一控制信号，生成反馈信号；将反馈信号与参考信号进行比较；以及基于反馈信号与参考信号的比较，在第一节点处生成第一电流。该方法还包括：基于反馈信号与参考信号的比较，在第二节点处生成第二电流，第二电流大于第一电流；以及使用第一滤波器路径对第一电流进行滤波。该方法附加地包括使用不同于第一滤波器路径的第二滤波器路径对第二电流进行滤波，其中，第二滤波器路径通过耦合在第一滤波器路径和第二滤波器路径之间的隔离缓冲器与第一滤波器路径去耦。该方法还包括：基于第一控制信号的量化噪声分量生成第二控制信号；基于第二控制信号生成第三电流；从第二电流中减去第三电流以产生调谐电压；以及基于调谐电压生成振荡信号。
本领域技术人员将进一步意识到，结合本文公开的实施例描述的逻辑块、模块、电路和算法可实施为电子硬件、存储在存储器或另一计算机可读介质中且被处理器或其他处理设备执行的指令、或者二者的组合。例如，本文描述的设备和处理系统可以任何电路、硬件部件、集成电路(IC)或IC芯片来使用。本文公开的存储器可以是任何类型和尺寸的存储器，并且可以被配置为存储任何类型的期望信息。为了清楚地示出这种可交换性，各种所示部件、块、模块、电路和步骤在上面根据它们的功能进行一般化的描述。如何实施这些功能取决于在整体系统上施加的应用、设计选择和/或设计约束。本领域技术人员可针对每种具体的应用以各种方法实施所描述的功能，但是这种实施决定不应解释为脱离本发明的范围。
结合本文公开的实施例描述的各种示例性逻辑块、模块和电路可以利用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立门或晶体管逻辑、分立硬件部件或者被设计为执行本文所述功能的任何它们的组合来实施或执行。处理器可以是微处理器，但是替换地，处理器可以是任何传统的处理器、控制器、微控制器或状态机。处理器还可以实施为计算设备的组合，例如DSP和微处理器的组合、多个微处理器的组合、一个或多个微处理器与DSP核的组合、或者任何其他这样的配置。
本文公开的实施例可以硬件和存储在硬件中的指令来实施，例如可以驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、电子可编程ROM(EPROM)、电子可擦除可编程ROM(EEPROM)、寄存器、硬盘、可移除盘、CD-ROM)或本领域已知的任何其他形式的计算机可读介质中。示例性存储介质耦合至处理器，使得处理器可以读取来自存储介质的信息或者将信息写入存储介质。在备选实施例中，存储介质可以集成到处理器中。处理器和存储介质可以驻留在ASIC中。
虽然结合示例性实施例描述了本发明，但本说明书不用于限制。在参考说明书之后，本领域技术人员可以明白所示实施例的各种修改和组合以及本发明的其他实施例。因此，所附权利要求包括了任何这样的修改或实施例。

Claims (20)

1.一种用于处理信号的电路，包括：
相位检测器，被配置为基于参考信号的相位与反馈信号的相位的比较生成控制信号；
第一电荷泵，被配置为响应于所述控制信号在第一节点处生成第一电流；
第二电荷泵，被配置为响应于所述控制信号在第二节点处生成第二电流；
隔离缓冲器，耦合在所述第一节点和所述第二节点之间；
加法器，具有耦合至所述第二节点的第一输入；
辅助电荷泵，被配置为响应于第二控制信号在所述加法器的第二输入处生成第三电流；
振荡器，具有耦合至所述加法器的输出的输入，其中所述振荡器被配置为基于所述加法器的输出生成输出信号；
分频器电路，具有耦合到所述振荡器的输出的输入，其中所述分频器电路被配置为基于所述输出信号生成所述反馈信号，其中所述输出信号的频率与所述参考信号的频率之比包括分频比的整数部分和所述分频比的小数部分；
第一小数控制模块，被配置为向所述分频器电路提供第一因子，所述第一因子包括所述分频比的小数部分和量化噪声；
积分电路，具有耦合至所述第一小数控制模块的输出的输入，所述积分电路被配置为基于所述量化噪声生成相位信号：以及
第二小数控制模块，具有耦合至所述积分电路的输出的输入，所述第二小数控制模块被配置为基于所述相位信号生成所述第二控制信号。
2.根据权利要求1所述的电路，其中所述第二电流不同于所述第一电流。
3.根据权利要求2所述的电路，其中所述第二电流比所述第一电流大，倍数因子大于1。
4.根据权利要求1所述的电路，其中所述第三电流等于所述第一电流。
5.根据权利要求1所述的电路，还包括：
第一滤波器路径，包括耦合在所述第一节点和参考电压之间的第一电容器；以及
第二滤波器路径，包括第二电容器和电阻器，所述第二电容器耦合在所述第二节点和所述参考电压之间，所述电阻器耦合在所述第二节点和所述隔离缓冲器的输出之间。
6.根据权利要求1所述的电路，其中所述隔离缓冲器包括运算放大器。
7.根据权利要求6所述的电路，其中所述运算放大器被配置为单位增益缓冲器。
8.根据权利要求1所述的电路，其中所述加法器的第一输入是所述加法器的加法端子，并且其中所述加法器的第二输入是所述加法器的减法端子。
9.根据权利要求1所述的电路，还包括第一小数控制模块，其包括累加器或ΣΔ调制器。
10.一种锁相环，包括：
相位检测器，被配置为基于参考信号的相位与反馈信号的相位的比较生成控制信号；
第一电荷泵，耦合至所述相位检测器，并且被配置为接收来自所述相位检测器的所述控制信号；
第二电荷泵，耦合至所述相位检测器，并且被配置为接收来自所述相位检测器的所述控制信号；
滤波器，耦合在所述第一电荷泵和所述第二电荷泵之间，所述滤波器的第一端子在第一节点处耦合至所述第一电荷泵的输出，所述滤波器的第二端子在第二节点处耦合至所述第二电荷泵的输出；
加法器，具有耦合至所述第二节点的第一端子；
辅助电荷泵，具有耦合至所述加法器的第二端子的输出；
振荡器，具有耦合至所述加法器的输出的输入；以及
小数控制模块，被配置为向所述辅助电荷泵提供基于相位信号而生成的第二控制信号，其中所述相位信号基于量化噪声而生成。
11.根据权利要求10所述的锁相环，其中所述滤波器包括耦合至所述第一节点的第一滤波器路径和耦合至所述第二节点的第二滤波器路径，所述滤波器还包括耦合在所述第一滤波器路径和所述第二滤波器路径之间的隔离缓冲器。
12.根据权利要求11所述的锁相环，其中所述第一滤波器路径包括耦合在所述第一节点和参考电压之间的第一电容器，并且其中所述第二滤波器路径包括第二电容器和电阻器，所述电阻器耦合在所述隔离缓冲器的输出和所述第二节点之间，所述第二电容器耦合在所述第二节点和所述参考电压之间。
13.根据权利要求12所述的锁相环，其中所述第一电容器的电容大于所述第二电容器的电容。
14.根据权利要求10所述的锁相环，其中所述第一电荷泵的电流比所述第二电荷泵的电流小，倍数因子大于1。
15.一种用于处理信号的方法，包括：
基于包括整数部分、小数部分和量化噪声分量的第一控制信号，生成反馈信号；
将所述反馈信号与参考信号进行比较；
基于所述反馈信号与所述参考信号的比较，在第一节点处生成第一电流；
基于所述反馈信号与所述参考信号的比较，在第二节点处生成第二电流，所述第二电流大于所述第一电流；
使用第一滤波器路径对所述第一电流进行滤波；
使用不同于所述第一滤波器路径的第二滤波器路径对所述第二电流进行滤波，所述第二滤波器路径通过耦合在所述第一滤波器路径和所述第二滤波器路径之间的隔离缓冲器与所述第一滤波器路径去耦；
基于所述第一控制信号的所述量化噪声分量生成第二控制信号；
基于所述第二控制信号生成第三电流；
从所述第二电流中减去所述第三电流以产生调谐电压；以及
基于所述调谐电压生成振荡信号。
16.根据权利要求15所述的方法，其中生成所述反馈信号包括：基于所述振荡信号和所述第一控制信号生成所述反馈信号。
17.根据权利要求15所述的方法，其中在所述第一节点处生成所述第一电流包括：控制第一电荷泵的一对电子开关，其中所述第一电荷泵的输出耦合至所述第一节点。
18.根据权利要求15所述的方法，其中在所述第二节点处生成所述第二电流包括：控制第二电荷泵的一对电子开关，其中所述第二电荷泵的输出耦合至所述第二节点。
19.根据权利要求15所述的方法，其中基于所述第二控制信号生成所述第三电流包括：控制辅助电荷泵的一对电子开关。
20.根据权利要求15所述的方法，其中所述第二电流比所述第一电流大，倍数因子大于5。
CN201711066274.0A 2016-11-18 2017-11-02 具有去耦积分和比例路径的锁相环 Active CN108075772B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/356,335 2016-11-18
US15/356,335 US10027333B2 (en) 2016-11-18 2016-11-18 Phase locked loops having decoupled integral and proportional paths

Publications (2)

Publication Number Publication Date
CN108075772A CN108075772A (zh) 2018-05-25
CN108075772B true CN108075772B (zh) 2021-09-24

Family

ID=62147945

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201721445814.1U Active CN207652415U (zh) 2016-11-18 2017-11-02 电路与锁相环
CN201711066274.0A Active CN108075772B (zh) 2016-11-18 2017-11-02 具有去耦积分和比例路径的锁相环

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201721445814.1U Active CN207652415U (zh) 2016-11-18 2017-11-02 电路与锁相环

Country Status (2)

Country Link
US (1) US10027333B2 (zh)
CN (2) CN207652415U (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016063700A1 (ja) * 2014-10-22 2016-04-28 ソニー株式会社 位相同期回路および周波数シンセサイザ
US10200071B1 (en) * 2017-08-07 2019-02-05 Kratos Integral Holdings, Llc System and method for interference reduction in radio communications
US10291386B2 (en) * 2017-09-29 2019-05-14 Cavium, Llc Serializer/deserializer (SerDes) lanes with lane-by-lane datarate independence
US10291389B1 (en) * 2018-03-16 2019-05-14 Stmicroelectronics International N.V. Two-point modulator with matching gain calibration
US20190326915A1 (en) * 2018-04-19 2019-10-24 Qualcomm Incorporated Sampling Phase-Locked Loop (PLL)
CN111697966B (zh) * 2019-03-13 2023-08-04 瑞昱半导体股份有限公司 时钟产生电路以及产生时钟信号的方法
CN113557667B (zh) * 2019-05-23 2024-06-04 华为技术有限公司 一种锁相环
KR20210009924A (ko) 2019-07-18 2021-01-27 삼성전자주식회사 서브 샘플링 pll 회로를 포함하는 pll 회로 및 클록 발생기
CN111010167B (zh) * 2019-11-13 2023-10-03 北京时代民芯科技有限公司 一种用于高速接口电路的自适应电荷泵锁相环
CN111900978B (zh) * 2020-08-07 2021-11-23 上海橙群微电子有限公司 锁相环电路、发射机和无线收发系统
US11601147B2 (en) * 2020-10-30 2023-03-07 Mediatek Inc. Semiconductor chip with local oscillator buffer reused for loop-back test and associated loop-back test method
US11728838B2 (en) * 2021-09-21 2023-08-15 Qualcomm Incorporated Isolating down-conversion mixer for a radio frequency (RF) transceiver
CN114421955A (zh) * 2021-12-23 2022-04-29 北京晟德微集成电路科技有限公司 双环路锁相环及其电荷泵

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176331B2 (ja) * 1997-10-15 2001-06-18 山形日本電気株式会社 Ｐｌｌ回路
US6204719B1 (en) * 1999-02-04 2001-03-20 Analog Devices, Inc. RMS-to-DC converter with balanced multi-tanh triplet squaring cells
US7126378B2 (en) * 2003-12-17 2006-10-24 Rambus, Inc. High speed signaling system with adaptive transmit pre-emphasis
US6963232B2 (en) * 2003-08-11 2005-11-08 Rambus, Inc. Compensator for leakage through loop filter capacitors in phase-locked loops
KR100568538B1 (ko) * 2004-04-09 2006-04-07 삼성전자주식회사 자기 바이어스 위상 동기 루프
US7132896B2 (en) * 2004-11-04 2006-11-07 International Business Machines Corporation Circuit for minimizing filter capacitance leakage induced jitter in phase locked loops (PPLs)
US7170322B2 (en) * 2005-05-28 2007-01-30 Motorola, Inc. System and method for reducing transient response in a fractional N phase lock loop
US8593216B2 (en) * 2006-06-30 2013-11-26 Qualcomm Incorporated Loop filter with noise cancellation
JP2008072272A (ja) * 2006-09-13 2008-03-27 Nec Electronics Corp Ｐｌｌ回路
US7692458B1 (en) * 2008-10-11 2010-04-06 Applied Micro Circuits Corporation Wide dynamic range charge pump
US8169265B2 (en) * 2009-04-29 2012-05-01 Mediatek Inc. Phase lock loop circuits
US20110037523A1 (en) * 2009-08-11 2011-02-17 Texas Instruments Incorporated Charge pump linearization for delta-sigma fractional-n phase locked loops
KR101183626B1 (ko) * 2010-12-17 2012-09-17 에스케이하이닉스 주식회사 클럭 신호 생성 회로
US8653869B2 (en) * 2011-10-20 2014-02-18 Media Tek Singapore Pte. Ltd. Segmented fractional-N PLL
JP6585963B2 (ja) * 2015-08-24 2019-10-02 ルネサスエレクトロニクス株式会社 Ｐｌｌ回路、及び、動作方法

Also Published As

Publication number Publication date
US10027333B2 (en) 2018-07-17
CN207652415U (zh) 2018-07-24
US20180145695A1 (en) 2018-05-24
CN108075772A (zh) 2018-05-25

Similar Documents

Publication Publication Date Title
CN108075772B (zh) 具有去耦积分和比例路径的锁相环
US7019570B2 (en) Dual-gain loop circuitry for programmable logic device
US8063707B2 (en) Phase locked loop
KR101040916B1 (ko) 디지털 위상-동기 루프
US11012081B2 (en) Apparatus and methods for digital phase locked loop with analog proportional control function
US8779812B1 (en) Hybrid PLL/FLL circuit to provide a clock
US8587352B2 (en) Fractional-N phase locked loop
US9294106B2 (en) Capacitance multiplier and loop filter noise reduction in a PLL
JP2010098704A (ja) Ｐｌｌ回路
KR101242670B1 (ko) 시그마-델타 기반 위상 고정 루프
WO2023124558A1 (zh) 锁相环电路、控制方法、电荷泵及芯片
US20070008040A1 (en) Digital phase locked loop, method for controlling a digital phase locked loop and method for generating an oscillator signal
Tang et al. A low-noise fast-settling PLL with extended loop bandwidth enhancement by new adaptation technique
EP1297619B1 (en) Linear dead-band-free digital phase detection
WO2023124557A1 (zh) 锁相环电路、控制方法、电荷泵及芯片
TWI814098B (zh) 片上系統裝置、擴頻時脈生成器及其離散時間迴路濾波方法
CN111756369A (zh) 带共享的单位增益缓冲的充电泵和有源环路滤波器
CN111756372A (zh) 用于基于连续时间增量总和调制器的模数转换器的锁相环
US7825737B1 (en) Apparatus for low-jitter frequency and phase locked loop and associated methods
JP2012204883A (ja) アキュムレータ型フラクショナルｎ−ｐｌｌシンセサイザおよびその制御方法
Thirunarayanan et al. An injection-locking based programmable fractional frequency divider with 0.2 division step for quantization noise reduction
Yilmaz et al. 20–300 MHz frequency generator with− 70 dBc reference spur for low jitter serial applications
Choi A continuous fine-tuning phase locked loop with additional negative feedback loop
Zarkeshvari DLL-based fractional-N frequency synthesizers
김성훈 et al. Design of PLL Frequency Synthesizer for a 915㎒ ISM Band wireless transponder using CPFSK communication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant