KR20060093929A

KR20060093929A - 가변 디지털 루프필터를 이용한 디지털 위상 고정 루프

Info

Publication number: KR20060093929A
Application number: KR1020050015061A
Authority: KR
Inventors: 오태영
Original assignee: 엘지전자 주식회사
Priority date: 2005-02-23
Filing date: 2005-02-23
Publication date: 2006-08-28

Abstract

상기와 같은 목적을 달성하기 위하여 본 발명의 디지털 위상 고정 루프는 디지털 위상-주파수 검출기의 출력값을 검출하여 현재 디지털 위상 고정 루프가 락킹된 상태인지를 확인하는 디지털 락 검출기; 상기 디지털 락 검출기에 의해서 현재 디지털 위상 고정 루프가 락킹된 상태를 검출하면, 디지털 위상 고정 루프를 고정시킨 채 현재 디지털 위상 고정 루프의 자연 주파수를 낮추는 가변 디지털 루프 필터를 포함한다.

디지털, PLL, 루프필터

Description

가변 디지털 루프필터를 이용한 디지털 위상 고정 루프{Digital PLL using Variable Digital Loop Filter}

도 1은 그래픽 디지타이저 시스템의 블록도이다.

도 2는 일반적인 디지털 위상 고정 루프의 블록도이다.

도 3은 디지털 위상 고정 루프의 루프필터의 블록도이다.

도 4는 본 발명의 일 실시예에 따른 가변 디지털 루프필터를 포함하는 디지털 위상 고정 루프의 블록도이다.

도 5는 본 발명의 일 실시예에 따른 디지털 위상 고정 루프의 시뮬레이션 결과이다.

{도면의 주요 부호에 대한 설명}

400 : 디지털 위상 고정 루프 402 : 디지털 위상-주파수 검출기

404 : 가변 디지털 루프필터 406 : 디지털 제어 오실레이터

408 : 분주기 410 : 위상 고정 루프 락 검출기

본 발명은 가변 디지털 루프필터를 이용한 디지털 위상 고정 루프(PLL, 'Phase Locked Loop')에 관한 것으로써, 특히 위상 고정 루프의 상태에 따라 디지털 필터의 값이 자동적으로 변경되는 디지털 위상 고정 루프에 관한 것이다.

대부분의 현재 디지털 전자 시스템은 동기화된 디자인 스타일로 고안된다. 온-칩상에 아날로그 요소(아날로그-디지털 변환기, 디지털-아날로그 변환기 등)를 가지는 혼합된 신호디자인을 위해, 아날로그 요소는 일반적으로 클록 에지와 함께 동기화 되어 사용된다. 클록 발생기는 현재 직접회로(VLSI) 디자인에 있어서 가장 중요한 이슈중에 하나이고, 위상 고정 루프는 이러한 퍼즐을 풀기 위한 하나의 열쇠로써 인식된다.

도 1은 엘씨디(LCD)모니터와 디지털 티비 어플리케이션을 위한 아날로그 비디오 파형을 디지털 신호로 변환하기 위한 그래픽 디지타이저의 블록도이다.

이 시스템에서, 위상 고정 루프는 수평동기화(Horizontal Synchronization, 'HZ')에 락하기 위해 필요하고 아날로그-디지털 변환기를 위해 픽셀 클록을 생성하며, 다양한 디지털 기능블록을 위한 다른 클록을 생성한다. 이러한 위상 고정 루프는 아날로그 전압-제어 발진기(VCO) 및 아날로그 루프필터를 가지는 일반적인 위상 고정 루프로써 구성 가능하다. 다른 대안으로, 비용, 디자인 노력, 유도성에 의해 주목할만한 이점을 가지는 순수 디지털 도메인상에 디자인 될 수도 있다.

도 2는 종래의 디지털 위상 고정 루프와 이에 사용되는 디지털 필터의 구조 이다. 도 2에서 도시된 디지털 필터는 디지털 위상-주파수 검출기(Phase-Frequency Detector)의 출력을 받아들여서 저역통과(Low-pass) 필터링 한 후에 디지털 제어 오실레이터(Digitally Controlled Oscillator, 'DCO')) 의 입력을 만들어 낸다.

도 3은 디지털 루프필터의 블록도이다. 상기 디지털 루프필터는 저역통과(Low-pass) 필터링 하는 역할을 하는데 디지털 필터의 계수인 G1, G2는 디지털 위상-주파수 검출기의 해상도, 디지털 제어 오실레이터의 위상 이득, 위상 고정 루프의 기준 클록 주파수, 위상 고정 루프의 고유 주파수 등에 의해 결정된다.

예를 들어 기준 주파수가 60kHz이고, 분주기가 5248분주하며, 디지털 위상-주파수 검출기의 해상도가 300ps, 디지털 제어 오실레이터의 위상 이득이 300ps * 5248/2^24 인 경우, G1= 528, G2=35 로 주어진다.

디지털 위상-주파수 검출기는 보통 데드 존(Dead Zone)을 없애기 위해, 출력이 0인 경우는 제외시키게 된다. 따라서 위상 고정 루프가 락킹되어 있을 때 디지털 위상-주파수 검출기의 출력은 -1과 1사이를 오가게 된다. 이 때 디지털 위상-주파수 검출기의 출력이 -1에서 1로 움직일 때, 출력 클록의 주파수가 얼마나 움직이는 지를 계산해 보면,

60kHz*5248 *( 300ps*60kHz*5248*(G1+G2)*2 / 2^24 ) ≒ 2kHz

이다. 이를 다시 롱 텀 지터(Long Term Jitter)로 변환하여 보면,

2kHz/5248/60kHz/60kHz = 105 ps 가 된다.

보통 디지털 위상 고정 루프에서 지터의 최대치는 500ps 이내일 것이 요구되므로, 이의 약 20%에 해당하는 지터가 디지털 필터에서 발생하는 것이 된다. 디지털 필터에서 발생하는 이 지터의 양을 줄이기 위해서는 더욱 차수가 높은 디지털 필터를 쓰거나 G1, G2를 이상적인 값보다 더 작은 값을 사용하면 (즉 이상적인 고유 주파수보다 나은 고유 주파수를 위상 고정 루프가 갖도록 하면) 된다. 그러나 전자의 경우 디지털 필터의 크기가 매우 커지는 문제가 있고, 후자의 경우는 위상 고정 루프의 락킹에 걸리는 시간이 증가하거나, 초기 조건에 따라 위상 고정 루프가 락킹이 되지 않는 문제가 발생한다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로써, 그 목적은 디지털 위상 고정 루프의 디지털 필터에서 디지털화에 따라 발생하는 지터를 감소시키는 장치를 제공하는 데 있다.

본 발명에서 현재 디지털 위상 고정 루프의 자연 주파수는 상기 가변 디지털 필터의 계수를 낮춤으로써 낮아지는 것이 바람직하다.

본 발명에서 상기 디지털 락 검출기는 상기 디지털 위상-주파수 검출기의 출력값이 1 또는 -1 상태를 소정의 자연수 k_min 번 이상을 되풀이하는 경우 상기 디지털 위상 고정 루프가 락킹되었다고 판단하는 것이 바람직하다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 하기의 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

도 4는 본 발명의 일 실시예에 따른 디지털 위상 고정 루프의 블록도이다.

상기 실시예에서, 디지털 위상 고정 루프(400)는 디지털 위상-주파수 검출기(402), 가변 디지털 루프필터(404), 디지털 제어 오실레이터(406), 분주기(408) 및 디지털 락 검출기(410)를 포함한다.

상기 실시에는, 가변 디지털 루프필터(404)를 이용하여 지터를 감소시키는 디지털 위상 고정 루프(400)의 구성을 개략적으로 나타낸 것이다.

도 4를 참조하면, 상기 디지털 위상-주파수 검출기(402)는 기준클록과 피드백 클록 사이의 시간차를 측정한다. 이러한 시간 차이는 필터에 다운스트림으로 적용되는 위상 에러로써 표현된다. 상기 분주기(408)는 소정의 사이즈를 가지는 이진 카운터이다. 카운터는 출력클록의 속도로 작동한다. 그것은 초기 '0'에서 부터 카운트를 시작하고, 그것은 최대 사이즈 보다 1이 작은 값이 도달하였을 때, 처음부터 다시 카운트된다. 이러한 카운터에 저장된 값은 입력클록의 상승(active) 에지에 의해서 저장된다. 그렇기 때문에, 기준클록이 출력클록에 락된 주파수일 때, 카운트 값은 고정된 수가 된다. 즉, 카운터는 위상 고정 루프가 락된 이후 기준클록의 각 상승에지에 같은 값을 출력한다.

상기 카운터의 최대값을 max_pix값을 정할 때, 파라미터 pix_cnt는 [0, max_pix-1]의 범위를 이동하는 파라미터로 정의한다. 이 포인터는 상승에지의 위치를 지시하기 위해 사용된다. 디지털 위상-주파수 검출기(402)는 기준클록과 출력클록이 락되었을때 포인터는 '0'의 값으로 고정되는 방법으로 디자인되는 것이 바람직하다.

본 발명의 디지털 위상 고정 루프(400)에 사용되는 가변 디지털 루프 필터(404)는 다른 기능을 부여하는 온-칩 마이크로프로세서상에서 실행되는 소프트웨어로 구현되는 것이 바람직하다. 상기 프로세서는 저역통과필터를 통과한 디지털 위상-주파수 검출기(402)에서의 출력을 사용하는 디지털 제어 오실레이터(406)를 위해, 주파수 제어 워드(word)를 계산한다. 상기 가변 디지털 루프 필터(404)는 다음 과 같은 전달함수를 갖는다.

상기 디지털 락 검출기(410)는 디지털 위상-주파수 검출기(402)의 출력 값을 읽어 들여 디지털 위상 고정 루프(400)가 락킹된 상태인지 확인한다. 디지털 위상-주파수 검출기(402)의 출력 값이 1 또는 -1 상태가 어떤 자연수 k_min 번 이상 되풀이되었다면, 디지털 락 검출기(410)는 위상 고정 루프가 락 된 상태에 있음을 감지하고 이를 가변 디지털 루프필터(404)에 알려준다.

디지털 위상 고정 루프(400)가 락킹된 상태라면 가변 디지털 루프필터(404)는 필터의 계수를 디지털 위상 고정 루프(400)의 안정성은 유지한 채 디지털 위상 고정 루프(400)전체의 고유 주파수가 m배 낮아지는 방향으로 바꾸어 준다. 디지털 위상 고정 루프(400)가 락킹이 되어 있지 않은 상태에서 위상 고정 루프 전체의 고유 주파수를 낮추어 주면 조건에 따라 락킹이 아예 되지 않거나, 락킹에 걸리는 시간이 매우 늦어지나, 이미 락킹된 상태에서는 이것이 문제가 되지 않는다.

앞의 예에서 G1 = 528, G2 = 35 는 위상 고정 루프의 고유 주파수를 1/4 로 낮추어 주면 138과 2 로 바뀌게 된다. 따라서 락킹 되기 이전에는 G1 = 528, G2 = 35 을 사용하다가, 락킹 된 후에는 G1=138, G2=2 를 사용하게 되는 것이다. 이 때, 가변 디지털 루프필터(404)에서 발생하는 지터를 살펴보면,

60kHz*5248 *( 300ps*60kHz*5248*(G1+G2)*2 / 2^24 ) ≒ 0.5kHz

0.5kHz/5248/60kHz/60kHz = 26 ps

앞의 결과에서 보여지는 것처럼 고유 주파수를 낮춤에 따라 가변 디지털 루프필터(404)에서 발생하는 롱 텀 지터가 감소함을 알 수 있다.

만약 디지털 위상 고정 루프(400)의 기준 클록의 주파수가 바뀌거나 외부 잡음에 의해 락킹된 상태를 벗어나면, 디지털 락 검출기(410)는 락킹이 풀린 것을 디지털 필터에 알려주게 되고, 가변 디지털 루프필터(404)는 필터의 계수를 초기 값으로 환원하여 빠른 시간 내에 락킹상태로 돌아가게 된다.

앞에서 계산된 것과 같이 가변 디지털 필터를 사용하여 위상 고정 루프가 락킹되었을 때 고유 주파수를 4배 낮춤으로써 위상 고정 루프의 주파수 특성과 지터 특성이 4배정도 개선되어진다. 또한 고유 주파수를 더욱 낮추면 특성의 개선량이 증가한다.

상기와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

상술한 바와 같이 본 발명에 의하면, 디지털 위상 고정 루프의 필터와 위상-주파수 검출기의 디지털 화에 따라 발생하는 지터를 락킹에 걸리는 시간이나 위상 고정 루프자체의 안정성의 희생 없이 줄여주는 효과가 있다.

이 디지털 위상 고정 루프를 튜너에 사용 할 경우, 출력 주파수 특성의 개선에 따라 노이즈 특성이 개선되고 채널간의 간섭 현상을 줄어드는 효과를 볼 수 있다.

또한 A/V 프로세싱이나 직렬통신에 사용할 경우 롱 텀 지터의 개선에 의해 노이즈에 강해지고 에러가 줄어들게 된다

Claims

디지털 위상 고정 루프에 있어서,

디지털 위상-주파수 검출기의 출력값을 검출하여 현재 디지털 위상 고정 루프가 락킹된 상태인지를 확인하는 락 검출기; 상기 락 검출기에 의해서 현재 디지털 위상 고정 루프가 락킹된 상태를 검출하면, 디지털 위상 고정 루프를 고정시킨 채 현재 디지털 위상 고정 루프의 자연 주파수를 낮추는 가변 디지털 루프 필터를 포함하는 것을 특징으로 하는 디지털 위상 고정 루프.
제 1항에 있어서, 현재 디지털 위상 고정 루프의 자연 주파수는 상기 가변 디지털 필터의 계수를 낮춤으로써 낮아지는 것을 특징으로 하는 디지털 위상 고정 루프.
제 1항에 있어서, 상기 락 검출기는 상기 디지털 위상-주파수 검출기의 출력값이 1 또는 -1 상태를 소정의 자연수 k_min 번 이상을 되풀이하는 경우 상기 디지털 위상 고정 루프가 락킹되었다고 판단하는 것을 특징으로 하는 디지털 위상 고정 루프.