KR20150067368A - 다수의 광전자 반도체 소자의 제조 방법 - Google Patents

다수의 광전자 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20150067368A
KR20150067368A KR1020157012602A KR20157012602A KR20150067368A KR 20150067368 A KR20150067368 A KR 20150067368A KR 1020157012602 A KR1020157012602 A KR 1020157012602A KR 20157012602 A KR20157012602 A KR 20157012602A KR 20150067368 A KR20150067368 A KR 20150067368A
Authority
KR
South Korea
Prior art keywords
contact elements
optoelectronic semiconductor
auxiliary carrier
elements
covering material
Prior art date
Application number
KR1020157012602A
Other languages
English (en)
Other versions
KR102100253B1 (ko
Inventor
마르틴 브란들
마르쿠스 보쓰
마르쿠스 핀들
지몬 제레빅
헤르베르트 브룬너
토비아스 게부어
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20150067368A publication Critical patent/KR20150067368A/ko
Application granted granted Critical
Publication of KR102100253B1 publication Critical patent/KR102100253B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 다수의 광전자 반도체 소자의 제조 방법에 관한 것으로서,
상기 제조 방법은
- 보조 캐리어(1)를 제공하는 단계,
- 상기 보조 캐리어(1) 상에 전기 전도성 제 1 접촉 소자(21)들과 제 2 접촉 소자(22)들의 다수의 어레인지먼트(20)를 제공하는 단계,
- 각 어레인지먼트(20)의 제 2 접촉 소자(22) 상에 광전자 반도체 칩(3)을 각각 제공하는 단계,
- 상기 광전자 반도체 칩(3)들과 개별 어레인지먼트(20)의 제 1 접촉 소자(21)들을 전기 전도성으로 연결하는 단계,
- 상기 제 1 접촉 소자(21)들과 제 2 접촉 소자(22)들을 피복 재료(4)로 피복하는 단계,
- 다수의 광전자 반도체 소자로 개별화하는 단계를 포함하고, 이 경우
- 상기 피복 재료(4)는 상기 보조 캐리어(1)와 마주보는, 제 1 접촉 소자(21) 각각의 하부면(21b)과 같은 높이로 종료되고, 그리고
- 상기 피복 재료(4)는 상기 보조 캐리어(1)와 마주보는, 제 2 접촉 소자(22) 각각의 하부면(22b)과 같은 높이로 종료된다.

Description

다수의 광전자 반도체 소자의 제조 방법 {METHOD FOR PRODUCING A MULTIPLICITY OF OPTOELECTRONIC SEMICONDUCTOR COMPONENTS}
본 발명은 다수의 광전자 반도체 소자의 제조 방법에 관한 것이다.
PCT 특허 공개본 WO 2007/025515 A1호는 다수의 광전자 반도체 소자의 제조 방법을 기술한다.
본 특허 출원은 대응하는 공개 내용이 참조를 통해 본원으로써 수용되는 독일 특허 출원 10 2012 109 905.7호의 우선권을 청구한 것이다.
본 발명에서 해결하려는 과제는 특히 간단히 목표 위치(target location)에 장착될 수 있는 다수의 광전자 반도체 소자의 제조 방법을 제시하는 것이다. 더 나아가, 본 발명에서 해결하려는 과제는 다수의 광전자 반도체 소자를 특히 간단히 제조할 수 있는 방법을 제시하는 것이다.
상기와 같은 방법으로 제조되는 광전자 반도체 소자들로서는 특히 표면 실장형 소자(surface-mountable component)가 다루어진다. 이 경우 상기 소자들은 소위 QFN 소자(Quad Flat No Leads Package)로서 설계되어 있다. 상기 소자들에서, 모든 전기적 그리고/또는 열적 접속부들은 소자의 하부면에 위치한다. 예를 들어 하부면에 대해 횡방향으로 뻗어 있고 소자들을 각각 측면 방향들로 제한하는 소자들의 측면들은 접속부들의 재료를 갖지 않고 예를 들면 전기 절연성 재료로만 형성되어 있다.
본 발명에 기술된 제조 방법의 적어도 한 실시예에 따르면, 맨 먼저 보조 캐리어(auxiliary carrier)가 제공된다. 상기 보조 캐리어로서는 박막 또는 자가 지지형 강성 플레이트(self-supporting rigid plate)가 다루어질 수 있다. 보조 캐리어는 예를 들면 금속 또는 플라스틱(plastic)으로 형성될 수 있다. 보조 캐리어는 광전자 반도체 소자들의 제조 공정 동안에 다수의 광전자 반도체 칩(multiplicity of optoelectronic semiconductor chips)을 지지하기 위한 목적으로 제공된다.
본 발명에 따른 제조 방법의 적어도 한 실시예에 따르면, 상기 보조 캐리어 상에 전기 전도성 제 1 접촉 소자들과 제 2 접촉 소자들의 다수의 어레인지먼트(multiplicity of arrangements of electrically conductive first contact elements and second contact elements)가 제공된다. 예를 들면 제 1 전기 전도성 및 제 2 전기 전도성 접촉 소자들의 쌍(pair)들이 제공된다. 각각 보조 캐리어와 마주보는, 상기 접촉 소자들의 하부면은 완성된 광전자 반도체 소자들 내에 있는 이러한 광전자 반도체 소자들의 구성 요소들을 전기적으로 콘택팅하기 위한 목적으로 사용된다. 이 경우 제 1 및 제 2 접촉 소자들은 각각 전기 전도성 재료, 예를 들면 하나 이상의 금속으로 형성되어 있다.
본 발명에 따른 제조 방법의 적어도 한 실시예에 따르면, 전기 전도성 제 1 접촉 소자들과 제 2 접촉 소자들의 다수의 어레인지먼트에서 각 어레인지먼트의 제 2 접촉 소자 상에 광전자 반도체 칩이 각각 제공된다. 다시 말해서, 예를 들면 보조 캐리어를 등지는, 특히 상기 제 2 접촉 소자들의 상부면은 하나 이상의, 예를 들면 단 하나의 광전자 반도체 칩을 각각 수용하기 위한 목적으로 사용된다. 상기 광전자 반도체 칩은 예를 들면 각각 납땜 또는 접착 방법을 통해 제 2 접촉 소자들에 고정될 수 있다.
광전자 반도체 소자에 사용되는 광전자 반도체 칩은 예를 들면 발광 다이오드 칩(light-emitting diode chip) 또는 포토다이오드 칩(photodiode chip)일 수 있다. 나아가, 다수의 광전자 반도체 소자 제조 시에는 제 2 접촉 소자들 상에 발광 다이오드 칩들뿐만 아니라 포토다이오드 칩들도 배치될 수 있다.
본 발명에 따른 제조 방법의 적어도 한 실시예에 따르면, 다음 방법 단계에서는 광전자 반도체 칩들과 어레인지먼트의 제 1 접촉 소자들의 전기 전도성 연결이 이루어진다. 어레인지먼트들은 예를 들면 제 1 및 제 2 접촉 소자들의 쌍일 경우, 접선(contact wire)을 이용해 광전자 반도체 칩과 제 1 접촉 소자의 전기 전도성 연결이 이루어질 수 있다. 이러한 경우 제 1 접촉 소자들은 하나의 접선을 이용해 전기 전도성으로 연결하기에 적합하다.
본 발명에 기술된 제조 방법의 적어도 한 실시예에 따르면, 추가 방법 단계에서는 제 1 접촉 소자들과 제 2 접촉 소자들을 피복 재료(encapsulation material)로 피복하는 공정이 이루어진다. 나아가, 상기 피복 재료는 제 1 및 제 2 접촉 소자들뿐만 아니라 예를 들면 광전자 반도체 칩들도 적어도 부분적으로 피복할 수 있다. 다수의 광전자 반도체 소자의 피복된 구성 요소들은 피복 재료와 특히 직접적으로 접촉하는데, 즉 상기 피복 재료에 바로 접한다.
상기와 같은 피복 공정은 예를 들면 사출 성형(injection molding) 또는 트랜스퍼 성형(transfer molding)으로 이루어질 수 있다. 피복 재료로는 예컨대 실리콘, 에폭시 수지, 실리콘과 에폭시 수지의 하이브리드 재료(hybrid material) 또는 다른 플라스틱 물질이 사용될 수 있다. 또한, 피복 재료는 상기 물질들 중 하나 또는 다수의 물질을 포함할 수 있으며, 이 경우 예를 들면 반사성 입자와 같은 추가 충전재들이 추가적으로 상기 피복 재료 내에 존재할 수 있다.
본 발명에 따른 제조 방법의 적어도 한 실시예에 따르면, 다수의 광전자 반도체 소자로 개별화(singulating)하는 공정이 이루어진다. 이때 이러한 개별화 공정은 각각의 광전자 반도체 소자가 하나 이상의 광전자 반도체 칩을 포함하는 방식으로 이루어진다. 예를 들어 각각의 광전자 반도체 소자는 정확히 하나의 광전자 반도체 칩 및 전기 전도성 제 1 및 제 2 접촉 소자들의 정확히 하나의 어레인지먼트를 포함한다. 개별화 공정은 예를 들면 소잉(sawing), 연삭(grinding) 또는 레이저 커팅(laser cutting) 방법을 통해 이루어질 수 있다. 개별화 공정 시에는 마찬가지로 피복 재료도 적어도 국부적으로 절단(sever)된다.
본 발명에 따른 제조 방법의 적어도 한 실시예에 따르면, 피복 재료는 보조 캐리어와 마주보는, 제 1 접촉 소자 및 제 2 접촉 소자 각각의 하부면과 같은 높이로 종료된다. 다시 말해 완성된 반도체 소자들에서 상기와 같은 접촉 소자들의 하부면들이 각각 노출되어 있고, 이 경우 상기 접촉 소자들은 피복 재료와 같은 높이로 종료되며, 그 결과 특히 상기 접촉 소자들이 피복 재료의 공동(cavity) 내에 배치되지 않을 수 있고, 그리고 상기 접촉 소자들이 피복 재료보다 더 돌출하지 않을 수 있다.
본 발명에 따른 제조 방법의 적어도 한 실시예에 따르면, 이러한 방법은
- 보조 캐리어를 제공하는 단계,
- 상기 보조 캐리어 상에 전기 전도성 제 1 접촉 소자들과 제 2 접촉 소자들의 다수의 어레인지먼트를 제공하는 단계,
- 각 어레인지먼트의 제 2 접촉 소자 상에 광전자 반도체 칩을 각각 제공하는 단계,
- 상기 광전자 반도체 칩들과 개별 어레인지먼트의 제 1 접촉 소자들을 전기 전도성으로 연결하는 단계,
- 상기 제 1 접촉 소자들과 제 2 접촉 소자들을 피복 재료로 피복하는 단계,
- 다수의 광전자 반도체 소자로 개별화하는 단계를 포함하고, 이 경우
- 상기 피복 재료는 상기 보조 캐리어와 마주보는, 제 1 접촉 소자 각각의 하부면과 같은 높이로 종료되고, 그리고
- 상기 피복 재료는 상기 보조 캐리어와 마주보는, 제 2 접촉 소자 각각의 하부면과 같은 높이로 종료된다.
이와 관련하여 상기 제조 단계들은 본 발명에 제시된 순서대로 실시될 수 있다. 그러나 상기 제시된 순서와 다르게 실시될 수도 있다.
피복 재료가 제 1 및 제 2 접촉 소자들과 같은 높이로 종료된다는 사실 때문에, 광전자 반도체 소자들은 상기와 같은 방법으로 특히 간단히 제조될 수 있다. 따라서 상기 방법은 특히 경제적인 비용으로 실시될 수 있다.
또한, 상기와 같은 제조 방법으로 인해, 상기 방법으로 제조되는 광전자 반도체 소자들의 측면들에는 금속면들이 발생하지 않으며, 이는 광전자 반도체 소자들의 장착을 용이하게 한다.
상기 방법으로 제조되는 광전자 반도체 소자 각각의 제 1 및 제 2 접촉 소자들이 하부면에서 피복 재료와 같은 높이로 종료되기 때문에, 상기 광전자 반도체 소자의 하부면에서 상기 제 1 및 제 2 접촉 소자들은 그들의 전체 전기 접속면에 걸쳐 노출된다. 이러한 사실은 접촉 소자들로 인해, 작동 중에 열을 발생시키는 광전자 반도체 칩과 광전자 반도체 소자들이 고정되는 장착면간에 열 저항이 특히 낮은 광전자 반도체 소자들을 구현한다. 이렇게 하여 증가된 효율과 더불어 더 높은 고장 안전성(fail-safety)을 갖는 광전자 반도체 소자들이 얻어진다.
개별 접촉 소자들이 특히 전기 절연성으로 형성된 피복 재료로 피복된다는 사실 때문에, 개별 접촉 소자들간에 단락 위험(short-circuit hazard)이 감소된다. 이렇게 하여 마찬가지로 상기와 같은 방법으로 제조되는 광전자 반도체 소자들의 더 높은 고장 안전성이 얻어진다.
개별화 공정 이전에는 접촉 소자들의 어레인지먼트들간에 전기 전도성 연결이 이루어져 있지 않다. 따라서 개별화 공정 이전에 남아 있는 광전자 반도체 칩들과 무관하게 각각의 광전자 반도체 칩에 대한 기능 테스트가 실시될 수 있다.
또한, 본 발명에 기술된 방법에 의해서는, 매우 작은 광전자 반도체 소자들이 제조될 수 있는데, 이러한 광전자 반도체 소자들의 외부 치수는 무엇보다도 사용된 광전자 반도체 칩들의 크기에 의해 결정된다.
본 발명에 따른 제조 방법의 적어도 한 실시예에 따르면, 개별화된 광전자 반도체 소자들의 측면 전체는 전기 전도성 제 1 접촉 소자들과 제 2 접촉 소자들을 갖지 않는다. 다시 말해 상기 접촉 소자들은 완성된 광전자 반도체 소자들의 하부면에서 피복 재료로 완전히 둘러싸인다. 개별화된 광전자 반도체 소자들의 측면들에서는 예를 들어 피복 재료가 노출된다. 상기 측면들에서 제 1 및 제 2 접촉 소자들의 재료는 노출되지 않는다. 이 경우 개별화된 광전자 반도체 소자들의 측면들은 예컨대 측면 소잉 홈(groove)과 같은 개별화 흔적들을 갖는다.
본 발명에 따른 제조 방법의 적어도 한 실시예에 따르면, 피복 재료는 각각의 광전자 반도체 칩의 측면들을 적어도 국부적으로 덮는다. 다시 말해, 제 1 및 제 2 접촉 소자들 외에 광전자 반도체 칩들도 적어도 부분적으로 피복 재료에 의해 둘러싸인다. 이러한 경우 피복 재료는 광전자 반도체 칩들을 완전히 둘러쌀 수 있다. 또한, 피복 재료는 제 2 접촉 소자들을 등지는, 광전자 반도체 칩들의 상부면보다 돌출하지 않을 수도 있다. 이러한 경우 광전자 반도체 칩들의 상부면은 각각 피복 재료와 같은 높이로 종료될 수 있거나 피복 재료보다 돌출할 수 있다.
본 발명에 따른 제조 방법의 적어도 한 실시예에 따르면, 보조 캐리어는 금속으로 형성되어 있고, 제 1 접촉 소자들과 제 2 접촉 소자들은 상기 보조 캐리어 상에 성장되어 있다. 예를 들어 상기 보조 캐리어는 구리 또는 니켈과 같은 물질들로 형성될 수 있는 고체 금속 캐리어일 수 있다. 예를 들어 광 기술(photo technology)을 통해, 후속 단계에서 그 위에 접촉 소자들이 배치되는 보조 캐리어의 상부면에는 마스크(mask)가 규정될 수 있다. 이러한 마스크의 개구들 내에는 제 1 및 제 2 접촉 소자들이 예컨대 갈바닉 증착(galvanic deposit) 또는 무전류 증착(currentless deposit) 방법으로 형성될 수 있다. 이러한 방법에 의해, 경제적인 비용의 접촉 소자들을 규정된 위치에 규정된 형태로 특히 간단한 방식으로 형성할 수 있다.
적어도 한 실시예에 따르면, 제 1 접촉 소자들과 제 2 접촉 소자들은 각각 언더커트부(undercut)들을 갖는다. 다시 말해, 상기 접촉 소자들은 예를 들면 보조 캐리어 바로 다음에 후속하는 상대적으로 두께가 더 얇은 영역 및 보조 캐리어를 등지는, 상기 접촉 소자들의 측에 배치된 상대적으로 더 큰 측면 연장부를 갖는 영역을 구비한다. 이러한 경우 측면 방향들은 보조 캐리어의 주연장 평면에 대해 평행하게 진행되는 방향이다. 따라서 상기 제 1 및 제 2 접촉 소자들은 예를 들어 횡단면으로 볼 때 T자형 또는 버섯 모양의 형상을 갖는다.
이와 관련하여 상기 접촉 소자들의 언더커트부들은 피복 재료 내에 이루어지는 접촉 소자들의 더 나은 고정을 위해 사용될 수 있다.
언더커트부들을 갖는 접촉 소자들은 접촉 소자들의 성장 시 공정 파라미터들, 예를 들면 갈바닉 증착의 공정 파라미터들을 적합하게 제어함으로써 형성될 수 있다. 또한, 언더커트부들은 에칭에 의해 형성될 수도 있다. 이러한 경우 접촉 소자들은 특히 하프 에칭된 리드 프레임(half etched leadframe)일 수 있다. 이러한 경우에는 특히, 보조 캐리어로서 금속 캐리어가 사용되지 않고, 예를 들면 플라스틱 물질로 이루어진 경제적인 비용의 캐리어가 사용될 수 있다.
본 발명에 따른 제조 방법의 적어도 한 실시예에 따르면, 피복 재료는 반사성으로 형성되어 있고, 그리고 적어도 제 2 접촉 소자들을 등지는, 각각의 광전자 반도체 칩의 상부면은 상기 피복 재료를 갖지 않는다. 이러한 경우 피복 재료는 특히 광전자 반도체 칩들 내에서 작동 중에 생성되거나 검출될 전자기 방사선에 대해 반사성으로 형성될 수 있다. 예를 들어 광전자 반도체 칩들은 작동 중에 전자기 방사선, 특히 광을 생성하는 반도체 칩이다. 이러한 경우 반사성으로 형성된 피복 재료에 의해 반사성으로 형성된 피복부는 그에 입사되는, 광전자 반도체 칩의 전자기 방사선에 대해 적어도 80%, 특히 적어도 90%의 반사율을 갖는다.
이 목적으로 피복 재료는 예를 들어 실리콘 및/또는 에폭시 수지와 같은 매트릭스 물질을 포함할 수 있고, 상기 매트릭스 물질은 충전재 입자로 충전되어 있다.
상기 충전재는 예컨대 적어도 TiO2, BaSO4, ZnO, AlxOy, ZrO2 중 하나의 물질로 이루어지거나 상기 언급된 물질들 중 하나를 함유할 수 있다.
이 경우 특히 피복 재료는 관찰자에게 백색으로 보이도록 반사성으로 형성될 수 있다. 이러한 경우 피복 재료는 특히 더 이상 투명도(transparency)를 갖지 않고, 입사되는 주변 광(ambient light)을 균일하게 반사하며, 그 결과 백색 색감(white color impression)이 생성된다.
본 발명에 따른 제조 방법의 적어도 한 실시예에 따르면, 피복 재료에 의한 피복 공정 이전에 다수의 분리 프레임이 보조 캐리어 상에 고정된다. 이러한 분리 프레임들은 예컨대 플라스틱 물질로 형성되어 있다.
이 경우 상기 분리 프레임들은 측면 방향들로 전기 전도성 제 1 접촉 소자들과 제 2 접촉 소자들의 하나 이상의 어레인지먼트를 둘러싼다. 이때 분리 프레임들의 배치는, 개별 광전자 반도체 소자들이 개별화 공정 이후에 생성되어야 하는 방식으로 분리 프레임들이 상기 개별 광전자 반도체 소자들 사이에 배치됨으로써 이루어진다. 이러한 방식으로 개별화된 광전자 반도체 소자들의 측면들이 국부적으로 분리 프레임들의 부분들에 의해 형성될 수 있다. 분리 프레임들에 있어서는, 예컨대 언급된 피복 재료들에 비해 특히 단단(hard)하거나 긁힘이 방지되는(scratch-resistant) 플라스틱 물질들이 사용될 수 있다. 이러한 경우 개별화 공정이 분리 프레임들에 의해 이루어짐으로써, 개별화된 광전자 반도체 소자들의 측면들은 국부적으로 분리 프레임들의 부분들에 의해 형성된다. 이러한 방식으로 기계적으로 매우 견고한 광전자 반도체 소자들이 제조될 수 있다.
본 발명에 따른 제조 방법의 적어도 한 실시예에 따르면, 피복 재료에 의한 피복 공정 후 변환 재료(converter material)가 보조 캐리어를 등지는, 광전자 반도체 칩의 상부면 및/또는 보조 캐리어를 등지는, 피복 재료의 상부면에 제공된다. 상기 변환 재료는 예컨대 반도체 칩에 의해 작동 중에 방출되는 전자기 방사선을 흡수하고, 특히 반도체 칩에 의해 방출되는 방사선보다 큰 파장 범위의 전자기 방사선을 재 방출(re-emit)하는 하나 이상의 발광 물질을 포함한다. 이러한 경우 상기와 같은 방법으로 제조된 광전자 반도체 소자는 예를 들면 작동 중에 혼합 방사선, 예를 들면 백색 혼합 광을 생성하기에 적합할 수 있다. 상기와 같은 변환 재료는 매트릭스 물질을 포함할 수 있는데, 이러한 매트릭스 물질은 예를 들면 마찬가지로 피복 재료의 일부분을 형성하는 매트릭스 물질과 동일한 매트릭스 물질이다. 상기 매트릭스 물질 내에는 발광 물질의 입자가 삽입될 수 있다. 또한, 변환 재료는 발광 물질로 이루어질 수도 있으며, 이러한 경우 변환 물질은 예를 들면 세라믹 발광 물질로 이루어질 수도 있다.
본 발명에 따른 제조 방법의 적어도 한 실시예에 따르면, 피복 재료 및/또는 변환 재료는 보조 캐리어를 등지는, 분리 프레임들의 상부면을 덮는다. 다시 말해, 상기와 같은 제조 방법으로 제조되는 광전자 반도체 소자들의 상부면에서 상기 분리 프레임들은 피복 재료 또는 변환 재료에 의해 덮여 있다. 이러한 방식으로 분리 프레임들이 피복 재료 또는 변환 재료 내에 특히 견고하게 고정되어 상기와 같은 방법으로 제조된 광전자 반도체 소자들로부터 분리되지 않는다.
본 발명에 따른 제조 방법의 적어도 한 실시예에 따르면, 변환 재료 내에는 국부적으로 리세스(recess)들이 형성되는데, 이러한 리세스들은 피복 재료를 등지는, 변환 재료의 상부면에서부터 상기 피복 재료까지 또는 피복 재료 안까지 연장되고, 그리고 상기 리세스들은 피복 재료로 채워지게 된다. 이 경우 피복 재료는 예컨대 계속해서 전술한 바와 같은 반사성 피복 재료이다. 리세스들은 측면 방향들로 변환 재료에 의해 경계가 정해지는 트렌치(trench)일 수 있다. 또한, 다수의 광전자 반도체 소자로의 개별화 공정이 이루어지는 영역들에 리세스들이 형성될 수도 있다. 이러한 경우 리세스들 내 피복 재료에 의해 이루어지는 개별화 공정 후, 상기와 같이 제조된 광전자 반도체 소자들의 측면들은 적어도 국부적으로 피복 재료에 의해 형성되어 있고, 이때 상기 피복 재료는 리세스들 내에 채워져 있다. 이 경우 상기 피복 재료는 측면 방향들로 변환 재료에 의해 완전히 둘러싸이지 않고, 예를 들면 광전자 소자의 하나 이상의 반도체 칩과 마주보는, 리세스 내 피복 재료의 측면만 둘러싸인다.
하기에서는 본 발명에 기술된 방법이 실시예들 및 관련 도면들을 참조하여 더 상세하게 설명된다.
도 1a 내지 도 1i에 의해서는 개략적인 단면도로 본 발명에 기술된 방법의 한 실시예가 더 상세하게 설명된다.
도 2a 내지 도 2c에 의해서는 개략적인 단면도로 본 발명에 기술된 방법의 추가 실시예가 설명된다.
도 3a 내지 도 3c에 의해서는 개략적인 단면도로 본 발명에 기술된 방법의 또 다른 실시예가 더 상세하게 설명된다.
도 4a, 도 4b, 도 5, 도 6, 도 7a, 도 7b, 도 7c 및 도 7d는 본 발명에 기술된 방법으로 제조된 광전자 반도체 소자의 예를 도시한다.
도면들에서 동일한, 동일한 형태의 또는 동일하게 작용을 하는 소자들에는 동일한 도면 부호가 제공되었다. 도면들 그리고 도면들에 도시된 소자들의 상호 크기 비율은 척도에 맞는 것으로 간주될 수 없다. 오히려 개별 소자들은 개관을 명확히 할 목적으로 그리고/또는 이해를 도울 목적으로 과도하게 크게 도시되어 있을 수 있다.
도 1a 내지 도 1i에는 개략적인 단면도로 본 발명에 기술된 다수의 광전자 반도체 소자의 제조 방법의 방법 단계들이 설명되어 있다.
도 1a는 보조 캐리어(1)가 어떻게 제공되는지 보여준다. 보조 캐리어(1)는 예컨대 구리 또는 니켈로 이루어진 고체 금속 캐리어이다.
다음 방법 단계로서 도 1b에서는, 도면에 도시되지 않은 마스크에 의해 상기 금속 캐리어 상에 영역들이 규정되는데, 이러한 영역들에서 상기 보조 캐리어(1) 상에는 전기 전도성 제 1 접촉 소자(21)들과 제 2 접촉 소자(22)들의 다수의 어레인지먼트가 제공된다. 이러한 경우에 적어도 상기 제 1 접촉 소자(21)들은 전기 전도성으로 형성되어 있는데, 특히 본 실시예에서는 상기 제 2 접촉 소자(22)들도 전기 전도성으로 형성되어 있다. 도 1b와 관련하여 기술되는 방법 단계에서는, 제 1 접촉 소자들과 제 2 접촉 소자들의 어레인지먼트(20)들이 이러한 접촉 소자들의 쌍으로서 형성되어 있다. 접촉 소자들의 성장은 예를 들면 무전류 또는 갈바닉 방식으로 이루어진다.
다음 방법 단계로서 도 1c에서는, 광전자 반도체 칩(3)이 각 어레인지먼트(20)의 제 2 접촉 소자(22) 상에 각각 제공된다. 예를 들어 상기 광전자 반도체 칩(3)의 상부면(3a)을 등지는 하부면은 제 2 접촉 소자(22) 상에 각각 납땜되거나 전기 전도성으로 접착될 수 있다.
후속해서는 광전자 반도체 칩(3)들과 할당된 어레인지먼트(20)의 제 1 접촉 소자(21)들의 전기 전도성으로 연결하는 공정이 이루어진다. 이러한 경우 각 어레인지먼트(20)는 예컨대 제 1 접촉 소자(21)들 및 제 2 접촉 소자(22)들과 전기 전도성으로 연결된 광전자 반도체 칩을 포함한다. 본 발명의 경우, 전기 콘택팅은 개별 어레인지먼트(20)의 제 1 접촉 소자(21)들과 광전자 반도체 칩(3)을 전기 전도성으로 연결하는 접선(17)을 통해 각각 이루어진다(이에 대해서는 도 1c 참조).
다음 방법 단계로서 도 1d에서는, 보조 캐리어(1) 상에 분리 프레임(6)들이 고정된다. 이 경우 각각의 분리 프레임(6)은 전기 전도성 제 1 접촉 소자(21)들과 제 2 접촉 소자(22)들의 하나 이상의 어레인지먼트를 적어도 국부적으로 측면으로 둘러싸는데, 다시 말해 측면 방향들로 둘러싼다. 예를 들어 각 어레인지먼트(20)는 정확히 하나의 분리 프레임(6)에 의해 측면 방향들로 완전히 둘러싸일 수 있다. 이 경우 도 1d에 도시된 바와 같이 이루어지는 분리 프레임들의 제공은 선택적(optional)이다. 분리 프레임(6)들은 예를 들면 플라스틱 물질로 형성될 수 있다. 예컨대 분리 프레임(6)들은 방사선 흡수성 또는 방사선 반사성으로 형성되어 있다.
다음 방법 단계(도 1e 참조)에서는, 제 1 접촉 소자(21)들과 제 2 접촉 소자(22)들 그리고 본 발명의 경우 반도체 칩(3)들과 분리 프레임(6)들을 피복 재료(4)로 피복하는 공정이 이루어지며, 상기 피복 재료는 본 발명의 경우 투명한 피복 재료로서 형성되어 있다.
상기 피복 재료(4)는 예컨대 광전자 반도체 칩들의 측면(3c)들과 상부면(3a)을 덮는다. 그 밖에 피복 재료(4)는 보조 캐리어(1)를 등지는, 분리 프레임(6)들의 상부면을 덮는다.
국부적으로는 또한 보조 캐리어(1)에도 인접하는 피복 재료(4)의 제공 후, 상기 보조 캐리어(1)는 도 1f와 관련해 도시된 바와 같이 제거될 수 있다. 이러한 제거 공정은 예컨대 에칭 공법으로 이루어질 수 있다. 결과로 얻어지는 광전자 반도체 소자들의 어레인지먼트에서, 피복 재료(4)는 원래 보조 캐리어(1)와 마주보는, 제 1 접촉 소자(21) 각각의 하부면(21b)에서 제 1 접촉 소자(21)와 같은 높이로 종료된다. 그 밖에 피복 재료(4)는 보조 캐리어(1)와 마주보는, 제 2 접촉 소자(22) 각각의 하부면(22b)과 같은 높이로 종료된다. 보조 캐리어(1)의 제거 후, 상기 제 1 및 제 2 접촉 소자의 하부면(21b 및 22b)들은 각각 광전자 반도체 소자들의 하부면에서 노출되고 측면 방향들로 피복 재료(4)에 의해 완전히 둘러싸인다.
결과로 얻어지는 광전자 반도체 소자들의 어레인지먼트에서, 전기 접속부들은 하부면에만 배치되어 있고, 이 경우 상기 접속부들의 영역, 즉 전기 접촉 소자(21, 22)들의 하부면(21b 및 22b)들의 영역에는 돌출부 및 홈이 전혀 형성되지 않는다.
다음 방법 단계로서 도 1g에서는, 예컨대 피복 재료(4) 쪽으로 향하는 상부면에서 접착면을 갖는 접착 박막인 캐리어(8)가 원래 보조 캐리어를 등지는, 피복 재료(4)의 측면에 제공될 수 있다.
개별화 공정은 분리 프레임(6)들 영역에서 예를 들면 마모 절삭(abrasive cutting)에 의해 이루어질 수 있다(도 1h 참조).
마지막으로 개별 광전자 반도체 소자(10)들로의 분할 공정이 이루어지는데, 상기 광전자 반도체 소자들에서는 측면(10c)들이 적어도 국부적으로 분리 프레임(6)들에 의해 형성되어 있다. 이 경우 각각의 광전자 반도체 소자는 하나 이상의 광전자 반도체 칩(3)을 포함한다(도 1i).
2a 내지 도 2c의 개략적인 단면도와 관련해서는 본 발명에 기술된 방법의 추가 실시예가 더 상세하게 설명된다. 도 1a 내지 도 1i와 관련하여 기술된 방법과 달리, 본 실시예에서 제 1 접촉 소자(21)들 및 제 2 접촉 소자(22)들은 언더커트부(23)들을 갖는다. 예를 들어 접촉 소자(21, 22)들은 횡단면으로 볼 때 T자형으로 형성되어 있다. 접촉 소자(21, 22)들은 예컨대 버섯 모양으로 형성될 수 있다. 이와 같은 접촉 소자(21, 22)들의 설계는 접촉 소자들이 피복 재료(4) 내에 매우 견고하게 고정되도록 한다.
이러한 경우 전술한 바와 같이, 접촉 소자(21, 22)들은 보조 캐리어(1) 상에 성장되어 있을 수 있다. 또한, 접촉 소자(21, 22)들은 하프 에칭된 리드 프레임의 부분들일 수 있으며, 이러한 경우 상기 리드 프레임은 예컨대 플라스틱 박막으로서 형성되어 있을 수 있는 보조 캐리어(1) 상에 접착된다. 상기 리드 프레임의 연결 바(connecting bar)들은 예컨대 소잉 방법으로 제거된다.
다음 방법 단계로서 도 2b에서는, 측면(3c)들 그리고 접촉 소자(21, 22)들이 피복 재료(4)에 의해 피복되도록 반사성 피복 재료가 제공된다. 이러한 경우 광전자 반도체 칩(3)들은 사전에 예를 들면 각 어레인지먼트(20)의 제 2 접촉 소자(22)들 상에 접착되었다. 그 밖에 각 어레인지먼트(20)의 제 1 접촉 소자(21)들과 할당된 반도체 칩(3)의 콘택팅은 접선(17)을 통해 만들어진다. 이러한 경우 피복 재료(4)는 분배 또는 사출 성형 방법을 통해 제공된다.
피복 재료(4)는 보조 캐리어(1)를 등지는, 광전자 반도체 칩(3)들의 상부면(3a)에서 상기 광전자 반도체 칩들과 같은 높이로 종료될 수 있다.
다음 방법 단계에서는, 변환 재료(5)가 보조 캐리어(1)를 등지는, 피복 재료(4)의 상부면과 광전자 반도체 칩(3)의 상부면에 제공된다. 변환 재료는 예컨대 하나 이상의 발광 물질을 포함한다. 변환 재료(5)는 사출 성형, 트랜스퍼 성형, 캐스팅(casting) 또는 침강법(sedimentation)을 통해 소켓팅(socketing) 내에 제공될 수 있다.
변환 재료(5) 다음에는 보조 캐리어(1)를 등지는 측들에 광학 소자(9), 예를 들면 렌즈(lens)가 배치될 수 있다. 개별 광전자 반도체 소자(10)들로 개별화하는 공정은 상기와 같이 렌즈를 제공하기 이전에 또는 이후에 이루어질 수 있다. 상기 개별화 공정은 예를 들면 CO2 레이저를 이용해서 이루어진다(도 2c).
광전자 반도체 소자 각각은 선택적으로 ESD 보호 소자, 예를 들면 ESD 다이오드를 포함할 수 있다. 상기 ESD 다이오드는 예를 들면 광전자 반도체 칩(3)에 대해 역평행(antiparallel)하게 스위칭(switching)될 수 있고, 뿐만 아니라 각 어레인지먼트(20)의 제 1 접촉 소자(21) 상에 각각 고정될 수 있다.
도 3a 내지 도 3c와 관련해서는 본 발명에 기술된 방법의 또 다른 실시예가 더 상세하게 설명된다. 도 2a 내지 도 2c의 방법과 달리, 제조 방법의 본 변형예의 경우 변환 재료(5) 내에 리세스(7)들이 형성되는데, 이러한 리세스들은 피복 재료(4) 안까지 연장된다. 상기 리세스(7)들은 개별화 공정 이전에 형성된다. 이어서 리세스(7)들은 피복 재료(4)로 채워지게 되고, 그 결과 개별 광전자 반도체 소자(10) 각각의 변환 재료(5)가 측면 방향들로 피복 재료(4)에 의해 둘러싸인다. 이러한 경우 피복 재료(4)는 예를 들면 반사성으로 형성될 수 있고 백색으로 보일 수 있다. 이때 광전자 반도체 소자(10) 각각의 측면(10c)들은 예를 들면 완전히 피복 재료(4)에 의해 형성되어 있다.
광전자 반도체 칩은 예를 들면 성장 기판이 없는 발광 다이오드 칩일 수 있다. 이러한 경우 예컨대 상기 광전자 반도체 칩은 소위 박막 칩이며, 이러한 박막 칩의 경우 맨 먼저, 에피택셜 방법으로 성장된 반도체 층들의 성장 기판을 등지는 면이 캐리어에 고정되고, 그리고 후속해서 상기 성장 기판이 상기 에피택셜 방법으로 성장된 반도체 연속층들로부터 제거된다. 더 나아가, 광전자 반도체 칩은 전기 접촉 소자들과 에피택셜 방법으로 성장된 반도체 연속층으로만 이루어진, 기판이 없는 다이오드일 수 있다.
도 4a와 관련해서는 개략적인 단면도로, 본 발명에 기술된 방법으로 제조된 광전자 반도체 소자(10)가 기술된다. 예를 들어 도 3a 내지 도 3c와 관련하여 기술된 방법과 달리, 이 경우에는 변환 재료(5)가 반도체 칩(3)의 영역에만 배치되어 있는 광전자 반도체 소자가 얻어진다. 이와 같은 광전자 반도체 소자의 구현은 예컨대 피복 재료(4) 증착 시 반도체 칩(3) 위에 리세스가 제공됨으로써 이루어지며, 상기 리세스는 후속해서 변환 재료(5)로 채워진다.
도 4b가 도시하는 바와 같이, 상기와 같은 광전자 반도체 소자(10)는 렌즈와 같은 광학 소자(9)를 포함할 수도 있으며, 이러한 경우 상기 렌즈는 예를 들면 접착 방법으로 피복 재료(4) 및 변환 재료(5)에 고정될 수 있다.
도 5 및 도 6의 개략적인 평면도는 도 4a 및 도 4b와 관련하여 기술된 바와 같은 광전자 반도체 소자(10)를 도시하며, 이 경우 다수의, (실시예 4에서), 동일한 형태의 광전자 반도체 칩(3)이 하나의 반도체 소자(10) 내에 배치되어 있다.
도 7a, 도 7b, 도 7c, 도 7d, 및 도 7e와 관련하여서는 개략적인 단면도로 본 발명에 기술된 방법으로 제조된 추가 광전자 반도체 소자가 묘사된다. 도 7의 실시예들에서 각각의 반도체 소자(10)는 2개의 제 1 접촉 소자(21) 및 단 하나의 제 2 접촉 소자(22)를 포함한다. 상기 제 1 접촉 소자(21)들은 광전자 반도체 칩(3)의 전기 콘택팅을 위해 사용되고, 이때 상기 광전자 반도체 칩은 접선(17)을 통해 각각 제 1 접촉 소자(21)들과 연결되어 있다. 상기 제 2 접촉 소자(22)는 광전자 반도체 칩(3)의 열적 결합을 위해서만 사용되며, 이때 상기 광전자 반도체 칩은 예를 들면 마찬가지로 전기 절연성으로 제 2 접촉 소자(22) 상에 접착될 수 있다.
광전자 반도체 칩(3)은 소위 사파이어 칩일 수 있으며, 이러한 사파이어 칩들의 경우 에피택셜 방법으로 성장된 반도체 층들이 광전자 반도체 칩 내에 머물러있는 사파이어 성장 기판 상에 성장된다. 또한, 광전자 반도체 칩은 2개의 접선에 의해 콘택팅되는 박막 칩일 수 있다. 상기와 같은 광전자 반도체 칩들은 예를 들면 대응하는 공개 내용이 참조를 통해 본원으로써 수용되는 PCT 특허 공개본 WO 2011/157523 A1호에 기술된다.
이러한 경우 피복 재료(4)는 예컨대 도 4a, 도 4b, 도 3c 또는 도 2c와 관련하여 도시된 바와 같이 광전자 반도체 칩(3)들의 측면(3c)들도 덮을 수 있다. 대안적으로 도 7a 내지 도 7d에 도시된 바와 같이, 피복 재료(4)는 접촉 소자(21, 22)들의 영역에만 (도 7a 및 도 7b 참조) 존재하거나 추가로 측면(10c)들에서 리세스(7)들 영역에만 존재할 수 있다.
이러한 경우들에서는 광전자 반도체 칩(3)들의 측면(3c)들도 변환 재료(5)에 의해 완전히 둘러싸인다. 이러한 방식은, 광전자 반도체 칩(3)들에 의해 생성되는 전자기 방사선의 상당한 비율이 광전자 반도체 칩(3)의 측면(3c)들을 통해 벗어날 경우 특히 바람직한 것으로 나타난다. 이러한 사실은 예를 들면 사파이어 칩의 경우에 해당된다.
본 발명은 실시예들을 참조한 상세한 설명으로 인해 이러한 실시예들에 한정되지 않는다. 오히려 본 발명은 각각의 새로운 특징 그리고 특징들의 각각의 조합을 포함하며, 이는 특히 상기 특징 또는 상기와 같은 조합 자체가 특허청구범위 또는 실시예들에 명시적으로 기재되어 있지 않더라도 각각의 특징 조합은 특허청구범위에 포함된 것으로 간주된다.

Claims (11)

  1. 다수의 광전자 반도체 소자의 제조 방법으로서,
    상기 방법은
    - 보조 캐리어(auxiliary carrier)(1)를 제공하는 단계,
    - 상기 보조 캐리어(1) 상에 전기 전도성 제 1 접촉 소자(21)들과 제 2 접촉 소자(22)들의 다수의 어레인지먼트(multiplicity of arrangements of electrically conductive first contact elements and second contact elements)(20)를 제공하는 단계,
    - 각 어레인지먼트(20)의 제 2 접촉 소자(22) 상에 광전자 반도체 칩(optoelectronic semiconductor chip)(3)을 각각 제공하는 단계,
    - 상기 광전자 반도체 칩(3)들과 개별 어레인지먼트(20)의 제 1 접촉 소자(21)들을 전기 전도성으로 연결하는 단계,
    - 상기 제 1 접촉 소자(21)들과 제 2 접촉 소자(22)들을 피복 재료(encapsulation material)(4)로 피복하는 단계,
    - 다수의 광전자 반도체 소자로 개별화(singulating)하는 단계를 포함하고, 이 경우
    - 상기 피복 재료(4)는 상기 보조 캐리어(1)와 마주보는, 제 1 접촉 소자(21) 각각의 하부면(21b)과 같은 높이로 종료되고, 그리고
    - 상기 피복 재료(4)는 상기 보조 캐리어(1)와 마주보는, 제 2 접촉 소자(22) 각각의 하부면(22b)과 같은 높이로 종료되는, 다수의 광전자 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    개별화된 상기 광전자 반도체 소자(10)들의 측면(10c) 전체가 상기 전기 전도성 제 1 접촉 소자(21)들과 제 2 접촉 소자(22)들을 갖지 않는, 다수의 광전자 반도체 소자의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 피복 재료(4)로 이루어지는 피복 공정 이전에, 다수의 분리 프레임(6)이 보조 캐리어(1) 상에 고정되며, 이 경우
    - 각각의 분리 프레임(6)은 전기 전도성 제 1 접촉 소자(21)들과 제 2 접촉 소자(22)들의 하나 이상의 어레인지먼트(20)를 적어도 국부적으로 측면에서 둘러싸고, 그리고
    - 개별화된 상기 광전자 반도체 소자(10)들의 측면(10c)들은 국부적으로 상기 분리 프레임(6)들의 부분들에 의해 형성되는, 다수의 광전자 반도체 소자의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 피복 재료(4)가 각각의 광전자 반도체 칩(3)의 측면(3c)들을 적어도 국부적으로 덮는, 다수의 광전자 반도체 소자의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 보조 캐리어가 금속으로 형성되어 있고, 그리고 상기 제 1 접촉 소자(21)들과 제 2 접촉 소자(22)들이 상기 보조 캐리어 상에 성장되어 있는, 다수의 광전자 반도체 소자의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 접촉 소자(21)들과 제 2 접촉 소자(22)들이 언더커트부(undercut)(23)들을 갖는, 다수의 광전자 반도체 소자의 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 피복 재료(4)가 반사성으로 형성되어 있고, 그리고 적어도 상기 제 2 접촉 소자(22)들을 등지는, 광전자 반도체 칩(3) 각각의 상부면(3a)이 피복 재료(4)를 갖지 않는, 다수의 광전자 반도체 소자의 제조 방법.
  8. 제 7 항에 있어서,
    상기 피복 재료(4)가 백색으로 보이는, 다수의 광전자 반도체 소자의 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 피복 재료(4)로 이루어지는 피복 공정 이후에, 변환 재료(converter material)(5)가 상기 보조 캐리어(1)를 등지는, 광전자 반도체 칩(3)들의 상부면(3a) 및/또는 상기 보조 캐리어(1)를 등지는, 상기 피복 재료(4)의 상부면(4a)에 제공되는, 다수의 광전자 반도체 소자의 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 피복 재료(4) 및/또는 변환 재료(5)가 상기 보조 캐리어(1)를 등지는, 분리 프레임(6)들의 상부면(6a)을 덮는, 다수의 광전자 반도체 소자의 제조 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 변환 재료(5) 내에 국부적으로 리세스(recess)(7)들이 형성되고, 이러한 리세스들은 피복 재료(4)를 등지는, 변환 재료(5)의 상부면(5a)에서부터 상기 피복 재료(4)까지 또는 상기 피복 재료(4) 안까지 연장되며, 그리고 상기 리세스(7)들이 피복 재료(4)로 채워지게 되는, 다수의 광전자 반도체 소자의 제조 방법.
KR1020157012602A 2012-10-17 2013-10-14 다수의 광전자 반도체 소자의 제조 방법 KR102100253B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012109905.7 2012-10-17
DE102012109905.7A DE102012109905B4 (de) 2012-10-17 2012-10-17 Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
PCT/EP2013/071428 WO2014060355A2 (de) 2012-10-17 2013-10-14 Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen

Publications (2)

Publication Number Publication Date
KR20150067368A true KR20150067368A (ko) 2015-06-17
KR102100253B1 KR102100253B1 (ko) 2020-04-13

Family

ID=49328540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157012602A KR102100253B1 (ko) 2012-10-17 2013-10-14 다수의 광전자 반도체 소자의 제조 방법

Country Status (6)

Country Link
US (1) US9318357B2 (ko)
JP (1) JP6161709B2 (ko)
KR (1) KR102100253B1 (ko)
CN (1) CN104737307B (ko)
DE (1) DE102012109905B4 (ko)
WO (1) WO2014060355A2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012109905B4 (de) * 2012-10-17 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
DE102014105734A1 (de) * 2014-04-23 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102014113844B4 (de) 2014-09-24 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
JP6459354B2 (ja) 2014-09-30 2019-01-30 日亜化学工業株式会社 透光部材及びその製造方法ならびに発光装置及びその製造方法
DE102014114914A1 (de) * 2014-10-14 2016-04-14 Osram Opto Semiconductors Gmbh Herstellung eines optoelektronischen Bauelements
DE102014116529A1 (de) 2014-11-12 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102014119390A1 (de) * 2014-12-22 2016-06-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2016192452A1 (zh) * 2015-05-29 2016-12-08 广州市鸿利光电股份有限公司 Csp led的封装方法和csp led
DE102015109953A1 (de) * 2015-06-22 2016-12-22 Osram Opto Semiconductors Gmbh Herstellung elektronischer Bauelemente
DE102015114579B4 (de) * 2015-09-01 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
JP6831624B2 (ja) * 2015-11-27 2021-02-17 ローム株式会社 Ｌｅｄ発光装置
JP7177326B2 (ja) * 2016-01-29 2022-11-24 日亜化学工業株式会社 発光装置及び発光装置の製造方法
DE102016103059A1 (de) * 2016-02-22 2017-08-24 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016118996A1 (de) * 2016-10-06 2018-04-12 Osram Opto Semiconductors Gmbh Herstellung von sensoren
DE102016121510A1 (de) 2016-11-10 2018-05-17 Osram Opto Semiconductors Gmbh Leiterrahmen, optoelektronisches Bauelement mit einem Leiterrahmen und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102017105017A1 (de) 2017-03-09 2018-09-13 Osram Opto Semiconductors Gmbh Herstellung von strahlungsemittierenden bauelementen
CN106847800A (zh) * 2017-03-28 2017-06-13 山东晶泰星光电科技有限公司 Qfn表面贴装式rgb‑led封装模组及其制造方法
JP7102675B2 (ja) * 2017-05-09 2022-07-20 ローム株式会社 光学装置
US10854788B2 (en) 2017-07-06 2020-12-01 Osram Oled Gmbh Method for producing an optoelectronic component and optoelectronic component
CN111279496A (zh) * 2017-08-04 2020-06-12 欧司朗光电半导体有限公司 用于制造光电子半导体器件的方法
DE102017122030A1 (de) 2017-09-22 2019-03-28 Osram Opto Semiconductors Gmbh Sensor und Verwendung eines Sensors
DE102018112332A1 (de) * 2018-05-23 2019-11-28 Osram Opto Semiconductors Gmbh Bauteil und verfahren zur herstellung eines bauteils
EP3591345B1 (de) * 2018-07-02 2020-11-11 Dr. Johannes Heidenhain GmbH Verfahren zur herstellung einer lichtquelle für eine sensoreinheit einer positionsmesseinrichtung sowie eine positionsmesseinrichtung
KR102094402B1 (ko) 2018-08-24 2020-03-27 주식회사 케이티앤지 발광 소자 및 이를 포함하는 에어로졸 생성 장치
DE102019104325A1 (de) * 2019-02-20 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronische Halbleiterbauteile
US20210313302A1 (en) 2020-04-02 2021-10-07 Nichia Corporation Surface light source and method of manufacturing surface light source
JP7244771B2 (ja) * 2020-04-02 2023-03-23 日亜化学工業株式会社 面状光源の製造方法
US11562947B2 (en) * 2020-07-06 2023-01-24 Panjit International Inc. Semiconductor package having a conductive pad with an anchor flange
DE102021103369A1 (de) * 2021-02-12 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleitervorrichtung und verfahren zu dessen herstellung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090065800A1 (en) * 2004-02-20 2009-03-12 Ralf Wirth Optoelectronic component, device comprising a plurality of optoelectronic components, and method for the production of an optoelectronic component
JP2010239105A (ja) * 2008-09-09 2010-10-21 Nichia Corp 光半導体装置及びその製造方法
DE102010023815A1 (de) * 2010-06-15 2011-12-15 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements
JP6161709B2 (ja) * 2012-10-17 2017-07-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 複数のオプトエレクトロニクス半導体素子を製造するための方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3291278B2 (ja) * 1999-10-19 2002-06-10 サンユレック株式会社 光電子部品の製造方法
JP2002043625A (ja) * 2000-07-19 2002-02-08 Koha Co Ltd Ｌｅｄ装置
US6599768B1 (en) * 2002-08-20 2003-07-29 United Epitaxy Co., Ltd. Surface mounting method for high power light emitting diode
DE10245946C1 (de) * 2002-09-30 2003-10-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Lichtquellenmoduls
JP2005079329A (ja) 2003-08-29 2005-03-24 Stanley Electric Co Ltd 表面実装型発光ダイオード
KR100638868B1 (ko) * 2005-06-20 2006-10-27 삼성전기주식회사 금속 반사 층을 형성한 엘이디 패키지 및 그 제조 방법
DE102005041064B4 (de) 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP2007165688A (ja) 2005-12-15 2007-06-28 Sharp Corp 半導体発光装置
JP4905069B2 (ja) * 2006-11-09 2012-03-28 豊田合成株式会社 発光装置及びその製造方法
JP4903179B2 (ja) 2007-04-23 2012-03-28 サムソン エルイーディー カンパニーリミテッド． 発光装置及びその製造方法
DE102008024704A1 (de) * 2008-04-17 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102009015963A1 (de) * 2009-04-02 2010-10-07 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102009036621B4 (de) * 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
JP5716281B2 (ja) * 2010-03-01 2015-05-13 日亜化学工業株式会社 発光装置及びその製造方法
KR101047778B1 (ko) * 2010-04-01 2011-07-07 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 라이트 유닛
JP5569158B2 (ja) * 2010-06-08 2014-08-13 日亜化学工業株式会社 発光装置及びその製造方法
DE102010024079A1 (de) 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102010025319B4 (de) 2010-06-28 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines oberflächenmontierbaren Halbleiterbauelements und oberflächenmontierbare Halbleiterbauelemente
CN102082217A (zh) * 2010-12-09 2011-06-01 深圳市凯信光电有限公司 一种发光二极管
DE102011113483B4 (de) * 2011-09-13 2023-10-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Bauelementen und optoelektronisches Bauelement
US9735198B2 (en) * 2012-03-30 2017-08-15 Cree, Inc. Substrate based light emitter devices, components, and related methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090065800A1 (en) * 2004-02-20 2009-03-12 Ralf Wirth Optoelectronic component, device comprising a plurality of optoelectronic components, and method for the production of an optoelectronic component
JP2010239105A (ja) * 2008-09-09 2010-10-21 Nichia Corp 光半導体装置及びその製造方法
DE102010023815A1 (de) * 2010-06-15 2011-12-15 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements
JP6161709B2 (ja) * 2012-10-17 2017-07-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 複数のオプトエレクトロニクス半導体素子を製造するための方法

Also Published As

Publication number Publication date
CN104737307B (zh) 2017-11-10
DE102012109905B4 (de) 2021-11-11
JP2015532541A (ja) 2015-11-09
JP6161709B2 (ja) 2017-07-12
US20150255313A1 (en) 2015-09-10
WO2014060355A3 (de) 2014-06-26
CN104737307A (zh) 2015-06-24
WO2014060355A2 (de) 2014-04-24
KR102100253B1 (ko) 2020-04-13
DE102012109905A1 (de) 2014-04-17
US9318357B2 (en) 2016-04-19

Similar Documents

Publication Publication Date Title
KR102100253B1 (ko) 다수의 광전자 반도체 소자의 제조 방법
JP6073428B2 (ja) オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品
KR101433423B1 (ko) 광전 소자들의 제조 방법 및 광전 소자
KR101659103B1 (ko) 반도체 소자를 위한 지지 몸체, 반도체 소자 및 지지 몸체의 제조 방법
TWI379439B (en) Method of manufacturing a plurality of optoelectronic components and optoelectronic component
TWI316747B (en) Surface mountable optoelectronic component and its production method
CN106663659B (zh) 可表面安装的半导体器件及其制造方法
US9847461B2 (en) Optoelectronic semiconductor component with sapphire flip-chip
US9698312B2 (en) Resin package and light emitting device
CN106030832B (zh) 光电子器件的制造
US9653670B2 (en) Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
KR102276800B1 (ko) 복수의 광전자 소자의 제조 방법 및 광전자 소자
KR20150022868A (ko) 광전자 모듈, 그리고 광전자 모듈의 제어 방법
KR101916131B1 (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
US20120248492A1 (en) Optoelectronic Component
US8742448B2 (en) Optoelectronic component
US20160172547A1 (en) Surface-Mountable Optoelectronic Semiconductor Component and Method for Producing Same
CN116210095A (zh) 光电子半导体器件和制造方法
KR20140049273A (ko) 발광 소자 및 이를 구비한 조명 장치
US20160093783A1 (en) Optoelectronic component and method of production thereof
US20150270459A1 (en) Optoelectronic semiconductor component
KR101291092B1 (ko) 반도체 소자 구조물을 제조하는 방법
US8907369B2 (en) Optoelectronic semiconductor component
EP2930749B1 (en) Light-emitting device and method of producing the same
US10763406B2 (en) Semiconductor component comprising a first and a second shaped body and method for producing a semiconductor component comprising a first and a second shaped body

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant