CN106030832B - 光电子器件的制造 - Google Patents

光电子器件的制造 Download PDF

Info

Publication number
CN106030832B
CN106030832B CN201580011506.5A CN201580011506A CN106030832B CN 106030832 B CN106030832 B CN 106030832B CN 201580011506 A CN201580011506 A CN 201580011506A CN 106030832 B CN106030832 B CN 106030832B
Authority
CN
China
Prior art keywords
carrier
opto
conversion layer
semiconductor chip
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580011506.5A
Other languages
English (en)
Other versions
CN106030832A (zh
Inventor
M.布兰德尔
T.格布尔
T.施瓦茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN106030832A publication Critical patent/CN106030832A/zh
Application granted granted Critical
Publication of CN106030832B publication Critical patent/CN106030832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/507Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0041Processes relating to semiconductor body packages relating to wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种用于制造光电子器件的方法。该方法包括:提供载体;将光电子半导体芯片布置在所述载体上;以及在载体上形成用于转换辐射的转换层,其中光电子半导体芯片被转换层围绕。也公开了执行用于形成分离的光电子器件的分离工艺,其中至少转换层被切断。本发明进一步涉及一种光电子器件。

Description

光电子器件的制造
技术领域
本发明涉及一种用于制造光电子器件的方法。本发明此外还涉及一种光电子器件。
本专利申请要求德国专利申请10 2014 102 810.4的优先权,该德国专利申请的公开内容通过引用合并于此。
背景技术
用于生成光辐射的光电子器件可以被实现为QFN封装(方形扁平无引脚(QuadFlat No Lead))的形式。目前的这种器件的制造存在缺点。
通常提供金属引线框,该金属引线框在转移成型工艺中被用于形成成型本体或外壳本体的成型复合物包封。引线框包括平坦的接线元件(terminal element)以及籍其连接所述接线元件的连接元件。成型本体被形成有空腔。结果,引线框的接线元件在正面处暴露。其后,在这些位置,辐射发射光电子半导体芯片被布置在接线元件上并且连线。接线元件的背面同样保持自由,使得所制造的QFN器件适用于表面安装。进一步的工艺是利用灌封复合物填充空腔,并且将以这种方式制造的器件复合件(assemblage)划片(singulate)成各个单独的器件。灌封复合物可以被配置用于对半导体芯片的光辐射进行转换。
形成半导体芯片的具有空腔的成型本体有如下影响:通过该方法制成的器件具有大的横向尺寸。以相同的方式,器件复合件仅可被实现为具有小的封装密度。这导致了高的制造成本以及随之的高的器件成本。
不同形状的接线元件和不同的芯片装置可以通过引线框的不同配置实现。这分别以成型本体的空腔的相对应的位置为前提。因此,引线框的不同配置需要使用不同的转移成型工具用于形成成型本体,而这与高成本相关联。
在已通过成型包封引线框之后,在正面的接线元件可能包括成型复合物的残留。为了这在布置半导体芯片时并不引起问题,通常执行清洁步骤以便去除残留(去毛刺)。在该工艺中可能形成引线框和成型本体之间的间隙。随后的空腔包封可能具有如下后果:在该工艺中使用的灌封材料蠕变(creep)通过间隙并且污染接线元件的背面。因此,需要另外的清洁步骤,以便去除背面污染。
划片牵涉切断成型本体和金属引线框的连接结构,就是说切断非均质材料组合。通过时间和成本密集的锯切工艺的帮助来执行该工序,在锯切工艺中采用薄片型锯条。除其他之外,所使用的锯薄片以及锯条的磨损导致了高成本。
发明内容
本发明的目的在于详细说明用于光电子器件的改进的制造的解决方案。
该目的借助于独立专利权利要求的特征来实现。在从属权利要求中详细说明了本发明的另外的有利实施例。
根据本发明的一个方面,提出了一种用于制造光电子器件的方法,该方法包括:提供载体,将光电子半导体芯片布置在载体上,以及在载体上形成用于辐射转换的转换层,其中光电子半导体芯片被转换层围绕。进一步提供了执行用于形成分离的光电子器件的划片工艺,其中至少转换层被切断。
较之用于形成具有空腔的成型本体、随后将半导体芯片布置在空腔中并且包封空腔的常规工序,在该方法中,布置在载体上的光电子半导体芯片利用连续的或不间断的转换层包封。在该情况下,转换层构造延伸到半导体芯片的外周并且延伸到正面而且包围半导体芯片的外壳本体或成型本体。通过这种方式,可能提供半导体芯片之间的小距离,结果可以实现具有高器件密度的器件复合件。这使得可能执行具有(较)低工艺成本的方法。通过相对应的方式,通过对复合件进行划片而形成的器件可以具有小的和紧凑的结构大小。该方法进一步实现了批量处理。
形成邻接光电子半导体芯片的外周和正面并且包围半导体芯片的转换层而不是形成具有半导体芯片随后置于其中的空腔的成型本体进一步具有如下后果:不存在成型复合物的干扰残留。因此,可以免除用于去除这种残留的清洁步骤(去毛刺)和与之相关联的问题。
进一步有利的是,可以在没有大的复杂性的情况下并且以灵活的方式利用不同的芯片装置执行该方法。
该方法中使用的光电子半导体芯片被配置用于生成辐射。半导体芯片可以是例如用于发射辐射或光辐射的发光二极管芯片(LED)。半导体芯片可以包括诸如具有用于生成辐射的有源区的半导体层序列的器件零件以及接触部(contact)。经由接触部,半导体芯片可以被接触并且可以向半导体芯片供给用于生成辐射的电能。
根据该方法制造的光电子器件可以是适用于表面安装(表面安装技术(SMT,Surface-Mounting Technology))的所谓的QFN封装(方形扁平无引脚)。每个器件都可以包括转换层的分区。此外,器件可以包括一个或多个光电子半导体芯片,其中(多个)半导体芯片利用转换层的相关联的分区(section)进行包封。
配置用于辐射或体积转换的转换层可以在操作期间至少部分地对器件的(多个)半导体芯片发射的光辐射进行转换。为此目的,转换层可以包括磷光体颗粒。通过这种方式可以生成具有预先限定的颜色的光辐射。
例如,半导体芯片可能被配置用于生成蓝色或紫外光辐射,并且光电子器件可以由于辐射转换而发射白色光辐射。替选地,对于半导体芯片和/或器件可以考虑具有其他颜色或谱范围的光辐射。在器件的操作期间,可以经由转换层的相关联的分区来发射辐射。
以下描述该方法的另外的可能的实施例。
用作基板的所提供的载体可以是平坦的或板形的载体。载体可以具有两个相对的主面或者正面和背面。可以在载体的正面上布置光电子半导体芯片和形成转换层。载体可以至少部分地包括金属材料。
在另一实施例中,所提供的载体是金属载体。在形成转换层之后和在执行划片工艺之前,金属载体被结构化成分离的金属载体元件。本方法的该实施例可以通过相对成本有效的方式执行并且可以提供下述优点。
在划片之前进行的将金属载体结构化成分离的载体元件使得可能在划片工艺中免除将金属载体材料切断。出于划片的目的仅可切断转换层。结果,简单和快速的分离工艺是可能的。不是锯切工艺,而是可以执行一些其他的更加成本有效的工艺,例如激光分离、水射流分离、切割、冲压等。
此外,金属载体可以被结构化成使得载体元件彼此的距离是小的。在该情况下不存在诸如在用于将接线元件固持在一起的引线框中使用的占用空间的连接结构。因此,将金属载体结构化成载体元件提供了实现具有相对高的封装密度的器件复合件的可能性。
可以按板形式样形成的金属载体较之引线框可以具有更大的稳定性。结果,可能使金属载体比引线框更薄。因此,可以实现具有小的结构高度的光电子器件。
再者,装备有半导体芯片和转换层的金属载体的使用使得可能避免载体的背面污染并且因此避免由载体构造的载体元件的背面污染。
来自金属载体的分离的载体元件可以形成光电子器件的接线元件或者连接焊盘。通过这种方式,可以将器件焊接到电路板上。
金属载体可以被结构化成例如使得先前布置在载体上的光电子半导体芯片分别位于两个载体元件上。此外,可能借助于划片形成例如单芯片器件,每个单芯片器件都包括布置在两个载体元件上的一个半导体芯片。这些器件可以具有紧凑的构造。
在另一实施例中,构造金属载体包括执行刻蚀工艺。结果可能实现载体的简单结构化。可以是背面刻蚀工艺的该刻蚀工艺牵涉使用适当的刻蚀掩膜、例如光掩膜。刻蚀工艺还可以是成本有效的湿化学刻蚀工艺。
在另一实施例中,在结构化金属载体之后,反射复合物被布置在载体元件之间的中间区域中。通过这种方式可能避免在光电子器件的操作期间在背面上发射辐射并且避免相关联的光损耗。在该配置中,在划片工艺中可能执行不仅切断转换层而且切断反射复合物。反射复合物可以包括基材,诸如例如硅树脂和其中包含的例如TiO2组成的反射颗粒。
所提供的金属载体可以是未结构化的载体。在其替选实施例中,所提供的金属载体包括凹陷部(recess)。在该情况下,在载体上形成的转换层还被布置在该凹陷部中。通过这种方式,载体的凹陷部实现了锚定,并且结果实现了转换层在载体上的改进的固定,而且结果还实现了转换层在由其构成的分离的载体元件上的改进的固定。用作锚定结构的凹陷部可以在板形载体的主面之间延伸,可以例如通过刻蚀、冲压或者使用激光在载体中形成。凹陷部可以具有例如按阶梯式样变宽的形状。光电子器件可以被制成来使得填充有转换层的凹陷部存在于器件的边缘处。
不是板形金属载体,在本方法中而是还可以使用不同的载体。
在这一点上,根据另一实施例,提供了所提供的载体包括金属引线框和成型复合物。在该情况下,提供载体包括提供引线框和在引线框周围使成型复合物成型,使得载体包括平坦的正面和平坦的背面。正面和背面二者由引线框和成型复合物构造。
所提供的金属引线框可以包括载体元件以及连接载体元件的连接结构或连接元件。成型复合物用于封闭引线框的空隙(就是说,载体和连接元件之间的空隙)。以这种方式,通过在引线框周围使成型复合物成型而构造的载体可以具有板形配置,该板形配置具有平坦的正面和背面。此外,借助于成型复合物,可能抑制在光电子器件的操作期间在背面上发射辐射并且抑制相关联的光损耗。
包括引线框和成型复合物的载体随后被装备有光电子半导体芯片和转换层。在该情况下,同样可能实现具有高封装密度的器件复合件。随后的复合件划片可能牵涉切断转换层、引线框和/或引线框的连接元件和成型复合物。在以该方式制成的光电子器件的情况下,引线框的载体元件可以形成器件的接线元件或者连接焊盘。以这种方式,器件可以被焊接到电路板上。
关于上述实施例,也可能形成紧凑的单芯片器件,每个单芯片器件都包括布置在两个载体元件上的一个半导体芯片。
使用包括引线框和成型复合物并且其上布置有半导体芯片和转换层的载体同样使得可能避免引线框的载体元件的背面污染。
借助于引线框的不同配置可能实现不同形状的载体元件和不同的芯片配置。只要要制造的载体的外部尺寸分别保持相同,就可以分别利用同一工具执行周围成型(molding-around)工艺。
可以例如借助于转移成型工艺在金属引线框周围使成型复合物成型。
所使用的成型复合物可以包括基材和在基材中包含的颗粒填料。基材可以是例如环氧树脂、丙烯酸酯或硅树脂。在其中使用具有低辐射功率的半导体芯片的情况下可以使用环氧树脂或丙烯酸酯。在半导体芯片具有高辐射功率的情况下可以使用可具有更高辐射稳定性和更高热稳定性的硅树脂。填料可以包括例如由无定形SiO2和/或AlO2组成的颗粒。由于该填料,成型复合物可以具有适于引线框的膨胀系数的低的热膨胀系数。填料颗粒可以具有不同的颗粒大小,结果可以存在高封装密度。
关于成型复合物,根据另一实施例,提供了所述成型复合物是反射成型复合物。在该配置中,成型复合物额外包括例如由TiO2和/或AlO2组成的反射颗粒。以这种方式,可能高度可靠地避免在光电子器件操作期间在背面上发射辐射并且避免相关联的光损耗。
提供金属引线框可以包括提供金属初始层并且将该初始层结构化成引线框。可以例如通过冲压或者通过激光加工来执行该结构化。刻蚀也是可能的。
在该背景下,根据另一实施例,提供了提供引线框包括提供金属初始层以及金属初始层的正面和背面刻蚀。在该情况下,从正面刻蚀的结构可以是不同于从背面刻蚀的结构。以这种方式使得可能实现啮合并且结果实现成型复合物在引线框上的改进的固定。
如上文所指示的那样,所提供的引线框可以包括载体元件以及连接载体元件的连接元件。关于上述正面和背面刻蚀,根据另一实施例,提供了在载体元件的外周边缘的区域中,在正面和背面刻蚀区域中分别交替地执行刻蚀。结果还可以促进啮合并且因此促进成型复合物在引线框上的锚定。
关于包括载体元件和连接元件以及正面和背面刻蚀的所提供的引线框的该配置,根据另一实施例,规定将引线框提供成使得连接元件位于引线框的正面的区域中。如上文所指示的那样,在划片工艺中可以执行转换层、引线框的连接元件和成型复合物的切断。通过将连接元件布置在引线框的正面的区域中可以实现:在连接元件的切断期间没有形成背面毛刺。
对于在将光电子半导体芯片布置在载体上之后执行的形成转换层的工艺,可以考虑各种配置。例如,转换层可以在载体上形成,使得包围半导体芯片的转换层是平面或者包括平坦的正面。
在另一实施例中,在载体上形成转换层包括执行成型工艺。这可以是压缩成型工艺。
此外,还可以采用成本有效的灌封工艺用于形成转换层。在灌封之前,可以将框架布置在载体上。其后,框架所包围的区域可以被填充转换层的材料。
转换层可以包括辐射透射基材以及其中包含的用于辐射转换的磷光体颗粒。基材可以是例如硅树脂。
在另一实施例中,除了基材和磷光体颗粒之外,转换层额外还包括填料。这可以牵涉由例如无定形SiO2组成的颗粒。由于填料,可以使得增加的热导率并且因而磷光体颗粒的冷却可得到。这导致了在光电子器件的操作期间的更高的效率。另一效果是转换层的低的热膨胀系数。此外,配备有填料的转换层可以具有高的稳健性(robustness)。在根据该方法制成的光电子器件的情况下,转换层或者转换层的分区可以形成所述光电子器件的外侧面的主要部分。高稳健性使得可能抑制损害器件的风险。
如果转换层被高度填充,即包括高比例的填料(例如重量比例超过60%),并且存在不同颗粒大小的填料以便实现高封装密度,则上述效果可以是清楚明显的。形成具有这些性质的转换层可以借助于压缩成型工艺来实现。
在另一实施例中,光电子半导体芯片是体积发射器(volume emitter)。这种半导体芯片可以经由正面以及经由其他面、诸如例如横向侧面或者侧壁来发射光辐射。在光电子器件的操作期间,以这种方式发射的光辐射可以在转换层的相关联的分区中被至少部分地转换。
实施为体积发射器的半导体芯片可以包括由例如蓝宝石组成的辐射透射芯片基板。此外,半导体芯片可以在背面处包括例如具有DBR反射器(分布式布拉格反射器(Distributed Bragg Reflector))的形式的镜层。以这种方式可以避免在背面上发射辐射。使用蓝宝石体积发射器促进了光电子器件的成本有效的制成。
实施为体积发射器的半导体芯片进一步还可以分别包括两个正面接触部。接触半导体芯片的正面接触部可以借助于适当的电连接结构、例如接合线来实现。可以在将半导体芯片布置在载体上之后和在形成转换层之前形成连接结构或接合线。电连接结构可以连接到半导体芯片的接触部,并且根据该方法的实施例,连接到金属载体(之后结构化成载体元件)或者连接到包括引线框和成型复合物的载体的载体元件。
此外,对于光电子半导体芯片还可以设想其他配置。举例来说,作为体积发射器存在的半导体芯片可以是所谓的倒装芯片,所述倒装芯片包括布置在正面上的并且由例如蓝宝石组成的辐射透射芯片基板,以及包括两个背面接触部。半导体芯片的背面接触部可以经由适当的电连接层连接到载体(即,连接到金属载体或者连接到包括引线框和成型复合物的载体的载体元件)。
在另一实施例中,所提供的载体包括反射涂层。借助于反射涂层,在光电子器件的操作期间可以使得有效的辐射反射可得到。在使用金属载体的情况下,涂层可以被提供在金属载体上或者至少在金属载体的正面上。在包括引线框和成型复合物的载体的配置的情况下,引线框或者至少引线框的正面可以被装备有涂层。
对于该方法此外还可以采用另外的特征和细节。举例来说,也可以实现包括多个半导体芯片的器件,而不是单芯片器件。多个半导体芯片可以彼此电连接,例如串联连接或并联连接。半导体芯片也可能彼此电隔离并且因此可以彼此分离地操作。
电连接到器件的(多个)半导体芯片的其他组成部分或者电子器件零件的集成此外是可能的。这些零件包括例如被提供用于防范静电放电的ESD保护二极管(静电放电(electrostatic discharge))。这些器件零件可以与半导体芯片一起布置在所提供的载体上,并且利用转换层被相对应地接触和包封。
借助于该方法,可能实现其半导体芯片布置在两个分离的载体元件或者通过间隙分离的载体元件上的器件。替选地,可能制造其中半导体芯片仅位于一个载体元件上的器件。
在该方法的另一实施例中,不是体积发射器,而是也可能使用表面发射器或者薄膜发射器芯片,其中基本上经由正面发射光辐射。这些半导体芯片可以包括例如正面接触部和背面接触部。
根据本发明的另一方面,提出了一种光电子器件。该光电子器件通过执行上述方法或者该方法的一个或更多个上述实施例来制造。因此,该光电子器件可以具有例如低器件成本和小的紧凑的结构大小。
光电子器件可以包括转换层的分区。在该情况下,转换层分区可以形成器件的正面和外周横向表面的部分或者主要部分。在该器件的操作期间,可以经由正面并且横向地经由横向表面发射辐射。
如这里使用的表达方式“横向表面”与光电子器件的横向边缘或者边缘区域同义。在器件的正面和(相对于正面的)相对的背面之间存在的横向表面由器件的全部横向外侧或侧面组成。例如,该器件可以在平面视图中具有矩形轮廓,使得横向表面可以包括成直角彼此邻接的四个侧壁。
根据该方法制成的光电子器件可以进一步包括一个或多个光电子半导体芯片。(多个)半导体芯片可以被转换层的分区包围。此外,该器件可以包括多个(或者至少两个)载体元件,(多个)半导体芯片被布置在所述载体元件上。在(多个)半导体芯片和载体元件之间的电连接可以例如借助于接合线来实现。
在另一实施例中,光电子器件包括转换层的分区和(仅)一个光电子半导体芯片。半导体芯片优选地被转换层分区围绕,使得转换层分区的相对应的材料厚度存在于半导体芯片的正面处和外周处。具有转换层的均匀的外周厚度的这种配置使得可能在器件的操作期间经由转换层分区以跨越不同发射角度的高度颜色均匀性发射辐射。
应当指出,上文关于制造方法提及的方面和细节也可以应用于电子器件,并且相反地,关于器件提及的方面和细节也可以应用于该方法。
除了例如在有清楚的依赖关系或者不兼容的替选方案的情况下之外,本发明的如上文解释的和/或在从属权利要求中再现的有利实施例和扩展方案可以单独地或者以彼此任意组合的方式被应用。
附图说明
与下面的示例性实施例的描述相关联地,本发明的上述性质、特征和优点以及实现它们的方式将变得更清楚并且被更清楚地理解,与示意性附图相关联地更详细地解释了这些示例性实施例,在这些附图中:
图1至6基于横向图示示出了用于制造光电子器件的一种可能的方法序列,其包括:将光电子半导体芯片布置在金属载体上,其中半导体芯片是包括两个正面接触部的体积发射器;连接接合线;形成包围载体上的半导体芯片的转换层;将载体结构化成分离的载体元件;以及执行划片工艺;
图7示出了根据图1至6中的方法制造的器成的平面视图图示,其中该器件包括位于两个载体元件上的半导体芯片;
图8示出了在划片之前存在的器件复合件的横向图示,其中反射复合物额外地布置在载体元件之间的中间区域中;
图9作为片段示出了载体的横向图示,其中载体包括用于锚定转换层的凹陷部;
图10示出了具有用于锚定转换层的凹陷部的可能位置的额外图示的另一器件的平面视图图示;
图11示出了包括串联连接的两个半导体芯片的另一器件的平面视图图示;
图12示出了包括半导体芯片和保护二极管的另一器件的平面视图图示;
图13示出了包括仅布置在一个载体元件上的半导体芯片的另一器件的平面视图图示;
图14示出了包括薄膜发射器芯片和保护二极管的另一器件的平面视图图示;
图15至20基于横向图示示出了用于制造光电子器件的另一方法序列,其包括:提供包括载体元件和连接元件的经刻蚀的引线框;在引线框周围使成型复合物成型,以便提供载体;将光电子半导体芯片布置在载体上,其中半导体芯片是包括两个正面接触部的体积发射器;连接接合线;形成包围载体上的半导体芯片的转换层;以及执行划片工艺;
图21示出了根据图15至20中的方法制成的器件的平面视图图示,其中该器件包括位于两个载体元件上的半导体芯片;
图22示出了另一器件的载体元件的平面视图图示,其中在载体元件的边缘处额外地指示正面和背面刻蚀区域;以及
图23和24示出了来自图22的载体元件的透视图。
具体实施方式
参照下面的示意图描述用于制造光电子器件的方法的可能的实施例。除其他之外,可实现的优点是降低工艺成本以及实现具有高封装密度的器件复合件的可能性。此外,所述方法可以针对不同的芯片装置执行并且关于不同的光电子器件的制造以灵活的方式而且没有大的复杂性地被适配。
在下面描述的方法序列中,可以执行从半导体技术和从光电子器件的制成了解到的工艺,并且可以使用在这些领域中惯用的材料,而且因此将仅部分地讨论这些工艺和材料。以相同的方式,除了所示出和描述的器件零件之外,可以制成具有另外的器件零件和结构的器件。此外还应指出,附图仅是示意性的,并不是真正按比例绘制。在这个意义上,图中示出的器件零件和结构可被图示为具有放大的大小或者大小缩小,以便提供更好的理解。
示意图1至6示出了用于制造光电子器件101的方法。器件101是能够表面安装的单芯片器件,其以QFN封装的形式实现。每个器件101都包括用于生成辐射的光电子半导体芯片130。在图7中补充示出了根据该方法制成的器件101的示意性平面视图图示,在所述图示中指示了器件101的器件零件的轮廓。
该方法牵涉制成包括连续的器件的复合件,该复合件随后被划片成多个器件101。图1至6基于横向剖面图图示了该方法。分别示出了基本上在要制成的器件101之一的区域中的复合件或分别存在的情况的片段。图中所示的结构可以彼此并排地以多次重复的方式存在于平面中。
基于图1至6中的虚线200指示重复格栅。在线200处,也可以执行出于划片的目的将器件复合件切断成多个器件101。因此,在下文中线200被称为分离线200。
该方法牵涉提供金属载体110,这在图1中被示出。以薄的载体板的形式或者以薄的载体带的形式存在的载体110包括两个相对的平坦的主面111、112。后者在下文中被称为正面111和背面112。
在一个简单配置中,板形金属载体110可以是未被结构化的。替选地,也可以使用被结构化的板形载体,如下面将参照图9、10更详细地解释的那样。
板形载体110较之常规使用的引线框具有更大的稳定性。因此,可能为载体110提供小于常规引线框的厚度的厚度(通常200至300 μm)。载体110的小厚度使得可能在之后的方法阶段中出于将载体110结构化成载体元件113、114的目的而执行的刻蚀工艺(参见图5)中刻蚀尽可能少的载体材料。再者,器件101可以被实现为具有小的结构高度。载体110可以具有例如为100 μm的厚度或者在100 μm到150 μm之间的厚度。结果,载体110可以具有适当的稳定性。原则上,对于载体110也可以设想在例如为20 μm至300 μm的范围内的厚度。此外,更大的厚度(例如0.5 mm)也是可能的。
载体110可以例如包括Cu并且可以以铜载体或铜带的形式存在。载体110也可能包括合金,例如Cu合金、Fe合金、Ni合金或Al合金。此外,载体110可以是未涂层的或者替选地被涂层的(未图示出)。可以仅在正面111的区域中被提供的涂层可以例如用于提供高反射率。层堆叠适用于该目的,该层堆叠可以包括例如Ag层和下面的例如由Ni组成的阻挡层。这样的涂层可以例如通过电镀或者通过某种其他工艺、诸如例如溅射工艺或无电化学沉积(无电镀)来产生。使用反射涂层使得可能在光电子器件101的操作期间带来在载体110的方向上或者在根据载体110形成的载体元件113、114的方向上发射的辐射的有效反射。
其后,如在图2中所示出的那样,配置用于发射辐射的光电子半导体芯片130被布置在金属载体110的正面111上(管芯接合(die bonding))。为每个要制造的器件101提供相应的半导体芯片130。半导体芯片130可以是用于发射光辐射的发光二极管芯片或LED芯片,这些芯片被实施为体积发射器的形式。可以借助于诸如例如焊接、粘合接合或烧结的工艺将芯片130安装在载体110上。以这种方式,芯片130可以经由连接层(焊接层、粘合层、烧结层)(未示出)被连接到载体110。
实施为体积发射器的光电子半导体芯片130可以经由正面(远离载体110的面)并且经由其他面、诸如横向侧面发射光辐射。半导体芯片130包括器件零件(未示出),诸如由例如蓝宝石组成的辐射透射芯片基板以及具有用于生成辐射的有源区的半导体层序列,所述半导体层序列布置在正面上的芯片基板上。此外,半导体芯片130包括布置在正面的区域中的两个正面接触部131、132。经由正面接触部131、132,可以将用于生成辐射的电能馈送到半导体芯片130。
此外,半导体芯片130可以在面向载体110的背面或者辐射透射芯片基板的背面处包括例如具有DBR反射器(分布式布拉格反射器)的形式的镜层(未示出)。这使得可能防止芯片130在背面上发射光辐射。完成的光电子器件101包括中间区域或间隙115(参见图6)。具有镜层的半导体芯片130的配置具有如下效果:在器件101的操作期间可以抑制经由中间区域115的半导体芯片130的光辐射的直接背面发射。
之后利用转换层140包封(参见图4)的光电子半导体芯片130可以彼此隔开小距离地被布置在板形载体110上。这通过将载体110结构化成载体元件113、114(参见图5)来促进,所述结构化在之后的方法阶段中执行。因此可能实现具有高封装密度的器件复合件。这导致了光电子器件101的成本有效的制造。
如图3中所示,在安装半导体芯片130之后,执行形成或布置接合线139,用于光电子半导体芯片130的电接线(线接合(wire bonding))。接合线139分别被连接到半导体芯片130的接触部131、132中的一个接触部,并且相对于相关的半导体芯片130横向地被连接到金属载体110或其正面111。
其后,如图4中所示,在载体110的正面111上形成在正面上平坦的连续的转换层140。转换层140延伸到正面并且横向延伸到半导体芯片130,而且围绕半导体芯片130和接合线139。以这种方式,转换层140构造了成型本体,该成型本体布置在载体110上并且包封半导体芯片130和接合线139。
由于载体110包括连续的或封闭的形式,所以在该工艺中转换层140的材料不会造成载体110的背面污染。因此,不需要复杂的(高成本的)清洁工艺用于去除残留(去毛刺)。
光电子半导体芯片130可发射的光辐射的体积转换或辐射可以借助于转换层140实现。以这种方式,光电子器件101可以生成具有预先限定的颜色的光辐射。转换层140包括诸如例如硅树脂的辐射透射基材以及其中包含的磷光体颗粒(未图示出),所述磷光体颗粒带来辐射转换。
转换层140此外还包括基材中包含的颗粒填料(未图示出),例如由无定形SiO2组成的颗粒(熔融硅石(fused silica))。借助于填料颗粒,转换层140可以具有增加的热导率,并且因此可以使得可能在光电子器件101的操作期间进行磷光体颗粒的可靠冷却。结果可能实现器件101的高效操作模式。借助于填料能够实现的另一优点是转换层140的低的热膨胀系数,其结果是可以避免或抑制可靠性问题。
此外,由于填料,转换层140可以具有高稳健性和刚性。在完成的光电子器件101的情况下,转换层140或者其分区分别构造器件101的外侧的主要部分。高稳健性使得可能保持小的器件损害风险。相比之下,没有填料的转换层可如同橡胶,这可导致器件损害的高风险。
如果转换层140被形成为高度填充的转换层140,则上述有利效果会是明显的。在该情况下,转换层140包括高比例的填料,并且存在具有混合粒度或者不同的颗粒大小的填料颗粒,以便实现高度的填充。在高度填充的配置中,填料可以具有例如超过转换层140的60%的重量比例。
在载体110上形成包围半导体芯片130和接合线139的转换层140可以包括例如执行压缩成型工艺(也被称为热压)。在该情况下使用适当的工具。可以通过这种方式实现高度填充有填料的转换层140。
为了在载体110上形成转换层140,替选地也可以执行成本有效的灌封工艺。在该情况下,在载体110上预先制造灌封框架(未示出)。该框架可以通过例如点胶(dispensing)形成。其后,例如通过使用针计量单元利用转换层140的材料填充被框架包围的区域。然而,与压缩成型工艺相反,在灌封工艺中仅可以加工包括较小填料比例的材料、例如包括重量比例小于60%的填料的材料。
其后或者在使转换层140固化之后,如图5中所示,载体110被结构化成分离的金属载体元件113、114。载体元件113、114通过中间区域或间隙115、116彼此分离。在结构化工艺中,对于要制成的每个光电子器件101分别产生载体元件113和载体元件114,中间区域115位于所述载体元件之间。光电子半导体芯片130位于器件101的两个载体元件113、114上并且因而伸出到相关联的中间区域115上方。其他中间区域116位于分离线200的区域中并且因此位于要制造的不同器件101的载体元件113、114之间。
对于每个半导体芯片130并且因此对于每个器件101,分别地,相对于半导体芯片130横向地连接到正面接触部131的接合线139被连接到载体元件113,并且相对于半导体芯片130横向地连接到另一正面接触部132的接合线139被连接到载体元件114(在这一方面,还参见图7)。以这种方式,器件101中的载体元件113、114可以用作用于(经由接合线139)使接触部131、132通电的接线元件或连接焊盘。在该情况下,在器件101中的载体元件113、114之间存在的中间区域115实现阳极和阴极的分离。
为了结构化,从背面112出发直到正面111对载体110进行刻蚀。借助于刻蚀掩膜(未示出)执行刻蚀工艺,该刻蚀掩膜布置在背面112上并且在刻蚀工艺之后再次被去除。举例来说,可以将光掩膜用作刻蚀掩膜。出于该目的,可以将光刻胶层施加在背面112上并且通过光刻(即,通过曝光和显影)对光刻胶层进行结构化。还可能借助于丝网印刷或漏版印刷通过印刷来施加光掩膜。刻蚀工艺可以是湿化学刻蚀工艺,作为其结果,可以存在图5中所示的各向同性倒圆刻蚀侧壁。这样的刻蚀工艺可以成本有效地执行。
如图6中所示,随后切断在将载体110结构化成载体元件113、114之后存在的器件复合件。在该情况下,在分离线200处执行切断。以这种方式形成经划片的光电子器件101。分离的载体元件113、114和在分离线200的区域中的中间区域116的存在使得可能仅切断转换层140。因此简单的和迅速的划片是可能的。不是锯切工艺,而是可以执行某些其他工艺,例如使用适当的切割设备进行切割。另外的可能的划片工艺是例如激光分离、水射流分离或冲压。
经划片的光电子器件101以单芯片器件的形式存在。器件101具有紧凑的构造并且分别包括两个载体元件113、114、位于两个载体元件113、114上的一个光电子半导体芯片130、两个接合线139以及转换层140的包围半导体芯片130和接合线139的分区。借助于在背面上暴露的载体元件113、114,其中所述载体元件用作连接焊盘(接合焊盘),器件101可以借助于焊接或回流焊接被布置在电路板(未示出)上。
经由载体元件113、114和接合线139,可以将用于生成辐射的电能馈送到器件101的半导体芯片130。半导体芯片130生成的辐射可以借助于相关联的转换层分区140被至少部分地转换。举例来说,可以提供了:半导体芯片130被配置用于生成蓝色光辐射或紫外光辐射,并且器件101由于辐射转换而发射白色光辐射。
在每个光电子器件101中,可以籍其实现器件101的辐射发射的转换层分区140构造了器件101的外表面的主要部分。后者包括器件101的正面141和外周横向表面143的主要部分。如在图7中的平面视图图示中所示,器件101被形成为具有矩形轮廓。以这种方式,横向表面143可以包括成直角彼此邻接的四个侧壁。再者,半导体芯片130和载体元件113、114也可以具有矩形轮廓。
在光电子器件101的情况下,转换层分区140被布置在相关联的半导体芯片130周围,使得在每个芯片的面处、即在芯片130的正面和外周二者处,转换层分区140的厚度相对应或者具有大致相同的量值。为了图解说明该构造,在图6中借助于双头箭头201指示在芯片130的正面处的材料厚度,并且借助于双头箭头202指示在芯片130的外周处或横向侧面处的材料厚度。将体积发射器用作半导体芯片130并且具有相对应的材料厚度201、202的配置使得可能在器件101的操作期间以跨越不同发射角度的高度颜色均匀性来实现辐射发射。
材料厚度201、202可以是例如250 μm。然而,也可设想在100 μm到500 μm之间的厚度。层厚度的选择可以与各种边界条件或规定有关。较大的层厚度可以与较高效的辐射转换相关。再者,可以更简单地设定转换层140的均匀层厚度。较小的层厚度可以导致磷光体颗粒的较好的冷却。
在横向芯片尺寸为500 μm×1000 μm并且转换层140的外周层厚度为250 μm的情况下,光电子器件101可以具有例如1 mm×1.5 mm的横向器件大小。
下文描述参照图1至7解释的该方法的可能的变型和修改。在下文中将不再详细描述相对应的特征和方面以及也不再详细描述相同的和相同作用的器件零件。相反,对于在其方面的细节,参照以上描述。此外,部分地参照另外的附图关注于将下文描述的两个或更多个实施例的特征彼此组合的可能性。
制成方法的一种可能的修改例如在于:在板形载体110的结构化之后,利用高度反射复合物120填充在复合件的背面处的一些或所有刻蚀空腔或中间区域115、116。这可以通过灌封或者执行成型工艺来执行。为了图解说明该方法变型,图8示出了包括光电子器件102的连续复合件,其中所有中间区域115、116被填充。在随后执行的用于对器件102(未图示出)进行划片的切断工艺中,可以执行不仅切断转换层140,而且切断中间区域116中的反射复合物120。反射复合物120可以包括例如硅树脂和其中包含的由TiO2组成的反射颗粒(未图示出)。使用反射复合物120使得可能避免在背面上发射辐射,使得器件102较之器件101可以具有更高的效率。
也可能利用反射复合物120仅填充中间区域115、116的部分,例如仅填充位于半导体芯片130下方的中间区域115。
例如,如果使用没有背面镜层的半导体芯片130,则可以考虑至少填充中间区域115(并且如果适当,也填充中间区域116)。
在另一方法变型中,在方法的开始时,不是提供未被结构化的载体,而是提供经结构化的板形载体110,该供经结构化的板形载体110包括在载体110的主面111、112之间延伸通过载体110的凹陷部210。以这种方式可以实现在该方法的过程中之后形成的转换层140的锚定。凹陷部210可以例如被刻蚀、被冲压或者通过激光被引入到载体110中。
在这个方面,图9作为片段示出了以这种方式在凹陷部210的区域中预先结构化或者预先刻蚀的载体110。凹陷部210包括在背面112的方向上以阶梯方式变宽的形状,其具有两个部分区域211、212。可以具有圆形轮廓的部分区域211、212具有不同的横向尺寸或直径(参见图10)。载体110被装备有多个这样的凹陷部210。
当在配备有这样的凹陷部210的载体110上形成转换层140时,可以利用转换层140的材料填充凹陷部210(未图示出)。结果可能实现锚定,并且因而可能实现转换层140在载体110上的改进的固定,而且因此也可能实现转换层140在根据载体110构造的载体元件113、114上的改进的固定。凹陷部210可以通过这种方式被定位,或者可以通过这种方式执行载体110的结构化,使得凹陷部210或者凹陷部210的部分区域布置在根据载体110构造的载体元件113、114的边缘处,并且因而也布置在经划片的光电子器件的边缘处。
图10示出了根据该工序形成的光电子器件103的平面视图图示。这里额外地指示了在载体110、根据载体110构造的载体元件113、114以及在其划片之前的器件复合件中可以预先存在的凹陷部210的可能的位置。如图10中所示,该方法可以被执行来使得每个器件103在边缘处都包括六个凹陷部210的部分区域(四个在角处并且两个在长边侧的中心的区域中)。在该情况下,在该方法的过程中进行了填充有转换层140的凹陷部210在多个器件103中的“分布”。
该方法此外还可以被执行来使得形成包括多个光电子半导体芯片130的多芯片装置或者多芯片器件,而不是单芯片器件。为此目的,利用半导体芯片130的相对应地适配的布置、与其接触或接线、将载体110结构化成载体元件113、114以及划片,来执行该方法。
为了示例性图解说明,图11示出了另一光电子器件104的平面视图图示。器件104包括两个半导体芯片130和两个载体元件113、114,这两个载体元件113、114较之单芯片器件101的载体元件113、114被形成为具有更大的横向尺寸。两个半导体芯片130以与单芯片器件101的芯片130可比较的方式被布置在两个载体元件113、114上,并且因此在该配置中也伸出到在载体元件113、114之间存在的间隙形中间区域上方。
在该配置中也借助于接合线139实现器件104的半导体芯片130的正面接触部的接触。一个半导体芯片130的正面接触部被连接到载体元件113,并且另一半导体芯片130的正面接触部被连接到载体元件114。两个半导体芯片130的另外两个正面接触部经由在图11中对角走向的另外的更长的接合线139彼此直接连接。半导体芯片130以这种方式串联互连。此外,半导体芯片130和接合线139被转换层140的分区包围。
该方法也可以通过如下方式执行:制成包括不止两个半导体芯片130的光电子器件(未图示出)。此外,不是串联连接,而是也可能实现并联连接,或者实现半导体芯片130的混合互连(串联连接和并联连接的组合)。此外,可以形成其半导体芯片130彼此不电连接的器件(未图示出)。
该方法的另一可能的修改在于将光电子半导体芯片130与其他电子器件零件组合。在执行载体110的结构化和执行划片之前,这样的器件零件可以与半导体芯片130一起被布置在所提供的板形载体110上,并且被接线和利用转换层140被包封。这里可以例如牵涉ESD保护二极管220,借助于该ESD保护二极管220可以实现防范静电放电。
在该背景下,图12示出了另一光电子器件105的平面视图图示。器件105包括与器件101相同的组成部分,并且附加地包括被布置在载体元件114上的保护二极管220。保护二极管220包括正面接触部和背面接触部。保护二极管220的背面接触部经由导电连接层被连接到载体元件114。保护二极管220的正面接触部经由接合线139被连接到另一载体元件113。保护二极管220也被转换层140的分区包围。由于使用保护二极管220,在器件105的情况下的载体元件113、114可以被形成为具有比在器件101的情况下更大的横向尺寸。
图13图示了基于光电子器件106的平面视图图示的另一方法变型。在被实施为单芯片器件的器件106的情况下,半导体芯片130仅被布置在一个载体元件113上。载体元件113包括适于芯片130的形状。半导体芯片130的一个正面接触部经由接合线139被连接到载体元件113。芯片130的另一正面接触部经由另一接合线139被连接到另一载体元件114。在该情况下,如图13中所示,仅被提供用于连接接合线139的载体元件114可以显著小于额外用于承载半导体芯片130的载体元件113。
在一个载体元件113上而不是在其间具有间隙的两个载体元件113、114上提供半导体芯片130在热方面是有利的,并且实现了从半导体芯片130的(更)有效的散热。然而,也可以被考虑用于多芯片器件的这一设计导致了较大的器件大小。
在该方法中,也可以采用其他光电子半导体芯片或者LED芯片,而不是采样半导体芯片130(具有两个正面接触部的体积发射器)。举例来说,可以使用实施为所谓的倒装芯片的形式的体积发射器。这些半导体芯片包括:辐射透射芯片基板,所述辐射透射芯片基板被布置在正面上并且由例如蓝宝石组成;背面半导体层序列和两个背面接触部(未图示出)。
当将这些半导体芯片布置在载体110上时,可以经由适当的导电连接层(例如焊接层或者导电粘合剂层)将背面接触部连接到载体110。其后或者在形成包封的转换层140之后,载体110可以被构造成分离的载体元件,使得半导体芯片的背面接触部分别位于两个不同的载体元件上并且从而电连接到不同的载体元件(阳极和阴极的分离)。借助于以这种方式构造的器件复合件的划片,可以例如产生单芯片器件。在该情况下,例如,可以存在与图7可比较的布置,或者通过使用保护二极管220而与图12可比较的布置,这些布置分别都没有在相关联的倒装芯片处的接合线139。也可以以相对应的方式实现包括多个倒装芯片的多芯片器件。
此外,可设想使用实施为表面发射器或薄膜发射器芯片的形式的LED芯片来执行该方法。在这些半导体芯片的情况下,可以基本上经由正面发射辐射。为了示例性图解说明,图14示出了借助于该方法能够制造的另一光电子器件107的平面视图图示。器件107包括具有薄膜发射器芯片的形式的半导体芯片230和(可选的)保护二极管220。布置在载体元件113上的半导体芯片230包括正面接触部和背面接触部。如在倒装芯片的情况中那样,背面接触部经由适当的导电连接层被连接到载体元件113(并且之前被连接到下面的载体110)。半导体芯片230的正面接触部经由接合线139被连接到另一载体元件114,保护二极管220也位于该另一载体元件114上。如在来自图12的器件105的情况中那样,保护二极管220被连接到载体元件113、114。此外,在该配置中,半导体芯片230和保护二极管220也利用转换层分区140进行包封。
通过将半导体芯片230(连同保护二极管220一起)布置在载体110上并且接线,随后形成转换层140,将载体110结构化成载体元件113、114并且执行划片,可以以复合件的方式类似地执行器件107的制造。这里,一个可能的修改也例如在于形成包括多个半导体芯片230的多芯片芯片器件。
图15至20基于示意性横向截面图示出了用于制造能够表面安装的光电子器件151的另一方法。所述器件以单芯片器件的形式存在并且包括辐射发射光电子半导体芯片130。该方法牵涉制成连续的器件复合件并且随后将其划片成多个器件151。
图15至20分别示出了基本上在要制成的器件151之一的区域中的复合件或分别存在的情况的片段。这些图中所示的结构可以彼此并排地以多次重复的方式存在于平面中。借助于分离线200指示重复格栅。在图21中补充示出了器件151的指示器件151的器件零件的轮廓的示意性平面视图图示。在该方法中,工艺、器件的器件零件以及零件中使用的材料与上文描述的相同。因此,以上描述也可以部分地应用于该方法(及其可能的修改)。
在下面描述的方法中,不是板形金属载体110,而是使用板形载体160,该板形载体160包括具有金属引线框170,该金属引线框170在其周围成型的成型复合物190,(参见图16)。因此,该方法牵涉首先提供金属引线框170,这在图15中被示出。对于每个要制造的器件151,引线框170包括两个载体元件173、174。关于按复合件方式的制造,包括两个载体元件173、174的这种成对的结构以多次重复的方式存在。要制成的不同的器件151的载体元件173、174借助于梁腹形的(web-shaped)连接结构175彼此连接,该梁腹形的连接结构175在下文中被称为连接元件175。
连接元件175位于分离线200的区域中,在复合件的划片期间,切断引线框170的连接元件175,使得分配给相应器件151的载体元件173、174彼此电隔离(阳极和阴极的分离,参见图20)。连接梁腹175可以被实施为小的和用金银细丝组成的(filigree),使得必须要切断的引线框材料尽可能少。
包括载体元件173、174和连接元件175的引线框170可以通过对金属初始层、例如铜层进行结构化来形成。这些图指示出了其中从正面171出发以及从与其相对的背面172出发来对初始层进行湿化学刻蚀的工序。作为使用相对应的刻蚀掩膜执行的在两个面上进行刻蚀或者从两个面进行半刻蚀的结果,形成了在这些图中示出的特性化的各向同性倒圆刻蚀侧壁。
在引线框170的结构化期间,较之从背面172进行的刻蚀,从正面171进行刻蚀的结构部分不同。该结构化被执行为使得:引线框170的连接元件175位于正面171的区域中。结果可以实现了:在连接元件175的切断期间没有形成背面毛刺。此外,载体元件173、174包括在背面172的区域中的阶梯边缘面和外周的凹陷部181。
图15示出了两个连接元件175,在图15中的截面图中完全示出的两个载体元件173、174经由所述两个连接元件175分别被连接到仅被部分描绘的相邻的载体元件。此外,借助于虚线,指示了载体元件173、174的边缘轮廓,其可以以相对于连接元件175横向偏移的方式存在(即偏移到图15的绘图平面中或图15的绘图平面外)。
在该背景下,补充参照图21中的平面视图图示,基于图21,载体元件173、174的一种可能的形式变得清楚。要制成的器件151的载体元件173、174在平面视图中具有矩形形状,并且除了彼此面对的边缘面之外,在其他三个边缘面处分别融合到相对应的连接元件175中。图21图示了已被划片的器件151,使得示出了存在于器件151处的被切断的连接元件175的分区。在划片之前,经由连接元件175将图21中示出的两个载体元件173、174连接到要制成的相邻器件的载体元件。
引线框170(并且因此还有随后产生的载体160)可以具有例如在150 μm至300 μm的范围内的厚度。也可设想例如在50 μm至500 μm的范围内的厚度。
不是铜,而是也可以考虑其他引线框材料。它们包括例如铜合金、铁和铁合金以及铝合金。关于后面提到的配置,例如可设想包括镍的合金,其结果是引线框170可以具有小的热膨胀系数。诸如例如CuMo或CuW的烧结复合材料也是可能的。
在结构化初始层之后,可以进一步考虑例如借助于电镀或者借助于某些其他工艺、诸如例如溅射工艺或者无电化学沉积至少在正面171的区域中给引线框170装备涂层(未图示出)。涂层可以用于例如提供高反射率。举例来说,包括Ag层和下面的Ni阻挡层的层堆叠是适当的。反射涂层使得可能在器件151的操作期间带来在引线框170或者载体元件173、174的方向上发射的辐射的有效反射。
其后,在金属引线框170周围使成型复合物190成型,使得提供图16中所示的板形载体160。成型复合物190用于封闭在引线框170的载体元件173、174和连接结构175之间的空隙。为了在引线框170周围成型,可以借助于适当的工具执行转移成型工艺。周围成型工艺被执行为使得:引线框170的正面171终止于与成型复合物190的正面齐平,并且引线框170的背面172终止于与成型复合物190的背面齐平。因此,周围成型工艺还可以被称为平模成型(flat molding)。因此,载体160包括平坦的正面161和平坦的背面162,此二者均由引线框170和成型复合物190构造。由于在引线框170的结构化期间从正面和背面刻蚀不同的结构,所以成型复合物190到引线框170的啮合以及因而可靠的固定是可能的。
成型复合物190可以包括基材和包含在基材中的颗粒填料(未图示出),例如由无定形SiO2(熔融硅石)和/或AlO2组成的颗粒。基材可以是例如环氧树脂、丙烯酸酯或硅树脂。在其中使用具有低辐射功率的半导体芯片130的情况下可以使用首先提及的两种材料。在半导体芯片130具有高辐射功率的情况下,可能使用硅树脂,该硅树脂相对于短波光辐射是热稳定的并且是辐射稳定的。由于填料,成型复合物190可以具有适于引线框170的膨胀系数的小的热膨胀系数。填料颗粒具有不同的颗粒大小或者颗粒大小的分布,使得可实现最大可能的封装密度。
成型复合物190此外还可以包括例如由TiO2和/或AlO2组成的反射颗粒(未图示出)。结果,成型复合物190可以具有白色,并且可能高度可靠地避免在光电子器件151的操作期间在背面上发射辐射并且避免相关联的光损耗。
其后或者在使成型复合物190固化之后,如图17中所示,辐射发射光电子半导体芯片130被布置在载体160的正面161上。针对要制成的每个器件151提供相应的半导体芯片130。在该情况下,半导体芯片130分别被布置在器件151的两个载体元件173、174上,使得相关的半导体芯片130也位于存在于其间的成型复合物190上。可以借助于例如粘合接合将半导体芯片130安装在载体160上。以这种方式,芯片130可以经由粘合层(未示出)被连接到载体160。为了实现器件151的高可靠性,使用具有高的热导率的光稳定或辐射稳定的粘合剂。
半导体芯片130可以是LED芯片,这些LED芯片可以被实现为具有上述构造的蓝宝石体积发射器的形式。半导体芯片130包括两个正面接触部131、132。半导体芯片130可以包括在面向载体160的背面处的镜层(例如DBR反射器)(未示出),其结果是可以避免在背面上发射辐射。结果,可能显著减少在光电子器件151的操作期间位于载体元件173、174之间的成型复合物190的照射。
给定引线框170的相对应的配置,光电子半导体芯片130可以彼此隔开小距离地被布置在载体160上。因此可能实现具有高封装密度的器件复合件。
进一步有利的是,不同形式的载体元件173、174和不同的芯片装置仅需要引线框170的相对应配置。只要要产生的载体160的外部尺寸保持相同,在引线框170周围使成型复合物190成型的上述工艺就可以分别使用同一工具来执行。载体160的外部尺寸可以是例如125 mm×70 mm。
在安装光电子半导体芯片130之后,如图18中所示,执行形成或布置接合线139,用于对半导体芯片130进行电接线。在每个半导体芯片130中都使用两个接合线139,使得正面接触部131被连接到载体元件173并且正面接触部132被连接到载体元件174。接合线139分别相对于半导体芯片130横向地被连接到载体元件173、174。
其后,如图19中所示,在载体160的正面161上形成在正面处平坦的连续的转换层140,并且转换层140包围半导体芯片130和接合线139。由于载体160包括连续的或封闭的形式,所以不会发生利用转换层140的材料对载体160进行背面污染。
与在上文关于图1至7中的方法解释的那些特征和性质相同的特征和性质可以应用于用于辐射或体积转换的包封转换层140。转换层140包括诸如例如硅树脂的辐射透射基材、带来辐射转换的磷光体颗粒和填料颗粒(未图示出)。
借助于填料,转换层140可以具有增加的热导率,其结果是磷光体颗粒的可靠冷却和器件151的高效操作模式是可能的。另外的可能优点是转换层140的小的热膨胀系数和高的稳健性和刚性,其结果是器件损害的风险可以是低的。
如果转换层140被高度填充,即包括高比例的填料,并且存在具有混合粒度的填料颗粒,则这些优点可以是明显突出的。在该情况下,填料颗粒可以包括例如转换层140的超过60%的重量比例。可以借助于压缩成型工艺形成这样的转换层140。在该情况下使用适当的工具。替选地,可以执行成本有效的灌封工艺。在该情况下,预先在载体160上形成框架。在灌封期间,例如通过使用针计量单元填充被框架包围的区域。然而,在灌封工艺中仅可以使用包括例如小于60%的小重量比例的填料的材料。对于更多细节,请参照以上描述。
如图20中所示,随后在分离线200处切断在形成或固化转换层140之后存在的器件复合件。以这种方式构造经划片的光电子器件151。转换层140、引线框170的连接元件175和成型复合物190的切断在划片期间执行。
切断可以通过多种方式执行。举例来说,通过研磨进行的锯切或分离、水射流分离或激光分离是可能的。再者,也可能使用两阶段式工艺,其中例如切割(使用刀片,不适合于切断引线框170的材料)与不同的工艺、诸如例如锯切相组合。
经划片的光电子器件151是紧凑构造的单芯片器件,其分别包括两个载体元件173、174、位于两个载体元件173、174上的一个半导体芯片130、两个接合线139以及包围芯片130和接合线139的转换层分区140。在背面上暴露的载体元件173、174用作连接焊盘(接合焊盘),使得可以借助于回流焊接将器件151布置在电路板(未示出)上。
经由载体元件173、174和接合线139,可以将用于生成辐射的电能馈送到器件151的半导体芯片130。半导体芯片130生成的辐射可以借助于相关联的转换层分区140被至少部分地转换。举例来说,可以规定半导体芯片130被配置用于生成蓝色光辐射或紫外光辐射,并且器件101由于辐射转换而发射白色光辐射。
在每个光电子器件151中,可以经由其发射器件151的辐射的转换层分区140构造器件101的外表面的主要部分。后者包括器件151的正面141和外周横向表面143的主要部分。如图21中所示,器件151被形成为具有在平面视图中为矩形的轮廓。在该情况下,横向表面143可以包括成直角彼此邻接的四个侧壁。
在器件151中,转换层分区140也被布置在相关联的半导体芯片130周围,使得在每个芯片的面处、即在芯片130的正面和外周二者处的转换层分区140的厚度相对应或者具有大致相同的量值。在这个方面,图20借助于双头箭头201指示了在正面处的材料厚度,并且借助于双头箭头202指示了在芯片130的外周处的材料厚度。相对应的材料厚度201、202使得可能实现在器件151的操作期间的跨越不同发射角度的高度颜色均匀性。
材料厚度201、202可以是例如250 μm。然而,也可设想在100 μm到500 μm之间的厚度。层厚度的选择可以与不同的边界条件有关。较薄的层厚度可与较低效的辐射转换相关联。再者,设定转换层140的均匀层厚度可是更困难的。较大的层厚度可导致磷光体颗粒的较差的冷却。
给定横向芯片大小为500 μm×1000 μm并且转换层140的外周层厚度为250 μm,则光电子器件151可以具有例如1 mm×1.5 mm的横向器件大小。
下文描述了参照图15至21解释的该方法的可能的变型和修改。在下文中将不再详细描述相对应的特征和方面以及相同的和相同作用的器件零件。相反,对于在这方面的细节,参照以上描述。此外,可能组合下文描述的两个或更多个实施例的特征。
在一个可能的方法变型中,上文所描述的对金属初始层的正面和背面刻蚀以便提供引线框170被执行为使得:在载体元件173、174的外周边缘的区域中,分别地在正面刻蚀区域183和背面刻蚀区域184中交替地执行刻蚀。为了图示该方面,图22示出了以这种方式形成的光电子器件152的两个载体元件173、174的示意性平面视图图示。如在先前描述的配置的情况中那样,连接结构175通过背面刻蚀形成,使得背面刻蚀区域184存在于这些位置。此外,在载体元件173、174的边缘处,提供另外的背面刻蚀区域184,并且还额外地提供正面刻蚀区域183。在载体元件173、174的边缘处交替地在外周上存在不同的半刻蚀或刻蚀区域183、184。
为了更好的图解说明,图23、24示出了载体元件173、174中的一个载体元件的不同的透视图。由于刻蚀区域183、184,载体元件173、174包括相对应的边缘凹陷部182。该配置使得可能实现在引线框170上或者在其载体元件173、174上的成型复合物190的改进的啮合以及因而可靠的锚定。
另一可能的修改在于形成包括多个半导体芯片130的多芯片器件(未图示出),而不是单芯片器件。半导体芯片130可以例如串联地或者并联地电连接。对于这样的器件,利用引线框170的相对应地适配的配置、半导体芯片130的布置、连通或接线以及划片,执行该方法。还可能制成其半导体芯片130没有彼此电连接的器件。以相同的方式,可以实现诸如例如ESD保护二极管的其他电子器件零件的集成(未图示出)。其中半导体芯片130仅被布置在引线框170的一个载体元件上的器件配置此外是可能的(未图示出)。关于这样的配置,例如,可能实现具有与图11至13可比较的平面视图图示的器件,其中在载体元件的边缘处额外存在被切断的连接元件175。
此外,不是半导体芯片130,而是也可能使用其他半导体芯片,诸如例如包括两个背面接触部的倒装芯片(未图示出)。通过使用这样的半导体芯片,背面接触部可以分别经由导电连接层被连接到引线框170或者载体元件173、174。以这种方式,可能实现例如具有与图21可比较的构造的器件(在相关联的倒装芯片的情况下没有接合线139)。此外,可能使用包括正面接触部和背面接触部的表面发射器或薄膜发射器芯片。结果,可能实现例如具有与图14可比较的构造的器件,所述器件附加地具有在载体元件的边缘处的被切断的连接元件175。
参照附图解释的实施例构造本发明的优选的或示例性的实施例。除了所描述的和所描绘的实施例之外,可设想另外的实施例,这些另外的实施例可以包括特征的另外的修改和/或组合。例如,可能使用其他材料,而不是上文指示的材料。再者,可以执行其他工艺,而不是上文指示的工艺。此外,对于半导体芯片和/或器件,可以考虑具有其他颜色或谱范围的光辐射,而不是上述颜色的光辐射。
尽管借助于优选的示例性实施例已更具体地图解说明和描述了本发明,但是本发明并不限于所公开的实例,而且本领域技术人员在不偏离本发明的保护范围的情况下可以得到其他的变型。
附图标记列表
101,102 器件
103,104 器件
105,106 器件
107 器件
110 载体
111 正面
112 背面
113,114 载体元件
115,116 中间区域
120 反射复合物
130 半导体芯片
131,132 接触部
139 接合线
140 转换层
141 正面
143 横向表面
151,152 器件
160 载体
161 正面
162 背面
170 引线框
171 正面
172 背面
173,174 载体元件
175 连接元件
181,182 凹陷部
183.184 刻蚀区域
190 成型复合物
200 分离线
201,202 材料厚度
210 凹陷部
211,212 部分区域
220 保护二极管
230 半导体芯片

Claims (17)

1.一种用于制造光电子器件的方法,其包括如下方法步骤:
提供载体(110);
将光电子半导体芯片(130,230)布置在载体(110)上;
在载体(110)上形成用于辐射转换的转换层(140),其中光电子半导体芯片(130)被转换层(140)围绕;以及
执行用于形成分离的光电子器件的划片工艺,其中至少转换层(140)被切断;
其中,所提供的载体是如下金属载体(110):在形成转换层(140)之后和在执行划片工艺之前,所述金属载体(110)被结构化成分离的金属载体元件(113,114),
并且其中执行所述划片工艺,使得所述分离的光电子器件每个都包括多个分离的金属载体元件(113,114)。
2.根据权利要求1所述的方法,其中,将载体(110)结构化包括执行刻蚀工艺。
3.根据权利要求1所述的方法,其中,在将载体(110)结构化之后,反射复合物(120)被布置在分离的载体元件(113,114)之间的中间区域(115,116)中。
4.根据权利要求1所述的方法,其中,所提供的载体(110)包括凹陷部(210),以及其中,在载体(110)上形成转换层(140)期间,转换层(140)被布置在凹陷部(210)中。
5.根据权利要求4所述的方法,其中,所提供的载体(110)的凹陷部(210)通过载体(110)从载体(110)的正面(111)延伸到载体(110)的背面(112)。
6.根据权利要求4所述的方法,其中,所提供的载体(110)的凹陷部(210)包括以阶梯方式变宽的形状。
7.根据权利要求4所述的方法,其中,所提供的载体(110)的凹陷部(210)通过载体(110)从载体(110)的正面(111)延伸到载体(110)的背面(112),
其中凹陷部(210)包括在载体(110)的背面(112)的方向上以阶梯方式变宽的形状,
并且其中凹陷部(210)包括具有不同的横向尺寸的两个部分区域(211,212)。
8.根据权利要求4所述的方法,其中,执行将载体(110)结构化成分离的载体元件(113,114),使得凹陷部(210)或者凹陷部(210)的部分区域布置在分离的载体元件(113、114)的边缘处。
9.根据权利要求4所述的方法,其中,所提供的载体(110)是经结构化的板形载体(110)。
10.根据权利要求1所述的方法,其中,形成转换层(140)包括执行灌封工艺或成型工艺。
11.根据权利要求1所述的方法,其中,转换层(140)包括辐射透射基材、磷光体颗粒和填料。
12.根据权利要求1所述的方法,其中,光电子半导体芯片(130)是体积发射器。
13.根据权利要求1所述的方法,其中,转换层(140)邻接光电子半导体芯片(130)的正面和外周。
14.一种通过执行根据前述权利要求中任一项所述的方法所制造的光电子器件,其中所述光电子器件包括多个分离的金属载体元件(113,114)、转换层(140)的分区和光电子半导体芯片(130),并且其中所述光电子半导体芯片(130)被所述转换层(140)的分区包围。
15.根据权利要求14所述的光电子器件,其中,所述转换层(140)的分区构造光电子器件的正面(141)以及外周横向表面(143)的部分。
16.根据权利要求14所述的光电子器件,其中,所述光电子半导体芯片(130)被所述转换层(140)的分区围绕来使得:所述转换层(140)的分区邻接所述光电子半导体芯片(130)的正面和外周。
17.根据权利要求14所述的光电子器件,其中,所述光电子半导体芯片(130)被所述转换层(140)的分区围绕来使得:所述转换层(140)的分区的相对应的材料厚度(201,202)分别存在于所述光电子半导体芯片(130)的正面处和外周处。
CN201580011506.5A 2014-03-04 2015-03-03 光电子器件的制造 Active CN106030832B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014102810.4 2014-03-04
DE102014102810.4A DE102014102810A1 (de) 2014-03-04 2014-03-04 Herstellung optoelektronischer Bauelemente
PCT/EP2015/054371 WO2015132238A1 (de) 2014-03-04 2015-03-03 Herstellung optoelektronischer bauelemente

Publications (2)

Publication Number Publication Date
CN106030832A CN106030832A (zh) 2016-10-12
CN106030832B true CN106030832B (zh) 2019-08-30

Family

ID=52629560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580011506.5A Active CN106030832B (zh) 2014-03-04 2015-03-03 光电子器件的制造

Country Status (5)

Country Link
US (1) US10847686B2 (zh)
JP (1) JP6336105B2 (zh)
CN (1) CN106030832B (zh)
DE (2) DE102014102810A1 (zh)
WO (1) WO2015132238A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9717146B2 (en) * 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same
DE202015105428U1 (de) * 2015-04-29 2016-08-01 Tridonic Jennersdorf Gmbh LED Modul mit verbesserter Wärmeabfuhr
DE102015109877A1 (de) * 2015-06-19 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102016101526A1 (de) * 2016-01-28 2017-08-03 Osram Opto Semiconductors Gmbh Herstellung eines Multichip-Bauelements
DE102017107834A1 (de) * 2017-04-11 2018-10-11 Osram Opto Semiconductors Gmbh Strahlungsemittierendes bauelement
WO2018202280A1 (en) * 2017-05-02 2018-11-08 Osram Opto Semiconductors Gmbh Production of a chip module
KR102641336B1 (ko) 2017-09-05 2024-02-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
WO2019048054A1 (en) * 2017-09-08 2019-03-14 Osram Opto Semiconductors Gmbh LIGHT EMITTING COMPONENT AND METHOD FOR PRODUCING LIGHT EMITTING COMPONENT
DE102017128457A1 (de) * 2017-11-30 2019-06-06 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer bauelemente
US10896869B2 (en) * 2018-01-12 2021-01-19 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing a semiconductor device
CN111668357A (zh) * 2019-03-06 2020-09-15 隆达电子股份有限公司 封装体
CN109904285B (zh) * 2019-03-11 2022-04-05 合肥彩虹蓝光科技有限公司 一种发光二极管芯片及其制造方法
DE102019121449A1 (de) * 2019-08-08 2021-02-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil
DE102019218501A1 (de) * 2019-11-28 2021-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauteil für ein display und verfahren zur herstellung eines bauteils
US11611170B2 (en) 2021-03-23 2023-03-21 Amkor Technology Singapore Holding Pte. Ltd Semiconductor devices having exposed clip top sides and methods of manufacturing semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997074A (zh) * 2010-07-30 2011-03-30 晶科电子(广州)有限公司 一种基于硅基板的led表面贴片式封装结构及其封装方法
CN102163659A (zh) * 2010-02-12 2011-08-24 精材科技股份有限公司 发光二极管封装、高反射型硅次基板及其制造方法
CN103190008A (zh) * 2010-11-02 2013-07-03 大日本印刷株式会社 Led元件搭载用引线框、附有树脂引线框、半导体装置的制造方法及半导体元件搭载用引线框

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10008203B4 (de) * 2000-02-23 2008-02-07 Vishay Semiconductor Gmbh Verfahren zum Herstellen elektronischer Halbleiterbauelemente
JP3650001B2 (ja) * 2000-07-05 2005-05-18 三洋電機株式会社 半導体装置およびその製造方法
JP4789350B2 (ja) * 2001-06-11 2011-10-12 シチズン電子株式会社 発光ダイオードの製造方法
JP2005079329A (ja) 2003-08-29 2005-03-24 Stanley Electric Co Ltd 表面実装型発光ダイオード
TW200637033A (en) 2004-11-22 2006-10-16 Matsushita Electric Ind Co Ltd Light-emitting device, light-emitting module, display unit, lighting unit and method for manufacturing light-emitting device
DE102005041064B4 (de) 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP2008120850A (ja) * 2006-11-08 2008-05-29 Sekisui Chem Co Ltd 光半導体用熱硬化性組成物、光半導体素子用ダイボンド材、光半導体素子用アンダーフィル材、光半導体素子用封止剤及び光半導体装置
US7964888B2 (en) * 2007-04-18 2011-06-21 Cree, Inc. Semiconductor light emitting device packages and methods
WO2009075753A2 (en) 2007-12-06 2009-06-18 Paul Panaccione Chip-scale packaged light-emitting devices
DE102008024704A1 (de) * 2008-04-17 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
JP5304314B2 (ja) 2008-11-07 2013-10-02 凸版印刷株式会社 Led発光素子用リードフレーム及びその製造方法及びそれを用いたled発光素子
TWI471995B (zh) * 2008-11-07 2015-02-01 Toppan Printing Co Ltd 導線架及其製造方法、以及使用該導線架之半導體發光裝置
US8044420B2 (en) * 2009-01-15 2011-10-25 Advanced Semiconductor Engineering, Inc. Light emitting diode package structure
JP5468349B2 (ja) * 2009-10-22 2014-04-09 シチズンホールディングス株式会社 Led光源装置の製造方法
WO2011092871A1 (ja) 2010-01-29 2011-08-04 株式会社 東芝 Ledパッケージ及びその製造方法
JP2011253882A (ja) * 2010-06-01 2011-12-15 Toshiba Corp 発光装置及びその製造方法
DE102010027313A1 (de) * 2010-07-16 2012-01-19 Osram Opto Semiconductors Gmbh Trägervorrichtung für einen Halbleiterchip, elektronisches Bauelement mit einer Trägervorrichtung und optoelektronisches Bauelement mit einer Trägervorrichtung
JP5508244B2 (ja) * 2010-11-15 2014-05-28 シチズンホールディングス株式会社 半導体発光装置の製造方法
JP2011077048A (ja) * 2010-11-26 2011-04-14 Sanyo Electric Co Ltd 照明装置
JP2012142426A (ja) 2010-12-28 2012-07-26 Toshiba Corp Ledパッケージ及びその製造方法
JP2012253234A (ja) * 2011-06-03 2012-12-20 Toppan Printing Co Ltd Led素子用リードフレーム基板および発光素子
JP6015004B2 (ja) * 2012-01-05 2016-10-26 日亜化学工業株式会社 発光装置及び発光装置の製造方法
JP5970835B2 (ja) * 2012-02-02 2016-08-17 大日本印刷株式会社 リードフレーム部材、樹脂付リードフレーム部材および半導体装置
CN103367619B (zh) 2012-03-30 2015-12-02 光宝电子(广州)有限公司 金属支架结构及发光二极管结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163659A (zh) * 2010-02-12 2011-08-24 精材科技股份有限公司 发光二极管封装、高反射型硅次基板及其制造方法
CN101997074A (zh) * 2010-07-30 2011-03-30 晶科电子(广州)有限公司 一种基于硅基板的led表面贴片式封装结构及其封装方法
CN103190008A (zh) * 2010-11-02 2013-07-03 大日本印刷株式会社 Led元件搭载用引线框、附有树脂引线框、半导体装置的制造方法及半导体元件搭载用引线框

Also Published As

Publication number Publication date
US20170077361A1 (en) 2017-03-16
JP2017509155A (ja) 2017-03-30
JP6336105B2 (ja) 2018-06-06
CN106030832A (zh) 2016-10-12
DE102014102810A1 (de) 2015-09-10
DE112015001114B4 (de) 2021-11-25
US10847686B2 (en) 2020-11-24
DE112015001114A5 (de) 2016-12-01
WO2015132238A1 (de) 2015-09-11

Similar Documents

Publication Publication Date Title
CN106030832B (zh) 光电子器件的制造
KR102100253B1 (ko) 다수의 광전자 반도체 소자의 제조 방법
KR102032392B1 (ko) 칩 스케일 led 패키지를 형성하는 몰딩 렌즈 및 그의 제조 방법
CN103003966B (zh) 具有波长变换层的发光二级管芯片及其制造方法,以及包括其的封装件及其制造方法
TWI379439B (en) Method of manufacturing a plurality of optoelectronic components and optoelectronic component
US8878205B2 (en) Light emitting diode wafer-level package with self-aligning features
US11784062B2 (en) Production of optoelectronic components
US9041020B2 (en) Electrolytically coated optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
TWI590495B (zh) 藉由透明分隔物與發光二極體隔開之磷光體
WO2007102534A1 (ja) チップ型半導体発光素子
TWI489654B (zh) LED module manufacturing method and LED module
CN105308765A (zh) 具有通过焊膏粘结的发光二极管的发光二极管模块以及发光二极管
KR20150022868A (ko) 광전자 모듈, 그리고 광전자 모듈의 제어 방법
US20150091042A1 (en) Light emitting diode chip and light emitting device having the same
CN106856220B (zh) 晶元级封装的倒装led器件及其分割单元和制作方法
EP2312657A1 (en) Light emitting diode device, light emitting apparatus and method of manufacturing light emitting diode device
KR101426433B1 (ko) 반도체 발광소자를 제조하는 방법
TWI508334B (zh) 發光半導體元件及其製作方法
JP2017501578A (ja) Led蛍光体パッケージ用の反射性はんだマスク層
US9935250B2 (en) Optoelectronic component and method of production thereof
CN105393374B (zh) 具有光学元件并且没有衬底载体的pc led
KR102116749B1 (ko) 반사기를 구비한 소자 및 소자들을 제조하기 위한 방법
CN102687295A (zh) 通过转换元件接触光电半导体构件和相应的光电半导体构件
EP2930749B1 (en) Light-emitting device and method of producing the same
KR101733043B1 (ko) 반도체 발광소자 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant