KR20150063524A

KR20150063524A - 전자 부품용 금속 재료 및 그 제조 방법

Info

Publication number: KR20150063524A
Application number: KR1020157011264A
Authority: KR
Inventors: 요시타카 시부야; 가즈히코 후카마치; 아츠시 고다마
Original assignee: 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Priority date: 2012-10-04
Filing date: 2012-10-31
Publication date: 2015-06-09
Also published as: WO2014054190A1; US20150255906A1; EP3421643A1; KR102095624B1; CN104685102B; US9979110B2; EP2905357A1; CN104685102A; TW201414601A; TWI488733B; KR20170071614A; EP2905357A4

Abstract

저삽입 발출성, 저위스커성 및 고내구성을 갖는 전자 부품용 금속 재료 및 그 제조 방법을 제공한다. 기재 (11) 와, 기재 (11) 의 최표층을 구성하고, Sn, In, 또는 그들의 합금으로 형성된 A 층 (14) 과, 기재 (11) 와 A 층 (14) 사이에 형성되어 중층을 구성하고, Ag, Au, Pt, Pd, Ru, Rh, Os, Ir, 또는 그들의 합금으로 형성된 B 층 (13) 을 구비하고, 최표층 (A 층) (14) 의 두께가 0.2 ㎛ 보다 두껍고, 중층 (B 층) (13) 의 두께가 0.001 ㎛ 이상인 전자 부품용 금속 재료 (10).

Description

전자 부품용 금속 재료 및 그 제조 방법{METAL MATERIAL FOR USE IN ELECTRONIC COMPONENT, AND METHOD FOR PRODUCING SAME}

본 발명은, 전자 부품용 금속 재료 및 그 제조 방법에 관한 것이다.

민생용 및 차재용 전자 기기용 접속 부품인 커넥터에는, 황동이나 인청동의 표면에 Ni 나 Cu 의 하지 도금을 실시하고, 추가로 그 위에 Sn 또는 Sn 합금 도금을 실시한 재료가 사용되고 있다. Sn 또는 Sn 합금 도금은, 일반적으로 저접촉 저항 및 고땜납 젖음성이라는 특성이 요구되고, 또한 최근 도금재를 프레스 가공으로 성형한 수컷 단자 및 암컷 단자 감합시의 삽입력의 저감화도 요구되고 있다. 또, 제조 공정에서 도금 표면에 단락 등의 문제를 일으키는 침상 결정인 위스커가 발생하는 경우가 있어, 이 위스커를 양호하게 억제할 필요도 있다.

이에 대해, 특허문헌 1 에는, 표면으로부터 두께 0.05 ㎛ 이상의 표층이 Ni, Co 또는 이들 합금으로 이루어지는 기재 상에, Ag 또는 Ag 합금을 부분 피복하고, 노출되는 기재 표면과 부분 피복한 Ag 또는 Ag 합금층 상에, In, Zn, Sn, Pd 또는 이들 합금을 0.01 ∼ 1.0 ㎛ 의 두께로 피복한 은 피복 전기 재료가 개시되어 있다. 그리고 이에 의하면, 전기 재료로서의 우수한 납땜성이나 기계적 전기 접속에 있어서의 접속성을 장기에 걸쳐 유지할 수 있다고 기재되어 있다.

또, 특허문헌 2 에는, Cu 또는 Cu 합금 기재 표면에 Ni, Co 또는 이들을 함유하는 합금의 제 1 피복층을 형성하고, 그 표면에 Ag 또는 Ag 합금의 제 2 피복층을 형성하고, 추가로 그 표면에 Sn 또는 Sn 합금의 피복층을 형성하여 이루어지는 Sn 또는 Sn 합금 피복 재료가 개시되어 있다. 그리고 이에 의하면, 고온에 있어서의 사용에 관계없이, 표면의 산화 변색이 없고 접촉 저항의 증가가 적어, 장기간에 걸쳐 외관 및 접촉 특성이 양호한 Sn 또는 Sn 합금 피복 재료를 제공할 수 있다고 기재되어 있다.

또, 특허문헌 3 에는, Cu 또는 Cu 합금 기재 표면에 Ni, Co 또는 이들을 함유하는 합금의 제 1 피복층을 형성하고, 그 표면에 Ag 또는 Ag 합금의 제 2 피복층을 형성하고, 추가로 그 표면에 Sn 또는 Sn 합금의 용융 응고 피복층을 형성하여 이루어지는 Sn 또는 Sn 합금 피복 재료가 개시되어 있다. 그리고 이에 의하면, 고온에서의 사용에 관계없이, 표면의 산화 변색이 없고 접촉 저항의 증가가 적어, 장기화에 걸쳐 외관 및 접촉 특성이 양호한 Sn 또는 Sn 합금 피복 재료를 제공할 수 있다고 기재되어 있다.

또, 특허문헌 4 에는, 도전성의 대조체 (帶條體) 의 편면에 Ag 층 또는 Ag 합금층이 피복되고, 타면에 Sn 층 또는 Sn 합금층이 피복되어 있는 전기 접점용 재료가 개시되어 있다. 그리고 이에 의하면, 황화 환경 등에 노출되어도 납땜성의 열화가 적은 전기 접점용 재료 또는 전기 접점 부품을 제공할 수 있다고 기재되어 있다.

또, 특허문헌 5 에는, (a) 은, 팔라듐, 백금, 비스무트, 인듐, 니켈, 아연, 티탄, 지르코늄, 알루미늄, 크롬, 안티몬으로 이루어지는 군에서 선택된 하지용 금속 박막 중 어느 것을 피도금물 상에 형성한 후, (b) 상기 하지용 금속 박막 상에 주석 또는 주석 합금의 도금 피막을 형성하는 것을 특징으로 하는 전처리에 의한 주석 위스커의 방지 방법이 개시되어 있다. 그리고 이에 의하면, 동계 소지를 비롯한 피도금물의 표면 상에 납땜성 등을 양호하게 확보하기 위해서 형성하는 주석계 피막에 있어서, 간편한 조작으로 주석 위스커를 유효하게 방지할 수 있다고 기재되어 있다.

또, 특허문헌 6 에는, 도금용 기체의 표면에 은 도금층을 형성하고, 추가로 그 은 도금층의 표면에 두께 0.001 ∼ 0.1 ㎛ 의 주석 또는 인듐 또는 아연의 도금층을 형성하여 이루어지는 은 도금 구조체를 열처리하여 얻어지는 도금 구조가 개시되어 있다. 그리고 이에 의하면, 내열성이 우수하고, 또한 은의 황화에 의한 반사율 저하가 적은 발광 소자 수납용 지지체, 및 황화에 의해 잘 변색되지 않아, 은 본래의 광택을 갖고, 접촉 저항이 작은 전기 부품용 피복 방법을 제공할 수 있다고 기재되어 있다.

일본 공개특허공보 소61-124597호 일본 공개특허공보 평1-306574호 일본 공개특허공보 평2-301573호 일본 공개특허공보 평9-78287호 일본 공개특허공보 2003-129278호 일본 공개특허공보 2011-122234호

그러나, 특허문헌 1 에 기재된 기술에서는, Sn 이 극박으로 형성되어 있는 영역에서의 접촉 저항이 커진다는 문제가 있다.

또, 특허문헌 2 ∼ 5 에 기재된 기술에서는, 땜납 젖음성 또는 접촉 특성은 양호하지만, 삽입 발출성이나 위스커의 억제에 관해서 만족할 수 있는 것이라고는 할 수 없다.

또, 특허문헌 6 에 기재된 기술에서는, 접촉 저항은 개선되고 있지만, 땜납 젖음성에 관해서 만족할 수 있는 것이라고는 할 수 없다.

이와 같이, 종래의 Sn/Ag/Ni 하지 도금 구조를 갖는 전자 부품용 금속 재료에는 삽입 발출성이나 위스커에 문제가 있으며, 삽입 발출성이나 위스커에 문제가 없는 사양으로 해도, 내구성 (내열성, 내가스 부식성, 고땜납 젖음성) 에 대해서도 만족할 수 있는 사양으로 하는 것은 곤란하고, 명확하게 되어 있지 않았었다.

본 발명은 상기의 과제를 해결하기 위하여 이루어진 것으로, 저삽입 발출성 (저삽입 발출성이란, 수컷 단자와 암컷 단자를 감합시켰을 때에 발생하는 삽입력이 낮은 것을 나타낸다), 저위스커성 및 고내구성을 갖는 전자 부품용 금속 재료 및 그 제조 방법을 제공하는 것을 과제로 한다.

본 발명자들은 예의 검토한 결과, 기재 상에 중층과 최표층을 순서대로 형성하고, 중층 및 최표층을 소정의 금속을 사용하고, 또한 소정의 두께 또는 부착량으로 형성함으로써, 저삽입 발출성, 저위스커성 및 고내구성 모두 구비한 전자 부품용 금속 재료를 제조할 수 있는 것을 알아내었다.

이상의 지견을 기초로 하여 완성한 본 발명은 1 측면에 있어서, 기재와, 상기 기재의 최표층을 구성하고, Sn, In, 또는 그들의 합금으로 형성된 A 층과, 상기 기재와 A 층 사이에 형성되어 중층을 구성하고, Ag, Au, Pt, Pd, Ru, Rh, Os, Ir, 또는 그들의 합금으로 형성된 B 층을 구비하고, 상기 최표층 (A 층) 의 두께가 0.2 ㎛ 보다 두껍고, 상기 중층 (B 층) 의 두께가 0.001 ㎛ 이상인 저위스커성 및 고내구성을 갖는 전자 부품용 금속 재료이다.

본 발명은 다른 1 측면에 있어서, 기재와, 상기 기재의 최표층을 구성하고, Sn, In, 또는 그들의 합금으로 형성된 A 층과, 상기 기재와 A 층 사이에 형성되어 중층을 구성하고, Ag, Au, Pt, Pd, Ru, Rh, Os, Ir, 또는 그들의 합금으로 형성된 B 층을 구비하고, 상기 최표층 (A 층) 의 Sn, In 의 부착량이 150 ㎍/㎠ 보다 많고, 상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os, Ir 의 부착량이 1 ㎍/㎠ 이상인 저위스커성 및 고내구성을 갖는 전자 부품용 금속 재료이다.

본 발명의 전자 부품용 금속 재료는 일 실시예에 있어서, 상기 최표층 (A 층) 의 합금 조성이 Sn, In, 또는 Sn 과 In 의 합계로 50 질량％ 이상이고, 나머지 합금 성분이 Ag, As, Au, Bi, Cd, Co, Cr, Cu, Fe, Mn, Mo, Ni, Pb, Sb, W, Zn 으로 이루어지는 군에서 선택되는 1 종, 혹은 2 종 이상의 금속으로 이루어진다.

본 발명의 전자 부품용 금속 재료는 다른 일 실시예에 있어서, 상기 중층 (B 층) 의 합금 조성이 Ag, Au, Pt, Pd, Ru, Rh, Os, Ir, 또는 Ag 와 Au 와 Pt 와 Pd 와 Ru 와 Rh 와 Os 와 Ir 의 합계로 50 질량％ 이상이고, 나머지 합금 성분이 Bi, Cd, Co, Cu, Fe, In, Mn, Mo, Ni, Pb, Sb, Se, Sn, W, Tl, Zn 으로 이루어지는 군에서 선택되는 1 종, 혹은 2 종 이상의 금속으로 이루어진다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 최표층 (A 층) 의 표면의 산술 평균 높이 (Ra) 가 0.1 ㎛ 이하이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 최표층 (A 층) 의 표면의 최대 높이 (Rz) 가 1 ㎛ 이하이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 최표층 (A 층) 의 표면의 반사 농도가 0.3 이상이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, XPS (X 선 광전자 분광) 로 Depth 분석을 실시했을 때, 상기 최표층 (A 층) 의 Sn 또는 In 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₁), 상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₂) 가 최표면으로부터 D₁, D₂ 의 순서로 존재한다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, XPS (X 선 광전자 분광) 로 Depth 분석을 실시했을 때, 상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치가 10 at％ 이상이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 기재와 B 층 사이에 형성되어 하층을 구성하고, Ni, Cr, Mn, Fe, Co, Cu 로 이루어지는 군에서 선택된 1 종, 혹은 2 종 이상으로 형성된 C 층을 추가로 구비한다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 하층 (C 층) 의 합금의 조성이 Ni, Cr, Mn, Fe, Co, Cu 의 합계로 50 질량％ 이상이고, 또한 B, P, Sn, Zn 으로 이루어지는 군에서 선택된 1 종, 혹은 2 종 이상을 함유한다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, XPS (X 선 광전자 분광) 로 Depth 분석을 실시했을 때, 상기 최표층 (A 층) 의 Sn 또는 In 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₁), 상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₂), 상기 하층 (C 층) 의 Ni, Cr, Mn, Fe, Co 또는 Cu 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₃) 가 최표면으로부터 D₁, D₂, D₃ 의 순서로 존재한다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, XPS (X 선 광전자 분광) 로 Depth 분석을 실시했을 때, 상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치가 10 at％ 이상이고, 상기 하층 (C 층) 의 Ni, Cr, Mn, Fe, Co 또는 Cu 의 원자 농도 (at％) 가 25 ％ 이상인 깊이가 50 ㎚ 이상이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 하층 (C 층) 의 두께가 0.05 ㎛ 이상이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 하층 (C 층) 의 Ni, Cr, Mn, Fe, Co, Cu 의 부착량이 0.03 ㎎/㎠ 이상이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 최표층 (A 층) 의 두께가 0.2 ㎛ 초과 또한 0.6 ㎛ 미만이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 최표층 (A 층) 의 Sn, In 의 부착량이 150 ㎍/㎠ 초과 또한 450 ㎍/㎠ 미만이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 중층 (B 층) 의 두께가 0.005 ∼ 0.1 ㎛ 이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os, Ir 의 부착량이 4 ∼ 120 ㎍/㎠ 이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 하층 (C 층) 의 표면의 비커스 경도가 Hv300 이상이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 하층 (C 층) 의 표면의 비커스 경도와 두께가 하기 식 :

비커스 경도 (Hv) ≥ -376.22 Ln (두께 ㎛) + 86.411

을 만족한다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 초미소 경도 시험기에 의해, 상기 하층 (C 층) 의 표면에 하중 980.7 mN, 하중 유지 시간 15 초에서 타근 (打根) 을 쏘아 측정하여 얻어진 경도인 상기 하층 (C 층) 의 표면의 압입 경도가 2500 ㎫ 이상이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 초미소 경도 시험기에 의해, 상기 하층 (C 층) 의 표면에 하중 980.7 mN, 하중 유지 시간 15 초에서 타근을 쏘아 측정하여 얻어진 경도인 상기 하층 (C 층) 의 표면의 압입 경도와 두께가 하기 식 :

압입 경도 (㎫) ≥ -3998.4 Ln (두께 ㎛) + 1178.9

를 만족한다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 하층 (C 층) 의 표면의 비커스 경도가 Hv1000 이하이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 초미소 경도 시험기에 의해, 상기 하층 (C 층) 의 표면에 하중 980.7 mN, 하중 유지 시간 15 초에서 타근을 쏘아 측정하여 얻어진 경도인 상기 하층 (C 층) 의 표면의 압입 경도가 10000 ㎫ 이하이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 기재가 금속 기재로서, 상기 금속 기재의 표면의 비커스 경도가 Hv90 이상이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 기재가 금속 기재로서, 초미소 경도 시험기에 의해, 상기 금속 기재의 표면에 하중 980.7 mN, 하중 유지 시간 15 초에서 타근을 쏘아 측정하여 얻어진 경도인 상기 금속 기재의 표면의 압입 경도가 1000 ㎫ 이상이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 기재가 금속 기재로서, JIS C 2241 에 따라, 상기 금속 기재의 압연 평행 방향에 대하여, 인장 속도를 50 ㎜/min 으로 하여 인장 시험을 실시함으로써 측정한 상기 금속 기재의 연신이 5 ％ 이상이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, 상기 기재가 금속 기재로서, 일본 신동 (伸銅) 협회 기술 표준 (JCBA) T307 에 준하여 W 굽힘 시험을 실시하여 상기 금속 재료의 균열이 발생하지 않는 최소의 굽힘 반경 (MBR) 과 상기 금속 재료 두께 (t) 의 비인 상기 금속 기재의 최소 굽힘 반경비 (MBR/t) 가 3 이하이다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, XPS (X 선 광전자 분광) 로 Depth 분석을 실시했을 때, 상기 최표층 (A 층) 의 Sn 또는 In 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₁) 와 상기 하층 (C 층) 의 Ni, Cr, Mn, Fe, Co, Cu 또는 Zn 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₃) 사이에, Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 에 대해 40 at％ 이상의 영역이 1 ㎚ 이상의 두께로 존재한다.

본 발명의 전자 부품용 금속 재료는 또 다른 일 실시예에 있어서, XPS (X 선 광전자 분광) 의 Survey 측정에 의해 상기 최표층 (A 층) 의 표면의 원소 분석을 실시했을 때, O 가 50 at％ 미만이다.

본 발명은 또 다른 1 측면에 있어서, 본 발명의 전자 부품용 금속 재료를 접점 부분에 사용한 커넥터 단자이다.

본 발명은 또 다른 1 측면에 있어서, 본 발명의 커넥터 단자를 사용한 커넥터이다.

본 발명은 또 다른 1 측면에 있어서, 본 발명의 전자 부품용 금속 재료를 접점 부분에 사용한 FFC 단자이다.

본 발명은 또 다른 1 측면에 있어서, 본 발명의 전자 부품용 금속 재료를 접점 부분에 사용한 FPC 단자이다.

본 발명은 또 다른 1 측면에 있어서, 본 발명의 FFC 단자를 사용한 FFC 이다.

본 발명은 또 다른 1 측면에 있어서, 본 발명의 FPC 단자를 사용한 FPC 이다.

본 발명은 또 다른 1 측면에 있어서, 본 발명의 전자 부품용 금속 재료를 외부 접속용 전극에 사용한 전자 부품이다.

본 발명은 또 다른 1 측면에 있어서, 상기 최표층 (A 층) 및 상기 중층 (B 층) 을 각각 습식 도금에 의한 표면 처리로 형성하는 공정을 포함하는 본 발명의 전자 부품용 금속 재료의 제조 방법이다.

본 발명의 전자 부품용 금속 재료의 제조 방법은 일 실시형태에 있어서, 상기 습식 도금 방법이 전기 도금이다.

본 발명의 전자 부품용 금속 재료의 제조 방법은 다른 일 실시형태에 있어서, 상기 최표층 (A 층) 을 산성 도금액을 사용한 도금 처리로 형성한다.

본 발명의 전자 부품용 금속 재료의 제조 방법은 또 다른 일 실시형태에 있어서, 상기 중층 (B 층) 을 시안 함유 도금액을 사용한 도금 처리로 형성한다.

본 발명의 전자 부품용 금속 재료의 제조 방법은 또 다른 일 실시형태에 있어서, 상기 하층 (C 층) 을 술파민산욕 또는 와트욕을 사용한 도금 처리로 형성하는 공정을 포함한다.

본 발명의 전자 부품용 금속 재료의 제조 방법은 또 다른 일 실시형태에 있어서, 상기 술파민산욕 및 상기 와트욕에서 사용하는 도금액이 광택 Ni 도금액이다.

본 발명의 전자 부품용 금속 재료의 제조 방법은 또 다른 일 실시형태에 있어서, 상기 하층 (C 층) 을 형성하기 위한 도금액에 첨가제로서 사카린이 함유되어 있다.

본 발명에 의하면, 저삽입 발출성, 저위스커성 및 고내구성을 갖는 전자 부품용 금속 재료 및 그 제조 방법을 제공할 수 있다.

도 1 은 본 발명의 실시형태에 관련된 전자 부품용 금속 재료의 구성을 나타내는 모식도이다.
도 2 는 본 발명의 실시형태에 관련된 전자 부품용 금속 재료의 XPS (X 선 광전자 분광) 의 Depth 측정 결과의 참고예이다.

이하, 본 발명의 실시형태에 관련된 전자 부품용 금속 재료에 대해 설명한다. 도 1 에 나타내는 바와 같이, 실시형태에 관련된 전자 부품용 금속 재료 (10) 는, 기재 (11) 의 표면에 하층 (C 층) (12) 이 형성되고, 하층 (C 층) (12) 의 표면에 중층 (B 층) (13) 이 형성되고, 중층 (B 층) (13) 의 표면에 최표층 (A 층) (14) 이 형성되어 있다. 또, 기재 (11) 의 표면에 하층 (C 층) (12) 을 형성하지 않고, 기재 (11) 의 표면에 중층 (B 층) (13) 이 형성되고, 중층 (B 층) (13) 의 표면에 최표층 (A 층) (14) 이 형성되어 있는 재료도 본 발명의 실시형태에 관련된 전자 부품용 금속 재료이다.

<전자 부품용 금속 재료의 구성>

(기재)

기재 (11) 로는 특별히 한정되지 않지만, 예를 들어, 동 및 동 합금, Fe 계 재 (材), 스테인리스, 티탄 및 티탄 합금, 알루미늄 및 알루미늄 합금 등의 금속 기재를 사용할 수 있다. 또, 금속 기재에 수지층을 복합시킨 것이어도 된다. 금속 기재에 수지층을 복합시킨 것이란, 예로서 FPC 또는 FFC 기재 상의 전극 부분 등이 있다.

기재 (11) 의 비커스 경도는 Hv90 이상인 것이 바람직하다. 기재 (11) 의 비커스 경도가 Hv90 이상이면, 단단한 기재에 의해 박막 윤활 효과가 향상되어 삽입 발출력이 보다 저하된다.

기재 (11) 의 압입 경도는 1000 ㎫ 이상인 것이 바람직하다. 기재 (11) 의 압입 경도가 1000 ㎫ 이상이면, 단단한 기재에 의해 박막 윤활 효과가 향상되어 삽입 발출력이 보다 저하된다.

기재 (11) 의 연신은 5 ％ 이상인 것이 바람직하다. 기재 (11) 의 연신이 5 ％ 이상이면, 굽힘 가공성이 향상되어, 본 발명의 전자 부품용 금속 재료를 프레스 성형했을 경우에, 성형한 부분에 크랙이 잘 발생하지 않게 되어, 내가스 부식성 (내구성) 저하를 억제한다.

기재 (11) 에 대해 W 굽힘 시험을 실시했을 때의 최소 굽힘 반경비 (MBR/t) 는 3 이하인 것이 바람직하다. 기재 (11) 의 최소 굽힘 반경비 (MBR/t) 가 3 이하이면, 굽힘 가공성이 향상되어, 본 발명의 전자 부품용 금속 재료를 프레스 성형했을 경우에, 성형한 부분에 크랙이 잘 발생하지 않게 되어, 내가스 부식성 (내구성) 저하를 억제한다.

(최표층 (A 층))

최표층 (A 층) (14) 은, Sn, In, 또는 그들의 합금일 필요가 있다. Sn 및 In 은 산화성을 갖는 금속이지만, 금속 중에서는 비교적 부드럽다는 특징이 있다. 따라서, Sn 및 In 표면에 산화막이 형성되어 있어도, 예를 들어 전자 부품용 금속 재료를 접점 재료로 하여 수컷 단자와 암컷 단자를 감합할 때에 용이하게 산화막이 깎여, Sn 및 In 의 신생면이 나타나, 접점이 금속끼리로 되기 때문에 저접촉 저항이 얻어진다.

또, Sn 및 In 은 염소 가스, 아황산 가스, 황화수소 가스 등의 가스에 대한 내가스 부식성이 우수하고, 예를 들어, 중층 (B 층) (13) 에 내가스 부식성이 떨어지는 Ag, 하층 (C 층) (12) 에 내가스 부식성이 떨어지는 Ni, 기재 (11) 에 내가스 부식성이 떨어지는 동 및 동 합금을 사용한 경우에는, 전자 부품용 금속 재료의 내가스 부식성을 향상시키는 기능이 있다. 또한 Sn 및 In 에서는, 후생노동성의 건강 장해 방지에 관한 기술 지침에 기초하여, In 은 규제가 엄격하기 때문에, Sn 이 바람직하다.

최표층 (A 층) (14) 의 조성은, Sn, In, 또는 Sn 과 In 의 합계로 50 질량％ 이상이고, 나머지 합금 성분이 Ag, As, Au, Bi, Cd, Co, Cr, Cu, Fe, Mn, Mo, Ni, Pb, Sb, W, Zn 으로 이루어지는 군에서 선택되는 1 종, 혹은 2 종 이상의 금속으로 구성되어 있어도 된다. 최표층 (A 층) (14) 의 조성이 합금이 됨 (예를 들어 Sn-Ag 도금을 실시함) 으로써, 저삽입 발출성, 저위스커성, 및 내구성 (내열성, 내가스 부식성, 땜납 젖음성 등) 등을 보다 향상시키는 경우가 있다.

최표층 (A 층) (14) 의 두께는 0.2 ㎛ 보다 두껍게 할 필요가 있다. 최표층 (A 층) (14) 의 두께는 0.2 ㎛ 초과 또한 0.6 ㎛ 미만인 것이 바람직하다. 최표층 (A 층) (14) 의 두께를 0.2 ㎛ 보다 두껍게 하면, 내구성 (내열성, 내가스 부식성, 땜납 젖음성 등) 이 향상된다. 또, 두께가 커지면, 위스커가 발생하기 쉽고, 또 Sn 이나 In 의 응착 마모가 커지고 삽입 발출력도 커진다. 보다 충분한 저위스커성을 얻기 위해서는, 0.6 ㎛ 미만이 바람직하다. 두께가 0.6 ㎛ 미만이면 길이 20 ㎛ 이상의 위스커는 발생하지 않는다.

최표층 (A 층) (14) 의 Sn, In 의 부착량은 150 ㎍/㎠ 보다 많게 할 필요가 있다. 최표층 (A 층) (14) 의 부착량은 150 ㎍/㎠ 초과 또한 450 ㎍/㎠ 미만이 바람직하다. 여기서, 부착량으로 정의하는 이유를 설명한다. 예를 들어, 최표층 (A 층) (14) 의 두께를 형광 X 선 막후계로 측정하는 경우, 예를 들어 최표층 (A 층) 과 그 아래의 중층 (B 층) 사이에 형성한 합금층에 의해, 측정되는 두께의 값에 오차가 생기는 경우가 있다. 한편, 부착량으로 제어하는 경우, 합금층의 형성 상황에 좌우되지 않고, 보다 정확한 품질 관리를 할 수 있다. 최표층 (A 층) (14) 의 Sn, In 의 부착량이 150 ㎍/㎠ 보다 많게 하면, 내가스성이 향상된다. 또 부착량이 많아지면, 위스커가 발생하기 쉽고, 또 Sn 이나 In 의 응착 마모가 커지고 삽입 발출력도 커진다. 보다 충분한 저위스커성을 얻기 위해서는, 450 ㎍/㎠ 미만이 바람직하다. 부착량이 450 ㎍/㎠ 미만이면, 길이 20 ㎛ 이상의 위스커는 발생하지 않는다.

(중층 (B 층))

중층 (B 층) (13) 은, Ag, Au, Pt, Pd, Ru, Rh, Os, Ir, 또는 그들의 합금으로 형성되어 있을 필요가 있다. Ag, Au, Pt, Pd, Ru, Rh, Os, Ir 은, 금속 중에서는 비교적 내열성을 갖는다는 특징이 있다. 따라서 기재 (11) 나 하층 (C 층) (12) 의 조성이 최표층 (A 층) (14) 측으로 확산되는 것을 억제하여 내열성을 향상시킨다. 또, 이들 금속은, 최표층 (A 층) (14) 의 Sn 이나 In 과 화합물을 형성하여 Sn 이나 In 의 산화막 형성을 억제하고, 땜납 젖음성을 향상시킨다. 또한, Ag, Au, Pt, Pd, Ru, Rh, Os, Ir 중에서는, 도전율의 관점에서 Ag 가 보다 바람직하다. Ag 는 도전율이 높다. 예를 들어 고주파의 신호 용도에 Ag 를 사용한 경우, 표피 효과에 의해, 임피던스 저항이 낮아진다.

중층 (B 층) (13) 의 합금 조성이 Ag, Au, Pt, Pd, Ru, Rh, Os, Ir, 또는 Ag 와 Au 와 Pt 와 Pd 와 Ru 와 Rh 와 Os 와 Ir 의 합계로 50 질량％ 이상이고, 나머지 합금 성분이 Bi, Cd, Co, Cu, Fe, In, Mn, Mo, Ni, Pb, Sb, Se, Sn, W, Tl, Zn 으로 이루어지는 군에서 선택되는 1 종, 혹은 2 종 이상의 금속으로 구성되어 있어도 된다. 이와 같은 합금 조성이 됨 (예를 들어 Sn-Ag 도금을 실시함) 으로써, 저삽입 발출성, 저위스커성, 및 내구성 (내열성, 내가스 부식성, 땜납 젖음성 등) 등을 향상시키는 경우가 있다.

중층 (B 층) (13) 의 두께는 0.001 ㎛ 이상일 필요가 있다. 중층 (B 층) (13) 의 두께는 0.005 ∼ 0.1 ㎛ 인 것이 바람직하다. 두께가 0.001 ㎛ 미만이면, 땜납 젖음성이 나쁘다. 보다 충분한 땜납 젖음성이 얻어지기 위해서는, 0.005 ㎛ 이상의 두께가 바람직하다. 또 두께가 커지면, 삽입 발출력이 커지고, 보다 충분한 저삽입 발출성을 얻기 위해서는 바람직하게는 0.3 ㎛ 이하, 보다 바람직하게는 0.1 ㎛ 이하이다.

중층 (B 층) (13) 의 Ag, Au, Pt, Pd, Ru, Rh, Os, Ir, 또는 그들 합금의 부착량은 1 ㎍/㎠ 이상일 필요가 있다. 중층 (B 층) (13) 의 부착량은 4 ∼ 120 ㎍/㎠ 인 것이 바람직하다. 여기서, 부착량으로 정의하는 이유를 설명한다. 예를 들어, 중층 (B 층) (13) 의 두께를 형광 X 선 막후계로 측정하는 경우, 예를 들어 최표층 (A 층) (14) 과 그 아래의 중층 (B 층) (13) 사이에 형성한 합금층에 의해, 측정되는 두께의 값에 오차가 생기는 경우가 있다. 한편, 부착량으로 제어하는 경우, 합금층의 형성 상황에 좌우되지 않고, 보다 정확한 품질 관리를 할 수 있다. 부착량이 4 ㎍/㎠ 미만이면, 땜납 젖음성이 나쁘다. 보다 충분한 땜납 젖음성이 얻어지기 위해서는, 4 ㎍/㎠ 이상의 부착량이 바람직하다. 또 부착량이 많으면, 삽입 발출력이 크게 증가되고, 보다 충분한 저삽입 발출성을 얻기 위해서는 330 ㎍/㎠ 이하, 보다 바람직하게는 120 ㎍/㎠ 이하이다.

(하층 (C 층))

기재 (11) 와 중층 (B 층) (13) 사이에는, Ni, Cr, Mn, Fe, Co, Cu 로 이루어지는 군에서 선택된 1 종, 혹은 2 종 이상으로 이루어지는 하층 (C 층) (12) 을 형성하는 것이 바람직하다. Ni, Cr, Mn, Fe, Co, Cu 로 이루어지는 군에서 선택된 1 종, 혹은 2 종 이상의 금속을 사용하여 하층 (C 층) (12) 을 형성함으로써, 단단한 하층 (C 층) 형성에 의해 박막 윤활 효과가 향상되어 저삽입 발출성이 향상되고, 하층 (C 층) (12) 은 기재 (11) 의 구성 금속이 중층 (B 층) 으로 확산되는 것을 방지하여, 내열성 시험이나 내가스 부식성 시험 후의 접촉 저항 증가 및 땜납 젖음성 열화를 억제하는 등, 내구성이 향상된다.

하층 (C 층) (12) 의 합금 조성이 Ni, Cr, Mn, Fe, Co, Cu 의 합계로 50 질량％ 이상이고, 또한 B, P, Sn, Zn 으로 이루어지는 군에서 선택된 1 종, 혹은 2 종 이상을 함유해도 된다. 하층 (C 층) (12) 의 합금 조성이 이와 같은 구성으로 됨으로써, 하층 (C 층) 이 보다 경화됨으로써 더욱 박막 윤활 효과가 향상되어 저삽입 발출성이 향상되고, 하층 (C 층) (12) 의 합금화는 기재 (11) 의 구성 금속이 중층 (B 층) 으로 확산되는 것을 더욱 방지하여, 내열성 시험이나 내가스 부식성 시험 후의 접촉 저항 증가 및 땜납 젖음성 열화를 억제하는 등, 내구성이 향상된다.

하층 (C 층) (12) 의 두께는 0.05 ㎛ 이상인 것이 바람직하다. 하층 (C 층) (12) 의 두께가 0.05 ㎛ 미만이면, 단단한 하층 (C 층) 에 의한 박막 윤활 효과가 저하되어 저삽입 발출성이 나빠지고, 기재 (11) 의 구성 금속은 중층 (B 층) 으로 확산되기 쉬워져, 내열성 시험이나 내가스 부식성 시험 후의 접촉 저항 증가 및 땜납 젖음성 열화되기 쉬운 등, 내구성이 나빠진다.

하층 (C 층) (12) 의 Ni, Cr, Mn, Fe, Co, Cu 의 부착량이 0.03 ㎎/㎠ 이상인 것이 바람직하다. 여기서, 부착량으로 정의하는 이유를 설명한다. 예를 들어, 하층 (C 층) (12) 의 두께를 형광 X 선 막후계로 측정하는 경우, 최표층 (A 층) (14), 중층 (B 층) (13), 및 기재 (11) 등으로 형성한 합금층에 의해, 측정되는 두께의 값에 오차가 생기는 경우가 있다. 한편, 부착량으로 제어하는 경우, 합금층의 형성 상황에 좌우되지 않고, 보다 정확한 품질 관리를 할 수 있다. 또 부착량이 0.03 ㎎/㎠ 미만이면, 단단한 하층 (C 층) 에 의한 박막 윤활 효과가 저하되어 저삽입 발출성이 나빠지고, 기재 (11) 의 구성 금속은 중층 (B 층) 으로 확산되기 쉬워져, 내열성 시험이나 내가스 부식성 시험 후의 접촉 저항 증가 및 땜납 젖음성 열화되기 쉬운 등, 내구성이 나빠진다.

(열처리)

최표층 (A 층) (14) 을 형성시킨 후에, 저삽입 발출성, 저위스커성, 내구성 (내열성, 내가스 부식성, 땜납 젖음성 등) 을 향상시킬 목적에서 열처리를 실시해도 된다. 열처리에 의해 최표층 (A 층) (14) 과 중층 (B 층) (13) 이 합금층을 형성하기 쉬워지고, Sn 의 응착력을 더욱 작게 함으로써 저삽입 발출성이 얻어지고, 또 저위스커성 및 내구성도 더욱 향상시킨다. 또한, 이 열처리에 대해서는, 처리 조건 (온도 × 시간) 은 적절히 선택할 수 있다. 또, 특히 이 열처리는 하지 않아도 된다.

(후처리)

최표층 (A 층) (14) 상, 또는 최표층 (A 층) (14) 상에 열처리를 실시한 후에, 저삽입 발출성이나 내구성 (내열성, 내가스 부식성, 땜납 젖음성 등) 을 향상시킬 목적에서 후처리를 실시해도 된다. 후처리에 의해 윤활성이 향상되어, 추가적인 저삽입 발출성이 얻어지고, 또 최표층 (A 층) 과 중층 (B 층) 의 산화가 억제되어, 내열성, 내가스 부식성 및 땜납 젖음성 등의 내구성이 향상된다. 구체적인 후처리로는 인히비터를 사용한 인산염 처리, 윤활 처리, 실란 커플링 처리 등이 있다. 또한, 이 열처리에 대해서는, 처리 조건 (온도 × 시간) 은 적절히 선택할 수 있다. 또, 특히 이 열처리는 하지 않아도 된다.

<전자 부품용 금속 재료의 특성>

최표층 (A 층) 의 표면 (최표층의 표면으로부터 측정한) 의 비커스 경도는 Hv90 이상인 것이 바람직하다. 최표층 (A 층) (14) 의 표면의 비커스 경도가 Hv90 이상이면, 단단한 최표층 (A 층) 에 의해 박막 윤활 효과가 향상되어 저삽입 발출성이 향상된다. 또 한편으로, 최표층 (A 층) (14) 표면 (최표층의 표면으로부터 측정한) 의 비커스 경도는 Hv300 이하인 것이 바람직하다. 최표층 (A 층) (14) 의 표면의 비커스 경도가 Hv300 이하이면, 굽힘 가공성이 향상되어, 본 발명의 전자 부품용 금속 재료를 프레스 성형했을 경우에, 성형한 부분에 크랙이 잘 발생하지 않게 된다.

최표층 (A 층) (14) 의 표면 (최표층의 표면으로부터 측정한) 의 압입 경도는 1000 ㎫ 이상인 것이 바람직하다. 최표층 (A 층) (14) 의 표면의 압입 경도가 1000 ㎫ 이상이면, 단단한 최표층 (A 층) 에 의해 박막 윤활 효과가 향상되어 저삽입 발출성이 향상된다. 또 한편으로, 최표층 (A 층) (14) 의 표면 (최표층의 표면으로부터 측정한) 의 압입 경도는 4200 ㎫ 이하인 것이 바람직하다. 최표층 (A 층) (14) 의 표면의 압입 경도가 4200 ㎫ 이하이면, 굽힘 가공성이 향상되어, 본 발명의 전자 부품용 금속 재료를 프레스 성형했을 경우에, 성형한 부분에 크랙이 잘 발생하지 않게 되어, 내가스 부식성 (내구성) 저하를 억제한다.

최표층 (A 층) (14) 의 표면의 산술 평균 높이 (Ra) 는 0.1 ㎛ 이하인 것이 바람직하다. 최표층 (A 층) (14) 의 표면의 산술 평균 높이 (Ra) 가 0.1 ㎛ 이하이면, 비교적 부식되기 쉬운 볼록부가 적어져 평활해지기 때문에, 내가스 부식성이 향상된다.

최표층 (A 층) (14) 의 표면의 최대 높이 (Rz) 는 1 ㎛ 이하인 것이 바람직하다. 최표층 (A 층) (14) 의 표면의 최대 높이 (Rz) 가 1 ㎛ 이하이면, 비교적 부식되기 쉬운 볼록부가 적어져 평활해지기 때문에, 내가스 부식성이 향상된다.

최표층 (A 층) (14) 의 표면의 반사 농도가 0.3 이상인 것이 바람직하다. 최표층 (A 층) (14) 의 표면의 반사 농도가 0.3 이상이면 내가스 부식성이 향상된다.

하층 (C 층) (12) 의 비커스 경도는 Hv300 이상인 것이 바람직하다. 하층 (C 층) (12) 의 비커스 경도가 Hv300 이상이면, 하층 (C 층) 이 보다 경화됨으로써 더욱 박막 윤활 효과가 향상되어 저삽입 발출성이 향상된다. 또 한편으로, 하층 (C 층) (12) 의 비커스 경도가 Hv1000 이하인 것이 바람직하다. 하층 (C 층) (12) 의 비커스 경도가 Hv1000 이하이면, 굽힘 가공성이 향상되어, 본 발명의 전자 부품용 금속 재료를 프레스 성형했을 경우에, 성형한 부분에 크랙이 잘 발생하지 않게 되어, 내가스 부식성 (내구성) 저하를 억제한다.

하층 (C 층) (12) 의 비커스 경도와 하층 (C 층) (12) 의 두께가 하기 식 :

비커스 경도 (Hv) ≥ -376.22 Ln (두께 ㎛) + 86.411

을 만족하는 것이 바람직하다. 하층 (C 층) (12) 의 비커스 경도와 하층 (C 층) (12) 의 두께가 상기 식을 만족하면, 하층 (C 층) 이 보다 경화됨으로써 더욱 박막 윤활 효과가 향상되어 저삽입 발출성이 향상된다.

또한, 본 발명에 있어서, 「Ln (두께 ㎛)」 이란, 두께 (㎛) 의 자연대수의 수치를 의미한다.

하층 (C 층) (12) 의 압입 경도는 2500 ㎫ 이상인 것이 바람직하다. 하층 (C 층) (12) 의 압입 경도가 2500 ㎫ 이상이면, 저삽입 발출성이 향상된다. 또 한편으로, 하층 (C 층) (12) 의 압입 경도가 10000 ㎫ 이하인 것이 바람직하다. 하층 (C 층) (12) 의 압입 경도가 10000 ㎫ 이하이면, 굽힘 가공성이 향상되어, 본 발명의 전자 부품용 금속 재료를 프레스 성형했을 경우에, 성형한 부분에 크랙이 잘 발생하지 않게 되어, 내가스 부식성 (내구성) 저하를 억제한다.

하층 (C 층) (12) 의 압입 경도와 하층 (C 층) (12) 의 두께가 하기 식 :

압입 경도 (㎫) ≥ -3998.4 Ln (두께 ㎛) + 1178.9

를 만족하는 것이 바람직하다. 하층 (C 층) (12) 의 압입 경도와 하층 (C 층) (12) 의 두께가 상기 식을 만족하면, 하층 (C 층) 이 보다 경화됨으로써 더욱 박막 윤활 효과가 향상되어 저삽입 발출성이 향상된다.

XPS (X 선 광전자 분광) 로 Depth 분석을 실시했을 때, 최표층 (A 층) (14) 의 Sn 또는 In 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₁), 중층 (B 층) (13) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₂) 가 최표면으로부터 D₁, D₂ 의 순서로 존재하는 것이 바람직하다. 최표면으로부터 D₁, D₂ 의 순서로 존재하지 않는 경우, 충분한 내가스 부식성이 얻어지지 않고, 전자 부품용 금속 재료를 염소 가스, 아황산 가스, 황화수소 가스 등의 가스 부식 시험을 실시하면 부식되어, 가스 부식 시험 전과 비교하여 크게 접촉 저항이 증가할 우려가 있다.

XPS (X 선 광전자 분광) 로 Depth 분석을 실시했을 때, 중층 (B 층) (13) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치가 10 at％ 이상인 것이 바람직하다. 중층 (B 층) (13) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치가 10 at％ 미만인 경우, 땜납 젖음성이 나빠질 우려가 있다.

XPS (X 선 광전자 분광) 로 Depth 분석을 실시했을 때, 최표층 (A 층) (14) 의 Sn 또는 In 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₁), 중층 (B 층) (13) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₂), 하층 (C 층) (12) 의 Ni, Cr, Mn, Fe, Co 또는 Cu 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₃) 가 최표면으로부터 D₁, D₂, D₃ 의 순서로 존재하는 것이 바람직하다. 최표면으로부터 D₁, D₂, D₃ 의 순서로 존재하지 않는 경우, 충분한 내가스 부식성이 얻어지지 않고, 전자 부품용 금속 재료를 염소 가스, 아황산 가스, 황화수소 가스 등의 가스 부식 시험을 실시하면 부식되어, 가스 부식 시험 전과 비교하여 크게 접촉 저항이 증가하게 될 우려가 있다.

XPS (X 선 광전자 분광) 로 Depth 분석을 실시했을 때, 중층 (B 층) (13) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치가 10 at％ 이상이고, 하층 (C 층) (12) 의 Ni, Cr, Mn, Fe, Co 또는 Cu 의 원자 농도 (at％) 가 25 at％ 이상인 깊이가 50 ㎚ 이상인 것이 바람직하다. 중층 (B 층) (13) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치가 10 at％ 미만이고, 하층 (C 층) (12) 의 Ni, Cr, Mn, Fe, Co 또는 Cu 의 원자 농도 (at％) 가 25 at％ 이상인 깊이가 50 ㎚ 미만인 경우, 저삽입 발출성이나 내구성 (내열성, 내가스 부식성, 땜납 젖음성 등) 은, 기재 성분이 최표층 (A 층) (14) 또는 중층 (B 층) (13) 으로 확산되어 나빠질 우려가 있다.

XPS (X 선 광전자 분광) 로 Depth 분석을 실시했을 때, 최표층 (A 층) (14) 의 Sn 또는 In 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₁) 와 하층 (C 층) (12) 의 Ni, Cr, Mn, Fe, Co, Cu 또는 Zn 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₃) 사이에, Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 에 대해 40 at％ 이상의 영역이 1 ㎚ 이상의 두께로 존재하는 것이 바람직하다. 1 ㎚ 미만의 두께로 존재하면, 예를 들어 Ag 의 경우, 땜납 젖음성이 나빠질 우려가 있다.

XPS (X 선 광전자 분광) 의 Survey 측정에 의해 상기 최표층 (A 층) 표면의 원소 분석을 실시했을 때, O 가 50 at％ 미만인 것이 바람직하다. O 가 50 at％ 이상이면, 접촉 저항이 높아질 우려가 있다.

도 2 에 본 발명의 실시형태에 관련된 최표층 (A 층) 에 두께 0.3 ㎛ 정도의 Sn, 중층 (B 층) 에 두께 0.2 ㎛ 정도의 Ag, 하층 (C 층) 에 두께 1.0 ㎛ 정도의 Ni 를 사용했을 때의 전자 부품용 금속 재료의 XPS (X 선 광전자 분광) 의 Depth 측정 결과의 참고예를 나타낸다.

<전자 부품용 금속 재료의 용도>

본 발명의 전자 부품용 금속 재료의 용도는 특별히 한정되지 않지만, 예를 들어 전자 부품용 금속 재료를 접점 부분에 사용한 커넥터 단자, 전자 부품용 금속 재료를 접점 부분에 사용한 FFC 단자 또는 FPC 단자, 전자 부품용 금속 재료를 외부 접속용 전극에 사용한 전자 부품 등을 들 수 있다. 또한, 단자에 대해서는, 압착 단자, 납땜 단자, 프레스 피트 단자 등, 배선측과의 접합 방법에 한하지 않는다. 외부 접속용 전극에는, 탭에 표면 처리를 실시한 접속 부품이나 반도체의 언더 범프 메탈용에 표면 처리를 실시한 재료 등이 있다.

또, 이와 같이 형성된 커넥터 단자를 사용하여 커넥터를 제조해도 되고, FFC 단자 또는 FPC 단자를 사용하여 FFC 또는 FPC 를 제조해도 된다.

커넥터는 수컷 단자와 암컷 단자의 양방이 본 발명의 전자 부품용 금속 재료여도 되고, 수컷 단자 또는 암컷 단자의 편방뿐이어도 된다. 또한 수컷 단자와 암컷 단자의 양방을 본 발명의 전자 부품용 금속 재료로 함으로써, 더욱 저삽입 발출성이 향상된다.

<전자 부품용 금속 재료의 제조 방법>

본 발명의 전자 부품용 금속 재료의 제조 방법으로는, 습식 (전기, 무전해) 도금, 건식 (스퍼터, 이온 플레이팅 등) 도금 등을 사용할 수 있다.

단, 건식 도금보다 습식 도금 쪽이, 도금 피막 중에, 도금액 중에 존재하는 극미량의 불순물 성분이 공석 (共析) 되어 위스커의 발생을 억제하고, 또 전착 조직이 단단해짐으로써 저삽입 발출성을 향상시키는 경우가 있다. 또 제조 비용의 관점에서는, 습식 도금인 것이 바람직하다.

습식 도금 중에서는 전기 도금 쪽이 바람직하다. 전기 도금은 무전해 도금과 비교하여 균일한 피막이 형성되기 때문에, 내구성 (내열성, 내가스 부식성, 땜납 젖음성 등) 을 향상시키는 경우가 있다.

최표층 (A 층) (14) 은, 산성 도금액을 사용한 도금 처리로 형성하는 것이 바람직하다. 산성 도금을 사용함으로써, 중층 (B 층) (13) 과의 밀착성이 향상된다.

중층 (B 층) (13) 은, 시안 함유 도금액을 사용한 도금 처리로 형성하는 것이 바람직하다. 시안 함유 도금을 사용함으로써, 치밀한 피막이 형성되어, 내구성 (내열성, 내가스 부식성, 땜납 젖음성 등) 이 향상된다.

하층 (C 층) (12) 은, 술파민산욕 또는 와트욕을 사용한 도금 처리로 형성하는 것이 바람직하다. 술파민산욕 또는 와트욕을 사용함으로써, 기재와의 밀착성이 향상된다.

또 술파민산욕 또는 와트욕에서 사용하는 도금액이 광택 Ni 도금액인 것이 바람직하다. 도금액으로서 광택 Ni 도금을 사용함으로써, 피막이 평활하고 또한 단단해져, 저삽입 발출성이나 내구성 (내열성, 내가스 부식성, 땜납 젖음성 등) 이 향상된다.

또 술파민산욕 또는 와트욕에 첨가제로서 사카린이 함유되어 있는 것이 바람직하다. 사카린을 첨가함으로써, 치밀하고 단단한 피막이 되어, 피막이 평활하고 또한 단단해져, 저삽입 발출성이나 내구성 (내열성, 내가스 부식성, 땜납 젖음성 등) 이 향상된다.

실시예

이하, 본 발명의 실시예를 비교예와 함께 나타내지만, 이들은 본 발명을 보다 잘 이해하기 위해서 제공하는 것으로, 본 발명이 한정되는 것을 의도하는 것은 아니다.

실시예 및 비교예로서, 기재, 하층 (C 층), 중층 (B 층), 최표층 (A 층) 을 이 순서대로 형성하고, 열처리를 실시함으로써 형성한 시료를 이하의 표 1 ∼ 7 에 나타내는 조건으로 각각 제조하였다. 또, 하층 (C 층) 에 대해서는, 형성되지 않는 예도 제조하였다.

표 1 에 기재의 제조 조건을, 표 2 에 하층 (C 층) 의 제조 조건을, 표 3 에 중층 (B 층) 의 제조 조건을, 표 4 에 최표층 (A 층) 의 제조 조건을, 표 5 에 열처리 조건을 각각 나타낸다. 또, 표 6 에 각 실시예에서 사용한 각 층의 제조 조건 및 열처리의 조건을, 표 7 에 각 비교예에서 사용한 각 층의 제조 조건 및 열처리의 조건을 각각 나타낸다.

[표 1]

[표 2]

[표 3]

[표 4]

[표 5]

[표 6-1]

[표 6-2]

[표 6-3]

[표 7]

(두께의 측정)

최표층 (A 층), 중층 (B 층), 하층 (C 층) 의 두께는, 최표층 (A 층), 중층 (B 층), 하층 (C 층) 의 조성을 갖지 않는 기재에 각각 표면 처리를 실시하여, 각각 형광 X 선 막후계 (Seiko Instruments 제조 SEA5100, 콜리메이터 0.1 ㎜Φ) 로 실제의 두께를 측정하였다. 예를 들어, Sn 도금의 경우에는, 기재가 Cu-10 질량％ Sn-0.15 질량％ P 이면, 기재에 Sn 을 갖고 있고, 정확한 Sn 도금의 두께를 모르기 때문에, Sn 이 기재의 조성을 갖지 않는 Cu-30 질량％ Zn 으로 두께를 측정하였다.

(부착량의 측정)

각 시료를 황산이나 질산 등으로 산분해하여, ICP (유도 결합 플라즈마) 발광 분광 분석에 의해 각 금속의 부착량을 측정하였다. 또한 구체적으로 사용하는 산은, 각각의 샘플을 갖는 조성에 따라 상이하다.

(조성의 결정)

측정한 부착량에 기초하여 각 금속의 조성을 산출하였다.

(층 구조의 결정)

얻어진 시료의 층 구조는, XPS (X 선 광전자 분광) 분석에 의한 깊이 (Depth) 프로파일로 결정하였다. 분석한 원소는, 최표층 (A 층), 중층 (B 층), 하층 (C 층) 의 조성과, C 및 O 이다. 이들 원소를 지정 원소로 한다. 또, 지정 원소의 합계를 100 ％ 로 하여, 각 원소의 농도 (at％) 를 분석하였다. XPS (X 선 광전자 분광) 분석에서의 두께는, 분석에 의한 차트의 가로축의 거리 (SiO₂ 환산에서의 거리) 에 대응한다.

또, 얻어진 시료의 표면은, XPS (X 선 광전자 분광) 분석에 의한 Survey 측정으로 정성 분석도 실시하였다. 정성 분석의 농도 분해능은 0.1 at％ 로 하였다.

XPS 장치로는, 알박·파이 주식회사 제조 5600MC 를 사용하여, 도달 진공도 : 5.7 × 10^-9 Torr, 여기원 : 단색화 AlKα, 출력 : 210 W, 검출 면적 : 800 ㎛Φ, 입사각 : 45 도, 취출각 : 45 도, 중화 총 없음으로 하여, 이하의 스퍼터 조건으로 측정하였다.

이온종 : Ar⁺

가속 전압 : 3 ㎸

소인 (掃引) 영역 : 3 ㎜ × 3 ㎜

레이트 : 2.8 ㎚/min. (SiO₂ 환산)

(평가)

각 시료에 대하여 이하의 평가를 실시하였다.

A. 삽입 발출력

삽입 발출력은, 시판되는 Sn 리플로우 도금 암컷 단자 (090 형 스미토모 TS/야자키 090 II 시리즈 암컷 단자 비 (非) 방수/F090-SMTS) 를 사용하여, 실시예 및 비교예에 관련된 도금한 수컷 단자와 삽입 발출 시험을 함으로써 평가하였다. 시험에 사용한 측정 장치는, 아이코 엔지니어링 제조 1311NR 로, 수컷 핀의 슬라이딩 거리 5 ㎜ 에서 평가하였다. 샘플수는 5 개로 하고, 삽입 발출력은, 삽입력과 발거력 (拔去力) 이 동등하기 때문에, 각 샘플의 최대 삽입력의 값을 평균한 값을 채용하였다. 삽입 발출력의 블랭크재로는, 비교예 1 의 샘플을 채용하였다.

삽입 발출력의 목표는, 비교예 1 의 최대 삽입 발출력 미만이다.

또한 이번 시험에 사용한 암컷 단자는, 시판되는 Sn 리플로우 도금 암컷 단자를 사용했지만, 실시예에 관련된 도금이나 Au 도금을 사용하면 더욱 삽입 발출력은 저하된다.

B. 위스커

위스커는, JEITA RC-5241 의 하중 시험 (구압자법) 으로 평가하였다. 즉, 각 샘플에 대해 하중 시험을 실시하고, 하중 시험을 끝낸 샘플을 SEM (JEOL 사 제조, 형식 JSM-5410) 으로 100 ∼ 10000 배의 배율로 관찰하여, 위스커의 발생 상황을 관찰하였다. 하중 시험 조건을 이하에 나타낸다.

구압자의 직경 : Φ1 ㎜ ± 0.1 ㎜

시험 하중 : 2 N ± 0.2 N

시험 시간 : 120 시간

샘플수 : 10

목표로 하는 특성은, 현행재 (現行材) (비교예 1) 보다 위스커 발생이 적은 것으로 하고, 길이 20 ㎛ 이상의 위스커가 2 개 이하인 것으로 하였다.

C. 접촉 저항

접촉 저항은, 야마자키 정기 제조 접점 시뮬레이터 CRS-113-Au 형을 사용하여, 접점 하중 50 g 의 조건으로 4 단자법으로 측정하였다. 샘플수는 5 개로 하고, 각 샘플의 최소치로부터 최대치의 범위를 채용하였다. 목표로 하는 특성은, 접촉 저항 10 mΩ 이하이다.

D. 내열성

내열성은, 대기 가열 (155 ℃ × 500 h) 시험 후의 샘플의 접촉 저항을 측정하여 평가하였다. 목표로 하는 특성은, 접촉 저항 10 mΩ 이하이지만, 최대의 목표로는, 접촉 저항이 내열성 시험 전후에서 변화가 없는 (동등한) 것으로 하였다.

E. 내가스 부식성

내가스 부식성은, 하기의 (1) ∼ (3) 에 나타내는 3 개의 시험 환경에서 평가하였다. 내가스 부식성의 평가는, (1) ∼ (3) 의 환경 시험을 끝낸 시험 후의 샘플의 접촉 저항으로 측정하였다. 또한 목표로 하는 특성은, 접촉 저항 10 mΩ 이하이지만, 최대의 목표로는, 접촉 저항이 내열성 시험 전후에서 변화가 없는 (동등한) 것으로 하였다.

(1) 염수 분무 시험

염수 농도 : 5 ％

온도 : 35 ℃

분무 압력 : 98 ± 10 ㎪

폭로 시간 : 240 h

(2) 아황산 가스 부식 시험

아황산 농도 : 25 ppm

온도 : 40 ℃

습도 : 80 ％RH

폭로 시간 : 240 h

(3) 황화수소 가스 부식 시험

아황산 농도 : 3 ppm

온도 : 40 ℃

습도 : 80 ％RH

폭로 시간 : 240 h

F. 땜납 젖음성

땜납 젖음성은 도금 후와 프레셔 쿠커 시험 (105 ℃ × 불포화 100 ％RH × 96 h) 후의 샘플을 평가하였다. 솔더 체커 (레스카사 제조 SAT-5000) 를 사용하고, 플럭스로서 시판되는 25 ％ 로진 에탄올 플럭스를 사용하여, 메니스코 그래프법으로 땜납 젖음 시간을 측정하였다. 땜납은 Sn-3Ag-0.5Cu (250 ℃) 를 사용하였다. 샘플수는 5 개로 하고, 각 샘플의 최소치로부터 최대치의 범위를 채용하였다. 목표로 하는 특성은, 제로 크로스 타임 5 초 이하이다.

G. 굽힘 가공성

굽힘 가공성은, 일본 신동 협회 기술 표준 (JCBA) T307 에 준하여 W 굽힘 시험을 실시하여 상기 금속 재료의 균열이 발생하지 않는 최소의 굽힘 반경 (MBR) 과 상기 금속 재료 두께 (t) 의 비로 평가하여, 최소 굽힘 반경비 (MBR/t) 가 3 이하에서 양호로 하였다. 평가는 굽힘 가공부 표면을 광학 현미경으로 관찰하여, 도금 피막에 크랙이 관찰되지 않는 경우의 실용상 문제 없다고 판단한 경우에는 ○ 로 하고, 크랙이 관찰되었을 경우를 × 로 하였다. 또한, 샘플수는 3 개로 하였다.

H. 비커스 경도

최표층 (A 층) 의 비커스 경도는, 샘플 표면으로부터 하중 980.7 mN, 하중 유지 시간 15 초에서 타근을 쏘아 측정하였다. 또한, 1 시료당 5 회 측정하였다.

또, 하층 (C 층) 의 비커스 경도는, 하층 (C 층) 단면으로부터 하중 980.7 mN, 하중 유지 시간 15 초에서 타근을 쏘아 측정하였다.

I. 압입 경도

최표층 (A 층) 및 금속 기재의 압입 경도는, 샘플 표면으로부터 하중 980.7 mN, 하중 유지 시간 15 초에서 타근을 쏘아 측정하였다. 또한, 1 시료당 5 회 측정하였다.

또, 하층 (C 층) 의 압입 경도는, 하층 (C 층) 단면으로부터 하중 980.7 mN, 하중 유지 시간 15 초에서 타근을 쏘아 측정하였다.

J. 표면 조도

표면 조도 (산술 평균 높이 (Ra) 및 최대 높이 (Rz)) 의 측정은, JIS B 0601 에 준거하여, 비접촉식 삼차원 측정 장치 (미타카 광기사 제조, 형식 NH-3) 를 사용하여 실시하였다. 컷 오프는 0.25 ㎜, 측정 길이는 1.50 ㎜ 이고, 1 시료당 5 회 측정하였다.

K. 반사 농도

반사 농도는, 덴시토미터 (ND-1, 닛폰 전색 공업사 제조) 를 사용하여 반사율을 측정하였다. 또한, 1 시료당 5 회 측정하였다.

L. 연신

연신은, JIS C 6511 에 따라, 각 샘플의 압연 평행 방향에 대하여 인장 시험을 실시함으로써 측정하였다. 인장 속도는 50 ㎜/min 으로 하였다. 또한, 샘플수는 3 개로 하였다.

M. 최소 굽힘 반경비 (MBR/t)

최소 굽힘 반경비는, 굽힘 가공성과 동일한 방법으로, 소재에 균열이 발생하지 않는 최소 굽힘 반경/시험편 두께를 측정하였다. 또한, 샘플수는 5 개로 하였다.

이상의 시험에 있어서의 각 조건에서의 평가 결과를 표 8 ∼ 22 에 나타낸다.

[표 8]

[표 9]

[표 10]

[표 11]

[표 12]

[표 13]

[표 14]

[표 15]

[표 16]

[표 17]

[표 18]

[표 19]

[표 20]

[표 21]

[표 22]

실시예 1 ∼ 98 은, 저삽입 발출성, 저위스커성 및 내구성 모두 우수한 전자 부품 금속 재료였다.

비교예 1 은 블랭크재이다.

비교예 2 는 비교예 1 의 블랭크재의 Sn 도금을 얇게 하여 제조한 것이지만, 땜납 젖음성이 나빴다.

비교예 3 은 비교예 1 과 비교하여 중층에 Cu 도금을 실시하여 제조한 것이지만, PCT 시험 후의 땜납 젖음성이 나빴다.

비교예 4 는 비교예 3 과 비교하여 중층에 Cu 도금을 얇게 실시하여 제조한 것이지만, 땜납 젖음성이 나빴다.

비교예 5 는 비교예 4 와 비교하여 열처리를 실시하지 않고 제조한 것이지만, 땜납 젖음성이 나빴다.

비교예 6 은 비교예 1 의 블랭크재와 비교하여 하층에 Cu 도금을 실시하여 제조한 것이지만, 비교예 1 과 특성은 다르지 않았다.

비교예 7 은 비교예 1 의 블랭크재와 비교하여 하층의 Ni 도금을 두껍게 실시하여 제조한 것이지만, 비교예 1 과 특성은 다르지 않았다.

비교예 8 은 실시예 2 와 비교하여 중층의 Ag 도금을 실시하지 않고 제조한 것이지만, XPS (X 선 광전자 분광) 에서의 Depth 측정에서, 상기 최표층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치가 10 at％ 이하이고, 땜납 젖음성이 나빴다.

비교예 9 는 실시예 2 와 비교하여 최표층의 Sn 도금을 얇게 하여 실시하여 제조한 것이지만, 내가스 부식성이 나빠, 아황산 가스 부식 시험 후 및 황화수소 가스 부식 시험 후의 접촉 저항이 목표를 상회하였다.

비교예 10 은 실시예 2 와 비교하여 Sn 과 Ag 의 도금 순서를 반대로 하여 제조한 것이지만, XPS (X 선 광전자 분광) 에서의 Depth 측정에서, 상기 최표층 (A 층) 의 Sn 또는 In 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₁), 상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₂) 가 D₂, D₁ 의 순서로 존재하기 때문에, 내가스 부식성이 나빠, 황화수소 가스 부식 시험 후의 접촉 저항이 목표를 상회하였다.

비교예 11 은 XPS (X 선 광전자 분광) 에서의 Depth 측정에서, 상기 최표층 (A 층) 의 Sn 또는 In 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₁), 상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₂) 가 D₁≒D₂ 이기 때문에, 내가스 부식성이 나빠, 황화수소 가스 부식 시험 후의 접촉 저항이 목표를 상회하였다.

비교예 12 는 실시예 57 과 비교하여 Sn 과 Ag 의 도금 순서를 반대로 하여 제조한 것이지만, XPS (X 선 광전자 분광) 에서의 Depth 측정에서, 상기 최표층 (A 층) 의 Sn 또는 In 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₁), 상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₂) 가 D₂, D₁ 의 순서로 존재하기 때문에, 내가스 부식성이 나빠, 황화수소 가스 부식 시험 후의 접촉 저항이 목표를 상회하였다.

비교예 13 은 XPS (X 선 광전자 분광) 에서의 Depth 측정에서, 상기 최표층 (A 층) 의 Sn 또는 In 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₁), 상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₂) 가 D₁≒D₂ 이기 때문에, 내가스 부식성이 나빠, 황화수소 가스 부식 시험 후의 접촉 저항이 목표를 상회하였다.

비교예 14 는 실시예 78 과 비교하여 중층 (B 층) 의 Ag 도금을 하지 않고 제조한 것이지만, XPS (X 선 광전자 분광) 에서의 Depth 측정에서, 상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치가 10 at％ 이하이고, 내가스 부식성이 나빠, 황화수소 가스 부식 시험 후의 접촉 저항이 목표를 상회하였다.

10 전자 부품용 금속 재료
11 기재
12 하층 (C 층)
13 중층 (B 층)
14 최표층 (A 층)

Claims

기재와,
상기 기재의 최표층을 구성하고, Sn, In, 또는 그들의 합금으로 형성된 A 층과,
상기 기재와 A 층 사이에 형성되어 중층을 구성하고, Ag, Au, Pt, Pd, Ru, Rh, Os, Ir, 또는 그들의 합금으로 형성된 B 층
을 구비하고,
상기 최표층 (A 층) 의 두께가 0.2 ㎛ 보다 두껍고,
상기 중층 (B 층) 의 두께가 0.001 ㎛ 이상인 저위스커성 및 고내구성을 갖는 전자 부품용 금속 재료.
기재와,
상기 기재의 최표층을 구성하고, Sn, In, 또는 그들의 합금으로 형성된 A 층과,
상기 기재와 A 층 사이에 형성되어 중층을 구성하고, Ag, Au, Pt, Pd, Ru, Rh, Os, Ir, 또는 그들의 합금으로 형성된 B 층
을 구비하고,
상기 최표층 (A 층) 의 Sn, In 의 부착량이 150 ㎍/㎠ 보다 많고,
상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os, Ir 의 부착량이 1 ㎍/㎠ 이상인 저위스커성 및 고내구성을 갖는 전자 부품용 금속 재료.
제 1 항 또는 제 2 항에 있어서,
상기 최표층 (A 층) 의 합금 조성이 Sn, In, 또는 Sn 과 In 의 합계로 50 질량％ 이상이고, 나머지 합금 성분이 Ag, As, Au, Bi, Cd, Co, Cr, Cu, Fe, Mn, Mo, Ni, Pb, Sb, W, Zn 으로 이루어지는 군에서 선택되는 1 종, 혹은 2 종 이상의 금속으로 이루어지는 전자 부품용 금속 재료.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 중층 (B 층) 의 합금 조성이 Ag, Au, Pt, Pd, Ru, Rh, Os, Ir, 또는 Ag 와 Au 와 Pt 와 Pd 와 Ru 와 Rh 와 Os 와 Ir 의 합계로 50 질량％ 이상이고, 나머지 합금 성분이 Bi, Cd, Co, Cu, Fe, In, Mn, Mo, Ni, Pb, Sb, Se, Sn, W, Tl, Zn 으로 이루어지는 군에서 선택되는 1 종, 혹은 2 종 이상의 금속으로 이루어지는 전자 부품용 금속 재료.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 최표층 (A 층) 의 표면의 산술 평균 높이 (Ra) 가 0.1 ㎛ 이하인 내가스 부식성이 보다 우수한 전자 부품용 금속 재료.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 최표층 (A 층) 의 표면의 최대 높이 (Rz) 가 1 ㎛ 이하인 내가스 부식성이 보다 우수한 전자 부품용 금속 재료.
제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 최표층 (A 층) 의 표면의 반사 농도가 0.3 이상인 내가스 부식성이 보다 우수한 전자 부품용 금속 재료.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
XPS (X 선 광전자 분광) 로 Depth 분석을 실시했을 때, 상기 최표층 (A 층) 의 Sn 또는 In 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₁), 상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치를 나타내는 위치 w (D₂) 가 최표면으로부터 D₁, D₂ 의 순서로 존재하는 전자 부품용 금속 재료.
제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
XPS (X 선 광전자 분광) 로 Depth 분석을 실시했을 때, 상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치가 10 at％ 이상인 전자 부품용 금속 재료.
제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 기재와 B 층 사이에 형성되어 하층을 구성하고, Ni, Cr, Mn, Fe, Co, Cu 로 이루어지는 군에서 선택된 1 종, 혹은 2 종 이상으로 형성된 C 층을 추가로 구비한 전자 부품용 금속 재료.
제 10 항에 있어서,
하층 (C 층) 의 합금의 조성이 Ni, Cr, Mn, Fe, Co, Cu 의 합계로 50 질량％ 이상이고, 또한 B, P, Sn, Zn 으로 이루어지는 군에서 선택된 1 종, 혹은 2 종 이상을 함유하는 전자 부품용 금속 재료.
제 10 항 또는 제 11 항에 있어서,
XPS (X 선 광전자 분광) 로 Depth 분석을 실시했을 때, 상기 최표층 (A 층) 의 Sn 또는 In 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₁), 상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₂), 상기 하층 (C 층) 의 Ni, Cr, Mn, Fe, Co 또는 Cu 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₃) 가 최표면으로부터 D₁, D₂, D₃ 의 순서로 존재하는 전자 부품용 금속 재료.
제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
XPS (X 선 광전자 분광) 로 Depth 분석을 실시했을 때, 상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 의 원자 농도 (at％) 의 최고치가 10 at％ 이상이고, 상기 하층 (C 층) 의 Ni, Cr, Mn, Fe, Co 또는 Cu 의 원자 농도 (at％) 가 25 ％ 이상인 깊이가 50 ㎚ 이상인 전자 부품용 금속 재료.
제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
상기 하층 (C 층) 의 두께가 0.05 ㎛ 이상인 전자 부품용 금속 재료.
제 10 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 하층 (C 층) 의 Ni, Cr, Mn, Fe, Co, Cu 의 부착량이 0.03 ㎎/㎠ 이상인 전자 부품용 금속 재료.
제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
상기 최표층 (A 층) 의 두께가 0.2 ㎛ 초과 또한 0.6 ㎛ 미만인 저위스커성이 보다 우수한 전자 부품용 금속 재료.
제 1 항 내지 제 16 항 중 어느 한 항에 있어서,
상기 최표층 (A 층) 의 Sn, In 의 부착량이 150 ㎍/㎠ 초과 또한 450 ㎍/㎠ 미만인 저위스커성이 보다 우수한 전자 부품용 금속 재료.
제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
상기 중층 (B 층) 의 두께가 0.005 ∼ 0.1 ㎛ 인 전자 부품용 금속 재료.
제 1 항 내지 제 18 항 중 어느 한 항에 있어서,
상기 중층 (B 층) 의 Ag, Au, Pt, Pd, Ru, Rh, Os, Ir 의 부착량이 4 ∼ 120 ㎍/㎠ 인 전자 부품용 금속 재료.
제 10 항 내지 제 19 항 중 어느 한 항에 있어서,
상기 하층 (C 층) 의 표면의 비커스 경도가 Hv300 이상인 전자 부품용 금속 재료.
제 10 항 내지 제 20 항 중 어느 한 항에 있어서,
상기 하층 (C 층) 의 표면의 비커스 경도와 두께가 하기 식 :
비커스 경도 (Hv) ≥ -376.22 Ln (두께 ㎛) + 86.411
을 만족하는 전자 부품용 금속 재료.
제 10 항 내지 제 21 항 중 어느 한 항에 있어서,
초미소 경도 시험기에 의해, 상기 하층 (C 층) 의 표면에 하중 980.7 mN, 하중 유지 시간 15 초에서 타근을 쏘아 측정하여 얻어진 경도인 상기 하층 (C 층) 의 표면의 압입 경도가 2500 ㎫ 이상인 전자 부품용 금속 재료.
제 10 항 내지 제 22 항 중 어느 한 항에 있어서,
초미소 경도 시험기에 의해, 상기 하층 (C 층) 의 표면에 하중 980.7 mN, 하중 유지 시간 15 초에서 타근을 쏘아 측정하여 얻어진 경도인 상기 하층 (C 층) 의 표면의 압입 경도와 두께가 하기 식 :
압입 경도 (㎫) ≥ -3998.4 Ln (두께 ㎛) + 1178.9
를 만족하는 전자 부품용 금속 재료.
제 10 항 내지 제 23 항 중 어느 한 항에 있어서,
상기 하층 (C 층) 의 표면의 비커스 경도가 Hv1000 이하인 고굽힘 가공성을 갖는 전자 부품용 금속 재료.
제 10 항 내지 제 24 항 중 어느 한 항에 있어서,
초미소 경도 시험기에 의해, 상기 하층 (C 층) 의 표면에 하중 980.7 mN, 하중 유지 시간 15 초에서 타근을 쏘아 측정하여 얻어진 경도인 상기 하층 (C 층) 의 표면의 압입 경도가 10000 ㎫ 이하인 고굽힘 가공성을 갖는 전자 부품용 금속 재료.
제 1 항 내지 제 25 항 중 어느 한 항에 있어서,
상기 기재가 금속 기재로서, 상기 금속 기재의 표면의 비커스 경도가 Hv90 이상인 전자 부품용 금속 재료.
제 1 항 내지 제 26 항 중 어느 한 항에 있어서,
상기 기재가 금속 기재로서, 초미소 경도 시험기에 의해, 상기 금속 기재의 표면에 하중 980.7 mN, 하중 유지 시간 15 초에서 타근을 쏘아 측정하여 얻어진 경도인 상기 금속 기재의 표면의 압입 경도가 1000 ㎫ 이상인 전자 부품용 금속 재료.
제 1 항 내지 제 27 항 중 어느 한 항에 있어서,
상기 기재가 금속 기재로서, JIS C 2241 에 따라, 상기 금속 기재의 압연 평행 방향에 대하여, 인장 속도를 50 ㎜/min 으로 하여 인장 시험을 실시함으로써 측정한 상기 금속 기재의 연신이 5 ％ 이상인 고굽힘 가공성을 갖는 전자 부품용 금속 재료.
제 1 항 내지 제 28 항 중 어느 한 항에 있어서,
상기 기재가 금속 기재로서, 일본 신동 협회 기술 표준 (JCBA) T307 에 준하여 W 굽힘 시험을 실시하여 상기 금속 재료의 균열이 발생하지 않는 최소의 굽힘 반경 (MBR) 과 상기 금속 재료 두께 (t) 의 비인 최소 굽힘 반경비 (MBR/t) 가 3 이하인 고굽힘 가공성을 갖는 전자 부품용 금속 재료.
제 10 항 내지 제 29 항 중 어느 한 항에 있어서,
XPS (X 선 광전자 분광) 로 Depth 분석을 실시했을 때, 상기 최표층 (A 층) 의 Sn 또는 In 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₁) 와 상기 하층 (C 층) 의 Ni, Cr, Mn, Fe, Co, Cu 또는 Zn 의 원자 농도 (at％) 의 최고치를 나타내는 위치 (D₃) 사이에, Ag, Au, Pt, Pd, Ru, Rh, Os 또는 Ir 에 대해 40 at％ 이상의 영역이 1 ㎚ 이상의 두께로 존재하는 전자 부품용 금속 재료.
제 1 항 내지 제 30 항 중 어느 한 항에 있어서,
XPS (X 선 광전자 분광) 의 Survey 측정에 의해 상기 최표층 (A 층) 의 표면의 원소 분석을 실시했을 때, O 가 50 at％ 미만인 전자 부품용 금속 재료.
제 1 항 내지 제 31 항 중 어느 한 항에 기재된 전자 부품용 금속 재료를 접점 부분에 사용한 커넥터 단자.
제 32 항에 기재된 커넥터 단자를 사용한 커넥터.
제 1 항 내지 제 31 항 중 어느 한 항에 기재된 전자 부품용 금속 재료를 접점 부분에 사용한 FFC 단자.
제 1 항 내지 제 31 항 중 어느 한 항에 기재된 전자 부품용 금속 재료를 접점 부분에 사용한 FPC 단자.
제 34 항에 기재된 FFC 단자를 사용한 FFC.
제 35 항에 기재된 FPC 단자를 사용한 FPC.
제 1 항 내지 제 31 항 중 어느 한 항에 기재된 전자 부품용 금속 재료를 외부 접속용 전극에 사용한 전자 부품.
상기 최표층 (A 층) 및 상기 중층 (B 층) 을 각각 습식 도금에 의한 표면 처리로 형성하는 공정을 포함하는 제 1 항 내지 제 31 항 중 어느 한 항에 기재된 전자 부품용 금속 재료의 제조 방법.
제 39 항에 있어서,
상기 습식 도금 방법이 전기 도금인 전자 부품용 금속 재료의 제조 방법.
제 39 항 또는 제 40 항에 있어서,
상기 최표층 (A 층) 을 산성 도금액을 사용한 도금 처리로 형성하는 전자 부품용 금속 재료의 제조 방법.
제 39 항 내지 제 41 항 중 어느 한 항에 있어서,
상기 중층 (B 층) 을 시안 함유 도금액을 사용한 도금 처리로 형성하는 전자 부품용 금속 재료의 제조 방법.
상기 하층 (C 층) 을 술파민산욕 또는 와트욕을 사용한 도금 처리로 형성하는 공정을 포함하는 제 10 항 내지 제 31 항 중 어느 한 항에 기재된 전자 부품용 금속 재료의 제조 방법.
제 43 항에 있어서,
상기 술파민산욕 및 상기 와트욕에서 사용하는 도금액이 광택 Ni 도금액인 전자 부품용 금속 재료의 제조 방법.
제 43 항 또는 제 44 항에 있어서,
상기 하층 (C 층) 을 형성하기 위한 도금액에, 첨가제로서 사카린이 함유되어 있는 전자 부품용 금속 재료의 제조 방법.