KR20150063055A - 반도체 기판의 세정 방법 및 세정 시스템 - Google Patents

반도체 기판의 세정 방법 및 세정 시스템 Download PDF

Info

Publication number
KR20150063055A
KR20150063055A KR1020157007856A KR20157007856A KR20150063055A KR 20150063055 A KR20150063055 A KR 20150063055A KR 1020157007856 A KR1020157007856 A KR 1020157007856A KR 20157007856 A KR20157007856 A KR 20157007856A KR 20150063055 A KR20150063055 A KR 20150063055A
Authority
KR
South Korea
Prior art keywords
solution
semiconductor substrate
cleaning
sulfuric acid
concentration
Prior art date
Application number
KR1020157007856A
Other languages
English (en)
Inventor
유이치 오가와
하루요시 야마카와
Original Assignee
쿠리타 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿠리타 고교 가부시키가이샤 filed Critical 쿠리타 고교 가부시키가이샤
Publication of KR20150063055A publication Critical patent/KR20150063055A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

실리콘 기판에 Al이 적어도 일부 노출되고, 금속성 물질로 실리사이드화 처리된 반도체 기판(100)을 Al이나 실리사이드층을 손상하는 일 없이 효율적으로 세정하는 것을 가능하게 하기 위해서 반도체 기판(100)을 세정하는 세정부(2)와, 세정부(2)에 배치되어 세정용 용액을 세정부(2)의 반도체 기판(100)에 송출해서 접촉시키는 송출부(30)와, 송출부(30)에 접속되어 산화제를 포함하는 황산 용액을 송출부로 이송하는 황산 용액 이송로(5)와, 송출부(30)에 접속되어 N계, S계 및 P계의 극성기 중 어느 하나 이상을 갖는 흡착형 인히비터를 포함하는 용액을 송출부(30)로 이송하는 흡착형 인히비터 용액 이송로(11)를 구비하고, 황산 용액과 흡착형 인히비터 용액이 혼합되어서 반도체 기판(100)에 접촉하거나 각각 이송되어서 반도체 기판(100) 상에서 시기를 어긋나게 하거나, 또는 서로 혼합하면서 반도체 기판(100)에 접촉한다.

Description

반도체 기판의 세정 방법 및 세정 시스템{SEMICONDUCTOR SUBSTRATE CLEANING METHOD AND CLEANING SYSTEM}
본 발명은 반도체 기판 상에 Al이 존재하고, 실리사이드화 처리가 된 반도체 기판을 세정하는 반도체 기판의 세정 방법 및 세정 시스템에 관한 것이다.
최근, 트랜지스터 형성 프로세스에서는 소스와 드레인의 저항을 저감하기 위해서 Ni나 Co 등의 재료를 사용하여 NiSi나 CoSi 등의 실리사이드화가 행해진다. 또한, 접합 리크 전류의 저감을 위해서 Ni나 Co에 Pt나 Pd를 5~10% 혼입한 합금이 사용되고 있다. 그 중에서도 NiPt를 사용한 경우에는 내열성의 향상과 접합 리크 전류의 억제 효과가 기대된다(특허문헌 1, 2 참조).
실리사이드화 공정에서는 합금을 Si 기판 상에 제막 후, 열산화 처리를 실시함으로써 합금과 Si이 반응해서 실리사이드가 형성되지만, 잔류하는 미반응의 합금은 제거할 필요가 있다. 예를 들면, NiPt 실리사이드 형성 후에 미반응의 NiPt를 제거하기 위해서 SPM(황산과 과산화수소의 혼합액)을 사용하는 방법이 알려져 있다(특허문헌 3, 4 참조).
또한, NiPt를 용해하는 세정 방법으로서 왕수를 사용하는 방법이 알려져 있다(특허문헌 5 참조).
또한, 황산계 산화제로 처리한 후에 염산계 산화제로 처리하는 방법이 제안되어 있다(특허문헌 6 참조).
또한, 금속막을 갖는 반도체 기판을 세정할 때에 금속막의 침식을 억제하면서 반도체 기판을 세정하기 위해서 과산화수소수, 오존수 또는 전해 애노드수를 사용하는 것이 알려져 있지만(특허문헌 7 참조), 실리사이드 형성 후의 미반응의 NiPt 제거에는 세정 능력이 부족하다.
일본 특허 공개 2008-258487호 공보 일본 특허 공개 2008-160116호 공보 일본 특허 공개 2002-124487호 공보 일본 특허 공표 2008-118088호 공보 일본 특허 공표 2009-535846호 공보 일본 특허 공개 2010-157684호 공보 일본 특허 공개 2001-308052호 공보
그러나, 종래방법 중 SPM을 사용하는 방법에서는 과산화수소의 배합비율을 높게 하면 NiPt를 용해할 수 있지만, 그때에 에칭해서는 안 되는 Al도 용해되어 버린다.
또한, 왕수를 사용하는 방법에서는 왕수가 실리사이드막을 상하게 해버린다.
또한, 황산계 산화제로 처리한 후에 염산계 산화제로 처리하는 방법에서는 2단계로 처리하기 때문에 1제 처리와 비교해서 시간이 걸려 조작이 번잡해진다는 문제가 있다.
본 발명은 상기 사정을 배경으로 해서 이루어진 것이며, Al이 존재하고, 실리사이드화 처리가 된 반도체 기판을 세정할 때에 Al이나 실리사이드막을 손상하는 일 없이 효과적으로 세정을 행할 수 있는 반도체 기판의 세정 방법 및 세정 시스템을 제공하는 것을 목적의 하나로 한다.
즉, 본 발명의 반도체 기판의 세정 방법 중, 제 1 본 발명은,
실리콘 기판 상에 Al이 적어도 일부 노출되고, 금속성 물질과 실리사이드화 처리가 된 반도체 기판을 세정하는 방법으로서,
상기 반도체 기판을 N계, S계 및 P계의 극성기 중 어느 하나 이상을 갖는 흡착형 인히비터를 1종 이상 포함하는 제 1 용액에 접촉시킴과 아울러,
상기 반도체 기판을 산화제를 포함하는 황산 용액을 세정 성분으로 하는 제 2 용액으로 세정하는 것을 특징으로 한다.
제 2 본 발명의 반도체 기판의 세정 방법은 상기 제 1 본 발명에 있어서,
세정 시의 산화제 농도가 0.001~2㏖/L인 것을 특징으로 한다.
제 3 본 발명의 반도체 기판의 세정 방법은 상기 제 1 또는 상기 제 2 본 발명에 있어서, 상기 제 1 용액과 상기 제 2 용액은 상기 제 1 용액을 먼저 사용 개시하고, 그 후 상기 제 1 용액의 존재 하에 상기 제 2 용액을 사용하거나 또는 상기 제 1 용액과 상기 제 2 용액을 혼합해서 사용하는 것을 특징으로 한다.
제 4 본 발명의 반도체 기판의 세정 방법은 상기 제 3 본 발명에 있어서, 상기 제 1 용액과 상기 제 2 용액의 혼합은 상기 제 1 용액과 상기 제 2 용액을 상기 반도체 기판에 접촉시키기 전에 혼합해서 혼합 용액으로 하거나, 상기 제 1 용액과 상기 제 2 용액을 각각 별도의 경로로 상기 반도체 기판에 공급해서 상기 반도체 기판 상에서 서로 혼합하는 것을 특징으로 한다.
제 5 본 발명의 반도체 기판의 세정 방법은 상기 제 1 내지 제 4 본 발명 중 어느 하나에 있어서, 상기 금속성 물질이 Ti, V, Cr, Co, Ni, Fe, Zr, Nb, Mo, Pd, Pt, Hf, Ta, W, Ir로 이루어지는 군으로부터 선택되는 어느 1종 이상인 것을 특징으로 한다.
제 6 본 발명의 반도체 기판의 세정 방법은 상기 제 5 본 발명에 있어서, 상기 금속성 물질의 1종이 Pt 또는 그 합금인 것을 특징으로 한다.
제 7 본 발명의 반도체 기판의 세정 방법은 상기 제 6 본 발명에 있어서, 상기 흡착형 인히비터의 적어도 1종이 Pt에 대하여 착화능을 갖는 것을 특징으로 한다.
제 8 본 발명의 반도체 기판의 세정 방법은 상기 제 7 본 발명에 있어서, 상기 흡착형 인히비터의 적어도 1종이 Pt에 대하여 킬레이트화능을 갖는 것을 특징으로 한다.
제 9 본 발명의 반도체 기판의 세정 방법은 상기 제 8 본 발명에 있어서, 상기 흡착형 인히비터의 적어도 1종이 포스폰산기를 갖는 것을 특징으로 한다.
제 10 본 발명의 반도체 기판의 세정 방법은 상기 제 9 본 발명에 있어서, 상기 흡착형 인히비터가 NTMP(Nitrilotris(Methylene Phosphonic Acid)), HEDP(Hydroxyethylidene Diphosphonic Acid), PBTC(Phosphonobutane Tricarboxylic Acid), EDTMP(Ethylene Diamine Tetra(Methylene Phosphonic Acid)) 중 어느 하나인 것을 특징으로 한다.
제 11 본 발명의 반도체 기판의 세정 방법은 상기 제 1 내지 제 10 본 발명 중 어느 하나에 있어서, 상기 흡착형 인히비터의 농도의 총합이 상기 반도체 기판과의 접촉에 있어서 0.0003㏖/L~1.3㏖/L인 것을 특징으로 한다.
제 12 본 발명의 반도체 기판의 세정 방법은 상기 제 1 내지 제 11 본 발명 중 어느 하나에 있어서, 상기 산화제를 포함하는 황산 용액이 황산 전해액, 황산과 과산화수소의 혼합 용액, 황산과 오존의 혼합 용액으로 이루어지는 군으로부터 선택되는 1종 이상인 것을 특징으로 한다.
제 13 본 발명의 반도체 기판의 세정 방법은 상기 제 1 내지 제 12 본 발명 중 어느 하나에 있어서, 상기 제 2 용액 또는 상기 제 1 용액과 상기 제 2 용액의 혼합 용액의 액온을 상기 세정 시에 있어서 35~130℃로 하는 것을 특징으로 한다.
제 14 본 발명의 반도체 기판의 세정 방법은 상기 제 1 내지 제 13 본 발명 중 어느 하나에 있어서, 상기 황산 용액의 농도가 세정 시에 있어서 30~98질량%인 것을 특징으로 한다.
본 발명의 반도체 기판의 세정 시스템 중 제 15 본 발명은,
실리콘 기판 상에 Al이 적어도 일부 노출되고, 금속성 물질과 실리사이드화 처리가 된 반도체 기판을 세정하는 세정부와,
상기 세정부에 배치되며, 세정용의 용액을 상기 세정부로 송출해서 반도체 기판에 접촉시키는 송출부와,
N계, S계, P계의 극성기 중 어느 하나 이상을 갖는 흡착형 인히비터를 1종 이상 포함하는 제 1 용액이 상기 송출부로 이송되는 제 1 용액 이송로와,
산화제를 포함하는 황산 용액을 세정 성분으로 하는 제 2 용액이 상기 송출부로 이송되는 제 2 용액 이송로를 구비하는 것을 특징으로 한다.
제 16 본 발명의 반도체 기판의 세정 시스템은 상기 제 15 본 발명에 있어서,
상기 송출부는 상기 제 1 용액의 송출과, 상기 제 2 용액의 송출을 같은 시기 또는 상기 제 1 용액의 송출을 먼저 개시 가능하게 구성되어 있는 것을 특징으로 한다.
제 17 본 발명의 반도체 기판의 세정 시스템은 상기 제 15 또는 제 16 본 발명에 있어서, 상기 반도체 기판에서의 세정에 있어서 세정용의 용액 중의 산화제 농도가 0.001~2㏖/L가 되도록 구성되어 있는 것을 특징으로 한다.
제 18 본 발명의 반도체 기판의 세정 시스템은 상기 제 15 내지 제 17 본 발명 중 어느 하나에 있어서, 상기 송출부가 상기 제 1 용액 이송로가 접속되는 제 1 용액용 송출부와, 상기 제 2 용액 이송로가 접속되는 제 2 용액용 송출부를 갖고,
상기 제 1 용액용 송출부로부터 송출되는 제 1 용액과 상기 제 2 용액 송출부로부터 송출되는 제 2 용액이 상기 반도체 기판 상에서 혼합되도록 상기 제 1 용액용 송출부와 상기 제 2 용액용 송출부가 배치되어 있는 것을 특징으로 한다.
제 19 본 발명의 반도체 기판의 세정 시스템은 상기 제 15 내지 제 18 본 발명 중 어느 하나에 있어서, 상기 제 1 용액 이송로와 상기 제 2 용액 이송로가 합류해서 상기 송출부에 접속되는 공통 이송로를 구비하는 것을 특징으로 한다.
제 20 본 발명의 반도체 기판의 세정 시스템은 상기 제 19 본 발명에 있어서, 상기 공통 이송로에 개재하여 설치되고, 또는 상기 제 1 용액 이송로와 상기 제 2 용액 이송로가 접속되어서 상기 제 1 용액과 상기 제 2 용액이 혼합되는 혼합조를 갖는 것을 특징으로 한다.
제 21 본 발명의 반도체 기판의 세정 시스템은 상기 제 15 내지 제 20 본 발명 중 어느 하나에 있어서, 상기 송출부에 개재하여 설치되고, 상기 제 1 용액 및 상기 제 2 용액의 한쪽 또는 양쪽 가열하는 가열부를 구비하는 것을 특징으로 한다.
제 22 본 발명의 반도체 기판의 세정 시스템은 상기 제 15 내지 제 21 본 발명 중 어느 하나에 있어서, 상기 세정부가 매엽식인 것을 특징으로 한다.
본 발명에 의하면 제 1 용액의 흡착형 인히비터의 N계, S계 및 P계 중 어느 하나의 극성기가 반도체 기판 상의 Al에 흡착하여 적당한 피막이 형성되어서 Al의 에칭 억제가 이루어지는 것으로 추정된다. 이 반도체 기판에 산화제를 포함하는 황산 용액을 세정제로 하는 제 2 용액이 접촉함으로써 Al의 에칭을 억제한 상태에서 반도체 기판의 세정이 이루어진다. 또한, 본 발명에 있어서 N계, S계, P계의 극성기란 N, S, P이 중심으로 되어 있는 극성이 있는 원자단(아미노기, 포스폰산기 등)을 가리킨다.
상기 작용이 얻어지면 제 1 용액과 제 2 용액의 사용은 단독인지, 혼합 상태인지를 불문한다. 즉, 제 1 용액의 사용을 먼저 개시하고, 그 후 제 2 용액을 사용해도 좋고, 제 1 용액과 제 2 용액을 혼합해서 사용해도 좋다. 또한, 이들을 조합시키도록 해도 좋다. 또한, Al의 에칭이 소정 이상으로 진행되지 않는 단계에서는 제 2 용액을 먼저 사용하고, 그 후 제 1 용액을 사용하는 것도 가능하다.
본 발명에서 세정의 대상이 되는 반도체 기판은 실리콘 기판 상에 Al이 적어도 일부 노출되고, 금속이나 합금 등의 금속성 물질과 실리사이드화 처리가 된 반도체 기판이다. 상기 반도체 기판의 제조 방법은 본 발명으로서는 특별히 한정되는 것은 아니고, 여러 가지 방법으로 제조한 것을 대상으로 할 수 있다. 또한, Al의 존재 형태도 특별히 한정되는 것은 아니다. Al은 전부 또는 일부가 직접 노출하고 있는 것을 들 수 있지만, 또한 Al은 직접 노출하지 않고 보호막 등이 상층에 있고, 용액의 침투에 의해 Al이 용액에 폭로되는 것이어도 좋다. 또한, 본 발명에 있어서의 실리콘 기판은 기판 표면에 적어도 일부 실리콘이 노출되어 있는 것을 가리키고, 기판 상에 퇴적물이 적층되어 있어도 좋다.
본 발명에서 사용하는 제 2 용액은 산화제를 포함하는 황산 용액을 세정 성분으로 하는 것이며, 이들에 의해 제 2 용액이 구성되는 것이나, 다른 염산, 질산 등의 성분을 포함하는 것이어도 좋다.
산화제를 포함하는 황산 용액으로서는 황산 전해액, 황산과 과산화수소의 혼합 용액, 황산과 오존의 혼합 용액 등을 선택할 수 있다. 또한, 혼합 용액에 있어서 황산 전해액을 포함하는 것이어도 좋다.
또한, 과황산으로서는 퍼옥소 2황산과 퍼옥소 1황산이 예시되고 어느 한쪽 또는 양쪽이 혼합한 것이어도 좋다. 이때 산화제로서는 과황산과 과황산의 자기 분해에 따라 발생하는 과산화수소가 거의 전량을 차지한다.
산화제는 세정 시에 있어서 0.001~2㏖/L의 농도를 갖고 있는 것이 바람직하다.
세정 시 농도로서는 후술하는 제 1 용액과 혼합한 상태에서는 혼합 용액에 있어서의 농도가 상당한다.
산화제 농도 0.001㏖/L 미만에서는 세정력이 부족하고, 산화제 농도가 2㏖/L를 초과하면 에칭 레이트가 높아져버려 실용이 곤란하다. 또한, 일시적으로 제 1 용액과 함께 반도체 기판에 접촉하고, 또한 일시적으로 제 2 용액만이 반도체 기판에 접촉할 경우, 각각의 경우에서 상기 산화제 농도를 충족시키는 것이 바람직하다.
황산 용액은 세정 시에 있어서의 황산 농도가 30~98질량%가 되도록 설정하는 것이 바람직하고, 60질량% 이상으로 하는 것이 보다 고온에서 세정할 수 있다는 이유에서 보다 바람직하다.
세정 시 농도로서는 후술하는 제 1 용액과 혼합한 상태에서는 혼합 용액에 있어서의 농도가 상당한다.
제 1 용액은 N계, S계 및 P계의 극성기 중 어느 하나 이상을 갖는 흡착형 인히비터를 1종 이상 포함하는 용액이다. 이 흡착형 인히비터로서는 착화능, 특히 킬레이트화능을 갖는 것이 바람직하고, 포스폰산기를 포함하는 것을 들 수 있고, 예를 들면 NTMP(Nitrilotris(Methylene Phosphonic Acid)), HEDP(Hydroxyethylidene Diphosphonic Acid), PBTC(Phosphonobutane Tricarboxylic Acid), EDTMP(Ethylene Diamine Tetra(Methylene Phosphonic Acid))의 1종 또는 2종 이상이 예시된다.
또한, 흡착형 인히비터는 반도체에 접촉시킬 때에 흡착형 인히비터 농도의 총합이 0.0003㏖/L~1.3㏖/L가 되도록 조정하는 것이 바람직하다.
흡착형 인히비터 농도로서는 제 2 용액과 혼합한 상태에서는 혼합 용액에 있어서의 농도가 상당하고, 제 1 용액 단독으로 반도체 기판에 공급하고 있는 경우에는 제 1 용액에 있어서의 농도가 상당한다.
또한, 일시적으로 제 1 용액만이 반도체 기판에 접촉하고, 또한 일시적으로 제 2 용액과 함께 반도체 기판에 접촉할 경우, 각각의 경우에서 상기 흡착형 인히비터 농도를 충족시키는 것이 바람직하다.
제 1 용액과 제 2 용액은 시기를 달리해서 제 1 용액이 먼저 사용 개시되고, 그 후에 제 2 용액이 사용되어서 각각 반도체 기판에 접촉시킬 수 있다. 이 경우, 제 1 용액의 접촉 도중에 제 2 용액을 반도체 기판에 접촉시키도록 해도 좋고, 또한 제 1 용액과 제 2 용액을 같은 시기에 반도체 기판에 접촉시키도록 해도 좋다.
또한, 제 1 용액과 제 2 용액을 혼합할 경우, 혼합 위치는 세정하는 반도체 기판 상으로 할 수 있고, 또한 세정보다 사전에 미리 제 1 용액과 제 2 용액을 라인 혼합하거나 또는 혼합조 등의 조 중에서 혼합하고 있어도 좋다.
요컨대, 반도체 기판을 세정할 때에 양쪽 액이 혼합되어서 반도체 기판에 접촉하는 것이면 좋다. 이 경우에는 흡착형 인히비터가 실리사이드화용으로 형성한 막과 접촉할 때까지 소비되는 것을 피하기 위해서 제 1 용액과 제 2 용액을 혼합해서 액온 35℃ 이상으로 한 후, 10분(바람직하게는 5분) 이내에 세정에 제공하는 것이 바람직하다. 또한, 제 2 용액으로서 황산 전해액을 사용할 경우, 전해 셀이나 전해액 저류조나 그 순환 라인에 포스폰산기를 갖는 흡착형 인히비터가 혼입하면 악영향을 미치기 때문에 황산 전해액이 사용측에 공급되는 과정에서 혼합하는 것이 바람직하다.
반도체 기판에 접촉시키는 혼합 용액은 액온을 35℃ 이상, 바람직하게는 40℃ 이상의 온도로 해서 상기 반도체 기판에 접촉시키는 것이 바람직하다.
이것은 35℃ 미만에서는 세정 능력이 부족하며, 40℃ 이상이면 세정 능력은 거의 충분하기 때문이다. 한편, 액온의 상한은 130℃ 이하의 온도로 할 수 있지만, 에너지 효율이나 에칭 레이트의 점으로부터 110℃ 이하의 온도인 것이 보다 바람직하다.
또한, 액온을 조정할 경우, 반도체 기판에 혼합한 용액을 접촉시킬 때에 상기 온도를 갖는 것으로 한다.
또한, 세정은 배치식이어도 매엽식이어도 상관없지만, 접촉 효율의 점에서 매엽식인 편이 보다 바람직하다.
(발명의 효과)
즉, 본 발명에 의하면 N계, S계 및 P계의 극성기 중 어느 하나 이상을 갖는 흡착형 인히비터를 1종 이상 포함하는 용액과 산화제를 포함하는 황산 용액의 사용에 의해 반도체 기판 상의 Al이나 실리사이드막을 손상하는 일 없이 반도체 기판을 효과적으로 세정할 수 있다.
도 1은 본 발명의 일실시형태의 반도체 기판 세정 시스템을 도시한 도면이다.
도 2는 마찬가지로 다른 실시형태의 반도체 기판 세정 시스템을 도시한 도면이다.
도 3은 마찬가지로 또다른 실시형태의 반도체 기판 세정 시스템을 도시한 도면이다.
도 4는 마찬가지로 또다른 실시형태의 반도체 기판 세정 시스템을 도시한 도면이다.
도 5는 마찬가지로 또다른 실시형태의 반도체 기판 세정 시스템을 도시한 도면이다.
(실시형태 1)
이하에 본 발명의 일실시형태의 반도체 기판 세정 시스템(1)을 도 1에 의거하여 설명한다.
반도체 기판 세정 시스템(1)은 본 발명의 세정부에 상당하는 매엽식 세정기(2)와, 산화제(이 형태에서는 과황산)를 포함하는 황산 용액을 저류하는 황산 용액 저류조(4)와, N계, S계 및 P계의 극성기 중 어느 하나 이상을 갖는 흡착형 인히비터(이 형태에서는 포스폰산기를 갖는 흡착형 인히비터)를 포함하는 용액을 저류하는 흡착형 인히비터 용액 저류조(10)를 구비하고 있다. 과황산을 포함하는 황산 용액은 제 2 용액에 상당하고, 포스폰산기를 갖는 흡착형 인히비터를 포함하는 용액은 제 1 용액에 상당한다.
매엽식 세정기(2)는 반도체 기판 지지대(3)를 구비하고 있고, 반도체 기판 지지대(3)는 도시하지 않는 구동 장치에 의해 회전 구동이 가능하게 되어 있다. 매엽식 세정기(2)는 본 발명의 세정부에 상당하고, 반도체 기판 지지대(3)에 지지된 반도체 기판(100)에 세정용의 용액을 송출하는 송출 노즐(30)을 구비하고 있다. 송출 노즐(30)은 본 발명의 송출부에 상당하고, 세정용의 용액을 반도체 기판(100)에 분무, 적하하거나 또는 유하한다. 또한, 적하, 유하에서는 압력을 부여해서 반도체 기판(100)에 용액을 분사하는 것이어도 좋다.
황산 용액 저류조(4)는 황산 용액 이송로(5)가 접속되어 있다. 황산 용액 이송로(5)는 제 2 용액 이송로에 상당한다. 또한, 흡착형 인히비터 용액 저류조(10)는 흡착형 인히비터 용액 이송로(11)가 접속되어 있다. 흡착형 인히비터 용액 이송로(11)는 제 1 용액 이송로에 상당한다. 황산 용액 이송로(5)는 송액 펌프(6)가 개재하여 설치되고, 그 하류측에 이송되는 황산 용액을 일과식으로 가열하는 히터(7)가 개재하여 설치되어 있다. 히터(7)는 본 발명의 가열부에 상당한다. 포스폰산기를 갖는 흡착형 인히비터 용액 이송로(11)에는 송액 펌프(12)가 개재하여 설치되어 있다.
황산 용액 이송로(5)와 흡착형 인히비터 용액 이송로(11)는 히터(7) 및 송액 펌프(12)의 하류측에서 합류해서 공통되는 공통 이송로(20)를 구성하고 있고, 공통 이송로(20)의 하류단은 송출 노즐(30)에 접속되어 있다.
이어서, 반도체 기판 세정 시스템(1)을 사용한 반도체 기판 세정 방법을 이하에 설명한다.
우선, 실리콘 기판 상에 Al이 일부 노출되고, Ni와 Pt에 의해 실리사이드화 처리가 된 반도체 기판(100)을 반도체 기판 지지대(3)에 지지한다. 반도체 기판(100)은, 예를 들면 Al이 존재하는 실리콘 기판 상에 금속막을 형성하고, 상기 실리콘 기판에 대하여 어닐 처리를 행해서 실리콘 기판 상에 금속을 포함하는 실리사이드층을 형성한 것을 사용할 수 있다.
단, 본 발명으로서는 반도체 기판(100)의 제조 방법이 이것에 한정되는 것은 아니고, 실리콘 기판 상에 Al이 적어도 일부 노출되고, 금속성 물질(금속, 합금)에 의해 실리사이드화 처리가 된 반도체 기판이면 세정 대상으로 할 수 있다.
또한, 본 실시형태에서 적합한 대상예는 Al의 막두께가 60㎚ 이하(바람직하게는 30㎚ 이하), 실리사이드층의 두께가 60㎚ 이하(바람직하게는 25㎚ 이하), 게이트 폭이 45㎚ 이하(바람직하게는 30㎚ 이하)인 케이스이다. Al의 막두께나 게이트 폭이 작을수록 허용할 수 있는 Al 에칭의 양이 보다 작아지기 때문이다. 단, 본 발명에서 대상이 되는 반도체 기판이 이것에 한정되는 것은 아니다.
또한, 황산 용액 저류조(4)에는 후술하는 포스폰산기를 갖는 흡착형 인히비터 용액의 혼합에 의해 얻어지는 용액에 있어서 적어도 과황산을 포함하는 산화제의 농도가 0.001~2㏖/L가 되고, 황산 농도가 30~98질량%가 되도록 조정한 황산 용액을 수용한다.
산화제를 포함하는 황산 용액은 배치식으로 황산 용액 저류조(4)에 저류하는 것이어도 좋고, 또한 소비량에 상응해서 연속해서 산화제를 포함하는 황산 용액을 보충하는 것이어도 좋다. 산화제로서 과황산을 포함하는 황산 용액은 적합하게는 황산 전해액에 의해 효율 좋게 보충할 수 있다.
한편, 흡착형 인히비터 용액 저류조(10)에는 상기 과황산을 포함하는 황산 용액의 혼합에 의해 얻어지는 용액에 있어서 포스폰산기를 갖는 흡착형 인히비터의 농도의 총합이 0.0003㏖/L~1.3㏖/L가 되도록 조정한다. 포스폰산기를 갖는 흡착형 인히비터로서는, 예를 들면 NTMP(Nitrilotris(Methylene Phosphonic Acid)), HEDP(Hydroxyethylidene Diphosphonic Acid), PBTC(Phosphonobutane Tricarboxylic Acid), EDTMP(Ethylene Diamine Tetra(Methylene Phosphonic Acid))의 1종 또는 2종 이상을 적합하게 사용할 수 있다.
반도체 기판(100)의 세정에 있어서는 반도체 기판 지지대(3)를 회전 구동해서 반도체 기판(100)을 회전 지지함과 아울러, 황산 용액 저류조(4) 내의 과황산을 포함하는 황산 용액을 송액 펌프(6)에 의해 황산 용액 이송로(5)를 통해 소정의 유량으로 송액하고, 흡착형 인히비터 용액 저류조(10) 내의 포스폰산기를 갖는 흡착형 인히비터를 포함하는 용액을 송액 펌프(12)에 의해 흡착형 인히비터 용액 이송로(11)를 통해서 소정의 유량으로 송액한다. 양쪽 액은 양쪽 이송로가 합류하는 공통 이송로(20)에서 혼합된다. 또한, 황산 용액의 유량과, 포스폰산기를 갖는 흡착형 인히비터 용액의 유량은 양쪽 액이 혼합되었을 때에 소정의 혼합비가 되며, 또한 혼합된 용액의 유량이 소정량이 되도록 설정한다.
또한, 본 실시형태에서는 황산 용액 이송로(5)에서 이송되는 과황산을 포함하는 황산 용액은 합류 전에 히터(7)로 일과식으로 가열한다. 가열 온도는 포스폰산기를 갖는 흡착형 인히비터 용액의 혼합 후, 반도체 기판(100)에 접촉시킬 때에 액온이 35~130℃의 온도가 되도록 조정한다. 또한, 본 실시형태에서는 황산 용액만을 가열하고 있지만, 포스폰산기를 갖는 흡착형 인히비터 용액 이송로(11)에 히터를 설치해서 포스폰산기를 갖는 흡착형 인히비터 용액을 가열하도록 해도 좋고, 공통 이송로(20)에서 가열하도록 해도 좋다. 어느 경우나 반도체 기판(100) 상에서 액온이 35~130℃의 온도가 되도록 조정하는 것이 바람직하다.
과황산을 포함하는 황산 용액과 포스폰산기를 갖는 흡착형 인히비터를 포함하는 용액은 혼합 용액에 있어서 산화제의 농도가 0.001~2㏖/L, 포스폰산기를 갖는 흡착형 인히비터의 총합의 농도가 0.0003㏖/L~1.3㏖/L, 황산 농도가 30~98질량%, 액온이 35~130℃인 상태에서 송출 노즐(30)로부터 송출되어서 반도체 기판(100)에 접촉하여 반도체 기판(100)의 세정이 행해진다. 또한, 과황산을 포함하는 황산 용액과 포스폰산기를 갖는 흡착형 인히비터 용액은 혼합 상태에서 액온 35℃ 이상에 도달한 시점으로부터 10분 이내(바람직하게는 5분) 이내에 반도체 기판(100)에 접촉하도록 송액 속도 및 공통 이송로(20)의 길이를 정하는 것이 바람직하다.
이때에 Al의 에칭 레이트가 200Å/min 이하, 바람직하게는 150Å/min 이하가 되는 조건에서 세정하고, 또한 세정 시간이 120초 이내 정도, 바람직하게는 100초 이내가 되는 조건에서 세정을 하는 것이 바람직하다.
상기 세정에 있어서의 작용의 상세를 이하에 설명한다.
<NiPt 박리>
본 반응의 메커니즘은 명백하게는 되어 있지 않지만 이하와 같이 추정된다.
과황산과 실리콘 기판의 표면의 NiPt(실리사이드 잔사)가 접촉함으로써 Ni뿐만 아니라 Pt를 강하게 이온화함으로써 잔사 금속을 제거할 수 있다. 그때에 흡착형 인히비터의 작용에 의해 이온화해서 기판으로부터 제거된 잔사 금속의 재부착을 방지할 수 있는 것으로 추정된다.
흡착형 인히비터가 착화능을 갖는 종류의 것이면 과황산과 흡착형 인히비터가 반응하고, 그 반응물이 NiPt에 접촉함으로써 착체를 만들어 NiPt의 제거율이 향상되는 것으로 생각된다. 마찬가지의 이유로 흡착형 인히비터가 킬레이트화능을 갖는(배위자의 배위좌가 복수; 예를 들면 화합물 내에 포스폰산기를 갖는다) 것이 보다 바람직하다.
Al의 노출 상태에도 의하지만 흡착형 인히비터는 소정의 액온 35℃ 이상이면 0.0003㏖/L정도의 저농도에서도 충분히 NiPt 제거를 촉진시킬 수 있다.
<Al 에칭 억제>
본 반응의 메커니즘은 명백하게는 되어 있지 않지만 이하와 같이 추정된다.
흡착형 인히비터를 포함하는 세정액을 사용함으로써 흡착형 인히비터의 극성기를 구성하는 전기 음성도가 큰 N, S, P의 원자가 반도체 기판 상의 Al에 흡착해서 타단의 비극성기를 구성하는 탄화수소기가 액측에 노출하는 형태로 흡착 피막을 형성함으로써 세정액에 의한 Al의 에칭을 억제하면서 기판 세정을 행할 수 있는 것으로 생각된다. 단, 흡착 피막은 과황산의 산화력에 의해 박리되어 가므로 과황산에 의한 기판 세정 시에는 흡착형 인히비터를 혼합 상태에서 행하고, 항상 흡착 피막을 재생하면서 기판 세정을 행함으로써 Al 에칭 억제의 효과가 계속해서 얻어지는 것으로 생각된다.
또한, 상기와 같이 NiPt의 제거 성능을 향상시킴으로써 산화제 농도나 세정액의 온도를 낮게 억제하면서 기판 세정을 행할 수 있기 때문에 Al의 에칭을 더 억제할 수 있는 것으로 생각된다.
단, 흡착형 인히비터가 착화능을 갖는 것일 때에는 과황산과 흡착형 인히비터의 반응물이 잔사 금속뿐만 아니라 Al과도 착체를 형성해서 에칭하기 쉬워지므로 흡착형 인히비터를 과잉으로 첨가하지 않도록, 예를 들면 1.3㏖/L 이하가 되도록 첨가량을 적절하게 억제하는 것이 바람직하다.
<실리사이드 대미지의 억제>
또한, NiPt를 박리할 수 있는 용액으로서 왕수가 있지만, 왕수는 실리사이드를 손상시키는 원인이 되는 Cl이 고농도이기 때문에 실리사이드를 손상시켜버린다. 그러나, 본 실시형태의 혼합 용액은 포스폰산기를 갖는 흡착형 인히비터이기 때문에 실리사이드의 대미지를 억제할 수 있다.
<처리 시간의 단축>
본 실시형태는 1단으로 처리할 경우, 2단으로 처리하는 것보다 시간을 단축할 수 있어 장치나 조작도 단순해진다.
(실시형태 2)
이어서, 실시형태 2를 도 2에 의거하여 설명한다. 또한, 실시형태 1과 마찬가지의 구성에 대해서는 동일 부호를 붙이고 있고, 그 설명을 생략하거나 또는 간략화한다.
반도체 기판 세정 시스템(1a)은 매엽식 세정기(2)와 황산 용액 저류조(4)와 흡착형 인히비터 용액 저류조(10)를 구비하고 있다.
황산 용액 저류조(4)에는 황산 용액 이송로(5)가 접속되고, 흡착형 인히비터 용액 저류조(10)에는 흡착형 인히비터 용액 이송로(11)가 접속되어 있다. 황산 용액 이송로(5)와 흡착형 인히비터 용액 이송로(11)는 합류하여 공통되는 공통 이송로(20)를 구성하고 있고, 공통 이송로(20)의 하류단은 송출 노즐(30)에 접속되어 있다. 황산 용액 이송로(5)에는 공통 이송로(20)의 상류측에 송액 펌프(6)가 개재하여 설치되고, 흡착형 인히비터 용액 이송로(11)에는 공통 이송로(20)의 상류측에 송액 펌프(12)가 개재하여 설치되어 있다. 또한, 황산 용액 저류조(4)에는 저류되어 있는 과황산을 포함하는 황산 용액을 가열하는 히터(8)가 설치되어 있다.
이어서, 반도체 기판 세정 시스템(1a)을 사용한 반도체 기판 세정 방법을 이하에 설명한다.
우선, 실시형태 1과 마찬가지로 반도체 기판(100)을 매엽식 세정기(2)의 반도체 기판 지지대(3)에 지지한다.
황산 용액 저류조(4)에는 실시형태 1과 마찬가지로 혼합 용액의 상태에서 산화제의 농도가 0.001~2㏖/L가 되고, 황산 농도가 30~98질량%가 되도록 조정한 황산 용액을 수용한다. 흡착형 인히비터 용액 저류조(10)에는 실시형태 1과 마찬가지로 혼합 용액의 상태에서 포스폰산기를 갖는 흡착형 인히비터의 농도의 총합이 0.0003㏖/L~1.3㏖/L가 되도록 조정한다.
반도체 기판(100)의 세정에 있어서는 반도체 기판 지지대(3)를 회전 구동해서 반도체 기판(100)을 회전 지지함과 아울러, 황산 용액 저류조(4) 내의 과황산을 포함하는 황산 용액을 송액 펌프(6)에 의해 황산 용액 이송로(5)를 통해서 소정의 유량으로 송액하고, 흡착형 인히비터 용액 저류조(10) 내의 포스폰산기를 갖는 흡착형 인히비터 용액을 송액 펌프(12)에 의해 흡착형 인히비터 용액 이송로(11)를 통해서 소정의 유량으로 송액하고, 양쪽 이송로가 합류하는 공통 이송로(20)에서 양쪽 액을 혼합한다. 또한, 황산 용액의 유량과, 포스폰산기를 갖는 흡착형 인히비터 용액의 유량은 상기 실시형태 1과 마찬가지로 양쪽 액이 혼합되었을 때에 소정의 혼합비가 되며, 또한 혼합된 용액의 유량이 소정량이 되도록 설정한다.
또한, 과황산을 포함하는 황산 용액은 황산 용액 저류조(4) 내에서 히터(8)로 가열하여 반도체 기판(100)에 접촉시킬 때에 액온이 35~130℃의 온도가 되도록 조정한다.
과황산을 포함하는 황산 용액과 포스폰산기를 갖는 흡착형 인히비터 용액은 혼합된 용액에 있어서 산화제의 농도가 0.001~2㏖/L, 포스폰산기를 갖는 흡착형 인히비터의 총합의 농도가 0.0003㏖/L~1.3㏖/L, 황산 농도가 30~98질량%, 액온이 35~130℃인 상태에서 송출 노즐(30)로부터 송출되어서 반도체 기판(100)에 접촉하여 반도체 기판(100)의 세정이 행해진다. 또한, 과황산을 포함하는 황산 용액과 포스폰산기를 갖는 흡착형 인히비터 용액은 공통 이송로(21)의 혼합 용액이 액온 35℃ 이상이 된 시점으로부터 10분 이내(바람직하게는 5분 이내)에 반도체 기판(100)에 접촉하도록 송액 속도 및 공통 이송로(20)의 길이를 정하는 것이 바람직하다.
이때에 Al의 에칭 레이트가 200Å/min 이하, 바람직하게는 150Å/min 이하가 되는 조건에서 세정하고, 또한 세정 시간이 120초 이내 정도, 바람직하게는 100초 이내가 되는 조건에서 세정을 하는 것이 바람직하다.
(실시형태 3)
이어서, 실시형태 3을 도 3에 의거하여 설명한다. 또한, 실시형태 1과 마찬가지의 구성에 대해서는 동일 부호를 붙이고 있고, 그 설명을 생략하거나 또는 간략화한다.
반도체 기판 세정 시스템(1b)은 매엽식 세정기(2)와 황산 용액 저류조(4)와 흡착형 인히비터 용액 저류조(10)를 구비하고 있다.
황산 용액 저류조(4)에는 황산 용액 이송로(5)가 접속되고, 흡착형 인히비터 용액 저류조(10)에는 흡착형 인히비터 용액 이송로(11)가 접속되어 있다. 황산 용액 이송로(5)와 흡착형 인히비터 용액 이송로(11)는 합류하여 공통되는 공통 이송로(21)를 구성하고 있고, 공통 이송로(21)의 하류단은 송출 노즐(30)에 접속되어 있다. 황산 용액 이송로(5)에는 공통 이송로(21)보다 상류측에 송액 펌프(6)가 개재하여 설치되고, 흡착형 인히비터 용액 이송로(11)에는 공통 이송로(21)보다 상류측에 송액 펌프(12)가 개재하여 설치되어 있다. 또한, 공통 이송로(21)에는 송액 되는 혼합 용액을 가열하는 히터(7)가 개재하여 설치되어 있다.
이어서, 반도체 기판 세정 시스템(1b)을 사용한 반도체 기판 세정 방법을 이하에 설명한다.
우선, 실시형태 1과 마찬가지로 반도체 기판(100)을 매엽식 세정기(2)의 반도체 기판 지지대(3)에 지지한다.
황산 용액 저류조(4)에는 실시형태 1과 마찬가지로 혼합 용액의 상태에서 산화제의 농도가 0.001~2㏖/L가 되고, 황산 농도가 30~98질량%가 되도록 조정한 황산 용액을 수용한다. 흡착형 인히비터 용액 저류조(10)에는 실시형태 1과 마찬가지로 혼합 용액의 상태에서 포스폰산기를 갖는 흡착형 인히비터의 농도의 총합이 0.0003㏖/L~1.3㏖/L가 되도록 조정한다.
반도체 기판(100)의 세정에 있어서는 반도체 기판 지지대(3)를 회전 구동해서 반도체 기판(100)을 회전 지지함과 아울러, 황산 용액 저류조(4) 내의 과황산을 포함하는 황산 용액을 송액 펌프(6)에 의해 황산 용액 이송로(5)를 통해서 소정의 유량으로 송액하고, 흡착형 인히비터 용액 저류조(10) 내의 포스폰산기를 갖는 흡착형 인히비터 용액을 송액 펌프(12)에 의해 흡착형 인히비터 용액 이송로(11)를 통해서 소정의 유량으로 송액하고, 양쪽 이송로가 합류하는 공통 이송로(21)에서 양쪽 액을 혼합한다. 또한, 황산 용액의 유량과, 포스폰산기를 갖는 흡착형 인히비터 용액의 유량은 상기 실시형태 1과 마찬가지로 양쪽 액이 혼합되었을 때에 소정의 혼합비가 되며, 또한 혼합된 용액의 유량이 소정량이 되도록 설정한다.
또한, 공통 이송로(21)를 통해서 이송되는 과황산을 포함하는 황산 용액과 포스폰산기를 갖는 흡착형 인히비터 용액의 혼합 용액은 히터(7)로 일과식으로 가열하여 반도체 기판(100)에 접촉시킬 때에 액온이 35~130℃의 온도가 되도록 조정한다. 또한, 본 실시형태에서는 가열 온도도 이 범위의 온도로 할 수 있다.
과황산을 포함하는 황산 용액과 포스폰산기를 갖는 흡착형 인히비터 용액은 혼합된 용액에 있어서 산화제의 농도가 0.001~2㏖/L, 포스폰산기를 갖는 흡착형 인히비터의 총합의 농도가 0.0003㏖/L~1.3㏖/L, 황산 농도가 30~98질량%, 액온이 35~130℃인 상태에서 송출 노즐(30)로부터 송출되어서 반도체 기판(100)에 접촉하여 반도체 기판(100)의 세정이 행해진다. 또한, 과황산을 포함하는 황산 용액과 포스폰산기를 갖는 흡착형 인히비터 용액은 공통 이송로(21)의 혼합 용액이 액온 35℃ 이상이 된 시점으로부터 10분 이내(바람직하게는 5분 이내)에 반도체 기판(100)에 접촉하도록 송액 속도 및 공통 이송로(21)의 길이를 정하는 것이 바람직하다.
이때에 Al의 에칭 레이트가 200Å/min 이하, 바람직하게는 150Å/min 이하가 되는 조건에서 세정하고, 또한 세정 시간이 120초 이내 정도, 바람직하게는 100초 이내가 되는 조건에서 세정을 하는 것이 바람직하다.
(실시형태 4)
이어서, 실시형태 4의 반도체 기판 세정 시스템(1c)을 도 4에 의거하여 설명한다. 또한, 실시형태 1과 마찬가지의 구성에 대해서는 동일 부호를 붙이고 있고, 그 설명을 생략하거나 또는 간략화한다.
이 실시형태에서는 황산 용액 이송로(5)와 흡착형 인히비터 용액 이송로(11)를 혼합조(25)에 접속하고, 혼합조(25)에 접속된 공통 이송로(22)를 송출 노즐(30)에 접속한 것이다. 혼합조(25)에는 혼합조 히터(26)가 설치되고, 공통 이송로(22)에는 히터(7)가 개재하여 설치되어 있다.
이 실시형태 4에서는 혼합조(25)에서 소정의 혼합비가 얻어지도록 황산 용액 저류조(4)로부터 송액 펌프(6)에 의해 황산 용액 이송로(5)를 통해서 과황산을 포함하는 황산 용액을 혼합조(25)로 이송하고, 흡착형 인히비터 용액 저류조(10)로부터 송액 펌프(12)에 의해 흡착형 인히비터 용액 이송로(11)를 통해서 포스폰산기를 갖는 흡착형 인히비터 용액을 혼합조(25)로 이송한다.
혼합조(25) 내의 용액은 산화제의 농도가 0.001~2㏖/L, 포스폰산기를 갖는 흡착형 인히비터의 총합의 농도가 0.0003㏖/L~1.3㏖/L, 황산 농도가 30~98질량%가 되도록 조정한다. 조정은 황산 용액 저류조(4) 내의 황산 용액의 산화제 농도, 황산 농도 및 송액량, 포스폰산기를 갖는 흡착형 인히비터 용액 저류조(10) 내의 포스폰산기를 갖는 흡착형 인히비터의 농도 및 송액량에 의해 행할 수 있다.
혼합조(25)의 용액은 필요에 따라 혼합조 히터(26)로 가열하고, 송액 펌프(23)에 의해 공통 이송로(22)를 통해서 이송한다. 이때에 히터(7)에 의해 혼합 용액을 일과식으로 가열하여 반도체 기판(100)에 접촉시킬 때의 액온을 35~130℃로 조정한다. 용액이 혼합조 히터(26)에 의해 가열되어 있으면 히터(7)의 가열 부담을 경감할 수 있다. 단, 혼합조(25)에서의 가열 온도는 과황산이나 황산 할로겐 화합물의 자기분해가 지나치게 진행되지 않도록 50℃ 이하로 억제하는 것이 바람직하다. 혼합 용액이 반도체 기판(100)과 접촉함으로써 반도체 기판(100)의 세정이 행해진다.
이때에 Al의 에칭 레이트가 200Å/min 이하, 바람직하게는 150Å/min 이하가 되는 조건에서 세정하고, 또한 세정 시간이 120초 이내 정도, 바람직하게는 100초 이내가 되는 조건에서 세정을 하는 것이 바람직하다.
또한, 과황산을 포함하는 황산 용액과 포스폰산기를 갖는 흡착형 인히비터 용액은 혼합조(25)에서 혼합된 후, 히터(7)에 통액되어 가열 개시한 시점으로부터 10분 이내(바람직하게는 5분 이내)에 반도체 기판(100)에 접촉하도록 혼합조(25)의 조 용량이나, 혼합조(25)로부터의 송액 속도 및 공통 이송로(22)의 길이를 정하는 것이 바람직하다. 히터(7)에서는 급속 가열에 의해 용액이 통액되어 가열 개시되면 즉시 35℃ 이상의 소정의 액온이 된다.
(실시형태 5)
상기 각 실시형태 1~4에서는 과황산을 포함하는 황산 용액과 포스폰산기를 갖는 흡착형 인히비터 용액을 혼합한 후, 이송해서 반도체 기판(100)에 접촉시키는 것으로 해서 설명했지만, 과황산을 포함하는 황산 용액과 포스폰산기를 갖는 흡착형 인히비터 용액이 별도의 경로로 이송되어 반도체 기판(100) 상에서 서로 혼합되도록 해도 좋다.
이 실시형태 5의 반도체 기판 세정 시스템(1d)을 도 5에 의거하여 설명한다. 또한, 실시형태 1과 마찬가지의 구성에 대해서는 동일 부호를 붙이고 있고, 그 설명을 생략하거나 또는 간략화한다.
이 실시형태에서는 실시형태 1~4와 마찬가지로 황산 용액 저류조(4)와 흡착형 인히비터 용액 저류조(10)를 구비하고, 황산 용액 저류조(4)에 수용되는 과황산을 포함하는 황산 용액의 산화제 농도, 황산 농도가 조정되어 흡착형 인히비터 용액 저류조(10)에 수용되는 포스폰산기를 갖는 흡착형 인히비터의 총 이온 농도가 조정된다.
황산 용액 저류조(4)에 접속된 황산 용액 이송로(5)의 하류단에는 황산 용액 송출 노즐(31)이 접속되고, 흡착형 인히비터 용액 저류조(10)에 접속된 흡착형 인히비터 용액 이송로(11)의 하류단에는 흡착형 인히비터 용액 송출 노즐(32)이 접속되어 있다. 황산 용액 송출 노즐(31)과 흡착형 인히비터 용액 송출 노즐(32)은 송출된 각각의 용액이 반도체 기판(100) 상에서 효율 좋게 서로 혼합되도록 부착 위치나 부착 각도를 설정하는 것이 바람직하다. 황산 용액 송출 노즐(31)은 제 2 용액 송출 노즐에 상당하고, 흡착형 인히비터 용액 송출 노즐(32)은 제 1 용액 송출 노즐에 상당한다.
또한, 소정의 혼합비가 얻어지도록 황산 용액 이송로(5)를 통해서 이송되는 과황산을 포함하는 황산 용액과, 흡착형 인히비터 용액 이송로(11)를 통해서 이송되는 포스폰산기를 갖는 흡착형 인히비터 용액이 소정의 혼합비로 서로 혼합되고, 송출되는 용액의 총량이 소정량이 되도록 각 용액의 유량을 결정한다.
이 실시형태에 있어서도 반도체 기판(100) 상에 송액된 각 용액은 반도체 기판(100) 상에서 서로 혼합되고, 상기 각 실시형태와 마찬가지로 Al의 에칭이 억제되면서 반도체 기판(100)의 세정을 양호하게 행할 수 있다. 이 형태에서는 제 1 용액과 제 2 용액이 혼합하는 공정과, 혼합 용액을 반도체 기판에 접촉시켜서 세정하는 공정이 동일 공정에서 행해진다. 또한, 황산 용액 송출 노즐(31)로부터의 과황산을 포함하는 황산 용액의 송출 완료 시와, 흡착형 인히비터 용액 송출 노즐(32)로부터의 포스폰산기를 갖는 흡착형 인히비터 용액의 송출 완료 시를 다른 것으로 해도 좋다. 예를 들면, 흡착형 인히비터 용액 송출 노즐(32)로부터의 포스폰산기를 갖는 흡착형 인히비터 용액의 송출을 먼저 완료하고, 그 후 황산 용액 송출 노즐(31)로부터의 과황산을 포함하는 황산 용액의 송출을 단독으로 행하고, 그 후 과황산을 포함하는 황산 용액의 송출을 완료해도 좋다.
또한, 상기 실시형태 5에서는 황산 용액 송출 노즐(31)과 흡착형 인히비터 용액 송출 노즐(32)로부터 각각 과황산을 포함하는 황산 용액과 포스폰산기를 갖는 흡착형 인히비터 용액이 같은 시기에 송출되는 것으로서 설명했지만, 이들 송출에 시간차를 설정하도록 해도 좋다.
예를 들면, 우선 흡착형 인히비터 용액 송출 노즐(32)로부터 포스폰산기를 갖는 흡착형 인히비터 용액을 소정량 송출하고, 그 후 황산 용액 송출 노즐(31)로부터 과황산을 포함하는 황산 용액을 소정량 송출해서 반도체 기판(100)의 세정을 행할 수 있다. 이때에는 흡착형 인히비터 용액 송출 노즐(32)로부터의 송출을 계속한 채로 황산 용액 송출 노즐(31)로부터의 송출을 개시한다.
또한, 상기 각 실시형태에서는 세정부로서 매엽식의 것을 설명했지만, 본 발명으로서는 배치식의 것이어도 좋다. 매엽식의 세정부는 반도체 기판 1매 또는 수매씩을 세정하는 것이며, 특히 세정용의 용액을 반도체 기판에 분무, 적하, 유출하는 것 등이 예시된다. 배치식의 세정부는 복수매의 반도체 기판을 세정하는 것이며, 세정용의 용액을 저장한 세정조에 반도체 기판을 소정 시간 침지하는 것이 예시된다.
실시예 1
이하에 본 발명의 실시예 및 비교예를 나타낸다. 또한, 실시예 및 비교예에서는 도 2에 나타내는 반도체 기판 세정 시스템(1a) 또는 도 4, 도 5에 나타내는 반도체 기판 세정 시스템(1c, 1d)을 사용해서 세정을 행했다.
또한, 각 세정에서는 혼합액은 가열 및 혼합이 이루어진 후, 즉시(10분 이내에) 하기하는 솔리드 웨이퍼에 대하여 접촉하는 세정에 공급된다.
또한, 이하에서는 NiPt 제거율이 95% 이상을 양호, 95% 미만을 불량으로 평가했다.
Al의 에칭 레이트는 200Å/min을 초과하는 것은 Al을 손상하는 것으로 해서 평가는 불량, 200Å/min 이하는 평가는 양호가 된다.
또한, 실리사이드 대미지의 유무는 평균 표면 거칠기(Ra)가 1.9㎛ 미만이면 대미지 없음으로 평가하고, Ra가 1.9㎛ 이상이면 대미지 있음으로 평가했다.
(비교예 1)
도 2의 매엽식 세정기로 전해 황산 용액(황산 농도 70%, 산화제 농도 0.07㏖/L)을 사용해서 시험용으로 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 이때에 흡착형 인히비터 용액 이송로(11)로부터는 흡착형 인히비터의 공급은 행하지 않았다.
처리 후의 용액을 ICP-MS(유도 결합 플라스마 질량 분석 장치, 이하 간단히 ICP-MS로 표기한다)를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM(원자력 현미경: Atomic Force Microscope, 이하 간단히 AFM으로 표기한다)으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 결과를 나타냈다.
결과, NiPt 제거율은 20%, Al 에칭 레이트는 80Å/min, NiPt 실리사이드 대미지 없음이었다.
(비교예 2)
도 2의 매엽식 세정기로 전해 황산 용액(황산 농도 70%, 산화제 농도 0.04㏖/L)을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 이때에 흡착형 인히비터 용액 이송로(11)로부터는 흡착형 인히비터의 공급은 행하지 않았다.
처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 10%, Al 에칭 레이트는 70Å/min, NiPt 실리사이드 대미지 없음이었다.
(비교예 3)
도 2의 매엽식 세정기로 산화제 농도가 2.14㏖/L, 황산 농도가 67%인 SPM 용액(H2SO4:H2O2=2:1)을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 이때에 흡착형 인히비터 용액 이송로(11)로부터는 흡착형 인히비터의 공급은 행하지 않았다.
처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 60%, Al 에칭 레이트는 400Å/min, NiPt 실리사이드 대미지 없음이었다.
(비교예 4)
도 2의 매엽식 세정기로 산화제 농도가 0.71㏖/L, 황산 농도가 80%인 SPM 용액(H2SO4:H2O2=4:1)을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 이때에 흡착형 인히비터 용액 이송로(11)로부터는 흡착형 인히비터의 공급은 행하지 않았다.
처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 50%, Al 에칭 레이트는 300Å/min, NiPt 실리사이드 대미지 없음이었다.
(비교예 5)
도 2의 매엽식 세정기로 산화제 농도가 0.41㏖/L, 황산 농도가 83%인 SPM 용액(H2SO4:H2O2=5:1)을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 이때에 흡착형 인히비터 용액 이송로(11)로부터는 흡착형 인히비터의 공급은 행하지 않았다.
처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, Al 에칭 레이트는 150Å/min, NiPt 실리사이드 대미지 없음이었지만, NiPt 제거율은 40%로 불충분했다.
(비교예 6)
도 2의 매엽식 세정기로 산화제 농도가 0.18㏖/L, 황산 농도가 90%인 SPM 용액(H2SO4:H2O2=10:1)을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 이때에 흡착형 인히비터 용액 이송로(11)로부터는 흡착형 인히비터의 공급은 행하지 않았다.
처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, Al 에칭 레이트는 100Å/min, NiPt 실리사이드 대미지 없음이었지만, NiPt 제거율은 30%로 불충분했다.
(비교예 7)
도 2의 매엽식 세정기로 왕수를 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 200초간 실시했다. 이때에 흡착형 인히비터 용액 이송로(11)로부터는 흡착형 인히비터의 공급은 행하지 않았다.
처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 450Å/min, NiPt 실리사이드 대미지 있음이었다.
(비교예 8)
도 2의 매엽식 세정기로 전해 황산 용액(황산 농도 30%, 산화제 농도 0.07㏖/L)을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 이때에 흡착형 인히비터 용액 이송로(11)로부터는 흡착형 인히비터의 공급은 행하지 않았다.
처리 후의 용액을 ICP-MS(유도 결합 플라스마 질량 분석 장치, 이하 간단히 ICP-MS로 표기한다)를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM(원자력현미경: Atomic Force Microscope, 이하 간단히 AFM으로 표기한다)으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 결과를 나타냈다.
결과, NiPt 제거율은 10%, Al 에칭 레이트는 120Å/min, NiPt 실리사이드 대미지 없음이었다.
(비교예 9)
도 2의 매엽식 세정기로 전해 황산 용액(황산 농도 80%, 산화제 농도 0.07㏖/L)을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 이때에 흡착형 인히비터 용액 이송로(11)로부터는 흡착형 인히비터의 공급은 행하지 않았다.
처리 후의 용액을 ICP-MS(유도 결합 플라스마 질량 분석 장치, 이하 간단히 ICP-MS로 표기한다)를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM(원자력현미경: Atomic Force Microscope, 이하 간단히 AFM으로 표기한다)으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 결과를 나타냈다.
결과, NiPt 제거율은 20%, Al 에칭 레이트는 80Å/min, NiPt 실리사이드 대미지 없음이었다.
(참고예 10)
도 2의 매엽식 세정기로 20℃의 전해 황산 용액(황산 농도 70%, 산화제 농도 0.07㏖/L)에 NTMP 농도가 0.03㏖/L가 되도록 혼합한 혼합 용액을 사용했다. 혼합에 의한 액온, 황산 농도, 산화제 농도는 거의 변화가 없고, 혼합 전과 동등하다. 이하, 동일하다. 상기 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 20℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS(유도 결합 플라스마 질량 분석 장치, 이하 간단히 ICP-MS로 표기한다)를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, TiN의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM(원자력현미경: Atomic Force Microscope, 이하 간단히 AFM으로 표기한다)으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 결과를 나타냈다.
결과, NiPt 제거율은 10%, Al 에칭 레이트는 50Å/min, NiPt 실리사이드 대미지 없음이었다.
(참고예 11)
도 2의 매엽식 세정기로 전해 황산 용액(황산 농도 70%, 산화제 농도 0.07㏖/L)에 NTMP 농도가 0.03㏖/L가 되도록 혼합한 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 각각 200㎖/min으로 접촉시키는 세정을 각각 150℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 1500Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 1)
도 2의 매엽식 세정기로 50℃의 전해 황산 용액(황산 농도 70%, 산화제 농도 0.07㏖/L)에 NTMP 농도가 0.03㏖/L가 되도록 혼합한 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 90Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 2)
도 2의 매엽식 세정기로 50℃의 전해 황산 용액(황산 농도 70%, 산화제 농도 0.07㏖/L)에 HEDP 농도가 0.03㏖/L가 되도록 혼합한 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 90Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 3)
도 2의 매엽식 세정기로 전해 황산 용액(황산 농도 70%, 산화제 농도 0.07㏖/L)에 PBTC 농도가 0.03㏖/L가 되도록 혼합한 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 90Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 4)
도 2의 매엽식 세정기로 전해 황산 용액(황산 농도 70%, 산화제 농도 0.07㏖/L)에 EDTMP 농도가 0.03㏖/L가 되도록 혼합한 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 90Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 5)
도 2의 매엽식 세정기로 전해 황산 용액(황산 농도 30%, 산화제 농도 0.07㏖/L)에 NTMP 농도가 0.03㏖/L가 되도록 혼합한 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 120Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 6)
도 2의 매엽식 세정기로 전해 황산 용액(황산 농도 90%, 산화제 농도 0.07㏖/L)에 EDTMP 농도가 0.03㏖/L가 되도록 혼합한 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 80Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 7)
도 2의 매엽식 세정기로 50℃의 전해 황산 용액(황산 농도 70%, 산화제 농도 0.07㏖/L)에 NTMP 농도가 0.0003㏖/L가 되도록 혼합한 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS(유도 결합 플라스마 질량 분석 장치, 이하 간단히 ICP-MS로 표기한다)를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, TiN의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM(원자력현미경: Atomic Force Microscope, 이하 간단히 AFM으로 표기한다)으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 결과를 나타냈다.
결과, NiPt 제거율은 95%, Al 에칭 레이트는 90Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 8)
도 2의 매엽식 세정기로 전해 황산 용액(황산 농도 70%, 산화제 농도 0.07㏖/L)에 NTMP 농도가 0.0005㏖/L가 되도록 혼합한 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 95Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 9)
도 2의 매엽식 세정기로 전해 황산 용액(황산 농도 70%, 산화제 농도 0.07㏖/L)에 NTMP 농도 1.2㏖/L가 되도록 혼합한 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 150Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 10)
도 2의 매엽식 세정기로 전해 황산 용액(황산 농도 70%, 산화제 농도 0.07㏖/L)에 NTMP 농도가 1.3㏖/L가 되도록 혼합한 혼합 용액을 사용했다. 혼합에 의한 액온, 황산 농도, 산화제 농도는 거의 변화가 없고, 혼합 전과 동등하다(이하, 동일). 상기 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 각각 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 200Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 11)
도 2의 매엽식 세정기로 전해 황산 용액(황산 농도 70%, 산화제 농도 0.07㏖/L)에 EDTMP 농도가 0.03㏖/L가 되도록 혼합한 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 35℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 60Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 12)
도 2의 매엽식 세정기로 전해 황산 용액(황산 농도 70%, 산화제 농도 0.07㏖/L)에 EDTMP 농도가 0.03㏖/L가 되도록 혼합한 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 120℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 150Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 13)
도 2의 매엽식 세정기로 전해 황산 용액(황산 농도 70%, 산화제 농도 1.80㏖/L)에 NTMP 농도가 0.03㏖/L가 되도록 혼합한 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 140Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 14)
도 2의 매엽식 세정기로 전해 황산 용액(황산 농도 70%, 산화제 농도 0.002㏖/L)에 NTMP 농도가 0.03㏖/L가 되도록 혼합한 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 80Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 15)
도 2의 매엽식 세정기로 산화제 농도가 0.18㏖/L, 황산 농도가 90%인 SPM 용액(H2SO4:H2O2=10:1)에 NTMP 농도가 0.03㏖/L가 되도록 혼합한 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 110Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 16)
도 4의 매엽식 세정기에 있어서 70% 황산 용액에 오존 가스를 첨가하고, 산화제 농도를 0.002㏖/L로 한 황산 용액과, NTMP 농도 0.03㏖/L가 되도록 혼합했다. 혼합에 의한 황산 농도, 산화제 농도는 거의 변화가 없고, 혼합 전과 동등하다. 50℃로 가열한 혼합액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 100Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 17)
도 5의 매엽식 세정기로 전해 황산 용액(황산 농도 70%, 산화제 농도 0.07㏖/L)에 NTMP 농도 0.03㏖/L가 되도록 반도체 기판 상에서 동시 혼합한 혼합 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 100초간 실시했다. 처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 90Å/min, NiPt 실리사이드 대미지 없음이었다.
(실시예 18) 공정 1(흡착형 인히비터 단독)→공정 2(전해 황산+흡착형 인히비터)
도 5의 매엽식 세정기로,
우선, NTMP 농도 1.2㏖/L의 흡착형 인히비터 용액을 사용해서 (1) 실리콘 웨이퍼 상에 NiPt층이 10㎚ 적층된 솔리드 웨이퍼 및 (2) 실리콘 웨이퍼 상에 Al층이 500㎚ 적층된 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 20초간 실시했다. 이때에 황산 용액 이송로(5)로부터는 전해 황산 용액의 공급은 행하지 않았다.
이어서, 50℃의 전해 황산 용액(황산 농도 70%, 산화제 농도 0.07㏖/L)에 NTMP 농도가 0.03㏖/L가 되도록 혼합한 혼합 용액을 사용해서 마찬가지로 (1), (2)의 솔리드 웨이퍼에 대하여 200㎖/min으로 접촉시키는 세정을 각각 50℃, 80초간 실시했다. 이때에 흡착형 인히비터 용액 이송로(11)로부터의 흡착형 인히비터 용액의 공급은 계속해서 행했다.
처리 후의 용액을 ICP-MS를 사용해서 성분 분석하여 용액 중의 Ni, Pt, Al의 농도로부터 웨이퍼의 NiPt의 제거율, Al의 에칭 레이트를 확인하고, 웨이퍼 표면을 AFM으로 관찰해서 실리사이드 대미지의 유무를 확인하고, 표 1에 나타냈다.
결과, NiPt 제거율은 100%, Al 에칭 레이트는 90Å/min, NiPt 실리사이드 대미지 없음이었다. 또한, 과황산 세정하기 전에 미리 기판을 흡착형 인히비터에 접촉시켜서 흡착 피막을 형성해 둠으로써 과황산 세정의 시간을 단축할 수 있는 것이 확인되었다.
Figure pct00001
이상, 본 발명에 대해서 상기 실시형태 및 실시예에 의거하여 설명을 행했지만, 본 발명은 상기 실시형태 및 실시예의 내용에 한정되는 것은 아니고, 본 발명의 범위를 일탈하지 않는 한은 적당히 변경이 가능하다.
1 : 반도체 기판 세정 시스템 1a : 반도체 기판 세정 시스템
1b : 반도체 기판 세정 시스템 1c : 반도체 기판 세정 시스템
1d : 반도체 기판 세정 시스템 2 : 매엽식 세정기
3 : 반도체 기판 지지대 4 : 황산 용액 저류조
5 : 황산 용액 이송로 6 : 송액 펌프
7 : 히터 8 : 히터
10 : 흡착형 인히비터 용액 저류조 11 : 흡착형 인히비터 용액 이송로
12 : 송액 펌프 20 : 공통 이송로
21 : 공통 이송로 22 : 공통 이송로
26 : 혼합조 히터 30 : 송출 노즐
31 : 황산 용액 송출 노즐 32 : 흡착형 인히비터 용액 송출 노즐
100 : 반도체 기판

Claims (22)

  1. 실리콘 기판 상에 Al이 적어도 일부 노출되고, 금속성 물질과 실리사이드화 처리가 된 반도체 기판을 세정하는 방법으로서,
    상기 반도체 기판을 N계, S계 및 P계의 극성기 중 어느 하나 이상을 갖는 흡착형 인히비터를 1종 이상 포함하는 제 1 용액에 접촉시킴과 아울러,
    상기 반도체 기판을 산화제를 포함하는 황산 용액을 세정 성분으로 하는 제 2 용액으로 세정하는 것을 특징으로 하는 반도체 기판의 세정 방법.
  2. 제 1 항에 있어서,
    세정 시의 상기 산화제 농도는 0.001~2㏖/L인 것을 특징으로 하는 반도체 기판의 세정 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 용액과 상기 제 2 용액은 상기 제 1 용액을 먼저 사용 개시하고, 그 후 상기 제 1 용액의 존재 하에 상기 제 2 용액을 사용하거나 또는 상기 제 1 용액과 상기 제 2 용액을 혼합해서 사용하는 것을 특징으로 하는 반도체 기판의 세정 방법.
  4. 제 3 항에 있어서,
    상기 제 1 용액과 상기 제 2 용액의 혼합은 상기 제 1 용액과 상기 제 2 용액을 상기 반도체 기판에 접촉시키기 전에 혼합해서 혼합 용액으로 하거나, 상기 제 1 용액과 상기 제 2 용액을 각각 별도의 경로로 상기 반도체 기판에 공급해서 상기 반도체 기판 상에서 서로 혼합하는 것을 특징으로 하는 반도체 기판의 세정 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 금속성 물질은 Ti, V, Cr, Co, Ni, Fe, Zr, Nb, Mo, Pd, Pt, Hf, Ta, W, Ir로 이루어지는 군으로부터 선택되는 어느 1종 이상인 것을 특징으로 하는 반도체 기판의 세정 방법.
  6. 제 5 항에 있어서,
    상기 금속성 물질의 1종은 Pt 또는 그 합금인 것을 특징으로 하는 반도체 기판의 세정 방법.
  7. 제 6 항에 있어서,
    상기 흡착형 인히비터의 적어도 1종은 Pt에 대하여 착화능을 갖는 것을 특징으로 하는 반도체 기판의 세정 방법.
  8. 제 7 항에 있어서,
    상기 흡착형 인히비터의 적어도 1종은 Pt에 대하여 킬레이트화능을 갖는 것을 특징으로 하는 반도체 기판의 세정 방법.
  9. 제 8 항에 있어서,
    상기 흡착형 인히비터의 적어도 1종은 포스폰산기를 갖는 것을 특징으로 하는 반도체 기판의 세정 방법.
  10. 제 9 항에 있어서,
    상기 흡착형 인히비터는 NTMP(Nitrilotris(Methylene Phosphonic Acid)), HEDP(Hydroxyethylidene Diphosphonic Acid), PBTC(Phosphonobutane Tricarboxylic Acid), EDTMP(Ethylene Diamine Tetra(Methylene Phosphonic Acid)) 중 어느 하나인 것을 특징으로 하는 반도체 기판의 세정 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 흡착형 인히비터의 농도의 총합은 상기 반도체 기판과의 접촉에 있어서 0.0003㏖/L~1.3㏖/L인 것을 특징으로 하는 반도체 기판의 세정 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 산화제를 포함하는 황산 용액은 황산 전해액, 황산과 과산화수소의 혼합 용액, 황산과 오존의 혼합 용액으로 이루어지는 군으로부터 선택되는 1종 이상인 것을 특징으로 하는 반도체 기판 세정 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 제 2 용액 또는 상기 제 1 용액과 상기 제 2 용액의 혼합 용액의 액온을 상기 세정 시에 있어서 35~130℃로 하는 것을 특징으로 하는 반도체 기판 세정 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 황산 용액의 농도는 세정 시에 있어서 30~98질량%인 것을 특징으로 하는 반도체 기판 세정 방법.
  15. 실리콘 기판 상에 Al이 적어도 일부 노출되고, 금속성 물질과 실리사이드화 처리가 된 반도체 기판을 세정하는 세정부와,
    상기 세정부에 배치되며, 세정용의 용액을 상기 세정부로 송출해서 반도체 기판에 접촉시키는 송출부와,
    N계, S계, P계의 극성기 중 어느 하나 이상을 갖는 흡착형 인히비터를 1종 이상 포함하는 제 1 용액이 상기 송출부로 이송되는 제 1 용액 이송로와,
    산화제를 포함하는 황산 용액을 세정 성분으로 하는 제 2 용액이 상기 송출부로 이송되는 제 2 용액 이송로를 구비하는 것을 특징으로 하는 반도체 기판의 세정 시스템.
  16. 제 15 항에 있어서,
    상기 송출부는 상기 제 1 용액의 송출과, 상기 제 2 용액의 송출을 같은 시기 또는 상기 제 1 용액의 송출을 먼저 개시 가능하게 구성되는 것을 특징으로 하는 반도체 기판의 세정 시스템.
  17. 제 15 항 또는 제 16 항에 있어서,
    상기 반도체 기판에서의 세정에 있어서 세정용의 용액 중의 산화제 농도가 0.001~2㏖/L가 되도록 구성되어 있는 것을 특징으로 하는 반도체 기판의 세정 시스템.
  18. 제 15 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 송출부는 상기 제 1 용액 이송로가 접속되는 제 1 용액용 송출부와, 상기 제 2 용액 이송로가 접속되는 제 2 용액용 송출부를 갖고,
    상기 제 1 용액용 송출부로부터 송출되는 제 1 용액과 상기 제 2 용액 송출부로부터 송출되는 제 2 용액이 상기 반도체 기판 상에서 혼합되도록 상기 제 1 용액용 송출부와 상기 제 2 용액용 송출부가 배치되어 있는 것을 특징으로 하는 반도체 기판의 세정 시스템.
  19. 제 15 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 제 1 용액 이송로와 상기 제 2 용액 이송로가 합류해서 상기 송출부에 접속되는 공통 이송로를 구비하는 것을 특징으로 하는 반도체 기판의 세정 시스템.
  20. 제 19 항에 있어서,
    상기 공통 이송로에 개재하여 설치되고, 또는 상기 제 1 용액 이송로와 상기 제 2 용액 이송로가 접속되어서 상기 제 1 용액과 상기 제 2 용액이 혼합되는 혼합조를 갖는 것을 특징으로 하는 반도체 기판의 세정 시스템.
  21. 제 15 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 송출부에 개재하여 설치되고, 상기 제 1 용액 및 상기 제 2 용액의 한쪽 또는 양쪽 가열하는 가열부를 구비하는 것을 특징으로 하는 반도체 기판의 세정 시스템.
  22. 제 15 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 세정부는 매엽식인 것을 특징으로 하는 반도체 기판의 세정 시스템.
KR1020157007856A 2012-10-02 2013-09-30 반도체 기판의 세정 방법 및 세정 시스템 KR20150063055A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012220816A JP5880860B2 (ja) 2012-10-02 2012-10-02 半導体基板の洗浄方法および洗浄システム
JPJP-P-2012-220816 2012-10-02
PCT/JP2013/076529 WO2014054576A1 (ja) 2012-10-02 2013-09-30 半導体基板の洗浄方法および洗浄システム

Publications (1)

Publication Number Publication Date
KR20150063055A true KR20150063055A (ko) 2015-06-08

Family

ID=50434903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157007856A KR20150063055A (ko) 2012-10-02 2013-09-30 반도체 기판의 세정 방법 및 세정 시스템

Country Status (5)

Country Link
US (1) US10026628B2 (ko)
JP (1) JP5880860B2 (ko)
KR (1) KR20150063055A (ko)
TW (1) TWI525690B (ko)
WO (1) WO2014054576A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705131B (zh) * 2016-12-07 2020-09-21 校際微電子中心 Ge、SiGe或鍺石之洗淨方法
CN110268513A (zh) * 2017-01-27 2019-09-20 东京毅力科创Fsi公司 用于在工艺室中旋转和平移衬底的系统和方法
CN109402618A (zh) * 2018-12-14 2019-03-01 惠州市四维化工有限公司 环保铝及铝合金表面处理方法
US11348839B2 (en) * 2019-07-31 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices with multiple silicide regions

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308052A (ja) 2000-04-27 2001-11-02 Mitsubishi Gas Chem Co Inc 半導体基板の洗浄方法
TW463309B (en) 2000-08-10 2001-11-11 Chartered Semiconductor Mfg A titanium-cap/nickel (platinum) salicide process
TWI276682B (en) 2001-11-16 2007-03-21 Mitsubishi Chem Corp Substrate surface cleaning liquid mediums and cleaning method
KR100795364B1 (ko) 2004-02-10 2008-01-17 삼성전자주식회사 반도체 기판용 세정액 조성물, 이를 이용한 세정 방법 및도전성 구조물의 제조 방법
US7618891B2 (en) 2006-05-01 2009-11-17 International Business Machines Corporation Method for forming self-aligned metal silicide contacts
JP5309454B2 (ja) 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100786707B1 (ko) 2006-12-21 2007-12-18 삼성전자주식회사 불휘발성 메모리 장치 및 이의 제조 방법
JP5197986B2 (ja) 2007-04-06 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置の製造装置
JP4759079B2 (ja) 2008-12-03 2011-08-31 パナソニック株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TW201426846A (zh) 2014-07-01
US10026628B2 (en) 2018-07-17
US20150279703A1 (en) 2015-10-01
TWI525690B (zh) 2016-03-11
JP2014075394A (ja) 2014-04-24
WO2014054576A1 (ja) 2014-04-10
JP5880860B2 (ja) 2016-03-09

Similar Documents

Publication Publication Date Title
US10731109B2 (en) Post chemical mechanical polishing formulations and method of use
JP4638262B2 (ja) 化学的機械的平坦化後用のアルカリ性洗浄組成物
TWI518178B (zh) Substrate processing Alkaline aqueous solution composition and substrate etching or cleaning method
JP4597135B2 (ja) コバルト含有合金による銅の選択的自己開始無電解キャッピング
JP5289411B2 (ja) 多剤型半導体基板用洗浄剤、それを用いた洗浄方法及び半導体素子の製造方法
US20060251801A1 (en) In-situ silicidation metallization process
KR102150291B1 (ko) 반도체 기판 세정 시스템 및 반도체 기판의 세정 방법
JP6488740B2 (ja) 半導体デバイス用基板洗浄液及び半導体デバイス用基板の洗浄方法
KR20150063055A (ko) 반도체 기판의 세정 방법 및 세정 시스템
WO2014091817A1 (ja) 基板洗浄液および基板洗浄方法
WO2006033957A1 (en) Method to fabricate copper-cobalt interconnects
TW200902705A (en) Process for cleaning a semiconductor wafer using a cleaning solution
US20160099158A1 (en) Method for removing metal oxide
JP6132082B2 (ja) 半導体基板の洗浄方法および洗浄システム
WO2006073140A1 (en) Substrate processing method and apparatus
CN114350264A (zh) 一种用于钴互连结构钴膜cmp粗抛的碱性抛光液及其制备方法
US8916479B1 (en) Selective etching of titanium nitride
KR101853716B1 (ko) 반도체 기판의 세정 방법, 및 2제형 반도체 기판용 세정제
TW202235606A (zh) 半導體元件之製造方法,及半導體元件之製造方法中使用的藥液
CN116568743A (zh) 清洁组成物
KR20190079995A (ko) 세정액 조성물

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application