KR20150022814A - 광전 반도체 칩을 위한 활성 영역을 제조하기 위한 방법 및 광전 반도체 칩 - Google Patents

광전 반도체 칩을 위한 활성 영역을 제조하기 위한 방법 및 광전 반도체 칩 Download PDF

Info

Publication number
KR20150022814A
KR20150022814A KR20147034402A KR20147034402A KR20150022814A KR 20150022814 A KR20150022814 A KR 20150022814A KR 20147034402 A KR20147034402 A KR 20147034402A KR 20147034402 A KR20147034402 A KR 20147034402A KR 20150022814 A KR20150022814 A KR 20150022814A
Authority
KR
South Korea
Prior art keywords
barrier layer
layer
barrier
growth
quantum well
Prior art date
Application number
KR20147034402A
Other languages
English (en)
Other versions
KR101933256B1 (ko
Inventor
요아힘 헤르트코른
토마스 렌하르트
마르쿠스 아이흐펠더
얀-필립 알
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20150022814A publication Critical patent/KR20150022814A/ko
Application granted granted Critical
Publication of KR101933256B1 publication Critical patent/KR101933256B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

적어도 하나의 실시예에서 광전 반도체 칩을 위한 활성 영역을 제조하기 위한 방법이 구성되고, 다음 단계들을 포함한다: O ≤ x4 ≤ 0.40 이고, 평균적으로 0 < y4 ≤ 0.4 인 Alx4Iny4Ga1-x4-y4N 기반의 제4 배리어층(24)을 성장시키는 단계, 이 경우 In 함량은 성장 방향(z)을 따라 증가하고, 제4 배리어층(24) 상에 양자 우물층(20)을 성장시키는 단계, 이 경우 양자 우물층(20)은 0.08 ≤ y ≤ 0.35인 InyGa1-yN 기반하고, 양자 우물층(20) 상에 O ≤ x1 ≤ 0.40이고, 평균적으로 0 < y1 ≤ 0.4인 Alx1Iny1Ga1-x1-y1N 기반의 제1 배리어층(21)을 성장시키는 단계, 이 경우 In 함량은 성장 방향(z)을 따라 감소하고, 제1 배리어층(21) 상에 GaN 기반의 제2 배리어층(20)을 성장시키는 단계 및, 제2 배리어층(22) 상에 GaN 기반의 제3 배리어층(23)을 성장시키는 단계를 포함하고, 이 경우 제3 배리어층(23)은 H2 가스의 첨가하에 성장된다.

Description

광전 반도체 칩을 위한 활성 영역을 제조하기 위한 방법 및 광전 반도체 칩{METHOD FOR PRODUCING AN ACTIVE ZONE FOR AN OPTOELECTRONIC SEMICONDUCTOR CHIP, AND OPTOELECTRONIC SEMICONDUCTOR CHIP}
본 발명은 광전 반도체 칩을 위한 활성 영역을 제조하기 위한 방법에 관한 것이다. 또한 본 발명은 해당 광전 반도체 칩에 관한 것이다.
본 출원은 독일 특허 출원 10 2012 104 671.9의 우선권을 주장하며, 이의 개시 내용은 본문에서 참조로 포함된다.
본 발명의 과제는 증가한 고전류 선형성을 갖는 광전 반도체 칩을 제공하는 것이다.
상기 과제는 특히 독립 청구항의 특징들을 포함하는 방법 및 광전 반도체 칩에 의해 해결된다. 바람직한 개선예들은 종속 청구항의 대상이다.
적어도 하나의 실시예에 따라 방법은 활성 영역을 위한 성장 기판을 제공하는 단계를 포함한다. 성장 기판은 예를 들어 GaN과 InGaN으로 이루어진 교번 층을 가진 초격자이다. GaN-층 및/또는 InGaN-층들은 각각 도핑될 수 있고, 예컨대 n-도핑될 수 있다. 초격자는 예를 들어 다른, 특히 n형 층, 예컨대 전류 확산층, 버퍼층, 시드층 및/또는 마스킹층 상에 성장된다. 바람직하게 성장 기판은 초격자의 최상 GaN-층이다.
적어도 하나의 실시예에 따라 방법은 제4 배리어층을 성장시키는 단계를 포함한다. 상기 배리어층은 특히 성장 기판 또는 제3 배리어층 바로 상에 성장된다. 제4 배리어층은 O ≤ x4 ≤ 0.40이고 제4 배리어층에 걸쳐 평균적으로 0 < y4 ≤ 0.4인, Alx4Iny4Ga1-x4-y4N에 기반한다. x4 ≤ 0.01 또는 x4 = 0의 경우에, 바람직하게 0 < y4 < 0.15가 성립한다. 모든 다른 배리어층에서처럼 제4 배리어층은 바람직하게 도핑되지 않는다. 불순물 원자는 특히 최대 5 x 10-16 cm-3의 농도를 갖는다. 대안으로서, 제4 배리어층은 예컨대 선택적으로 다른 배리어층들처럼 도핑될 수도 있다.
적어도 하나의 실시예에 따라 인듐 함량과 관련해서 구배를 갖는 제4 배리어층이 성장된다. 이 경우 인듐 함량은 평균적으로 성장 방향을 따라 증가하고, 즉 파라미터 y4는 성장 방향을 따라 커진다.
적어도 하나의 실시예에 따라 방법은 제4 배리어층 상에 양자 우물층을 성장시키는 단계를 포함한다. 특히 양자 우물층은 제4 배리어층 바로 상에 성장된다. 양자 우물층은 InyGa1-yN에 기반한다. 이 경우 바람직하게 0.08 ≤ y ≤ 0.35 또는 0.08 ≤ y ≤ 0.3이 성립한다. 양자 우물층이라는 용어는 차원과 관련해서 제한되지 않는다. 바람직하게 양자 우물층은 2차원 양자 우물로서 형성된다. 제조 완료된 광전 반도체 칩의 작동 시 양자 우물층은, 특히 자외선 및/또는 청색 및/또는 녹색 스펙트럼 범위의 복사를 생성하도록 설계된다.
적어도 하나의 실시예에 따라 방법은 제1 배리어층을 성장시키는 단계를 포함한다. 바람직하게 제1 배리어층은 양자 우물층 바로 상에 성장된다. 제1 배리어층은 Alx1Iny1Ga1-x1-y1N에 기반하고, 이 경우 0 ≤ x1 ≤ 0.4이고, 제1 배리어층에 걸쳐 평균적으로 0 < y1 ≤ 0.15이다. x1 ≤ 0.01 또는 x1 = 0의 경우에, 바람직하게 0 < y1 ≤ 0.15가 성립한다. 인듐 함량은 특히 바람직하게 평균적으로 성장 방향을 따라 감소한다.
적어도 하나의 실시예에 따라 제1 배리어층 상에 바람직하게 직접 제2 배리어층이 성장된다. 제2 배리어층은 GaN에 기반한다.
방법의 적어도 하나의 실시예에 따라 제3 배리어층이 성장된다. 제3 배리어층은 특히 제2 배리어층 바로 상에 성장된다. 제3 배리어층은 GaN에 기반한다.
방법의 적어도 하나의 실시예에 따라 제3 배리어층은 H2 가스의 첨가하에 성장된다. 다시 말해서 성장 반응기에서 제3 배리어층의 성장 시 수소 가스가 첨가된다. 바람직하게 수소 가스는 제3 배리어층의 성장시에만 첨가된다. 제1, 제2 및 제4 배리어층 및 양자 우물층의 성장은 따라서 바람직하게 수소 가스의 첨가하에 이루어지지 않는다.
성장이란 특히 에피택셜 성장, 바람직하게는 유기 금속 기상 에피택시 또는 줄여서 MOVPE와 관련된다.
적어도 하나의 실시예에서 광전 반도체 칩을 위한 활성 영역을 제조하기 위한 방법이 구성된다. 방법은 적어도 또는 바람직하게 명시된 순서의 하기 단계들만을 포함한다:
- O ≤ x4 ≤ 0.40이고, 평균적으로 0 < y4 ≤ 0.4인 Alx4Iny4Ga1-x4-y4N 기반의 제4 배리어층을 성장시키는 단계, 이 경우 In 함량은 성장 방향을 따라 바람직하게 증가하고,
- 제4 배리어층 상에 양자 우물층을 성장시키는 단계, 이 경우 양자 우물층은 0.08 ≤ y ≤ 0.35인 InyGa1-yN에 기반하고,
- 양자 우물층 상에 O ≤ x1 ≤ 0.40이고, 평균적으로 0 < y1 ≤ 0.4인 Alx1Iny1Ga1-x1-y1N 기반의 제1 배리어층을 성장시키는 단계, 이 경우 In 함량은 성장 방향을 따라 바람직하게 감소하고,
- 제1 배리어층 상에 GaN 기반의 제2 배리어층을 성장시키는 단계 및,
- 제2 배리어층 상에 GaN 기반의 제3 배리어층을 성장시키는 단계,
이 경우 제3 배리어층은 H2 가스의 첨가하에 성장된다.
물질계 AlInGaN 기반의 발광 다이오드에서 특히 동작 전류 밀도가 > 10 A/㎠일 때 전류-출력 특성곡선의 뚜렷한 비선형성이 나타난다. 이러한 현상은 효율 드룹(efficiency droop)으로도 공개되어 있다. 효율 드룹의 원인은, III-질화물이 압전 물질인 것에 있다. 발생하는 전기장은 소위 양자 구속 스타크 효과(Quantum Confined Stark Effect)를 일으킨다. 이러한 효과에 의해 특히 발광 다이오드 내의 특히 다중 양자 우물 구조에서 전하 캐리어 수송이 바람직하지 않게 방해될 수 있다.
특히 정확히 4개의 부분층들로 이루어진 양자 우물층들 사이의 배리어(barrier)의 비교적 복합한 층구조에 의해 이렇게 제조된 광전 반도체 칩의 고전류 선형성이 개선된다. 특히 수소 가스의 첨가에 의해 인듐을 포함하지 않고 따라서 매우 순수한 고품질 GaN층이 제3 배리어층으로서 달성될 수 있다. 이로 인해 후속해서 성장된 층들의 품질이 개선된다.
방법의 적어도 하나의 실시예에서 4개의 배리어층과 양자 우물층이 제시된 성장 순서로 여러번 반복되어 특히 바로 연달아 성장된다. 예를 들어 활성 영역은 해당하는 배리어층을 가진 적어도 3개 또는 적어도 4개의 양자 우물층을 포함한다. 대안으로서 또는 추가로 양자 우물층들의 개수는 최대 10개 또는 최대 8개이다.
방법의 적어도 하나의 실시예에 따라 제3 배리어층의 성장 중에 H2 흐름은 N을 위한 반응 가스의 흐름의 최소 15% 또는 최소 20% 또는 최소 25%이다. 대안으로서 또는 추가로 H2 흐름은 N을 위한 반응 가스의 흐름의 최대 55% 또는 최대 50% 또는 최대 40%이다. 흐름은 이 경우 특히 분당 표준 리터, 줄여서 slpm 또는 slm으로 규정된다. 흐름은 가스 유량이라고도 한다. 흐름은 성장 시 정상 조건에서 단위 시간당 첨가되는 분자량에 대한 척도이다. N을 위한 반응 가스는 바람직하게 NH3이다. 또한 N2H4도 이용될 수 있다.
적어도 하나의 실시예에 따라 제1 및 제4 배리어층은 각각 최소 0. 5 nm 또는 최소 0.6 nm 또는 최소 0.7 nm의 평균 두께를 갖는다. 대안으로서 또는 추가로 제1 및 제4 배리어층의 평균 두께는 최대 1.8 nm 또는 최대 1.4 nm 또는 최대 1.2 nm이다. 특히 대략 4 +/-1 원자층에 대해 이러한 평균 두께는 대략 0.8 nm 이상 0.9 nm 이하이다.
적어도 하나의 실시예에 따라 제2 및 제3 배리어층의 평균 두께는 각각 최소 0.5 nm 또는 최소 0.7 nm 또는 최소 0.8 nm이다. 대안으로서 또는 추가로 상기 평군 두께는 최대 2.0 nm 또는 최대 1.8 nm 또는 최대 1.4 nm이다. 특히 대략 5 +/-1 원자층에 대해 상기 평균 두께는 대략 1.0 이상 대략 1.1 nm 이하이다.
적어도 하나의 실시예에 따라 제3 배리어층은 제2 배리어층보다 큰 평균 두께를 갖도록 성장된다. 제2 및 제3 배리어층의 평균 두께의 차이는 예를 들어 최소 0.1 nm 또는 최소 0.15 nm이고, 대안으로서 또는 추가로 최대 0.5 nm 또는 최대 0.3 nm이다. 특히 평균 두께 차이는 하나의 원자층이다.
방법의 적어도 하나의 실시예에 따라 우물 양자층은 최소 2.5 nm 또는 최소 2.7 nm 또는 최소 2.9 nm의 평균 두께를 갖는다. 대안으로서 또는 추가로 양자 우물층의 평균 두께는 최대 4.5 nm 또는 최대 4.0 nm 또는 최대 3.7 nm이다.
적어도 하나의 실시예에 따라 양자 우물층과 4개의 배리어층의 두께로 이루어진 전체 두께는 최소 5.5 nm 또는 최소 6.0 nm이다. 대안으로서 또는 추가로 전체 두께는 최대 8.5 nm 또는 최대 7.5 nm이다.
적어도 하나의 실시예에 따라 파라미터 x1 및/또는 x4는 각각 0.02보다 작거나 같고 또는 0.01보다 작거나 같다. 특히 파라미터 x1과 x4는 각각 제조 공차의 범위 내에서 0일 수 있으므로, 알루미늄 농도는 바람직하게 최대 2 x 1016 cm-3이다.
적어도 하나의 실시예에 따라 파리미터 y1과 y4는 각각 최소 0.01 또는 최소 0.02 또는 최소 0.04이다. 대안으로서 또는 추가로 파라미터 y1과 y4는 최대 0.20 또는 최대 0.15 또는 최대 0.11이다.
적어도 하나의 실시예에 따라 파라미터 y는 최소 0.10 또는 최소 0.12이다. 대안으로서 또는 추가로 파라미터 y는 최대 0.25 또는 최대 0.20 또는 최대 0.18이다.
방법의 적어도 하나의 실시예에 따라 제1 및 제4 배리어층에 걸쳐서 성장 방향을 따라 파라미터 y1과 y4는 각각 최소 0.02 또는 최소 0.03 또는 최소 0.04 만큼 변동된다. 대안으로서 또는 추가로 상기 변동은 최대 0.07 또는 0.06이다.
적어도 하나의 실시예에 따라 제1 및 제4 배리어층 내의 성장 방향을 따른 인듐 함량은 각각 단조적으로 또는 매우 단조적으로 변동된다. 제1 및 제4 배리어층 내의 인듐 함량의 감소와 증가는 대안으로서 인듐 함량의 실제 변화와 관련해서 맞춤선(fit line)에 의해서도 결정될 수 있다.
적어도 하나의 실시예에 따라 양자 우물층의 성장 시 및/또는 배리어층들의 성장 시 성장 속도는 최대 0.03 nm/s 또는 최대 0.02 nm/s이다. 그리고 나서 성장은 비교적 천천히 이루어진다.
방법의 적어도 하나의 실시예에 따라 N을 위한 반응 가스의 흐름과 주기율표의 13족의 원소, 즉 특히 인듐과 갈륨을 위한 반응 가스의 흐름의 비율은 적어도 30,000 또는 적어도 70,000 또는 적어도 100,000이다. 반응 가스는 예를 들어 갈륨의 경우에 트리메틸갈륨 또는 트리에틸갈륨이고, 인듐의 경우에 트리메틸인듐 또는 트리에틸인듐이다. 알루미늄의 경우에 예를 들어 트리메틸알루미늄 또는 트리에틸알루미늄이 사용될 수 있다. 주기율표의 13족은 구식으로 III족이라고도 한다.
적어도 하나의 실시예에 따라 적어도 제1 및 제4 배리어층의 성장 시 성장 온도는 양자 우물층의 성장 시 성장 온도에 비해 상승한다. 예를 들어 상기 온도 상승은 0℃이상 또는 최소 1℃ 또는 최소 10℃ 또는 최소 15℃이다. 대안으로서 또는 추가로 상기 온도 상승은 최대 100℃ 또는 최대 60℃ 또는 최대 40℃이다.
적어도 하나의 실시예에 따라 활성 영역의 층들을 위한 성장 온도는 각각 최소 730℃ 또는 최소 750℃이다. 대안으로서 또는 추가로 성장 온도는 최대 850℃ 또는 최대 810℃이다.
적어도 하나의 실시예에 따라 파라미터 x1과 x4는 각각 0보다 크다. 다시 말해서 제1 및 제4 배리어층은 AlInGaN에 기반한다. 한편으로 Al을 위한 다른 한편으로는 Ga 및/또는 In을 위한 반응 가스들의 첨가는 바람직하게 시차를 두고 이루어진다. 질소를 위한 반응 가스는 바람직하게 연속해서 첨가된다. 다시 말해서 알루미늄을 위한 반응 가스는 갈륨 및 인듐을 위한 반응 가스와 동시에 첨가되지 않는다. 특히 13족의 원소를 위한 반응 가스들 중 정확히 각 하나의 반응 가스가 성장 시 첨가된다. Ga, In 및 Al을 위한 개별 반응 가스들의 첨가 사이에 바람직하게 1s 이상 2s 이하, 특히 최대 10s 또는 최대 20s의 기간이 바람직하다. 이러한 기간은 바람직하게 최대, 하나의 원자층의 성장을 위해 평균적으로 필요한 시간에 상응한다.
적어도 하나의 실시예에 따라 제1 및 제4 배리어층의 성장 시 O2 또는 산소 화합물이 첨가된다. 특히 원자 및/또는 반응성 산소를 포함하는 산소 화합물이 첨가된다. 이러한 산소 화합물은 동시에 알루미늄을 위한 반응 가스로서 이용될 수 있다. 예를 들어 디에틸알루미늄에톡사이드 또는 N2와 O2의 혼합물이다. 산소 농도는 바람직하게 ≤ 10%이고, 특히 도핑 영역에서는 ≤ 0.1%이다.
방법의 적어도 하나의 실시예에 따라 우물 양자층은 최소 435 nm 및/또는 최대 475 nm 또는 최대 545 nm의 방출 파장을 갖도록 형성된다.
또한 광전 반도체 칩이 제공된다. 반도체 칩은 전술한 실시예들 중 하나 이상의 실시예와 관련해서 제공되는 방법에 의해 제조된다. 방법의 특징들은 따라서 반도체 칩에 대해서도 기술되고 역으로도 기술된다.
반도체 칩의 적어도 하나의 실시예에서 제3 배리어층은 제2 배리어층보다 높은 GaN-결정질을 갖는다. 대안으로서 또는 추가로 제3 배리어층에서 인듐에 의한 오염은 제2 배리어층에서보다 낮다.
제3 배리어층은 H2 첨가로 인해 개선된 품질을 갖는다. 제2 배리어층의 경우에 특히 바람직하게 H2 첨가가 이루어지지 않는데, 그 이유는 이는 양자 우물층, 특히 직전에 성장된 양자 우물층의 재료 품질을 저하시킬 수 있기 때문이다. H2 첨가의 작용은 성장 반응기로부터 In의 제거이고, 따라서 제3 배리어층 내로 의도치 않은 In 혼입의 저지이다.
제1 및 제4 배리어층에 추가 In 첨가에 의해 상기 층들에서 재료 품질이 저하될 수 있지만, 양자 우물층들의 In 함량의 조정이 이루어진다. 제3 배리어층이 H2의 첨가하에 고품질로 성장됨으로써, 후속하여 성장된 In 함유 층들의 품질에도 작용하고, 이는 특히 고품질 InGaN-배리어층들을 야기한다.
계속해서 여기에서 설명된 방법과 광전 반도체 칩은 도면관 관련해서 실시예들을 참고로 설명된다. 개별 도면들에서 동일한 부재들에 동일한 도면부호가 제공된다. 그러나 일정한 비율 관계가 도시되지 않고, 오히려 개별 부재들은 명료함을 위해 과도하게 확대 도시될 수 있다.
도 1은 여기에 설명된 광전 반도체 칩의 실시예를 도시한 개략적인 단면도.
도 2는 여기에 설명된 반도체 칩을 위한 활성 영역을 도시한 개략도.
도 3은 여기에 설명된 방법의 순서에 관한 그래프.
도 1에 활성 영역(2)을 포함하는 광전 반도체 칩(1)의 실시예가 개략적으로 도시된다. 반도체 칩(1)은 별도로 도시되지 않은 GaN과 InGaN의 교번 층으로 이루어지 초격자(3)를 포함한다. 초격자의 최상층은 GaN으로 형성된다.
초격자(3)에 이어 성장 방향(z)을 따라 InGaN으로 이루어진 제4 배리어층(24)이 연속한다. 상기 제4 배리어층(24)에 이어 반도체 칩(1)의 작동 시 전자기 복사의 생성을 위한 양자 우물층(20)이 연속한다. 양자 우물층(20)에 이어 InGaN 기반의 제1 배리어층(21)이 연속한다. 상기 배리어층 다음에 각각 GaN 기반의 제2 배리어층(22)과 제3 배리어층(23)이 배치된다. 층들의 상기 순서는 활성 영역(2) 내에서 여러 번 반복된다. 활성 영역(2)의 최상층은 성장 방향(z)을 따라 볼 때, 특히 하나의 제3 배리어층(23)을 형성한다.
활성 영역(2)은 도 2에 성장 방향(z)을 따른 위치에 의존하는 밴드갭(E)의 변화를 참고로 도시된다. 인접한 2개의 양자 우물층들(20) 사이에 4개의 배리어층들(21, 22, 23, 24)이 배치된다. 층들(21, 24) 내에 인듐 성분과 관련해서 구배가 존재한다. 양자 우물층(20)으로부터 멀어지는 방향으로 인듐 함량은 예를 들어 약 10%에서 약 5%로 감소한다. 달리 설명되지 않으면 배리어층들(21, 24)도 AlInGaN에 기반할 수 있다.
양자 우물층(20) 전후의 InGaN-배리어층들(21, 24)은 바람직하게 층들(21, 22, 23, 24)로 이루어진 전체 배리어의 구조적 중심에 대해 대칭으로 성장된다. 그러나 제1 및 제4 배리어층(21, 24)은 배리어 중심에 대해 비대칭으로도 성장될 수 있다. 바람직하게 제1 및 제4 배리어층들(21, 24)의 두께는 최대 1 nm 또는 최대 3 nm이다.
제2 및 제3 배리어층(22, 23)으로 이루어진 GaN-배리어 영역은 바람직하게 ≤ 3 nm 또는 ≤ 2.2 nm의 두께를 갖는다. 예를 들어 이러한 GaN-배리어 영역은 대략 1.5 nm 또는 대략 2.1 nm의 평균 두께를 갖는다.
도 3에서 광전 반도체 칩(1)의 제조를 위한 방법이 각각 시간(t)에 따른 온도 변화 및 가스 유량(Q) 또는 H2 가스의 흐름을 참고로 기재된다. 온도는 이 경우 온도 변화(ΔT)로서 ℃로 양자 우물층(20)을 위한 성장 온도와 관련해서 제시된다.
도 3에 양자 우물층(20)이 제2 및 제3 배리어층(22, 23)보다 대략 15℃ 낮은 온도에서 성장되는 것을 알 수 있다. 제1 및 제4 배리어층(21, 24)의 성장 중에 각각 온도 변화, 특히 온도 조정은 램프 형태로 이루어진다.
모든 다른 실시예에서처럼, 도 2에 따른 도면과 달리 제1 및 제4 배리어층들(21, 24) 내의 인듐 성분은 양자 우물층(20)의 인듐 함량에서부터 배리어층(22, 23)을 향해 연속해서 또는 단계적으로 0으로 되는 것도 가능하다. 인듐 함량의 구배는 예를 들어 제1 및 제4 배리어층(21, 24)의 성장 온도 또는 인듐을 위한 반응 가스 흐름에 의해서도 조절 가능하다.
또한 도 3과 달리, 배리어층들(21, 22, 23, 24)과 양자 우물층들(20)은 제조 공차 범위 내에서 동일한 온도에서 성장되는 것도 가능하다.
또한 도 3에 GaN 기반의 제3 배리어층(23)의 성장 중에 H2가 첨가되는 것이 도시된다. 이로 인해 초과 인듐은 성장 표면으로부터 제거될 수 있고, 제3 배리어층(23)은 특히 고품질로 생성될 수 있다.
특히 바람직하게 제2 및 제3 배리어층(22, 23)의 성장 중에 인듐을 위한 반응 가스의 유입이 중단된다. 특히 인듐을 위한 반응 가스가 공급되지 않는 한편, 수소 가스가 공급된다. H2 흐름은 최대 3개의 퍼센트 수치들의 공차에 따라, 예를 들어 바람직하게 NH3인 N을 위한 반응 가스의 흐름의 1/6, 1/5, 1/4, 1/3 또는 1/2이다. 대안 실시예에서, 도 3에 도시된 것과 달리 제2 및 제3 배리어층(22, 23)의 전체 성장 중에 수소 가스가 공급되는 것이 가능하다.
GaN-층들(22, 23)의 증착 중에 N을 위한 그리고 주기율표의 제13족의 원소들을 위한 반응 가스 흐름들의 비율은 바람직하게 적어도 100,000이다.
제1 및 제4 배리어층(21, 24)을 위해 InGaN 대신 AlInGaN이 사용되는 경우에, 바람직하게 주기율표의 제13족의 개별 원소들을 위한 반응 가스들은 에피택시 반응기 내로 동시에 공급되지 않는다. N을 위한 반응 가스의 소스는 바람직하게 지속적으로 개방되어 유지된다.
제13족의 원소들을 위한 반응 가스들은 펄스 방식으로 제공된다. 반응 가스의 펄스의 시퀀스로서 예를 들어 Al x *(In-Ga)가 고려될 수 있고, 이 경우 x는 바람직하게 1 이상 5 이하이다. 예를 들어 알루미늄 반응 가스에 의한 하나의 펄스에 이어 인듐 반응 가스에 의한 3개의 펄스 및 갈륨 반응 가스에 의한 3개의 펄스가 이어진다. 알루미늄 펄스와 인듐 펄스 사이에서 성장 중지는 0s 이상 10s 이하, 바람직하게는 1s 이상 2s 이하이다. 개별 펄스들은 바람직하게 ≤ 10s, 특히 1s 이상 2s 이하의 지속 시간을 포함한다.
성장률은 제1 및 제4 배리어층(21, 24)의 경우에 바람직하게 대략 0.02 nm/s이고, N대 13족의 반응 가스 흐름 비율은 특히 적어도 40,000이다. Al-농도는 예를 들어 0.01% 이상 40% 이하이고, In-농도는 바람직하게 최소 1% 및/또는 최대 40%이다.
AlInGaN-층들(21, 24)의 증착은 산소의 첨가하에 이루어질 수 있으므로, AlInGaN-재료 품질에 지속적으로 긍정적으로 작용하도록 알루미늄 원자에 대한 인듐 원자의 결합에 영향을 미칠 수 있다. 산소 농도는 예를 들어 ≤ 0.1% 또는 ≤ 10%이다.
예를 들어 활성 영역은 다음과 같이 구성되고 제조된다:
5개의 양자 우물층들(20)은 450 nm의 생성될 파장을 위해 770℃의 온도에서 증착된다. 성장률은 0.014 nm/s이다. N과 제13족의 원소를 위한 반응 가스 비율은 30,000이다. 양자 우물층들(20)은 각각 대략 3.3 nm의 두께를 갖는다.
InGaN-배리어층들(21, 24)은 평균 7.5%의 인듐 농도를 갖는다. 제1 및 제4 배리어층(21, 24)을 위한 성장 온도는 제2 및 제3 배리어층(22, 23)을 위한 성장 온도 이상 양자 우물층들(20)을 위한 성장 온도 이하이다. 성장 방향(z)으로 양자 우물층(20)의 전후의 배리어층들(21, 24)은 대칭으로 성장된다. 배리어층들(21, 24)은 각각 대략 0.75 nm의 평균 두께를 갖는다.
배리어층들(22, 23)로 이루어진 GaN-배리어 영역의 두께는 대략 1.5 nm이다. 이러한 GaN-배리어 영역은 인듐을 위한 반응 가스의 공급 중단 시 성장된다. 상기 GaN 배리어 영역이 1/3 성장한 후에 수소 가스가 반응기 내로 공급된다. 수소 가스 흐름은 NH3 가스 흐름을 향하고, 이것의 대략 1/4이다. GaN-배리어 영역의 성장 중에 N과 13족 원소를 위한 반응 가스 비율은 110,000이다. GaN-배리어 영역은 양자 우물층들(20)과 동일한 성장 온도에서 또는 약 20℃ 더 높은 온도에서 증착된다.
양자 우물층(20)과 함께 배리어층들(21, 22, 23, 24)은 대략 7.0 nm의 초격자 두께를 갖는다.
다른 실시예에 따라 반도체 칩은 다음과 같이 구성되고 성장된다:
양자 우물층들은 선행하는 예에서처럼 성장된다. 또한 GaN-배리어층들(22, 23)은 선행하는 예에 제시된 것처럼 성장된다.
제1 및 제4 배리어층들(21, 24)은 AlInGaN에 기반하고, Al 함량은 대략 In 함량과 동일하고, 대략 30%일 수 있다. 배리어층들(21, 24)은 양자 우물층들(20)의 성장 온도에 비해 대략 15℃ 상승한 온도에서 성장된다. AlInGaN-배리어층들(21, 24)은 층들(22, 23)로 이루어진 GaN-영역에 대해서 대칭으로 성장된다. 배리어층들(21, 24)은 각각 대략 0.75 nm의 두께를 갖는다. 선택적으로 배리어층들(21, 24)의 성장 시 산소가 첨가될 수 있다.
여기에 설명된 방법은 실시예들을 참고로 한 설명에 의해 제한되지 않는다. 오히려 청구범위에 포함된 특징들의 모든 조합을 포함하는 모든 새로운 특징 및 특징들의 모든 조합이 실시예 또는 청구범위에 명시적으로 제시되지 않더라도, 본 발명은 이러한 특징들 및 특징들의 모든 조합을 포함한다.

Claims (14)

  1. 광전 반도체 칩(1)을 위한 활성 영역(2)을 제조하기 위한 방법에 있어서,
    - 0 < x4 ≤ 0.40 이고, 평균적으로 0 < y4 ≤ 0.4인 Alx4Iny4Ga1-x4-y4N 기반의 제4 배리어층(24)을 성장 - In 함량은 성장 방향(z)을 따라 증가함 - 시키는 단계;
    - 상기 제4 배리어층(24) 상에 양자 우물층(20) - 상기 양자 우물층(20)은 0.08 ≤ y ≤ 0.35인 InyGa1-yN에 기반함 - 을 성장시키는 단계;
    - 상기 양자 우물층(20) 상에 0 ≤ x1 ≤ 0.40 이고, 평균적으로 0 ≤ y1 ≤ 0.4인 Alx1Iny1Ga1-x1-y1N 기반의 제1 배리어층(21)을 성장 - In 함량은 성장 방향(z)을 따라 감소함 - 시키는 단계;
    - 상기 제1 배리어층(21) 상에 GaN 기반의 제2 배리어층(22)을 성장시키는 단계; 및
    - 상기 제2 배리어층(22) 상에 GaN 기반의 제3 배리어층(23)을 성장 - 상기 제3 배리어층(23)은 H2 가스의 첨가하에 성장됨 - 시키는 단계
    를 포함하는 것인 활성 영역 제조 방법.
  2. 청구항 1에 있어서, 상기 층들(20, 21, 22, 23, 24)은 명시된 순서대로 바로 연달아 성장되고, 상기 순서는 3회 이상 10회 이하로 상기 활성 영역(2)에서 반복되는 것인 활성 영역 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서, 상기 제3 배리어층(23)의 성장 중에 H2 흐름은 N을 위한 반응 가스 흐름의 15% 이상 55% 이하인 것인 활성 영역 제조 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 제1 및 제4 배리어층(21, 24)은 각각 0.6 nm 이상 1.8 nm 이하의 평균 두께를 갖도록 성장되는 것인 활성 영역 제조 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서, 상기 제2 및 제3 배리어층(22, 23)은 각각 0.6 nm 이상 1.8 nm 이하의 평균 두께를 갖도록 성장되고, 상기 제3 배리어층(23)은 상기 제2 배리어층(22)보다 큰 평균 두께를 갖도록 성장되는 것인 활성 영역 제조 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서, 상기 양자 우물층(20)은 2.5 nm 이상 4.0 nm 이하의 평균 두께를 갖도록 성장되고, 상기 양자 우물층(20)과 상기 배리어층들(21, 22, 23, 24)로 이루어진 전체 두께는 5.5 nm 이상 8.5 nm 이하인 것인 활성 영역 제조 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    - x4 ≤ 0.02
    - 평균적으로 0.04 < y4 ≤ 0.11,
    - 0.12 ≤ y ≤ 0.18,
    - x1 ≤ 0.02, 및
    - 평균적으로 0.04 < y1 ≤ 0.11인 것인 활성 영역 제조 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서, 상기 성장 방향(z)을 따라 상기 제1 및 제4 배리어층(21, 24)에 걸쳐서 y1과 y4는 각각 최소 0.03 그리고 최대 0.07 만큼 변동되는 것인 활성 영역 제조 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서, y1은 상기 성장 방향(z)을 따라 단조적으로 감소하고, y4는 상기 성장 방향(z)을 따라 단조적으로 증가하는 것인 활성 영역 제조 방법.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서, 적어도 상기 양자 우물층(20)의 성장 시,
    - 성장 속도는 최대 0.03 nm/s이고,
    - N을 위한 반응 가스의 흐름과 주기율표 제13족의 원소를 위한, 특히 In 및 Ga를 위한 반응 가스의 흐름의 비율은 적어도 30,000인 것인 활성 영역 제조 방법.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서, 적어도 상기 제1 및 제4 배리어층(21, 24)의 성장 시 성장 온도는 상기 양자 우물층(20)을 위한 성장 온도에 비해 최소 12℃ 그리고 최대 40℃ 만큼 상승하고,
    상기 성장 온도는 각각 730℃ 이상 850℃ 이하인 것인 활성 영역 제조 방법.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서, x1 > 0 및 x4 > 0이 성립하고, 상기 제1 및 제4 배리어층(21, 24)의 성장 시,
    - Al을 위한 반응 가스의 첨가와 In과 Ga를 위한 반응 가스의 첨가 사이에 적어도 1 s의 기간이 존재하고,
    - O2 또는 산소 화합물이 첨가되는 것인 활성 영역 제조 방법.
  13. 청구항 1 내지 청구항 12 중 어느 한 항에 있어서, 상기 양자 우물층(20)은 435 nm 이상 545 nm 이하의 방출 파장을 위해 구성되는 것인 활성 영역 제조 방법.
  14. 청구항 1 내지 청구항 13 중 어느 한 항에 따른 방법에 의해 제조된 활성 영역(2)을 포함하는 광전 반도체 칩(1)에 있어서,
    제3 배리어층(23)은 제2 배리어층(22)보다 높은 GaN-결정질을 갖는 것인 광전 반도체 칩.
KR1020147034402A 2012-05-30 2013-05-03 광전 반도체 칩을 위한 활성 영역을 제조하기 위한 방법 및 광전 반도체 칩 KR101933256B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012104671.9 2012-05-30
DE102012104671.9A DE102012104671B4 (de) 2012-05-30 2012-05-30 Verfahren zur Herstellung einer aktiven Zone für einen optoelektronischen Halbleiterchip
PCT/EP2013/059242 WO2013178425A1 (de) 2012-05-30 2013-05-03 Verfahren zur herstellung einer aktiven zone für einen optoelektronischen halbleiterchip und optoelektronischer halbleiterchip

Publications (2)

Publication Number Publication Date
KR20150022814A true KR20150022814A (ko) 2015-03-04
KR101933256B1 KR101933256B1 (ko) 2018-12-27

Family

ID=48236971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147034402A KR101933256B1 (ko) 2012-05-30 2013-05-03 광전 반도체 칩을 위한 활성 영역을 제조하기 위한 방법 및 광전 반도체 칩

Country Status (6)

Country Link
US (1) US9502607B2 (ko)
JP (1) JP6147336B2 (ko)
KR (1) KR101933256B1 (ko)
CN (1) CN104396031B (ko)
DE (1) DE102012104671B4 (ko)
WO (1) WO2013178425A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140069296A (ko) * 2011-09-29 2014-06-09 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩, 및 광전자 반도체 칩 제조 방법
KR20190039586A (ko) * 2016-09-02 2019-04-12 오스람 옵토 세미컨덕터스 게엠베하 광전자 컴포넌트
KR20210082535A (ko) * 2020-05-22 2021-07-05 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 초격자층, led 에피택셜 구조, 디스플레이 장치 및 이의 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012217640B4 (de) 2012-09-27 2020-02-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013200507A1 (de) 2013-01-15 2014-07-17 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
JP6183060B2 (ja) * 2013-08-24 2017-08-23 日亜化学工業株式会社 半導体発光素子
TWI612686B (zh) * 2014-09-03 2018-01-21 晶元光電股份有限公司 發光元件及其製造方法
DE102015104150A1 (de) 2015-03-19 2016-09-22 Osram Opto Semiconductors Gmbh Bauelement mit einer Mehrfachquantentopfstruktur
CN106684222B (zh) * 2016-11-08 2019-03-08 华灿光电（浙江）有限公司 一种发光二极管外延片的制造方法
CN114242856A (zh) * 2022-02-24 2022-03-25 江西兆驰半导体有限公司 绿光发光二极管外延片及其制备方法
CN114420806A (zh) * 2022-03-30 2022-04-29 江西兆驰半导体有限公司 发光二极管的外延结构及其制备方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304782B2 (ja) * 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子
JP3433038B2 (ja) 1997-02-24 2003-08-04 株式会社東芝 半導体発光装置
JPH1126812A (ja) 1997-07-01 1999-01-29 Toyoda Gosei Co Ltd ３族窒化物半導体素子及びその製造方法
KR101002271B1 (ko) 2002-07-16 2010-12-20 나이트라이드 세마이컨덕터스 코포레이션, 리미티드 질화갈륨계 화합물 반도체장치
CN1316567C (zh) 2003-04-16 2007-05-16 方大集团股份有限公司 采用多量子阱制备GaN基绿发光二极管外延片生长方法
JP4389723B2 (ja) * 2004-02-17 2009-12-24 住友電気工業株式会社 半導体素子を形成する方法
TWI232601B (en) 2004-05-11 2005-05-11 Nan Ya Photonics Inc The characteristics and applications of the InGaN/GaN multi-quantum-well light-emitting-diodes by using multiquantum barrier structure
KR100670531B1 (ko) 2004-08-26 2007-01-16 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2007088270A (ja) 2005-09-22 2007-04-05 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
KR100850950B1 (ko) * 2006-07-26 2008-08-08 엘지전자 주식회사 질화물계 발광 소자
JP2008118049A (ja) 2006-11-07 2008-05-22 Rohm Co Ltd ＧａＮ系半導体発光素子
WO2008056632A1 (fr) 2006-11-07 2008-05-15 Rohm Co., Ltd. Élément électroluminescent semi-conducteur gan
US20080258135A1 (en) 2007-04-19 2008-10-23 Hoke William E Semiconductor structure having plural back-barrier layers for improved carrier confinement
KR100916489B1 (ko) * 2007-07-27 2009-09-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI466314B (zh) * 2008-03-05 2014-12-21 Advanced Optoelectronic Tech 三族氮化合物半導體發光二極體
KR20090117538A (ko) 2008-05-09 2009-11-12 삼성전기주식회사 질화물 반도체 발광소자
JP2010021290A (ja) 2008-07-09 2010-01-28 Sumitomo Electric Ind Ltd 量子井戸構造の製造方法
JP5394717B2 (ja) * 2008-12-15 2014-01-22 日本オクラロ株式会社 窒化物半導体光素子の製造方法
JP2010251612A (ja) * 2009-04-17 2010-11-04 Sharp Corp 窒化物半導体発光素子の製造方法、発光装置、窒化物半導体発光層および窒化物半導体発光素子
US20110042646A1 (en) * 2009-08-21 2011-02-24 Sharp Kabushiki Kaisha Nitride semiconductor wafer, nitride semiconductor chip, method of manufacture thereof, and semiconductor device
KR20110057541A (ko) * 2009-11-24 2011-06-01 삼성엘이디 주식회사 질화물 반도체 발광소자
US10115859B2 (en) 2009-12-15 2018-10-30 Lehigh University Nitride based devices including a symmetrical quantum well active layer having a central low bandgap delta-layer
US8907321B2 (en) 2009-12-16 2014-12-09 Lehigh Univeristy Nitride based quantum well light-emitting devices having improved current injection efficiency
CN101777613A (zh) 2010-01-05 2010-07-14 山西乐百利特科技有限责任公司 照明用的led芯片的制造方法
JP5306254B2 (ja) 2010-02-12 2013-10-02 株式会社東芝 半導体発光素子
US8189637B2 (en) 2010-02-17 2012-05-29 Panasonic Corporation Semiconductor light-emitting device and method for manufacturing the same
JP2011171431A (ja) 2010-02-17 2011-09-01 Panasonic Corp 半導体発光装置及びその製造方法
JP4987994B2 (ja) * 2010-02-17 2012-08-01 株式会社東芝 窒化物半導体の結晶成長方法
JP5383880B1 (ja) * 2012-08-13 2014-01-08 株式会社東芝 窒化物半導体層の製造方法及び半導体発光素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140069296A (ko) * 2011-09-29 2014-06-09 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩, 및 광전자 반도체 칩 제조 방법
KR101869586B1 (ko) * 2011-09-29 2018-06-20 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩, 및 광전자 반도체 칩 제조 방법
KR20190039586A (ko) * 2016-09-02 2019-04-12 오스람 옵토 세미컨덕터스 게엠베하 광전자 컴포넌트
KR20210082535A (ko) * 2020-05-22 2021-07-05 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 초격자층, led 에피택셜 구조, 디스플레이 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR101933256B1 (ko) 2018-12-27
JP2015519754A (ja) 2015-07-09
DE102012104671A1 (de) 2013-12-05
CN104396031B (zh) 2017-02-22
US9502607B2 (en) 2016-11-22
JP6147336B2 (ja) 2017-06-14
WO2013178425A1 (de) 2013-12-05
CN104396031A (zh) 2015-03-04
DE102012104671B4 (de) 2020-03-05
US20150108426A1 (en) 2015-04-23

Similar Documents

Publication Publication Date Title
KR101933256B1 (ko) 광전 반도체 칩을 위한 활성 영역을 제조하기 위한 방법 및 광전 반도체 칩
US6645885B2 (en) Forming indium nitride (InN) and indium gallium nitride (InGaN) quantum dots grown by metal-organic-vapor-phase-epitaxy (MOCVD)
KR101423459B1 (ko) 질화갈륨계 반도체 헤테로 구조체 성장 방법
CN105428482B (zh) 一种led外延结构及制作方法
CN110112273B (zh) 一种深紫外led外延结构及其制备方法和深紫外led
WO2010024436A1 (ja) 半導体装置
JP6472459B2 (ja) オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ
US20100055883A1 (en) Group iii-nitride semiconductor thin film, method for fabricating the same, and group iii-nitride semiconductor light emitting device
KR101238459B1 (ko) 질화물 반도체 발광 소자
JP2010010678A (ja) 量子ドットデバイスおよびその製造方法
CN102903615A (zh) 一种p型GaN与AlGaN半导体材料的制备方法
JP4719689B2 (ja) 窒化物半導体層を成長させる方法及びこれを利用する窒化物半導体発光素子
CN102610719A (zh) 变质基板体系、其制备方法以及iii-氮化物半导体器件
CN109075224B (zh) 半导体晶片
KR20040043071A (ko) 질화물 반도체 나노상 광전소자 및 그 제조방법
US20230006092A1 (en) Light-emitting structure, method for producing the light-emitting structure, and light-emitting device
JP2008028121A (ja) 半導体発光素子の製造方法
JP5400368B2 (ja) 発光デバイス
KR101399441B1 (ko) 다중 양자 우물형 태양 전지 및 다중 양자 우물형 태양 전지의 제조 방법
JP3626423B2 (ja) フォトニックデバイスの製造方法
JP2011187862A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
CN109273563A (zh) 一种发光二极管外延片及其制备方法
US20200144451A1 (en) Nitride semiconductor crystal and method of fabricating the same
US9449815B2 (en) Method of growing gallium nitride based semiconductor layers and method of fabricating light emitting device therewith
KR100906972B1 (ko) 질화물계 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant