KR20190039586A - 광전자 컴포넌트 - Google Patents

광전자 컴포넌트 Download PDF

Info

Publication number
KR20190039586A
KR20190039586A KR1020197007953A KR20197007953A KR20190039586A KR 20190039586 A KR20190039586 A KR 20190039586A KR 1020197007953 A KR1020197007953 A KR 1020197007953A KR 20197007953 A KR20197007953 A KR 20197007953A KR 20190039586 A KR20190039586 A KR 20190039586A
Authority
KR
South Korea
Prior art keywords
layer
quantum well
aluminum content
barrier layers
layers
Prior art date
Application number
KR1020197007953A
Other languages
English (en)
Other versions
KR102199635B1 (ko
Inventor
베르너 베르크바우어
요아힘 헤르트코른
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20190039586A publication Critical patent/KR20190039586A/ko
Application granted granted Critical
Publication of KR102199635B1 publication Critical patent/KR102199635B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3407—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers characterised by special barrier layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은, 다중 양자 우물 구조물(5)을 포함하는 활성층을 구비한 광전자 컴포넌트(10)에 관한 것으로, 이때 상기 다중 양자 우물 구조물(5)은 Alx1Iny1Ga1-x1-y1N(0≤x1＜0.03, 0≤y1≤0.1 및 x1＋y1≤1)을 포함하는 양자 우물 층들(51)을 함유하고, Alx2Iny2Ga1-x2-y2N(0≤x2≤1, 0≤y2≤0.02 및 x2＋y2≤1)을 포함하는 장벽 층들(52)을 함유하며, 이때 상기 장벽 층들(52)은 공간적으로 변경되는 알루미늄 함량 x2를 갖고, 상기 장벽 층들(52) 내부의 알루미늄 함량의 최댓값은 x2, max≥0.05이고, 그리고 상기 장벽 층들(52) 내부의 알루미늄 함량의 최솟값은 x2, min＜0.05이다.

Description

광전자 컴포넌트
본 출원서는, 질화물 화합물 반도체 재료들, 특히 AlInGaN을 포함하는 양자 우물 구조물을 구비한 활성층을 포함하는, 특히 자색 또는 자외선을 방출하는 광전자 컴포넌트에 관한 것이다.
본 특허 출원서는 독일 특허 출원서 10 2016 116 425.9호의 우선권을 청구하며, 그에 따라 상기 출원서의 공개 내용은 인용의 방식으로 본 출원서에 수용된다.
특히 AlInGaN을 포함하는 질화물 화합물 반도체들로 구성된 양자 우물 구조물들은, 일반적으로 청색 스펙트럼 범위 내에서 방출하는 LED들 또는 레이저 다이오드들에서 활성층으로서 이용되는 경우가 많다. 반도체 재료의 조성에 따라서, 특히 자색 또는 자외선 스펙트럼 범위 내 방출도 가능하다. 자외선 스펙트럼 범위 내에서 효과적인 방출을 달성하기 위해, 양자 우물 구조물 내에서 비교적 큰 전자 밴드 갭(electronic band gap)을 포함하는 장벽 층들을 사용하는 것이 필요하다. 이는 재료계 AlInGaN에서 알루미늄 함량을 높임으로써 달성될 수 있다. 그러나 알루미늄 함량이 증가할수록 질화물 화합물 반도체 재료들의 격자 상수는 감소한다. 이는 높은 알루미늄 함량을 갖는 층들의 성장 시에 비교적 큰 인장 응력의 발생을 야기할 수 있다. 그 결과, 결함들의 형성, 특히 반도체 층들 내부의 균열 형성이 야기될 위험성이 있다.
본 발명의 과제는, 특히 자외선 스펙트럼 범위 내에서 방사선을 방출하기 위해 적합하고 결함 형성에 대해 감소한 위험성을 갖는 것을 특징으로 하는 활성층을 구비한 광전자 컴포넌트를 제시하는 것이다.
이와 같은 과제는 특허 청구항 제1 항의 특징들을 갖는 광전자 컴포넌트에 의해 해결된다. 본 발명의 바람직한 형성예들 및 개선예들은 종속 청구항들의 대상이다.
하나 이상의 형성예에 따르면, 광전자 컴포넌트는 다중 양자 우물 구조물을 포함하는 활성층을 포함하고, 이때 상기 다중 양자 우물 구조물은 양자 우물 층들 및 장벽 층들을 함유한다. 상기 장벽 층들은 적어도 국부적으로 상기 양자 우물 층들보다 더 큰 전자 밴드 갭을 갖는다. 상기 양자 우물 층들은 바람직하게 Alx1Iny1Ga1-x1-y1N(0≤x1＜0.03, 0≤y1≤0.1 및 x1＋y1≤1)을 포함한다. 바람직하게 상기 양자 우물 층들 내부의 알루미늄 함량은 x1=0이다. 계속해서 바람직하게 상기 양자 우물 층들 내부의 인듐 함량은 y1＞0이다. 상기 양자 우물 층들은 바람직하게 InGaN, 특히 Iny1Ga1-y1N(0＜y1≤0.1)을 포함한다.
상기 장벽 층들은 바람직하게 Alx2Iny2Ga1-x2-y2N(0≤x2≤1, 0≤y2≤0.02 및 x2＋y2≤1)을 포함하고, 이때 상기 장벽 층들 내부의 알루미늄 함량 x2는 공간적으로 변경된다. 알루미늄 함량은 상기 장벽 층들의 주 평면에 대하여 수직 방향으로, 또는 다르게 표현하면 상기 장벽 층들의 성장 방향으로 변경된다. 상기 장벽 층들 내부의 알루미늄 함량 x2의 최댓값은 바람직하게 x2,max≥0.05이다. 계속해서 장벽 층 내부의 알루미늄 함량의 최솟값 x2,min에 대해 바람직하게 x2, min＜0.05이 적용된다.
상기 양자 우물 구조물의 장벽 층들 내부의 알루미늄 함량 x2가 일정하지 않고, 오히려 공간적으로 변경되고 x2,max≥0.05의 최댓값 및 x2＜0.05의 최솟값을 가짐으로써, 큰 전자 밴드 갭이 달성될 수 있지만, 이때 장벽 층의 층 두께를 통해 평균한 알루미늄 함량은 바람직하게 상기 알루미늄 함량의 최댓값 x2,max≥0.05보다 작다. 그럼으로써, 상기 장벽 층들 내부의 인장 응력이 감소하고, 그에 따라 결함들의 형성 및/또는 상기 장벽 층들 내부의 균열 형성이 야기될 위험성이 예방된다.
상기 장벽 층들은 알루미늄 함량의 최댓값 x2,max를 바람직하게 이웃한 양자 우물 층에 대한 하나 이상의 경계면에서 갖는다. 이는, 상기 장벽 층들이 각각 이웃한 양자 우물 층에 대한 경계면에서 큰 전자 밴드 갭을 갖는다는 장점이 있다. 이와 같은 방식으로, 양자 우물 층에 대한 상기 경계면에서 큰 장벽 높이가 달성된다.
바람직한 하나의 형성예에서 알루미늄 함량의 최댓값 x2,max은 x2,max≥0.1, 특히 바람직하게 x2,max≥0.2이다. 이와 같은 큰 알루미늄 함량은, 자외선 스펙트럼 범위 내에서 방사선을 방출하기 위해 제공되어 있는 양자 우물 구조물을 위해 바람직하다.
특히 장벽 층들 내부의 알루미늄 함량은 경계면으로부터 출발하여 상기 경계면에 선행하는 층 쪽으로 우선 하나 또는 다수의 계단 형태로 또는 연속적으로 최솟값 x2,min까지 감소할 수 있다. 후속하여 상기 알루미늄 함량은 상기 최솟값으로부터 출발하여 하나 또는 다수의 계단 형태로 또는 연속적으로 재차 증가할 수 있다.
하나 이상의 형성예에 따르면, 장벽 층들은 알루미늄 함량의 최솟값 x2,min을, 이웃한 양자 우물 층으로부터 적어도 1㎚의 간격을 갖는 하나 이상의 영역에서 갖는다.
상기 장벽 층들 내부의 알루미늄 함량의 최솟값은 바람직하게 x2,min≤0.02, 특히 바람직하게 x2,min=0이다. 특히 상기 장벽 층들은 알루미늄 함량의 최솟값 영역 내에 GaN을 포함할 수 있다.
광전자 컴포넌트의 바람직한 하나의 형성예에서 활성층은 n-타입 반도체 영역과 p-타입 반도체 영역 사이에 배치되어 있고, 이때 상기 n-타입 반도체 영역으로부터 상기 p-타입 반도체 영역 쪽으로 향하는 방향으로 각각 하나의 중간층이 장벽 층과 후속하는 양자 우물 층 사이에 배치되어 있다. 상기 p-타입 반도체 영역으로부터 상기 n-타입 반도체 영역 쪽으로 향하는 방향은 일반적으로 반도체 층 시퀀스의 성장 방향에 상응한다. 그에 따라 이와 같은 형성예에서, 성장 방향으로 양자 우물 층이 장벽 층에 후속하는 경계면들에서 중간층이 배치되어 있다. 상기 중간층은 바람직하게 Alx3Iny3Ga1-x3-y3N(0≤x3＜0.03, 0≤y3≤0.02 및 x3＋y3≤1)을 포함한다. 상기 중간층의 두께는 바람직하게 1.5㎚ 미만, 특히 바람직하게 1㎚ 미만이다. 상기 중간층은 후속하는 장벽 층과 비교하여 비교적 적은 알루미늄 함량 x3≤0.03, 바람직하게 x3≤0.01 및 특히 바람직하게 x3＝0을 갖는다. 계속해서 상기 중간층 내부의 인듐 함량 y3≤0.02도 단지 매우 적거나, 또는 바람직하게 y3＝0이다. 특히 상기 중간층은 GaN-층일 수 있다.
장벽 층과 후속하는 양자 우물 층 사이에 상기 중간층을 삽입하는 것은 특히, 높은 알루미늄 비율의 장벽 층 상에 양자 우물 층이 직접 성장하는 것이 방지된다는 장점이 있다. 특히 인듐 함량을 갖는 양자 우물 층들이 높은 알루미늄 함량을 갖는 장벽 층들 상에 직접 성장하지 않는 것이 바람직한 것으로 드러났는데, 그 이유는 이와 같은 경우에 인듐과 알루미늄 사이에 바람직하지 않은 반응들이 발생할 수 있기 때문이다.
또 다른 하나의 바람직한 형성예에 따르면, 장벽 층들은 n-타입 반도체 영역으로부터 p-타입 반도체 영역 쪽으로 향하는 방향으로 각각 선행하는 양자 우물 층에 직접 인접한다. 그에 따라 이와 같은 경계면들에는 특히 각각 중간층이 전혀 배치되어 있지 않다. 오히려, 상기 장벽 층들 내부의 홀들에 대해 더 높은 체재 가능성을 방지하기 위해, 이와 같은 경계면들에서 양자 우물 층의 재료로부터 장벽 층의 재료 쪽으로 갑작스러운 전이가 이루어지는 것이 바람직하다.
바람직한 하나의 형성예에서 양자 우물 구조물은, 각각 3개의 층으로 구성된 복수의 주기를 갖는 다중 양자 우물 구조물이고, 이때 상기 3개의 층은 장벽 층, 중간층 및 양자 우물 층이다. 상기 주기의 개수는 바람직하게 3개 내지 15개, 바람직하게 4개 내지 8개이다.
상기 다중 양자 우물 구조물 내부의 장벽 층들의 두께는 바람직하게 3㎚ 내지 8㎚, 바람직하게 3㎚ 내지 5㎚이다. 양자 우물 층들은 바람직하게 2㎚ 내지 4㎚의 두께를 갖는다.
광전자 컴포넌트는 바람직하게 UV-방사선을 방출하는 광전자 컴포넌트이다. 특히 상기 광전자 컴포넌트는 420㎚ 미만의 중심 파장을 갖는 UV-방사선을 방출하기 위해 적합할 수 있다. 특히 바람직하게 상기 중심 파장은 365㎚ 내지 400㎚이다. 이와 같은 스펙트럼 범위 내에서 방출하는 광전자 컴포넌트는 특히 도료를 경화시키기 위해 이용될 수 있다.
본 발명은 다음에서 실시예들을 참조하여 도 1 내지 도 4와 관련하여 더 상세하게 설명된다.
도 1은 제1 실시예에 따른 광전자 컴포넌트를 절단한 개략적인 단면도이고,
도 2는 하나의 실시예에서 장벽 층 내부의 알루미늄 함량의 파형을 나타내는 개략도이며,
도 3은 또 다른 하나의 실시예에서 장벽 층 내부의 알루미늄 함량의 파형을 나타내는 개략도이고,
도 4는 또 다른 하나의 실시예에 따른 광전자 컴포넌트를 절단한 개략적인 단면도이다.
도면들에서 동일한, 또는 동일하게 작용하는 구성 부품들에는 각각 동일한 도면 부호들이 제공되어 있다. 도시된 구성 부품들 및 상기 구성 부품들의 상호 크기 비율들은 척도에 맞는 것으로 간주하지 않는다.
도 1에 도시된 하나의 실시예에 따른 광전자 컴포넌트(10)는 LED-칩이고, 상기 LED-칩은 p-타입 반도체 영역(4), n-타입 반도체 영역(6) 및 상기 p-타입 반도체 영역(4)과 상기 n-타입 반도체 영역(6) 사이에 배치되고 방사선을 방출하기 위해 적합한 활성층을 포함하며, 상기 활성층은 다중 양자 우물 구조물(5)이다. 상기 LED-칩(10)은 바람직하게 자외선 스펙트럼 범위 내에서 방출하는 LED-칩이다. 상기 LED-칩(10)의 다중 양자 우물 구조물(5)은 바람직하게, 420㎚ 미만, 바람직하게 365㎚ 내지 400㎚의 중심 파장을 갖는 방사선을 방출하기 위해 적합하다.
상기 실시예에 따른 LED-칩(10)으로는, 본래 반도체 층 시퀀스(4, 5, 6)의 에피택셜 성장을 위해 사용된 성장 기판이 분리되었고, 그 대신에 상기 반도체 층 시퀀스(4, 5, 6)가 연결 층(2), 특히 땜납 층에 의해 상기 성장 기판과 상이한 캐리어 기판(1)에 연결된 소위 박막 반도체 칩이 고려된다.
이러한 박막 발광 다이오드 칩의 경우, p-타입 반도체 영역(4)은 일반적으로 캐리어 기판(1)을 향해 있다. 상기 p-타입 반도체 영역(4)과 상기 캐리어 기판(1) 사이에는 바람직하게 미러 층(3)이 배치되어 있고, 상기 미러 층은 바람직하게 상기 캐리어 기판(1)의 방향으로 방출된 방사선을 광전자 컴포넌트(10)의 방사선 출력면(9) 쪽 방향으로 편향시킨다. 상기 미러 층(3)은 예를 들어, Ag, Al 또는 Au를 함유하는 금속 층이다.
상기 광전자 컴포넌트(10)의 전기 접촉을 위해서는 예를 들어 상기 캐리어 기판(1)의 후면에 제1 접촉 층(7)이 제공될 수 있고, 상기 방사선 출력면(9)의 부분 영역 상에 제2 접촉 층(8)이 제공될 수 있다.
상기 p-타입 반도체 영역(4) 및 상기 n-타입 반도체 영역(6)은 각각 복수의 부분 층으로 구성될 수 있으며, 오로지 p-도핑 된 층들 또는 n-도핑 된 층들로만 이루어질 필요는 없고, 오히려 예를 들어 명목적으로 도핑 되지 않은 하나 또는 복수의 층을 포함할 수도 있다.
도시된 실시예에 대해 대안적으로, 광전자 컴포넌트(10)는 반대 극성을 가질 수도 있는데, 다시 말해 n-타입 반도체 영역(6)이 기판을 향해 있고, p-타입 반도체 영역(4)이 광전자 반도체 칩의 방사선 출력면(9)을 향해 있을 수 있다(도시되지 않음). 이는 일반적으로, 반도체 층들의 에피택셜 성장을 위해 사용된 성장 기판이 분리되지 않는 광전자 반도체 칩들에 해당하는데, 그 이유는 일반적으로 n-타입 반도체 영역이 가장 먼저 성장 기판 상에서 성장하기 때문이다.
광전자 컴포넌트(10)의 반도체 층 시퀀스(4, 5, 6)는 질화물 화합물 반도체에 기초한다. "질화물 화합물 반도체에 기초한다"는 사실은 이와 같은 맥락에서, 반도체 층 시퀀스 또는 상기 반도체 층 시퀀스의 하나 이상의 층이 Ⅲ-질화물 화합물 반도체 재료, 바람직하게 AlxInyGa1-x-yN(0≤x≤1, 0≤y≤1 및 x＋y≤1)을 포함한다는 것을 의미한다. 이 경우, 이와 같은 재료는 반드시 상기 화학식에 따른 수학적으로 정확한 조성을 가질 필요는 없다. 오히려 상기 재료는, AlxInyGa1-x-yN-재료의 특징적인 물리적 특성들을 실질적으로 변경시키지 않는 하나 또는 복수의 도펀트 및 추가 성분들을 포함할 수 있다. 그러나 간소화를 위해, 결정 격자의 주요 성분들이 부분적으로 소량의 추가 물질들에 의해 대체될 수 있는 경우에도, 상기 화학식은 단지 결정 격자의 주요 성분들(In, Al, Ga, N)만을 포함한다.
질화물 화합물 반도체 재료들의 전자 밴드 갭들은 특히, 반도체 재료 내부의 알루미늄 함량 및/또는 인듐 함량이 변경됨으로써 설정될 수 있다. 이와 같은 유형의 반도체들의 경우, 알루미늄 함량 x가 증가할수록 밴드 갭이 증가하고, 인듐 함량 y가 증가할수록 밴드 갭이 감소한다.
광전자 반도체 칩(10)의 방사선을 방출하기 위해 제공된 활성층은 다중 양자 우물 구조물(5)로서 형성되어 있다. 상기 다중 양자 우물 구조물(5)은 교대로 배치되어 있는 복수의 양자 우물 층(51) 및 장벽 층(52)을 포함한다. 상기 양자 우물 층들(51)은 밴드 갭 EQW를 갖고, 상기 장벽 층들(52)은 적어도 국부적으로 밴드 갭 EB＞EQW를 갖는다. 상기 다중 양자 우물 구조물(5)은 특히 N개의 주기를 갖는 주기적인 층 시퀀스이고, 이때 주기의 개수 N은 예를 들어 3개 내지 15개, 바람직하게 4개 내지 8개이다.
상기 양자 우물 층들(51)은 예를 들어 2㎚ 내지 4㎚의 두께를 갖는다. 상기 장벽 층들(52)의 두께는 예를 들어 3㎚ 내지 8㎚, 바람직하게 3㎚ 내지 5㎚이다.
상기 다중 양자 우물 구조물(5)의 실시예에서 상기 양자 우물 층들(51)은 Alx1Iny1Ga1-x1-y1N(0≤x1＜0.03, 0≤y1≤0.1 및 x1＋y1≤1)을 포함한다. 적은 알루미늄 함량 x1＜0.03, 바람직하게 x1＝0에 의해, 더 높은 알루미늄 함량을 갖는 상기 장벽 층들(52)과 비교하여 전자 밴드 갭의 큰 차이가 달성될 수 있다. 다른 말로 하면, 이와 같은 방식으로 비교적 깊은 양자 우물들이 생성될 수 있다. 계속해서, 상기 양자 우물 층들(51) 내부의 인듐 함량 y1≤0.1도 적은데, 그 이유는 인듐 함량이 증가할수록 전자 밴드 갭이 감소할 수 있기 때문이다. 상기 광전자 컴포넌트가 특히 UV-범위 내에서, 특히 매우 단파의 방사선을 방출하기 위해 제공되어 있기 때문에, y1＝0 내지 y1＝0.1의 범위 내에 있는 적은 인듐 함량이 바람직하다.
상기 광전자 컴포넌트의 실시예에서 상기 장벽 층들(52)은 Alx2Iny2Ga1-x2-y2N(0.05≤x2≤1, 0≤y2≤0.02 및 x2＋y2≤1)을 포함한다. 큰 전자 밴드 갭을 달성하기 위해, 상기 장벽 층들(52)은 단지 매우 적은 인듐 함량 y2≤0.02를 갖거나, 또는 y2＝0이 되도록, 바람직하게 인듐을 전혀 포함하지 않는다. 다시 말해 상기 장벽 층들(52)의 재료는 바람직하게 Alx2Ga1-x2N(0≤x2≤1)이다. 바람직하게 상기 장벽 층들(52)의 알루미늄 함량은 적어도, n-타입 반도체 영역(6)으로부터 p-타입 반도체 영역(4) 쪽으로 진행하는 방향으로 하나의 장벽 층(52)이 다중 양자 우물(51)에 후속하는 경계면들에서 최댓값 x2,max≥0.05를 갖는다. 특히 바람직하게 x2,max≥0.1 또는 심지어 x2,max≥0.2이다. 예를 들어 상기 장벽 층들(52)은 이웃한 양자 우물 층들(51)에 대한 경계면들에서 Al0.15Ga0.85N을 포함할 수 있다.
이 경우, 상기 장벽 층들(52) 내부의 알루미늄 함량 x2는 일정하지 않고, 오히려 층 평면에 대해 수직으로 n-타입 반도체 영역(6)으로부터 p-타입 반도체 영역 쪽으로 향하는 z-방향으로 공간적 변동을 갖는다. 특히, 상기 장벽 층들(52)이 서로 다른 알루미늄 함량 x2를 갖는 복수의 부분 층(52a, 52b, 52c)으로 구성되어 있는 것이 가능하다.
장벽 층(52)의 z-방향으로 알루미늄 함량의 파형은 두 가지 실시예에 대해 도 2 및 도 3에 도시되어 있다.
도 2의 실시예에서는 장벽 층(52)이 2개의 외부 부분 층(52a, 52c) 및 그 사이에 배치된 중심 부분 층(52b)을 포함한다. 상기 중심 부분 층(52b)은 상기 외부 부분 층들(52a, 52c)보다 더 적은 알루미늄 함량 x2를 갖는다. 바람직하게 상기 외부 부분 층들(52a, 52c) 내부의 알루미늄 함량 x2는 최댓값 x2, max≥0.05, 예를 들어 x2, max＝0.15를 갖는다. 상기 중심 부분 층(52c) 내부의 알루미늄 함량은 최솟값 x2, min＜0.05, 바람직하게 x2, min＜0.02, 예를 들어 x2, min＝0을 갖는다. 도시된 실시예에서 상기 외부 부분 층들(52a, 52c)은 각각 Al0.15Ga0.85N-층들이고, 상기 중심 부분 층(52b)은 GaN-층이다. 상기 외부 부분 층들(52a, 52c)은 예를 들어 1㎚ 내지 2㎚의 두께를 가질 수 있고, 상기 중심 부분 층(52b)은 2㎚ 내지 3㎚의 두께를 가질 수 있다. 3개의 부분 층으로 구성된 상기 장벽 층(52)의 전체 두께는 대략 3㎚ 내지 8㎚일 수 있다.
이와 같은 실시예에서 알루미늄 함량 x2의 계단형 파형에 의해, 상기 장벽 층들(52)의 외부 부분 층들(52a, 52c)의 높은 알루미늄 함량으로 인해 이웃한 양자 우물 층들(51)에 대한 경계면들에서 바람직하게 높은 전자 밴드 갭이 달성된다. 이는, 특히 UV-범위 내에서 매우 단파의 방사선을 방출하기 위해 바람직하다. 다른 한편으로는 상기 중심 부분 층(52c) 내부의 더 적은 알루미늄 함량에 의해 장벽 층(52) 내부의 기계적 응력이 감소하고, 그에 따라 상기 장벽 층(52) 내부에서 예컨대 어긋남 또는 균열과 같은 결정 결함들이 형성될 위험성이 감소한다.
상기 장벽 층(52)의 에피택셜 성장 시에 가장 먼저 성장한 제1 부분 층(52a)은, 높은 알루미늄 함량 x2, max에 기인하는 비교적 작은 자체 격자 상수로 인해 그 아래에 놓인 더 큰 격자 상수의 반도체 층 상에 성장할 때 인장 응력을 갖는다. 이와 같은 인장 응력은 층 두께가 증가할수록 결함들이 형성되도록 야기할 수 있다. 상기 제1 부분 층이 2㎚ 이하, 또는 바람직하게 1㎚ 이하의 두께에 도달한 이후에, 상기 중심 부분 층(52b)을 삽입함으로써, 이와 같은 결함 형성이 효과적으로 방지될 수 있다.
도 3에는 장벽 층(52) 내부의 알루미늄 함량 x2의 파형에 대해 또 다른 하나의 실시예가 개략적으로 도시되어 있다. 상기 장벽 층(52)은 제1 외부 부분 층(52a), 중심 부분 층(52b) 및 제2 외부 부분 층(52c)을 포함한다. 상기 외부 부분 층들(52a, 52c)은 이전 실시예와 다르게 일정한 알루미늄 함량을 갖지 않고, 오히려 알루미늄 함량의 구배를 갖는다. 예를 들어 알루미늄 함량이 상기 제1 외부 부분 층(52a) 내부에서 최댓값 x2, max에서 최솟값 x2, min으로 감소할 수 있고, 상기 제2 외부 부분 층 내부에서 재차 최솟값 x2, min에서 최댓값 x2, max으로 증가할 수 있다. 도 3에는 예시적으로 상기 외부 부분 층들 내부의 알루미늄 함량 x2의 각각 하나의 선형 구배가 도시되어 있다. 그러나 대안적으로, 알루미늄 함량이 비선형 방식으로 감소 또는 증가하는 것도 가능하다. 특히, 알루미늄 함량이 계단 방식으로 감소 또는 증가하는 것이 가능하다.
또한, 상기 중심 부분 층(52b)이 생략됨으로써, 결과적으로 상기 장벽 층(52)이 단지 2개의 부분 층(52a, 52b)만을 포함하는 것도 고려할 수 있다. 예를 들어 알루미늄 함량이 상기 제1 부분 층(52a) 내부에서 계단 방식으로, 또는 연속적으로 최솟값 x2, min으로 감소하고, 후속하여 직접 인접하는 제2 부분 층(52c) 내부에서 재차 계단 방식으로, 또는 연속적으로 증가할 수 있다. 또한, 알루미늄 함량의 파형은 장벽 층(52)의 중점을 기준으로 반드시 대칭일 필요가 없고, 오히려 상기 장벽 층(52)은 알루미늄 함량 x2의 비대칭 파형을 가질 수도 있다.
그에 따라 장벽 층(52) 내부의 알루미늄 함량의 파형의 관점에서 다양한 형성예들이 가능하며, 이때 상기 알루미늄 함량은 바람직하게 상기 장벽 층(52) 내부에서 최솟값 x2, min을 갖고, 이웃한 반도체 층들에 대한 경계면들에서 최댓값 x2, max을 갖는다.
도 4에는 광전자 컴포넌트(10)의 또 다른 하나의 실시예가 도시되어 있다. 이와 같은 실시예는, n-타입 반도체 영역(6)으로부터 p-타입 반도체 영역(4) 쪽으로 향하는 z-방향으로, 다시 말해 반도체 층 시퀀스의 성장 방향으로 각각의 양자 우물 층(51) 앞에 각각 하나의 중간층(53)이 배치됨으로써, 도 1의 실시예와 구분된다. 그에 따라 이와 같은 형성예에서 다중 양자 우물 구조물(5)의 주기들은 각각 3개의 층을 포함하는데, 말하자면 중간층(53), 상기 중간층(53)에 후속하는 양자 우물 층(51) 및 상기 양자 우물 층(51)에 후속하는 장벽 층(52)을 포함한다. 주기의 개수 N은 이전 실시예에서와 동일하게 바람직하게 3개 내지 15개, 바람직하게 4개 내지 8개이다.
상기 중간층(53)은, 그 두께가 바람직하게 1.5㎚ 이하, 특히 바람직하게 1㎚ 이하인 비교적 얇은 층이다. 상기 중간층은 Alx3Iny3Ga1-x3-y3N(0≤x3＜0.03, 0≤y3≤0.02 및 x3＋y3≤1)을 포함한다. 바람직하게 알루미늄 함량은 x3＝0이고, 그리고/또는 인듐 함량은 y3＝0이다. 비교적 적은 알루미늄 함량을 갖거나, 또는 바람직하게 알루미늄 함량을 전혀 갖지 않는 얇은 중간층은, 일반적으로 인듐 함량을 갖는 양자 우물 층(53)의 성장 시에 인듐과 알루미늄 사이에 바람직하지 않은 반응이 야기되지 않거나, 또는 기체상에서 상기 인듐과 알루미늄의 전구물질들의 바람직하지 않은 반응이 야기되지 않는다는 장점이 있다.
n-타입 반도체 영역(6)으로부터 p-타입 반도체 영역(4) 쪽으로 향하는 z-방향으로 장벽 층(52)이 양자 우물 층(51)에 후속하는, 상기 다중 양자 우물 구조물(5)의 경계면들에서는 바람직하게 각각 중간층이 전혀 배치되어 있지 않다. 다르게 표현하면, 성장 방향으로 중간층(53)이 양자 우물 층들(51)에 직접 선행하지만, 상기 양자 우물 층들(51)에는 어떠한 중간층도 직접 후속하지는 않는다. 성장 방향으로 장벽 층(52)이 양자 우물 층(51)에 후속하는 경계면들에서는, 상기 장벽 층(52)이 상기 양자 우물 층(53)에 직접 인접하는 경우가 바람직하다. 이와 같은 방식으로, 장벽 층들(52) 내부의 홀들에 대해 체재 가능성이 감소하도록 전자 밴드 구조물이 영향을 받는다는 사실이 드러났다. 이와 같은 방식으로 상기 다중 양자 우물 구조물 내에서 방사선 발생의 효율이 향상될 수 있다.
그 밖에 도 4의 실시예는, 추가 바람직한 형성예들, 특히 장벽 층들(52)의 형성예들 및 그와 결부된 장점들의 관점에서, 앞서 기술된 실시예들에 상응한다.
본 발명은 상기 실시예들을 참조한 설명에 의해 제한되어 있지 않다. 오히려 본 발명은 각각의 새로운 특징 및 특징들의 각각의 조합을 포함하고, 비록 이와 같은 특징 또는 이와 같은 조합 자체가 특허 청구범위 또는 실시예들에 명시적으로 제시되어 있지 않더라도, 특히 특징들의 각각의 조합이 특허 청구범위 내에 포함되어 있는 것으로 간주한다.
1 캐리어 기판
2 연결 층
3 미러 층
4 p-타입 반도체 영역
5 다중 양자 우물 구조물
6 n-타입 반도체 영역
7 제1 접촉 층
8 제2 접촉 층
9 방사선 출력면
10 광전자 컴포넌트
51 양자 우물 층
52 장벽 층
52a 장벽 층의 부분 층
52b 장벽 층의 부분 층
52c 장벽 층의 부분 층
53 중간층

Claims (13)

  1. 다중 양자 우물 구조물(5)을 포함하는 활성층을 구비한 광전자 컴포넌트(10)에 있어서,
    상기 다중 양자 우물 구조물(5)은 Alx1Iny1Ga1-x1-y1N(0≤x1＜0.03, 0≤y1≤0.1 및 x1＋y1≤1)을 포함하는 양자 우물 층들(51)을 함유하고, Alx2Iny2Ga1-x2-y2N(0≤x2≤1, 0≤y2≤0.02 및 x2＋y2≤1)을 포함하는 장벽 층들(52)을 함유하며,
    - 상기 장벽 층들(52)은 공간적으로 변경되는 알루미늄 함량 x2를 갖고,
    - 상기 장벽 층들(52) 내부의 알루미늄 함량의 최댓값은 x2, max≥0.05이고, 그리고
    - 상기 장벽 층들(52) 내부의 알루미늄 함량의 최솟값은 x2, min＜0.05인,
    광전자 컴포넌트.
  2. 제1 항에 있어서,
    상기 장벽 층들(52)은 알루미늄 함량의 최댓값 x2,max를 이웃한 양자 우물 층(51)에 대한 하나 이상의 경계면에서 갖는,
    광전자 컴포넌트.
  3. 제1 항 또는 제2 항에 있어서,
    상기 장벽 층들(52) 내부의 알루미늄 함량의 최댓값은 x2,max≥0.1인,
    광전자 컴포넌트.
  4. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 장벽 층들(52) 내부의 알루미늄 함량의 최댓값은 x2,max≥0.2인,
    광전자 컴포넌트.
  5. 제1 항 내지 제4 항 중 어느 한 항에 있어서,
    상기 장벽 층들(52) 내부의 알루미늄 함량은 경계면으로부터 출발하여 상기 경계면에 선행하는 층 쪽으로 하나 또는 다수의 계단 형태로 또는 연속적으로 최솟값 x2,min까지 감소하고, 상기 최솟값으로부터 출발하여 하나 또는 다수의 계단 형태로 또는 연속적으로 재차 증가하는,
    광전자 컴포넌트.
  6. 제1 항 내지 제5 항 중 어느 한 항에 있어서,
    상기 장벽 층들(52)은 알루미늄 함량의 최솟값 x2,min을, 이웃한 양자 우물 층(51)으로부터 적어도 1㎚의 간격을 갖는 영역에서 갖는,
    광전자 컴포넌트.
  7. 제1 항 내지 제6 항 중 어느 한 항에 있어서,
    상기 장벽 층들(52) 내부의 알루미늄 함량의 최솟값은 x2,min＜0.02인,
    광전자 컴포넌트.
  8. 제1 항 내지 제7 항 중 어느 한 항에 있어서,
    상기 장벽 층들(52) 내부의 알루미늄 함량의 최솟값은 x2,min=0인,
    광전자 컴포넌트.
  9. 제1 항 내지 제8 항 중 어느 한 항에 있어서,
    상기 다중 양자 우물 구조물(5)은 n-타입 반도체 영역(6)과 p-타입 반도체 영역(4) 사이에 배치되어 있고, 상기 n-타입 반도체 영역(6)으로부터 상기 p-타입 반도체 영역(4) 쪽으로 향하는 방향으로 각각 하나의 중간층(53)이 장벽 층(52)과 후속하는 양자 우물 층(51) 사이에 배치되어 있으며, 상기 중간층은 1.5㎚ 미만의 두께를 갖고, Alx3Iny3Ga1-x3-y3N(0≤x3＜0.03, 0≤y3≤0.02 및 x3＋y3≤1)을 포함하는,
    광전자 컴포넌트.
  10. 제9 항에 있어서,
    상기 중간층(53)은 GaN을 포함하는,
    광전자 컴포넌트.
  11. 제9 항 또는 제10 항에 있어서,
    상기 장벽 층들(52)은 상기 n-타입 반도체 영역(6)으로부터 상기 p-타입 반도체 영역(4) 쪽으로 향하는 방향으로 각각 선행하는 양자 우물 층(51)에 직접 인접하는,
    광전자 컴포넌트.
  12. 제1 항 내지 제11 항 중 어느 한 항에 있어서,
    상기 광전자 컴포넌트(10)는 420㎚ 미만의 중심 파장을 갖는 UV-방사선을 방출하기 위해 적합한,
    광전자 컴포넌트.
  13. 제1 항 내지 제12 항 중 어느 한 항에 있어서,
    상기 중심 파장은 365㎚ 내지 400㎚인,
    광전자 컴포넌트.
KR1020197007953A 2016-09-02 2017-08-28 광전자 컴포넌트 KR102199635B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016116425.9A DE102016116425A1 (de) 2016-09-02 2016-09-02 Optoelektronisches Bauelement
DE102016116425.9 2016-09-02
PCT/EP2017/071550 WO2018041778A1 (de) 2016-09-02 2017-08-28 Optoelektronisches bauelement

Publications (2)

Publication Number Publication Date
KR20190039586A true KR20190039586A (ko) 2019-04-12
KR102199635B1 KR102199635B1 (ko) 2021-01-07

Family

ID=59811293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197007953A KR102199635B1 (ko) 2016-09-02 2017-08-28 광전자 컴포넌트

Country Status (6)

Country Link
US (1) US11114584B2 (ko)
JP (1) JP6991199B2 (ko)
KR (1) KR102199635B1 (ko)
CN (1) CN109661730B (ko)
DE (1) DE102016116425A1 (ko)
WO (1) WO2018041778A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552217B2 (en) * 2018-11-12 2023-01-10 Epistar Corporation Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130096991A (ko) * 2012-02-23 2013-09-02 삼성전자주식회사 자외선 발광소자
DE102013200507A1 (de) * 2013-01-15 2014-07-17 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
KR20150022814A (ko) * 2012-05-30 2015-03-04 오스람 옵토 세미컨덕터스 게엠베하 광전 반도체 칩을 위한 활성 영역을 제조하기 위한 방법 및 광전 반도체 칩
KR20150061252A (ko) * 2013-11-27 2015-06-04 서울바이오시스 주식회사 자외선 발광 다이오드 및 그것을 제조하는 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3803696B2 (ja) 2000-11-21 2006-08-02 日亜化学工業株式会社 窒化物半導体素子
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
US6998281B2 (en) * 2000-10-12 2006-02-14 General Electric Company Solid state lighting device with reduced form factor including LED with directional emission and package with microoptics
JP4412918B2 (ja) 2003-05-28 2010-02-10 シャープ株式会社 窒化物半導体発光素子及びその製造方法
US6995389B2 (en) 2003-06-18 2006-02-07 Lumileds Lighting, U.S., Llc Heterostructures for III-nitride light emitting devices
WO2005020396A1 (ja) 2003-08-26 2005-03-03 Sony Corporation ＧａＮ系ＩＩＩ−Ｖ族化合物半導体発光素子及びその製造方法
KR101045202B1 (ko) * 2003-10-17 2011-06-30 삼성전자주식회사 ＩＩＩ-Ｖ 족 ＧａＮ 계 반도체 소자 및 그 제조방법
JP2006210692A (ja) 2005-01-28 2006-08-10 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体発光素子
CN102138227A (zh) 2008-08-29 2011-07-27 株式会社东芝 半导体装置
JP2010092898A (ja) 2008-10-03 2010-04-22 Nec Corp 半導体発光素子
KR101125026B1 (ko) 2010-11-19 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
JP5744615B2 (ja) 2011-04-28 2015-07-08 シャープ株式会社 窒化物半導体発光ダイオード素子
KR101953716B1 (ko) 2012-08-23 2019-03-05 엘지이노텍 주식회사 발광소자, 발광 소자 패키지 및 조명 시스템
TWI499080B (zh) * 2012-11-19 2015-09-01 Genesis Photonics Inc 氮化物半導體結構及半導體發光元件
CN103872198B (zh) 2014-03-24 2016-09-28 天津三安光电有限公司 一种多量子阱结构及采用该结构的发光二极管
CN104638073A (zh) 2015-01-12 2015-05-20 西安神光皓瑞光电科技有限公司 一种光电器件的量子阱结构
CN105161586A (zh) 2015-09-29 2015-12-16 山东浪潮华光光电子股份有限公司 具有组合势垒多量子阱的led外延结构及其制备方法
CN105374912B (zh) 2015-10-28 2017-11-21 厦门市三安光电科技有限公司 发光二极管及其制作方法
CN106992233A (zh) 2017-04-13 2017-07-28 聚灿光电科技股份有限公司 反极性紫外led外延结构及其制备方法
CN110970533B (zh) 2019-12-30 2021-10-08 广东德力光电有限公司 一种led倒装芯片的紫光外延结构及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130096991A (ko) * 2012-02-23 2013-09-02 삼성전자주식회사 자외선 발광소자
KR20150022814A (ko) * 2012-05-30 2015-03-04 오스람 옵토 세미컨덕터스 게엠베하 광전 반도체 칩을 위한 활성 영역을 제조하기 위한 방법 및 광전 반도체 칩
DE102013200507A1 (de) * 2013-01-15 2014-07-17 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
KR20150061252A (ko) * 2013-11-27 2015-06-04 서울바이오시스 주식회사 자외선 발광 다이오드 및 그것을 제조하는 방법

Also Published As

Publication number Publication date
CN109661730B (zh) 2021-09-07
WO2018041778A1 (de) 2018-03-08
DE102016116425A1 (de) 2018-03-08
JP6991199B2 (ja) 2022-01-12
CN109661730A (zh) 2019-04-19
KR102199635B1 (ko) 2021-01-07
US11114584B2 (en) 2021-09-07
JP2019526938A (ja) 2019-09-19
US20190237617A1 (en) 2019-08-01

Similar Documents

Publication Publication Date Title
EP1791189B1 (en) Semiconductor device and method of semiconductor device fabrication
EP3217438B1 (en) Semiconductor light-emitting element
EP3217441B1 (en) Semiconductor light-emitting device
EP3217439B1 (en) Semiconductor light-emitting element
EP3217440B1 (en) Semiconductor light-emitting element
KR102432227B1 (ko) 반도체소자 및 반도체소자 패키지
KR20140002910A (ko) 근자외선 발광 소자
US9660137B2 (en) Method for producing a nitride compound semiconductor device
US7851242B2 (en) Monolithic white and full-color light emitting diodes using optically pumped multiple quantum wells
KR20100049451A (ko) 질화물 반도체 소자
KR102199635B1 (ko) 광전자 컴포넌트
KR102005236B1 (ko) 반사 전극 형성을 위한 콘택층을 포함하는 반도체 발광 소자
US20210242371A1 (en) Single chip multi band led
KR20100027407A (ko) 질화물 반도체 발광소자
KR102584022B1 (ko) 발광 소자
KR100663911B1 (ko) 발광 다이오드
EP3276675A1 (en) Semiconductor light-emitting element
KR20120055356A (ko) 발광소자 및 그 제조 방법
KR20190013196A (ko) 반도체소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant