KR101045202B1 - ＩＩＩ-Ｖ 족 ＧａＮ 계 반도체 소자 및 그 제조방법 - Google Patents

Abstract

III-V 족 GaN 계 화합물 반도체에 관해 개시된다. 개시된 반도체는: 다중양자우물에 의한 활성성층과 p-형 GaN 계 화합물 반도체층의 사이에 활성층에 접촉되는 AlGaN에 의한 확산방지층(diffusion blocking layer)과 상기 p-형 GaN 계 화합물 반도체층에 접촉되는 InGaN에 의한 희생층이 마련되는 구조를 가진다.

GaN, 확산, 방지, 보호, 희생

Description

ＩＩＩ-Ｖ 족 ＧａＮ 계 반도체 소자 및 그 제조방법{III-V group GaN-based semiconductor device and manufacturing method thereof}

도 1은 본 발명에 따른 레이저 소자의 개략적 단면도이다.

도 2는 본 발명에 따른 레이저 소자의 에너지 밴드 다이아그램이다.

도 3은 본 발명에 따라 활성층에 확산방지층과 희생층이 형성되는 반도체 적층의 TEM 이미지이다.

도 4는 본 발명에 따라 활성층에 확산방지층과 희생층이 형성되는 반도체 적층의 AFM 이미지이다.

도 5는 보호층(종래 방법)을 질화물 레이저 다이오드 성장에 적용한 TEM 이미지이다.

도 6은 보호층(종래 방법)의 성장속도를 0.3Å/s로 성장후 성장중단을 하고 반응온도를 1050 ℃로 상승시키고 일정시간 유지후 하강시킨 시료의 AFM 이미지 이다.

도 7은 보호층(종래 방법)의 성장속도를 4.5Å/s로 성장후 성장중단을 하고 반응온도를 1050 ℃로 상승시키고 일정시간 유지후 하강시킨 시료의 AFM 이미지 이다.

도 8은 본 발명과 종래 기술에 따른 시료 별 내부양자효율을 보이는 막대 그래프이다.

본 발명은 III-V 족 GaN 계 반도체 소자 및 그 제조방법에 관한 것으로, 상세히는 p-형 반도체층 제조시의 열충격으로부터 활성층을 보호할 수 있는 III-V 족 GaN 계 반도체 소자 및 그 제조방법에 관한 것이다.

III-V 족 GaN 계 반도체 소자 제조 과정 중, 활성층 성장 후 p-형 화합물 반도체층을 성장시키기 위해, 성장 중단과 함께 고온(1050℃)으로 승온 과정이 필요하다.

이러한 성장 중단과 활성층의 최상면이 노출된 상태에서의 고온으로의 승온은 활성층을 열화시킴으로써 활성층과 p-형 화합물 반도체층 간의 계면 특성을 악화시킨다.

이러한 활성층의 손상 및 계면특성 악화를 방지하기 위하여 활성층 성장 이후 연속해서 InGaN 보호층을 200 ~ 500 Å 정도의 두께로 형성함으로써 활성층을 보호하고 이에 이어 고온(1100℃)으로 승온시킨 후 p-형 반도체층을 형성하는 방법이 제안되었다.(US20020053676 AA 참조)

이러한 InGaN 보호층은 승온 후 고온 분위기로부터 활성층을 보호하는 수단이나 실제 활성층의 열화를 충분히 억제하지는 못한다. 오히려 InGaN 보호층의 적용은 소자의 동작 성능을 저하시키는 단계적으로(gradually) 열화되는 레이어(layer)을 형성한다.

다른 방법으로는 활성층 성장 후 저온 AlGaN 보호층을 (10 ~ 50 Å) 가량 성장하여 고온에 의한 활성층의 열화를 억제하는 것이다. (일본 특개평9-36429호 참조 )

AlGaN 보호층을 사용하는 방법은 보호층 자체가 고온을 견디지 못하고 열화됨으로써 활성층을 효과적으로 보호기능을 층의 역할을 충분히 못하는 단점이 있다.

본 발명은 활성층의 열화를 효과적으로 방지할 수 있는 반도체 소자 및 이의 제조방법을 제공한다.

본 발명에 따른 반도체소자의 한 유형에 따르면,

n-형 GaN 계 화합물 반도체층; p-형 GaN 계 화합물반도체층; 그리고 상기 n-형 및 p-형 화합물반도체층 사이에 개재되는 것으로 양자 우물과 장벽층이 다수 교번 적층되어 있는 활성층:을 구비하는 III-V 족 GaN 계 반도체 소자에 있어서,

상기 활성층과 p-형 화합물 반도체층 사이에서 상기 활성층에 접촉되는 AlGaN에 의한 확산방지층(diffusion blocking layer)과 상기 p-형 GaN 계 화합물 반도체층에 접촉되는 InGaN에 의한 희생층이 마련되어 있는 III-V 족 GaN 계 반도체 소자가 제공된다.

본 발명에 따른III-V 족 GaN 계 반도체 소자의 제조방법은:

기판에 n-형 GaN 계 화합물 반도체층을 성장시키는 단계;

상기 n-형 GaN 계 화합물 반도체층 위에 다중 양자 우물 구조의 활성층을 성장시키는 단계;

상기 활성층 위에AlxGaN 확산방지층을 성장시키는 단계;

상기 확상방지층 위에InGaN 희생층을 성장시키는 단계;

상기 InGaN 희생층 위에 p-형 GaN 계 화합물 반도체층을 성장시키는 단계:를 포함한다.

본 발명의 한 실시예에 따르면, 상기 확산 방지층과 희생층의 성장은 상기 활성층의 성장에 연속하여 활성층 성장온도와 동일한 온도 하에서 수행된다. 그리고 상기 희생층 성장 후 상기 p-형 GaN계 화합물 반도체층 성장을 위한 온도로 승온하는 것이 바람직하다. 특히 상기 희생층의 두께를 20Å 내지 200Å 바람직하게는 50Å로 조절하고, 상기 희생층의 In의 조성을 10 % 이하 바람직하게는 1% 로 조절하는 것이 바람직하다. 그리고 상기 확산방지층의 두께를 5Å-100Å 바람직하게는 20Å 로 조절하며, 상기 확산방지층의 Al의 조성을 1 내지 50 %, 바람직하게는 10 % 로 조절하는 것이 바람직하다.

이하 첨부된 도면을 참조하면서, 본 발명에 따른 III-V 족 GaN 계 반도체 소자 및 그 제조방법의 실시예를 상세히 설명한다.

도 1은 본 발명에 따른 GaN 계 III-V 족 반도체 소자인 레이저 다이오드의 한 실시예를 보이는 개략적 단면도이며, 도 2는 레이저 다이오드의 각층별 에너지 밴드 다이아그램이다.

도 1을 참조하면, InGaN 활성층(15)은 그 상하에 p-형 및 n-형 화합물 반도체적층(semiconductor-stacked layer)에 의해 샌드위치 구조를 이룬다. 반도체 적층의 샌드위치 구조는 사파이어등의 기판(11)에 형성되어 있다. 상기 기판(11)은 경우에 따라 최종적으로 제거되며 따라서 예를 들어 최하위의 n-GaN 콘택트층(12)이 기판의 기능을 가질 수 있다.

한편, 상기 활성층(15)과 그 상부의 p-형 화합물반도체 적층의 사이에는 본 발명을 특징지우는 캡층(cap layer, 16)가 개재되어 있다. 상기 캡층은 InGaN 희생층(16a)과 AlGaN 확산방지층(16b)를 포함한다. 이러한 캡층은 하나의 희생층(16a)과 하나의 확산방지층(16b)을 포함하며, 다른 실시예에 따르면 상기 희생층 및 확산방지층을 한조로 하여 다수 회(20회이하) 반복 적층한 다중 적층 구조를 가진다.

확산방지층(16b)은 활성층(15)의 인듐의 확산을 방지하며, 상기 희생층(16a)은 상기 확산방지층(16b)을 보호한다. 제조 공정 중 희생층(16a)은 그 상부의 p-형 반도체층을 형성시 가해지는 고열로부터 그 하부의 확산방지층(16b)을 보호하며 이 과정에서 희생층(16a)의 일부가 제거되며, 따라서 약간의 희생층(16a)의 잔류물이 남을 수 있다. 상기 확산방지층(16a)의 두께는 5~100Å이며 바람직하게는 20Å 이하로 성장한다. 그리고 희생층(16a)은 온도 상승 중 성장 조건에 따라 30~70Å정도 탈착(desorb)되기 때문에 20 Å 내지 200 Å미만, 바람직하게는 50 Å으로 성장한다.

이하, 보다 구체적인 반도체 소자의 구조를 도 1을 참조하면서 설명한다.

사파이어 기판(11) 상에 n-GaN 하부 콘택트층(12)이 적층되어 있다. 이러한 하부 콘택트층(12) 위에 다중층의 반도체물질층이 메사 구조체(mesa structure)로서 존재한다. 즉, n-GaN 하부 콘택트층(12)의 상면에 n-GaN/AlGaN 하부 클래드층(13), n-GaN 하부 도파층(14), InGaN 활성층(15), 전술한 캡층(16), p-GaN 상부 도파층(17), p-GaN/AlGaN 상부 클래드층(18)이 순차적으로 적층되어 있다. 여기서, n- 및 p-GaN/AlGaN 하부 및 상부 클래드층(13, 18)의 굴절률은 n- 및 p-GaN 하부 및 상부 도파층(14, 17)보다 작고 n- 및 p-GaN 하부 및 상부 도파층(14, 17)의 굴절률은 활성층(15)의 굴절률 보다 작다. 상기 메사 구조물에서, p-GaN/AlGaN 상부 클래드층(18)의 상부 가운데 부분에는 릿지 웨이브 가이드 구조를 제공하는 소정 폭의 돌출된 릿지(18a)가 형성되어 있고, 릿지(18a)의 정상면에는 p-GaN 상부 콘택트층(19)이 형성되어 있다. 상기 p-GaN/AlGaN 상부 클래드층(18)의 위에는 콘택트홀(20a)를 가지는 패시베이션층으로서의 매립층(20)이 형성되어 있다. 상기 매립층(20)의 콘택트홀(20a)은 상기 릿지(18a)의 상면에 형성된 상부 콘택트층(19)의 정상부분에 대응하며, 콘택트홀(20a)의 가장자리 부분은 상부 콘택트층(34) 상면의 가장자리 부분에 겹쳐져 있다.

상기와 같은 구조에서 활성층(15) 위쪽의 p-형 화합물반도체적층에는 활성층(15)으로부터 p-형 화합물 반도체 적층으로의 전자 흐름을 방지하는 전자제한층(electron blocking layer, EBL), 상매칭층(phase matching layer) 등의 층이 추가될 수 있으나, 이는 본 발명의 기술적 범위를 제한하지 않는 일반적인 요소이기 때문에 편의상 도 1에는 도시되지 않았다. 그러나 전자제한층은 도 2의 에너지 밴드 다이아그램에 나타나 있다.

한편, 상기 매립층(19) 위에는 본 발명을 특징지우는 아연계 물질에 의한 적층을 포함하는 복수층 구조의 p형 전극(20)이 형성되어 있다. p형 전극(20)은 상기 매립층(19)의 콘택트홀(19a)을 통해 상기 상부 콘택트층(18)에 접촉된다. 상부 하부 콘택트층(12)의 일측에 형성된 단차부에는 n-형 전극(22)이 형성되어 있다. 이와 같은 상부 클래드층(17)에 마련된 릿지 웨이브 가이드 구조는 활성층(15)으로 주입되는 전류를 제한하여 활성층(15)에서의 레이저 발진을 위한 공진 영역 폭을 제한하여 횡모드(transverse mode)를 안정화시키고 그리고 동작 전류를 낮춘다.

이러한 일반적인 질화물반도체레이저소자의 제조과정은, 사파이어 기판에 다층 구조의 GaN 계 반도체물질층을 형성한 후 건식 에칭에 의해 전류주입영역에 대응하는 릿지를 형성하고, 그리고 n-GaN 하부콘택트층의 노출과 공진면을 형성시키기 위한 n-GaN 하부 콘택트층 상부의 메사 구조물이 형성된다.

한편, 본 발명의 특징에 따르면, 다중양자우물 구조를 가지는 활성층을 성장시킨 후 온도 변화없이 연속적으로 AlGaN 확산방지층 및 InGaN 희생층의 포함하는 캡층이 형성되고, 캡층이 형성된 후 고온, 예를 들어 1050℃ 로 승온 후 p-형 반도체 적층을 성장시킨다. 일반적으로 활성층(15) 아래의 n-형 화합물 반도체 적층은 1050℃ 의 온도에서 성장되고 그리고 활성층(15)은 780℃로 감온된 후 성장이 수행된다.

이러한 본 발명은 고온에서의 p-형 GaN 계 화합물 반도체 적층을 성장하는 과정 중 InGaN/GaN 활성층의 열화를 효과적으로 방지한다. 이러한 활성층의 보호에 의해 활성층 열화에 따른 동작전류의 상승을 방지하고 이를 통해서 소자의 수명(Device life-time)을 연장하게 된다.

본 발명의 제조방법에 따라 활성층 성장 후, 활성층 성장온도(예를 들어 780℃)와 같은 온도로 Al(x)Ga(1-x)N[0.01=x=0.5] 혹은 Al(x)In(y)Ga(1-x-y)N [0.01=x=0.5,0.01=y=0.1] 확산방지층 성장하고, In(x)Ga(1-x)N[0=x=0.1] 희생층을 연속으로 성장 후, 고온(예를 들어 1050℃)까지 온도를 상승시켜 p-형 Al[x]In[y]Ga[z]N[0=x=1,0=y=1,0=z=1, x+y+z=1] 화합물 반도체 적층을 성장하였다. 전술한 바와 같이 확산방지층의 두께는 5 ~100Å이며 바람직하게는 20Å 두께로 성장한다. 희생층은 온도 상승 중 성장 조건에 따라 30 ~ 70Å 정도 탈착되기 때문에 20Å 내지 200Å, 바람직하게는 50Å 두께로 성장하는 것이 바람직하다.

본 발명에서 확산방지층은 고온 노출과정에 활성층(well & barrier)의 인듐이 확산되어 나오는 것을 안정적으로 억제하는 기능을 하며, In[x]Ga[1-x]N[0.01=x=0.1] 희생층은 고온 노출 중에, 희생적으로 열화가 되어 그 하부의 확산방지층의 열화방지하여 확산방지층의 결정성을 안정적으로 유지되게 한다.

도 3은 본 발명에 따른 AlGaN 확산방지층과 그 위의 InGaN 희생층이 다중 양자우물의 활성층에 형성된 소자의 TEM 이미지이며, 도 4는 최상층의 InGaN 희생층의 AFM 이미지이다. 도 3, 4에서 사용된 시료는 TEM과 AFM 이미지를 동시에 관찰하기 위해 전술한 레이저 구조에서 활성층과 본 발명의 구조만을 성장하였다. 본 시료는 본 발명을 적용한 구조를 성장 시킨 후 성장중단을 하고 반응기의 온도를 1050 ℃ 상승시킨 후 일정시간 유지시킨 다음 온도를 강하한 것이다. 도 5는 질화물레이저 반도체 구조에 4.5 Å/s 속도로 성장된 AlGaN 확산방지층을 적용한 단면적 TEM 이미지이며, 도 6 및 도 7은 4.5 Å/s, 0.3 Å/s 속도로 성장된 AlGaN 확산방지층을 적용한 AFM 이미지이다. 도 6, 7에서 AFM 이미지를 관찰하기 위해 전술한 레이저 구조에서 활성층과 보호층만을 성장하였다. 보호층 성장후 성장을 중단하고 1050 ℃로 상승시킨 후 일정시간 유지한 다음 반응기의 온도를 강하하였다. 도 3(본발명)과 도 5(종래기술)의 비교를 통해서 종래 기술에 의하면 활성층과 그 위의 확산방지층에 그루브 형태의 결함이 발생되는 한편 본 발명에 따르면 이러한 결함이 없는 매우 깨끗한 단면 프로파일을 나타내 보임을 알수 있다. 이러한 그루브 형태의 결함이 보호층의 결정성 때문인지를 확인하기 위해 도 6, 7에서와 같이 각각 성장속도 4.5Å/s, 3Å/s 로 성장하여 AFM 이미지를 관찰한 결과 모양은 다르지만 두 시료 모두에서 결함이 관측되었다. 이 결과로 판단해 볼 때 보호층의 결정성이 질화물 반도체 레이저 성장에 주요한 것이지만, 상당히 좋은 결정성을 가진 보호층이라고 하더라도 그루브 형태의 결함을 막을 수 없는 것으로 판단된다. 본 발명에서와 달리 종래 기술에서 발생되는 그루브 형태의 결함은 반응기의 온도상승을 보호층이 충분히 견디지 못하기 때문이라 판단된다. 본발명에 사용된 확산 방지층과 희생층은 주어진 온도상승분을 활성층에 전달하지 않고 본 발명의 레이어가 충분히 흡수하도록 하였다. 즉, 본 발명에 따르면 저온 AlGaN 확산방지층과 희생층이 고속 승온시 열화되면서 발생하였던 문제점인 활성층을 포함한 적층들에 발생하였던 그루부 형태의 결함 발생을 억제할 수 있다. 이는 상대적으로 열화에 약한 In[x]Ga[1-x]N[0.01=x=0.1]이 전체 표면에서 고르게 열화되기 때문이다.

이와 같이 본 발명은InGaN 활성층의 열화를 효율적으로 억제할 수 있을 뿐 아니라, AlGaN 확산방지층 성장 기술에서 문제가 되었던 그루브 형태의 결함발생을 효율적으로 억제할 수 있고, 도 3의 TEM 이미지 및 도 4의 AFM 이미지에 나타나 보인 바와 같이 어떠한 결함도 없는 깨끗한 결정층을 얻을 수 있다.

도 8은 본 발명의 제조방법이 적용된 한 시료와 종래의 기술에 의해 성장한 시료를 온도의존 포토루미네슨스(Temperature dependent Photo Luminescence)를 이용하여 측정한 결과를 보인다.

도 8에서는 활성층 성장 후 반응기의 온도상승분이 활성층의 양자효율에 어떠한 영향을 미치는지 알아보고, 종래기술과 본발명이 적용된 활성층의 양자효율을 비교하였다. 본 발명에서 사용된 시료는 활성층을 성장하고 성장중단 시간을 가지면서 반응기의 온도를 1050℃로 상승 후 일정시간을 유지시킨 다음 반응기의 온도를 강하하여 얻은 시료이며, 온도에 따른 포토루미네슨스를 이용하여 그 특성을 측정하였다. 다음 A~E의 시료는 각각 다음과 같은 특징을 가진다. A 시료는 전술한 그대로의 구조를 가진다. B 시료는 5겹의 양자우물(5QW)을 가지며 활성층과 성장 중단 시점 사이에 280Å의 두께의 InGaN 보호층을 가진다. C 시료는 활성층과 성장 중단 시점 사이에 500Å 두께의 InGaN 보호층을 가진다. 그리고 D 시료는 본 발명에 따라 5겹의 양자우물 위에(활성층과 성장 중단 시점 사이에) AlGaN 확산방지층과 InGaN 희생층(보호층)이 형성된 구조를 가진다. 그리고 E 시료는 5겹의 양자우물(5QW)을 가지며 그 위에(활성층과 성장 중단 시점 사이에) AlGaN 확산방지층 만이 형성된 구조를 가진다.

도 8을 통해서 AlGaN 확산방지층과 그 위의 도핑되지 않은 InGaN 희생층(보호층) 혹은 Mg 도핑된 InGaN 희생층(보호층)을 가지는 본 발명의 시료가 AlGaN과 InGaN 중 어느 하나만 형성되어 있는 다른 시료(종래기술)에 비해 적게는 30% 많게는 213%의 내부 양자 효율(내부양자 효율은 실온 포토루미네슨스 세기 값을 10K 포토루미네슨스 세기 값으로 나눈 것으로 정의하였다)의 증대를 나타내 보였다. 예를 들어, 본 발명의 시료는 보호층이나 확산 방지층이 사용되지 않은 A 시료에 비해 213%의 내부양자효율의 증대를 나타내 보였고, 500Å의 AlGaN 확산방지층을 가지는 시료에 대해서는 30%, 280Å의 확산방지층을 가지는 시료에 대해서는 75%의 내부양자효율의 증대를 나타내 보인다.

도 8에서 활성층 성장후 반응기의 온도 상승과정에서 온도 상승분이 활성층의 양자효율을 저하시키는 요인이 됨을 포토루미네슨스를 통해 간접적으로 확인할 수 있었다. 통상적으로 상온 포토루미네슨스 세기에 저온 포토루미네슨스를 나눈 값(내부양자효율)이 1이되지 않는 것은 온도가 상승하면서 내부에 비방출결합 중심(non-radiative recombination center)이 활성화되기 때문이다. 따라서 내부양자효율값이 1에 가까울수록 주입된 파워가 빛으로 나올 확률이 커짐을 의미한다. 도 8에서는 그러한 값들로써 온도 상승과정에서 얼마나 비방출재결합중심이 새로이 생성되었는지 시료에 따른 상대적인 비교를 가능하게 해 준다. 도 8에서 알 수 있듯이 D 시료(본발명이 적용된 구조)가 다른 시료들에 비해 높은 값을 가짐을 알 수 있고 이는 다른 시료들(종래기술이 적용된 구조 포함)에 비해 온도 상승에 의한 양자효율 저하를 충분히 막을 수 있다고 볼 수 있다.

상기한 바와 같이 본 발명은 저온 성장 활성층과 그 위의 고온 성장 p-형 화합물 반도체 적층의 사이에 저온 성장이 가능한 AlGaN 확산방지층 및 이를 보호하는 InGaN 희생층(보호층)을 형성함으로써 양질의 결정성장 구조 특히 양질의 계면 특성을 가지는 반도체 소자를 얻을 수 있다. 이러한 본 원 발명의 반도체, 특히 레이저 소자의 제조에 적용될 수 있다.

이러한 본 발명의 레이저 소자 및 제조방법의 이해를 위하여, 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 한해서 정해져야 할 것이다.

Claims (12)

1. n-형 GaN 계 화합물 반도체층; p-형 GaN 계 화합물반도체층; 그리고 상기 n-형 및 p-형 화합물반도체층 사이에 개재되는 것으로 양자 우물과 장벽층이 다수 교번 적층되어 있는 활성층:을 구비하는 III-V 족 GaN 계 반도체 소자에 있어서,

   상기 활성층과 p-형 화합물 반도체층 사이에서 상기 활성층에 접촉되는 AlGaN에 의한 확산방지층(diffusion blocking layer)과 상기 p-형 GaN 계 화합물 반도체층에 접촉되는 InGaN에 의한 희생층이 마련되어 있는 것을 특징으로 하는 III-V 족 GaN 계 반도체 소자.
2. 제 1 항에 있어서,

   상기 희생층은 20 내지 200Å 범위의 두께를 가지는 것을 특징으로 하는 III-V 족 GaN 계 반도체 소자.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 희생층에서 In의 조성은 0% 보다 크고 10 % 이하인 것을 특징으로 하는 III-V 족 GaN 계 반도체 소자.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 확산방지층은 5 내지 100Å 범위의 두께를 가지는 것을 특징으로 하는 III-V 족 GaN 계 반도체 소자.
5. 제 4 항에 있어서,

   상기 확산방지층에서Al의 조성은 1 내지 50% 인 것을 특징으로 하는 III-V 족 GaN 계 반도체 소자.
6. 기판에 n-형 GaN 계 화합물 반도체층을 성장시키는 단계;

   상기 n-형 GaN 계 화합물 반도체층 위에 다중 양자 우물 구조의 활성층을 성장시키는 단계;

   상기 활성층 위에AlxGaN 확산방지층을 성장시키는 단계;

   상기 확산방지층 위에InGaN 희생층을 성장시키는 단계;

   상기 InGaN 희생층 위에 p-형 GaN 계 화합물 반도체층을 성장시키는 단계:를 포함하는 것을 특징으로 하는 III-V 족 GaN 계 반도체 소자의 제조방법.
7. 제 6 항에 있어서,

   상기 확산 방지층과 희생층의 성장은 상기 활성층의 성장에 연속하여 활성층 성장온도와 동일한 온도 하에서 수행하는 것을 특징으로 하는 III-V 족 GaN 계 반도체 소자의 제조방법.
8. 제 6 항 또는 제 7 항에 있어서,

   상기 희생층 성장 후 상기 p-형 GaN계 화합물 반도체층 성장을 위한 온도로 승온하는 것을 특징으로 하는 III-V 족 GaN 계 반도체 소자의 제조방법.
9. 제 6 항에 있어서,

   상기 희생층의 두께를30Å 내지 200Å 범위로 조절하는 것을 특징으로 하는 III-V 족 GaN 계 반도체 소자의 제조방법.
10. 제 9 항에 있어서,

    상기 희생층의 In의 조성을 0% 보다 크고 10 % 이하로 조절하는 것을 특징으로 하는 III-V 족 GaN 계 반도체 소자의 제조방법.
11. 제 6 항 또는 제 7 항에 있어서,

    상기 확산방지층의 두께를 5Å 내지 100Å 이하로 조절하는 것을 특징으로 하는 III-V 족 GaN 계 반도체 소자의 제조방법.
12. 제 11 항에 있어서,

    상기 확산방지층의 Al의 조성을 1 내지 50 % 로 조절하는 것을 특징으로 하는 III-V 족 GaN 계 반도체 소자의 제조방법.

Images