JP4955202B2

JP4955202B2 - ＩＩＩ−Ｖ族ＧａＮ系半導体素子及びその製造方法

Info

Publication number: JP4955202B2
Application number: JP2004300292A
Authority: JP
Inventors: 坦司空; 好善白; 成男李; 重坤孫; 元碩李
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-10-17
Filing date: 2004-10-14
Publication date: 2012-06-20
Anticipated expiration: 2024-10-14
Also published as: EP1524740B1; US20050082548A1; KR101045202B1; EP1524740A2; CN100483753C; CN1617364A; JP2005123623A; KR20050037084A; DE602004022495D1; EP1524740A3

Description

本発明はＩＩＩ−Ｖ族ＧａＮ系半導体素子及びその製造方法に係り、詳細にはｐ型半導体層製造時の熱衝撃から活性層を保護できるＩＩＩ−Ｖ族ＧａＮ系半導体素子及びその製造方法に関する。

ＩＩＩ−Ｖ族ＧａＮ系半導体素子の製造過程中、活性層成長後にｐ型化合物半導体層を成長させる前に高温（１０５０℃）への昇温過程が必要である。

活性層の最上面が露出された状態での高温への昇温は活性層を劣化させるとともに、活性層とｐ型化合物半導体層との間の界面特性を悪化させる。

このような活性層の損傷及び界面特性の悪化を防止するために活性層成長以後に連続してＩｎＧａＮ保護層を２００〜５００Å程度の厚さに形成することによって活性層を保護し、次いで、その結果物を高温（１１００℃）に昇温させた後にｐ型半導体層を形成する方法が提案された（特許文献１参照）。

このようなＩｎＧａＮ保護層は昇温後に高温雰囲気から活性層を保護する手段であるが、実際には、活性層の劣化を十分に抑制し得ない。かえって、ＩｎＧａＮ保護層を適用することによって、段階的に劣化する層が形成され、素子の動作性能を低下させる。

他の方法は、活性層成長後に低温ＡｌＧａＮ保護層を１０〜５０Å程にわたって成長させて、高温による活性層の劣化を抑制するものである（特許文献２参照）
しかしながら、ＡｌＧａＮ保護層を使用する方法は、保護層自体が高温に耐えられずに劣化するために、活性層を効果的に保護できないといった短所がある。
米国特許出願公開第２００２／００５３６７６号明細書特開平９−３６４２９号公報

本発明は活性層の劣化を効果的に防止できる半導体素子及びその製造方法を提供する。

本発明による半導体素子の一類型によれば、ｎ型ＧａＮ系化合物半導体層と、ｐ型ＧａＮ系化合物半導体層と、前記ｎ型及びｐ型ＧａＮ系化合物半導体層間に介在されるものであって量子井戸と障壁層とが複数回にわたって交互に積層されている活性層と、を具備するＩＩＩ−Ｖ族ＧａＮ系半導体素子において、前記活性層とｐ型化合物半導体層との間に、前記活性層に接触するＡｌＧａＮによる拡散防止層と、前記ｐ型ＧａＮ系化合物半導体層に接触するＩｎ _ｘＧａ _{（１−ｘ）} Ｎ［０．０１≦ｘ≦０．１］による犠牲層と、が設けられているＩＩＩ−Ｖ族ＧａＮ系半導体素子が提供される。

本発明によるＩＩＩ−Ｖ族ＧａＮ系半導体素子の製造方法は、基板にｎ型ＧａＮ系化合物半導体層を成長させる段階と、前記ｎ型ＧａＮ系化合物半導体層上に、量子井戸と障壁層とが複数回にわたって交互に積層された活性層を成長させる段階と、前記活性層上にＡｌＧａＮ拡散防止層を成長させる段階と、前記拡散防止層上にＩｎ _ｘＧａ _{（１−ｘ）} Ｎ［０．０１≦ｘ≦０．１］犠牲層を成長させる段階と、前記Ｉｎ _ｘＧａ _{（１−ｘ）} Ｎ［０．０１≦ｘ≦０．１］犠牲層上にｐ型ＧａＮ系化合物半導体層を成長させる段階と、を含む。

本発明の一実施の形態によれば、前記拡散防止層及び前記犠牲層の成長は、前記活性層の成長に連続して活性層成長温度と同じ温度下で行われる。そして、前記犠牲層成長後に前記ｐ型ＧａＮ系化合物半導体層成長のための温度に昇温することが望ましい。特に、前記犠牲層の厚さを２０Åないし２００Å、望ましくは５０Åに調節し、前記犠牲層のＩｎの組成を１０重量％以下、望ましくは１重量％に調節する。前記拡散防止層は５Åないし５００Åの範囲の厚さを持ち、前記拡散防止層のＡｌの組成が１重量％ないし５０重量％である。より具体的には、前記拡散防止層のＡｌの組成が１０重量％以上５０重量％までの場合、前記拡散防止層の厚さは５Åないし１００Å、望ましくは２０Åに調節する。そして、拡散防止層のＡｌ組成が１０重量％以下である場合、Ａｌ組成が低くなるにしたがって前記拡散防止層の厚さは増加して、１重量％で５００Åとなる。望ましくは、Ａｌ組成が４重量％である場合に前記拡散防止層の厚さは３００Åである。

本発明によれば、低温成長活性層とその上の高温成長ｐ型化合物半導体積層間に低温成長の可能なＡｌＧａＮ拡散防止層及びそれを保護するＩｎＧａＮ犠牲層（保護層）を形成することによって、良質の結晶成長構造、特に良質の界面特性を持つ半導体素子が得られる。

以下、添付された図面を参照して本発明によるＩＩＩ−Ｖ族ＧａＮ系半導体素子及びその製造方法の実施の形態を詳細に説明する。

図１は、本発明によるＧａＮ系ＩＩＩ−Ｖ族半導体素子のレーザーダイオードの一実施の形態を示す概略的な断面図であり、図２は、レーザーダイオードの各層別のエネルギーバンド図である。

図１を参照すれば、ＩｎＧａＮ活性層１５と、その上下に設けられたｐ型化合物半導体積層体（ｐ型化合物半導体）及びｎ型化合物半導体積層体（ｎ型化合物半導体）とが、サンドウィッチ構造をなす。半導体積層のサンドウィッチ構造は、サファイアなどの基板１１に形成されている。前記基板１１は、必要に応じて最終的に除去されてもよい。この場合、例えば最下位のｎ−ＧａＮコンタクト層１２が基板の機能を持つこととなる。

一方、前記活性層１５とその上部のｐ型化合物半導体積層体との間には、本発明を特徴づけるキャップ層１６が介在されている。前記キャップ層１６はＩｎＧａＮ犠牲層１６ａ及びＡｌＧａＮ拡散防止層１６ｂを含む。このようなキャップ層１６は、一層の犠牲層１６ａ及び一層の拡散防止層１６ｂを含む。なお、キャップ層１６は、本実施の形態と異なり、前記犠牲層及び拡散防止層を一組として複数回（２０回以下）反復積層した複数積層構造（多重積層構造）を持っていてもよい。

拡散防止層１６ｂは、活性層１５のインジウムの拡散を防止し、前記犠牲層１６ａは、前記拡散防止層１６ｂを保護する。製造工程中において、犠牲層１６ａはその上部のｐ型半導体層の形成時に加えられる高熱からその下部の拡散防止層１６ｂを保護し、その過程で犠牲層１６ａの一部が除去され、したがって若干の犠牲層１６ａの残留物が残りうる。また、拡散防止層１６ｂでＡｌの組成は１ないし５０重量％であり、拡散防止層の厚さは、５ないし５００Åの範囲であることが望ましい。特に、Ａｌ組成が１０重量％ないし５０重量％の場合には、前記拡散防止層１６ｂの厚さは５〜１００Åであり、望ましくは２０Å以下に成長する。なお、拡散防止層のＡｌ組成が１０重量％以下である場合には、Ａｌ組成が低くなるにしたがって拡散防止層１６ｂの厚さを増加させ、１重量％で５００Åとなるように成長させる。望ましくは、Ａｌ組成が４重量％である場合に拡散防止層１６ｂの厚さは３００Åである。一方、犠牲層１６ａは、温度上昇中に成長条件によって３０〜７０Å程度脱着されるために、２０Åないし２００Å、望ましくは５０Åに成長する。また、犠牲層１６ｂでＩｎの組成は１０重量％以下であることが望ましい。

以下、より具体的な半導体素子の構造を図１を参照して説明する。

サファイア基板１１上にｎ−ＧａＮ下部コンタクト層１２が積層されている。このような下部コンタクト層１２上に複数層の半導体物質層がメサ構造物として存在する。すなわち、ｎ−ＧａＮ下部コンタクト層１２の上面にｎ−ＧａＮ／ＡｌＧａＮ下部クラッド層１３、ｎ−ＧａＮ下部導波層１４、ＩｎＧａＮ活性層１５、前述したキャップ層１６、ｐ−ＧａＮ上部導波層１７、ｐ−ＧａＮ／ＡｌＧａＮ上部クラッド層１８が、この並び順で順次に積層されている。ここで、ｎ−及びｐ−ＧａＮ／ＡｌＧａＮ下部及び上部クラッド層１３、１８の屈折率はｎ−及びｐ−ＧａＮ下部及び上部導波層１４、１７より小さく、ｎ−及びｐ−ＧａＮ下部及び上部導波層１４、１７の屈折率は活性層１５の屈折率より小さい。前記メサ構造物で、ｐ−ＧａＮ／ＡｌＧａＮ上部クラッド層１８の上部中央部分にはリッジ導波構造を提供する所定幅の突出したリッジ１８ａが形成されており、リッジ１８ａの頂上面にはｐ−ＧａＮ上部コンタクト層１９が形成されている。前記ｐ−ＧａＮ／ＡｌＧａＮ上部クラッド層１８上には、コンタクトホール２０ａを持つパッシベーション層として、埋込み層２０が形成されている。前記埋込み層２０のコンタクトホール２０ａは前記リッジ１８ａの上面に形成された上部コンタクト層１９の頂上部分に対応し、コンタクトホール２０ａの端部は上部コンタクト層１９の上面の端部に重なっている。

上記のような構造において、活性層１５の上部のｐ型化合物半導体積層体には、活性層１５からｐ型化合物半導体積層への電子フローを防止する電子制限層（ＥｌｅｃｔｒｏｎＢｌｏｃｋｉｎｇＬａｙｅｒ、ＥＢＬ）、相マッチング層などの層が追加されうるが、これらの層は、本発明の技術的範囲を制限しない一般的な要素であるために便宜上図１には図示されていない。しかし、図２のエネルギーバンド図には、ＥＢＬを図示している。

以上のとおり、本実施の形態によれば、ｎ型ＧａＮ系化合物半導体層（図１および図２に示される場合では、ｎ−ＧａＮ下部コンタクト層１２、ｎ−ＧａＮ／ＡｌＧａＮ下部クラッド層１３、及びｎ−ＧａＮ下部導波層１４など）と、ｐ型ＧａＮ系化合物半導体層（図１および図２に示される場合では、ＥＢＬ、ｐ−ＧａＮ上部導波層１７、及びｐ−ＧａＮ／ＡｌＧａＮ上部クラッド層１８など）と、ｎ型ＧａＮ系化合物半導体層とｐ型ＧａＮ系化合物半導体層との間に介在されるものであって量子井戸と障壁層とが交互に積層されている活性層１５と、を具備しており、活性層１５とｐ型ＧａＮ系化合物半導体層との間に、活性層１５に接触するＡｌＧａＮによる拡散防止層１６ｂと、ｐ型ＧａＮ系化合物半導体に接触するＩｎＧａＮによる犠牲層１６ａとが設けられることとなる。

一方、前記埋込み層２０上には、亜鉛系物質による積層を含む複数層構造のｐ型電極２１が形成されている。ｐ型電極２１は、前記埋込み層２０のコンタクトホール２０ａを通じて前記上部コンタクト層１９に接触される。前記下部コンタクト層１２の一側に形成された段差部にはｎ型電極２２が形成されている。このような上部クラッド層１７に設けられたリッジ導波構造は、活性層１５に注入される電流を制限し、活性層１５でのレーザー発振のための共振領域幅を制限して横モードを安定化させ、そして動作電流を低める。

一般的な窒化物半導体レーザー素子の製造過程では、サファイア基板に多層構造のＧａＮ系半導体物質層を形成した後、ドライエッチングにより電流注入領域に対応するリッジを形成し、そしてｎ−ＧａＮ下部コンタクト層を露出させかつ共振面を形成するためのｎ−ＧａＮ下部コンタクト層上部のメサ構造物を形成する。

一方、本発明の特徴によれば、多重量子井戸構造を持つ活性層１５を成長させた後、温度変化なしに活性層１５の成長温度と同じ温度下で、活性層１５の成長に連続してＡｌＧａＮ拡散防止層１６ｂ及びＩｎＧａＮ犠牲層１６ａを含むキャップ層１６が形成される。そして、キャップ層１６（具体的には、ＩｎＧａＮ犠牲層１６ａ）の成長後に、ｐ型半導体層の成長のための温度、例えば１０５０℃に昇温し、ｐ型半導体積層を成長させる。なお、活性層１５下のｎ型化合物半導体積層は１０５０℃の温度で成長し、活性層１５は７８０℃に降温された後に成長することが望ましい。

このような本発明は、高温でのｐ型ＧａＮ系化合物半導体積層の成長過程中におけるＩｎＧａＮ／ＧａＮ活性層１５の劣化を効果的に防止する。このような活性層１５の保護により、活性層劣化による動作電流の上昇を防止し、それにより素子の寿命を延長させる。

本発明の製造方法によって活性層成長後、活性層成長温度（例えば７８０℃）と同じ温度でＡｌ（_ｘ）Ｇａ（_１−ｘ）Ｎ［０．０１≦ｘ≦０．５］あるいはＡｌ（_ｘ）Ｉｎ（ｙ）Ｇａ（_{１−ｘ−ｙ}）Ｎ［０．０１≦ｘ≦０．５，０．０１≦ｙ≦０．１］による拡散防止層１６ｂを成長させ、Ｉｎ（ｘ）Ｇａ（_１−ｘ）Ｎ［０．０１≦ｘ≦０．１］による犠牲層１６ａを連続的に成長させた後、高温（例えば１０５０℃）まで温度を上昇させてｐ型Ａｌ［_ｘ］Ｉｎ［_ｙ］Ｇａ［_ｚ］Ｎ［０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ＝１］化合物半導体積層を成長させた。前述したように拡散防止層１６ｂの厚さは５〜５００Åであり、拡散防止層１６ｂでＡｌの組成が１０重量％ないし５０重量％（０．１≦ｘ０．５）の場合には、拡散防止層１６ｂの厚さは５〜１００Åであり、望ましくは２０Å厚さに成長させる。犠牲層１６ａは、温度上昇中に成長条件によって３０〜７０Å程度脱着されるため、２０Åないし２００Å、望ましくは５０Å厚さに成長することが望ましい。

本発明で拡散防止層１６ｂは高温露出過程中に活性層（量子井戸及び障壁層）のインジウムが拡散されて出ることを安定的に抑制する機能を行い、Ｉｎ［_ｘ］Ｇａ［_１−ｘ］Ｎ［０．０１≦ｘ≦０．１］犠牲層１６ａは高温露出中に犠牲的に劣化することにより、その下部の拡散防止層の劣化を防止し、拡散防止層の結晶性を安定的に維持させる。

図３は、本発明によるＡｌＧａＮ拡散防止層とその上のＩｎＧａＮ犠牲層とが多重量子井戸の活性層上に形成された素子のＴＥＭ（ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）イメージであり、図４は、最上層のＩｎＧａＮ犠牲層のＡＦＭ（ＡｔｏｍｉｃＦｏｒｃｅＭｉｃｒｏｓｃｏｐｅ）イメージである。図３及び図４で使われた試料は、ＴＥＭ及びＡＦＭイメージを同時に観察するために、前述したレーザー半導体構造において、活性層１５及びキャップ層１６（ＡｌＧａＮ拡散防止層１６ｂ、およびのＩｎＧａＮ犠牲層１６ａ）を成長させたものである。本試料は、本発明の特徴であるキャップ層１６を成長させた後に成長を中断させ、反応器の温度を１０５０℃上昇させた後に一定時間維持させた後、温度を降下させたものである。

一方、図５は、４．５Å／ｓ速度で成長した従来のＡｌＧａＮ保護層（拡散防止層）を適用した窒化物レーザー半導体構造における断面ＴＥＭイメージであり、図６及び図７は、４．５Å／ｓ、及び０．３Å／ｓ速度でそれぞれ成長したＡｌＧａＮ保護層を適用した場合のＡＦＭイメージである。図６及び図７でＡＦＭイメージを観察するための試料として、前述したレーザー構造において、活性層、及び従来の保護層のみを成長させた。本試料は、保護層の成長後に成長を中断させて１０５０℃に上昇させた後、一定時間維持した後に反応器の温度を降下させたものである。

図３（本発明）と図５（従来技術）とを比較すれば、従来技術は、活性層とその上の保護層にグルーブ形態の欠陥、特にＶ字状の溝欠陥（図５中、「Ｖ−ｓｈａｐｅｄｇｒｏｏｖｅ」と表示）が発生する一方、本発明は、このような欠陥のない非常にきれいな断面プロファイルを示すことが分る。このようなグルーブ形態の欠陥が保護層の結晶性のために発生したものであるかを確認するために、図６及び図７のようにそれぞれ成長速度４．５Å／ｓ、３Å／ｓで保護層を成長させ、ＡＦＭイメージを観察した結果、形態は異なるが、両試料とも欠陥が観測された。この結果によれば、、保護層の結晶性が窒化物半導体レーザーの成長に重要な役割をするが、比較的、優秀な結晶性を持つ保護層であってもグルーブ形態の欠陥を防止できないと判断される。言い換えれば、本発明と違って、従来技術で発生するグルーブ形態の欠陥は反応器の温度上昇に保護層が十分に耐えられないために生じたものであると判断される。本発明に使われた拡散防止層１６ｂ及び犠牲層１６ａを含むキャップ層１６は、与えられた温度上昇分による影響を活性層１５に伝達せずに十分に吸収する。すなわち、本発明によれば、低温で成長させたＡｌＧａＮ拡散防止層１６ｂ及び犠牲層１６ａは、活性層を含む積層において高速昇温時におけるグルーブ形態の欠陥発生を抑制できる。これは、相対的に劣化に弱いＩｎ［_ｘ］Ｇａ［_１−ｘ］Ｎ［０．０１≦ｘ≦０．１］の犠牲層が全体の表面において均一に劣化するからである。

このように本発明によれば、ＩｎＧａＮ活性層の劣化を効率的に抑制できるだけでなく、ＡｌＧａＮ拡散防止層の成長技術で問題となったグルーブ形態の欠陥発生を効率的に抑制でき、図３のＴＥＭイメージ及び図４のＡＦＭイメージに図示されたように何の欠陥もないきれいな結晶層を得られる。

図８は、本発明の製造方法が適用された一試料と従来の技術により成長した試料とについて、温度依存フォトルミネセンスを利用して内部量子効率を測定した結果を示す。

図８では、活性層の成長後に反応器の温度上昇分が活性層の量子効率にいかなる影響を及ぼすかを調べた。特に、従来技術及び本発明のそれぞれが適用された場合における活性層の量子効率を比較した。本発明による試料Ｄは活性層を成長させ、成長中断時間を持って反応器の温度を１０５０℃に上昇させた後、一定時間を維持させてから反応器の温度を降下して得た試料であり、温度によるフォトルミネセンスを利用してその特性を測定した。次の従来技術によるＡ、Ｂ、Ｃ、Ｅの試料はそれぞれ次のような特徴を持つ。Ａ試料は保護層のない５重の量子井戸層５ＱＷを持つ。Ｂ試料は５重の量子井戸５ＱＷを持ち、活性層と成長中断地点間に２８０Åの厚さのＩｎＧａＮ保護層のみを持つ。Ｃ試料は活性層と成長中断時点間に５００Å厚さのＩｎＧａＮ保護層のみを持つ。そして、Ｄ試料は本発明によって５重の量子井戸５ＱＷ上に（活性層と成長中断地点間に）ＡｌＧａＮ拡散防止層及びＩｎＧａＮ犠牲層（保護層）が形成された構造を持つ。そして、Ｅ試料は５重の量子井戸５ＱＷを持ち、その上に（活性層と成長中断地点間に）ＡｌＧａＮ拡散防止層のみが形成された構造を持つ。

図８を参照すれば、ＡｌＧａＮ拡散防止層とその上にドーピングされていないＩｎＧａＮ犠牲層（保護層）あるいはＭｇドーピングされたＩｎＧａＮ犠牲層（保護層）を持つ本発明の試料Ｄが、ＡｌＧａＮとＩｎＧａＮのうちいずれか一つのみ形成されている従来技術による他の試料Ａ、Ｂ、Ｃ、Ｅに比べて、最小３０％最大２１３％の内部量子効率（内部量子効率は室温フォトルミネセンス強度値を１０Ｋのフォトルミネセンス強度値で割ったものとして定義した）の向上を示した。例えば、本発明の試料Ｄは保護層や拡散防止層が使われていないＡ試料に比べて２１３％の内部量子効率の増大を示し、５００ÅのＩｎＧａＮ拡散防止層を持つ試料Ｃに対しては３０％、２８０Åの拡散防止層を持つ試料Ｂに対しては７５％の内部量子効率の向上を示した。

図８では、活性層の成長後に反応器の温度上昇過程で温度上昇分が活性層の量子効率を低下させる要因となることをフォトルミネセンスを通じて間接的に確認できた。常温フォトルミネセンス強度を低温フォトルミネセンスで割った値（内部量子効率）が１にならないことは、通常、温度が上昇することによって内部の非放出結合中心が活性化されるからである。したがって、内部量子効率値が１に近いほど注入されたパワーが光として出る確率が大きくなることを意味する。図８によれば、その値により、温度上昇過程において、いかほどの非放出再結合中心が新たに生成されたかについて、試料別の相対的な比較を可能にする。図８から分かるように、Ｄ試料（本発明が適用された構造）が他の試料に比べて高い値を持つ。この結果によれば、本発明の構造が、他の試料（従来技術が適用された構造を含む）に比べて温度上昇による量子効率の低下を十分に防止できると認められる。

以上のように、本発明のレーザー素子及び製造方法の理解のために、図面に図示された実施の形態を参照しつつ説明したが、これは例示的なものに過ぎず、当業者によって多様な変形及び均等な他の実施の形態が実現可能であることはもちろんである。

本発明の半導体素子は、例えば、特にレーザー素子として利用できる。

本発明によるレーザー素子の概略的な断面図である。本発明によるレーザー素子のエネルギーバンド図である。本発明によって活性層上に、拡散防止層及び犠牲層が形成された半導体積層のＴＥＭイメージである。本発明によって活性層上に、拡散防止層及び犠牲層が形成された半導体積層のＡＦＭイメージである。保護層（従来方法）を含む窒化物レーザーダイオード構造におけるＴＥＭイメージである。保護層（従来方法）の成長速度を０．３Å／ｓとして成長させた後、成長を中断して反応温度を１０５０℃に上昇させ、一定時間維持後に下降させた試料のＡＦＭイメージである。保護層（従来方法）の成長速度を４．５Å／ｓとして成長させた後、成長を中断して反応温度を１０５０℃に上昇させ、一定時間維持後に下降させた試料のＡＦＭイメージである。本発明及び従来技術による試料別の内部量子効率を示す棒グラフである。

符号の説明

１１サファイア基板、
１２ｎ−ＧａＮコンタクト層、
１３ｎ−ＧａＮ／ＡｌＧａＮ下部クラッド層、
１４ｎ−ＧａＮ下部導波層、
１５ＩｎＧａＮ活性層、
１５活性層、
１６キャップ層、
１６ａＩｎＧａＮ犠牲層、
１６ｂＡｌＧａＮ拡散防止層、
１７ｐ−ＧａＮ上部導波層、
１８ｐ−ＧａＮ／ＡｌＧａＮ上部クラッド層、
１８ａリッジ、
１９ｐ−ＧａＮ上部コンタクト層、
２０埋込み層、
２０ａコンタクトホール、
２２ｎ型電極。

Claims

ｎ型ＧａＮ系化合物半導体層と、ｐ型ＧａＮ系化合物半導体層と、前記ｎ型及びｐ型ＧａＮ系化合物半導体層間に介在されるものであって量子井戸と障壁層とが複数回にわたって交互に積層されている活性層と、を具備するＩＩＩ−Ｖ族ＧａＮ系半導体素子において、
前記活性層と前記ｐ型ＧａＮ系化合物半導体層との間に、前記活性層に接触するＡｌＧａＮによる拡散防止層と、前記ｐ型ＧａＮ系化合物半導体層に接触するＩｎ_ｘＧａ_{（１−ｘ）}Ｎ[０．０１≦ｘ≦０．１]による犠牲層と、が設けられ、前記ｐ型ＧａＮ系化合物半導体層は、前記犠牲層を前記活性層の成長温度と同じ温度で成長させた後、昇温させて成長させたことを特徴とするＩＩＩ−Ｖ族ＧａＮ系半導体素子。
前記犠牲層は２０ないし２００Åの範囲の厚さを持つことを特徴とする請求項１に記載のＩＩＩ−Ｖ族ＧａＮ系半導体素子。
前記犠牲層でＩｎの組成は１０重量％以下であることを特徴とする請求項２に記載のＩＩＩ−Ｖ族ＧａＮ系半導体素子。
前記拡散防止層は５ないし５００Åの範囲の厚さを持つことを特徴とする請求項１または２に記載のＩＩＩ−Ｖ族ＧａＮ系半導体素子。
前記拡散防止層でＡｌの組成は１ないし５０重量％であることを特徴とする請求項４に記載のＩＩＩ−Ｖ族ＧａＮ系半導体素子。
基板にｎ型ＧａＮ系化合物半導体層を成長させる段階と、
前記ｎ型ＧａＮ系化合物半導体層上に、量子井戸と障壁層とが複数回にわたって交互に積層されている活性層を成長させる段階と、
前記活性層上にＡｌＧａＮ拡散防止層を成長させる段階と、
前記拡散防止層上にＩｎ_ｘＧａ_{（１−ｘ）}Ｎ[０．０１≦ｘ≦０．１]犠牲層を成長させる段階と、
昇温後、前記Ｉｎ_ｘＧａ_{（１−ｘ）}Ｎ[０．０１≦ｘ≦０．１]犠牲層上にｐ型ＧａＮ系化合物半導体層を成長させる段階と、を含み、
前記ｐ型ＧａＮ系化合物半導体層は、前記犠牲層を前記活性層の成長温度と同じ温度で成長させた後、昇温させて成長させることを特徴とするＩＩＩ−Ｖ族ＧａＮ系半導体素子の製造方法。
前記拡散防止層及び前記犠牲層の成長は、前記活性層の成長に連続して活性層成長温度と同じ温度下で行うことを特徴とする請求項６に記載のＩＩＩ−Ｖ族ＧａＮ系半導体素子の製造方法。
前記犠牲層成長後に前記ｐ型ＧａＮ系化合物半導体層の成長のための温度に昇温することを特徴とする請求項６または７に記載のＩＩＩ−Ｖ族ＧａＮ系半導体素子の製造方法。
前記犠牲層の厚さを２０Åないし２００Åの範囲に調節することを特徴とする請求項６に記載のＩＩＩ−Ｖ族ＧａＮ系半導体素子の製造方法。
前記犠牲層のＩｎの組成を１０重量％以下に調節することを特徴とする請求項９に記載のＩＩＩ−Ｖ族ＧａＮ系半導体素子の製造方法。
前記拡散防止層の厚さを５Åないし５００Åの範囲に調節することを特徴とする請求項６または７に記載のＩＩＩ−Ｖ族ＧａＮ系半導体素子の製造方法。
前記拡散防止層のＡｌの組成を１ないし５０重量％に調節することを特徴とする請求項１１に記載のＩＩＩ−Ｖ族ＧａＮ系半導体素子の製造方法。