KR20150002520A - 반도체 조립체 및 그 제조 방법 - Google Patents

반도체 조립체 및 그 제조 방법 Download PDF

Info

Publication number
KR20150002520A
KR20150002520A KR20140079461A KR20140079461A KR20150002520A KR 20150002520 A KR20150002520 A KR 20150002520A KR 20140079461 A KR20140079461 A KR 20140079461A KR 20140079461 A KR20140079461 A KR 20140079461A KR 20150002520 A KR20150002520 A KR 20150002520A
Authority
KR
South Korea
Prior art keywords
semiconductor region
gan
semiconductor
substrate
tvs
Prior art date
Application number
KR20140079461A
Other languages
English (en)
Other versions
KR101654975B1 (ko
Inventor
애비나쉬 스리크리시난 카샵
피터 미카 샌드빅
뤼 조우
Original Assignee
제네럴 일렉트릭 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제네럴 일렉트릭 컴퍼니 filed Critical 제네럴 일렉트릭 컴퍼니
Publication of KR20150002520A publication Critical patent/KR20150002520A/ko
Application granted granted Critical
Publication of KR101654975B1 publication Critical patent/KR101654975B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

모노리식적으로 집적된 반도체 조립체가 제공된다. 모노리식적으로 집적된 반도체 조립체는 실리콘 탄화물(SiC)을 포함하는 기판, 및 상기 기판 상에 제조된 갈륨 질화물(GaN) 반도체 소자를 포함한다. 상기 반도체 조립체는 상기 기판 내에 또는 기판 상에 제조된 적어도 하나의 과도 전압 억제(TVS) 구조물을 더 포함하고, 상기 TVS 구조물은 GaN 반도체 소자와 전기적으로 접촉한다. 상기 GaN 반도체 소자에 걸쳐 인가된 전압이 문턱값 전압보다 클 때, 상기 TVS 구조물이 펀치스루 모드, 전자 사태 모드, 또는 이들의 조합들로 동작하도록 구성된다. 또한, 모노리식적으로 집적된 반도체 조립체의 제조 방법이 제공된다.

Description

반도체 조립체 및 그 제조 방법{SEMICONDUCTOR ASSEMBLY AND METHOD OF MANUFACTURE}
본원 발명은 일반적으로 갈륨 질화물(GaN)계 반도체 소자들의 과전압 보호에 관한 것이고, 보다 구체적으로, GaN계 트랜지스터들의 과전압 보호에 관한 것이다.
전계 효과 트랜지스터들(FETs), 특히 고 전자 이동도 전계 효과 트랜지스터들(high electron mobility field effect transistors; HEMTs)과 같은 GaN 반도체 소자들은 의료, 국방(defense), 항공, 등과 같은 산업계에 걸친 용도들을 가진다. 그러나, GaN 소자들은 회로 내의 과도 이벤트들(transient events) 및 정전기 방전(ESD)으로 인한 전기적 과부하(overstress)에 민감하다. 전기적 과부하는 소자 내의 전자 사태(avalanching)를 유발할 수 있고, 그러한 전자 사태는 소자 저하(degradation) 및 최종적으로 파국적 고장을 초래할 수 있다. GaN 스위치들이 몇 가지 장점들을 가지지만, (전자 사태를 억지할 수 있는(sustainable) 능력의 부족으로 인한) 이러한 안전상의 고려사항으로 인해서 고속 스위칭 및 전력 전자 시스템들에서 널리 확산되지 않고 있다.
GaN계 소자들, 특히 트랜지스터들은 결정 내의 결함들로 인해서 전자 사태 억지를 나타낼 수 없었다. 실리콘, 사파이어, 실리콘 탄화물(SiC) 또는 다른 재료들과 같은 이종(foreign) 기판들 상에서의 GaN 재료들의 성장으로부터 발생되는 결합들은 큰 밀도들(평방 센티미터당 1000개 초과)로 관찰되고, 이는 GaN 재료가 안정적인 전자 사태 조건을 유지할 수 없도록 유도하여, GaN 재료가 물리적으로 그리고 비가역적으로 저하되게 한다.
전압 스파이크들과 같은 손상으로부터 민감한 전자장치들을 보호하기 위해서 이용되는 전자적 구성요소로서, 보다 일반적으로 서지(surge) 보호기로서 알려져 있는, 과도 전압 억제(TVS) 소자가 있다. 과도 또는 과다 전압(또는 전류)은 전압(또는 전류)의 순간적이거나 급속한(fleeting) 서지이고, 이는 민감한 전자 회로망을 훼손할 수 있을 것이다.
섬광들(lighting strikes) 또는 전기자기적 간섭들에 의해서 유발되는 과도 전류 또는 전압으로부터 민감한 전자 구성요소들을 보호하기 위해서 실리콘계 TVS 소자들이 통상적으로 이용되고 있다. 그러나, 실리콘계 TVS 소자들은 온도 증가시에 큰 누설 전류들을 생성하기가 더 쉽다. 특히, 주변 온도가 수용할 수 없을 정도로 큰 값들, 예를 들어 225 ℃에 도달하였을 때, 실리콘계 TVS 소자들이 과다한 누설 전류들로 인해서 적절하게 동작할 수 없게 될 수 있다.
따라서, 전자 사태 조건들을 배제하기 위한 GaN 소자들의 과전압 보호가 요구되고 있다. 또한, 고온 동작(150 ℃ 초과) 중에 GaN 소자들의 과전압 보호를 제공하는 것이 바람직할 수 있을 것이다.
본 기술의 하나의 양태는 모노리식적으로(monolithically) 집적된 반도체 조립체에 관한 것이다. 반도체 조립체는 SiC를 포함하는 기판, 및 상기 기판 상에 제조된 GaN 반도체 소자를 포함한다. 반도체 조립체는 기판 내에 또는 기판 상에 제조된 적어도 하나의 과도 전압 억제(TVS) 구조물을 더 포함하고, 상기 TVS 구조물은 GaN 반도체 소자와 전기적으로 접촉한다. GaN 반도체 소자에 걸쳐 인가된 전압이 문턱값 전압보다 클 때, TVS 구조물은 펀치스루(punch-through) 모드, 전자 사태 모드, 또는 이들의 조합들로 동작하도록 구성된다.
본 기술의 다른 양태는 모노리식적으로 집적된 반도체 조립체에 관한 것이다. 상기 반도체 조립체는 SiC를 포함하는 기판, 및 상기 기판 상에 제조된 GaN 반도체 소자를 포함한다. 상기 반도체 조립체는 상기 기판 내에 또는 기판 상에 제조된 SiC을 포함하는 적어도 하나의 TVS 구조물을 더 포함한다. 상기 TVS 구조물은 GaN 반도체 소자와 전기적으로 접촉하고, 그리고 상기 TVS 구조물은, GaN 반도체 소자에 걸쳐 인가된 전압이 문턱값 전압보다 클 때, 펀치스루 모드로 동작하도록 구성된다.
본 기술의 다른 양태는 모노리식적으로 집적된 반도체 조립체를 제조하는 방법에 관한 것이다. 상기 방법은 (a) SiC을 포함하는 기판을 제공하는 단계; (b) 상기 기판 상에 GaN 반도체 소자를 제조하는 단계; (c) 상기 기판 내에 또는 기판 상에 적어도 하나의 TVS를 제조하는 단계; 및 (d) 상기 TVS 구조물을 상기 GaN 반도체 소자와 전기적으로 커플링시키는 단계를 포함한다. 상기 TVS 구조물은, GaN 반도체 소자에 걸쳐 인가된 전압이 문턱값 전압보다 클 때, 펀치스루 모드, 전자 사태 모드, 또는 이들의 조합으로 동작하도록 구성된다.
첨부 도면들을 참조하여 이하의 구체적인 설명을 검토할 때, 본원 발명의 상기한 그리고 다른 특징들, 양태들, 및 장점들이 보다 잘 이해될 것이고, 상기 도면들 전체를 통해서 유사한 문자들이 유사한 부품들을 나타낸다.
도 1은 발명의 특정 실시예들에 따른 반도체 조립체의 횡단면도이다.
도 2는 발명의 특정 실시예들에 따른 반도체 조립체의 횡단면도이다.
도 3은 발명의 특정 실시예들에 따른 반도체 조립체의 횡단면도이다.
도 4는 발명의 특정 실시예들에 따른 반도체 조립체의 횡단면도이다.
도 5는 발명의 특정 실시예들에 따른 반도체 조립체의 횡단면도이다.
도 6은 발명의 특정 실시예들에 따른 반도체 조립체의 횡단면도이다.
도 7은 발명의 특정 실시예들에 따른 반도체 조립체의 횡단면도이다.
도 8은 발명의 특정 실시예들에 따른 반도체 조립체의 횡단면도이다.
이하에서 구체적으로 설명하는 바와 같이, 발명의 특정 실시예들은 GaN 반도체 소자 및 TVS 구조물을 포함하는 모노리식적으로 집적된 반도체 조립체들을 포함한다.
상세한 설명 및 청구항들 전체를 통해서 사용된 바와 같이, 개략적인(approximating) 언어들은, 관련된 기본적인 기능의 변화를 초래하지 않고 허용가능하게 변화될 수 있는 임의의 정량적인 표시를 변경하기 위해서 적용될 수 있을 것이다. 따라서, "약" 및 "실질적으로"와 같은 용어 또는 용어들에 의해서 변경된 값은 특정된 정확한 값으로 제한되지 않을 것이다. 일부 경우들에서, 개략적인 언어가 값을 측정하기 위한 기구의 정밀도에 상응할 수 있을 것이다. 여기에서 그리고 상세한 설명 및 청구항들 전체를 통해서, 범위 한계들이 조합 및/또는 상호교환될 수 있을 것이고, 그러한 범위들은 식별되고 그리고, 문맥에서 또는 언어적으로 달리 기재하고 있지 않는 한, 내부에 포함된 모든 하위범위들을 포함한다.
이하의 상세한 설명 및 청구항들에서, 문맥에서 달리 명확하게 규정하고 있지 않은 경우에, 단수 형태들("a", "an" 및 "the")은 복수의 언급들을 포함한다. 여기에서 사용된 바와 같이, 문맥에서 달리 명확하게 규정하고 있지 않은 경우에, "또는"이라는 용어는 배타적인 것을 의미하지 않고, 존재하는 언급된 구성요소들(예를 들어, 영역) 중 적어도 하나를 언급하는 것이고, 그리고 언급된 구성요소들의 조합이 존재할 수 있는 경우들을 포함한다.
본원에서 사용된 바와 같이, '층'은 연속적인 또는 불연속적인 방식으로 하부 표면의 적어도 일부 상에 배치된 재료를 지칭한다. 또한, "층"은 배치된 재료의 균일한 두께를 반드시 의미하는 것이 아니고, 그리고 배치된 재료가 균일한 또는 가변적인 두께를 가질 수 있을 것이다. 또한, 문맥에서 달리 명확하게 규정하고 있지 않은 경우에, 여기에서 사용된 바와 같은 "층"이라는 용어는 단일 층 또는 복수의 층들을 지칭한다.
여기에서 사용된 바와 같이, 문맥에서 달리 명확하게 규정하고 있지 않은 경우에, "~ 상에 배치된"이라는 용어는 서로 직접적으로 또는 개재 층들을 사이에 가지는 것에 의해서 간접적으로 접촉하도록 배치된 층들을 지칭한다. 여기에서 사용된 바와 같이, "인접한"이라는 용어는 2개의 층들이 근접하게 배치되고 서로 직접적으로 접촉하는 것을 의미한다.
본원 개시 내용에서, 층/소자가 다른 층 또는 기판 "상에 있는 것(on)"으로서 설명될 때, 그러한 층들/소자들이 서로 직접적으로 접촉할 수 있거나 그 층들과 소자들 사이에 하나(또는 그 초과)의 층 또는 피쳐(feature)를 가질 수 있다는 것을 이해할 수 있을 것이다. 또한, "상에 있는 것"이라는 용어는 층들/소자들의 서로에 대한 상대적인 위치를 설명하고, "~의 상단부 상에"라는 것을 반드시 의미하지는 않는데, 이는 위 또는 아래라는 상대적인 위치는 관찰자에게 보여지는 소자의 배향에 의존하기 때문이다. 또한, "상단부(top)", "하단부", "위", "아래" 및 이러한 용어들의 변형예들의 사용은 편의를 위한 것이고, 그리고 달리 명확하게 규정하고 있지 않은 경우에, 성분들의 임의의 특별한 배향을 요구하는 것이 아니다.
이하에서 구체적으로 설명되는 바와 같이, 모노리식적으로 집적된 반도체 조립체가 존재한다. 여기에서 사용된 바와 같이, "모노리식적으로 집적된"이라는 용어는 모든 구성요소들이 단일 기판 내에 또는 단일 기판의 상단부 상에 제조된/만들어진 반도체 조립체를 지칭한다. 도 1 및 2는 발명의 일부 실시예들에 따른, 모노리식적으로 집적된 반도체 조립체(100)를 도식적으로 나타낸 것이다. 도 1 및 2에 도시된 바와 같이, 반도체 조립체(100)가 기판(110)을 포함하고, 갈륨 질화물(GaN) 반도체 소자(120)가 상기 기판(110) 상에 제조된다. 반도체 조립체는 적어도 하나의 과도 전압 억제(TVS) 구조물(130)을 더 포함한다. TVS 구조물은 도 1에 도시된 바와 같이 기판 내에 제조될 수 있을 것이고, 또는 대안적으로, TVS 구조물이 도 2에 도시된 바와 같이 기판 상에 제조될 수 있을 것이다. TVS 구조물(130)은, 도 1 및 2에 도시된 바와 같이, GaN 반도체 소자(120)와의 전기적 콘택(140)이다.
간결함을 위해서, "갈륨 질화물 반도체 소자" 및 "GaN 소자"라는 용어들을 여기에서 상호교환가능하게 사용하였다. 또한, "과도 전압 억제 구조물" 및 "TVS 구조물"이라는 용어들을 여기에서 상호교환가능하게 사용하였다.
특정 구성들의 경우에, 기판이 SiC을 포함한다. 앞서서 설명한 바와 같이, 발명의 실시예들은 상당히 높은 온도들, 예를 들어 약 150 ℃ 초과의 온도들, 그리고 보다 구체적으로 약 200 ℃ 초과의 온도들에서 GaN 소자들의 과도 전압 보호를 제공한다. 어떠한 이론에도 구속됨이 없이, SiC 기판이 GaN 소자의 높은 온도(150 ℃ 초과) 동작을 허용하는 것으로 생각된다.
반도체 조립체가 조립체의 최종 사용 용도를 기초로 하는 임의의 적합한 GaN 소자를 포함할 수 있을 것이다. 특정 구성들의 경우에, GaN 소자(120)가 GaN 트랜지스터, GaN 다이오드, 또는 이들의 조합들을 포함한다. GaN 트랜지스터의 적절한 비제한적인 예들에는, 고 전자 이동도 트랜지스터(HEMT), 정션 게이트 전계 효과 트랜지스터(JFET), 금속-산화물-반도체 전계 효과 트랜지스터(MOSFET), 또는 이들의 조합들과 같은, 전계 효과 트랜지스터(FET)가 포함된다. 하나 이상의 GaN 소자들(120)이 측방향 구성 또는 수직 구성으로 기판(110) 상에 제조될 수 있을 것이다. 특정 구성들의 경우에, GaN 소자(120)가 HEMT이다.
이제 도 3을 참조하면, 예시적인 GaN HEMT 소자(120)의 도면이 도시되어 있다. 도 3에 도시된 바와 같이, 예시적인 HEMT 소자(120)가 SiC 기판(110) 상에 배치된 버퍼 층(121)(선택적이다)을 포함한다. 특정 구성들의 경우에, 하나 이상의 개재 층들(미도시)이 버퍼 층(121)과 SiC 기판 사이에 배치될 수 있을 것이다. 도 3에 도시된 구성의 경우에, GaN 층(122)이 버퍼 층(121) 상에 배치되고, 그리고 알루미늄 갈륨 질화물(AlGaN) 층이 상기 GaN 층(122) 상에 배치된다. 도시된 배열의 경우에, 도 3에 도시된 바와 같이, HEMT 소자(120)가 게이트 단자(125), 소스 단자(126), 및 드레인 단자(127)를 더 포함한다. 특정 구성들의 경우에, GaN 층(122) 및 AlGaN 층(123)이 진성(intrinsic) 타입(i타입)이고, 그리고 부가적인 p타입 AlGaN 층(미도시)이 상기 AlGaN 층(123)과 상기 게이트 단자(125) 사이에 배치될 수 있을 것이다. 캡핑 층(124)(선택적이다)이 상기 소스 단자(126)/드레인 단자(127)와 배리어 층(123) 사이에 추가적으로 개재될 수 있을 것이다.
GaN HEMT 소자가 하나 이상의 전술한 층들을 순차적으로 배치 또는 형성하는 것에 의해서 SiC 기판(110) 상에 제조될 수 있을 것이다. 여기에서 사용된 바와 같이, "~ 상에 제조되는" 또는 "~ 상에 제조하는 것"이라는 용어들은 GaN 소자(120)/TVS 구조물(130)이 기판(110)의 적어도 일부와 직접적으로 접촉하여 제조될 수 있고, 또는, 대안적으로, 하나 이상의 층들/피쳐들이 상기 GaN 소자들(120)/TVS 구조물(130)과 기판(110) 사이에 개재될 수 있다는 것을 의미한다. 특정 구성들의 경우에, GaN 소자(120)가, 기판(110)의 적어도 일부 상에 추가적으로 배치되는 하나 이상의 개재 층들 또는 피쳐들 상에 제조될 수 있을 것이다. 예를 들어, 도 8(이하에서 구체적으로 설명한다)에 도시된 바와 같이, 일부 실시예들에서, GaN 소자(120)가 기판 상에 배치된 TVS 구조물(130)의 적어도 일부 상에 제조될 수 있을 것이다.
앞서서 설명한 바와 같이, 서지 보호기라고도 지칭되는 과도 전압 억제(TVS) 구조물은, 전압 스파이크들과 같은 손상으로부터 민감한 전자장치들을 보호하기 위해서 이용되는 전자적 구성요소이다. 과도 또는 과다 전압(또는 전류)은 민감한 전자 회로망을 훼손할 수 있는 순간적이거나 급속한 전압(또는 전류)의 서지이다. 이하에서, "전압 서지" 및 "과도 전압"이라는 용어들은, 시스템에 걸친 평균 전압에 대비하여 예상치 못한 또는 과다한 전압 증가를 나타내기 위해서, 상호교환가능하게 사용될 수 있을 것이다. 유사하게, "전류 서지" 및 "과도 전류"라는 용어들은, 시스템을 통해서 전달되는 평균 전류에 대비하여 예상치 못한 전류 증가를 나타내기 위해서, 상호교환가능하게 사용될 수 있을 것이다.
일반적으로, 과도 전압 억제 소자는 2가지 원리들로 동작한다: 과다한 전류 또는 과도 전류를 감쇠시키고, 그에 의해서 잔류 전류를 제한하는 것, 또는 과도 또는 과다 전류를 민감한 전자장치 구성요소들로부터 전환시키는 것. 과도 전류를 감쇠시키는 것은, 통상적으로, 종종 전자장치 구성요소들과 직렬로 삽입된 필터들을 이용하는 것에 의해서, 과도 전류가 민감한 전자장치 구성요소들에 도달하거나 영향을 미치지 않도록 보장하는 것에 의해서 이루어진다. 과도 전류를 전환시키는 것은, 통상적으로, 전압 클램핑(clamping) 소자 또는 클로우바(clowbar) 타입 소자를 이용하는 것에 의해서 이루어진다. 동작 중에, 전압 클램핑 소자는, 전압 클램핑 소자를 통해서 흐르는 전류에 응답하여 변화되는 가변형 임피던스를 가진다.
특정 구성들의 경우에, TVS 구조물(130)이 클램핑 소자일 수 있을 것이다. 보다 구체적으로, TVS 구조물(130)은 GaN 소자(120)에 걸쳐서 인가된 전압이 문턱값 전압보다 클 때, 펀치스루 모드, 전자 사태 모드, 또는 이들의 조합들로 동작하도록 구성될 수 있을 것이다.
여기에서 사용된 바와 같이, "펀치스루 모드"라는 용어는, TVS 구조물이 "펀치스루" 또는 "리치-스루(reachthrough)"라고도 알려진 물리적 현상들을 이용하여 동작하고, 그에 따라, TVS 구조물에 걸친 전압이 증가될 때, 공핍(depletion) 영역이 구조물에 걸쳐서 연장되어 대량의 전류가 TVS 구조물을 통해서 흐를 수 있다는 것을 의미한다. 추가적으로, TVS 구조물은, 그 TVS 구조물에 걸친 전압이 최소로 변화하는 상태에서, 이러한 조건을 유지할 수 있다.
여기에서 사용된 바와 같이, "전자 사태 모드"라는 용어는 반도체들이 전기장을 소자의 영역 또는 영역들 내부로 억지하고, 그에 의해서 이온화의 프로세스가 발생되어 캐리어 증식(carrier multiplication)을 초래하는 프로세스를 지칭한다. TVS 구조물들은 희망에 따라서 이러한 조건을 유지할 수 있으나, 이는, 전형적으로, 소자의 턴온 전압보다 높은 전류의 비선형적 증가를 포함하고, 그리고 전류의 큰 증가가 발생될 수 있고 그에 따라 이러한 조건들의 소자들 내의 열을 증가시킬 수 있을 것이다. 여기에서 사용된 바와 같이, "문턱값 전압"이라는 용어는, TVS 소자가 효과적으로 턴 온되는 또는 전류를 전도하기 시작하는 전압을 지칭한다.
TVS 구조물(130)이 실리콘 탄화물, 갈륨 질화물, 다이아몬드, 알루미늄 질화물, 붕소 질화물, 아연 산화물, 갈륨 산화물, 또는 이들의 조합들을 포함할 수 있을 것이다. TVS 구조물(130)이 SiC 기판 내에 제조되는 특정 구성들의 경우에, 도 3-도 6에 도시된 바와 같이, TVS 구조물이 기판(SiC)과 동일한 재료를 포함할 수 있을 것이다. 일부 그러한 경우들에서, GaN 소자(120)가 재성장 에피택시에 의해서 SiC 기판(110) 상에 제조될 수 있을 것이다.
다른 구성들의 경우에, 도 7 및 도 8에 도시된 바와 같이, TVS 구조물이 기판 상에 제조될 수 있을 것이다. 일부 그러한 배열들에서, TVS 구조물(130)이 실리콘 탄화물, 갈륨 질화물, 또는 이들의 조합들을 포함할 수 있을 것이다. 그러한 경우들에서, TVS 구조물이 기판(즉, SiC, 도 8)과 동일한 재료의 재성장 에피택시에 의해서 또는 GaN(도 7)의 재성장 에피택시에 의해서 제조될 수 있을 것이다.
TVS 구조물(130)이 반도체 조립체(100) 내에서 측방향으로, 또는 그 대신에, 수직으로 구성될 수 있을 것이다. 도 3-도 7은 TVS 구조물(130)이 측방향으로 구성되는 예시적인 구성들을 도시한다. 도 8은 TVS 구조물(130)이 수직으로 구성되는 예시적인 구성을 도시한다.
다시 도 3-도 8을 참조하면, 예시적인 TVS 구조물(130)은 제 1 전도도 타입을 가지는 제 1 반도체 영역(131), 그리고 제 2 전도도 타입을 가지며 상기 제 1 반도체 영역과 전기적으로 접촉하는 제 2 반도체 영역(132)을 포함한다. TVS 구조물(130)은 제 1 전도도 타입을 가지며 상기 제 2 반도체 영역(132)과 전기적으로 접촉하는 제 3 반도체 영역(133)을 더 포함한다.
특정 구성들의 경우에, 제 1 전도도는 p타입이고, 제 2 전도도는 n타입이다. 그러한 경우들에서, TVS 구조물이 p-n-p 타입 소자를 포함한다. 다른 배열들의 경우에, 제 1 전도도는 n타입이고 제 2 전도도는 n타입이다. 그러한 경우들에서, TVS 구조물이 n-p-n 소자를 포함한다.
여기에서, 반도체 재료의 전도도가 반도체 재료 내의 대다수(majority) 및 소수(minority) 전하 캐리어들을 나타낸다는 것을 주목하여야 한다. 예를 들어, n타입 반도체 재료가 대다수 전하 캐리어들로서의 "음 전하 캐리어들" 및 소수 전하 캐리어들로서의 "양 전하 캐리어들"을 포함한다. 예를 들어, p타입 반도체 재료가 소수 전하 캐리어들로서 "음 전하 캐리어들" 및 대다수 전하 캐리어들로서 "양 전하 캐리어들"을 포함한다. 당업자가 이해할 수 있는 바와 같이, "음 전하 캐리어"는 전자들을 지칭하는 한편, "양 전하 캐리어들"은 홀들을 지칭한다.
특정 구성들의 경우에, 제 1 전도도 타입은 n+타입이고, 제 2 전도도 타입은 p-타입이다. n-p-n 타입 소자에서, 소자가 2개의 n타입 층들에 걸친 전위를 받을 때, 공핍 층이 p타입 층 내에 (대부분) 형성되는데, 이는 p타입 층의 도핑이 2개의 n타입 층들에 대비하여 상당히 낮기 때문이다. 예를 들어, 1 내지 5의 자릿수들(orders of magnitude)만큼 낮거나, 또는 n타입 층들의 도펀트 농도의 1/10 내지 10/1000이다. 추가적인 예의 경우에, 만약 n타입 층들 내의 도핑 농도가 1018/cm3이라면, p타입 층들 내의 도핑 농도가 약 1015/cm3가 될 것이다.
소자에 걸친 전압이 증가됨에 따라, 공핍 영역이 p타입 층 전부를 가로질러 연장되고 다른 측부(side) 상의 n타입 층과 접촉한다. 이는, 앞서서 설명한 바와 같은 "펀치스루"로서 알려진 모드, 및 소자 내로 흐르기 시작하는 많은 양의 전류를 초래한다. 소자는, 그 소자에 걸친 전압의 변화를 최소화하면서, 이러한 조건을 유지할 수 있다. 유사한 설명이, 층들의 극성이 p-n-p로 변화되었을 때의 동작 모드를 기술한다. 전자 사태 구조물이 도 3-도 8에 도시된 펀치스루 구조물과 유사할 수 있을 것이다. 제 2 반도체 영역(132)의 두께 및 도핑을 조정하는 것에 의해서, TVS 구조물(130)이 펀치스루 모드 대신에 전자 사태 모드로 작동하도록 제조될 수 있을 것이다.
앞서서 설명한 바와 같이, TVS 구조물(130)은 GaN 소자(120)와의 전기적 콘택(140)이다. 특정 구성들의 경우에, TVS 구조물(130)은 게이트-소스 단자, 드레인-소스 단자, 게이트-드레인 단자, 또는 이들의 조합들을 통한 GaN 소자(120)와 전기적 콘택이다. 도 4는, 제 1 반도체 영역(131)이 GaN 소자(120)의 소스 단자(126)와의 전기적 콘택(140)이고, 그리고 제 3 반도체 영역(133)이 GaN 소자(120)의 게이트 단자(125)와의 전기적 콘택인 배열을 도시한다. 도 5는, 제 1 반도체 영역(131)이 GaN 소자(120)의 소스 단자(126)와의 전기적 콘택(140)이고, 그리고 제 3 반도체 영역(133)이 GaN 소자(120)의 드레인 단자(127)와의 전기적 콘택인 배열을 도시한다.
또한, 일부 구성들에서, 반도체 조립체가 복수의 TVS 구조물들(130)을 포함할 수 있을 것이다. 도 6은 2개의 TVS 구조물들(130)을 포함하는 배열을 도시한다. 그러한 경우들에서, 2개의 TVS 구조물들이 GaN 소자(120)의 동일한 단자에 또는 상이한 단자들에 전기적으로 연결될 수 있을 것이다. 도 6은, 제 1 TVS 구조물(130)이 GaN 소자(120)의 소스 단자(126) 및 게이트 단자(125)에 전기적으로 연결되는 구성을 도시한다. 제 2 TVS 구조물은 소스 단자(126) 및 드레인 단자(127)에 전기적으로 연결된다. 특정 구성들의 경우에, 대전류를 수용하기 위해서, GaN 소자(120)가, TVS 구조물(130)을 포함하는, 일련의 링들에 의해서 둘러싸일 수 있을 것이다.
특정 구성들의 경우에, 도 4-도 6에 도시된 바와 같이, 제 1 반도체 영역(131), 제 2 반도체 영역(132), 및 제 3 반도체 영역(133)이 SiC 기판(110) 내에 형성된다. 그러한 경우들에서, TVS 구조물(130)이 SiC을 포함한다. 그러한 경우들에서, 임의의 적합한 기술을 이용하여, 예를 들어 n타입 도펀트들 또는 p타입 도펀트들의 이온 주입을 이용하여, 제 1 반도체 영역(131), 제 2 반도체 영역(132), 및 제 3 반도체 영역(133)이 SiC 기판(110) 내에 형성될 수 있을 것이다. p타입 도펀트들의 적절한 비제한적인 예들에는, 붕소, 알루미늄, 갈륨, 마그네슘, 탄소, 칼슘, 또는 이들의 조합들이 포함된다. n타입 도펀트들의 적절한 비제한적인 예들에는, 질소, 인, 비소, 안티몬, 또는 이들의 조합들이 포함된다.
도 7은, TVS 구조물(130)이 SiC 기판(110) 상에 제조되는 배열을 도시한다. 이러한 예시적인 실시예에서, TVS 구조물(130)이 GaN을 포함한다. 도 7에서, TVS 구조물(130)은 SiC 기판(110)의 적어도 일부 상에 배치된 GaN 층(134)을 더 포함한다. 도 7에 도시된 바와 같이, 제 1 반도체 영역(131), 제 2 반도체 영역(132), 및 제 3 반도체 영역(133)이 GaN 층(134) 내에 형성된다. 그러한 경우들에서, 제 1 반도체 영역(131), 제 2 반도체 영역(132), 및 제 3 반도체 영역(133)이 임의의 적절한 기술, 예를 들어 n타입 도펀트들 또는 p타입 도펀트들의 이온 주입을 이용하여 GaN 층(134) 내에 형성될 수 있을 것이다.
다른 구성들의 경우에, TVS 구조물(130)의 수직 구성을 보여주는 도 8에 도시된 바와 같이, 제 1 반도체 영역(131), 제 2 반도체 영역(132), 및 제 3 반도체 영역(133)이 SiC 기판(110) 상에서 에피택셜 성장한다. 이러한 예시적인 배열에서, 반도체 조립체(100)가 SiC 기판(예를 들어, n+타입 전도도를 가진다)을 포함하는 메사(mesa) 구조물을 포함한다. 반도체 조립체(100)는 에피택셜 성장한 제 1 반도체 영역(131)(예를 들어, n+타입 전도도를 가진다), 제 1 반도체 영역(131)과 전기적으로 접촉하는 에피택셜 성장한 제 2 반도체 영역(132)(예를 들어, p-타입 전도도를 가진다), 및 제 2 반도체 영역(132)과 전기적으로 접촉하는 에피택셜 성장한 제 3 반도체 영역(133)(예를 들어, n+타입 전도도를 가진다)를 더 포함한다.
예시적인 배열에서, 제 2 반도체 영역(132)이 제 1 반도체 영역(131) 및 제 3 반도체 영역(133)에 비해서 비교적 약하게(lightly) 도핑된다. 특정 구성들의 경우에, 기판(110) 및 영역들(131, 132 및 133)의 균일한 도핑 농도가 공핍 영역 내의 전기장 분포의 균일성을 개선하고, 그에 의해서 항복(breakdown) 전압 특성을 개선한다.
또한, 특정 구성들의 경우에, 도 8에 도시된 바와 같이, TVS 구조물이 베벨형(beveled) 측벽을 가질 수 있을 것이다. 상기 베벨형 측벽이 인접하는 접촉 층들 사이의 계면에 대해서 약 5 도 내지 약 80 도로 각도를 형성하여, 조립체의 표면에서의 최대 전기장 프로파일을 감소시킬 수 있을 것이다.
특정 구성들의 경우에, 반도체 조립체(100)가 약 150 ℃ 초과의 온도들, 그리고 보다 구체적으로 약 200 ℃ 초과의 온도들에서, 그리고 보다 더 특히 약 250 ℃ 보다 더 높은 온도에서 동작하도록 구성된다. 또한, 반도체 조립체(100)가 항복 전압의 90%에서 약 1 ㎂/cm2 미만의, 그리고 보다 구체적으로 항복 전압의 90%에서 약 0.5 ㎂/cm2 미만의 누설 전류를 가지도록 구성될 수 있을 것이다.
반도체 조립체(100)가 약 150 A/cm2 초과의, 그리고 보다 구체적으로 약 200 A/cm2 초과의 동작 전류 밀도를 가지도록 추가적으로 구성될 수 있을 것이다. 일부 실시예들에서, 반도체 조립체(100)가 약 5 볼트 내지 약 75 볼트의, 그리고 보다 구체적으로 약 75 볼트 내지 약 200 볼트의 펀치스루 특성들을 나타내도록 구성될 수 있을 것이다. 일부 실시예들에서, TVS 구조물(130)이 SiC 또는 GaN 집적 회로들과 협력적으로 이용될 수 있을 것이다.
모노리식적으로 집적된 반도체 조립체를 제조하는 방법이 또한 제시된다. 다시 도 1 및 2를 참조하면, 상기 방법은 (a) 실리콘 탄화물(SiC)을 포함하는 기판(110)을 제공하는 단계; (b) 상기 기판(110) 상에 갈륨 질화물(GaN) 반도체 소자(120)를 제조하는 단계; (c) 상기 기판(110) 내에 또는 기판(110) 상에 적어도 하나의 과도 전압 억제(TVS) 구조물(130)을 제조하는 단계; 및 (d) 상기 TVS 구조물(130)을 상기 GaN 반도체 소자(120)와 전기적으로 커플링시키는 단계를 포함한다. 앞서서 설명한 바와 같이, TVS 구조물(130)은, GaN 반도체 소자(120)에 걸쳐서 인가된 전압이 문턱값 전압보다 클 때, 펀치스루 모드, 전자 사태 모드, 또는 이들의 조합으로 동작하도록 구성된다. 일부 실시예들에서 상기 단계 (b)가 상기 단계 (c)에 앞서서 실시될 수 있고, 또는, 그 대신에, 일부 다른 실시예들에서 상기 단계 (c)가 상기 단계 (b)에 앞서서 실시될 수 있다는 것을 주목하여야 할 것이다.
상기 GaN 소자(120)의 하나 이상의 층들을 에피택셜 성장시키는 것에 의해서, GaN 소자(120)가 SiC 기판(110) 상에 제조될 수 있을 것이다. 예를 들어, 도 3을 다시 참조하면, 일부 실시예들에서, GaN 소자(120)가 층들(121, 122, 및 123) 중 하나 이상을 순차적으로 배치 또는 형성하는 것, 그리고 소스 단자, 게이트 단자, 및 드레인 단자(125, 126, 및 127)를 형성하는 것에 의해서 제조될 수 있을 것이다.
특정 구성들의 경우에, 상기 방법은, 도 4-도 8에 도시된 바와 같이, 제 1 전도도 타입의 제 1 반도체 영역(131)을 형성하는 것에 의해서 상기 TVS 구조물(130)을 제조하는 단계를 더 포함한다. 도 4-도 8에 도시된 바와 같이, 상기 방법은 제 2 전도도 타입이고 상기 제 1 반도체 영역(131)과 전기적으로 접촉하는 제 2 반도체 영역(132)을 형성하는 단계; 및 제 1 전도도 타입이고 상기 제 2 반도체 영역(132)과 전기적으로 접촉하는 제 3 반도체 영역(133)을 형성하는 단계를 더 포함한다.
특정 구성들의 경우에, 제 1 전도도는 p타입이고, 제 2 전도도는 n타입이다. 그러한 경우들에서, TVS 구조물이 p-n-p 타입 소자를 포함한다. 일부 다른 실시예들에서, 제 1 전도도는 n타입이고 제 2 전도도는 n타입이다. 그러한 경우들에서, TVS 구조물이 n-p-n 소자를 포함한다. 특정 구성들의 경우에, 상기 제 1 전도도 타입은 n+타입이고, 상기 제 2 전도도 타입은 p-타입이다.
도 4-도 6을 계속 참조하면, 특별한 프로세스들의 경우에, 상기 TVS 구조물을 형성하는 단계가 SiC 기판(110) 내에 제 1 반도체 영역(131), 제 2 반도체 영역(132), 및 제 3 반도체 영역(133)을 형성하는 단계를 포함할 수 있을 것이다. 그러한 경우들에서, TVS 구조물(130)이 임의의 적합한 기술, 예를 들어, 이온 주입을 이용하여 형성될 수 있을 것이다.
도 7은, TVS 구조물(130)을 형성하는 단계가 SiC 기판(110)의 적어도 일부 상에 GaN 층(134)을 배치하는 단계를 포함하는 다른 특별한 프로세스를 도시한다. 상기 방법은, 도 7에 도시된 바와 같이, TVS 구조물(130)을 형성하기 위해서 GaN 층(134) 내에 제 1 반도체 영역(131), 제 2 반도체 영역(132), 및 제 3 반도체 영역(133)을 형성하는 단계를 더 포함한다. 그러한 경우들에서, TVS 구조물(130)이 임의의 적합한 기술, 예를 들어, 이온 주입을 이용하여 형성될 수 있을 것이다.
다른 특별한 프로세스들의 경우에, 도 8에 도시된 바와 같이, TVS 구조물(130)을 형성하는 단계가 SiC 기판(110) 상에 제 1 반도체 영역(131), 제 2 반도체 영역(132), 및 제 3 반도체 영역(133)을 에피택셜 성장시키는 단계를 포함할 수 있을 것이다. 도 8에 도시된 바와 같이, 그러한 프로세스들에서, SiC 기판(110) 상에서 TVS를 제조하는 단계 후에, GaN 소자(120)가 TVS 구조물(130) 상에서 제조된다.
상기 방법은, 도 4-도 7에 도시된 바와 같이, 게이트-소스 단자, 드레인-소스 단자, 게이트-드레인 단자, 또는 이들의 조합들을 통해서 TVS 구조물(130)을 GaN 반도체 소자(120)와 전기적으로 커플링시키는 단계(140)를 더 포함할 수 있을 것이다.
전술한 반도체 조립체들은 전자 사태 조건들을 배제하기 위해서 GaN 소자들을 과전압 보호하기 위한 비용 효과적이고 신뢰가능한 수단을 제공한다. 보다 구체적으로, 여기에서 설명된 반도체 조립체들은 높은 온도(150 ℃ 초과) 동작 중에 GaN 소자들의 과전압 보호를 제공한다.
첨부된 청구항들은 기술된 발명을 가능한 한 넓게 청구하기 위한 것이고, 그리고 여기에서 제시된 예들은 다양한 모든 가능한 실시예들로부터 선택된 실시예들의 예시이다. 따라서, 출원인들의 의도에 따르면, 첨부된 청구범위가 본 발명의 특징들을 설명하기 위해서 이용된 예들의 선택에 의해서 제한되지 않는다. 청구항들에서 이용된 바와 같이, 단어 "포함하는" 및 그 문법적 변형은 논리적으로, 예를 들어 "본질적으로 ~ 로 이루어진" 및 "~ 로 이루어진"과 같은(그러나, 이러한 것으로 제한되는 것은 아니다), 가변적인 그리고 상이한 범위의 양상들(phases)에 대응하고 그리고 그러한 양상들을 포함한다. 필요한 경우에, 범위들이 제공되고, 이들 범위들은 그 범위들 사이의 모든 하위 범위들을 포함한다. 이들 범위들의 변동은 당업계의 실시자에게 그들 자체를 제시할 것이고 그리고 대중에게 이미 제공되지 않은 경우에, 그러한 변동들은, 가능한 경우에, 첨부된 청구항들에 의해서 커버되는 것으로 생각될 수 있을 것이다. 또한, 과학 및 기술의 진보들은, 언어의 부정확성을 이유로 현재 고려되지 않는 가능한 균등물들 및 치환들을 만들 수 있을 것이고, 그리고 그러한 변형들은, 가능한 경우에, 첨부된 청구항들에 의해서 커버된다는 것을 예상할 수 있을 것이다.

Claims (23)

  1. 모노리식적으로 집적된 반도체 조립체로서:
    실리콘 탄화물(SiC)을 포함하는 기판;
    상기 기판 상에 제조된 갈륨 질화물(GaN) 반도체 소자; 및
    상기 기판 내에 또는 기판 상에 제조된 적어도 하나의 과도 전압 억제(TVS) 구조물을 포함하고,
    상기 TVS 구조물은 GaN 반도체 소자와 전기적으로 접촉하고, 상기 GaN 반도체 소자에 걸쳐 인가된 전압이 문턱값 전압보다 클 때, 상기 TVS 구조물은 펀치스루 모드, 전자 사태 모드, 또는 이들의 조합들로 동작하도록 구성되는 것인 모노리식 집적 반도체 조립체.
  2. 제 1 항에 있어서,
    상기 TVS 구조물은, 실리콘 탄화물, 갈륨 질화물, 다이아몬드, 알루미늄 질화물, 붕소 질화물 또는 이들의 조합들 중 적어도 하나를 포함하는 것인 모노리식 집적 반도체 조립체.
  3. 제 1 항에 있어서,
    상기 TVS 구조물은 측방향으로 구성되는 것인 모노리식 집적 반도체 조립체.
  4. 제 1 항에 있어서,
    상기 TVS 구조물은 수직으로 구성되는 것인 모노리식 집적 반도체 조립체.
  5. 제 1 항에 있어서,
    상기 TVS 구조물은:
    제 1 전도도 타입을 가지는 제 1 반도체 영역;
    제 2 전도도 타입을 가지며, 상기 제 1 반도체 영역과 전기적으로 접촉하는 제 2 반도체 영역; 및
    제 1 전도도 타입을 가지며, 상기 제 2 반도체 영역과 전기적으로 접촉하는 제 3 반도체 영역을 포함하는 것인 모노리식 집적 반도체 조립체.
  6. 제 5 항에 있어서,
    상기 제 1 전도도 타입은 n+타입이고, 상기 제 2 전도도 타입은 p타입인 것인 모노리식 집적 반도체 조립체.
  7. 제 5 항에 있어서,
    상기 제 1 반도체 영역, 상기 제 2 반도체 영역, 및 상기 제 3 반도체 영역은 상기 SiC 기판 내에 형성되는 것인 모노리식 집적 반도체 조립체.
  8. 제 5 항에 있어서,
    상기 제 1 반도체 영역, 상기 제 2 반도체 영역, 및 상기 제 3 반도체 영역은 상기 SiC 기판 상에서 에피택셜 성장하는 것인 모노리식 집적 반도체 조립체.
  9. 제 5 항에 있어서,
    상기 TVS 구조물은 상기 SiC 기판의 적어도 일부 상에 배치된 GaN 층을 더 포함하고, 상기 제 1 반도체 영역, 상기 제 2 반도체 영역, 및 상기 제 3 반도체 영역은 상기 GaN 층 내에 형성되는 것인 모노리식 집적 반도체 조립체.
  10. 제 1 항에 있어서,
    상기 TVS 구조물은, 게이트-소스 단자, 드레인-소스 단자, 게이트-드레인 단자, 또는 이들의 조합들을 통해서 상기 GaN 반도체 소자와 전기적으로 접촉하는 것인 모노리식 집적 반도체 조립체.
  11. 제 1 항에 있어서,
    상기 GaN 반도체 소자는, 고 전자 이동도 트랜지스터(HEMT), 정션 게이트 전계 효과 트랜지스터(JFET), 금속-산화물-반도체 전계 효과 트랜지스터(MOSFET), 다이오드, 또는 이들의 조합들을 포함하는 것인 모노리식 집적 반도체 조립체.
  12. 모노리식적으로 집적된 반도체 조립체로서:
    실리콘 탄화물(SiC)을 포함하는 기판;
    상기 기판 상에 제조된 갈륨 질화물(GaN) 반도체 소자; 및
    상기 기판 내에 또는 기판 상에 제조된 적어도 하나의 과도 전압 억제(TVS) 구조물을 포함하고,
    상기 TVS 구조물은 GaN 반도체 소자와 전기적으로 접촉하고, 상기 GaN 반도체 소자에 걸쳐 인가된 전압이 문턱값 전압보다 클 때, 상기 TVS 구조물은 펀치스루 모드에서 동작하도록 구성되는 것인 모노리식 집적 반도체 조립체.
  13. 제 12 항에 있어서,
    상기 조립체는 150 ℃보다 높은 온도에서 동작하도록 구성되는 것인 모노리식 집적 반도체 조립체.
  14. 제 12 항에 있어서,
    상기 조립체는 항복 전압의 90%에서 약 1 ㎂/cm2 미만의 누설 전류를 가지도록 구성되는 것인 모노리식 집적 반도체 조립체.
  15. 제 12 항에 있어서,
    상기 조립체는 약 150 A/cm2보다 큰 동작 전류 밀도를 가지도록 구성되는 것인 모노리식 집적 반도체 조립체.
  16. 모노리식적으로 집적된 반도체 조립체를 제조하는 방법으로서:
    (a) 실리콘 탄화물(SiC)을 포함하는 기판을 제공하는 단계;
    (b) 상기 기판 상에 갈륨 질화물(GaN) 반도체 소자를 제조하는 단계;
    (c) 상기 기판 내에 또는 기판 상에 적어도 하나의 과도 전압 억제부(TVS)를 제조하는 단계; 및
    (d) 상기 TVS 구조물을 상기 GaN 반도체 소자와 전기적으로 커플링시키는 단계를 포함하고,
    상기 TVS 구조물은, GaN 반도체 소자에 걸쳐 인가된 전압이 문턱값 전압보다 클 때, 펀치스루 모드, 전자 사태 모드, 또는 이들의 조합으로 동작하도록 구성되는 것인 반도체 조립체 제조 방법.
  17. 제 16 항에 있어서,
    상기 단계 (c)는:
    제 1 전도도 타입의 제 1 반도체 영역을 형성하는 단계;
    제 2 전도도 타입이고, 상기 제 1 반도체 영역과 전기적으로 접촉하는 제 2 반도체 영역을 형성하는 단계; 및
    제 1 전도도 타입이고 상기 제 2 반도체 영역과 전기적으로 접촉하는 제 3 반도체 영역을 형성하는 단계를 포함하는 것인 반도체 조립체 제조 방법.
  18. 제 17 항에 있어서,
    상기 제 1 전도도 타입은 n+타입이고, 상기 제 2 전도도 타입은 p타입인 것인 반도체 조립체 제조 방법.
  19. 제 17 항에 있어서,
    상기 단계 (c)는, 이온 주입에 의해서 상기 제 1 반도체 영역, 상기 제 2 반도체 영역, 및 상기 제 3 반도체 영역을 상기 SiC 기판 내에 형성하는 단계를 포함하는 것인 반도체 조립체 제조 방법.
  20. 제 17 항에 있어서,
    상기 단계 (c)는, 상기 제 1 반도체 영역, 상기 제 2 반도체 영역, 및 상기 제 3 반도체 영역을 상기 SiC 기판 상에서 에피택셜 성장시키는 단계를 포함하는 것인 반도체 조립체 제조 방법.
  21. 제 17 항에 있어서,
    상기 SiC 기판의 적어도 일부 상에 GaN 층을 배치하는 단계, 및 상기 제 1 반도체 영역, 상기 제 2 반도체 영역, 및 상기 제 3 반도체 영역을 상기 GaN 층 내에 형성하는 단계를 더 포함하는 반도체 조립체 제조 방법.
  22. 제 16 항에 있어서,
    상기 단계 (d)는, 게이트-소스 단자, 드레인-소스 단자, 게이트-드레인 단자, 또는 이들의 조합들을 통해서 상기 TVS 구조물을 상기 GaN 반도체 소자와 전기적으로 커플링시키는 단계를 포함하는 것인 반도체 조립체 제조 방법.
  23. 제 16 항에 있어서,
    상기 GaN 반도체 소자는 고 전자 이동도 트랜지스터(HEMT), 정션 게이트 전계 효과 트랜지스터(JFET), 금속-산화물-반도체 전계 효과 트랜지스터(MOSFET), 다이오드, 또는 이들의 조합들을 포함하는 것인 반도체 조립체 제조 방법.
KR1020140079461A 2013-06-28 2014-06-27 반도체 조립체 및 그 제조 방법 KR101654975B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/931,363 2013-06-28
US13/931,363 US9111750B2 (en) 2013-06-28 2013-06-28 Over-voltage protection of gallium nitride semiconductor devices

Publications (2)

Publication Number Publication Date
KR20150002520A true KR20150002520A (ko) 2015-01-07
KR101654975B1 KR101654975B1 (ko) 2016-09-06

Family

ID=50982845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140079461A KR101654975B1 (ko) 2013-06-28 2014-06-27 반도체 조립체 및 그 제조 방법

Country Status (6)

Country Link
US (1) US9111750B2 (ko)
EP (1) EP2819156B1 (ko)
JP (1) JP5868457B2 (ko)
KR (1) KR101654975B1 (ko)
CN (1) CN104282683B (ko)
TW (1) TWI540700B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018088612A1 (ko) * 2016-11-08 2018-05-17 엘지전자 주식회사 와치타입 단말기
KR102220648B1 (ko) * 2019-12-31 2021-02-26 알에프에이치아이씨 주식회사 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997507B2 (en) * 2013-07-25 2018-06-12 General Electric Company Semiconductor assembly and method of manufacture
JP6457206B2 (ja) * 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
US20170125394A1 (en) * 2015-10-29 2017-05-04 United Silicon Carbide, Inc. Wide Bandgap Junction Barrier Schottky Diode With Silicon Bypass
IL253085B (en) 2017-06-20 2021-06-30 Elta Systems Ltd Gallium nitride semiconductor structure and process for its production
US10692752B2 (en) 2017-06-20 2020-06-23 Elta Systems Ltd. Gallium nitride semiconductor structure and process for fabricating thereof
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US10950598B2 (en) * 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
WO2019145827A1 (ja) * 2018-01-25 2019-08-01 株式会社半導体エネルギー研究所 半導体材料、および半導体装置
TWI778071B (zh) * 2018-06-01 2022-09-21 聯華電子股份有限公司 半導體裝置
TWI782882B (zh) * 2018-06-01 2022-11-01 聯華電子股份有限公司 半導體裝置
JP7035888B2 (ja) 2018-07-31 2022-03-15 豊田合成株式会社 エアバッグ
US10825805B2 (en) * 2018-10-26 2020-11-03 Alpha & Omega Semiconductor (Cayman) Ltd. Low capacitance transient voltage suppressor including a punch-through silicon controlled rectifier as low-side steering diode
US11393806B2 (en) 2019-09-23 2022-07-19 Analog Devices, Inc. Gallium nitride and silicon carbide hybrid power device
KR102304613B1 (ko) 2019-12-26 2021-09-24 알에프에이치아이씨 주식회사 GaN 기반 반도체 패키지 및 이를 제조하는 방법
US11600614B2 (en) 2020-03-26 2023-03-07 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
KR102273299B1 (ko) 2020-04-27 2021-07-06 알에프에이치아이씨 주식회사 열 확산 및 임피던스 정합을 위한 GaN 기반 고출력 트랜지스터 구조체 및 이를 제조하는 방법
CN112382669B (zh) * 2020-10-10 2022-05-24 西安电子科技大学 一种赝竖式金刚石雪崩二极管及其制备方法
US11600611B2 (en) 2020-11-12 2023-03-07 Semiconductor Components Industries, Llc Electronic device including high electron mobility transistors and a resistor and a method of using the same
KR20220161628A (ko) 2021-05-28 2022-12-07 알에프에이치아이씨 주식회사 반도체 디바이스 및 이를 제조하는 방법
CN113838817A (zh) * 2021-09-29 2021-12-24 太原理工大学 一种金刚石基氮化镓异质结二极管器件的制备方法
WO2024113097A1 (en) * 2022-11-28 2024-06-06 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351691A (ja) * 2005-06-14 2006-12-28 Fuji Electric Device Technology Co Ltd 半導体装置
JP2008277641A (ja) * 2007-05-02 2008-11-13 Toshiba Corp 半導体装置
JP2013093574A (ja) * 2011-10-26 2013-05-16 General Electric Co <Ge> 過渡電圧抑制器のための方法およびシステム

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766405A (ja) 1993-08-25 1995-03-10 Nissan Motor Co Ltd 半導体保護装置
US6683334B2 (en) * 2002-03-12 2004-01-27 Microsemi Corporation Compound semiconductor protection device for low voltage and high speed data lines
JP4519423B2 (ja) * 2003-05-30 2010-08-04 創世理工株式会社 半導体を用いた光デバイス
TWI270991B (en) * 2004-01-16 2007-01-11 Epistar Corp Organic adhesive light-emitting device with ohmic metal contact
JP4002918B2 (ja) 2004-09-02 2007-11-07 株式会社東芝 窒化物含有半導体装置
JP4568595B2 (ja) 2004-12-10 2010-10-27 三菱電機株式会社 半導体回路
JP2007273640A (ja) 2006-03-30 2007-10-18 Sanken Electric Co Ltd 半導体装置
US7586156B2 (en) * 2006-07-26 2009-09-08 Fairchild Semiconductor Corporation Wide bandgap device in parallel with a device that has a lower avalanche breakdown voltage and a higher forward voltage drop than the wide bandgap device
JP2008258419A (ja) 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子
JP2009064883A (ja) 2007-09-05 2009-03-26 Fuji Electric Device Technology Co Ltd 半導体装置
US7579632B2 (en) * 2007-09-21 2009-08-25 Semiconductor Components Industries, L.L.C. Multi-channel ESD device and method therefor
US8124981B2 (en) 2008-06-10 2012-02-28 Fairchild Semiconductor Corporation Rugged semiconductor device architecture
TW201034186A (en) 2009-03-10 2010-09-16 Univ Chang Gung High electron mobility field-effect transistor device
US8445917B2 (en) 2009-03-20 2013-05-21 Cree, Inc. Bidirectional silicon carbide transient voltage suppression devices
DE102009018054B4 (de) 2009-04-21 2018-11-29 Infineon Technologies Austria Ag Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
US8492773B2 (en) 2010-04-23 2013-07-23 Intersil Americas Inc. Power devices with integrated protection devices: structures and methods
US8816395B2 (en) * 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
JP5874173B2 (ja) 2011-02-25 2016-03-02 富士通株式会社 化合物半導体装置及びその製造方法
US9281388B2 (en) 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
US9087812B2 (en) 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
JP2013026249A (ja) 2011-07-15 2013-02-04 Renesas Electronics Corp 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法
KR20130031761A (ko) 2011-09-21 2013-03-29 한국전자통신연구원 전력소자
US8730629B2 (en) 2011-12-22 2014-05-20 General Electric Company Variable breakdown transient voltage suppressor
US9042072B2 (en) * 2012-03-30 2015-05-26 General Electric Company Method and system for lightning protection with distributed transient voltage suppression
US9202874B2 (en) * 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
JP6107435B2 (ja) * 2013-06-04 2017-04-05 三菱電機株式会社 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351691A (ja) * 2005-06-14 2006-12-28 Fuji Electric Device Technology Co Ltd 半導体装置
JP2008277641A (ja) * 2007-05-02 2008-11-13 Toshiba Corp 半導体装置
JP2013093574A (ja) * 2011-10-26 2013-05-16 General Electric Co <Ge> 過渡電圧抑制器のための方法およびシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018088612A1 (ko) * 2016-11-08 2018-05-17 엘지전자 주식회사 와치타입 단말기
KR102220648B1 (ko) * 2019-12-31 2021-02-26 알에프에이치아이씨 주식회사 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정

Also Published As

Publication number Publication date
CN104282683A (zh) 2015-01-14
CN104282683B (zh) 2017-06-30
US20150001551A1 (en) 2015-01-01
JP2015012297A (ja) 2015-01-19
TW201517238A (zh) 2015-05-01
TWI540700B (zh) 2016-07-01
US9111750B2 (en) 2015-08-18
JP5868457B2 (ja) 2016-02-24
EP2819156B1 (en) 2019-05-22
EP2819156A3 (en) 2015-05-20
EP2819156A2 (en) 2014-12-31
KR101654975B1 (ko) 2016-09-06

Similar Documents

Publication Publication Date Title
KR101654975B1 (ko) 반도체 조립체 및 그 제조 방법
US11121216B2 (en) III-nitride devices including a graded depleting layer
CA2856490C (en) Semiconductor assembly and method of manufacture
US10128228B1 (en) Type III-V semiconductor device with integrated diode
US20220093784A1 (en) Vertical transistor structure with buried channel and resurf regions and method of manufacturing the same
CA2729194A1 (en) Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
CA2722942A1 (en) Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
JP5424128B2 (ja) 保護素子およびそれを備えた半導体装置
US10186509B2 (en) Method and system for a semiconductor device with integrated transient voltage suppression
US20200176561A1 (en) Cellular structure of silicon carbide umosfet device having surge voltage self-suppression and self-overvoltage protection capabilities
KR102518586B1 (ko) 반도체 소자 및 그 제조 방법
US10158012B1 (en) Semiconductor device
CN114556590A (zh) 具有多个独立栅极的半导体器件
EP3324440A1 (en) Low resistance and leakage device
KR101776319B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 4