KR20150001578A

KR20150001578A - 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈

Info

Publication number: KR20150001578A
Application number: KR1020130147352A
Authority: KR
Inventors: 모토히로 마에다; 나가타카 다나카
Original assignee: 가부시끼가이샤 도시바
Priority date: 2013-06-27
Filing date: 2013-11-29
Publication date: 2015-01-06
Also published as: CN104253135A; KR101543098B1; JP2015012074A; US9159752B2; US20150380458A1; US20150002712A1

Abstract

한정된 영역 내에서 포화 전자수를 증가시킬 수 있는 광전 변환 소자를 구비한 고체 촬상 장치 및 고체 촬상 장치의 제조 방법을 제공한다.
본 발명의 하나의 실시 형태에 따르면, 고체 촬상 장치가 제공된다. 고체 촬상 장치는, 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 접합면이 요철 형상으로 형성되는 광전 변환 소자가 촬상 화상의 각 화소에 대응해서 매트릭스 형상으로 2차원 배열되는 화소 어레이를 구비한다. 또한, 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 접합면은, 광전 변환 소자의 수광면과 평행하게 배치되는 스트라이프 형상의 볼록부 및 오목부를 구비한다.

Description

고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈{SOLID-STATE IMAGE PICKUP DEVICE, METHOD OF FABRICATING THE SAME, AND CAMERA MODULE}

본 발명의 실시 형태는, 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈에 관한 것이다.

종래, 디지털 카메라나 카메라 기능을 갖춘 휴대 단말기 등의 전자 기기에는, 고체 촬상 장치를 구비하는 카메라 모듈이 설치된다. 고체 촬상 장치는, 촬상 화상의 각 화소에 대응해서 2차원으로 배열된 복수의 광전 변환 소자를 구비한다. 각 광전 변환 소자는, 입사광을 수광량에 따른 양의 전하(예를 들어, 전자)로 광전 변환하고, 각 화소의 휘도를 나타내는 정보로서 축적한다.

이러한 고체 촬상 장치에서는, 장치의 소형화에 수반하여, 광전 변환 소자의 미세화가 진행되고 있다. 광전 변환 소자의 미세화가 진행되면, 각 광전 변환 소자가 축적 가능한 전자수, 소위 포화 전자수가 적어지므로, 촬상 화상의 재현 특성이 저하된다. 이로 인해, 고체 촬상 장치에서는, 한정된 영역 내에서, 포화 전자수를 증가시킬 수 있는 광전 변환 소자가 요망되고 있다.

본 발명이 해결하고자 하는 과제는, 한정된 영역 내에서 포화 전자수를 증가시킬 수 있는 광전 변환 소자를 구비한 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈을 제공하는 것이다.

일 실시 형태의 고체 촬상 장치는, 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 접합면이 요철 형상으로 형성되는 광전 변환 소자가 촬상 화상의 각 화소에 대응해서 매트릭스 형상으로 2차원 배열되는 화소 어레이를 구비하는 것을 특징으로 한다.

다른 실시 형태의 고체 촬상 장치의 제조 방법은, 반도체 기판에, 제1 도전형의 반도체 영역을 매트릭스 형상으로 2차원 배열하고, 상기 제1 도전형의 반도체 영역 각각에, 그 제1 도전형의 반도체 영역의 접합면이 요철 형상으로 되도록 제2 도전형의 반도체 영역을 형성해서 촬상 화상의 각 화소에 대응하는 광전 변환 소자를 형성하는 것을 포함하는 것을 특징으로 한다.

또한, 다른 실시 형태의 카메라 모듈은, 피사체로부터의 광을 취득하고, 피사체상을 결상시키는 촬상 광학계와, 상기 촬상 광학계에 의해 결상되는 상기 피사체상을 촬상하는 고체 촬상 장치를 구비하고, 상기 고체 촬상 장치는, 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 접합면이 요철 형상으로 형성되는 광전 변환 소자가 촬상 화상의 1 화소에 대응해서 매트릭스 형상으로 2차원 배열되는 화소 어레이를 구비하는 것을 특징으로 한다.

상기 구성의 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈에 의하면, 한정된 영역 내에서 포화 전자수를 증가시키는 것이 가능한 광전 변환 소자를 구비할 수 있다.

도 1은 제1 실시 형태에 따른 고체 촬상 장치를 구비하는 디지털 카메라의 개략 구성을 도시하는 블록도.
도 2는 제1 실시 형태에 따른 고체 촬상 장치의 개략 구성을 도시하는 블록도.
도 3은 제1 실시 형태에 따른 광전 변환 소자의 단면에서 보는 것에 의한 설명도.
도 4는 제1 실시 형태에 따른 광전 변환 소자의 평면에서 보는 것에 의한 설명도.
도 5는 변형예 1에 따른 광전 변환 소자에 있어서의 수광면의 평면에서 보는 것에 의한 설명도.
도 6은 변형예 2에 따른 광전 변환 소자에 있어서의 수광면의 평면에서 보는 것에 의한 설명도.
도 7은 제1 실시 형태에 따른 광전 변환 소자의 형성 공정을 도시하는 설명도.
도 8은 제2 실시 형태에 따른 광전 변환 소자의 단면에서 보는 것에 의한 설명도.
도 9는 제3 실시 형태에 따른 광전 변환 소자의 단면에서 보는 것에 의한 설명도.
도 10은 제4 실시 형태에 따른 광전 변환 소자의 단면에서 보는 것에 의한 설명도.
도 11은 제5 실시 형태에 따른 광전 변환 소자의 단면에서 보는 것에 의한 설명도.

이하에 첨부 도면을 참조하여, 실시 형태에 따른 고체 촬상 장치 및 고체 촬상 장치의 제조 방법을 상세하게 설명한다. 또한, 이 실시 형태에 의해 본 발명이 한정되는 것은 아니다.

(제1 실시 형태)

도 1은 제1 실시 형태에 따른 고체 촬상 장치(14)를 구비하는 디지털 카메라(1)의 개략 구성을 도시하는 블록도이다. 도 1에 도시한 바와 같이, 디지털 카메라(1)는 카메라 모듈(11)과 후단 처리부(12)를 구비한다.

카메라 모듈(11)은 촬상 광학계(13)와 고체 촬상 장치(14)를 구비한다. 촬상 광학계(13)는 피사체로부터의 광을 취득하고, 피사체상을 결상시킨다. 고체 촬상 장치(14)는 촬상 광학계(13)에 의해 결상되는 피사체상을 촬상하고, 촬상에 의해 얻어진 화상 신호를 후단 처리부(12)에 출력한다. 이러한 카메라 모듈(11)은, 디지털 카메라(1) 이외에, 예를 들어 카메라를 갖춘 휴대 단말기 등의 전자 기기에 적용된다.

후단 처리부(12)는, ISP(Image Signal Processor)(15), 기억부(16) 및 표시부(17)를 구비한다. ISP(15)는 고체 촬상 장치(14)로부터 입력되는 화상 신호의 신호 처리를 행한다. 이러한 ISP(15)는, 예를 들어 노이즈 제거 처리, 결함 화소 보정 처리, 해상도 변환 처리 등의 고화질화 처리를 행한다.

그리고, ISP(15)는 신호 처리 후의 화상 신호를 기억부(16), 표시부(17) 및 카메라 모듈(11) 내의 고체 촬상 장치(14)가 구비하는 후술하는 신호 처리 회로(21)(도 2 참조)로 출력한다. ISP(15)로부터 카메라 모듈(11)로 피드백되는 화상 신호는, 고체 촬상 장치(14)의 조정이나 제어에 사용된다.

기억부(16)는 ISP(15)로부터 입력되는 화상 신호를 화상으로서 기억한다. 또한, 기억부(16)는 기억한 화상의 화상 신호를 유저의 조작 등에 따라서 표시부(17)로 출력한다. 표시부(17)는 ISP(15) 혹은 기억부(16)로부터 입력되는 화상 신호에 따라서 화상을 표시한다. 이러한 표시부(17)는 예를 들어 액정 디스플레이다.

이어서, 도 2를 참조하여 카메라 모듈(11)이 구비하는 고체 촬상 장치(14)에 대해서 설명한다. 도 2는 제1 실시 형태에 따른 고체 촬상 장치(14)의 개략 구성을 도시하는 블록도이다. 도 2에 도시한 바와 같이, 고체 촬상 장치(14)는 이미지 센서(20)와, 신호 처리 회로(21)를 구비한다.

여기에서는, 이미지 센서(20)가 입사광을 광전 변환하는 광전 변환 소자의 입사광이 입사하는 면과는 반대의 면측에 배선층이 형성되는 소위 이면 조사형 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서인 경우에 대해서 설명한다.

또한, 본 실시 형태에 따른 이미지 센서(20)는 이면 조사형 CMOS 이미지 센서에 한정하는 것은 아니고, 표면 조사형 CMOS 이미지 센서나, CCD(Charge Coupled Device) 이미지 센서 등과 같은 임의의 이미지 센서여도 된다.

이미지 센서(20)는 주변 회로(22)와, 화소 어레이(23)를 구비한다. 또한, 주변 회로(22)는 수직 시프트 레지스터(24), 타이밍 제어부(25), CDS(상관 이중 샘플링부)(26), ADC(아날로그 디지털 변환부)(27) 및 라인 메모리(28)를 구비한다.

화소 어레이(23)는 이미지 센서(20)의 촬상 영역에 설치된다. 이러한 화소 어레이(23)에는, 촬상 화상의 각 화소에 대응하는 복수의 광전 변환 소자가, 수평 방향(행방향) 및 수직 방향(열방향)으로 2차원 어레이 형상(매트릭스 형상)으로 배치되어 있다. 그리고, 화소 어레이(23)는 각 화소에 대응하는 각 광전 변환 소자가 입사광량에 따른 신호 전하(예를 들어, 전자)를 발생시켜서 축적한다.

타이밍 제어부(25)는 수직 시프트 레지스터(24)에 대하여 동작 타이밍의 기준으로 되는 펄스 신호를 출력하는 처리부이다. 수직 시프트 레지스터(24)는 어레이(행렬) 형상으로 배치된 복수의 광전 변환 소자 중에서 신호 전하를 판독하는 광전 변환 소자를 행단위로 순차적으로 선택하기 위한 선택 신호를 화소 어레이(23)로 출력하는 처리부이다.

화소 어레이(23)는 수직 시프트 레지스터(24)로부터 입력되는 선택 신호에 의해 행단위로 선택되는 각 광전 변환 소자에 축적된 신호 전하를, 각 화소의 휘도를 나타내는 화소 신호로서 광전 변환 소자로부터 CDS(26)로 출력한다.

CDS(26)는 화소 어레이(23)로부터 입력되는 화소 신호로부터, 상관 이중 샘플링에 의해 노이즈를 제거해서 ADC(27)로 출력하는 처리부이다. ADC(27)는 CDS(26)로부터 입력되는 아날로그 화소 신호를 디지털 화소 신호로 변환해서 라인 메모리(28)로 출력하는 처리부이다. 라인 메모리(28)는 ADC(27)로부터 입력되는 화소 신호를 일시적으로 유지하고, 화소 어레이(23)에 있어서의 광전 변환 소자의 행마다 신호 처리 회로(21)로 출력하는 처리부이다.

신호 처리 회로(21)는 라인 메모리(28)로부터 입력되는 화소 신호에 대하여 소정의 신호 처리를 행하여 후단 처리부(12)로 출력하는 처리부이다. 신호 처리 회로(21)는 화소 신호에 대하여, 예를 들어 렌즈 쉐이딩 보정, 흠집 보정, 노이즈 저감 처리 등의 신호 처리를 행한다.

이와 같이, 이미지 센서(20)에서는 화소 어레이(23)에 배치되는 복수의 광전 변환 소자가 입사광을 수광량에 따른 양의 신호 전하로 광전 변환해서 축적하고, 주변 회로(22)가 각 광전 변환 소자에 축적된 신호 전하를 화소 신호로서 판독함으로써 촬상을 행한다.

이러한 이미지 센서(20)의 화소 어레이(23)에 배치되는 복수의 각 광전 변환 소자는, 제1 도전형(여기서는, 「N형」이라 함) 반도체(여기서는, 「Si 실리콘」이라 함) 영역과, 제2 도전형(여기서는, 「P형」이라 함) Si 영역의 PN 접합에 의해 형성되는 포토 다이오드이다.

그리고, 광전 변환 소자는, 입사광을 광전 변환해서 발생시킨 신호 전하(여기서는, 「전자」)를 N형 Si 영역과 P형 Si 영역의 접합 부분에 축적한다. 이로 인해, 광전 변환 소자는, N형 Si 영역과 P형 Si 영역의 접합면의 면적이 클수록, 축적 가능한 전자수(이하, 「포화 전자수」라 기재함)가 많아진다.

그러나, 고체 촬상 장치(14)의 소형화에 수반하는 광전 변환 소자의 미세화가 진행됨에 따라서, 각 광전 변환 소자에서는, N형 Si 영역과 P형 Si 영역의 접합면의 면적이 축소되기 때문에, 각 광전 변환 소자의 포화 전자수가 적어지고, 촬상 화상의 재현 특성이 저하한다.

따라서, 제1 실시 형태에 따른 고체 촬상 장치(14)에서는, 한정된 영역 내에서 포화 전자수를 증가시킬 수 있도록 각 광전 변환 소자가 구성된다. 이하, 도 3 및 도 4를 참조하여, 제1 실시 형태에 따른 광전 변환 소자의 구성에 대해서 설명한다.

도 3은 제1 실시 형태에 따른 광전 변환 소자(3)의 단면에서 보는 것에 의한 설명도이며, 도 4는 제1 실시 형태에 따른 광전 변환 소자(3)의 평면에서 보는 것에 의한 설명도이다. 또한, 도 4에는 촬상 화상의 1 화소에 대응하는 광전 변환 소자(3)를 수광면에 대하여 수직인 방향으로 절단한 단면을 모식적으로 도시하고 있다. 또한, 도 4에는 촬상 화상의 1 화소에 대응하는 광전 변환 소자(3)의 수광면을 모식적으로 도시하고 있다.

도 3에 도시한 바와 같이, 광전 변환 소자(3)는, 예를 들어 Si 웨이퍼 등의 반도체 기판(31) 위에 설치되는 N형 Si 영역(4)과, N형 Si 영역(4)의 상면 및 측면에 설치되는 제1 P형 Si 영역(5)을 구비한다. 또한, N형 Si 영역(4)의 측면에 설치되는 제1 P형 Si 영역(5)보다도 더 외측에는, STI(Shallow Trench Isolation)(32)가 형성되어 있다. 각 광전 변환 소자(3)는 이러한 STI(32)에 의해, 인접하는 다른 광전 변환 소자(3)로부터 전기적으로 소자 분리된다.

또한, 광전 변환 소자(3)는 N형 Si 영역(4)의 상면 부분에 설치되는 제1 P형 Si 영역(5)과 N형 Si 영역(4)의 접합면으로부터 N형 Si 영역(4)측을 향해서 돌출되도록 설치되는 복수의 제2 P형 Si 영역(51)을 구비한다.

이러한 제2 P형 Si 영역(51)은 도 4에 도시한 바와 같이, 평면에서 볼 때 스트라이프형 형상으로 되도록, 각 제2 P형 Si 영역(51)끼리가 평행하고, 또한 광전 변환 소자(3)의 수광면과 평행해지도록 설치된다. 또한, 이하에서는, 제1 P형 Si 영역(5) 및 제2 P형 Si 영역(51)에 의해 형성되는 P형 반도체 영역을 의도하는 경우에는, 간단히 「P형 Si 영역」이라고 기재한다.

이와 같이, 광전 변환 소자(3)는 제1 P형 Si 영역(5)에 더하여, 제1 P형 Si 영역(5)으로부터 N형 Si 영역(4)측으로 깊이 방향으로 돌출되는 제2 P형 Si 영역(51)을 구비한다. 이에 의해, 광전 변환 소자(3)에서는, N형 Si 영역(4)과 제1 P형 Si 영역(5)의 접합부에 PN 접합이 형성되고, 또한 N형 Si 영역(4)과 제2 P형 Si 영역(51)의 접합부에도 PN 접합이 형성된다.

즉, 광전 변환 소자(3)에서는, N형 Si 영역(4)과 P형 Si 영역의 접합면은, 도 3에 굵은 선으로 나타낸 바와 같이, 반도체 기판(31)측을 향해서 돌출된 볼록부(5a)와, 광전 변환 소자(3)의 수광면측을 향해서 오목한 오목부(5b)가 형성된 요철 형상으로 된다. 따라서, 광전 변환 소자(3)에 의하면, 제2 P형 Si 영역(51)을 구비하지 않은 다른 광전 변환 소자에 비해, N형 Si 영역(4)과 P형 Si 영역의 접합면의 면적, 즉 PN 접합의 면적을 증대시킬 수 있으므로, 포화 전자수를 증가시킬 수 있다.

또한, 여기에서는, 각 제2 P형 Si 영역(51)끼리가 평면에서 볼 때 평행하고, 또한 광전 변환 소자(3)의 수광면과 평행해지도록 설치되는 경우에 대해서 설명했지만, 제2 P형 Si 영역(51)의 평면에서 보는 것에 의한 형상은, 이것에 한정하는 것은 아니다.

이어서, 도 5 및 도 6을 참조하여, 제1 실시 형태에 따른 제2 P형 Si 영역(51)의 변형예에 대해서 설명한다. 도 5는 변형예 1에 따른 광전 변환 소자(3a)에 있어서의 수광면의 평면에서 보는 것에 의한 설명도이며, 도 6은 변형예 2에 따른 광전 변환 소자(3b)에 있어서의 수광면의 평면에서 보는 것에 의한 설명도이다. 또한, 도 5 및 도 6에 나타내는 구성 요소 중, 도 3에 도시하는 구성 요소와 동일한 구성 요소에 대해서는, 도 3과 동일한 부호를 붙인다.

도 5에 도시한 바와 같이, 변형예 1에 따른 광전 변환 소자(3a)는 평면에서 볼 때 격자 형상으로 배치되는 스트라이프 형상의 제2 P형 Si 영역(52)을 구비한다. 또한, 제2 P형 Si 영역(52)도, 도 3에 도시하는 제2 P형 Si 영역(51)과 마찬가지로, 제1 P형 Si 영역(5)으로부터 N형 Si 영역(4)측으로 깊이 방향으로 돌출되도록 설치된다. 이에 의해, PN 접합의 면적을 더욱 증대시킬 수 있으므로, 포화 전자수를 더욱 더 증가시킬 수 있다.

또한, 도 6에 도시한 바와 같이, 변형예 2에 따른 광전 변환 소자(3b)는 광전 변환 소자(3b)의 수광면에 도트 형상으로 복수 설치되는 제2 P형 Si 영역(53)을 구비한다. 또한, 제2 P형 Si 영역(53)도, 도 3에 도시하는 제2 P형 Si 영역(51)과 마찬가지로, 제1 P형 Si 영역(5)으로부터 N형 Si 영역(4)측으로 깊이 방향으로 돌출되도록 설치된다. 이러한 제2 P형 Si 영역(53)에 의해서도, PN 접합의 면적을 증대시킬 수 있으므로, 포화 전자수를 증가시킬 수 있다.

이어서, 광전 변환 소자(3)를 구비한 고체 촬상 장치(14)의 제조 방법에 대해서 설명한다. 또한, 고체 촬상 장치(14)의 제조 공정에 있어서, 광전 변환 소자(3)의 형성 공정 이외의 제조 공정은, 일반적인 고체 촬상 장치와 마찬가지이다. 이로 인해, 여기에서는, 광전 변환 소자(3)의 형성 공정에 대해서 설명하고, 그 밖의 제조 공정에 대해서는, 그 설명을 생략한다.

도 7은 제1 실시 형태에 따른 광전 변환 소자(3)의 형성 공정을 도시하는 설명도이다. 광전 변환 소자(3)를 형성하는 공정에서는, 우선 도 7의 (a)에 도시한 바와 같이, 반도체 기판(31) 위에 N형 Si 영역(4)을 형성한다.

이러한 N형 Si 영역(4)은, 예를 들어 반도체 기판(31)에 인 등의 N형 불순물을 이온 주입하고, 그 후 어닐링 처리를 행함으로써 형성된다. 또한, N형 Si 영역(4)은, 예를 들어 CVD(Chemical Vapor Deposition)에 의해 반도체 기판(31) 위에 형성되는 N형 불순물이 도핑된 Si층이어도 상관없다.

그 후, 도 7의 (b)에 도시한 바와 같이, N형 Si 영역(4)에 있어서의 STI(32)의 형성 위치에, 트렌치(홈)를 형성한다. 계속해서, 도 7의 (c)에 도시한 바와 같이, 제1 P형 Si 영역(5)과 STI(32)를 순차적으로 형성한다.

제1 P형 Si 영역(5)은, 예를 들어 N형 Si 영역(4)의 상면, 측면(트렌치의 측면), 및 트렌치의 저면에, 예를 들어 붕소 등의 P형 불순물을 이온 주입하고, 그 후 어닐링 처리를 행함으로써 형성된다.

또한, STI(32)는 제1 P형 Si 영역(5)이 내주면에 형성된 트렌치의 내부에, 예를 들어 CVD에 의해 산화 실리콘을 매립함으로써 형성된다. 또한, 도 7의 (c)에 나타내는 상태에서는, N형 Si 영역(4)의 상면과 제1 P형 Si 영역(5)의 접합면은, 이 도면에 굵은 선으로 나타낸 바와 같이 평면 형상이다.

계속해서, 도 7의 (d)에 도시한 바와 같이, 제2 P형 Si 영역(51)을 형성한다. 제2 P형 Si 영역(51)은, 예를 들어 제1 P형 Si 영역(5)의 상면에, 스트라이프 형상의 개구가 설치된 마스크를 형성하고, 이러한 마스크 너머에 N형 Si 영역(4)을 향해서 P형 불순물을 이온 주입하고, 그 후 어닐링 처리를 행함으로써 형성된다.

또한, 제2 P형 Si 영역(51)을 형성하는 경우에는, 제1 P형 Si 영역(5)을 형성할 때의 이온 주입보다도 높은 에너지를 P형 불순물에 인가해서 이온 주입을 행한다. 이에 의해, P형 불순물은, 제1 P형 Si 영역(5)보다도 N형 Si 영역(4)의 내부에 깊게 이온 주입되고, 그 후 어닐링 처리를 행함으로써, 제1 P형 Si 영역(5)으로부터 N형 Si 영역(4)측으로 깊이 방향으로 돌출되는 제2 P형 Si 영역(51)이 형성된다.

그 결과, 도 7의 (d)에 나타내는 상태에서는, N형 Si 영역(4)과 P형 Si 영역의 접합면은, 이 도면에 굵은 선으로 나타낸 바와 같이, 요철 형상으로 된다. 여기서, 도 7의 (c)와 도 7의 (d)를 대비하면 명백해지는 바와 같이, 제2 P형 Si 영역(51)을 형성하기 전보다도, 제2 P형 Si 영역(51)을 형성한 후 쪽이, PN 접합(양 도면에 나타내는 굵은 선 참조)의 면적이 크다.

이와 같이, 광전 변환 소자(3)의 형성 공정에서는, 제1 P형 Si 영역(5)을 형성하는 경우보다도 높은 에너지로 P형 불순물을 이온 주입해서 제2 P형 Si 영역(51)을 형성함으로써, 요철 형상의 PN 접합을 형성한다.

이에 의해, 광전 변환 소자(3)에 의하면, 제2 P형 Si 영역(51)을 설치하지 않은 경우보다도, PN 접합의 면적을 증대시켜서 포화 전자수를 증가시키는 것이 가능해지므로, 촬상 화상의 재현 특성을 향상시킬 수 있다.

또한, 도 7에 나타내는 예에서는, 이온 주입에 의해 제2 P형 Si 영역(51)을 형성했지만, 제2 P형 Si 영역(51)은 이온 주입 이외의 방법에 의해 형성되어도 된다.

예를 들어, 도 7의 (c)에 나타내는 구조체를 형성한 후, 포토리소그래피 기술을 사용한 패터닝을 행함으로써, N형 Si 영역(4) 및 제1 P형 Si 영역(5)을, 도 7의 (d)에 나타내는 형상으로 되도록 패터닝한다.

이 상태에서는, 도 7의 (d)에 나타내는 제2 P형 Si 영역(51)이 형성되어 있는 영역이 평면에서 볼 때 스트라이프 형상의 홈으로 되어 있다. 그리고 이러한 홈에 P형 불순물이 도핑된 Si를 CVD 등에 의해 매립함으로써, 제2 P형 Si 영역(51)을 형성해도 된다.

상술한 바와 같이, 제1 실시 형태에 따른 광전 변환 소자(3)는, N형 Si 영역(4)과 P형 Si 영역의 접합면이 요철 형상으로 되도록 형성된다. 이에 의해, 각 광전 변환 소자(3)의 포화 전자수를 증가시킬 수 있으므로, 촬상 화상의 재현성을 향상시킬 수 있다. 또한, 도 3 내지 도 6에 나타내는 광전 변환 소자(3, 3a, 3b)의 구성은 일례이며, 다양한 변형이 가능하다. 이하, 다른 실시 형태에 따른 광전 변환 소자에 대해서 설명한다.

(제2 실시 형태)

도 8은 제2 실시 형태에 따른 광전 변환 소자(3c)의 단면에서 보는 것에 의한 설명도이다. 도 8에 도시한 바와 같이, 광전 변환 소자(3c)는, 도 3에 도시하는 N형 Si 영역(4) 대신에, N형 Si 영역(4)보다도 얇은 두께로 형성되는 제1 N형 Si 영역(41)과, 제1 N형 Si 영역(41)보다도 깊이까지 형성되는 제2 N형 Si 영역(42)을 구비한다.

또한, 광전 변환 소자(3c)는 도 3에 도시하는 N형 Si 영역(4) 대신에, 도 8에 나타내는 제1 N형 Si 영역(41) 및 제2 N형 Si 영역(42)을 구비하는 점 이외에는, 도 3에 도시하는 것과 마찬가지의 구성이다. 제2 N형 Si 영역(42)은, 예를 들어 도 4에 도시한 바와 같은 평면에서 볼 때 평행한 스트라이프 형상으로 형성되어도 되고, 도 5에 도시한 바와 같은 격자 형상으로 형성되어도 되고, 도 6에 도시한 바와 같은 도트 형상으로 형성되어도 된다.

제2 N형 Si 영역(42)은, 예를 들어 제1 N형 Si 영역(41)을 형성할 때의 이온 주입보다도 높은 에너지에 의해 N형 불순물을 반도체 기판(31)에 이온 주입함으로써 형성된다.

이에 의해, 제2 N형 Si 영역(42)은, 제1 N형 Si 영역(41)과 반도체 기판(31)의 접합면으로부터 반도체 기판(31)측으로 돌출되도록 형성된다. 또한, 제2 N형 Si 영역(42)에 대해서도, 이온 주입이 아닌, 제1 N형 Si 영역(41) 및 반도체 기판(31)을 패터닝해서 형성한 홈에, N형 불순물이 도핑된 Si를 CVD 등에 의해 매립함으로써 형성해도 된다.

제2 실시 형태에 따르면, 도 8에 굵은 선으로 나타낸 바와 같이, 제1 N형 Si 영역(41) 및 제2 N형 Si 영역(42)과, P형 Si 영역의 접합면이 요철 형상으로 되므로, 제2 P형 Si 영역(51)을 설치하지 않은 경우보다도 포화 전자수를 증가시킬 수 있다.

또한, 제2 실시 형태에 따르면, 어떠한 이유에 의해, 제1 N형 Si 영역(41)을 깊게 형성할 수 없는 경우에, 적어도 제2 P형 Si 영역(51)을 피복 가능한 제2 N형 Si 영역(42)을 설치함으로써, 요철 형상의 PN 접합을 형성할 수 있다.

(제3 실시 형태)

도 9는 제3 실시 형태에 따른 광전 변환 소자(3d)의 단면에서 보는 것에 의한 설명도이다. 도 9에 도시한 바와 같이, 광전 변환 소자(3d)는 N형 Si 영역(4)의 내부에, 제3 P형 Si 영역(54)을 구비하는 점 이외에는, 도 3에 도시하는 광전 변환 소자(3)와 마찬가지의 구성이다. 제3 P형 Si 영역(54)은, 제2 P형 Si 영역(51)을 형성하는 경우보다도, 더 높은 에너지로 N형 Si 영역(4)에 P형 불순물을 이온 주입함으로써 형성된다.

제3 실시 형태에 따르면, 제3 P형 Si 영역(54)과 N형 Si 영역(4)의 계면에도 광전 변환된 전자를 축적 가능한 PN 접합이 형성되므로, 포화 전자수가 더욱 더 증가될 수 있다.

(제4 실시 형태)

도 10은 제4 실시 형태에 따른 광전 변환 소자(3e)의 단면에서 보는 것에 의한 설명도이다. 도 10에 도시한 바와 같이, 광전 변환 소자(3e)는, 도 8에 나타내는 제2 N형 Si 영역(42)보다도 반도체 기판(31)의 깊은 위치까지 형성되는 제2 N형 Si 영역(43)을 구비한다.

또한, 광전 변환 소자(3e)는 제2 N형 Si 영역(43)의 내부에, 도 8에 나타내는 제2 P형 Si 영역(51)보다도 반도체 기판(31)의 깊은 위치까지 형성되는 제2 P형 Si 영역(55)을 구비한다. 또한, 광전 변환 소자(3e)는 제2 P형 Si 영역(55)의 내부에, 산화 Si 등의 절연체에 의해 형성되는 절연 영역(61)을 구비한다.

광전 변환 소자(3e)를 형성하는 경우에는, 우선 도 7의 (a) 내지 (c)에 나타내는 공정에 의해, 도 7의 (c)에 나타내는 구조체를 형성한다. 계속해서, 제1 P형 Si 영역(5)의 상면에 있어서의 복수 개소의 소정 위치로부터 반도체 기판(31)에 깊이 방향으로 트렌치를 형성한다. 여기에서 형성되는 트렌치는, 평면에서 볼 때 평행한 스트라이프 형상으로 형성되어도 되고, 평면에서 볼 때 격자 형상으로 형성되어도 되고, 평면에서 볼 때 도트 형상으로 형성되어도 된다. 또한, 이러한 트렌치는, 나중에 산화 Si에 의해 다시 메워진다.

계속해서, 트렌치의 내주면에 N형 불순물, P형 불순물을 순차적으로 이온 주입하고, 그 후 어닐링 처리를 행함으로써, 제2 N형 Si 영역(43) 및 제2 P형 Si 영역(55)을 형성한다. 마지막으로, 트렌치의 내부에, 예를 들어 CVD 등에 의해 산화 Si 등의 절연체를 매립함으로써 절연 영역(61)을 형성하여, 도 10에 도시하는 광전 변환 소자(3e)가 형성된다.

이와 같이, 제4 실시 형태에서는, 트렌치를 형성한 후, 트렌치의 내주면에 N형 불순물 및 P형 불순물을 이온 주입하고, 제2 N형 Si 영역(43) 및 제2 P형 Si 영역(55)을 형성하므로, 반도체 기판(31)의 보다 깊은 위치까지 PN 접합이 형성된다.

따라서, 제4 실시 형태에 따르면, 광전 변환 소자(3e)에 형성되는 PN 접합을 반도체 기판(31)의 깊이 방향으로 더욱 확장할 수 있으므로, 포화 전자수를 더욱 더 증가시킬 수 있다.

(제5 실시 형태)

도 11은 제5 실시 형태에 따른 광전 변환 소자(3f)의 단면에서 보는 것에 의한 설명도이다. 도 11에 도시한 바와 같이, 광전 변환 소자(3f)는, 도 10에 도시하는 제2 P형 Si 영역(55)을 구비하지 않는 점, 절연 영역(61) 대신에, 도전 영역(62)을 구비하는 점이 도 10에 도시하는 것과 다르다. 또한, 광전 변환 소자(3f)의 도전 영역(62)은 배선(72)을 통해서 직류 전원(71)과 접속되고, 직류 전원(71)으로부터 부(負)의 전압이 인가된다.

광전 변환 소자(3f)는, 도 10에 도시하는 광전 변환 소자(3e)를 형성하는 공정에서의 제2 P형 Si 영역(55)을 형성하는 공정을 생략하고, 절연 영역(61)을 형성하는 공정 대신에, 예를 들어 CVD 등에 의해 트렌치에 폴리 Si 등의 도전체를 매립함으로써 형성된다.

이러한 광전 변환 소자(3f)에서는, 도전 영역(62)으로 부의 전압이 인가되면, 제2 N형 Si 영역(43)에 있어서의 도전 영역(62)과 접하는 부분에 있어서, 전기적 특성의 정부(正負)가 반전된 반전 영역(56)이 형성된다. 반전 영역(56)은, 도 10에 도시하는 제2 P형 Si 영역(55)과 마찬가지의 기능을 담당한다.

따라서, 제5 실시 형태에 따르면, 제2 P형 Si 영역(55)(도 10)을 형성하는 공정을 생략해도, 제4 실시 형태와 마찬가지로, PN 접합을 반도체 기판(31)의 깊이 방향으로 더욱 확장할 수 있으므로, 포화 전자수를 더욱 더 증가시킬 수 있다.

또한, 제5 실시 형태에 있어서의 도전 영역(62)의 재료는, 폴리 Si에 한정하는 것은 아니고, 예를 들어 ITO(산화 인듐 주석)로 대표되는 투명 전극 재료여도 상관없다. 도전 영역(62)의 재료로서 투명 전극 재료를 사용한 경우에는, 광전 변환 소자(3f)로 입사하는 입사광량의 저감을 억제하면서, 포화 전자량을 증가시키는 것이 가능해진다.

본 발명의 몇몇 실시 형태를 설명했지만, 이들 실시 형태는, 예로서 제시한 것이며, 발명의 범위를 한정하는 것을 의도하지는 않는다. 이들 신규 실시 형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은, 발명의 범위나 요지에 포함됨과 함께, 특허 청구 범위에 기재된 발명과 그 균등한 범위에 포함된다.

Claims

고체 촬상 장치로서,
제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 접합면이 요철 형상으로 형성되는 광전 변환 소자가 촬상 화상의 각 화소에 대응해서 매트릭스 형상으로 2차원 배열되는 화소 어레이를 구비하는, 고체 촬상 장치.
제1항에 있어서,
상기 접합면은, 상기 광전 변환 소자의 수광면과 평행하게 배치되는 스트라이프 형상의 볼록부 및 오목부를 구비하는, 고체 촬상 장치.
제2항에 있어서,
상기 스트라이프 형상의 볼록부 및 오목부는 격자 형상으로 설치되는, 고체 촬상 장치.
제1항에 있어서,
상기 접합면은 도트 형상의 볼록부를 갖는, 고체 촬상 장치.
제1항에 있어서,
상기 제2 도전형의 반도체 영역은, 상기 제1 도전형의 반도체 영역에서의 광이 입사하는 측의 면에 설치되는 제2 도전형의 제1 영역과,
상기 제1 영역과 상기 제1 도전형의 반도체 영역의 접합면으로부터, 상기 제1 도전형의 반도체 영역측으로 돌출된 제2 도전형의 제2 영역을 구비하는, 고체 촬상 장치.
제5항에 있어서,
상기 제1 도전형의 반도체 영역은 반도체 기판 위에 설치되는 제1 도전형의 제1 영역과,
상기 제1 영역과 상기 반도체 기판의 접합면으로부터 그 반도체 기판측으로 돌출된 제1 도전형의 제2 영역을 구비하는, 고체 촬상 장치.
제1항에 있어서,
상기 제1 도전형의 반도체 영역의 내부에 제2 도전형의 반도체 영역을 더 구비하는, 고체 촬상 장치.
제5항에 있어서,
상기 제2 도전형의 반도체 영역에서의 제2 영역은 광이 입사하는 측의 면으로부터 상기 제2 영역의 내부를 향해서 형성된 트렌치를 구비하고,
상기 트렌치의 내부에 절연체로 형성되는 절연 영역이 설치되는, 고체 촬상 장치.
제5항에 있어서,
부(負)의 전압을 공급하는 전원과,
상기 전원에 접속되는 배선을 더 구비하고,
상기 제2 도전형의 반도체 영역에서의 제2 영역은,
광이 입사하는 측의 면으로부터 상기 제2 영역의 내부를 향해서 형성된 트렌치를 구비하고,
상기 트렌치의 내부에 상기 배선을 통해서 상기 부의 전압이 인가되는 도전체에 의해 형성되는 도전 영역이 설치되는, 고체 촬상 장치.
고체 촬상 장치의 제조 방법으로서,
반도체 기판에, 제1 도전형의 반도체 영역을 매트릭스 형상으로 2차원 배열하고,
상기 제1 도전형의 반도체 영역 각각에, 상기 제1 도전형의 반도체 영역의 접합면이 요철 형상으로 되도록 제2 도전형의 반도체 영역을 형성해서 촬상 화상의 각 화소에 대응하는 광전 변환 소자를 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
제10항에 있어서,
상기 접합면이 상기 광전 변환 소자의 수광면과 평행한 스트라이프 형상의 요철 형상으로 되도록, 상기 제2 도전형의 반도체 영역을 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
제11항에 있어서,
상기 스트라이프 형상의 요철 형상을 격자 형상으로 형성하는, 고체 촬상 장치의 제조 방법.
제10항에 있어서,
상기 접합면이 도트 형상의 요철 형상으로 되도록, 상기 제2 도전형의 반도체 영역을 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
제10항에 있어서,
상기 제1 도전형의 반도체 영역에서의 광이 입사하는 측의 면에, 제2 도전형의 제1 영역을 형성하고, 상기 제1 영역과 상기 제1 도전형의 반도체 영역의 접합면으로부터, 상기 제1 도전형의 반도체 영역측으로 돌출된 제2 도전형의 제2 영역을 형성함으로써, 상기 제2 도전형의 반도체 영역을 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
제14항에 있어서,
반도체 기판 위에 제1 도전형의 제1 영역을 형성하고, 상기 제1 영역과 상기 반도체 기판의 접합면으로부터, 상기 반도체 기판측으로 돌출된 제1 도전형의 제2 영역을 형성함으로써, 상기 제1 도전형의 반도체 영역을 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
제10항에 있어서,
상기 제1 도전형의 반도체 영역의 내부에, 제2 도전형의 반도체 영역을 더 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
제14항에 있어서,
상기 제2 도전형의 반도체 영역에서의 제2 영역의 광이 입사하는 측의 면으로부터 상기 제2 영역의 내부를 향해서 트렌치를 형성하고, 상기 트렌치의 내부에, 절연체에 의해 형성되는 절연 영역을 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
제14항에 있어서,
상기 제2 도전형의 반도체 영역에서의 제2 영역의 광이 입사하는 측의 면으로부터 상기 제2 영역의 내부를 향해서 트렌치를 형성하고, 상기 트렌치의 내부에, 도전체에 의해 형성되는 도전 영역을 형성하고, 부의 전압을 공급하는 전원과 상기 도전 영역을 배선에 의해 접속하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
카메라 모듈로서,
피사체로부터의 광을 취득하고, 피사체상을 결상시키는 촬상 광학계와,
상기 촬상 광학계에 의해 결상되는 상기 피사체상을 촬상하는 고체 촬상 장치
를 구비하고,
상기 고체 촬상 장치는, 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 접합면이 요철 형상으로 형성되는 광전 변환 소자가 촬상 화상의 1 화소에 대응해서 매트릭스 형상으로 2차원 배열되는 화소 어레이를 구비하는, 카메라 모듈.