KR20140144130A - 시냅스 어레이, 펄스 쉐이퍼 회로 및 이들을 포함하는 뉴로모픽 시스템 - Google Patents

시냅스 어레이, 펄스 쉐이퍼 회로 및 이들을 포함하는 뉴로모픽 시스템 Download PDF

Info

Publication number
KR20140144130A
KR20140144130A KR1020140016336A KR20140016336A KR20140144130A KR 20140144130 A KR20140144130 A KR 20140144130A KR 1020140016336 A KR1020140016336 A KR 1020140016336A KR 20140016336 A KR20140016336 A KR 20140016336A KR 20140144130 A KR20140144130 A KR 20140144130A
Authority
KR
South Korea
Prior art keywords
circuit
synapse
pulse
neuron
value
Prior art date
Application number
KR1020140016336A
Other languages
English (en)
Other versions
KR102382172B1 (ko
Inventor
김준석
심재윤
류현석
조화숙
Original Assignee
삼성전자주식회사
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 포항공과대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to CN201410185178.8A priority Critical patent/CN104240753B/zh
Priority to EP14169845.6A priority patent/EP2814036B1/en
Publication of KR20140144130A publication Critical patent/KR20140144130A/ko
Application granted granted Critical
Publication of KR102382172B1 publication Critical patent/KR102382172B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Neurology (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

SRAM 구조에 기반한 시냅스 어레이(synapse array), 펄스 쉐이퍼 회로(pulse shaper circuit), 및 뉴로모픽 시스템(neuromorphic system)이 제공된다.
시냅스 어레이는 복수의 시냅스 회로들을 포함한다. 복수의 시냅스 회로들 중 적어도 하나의 시냅스 회로는 적어도 하나의 바이어스 트랜지스터 및 적어도 두 개의 컷-오프 트랜지스터들을 포함하고, 적어도 하나의 시냅스 회로는 적어도 한 개의 바이어스 트랜지스터를 통과하는 문턱 아래 누설 전류(sub-threshold leakage current)를 이용하는 적어도 하나의 시냅스 회로와 연결된 뉴런 회로의 멤브레인 노드를 차지(charge)한다.

Description

시냅스 어레이, 펄스 쉐이퍼 회로 및 이들을 포함하는 뉴로모픽 시스템{SYNAPSE ARRAY, PULSE SHAPER CIRCUIT AND NEUROMORPHIC SYSTEM INCLUDING THE SYNAPSE ARRAY AND THE PULSE SHAPER CIRCUIT}
아래의 실시예들은 시냅스 어레이, 펄스 쉐이퍼 회로 및 이들을 포함하는 뉴로모픽 시스템에 관한 것이다.
뇌에는 수천억 개의 신경 세포(즉, 뉴런(neuron))가 존재하며, 서로 복잡한 신경망으로 구성되어 있다. 뉴런은 수천 개의 다른 뉴런과 신호를 주고 받는 시냅스(synapse)를 통해 학습, 기억 등 지적 능력을 발휘한다. 뉴런은 신경계의 구조적, 기능적 단위이며 정보 전달의 기본 단위이다. 시냅스는 뉴런 사이의 접합부를 가리키며 어느 하나의 뉴런의 축색 돌기와 다른 뉴런의 수상 돌기가 연결된 부위를 말한다. 다시 말해 한 개의 뉴런은 수천 개의 다른 뉴런과 시냅스로 이루어져 있다. 생물 신경 시스템을 모사한 인공 신경계를 뉴런 수준에서 제작함으로써, 두뇌가 처리하는 정보처리 방식을 모사하거나, 새로운 형태의 정보처리 및 저장 기기를 저장할 수 있는 방식을 만들 수 있다.
뉴로모픽 시스템은 생체 신경계의 동작을 모방한 반도체 회로로서 불특정한 환경에 스스로 적응할 수 있는 지능화된 시스템을 구현하는 데에 활용될 수 있다.
일 실시예에 따르면, SRAM 구조에 기반한 복수의 시냅스 회로들을 포함하는 시냅스 어레이에 있어서, 상기 복수의 시냅스 회로들 중 적어도 하나의 시냅스 회로는 적어도 하나의 바이어스 트랜지스터(bias transistor) 및 적어도 두 개의 컷-오프 트랜지스터(cut-off transistor)들을 포함하고, 상기 적어도 하나의 시냅스 회로는, 상기 적어도 하나의 바이어스 트랜지스터(bias transistor)를 통과하는 문턱 아래 누설 전류(sub-threshold leakage current)를 이용하여 상기 적어도 하나의 시냅스 회로와 연결된 뉴런 회로(neuron circuit)의 멤브레인 노드(membrane node)를 차지(charge)한다.
상기 적어도 하나의 시냅스 회로는 상기 적어도 두 개의 컷-오프 트랜지스터를 통과하는 누설 전류(leakage current)를 이용하여 상기 SRAM의 값을 변화시킬 수 있다.
상기 뉴런 회로는, 상기 멤브레인 노드의 전압에 기초하여 생성된 오실레이션 펄스(oscillation pulse)의 발생 횟수와 미리 설정된 기준 횟수의 비교 결과에 기초하여 스파이크를 발화(firing)할 수 있다.
상기 뉴런 회로는, 상기 멤브레인 노드의 전압에 기초하여 오실레이션 펄스(oscillation pulse)를 생성하는 펄스 생성부; 상기 오실레이션 펄스의 발생 횟수를 카운트하는 카운터(counter); 및 미리 설정된 기준 횟수와 상기 발생 횟수를 비교하는 비교기를 포함할 수 있다.
상기 비교기는 주기적으로 들어오는 클럭 신호에 동기되어 상기 기준 횟수와 상기 발생 횟수를 비교할 수 있다.
상기 뉴런 회로는 그라운드(GND)에 연결된 트랜지스터를 더 포함하고, 상기 오실레이션 펄스는 상기 트랜지스터를 활성화시켜 상기 멤브레인 노드를 리셋(reset)시키는 데에 이용될 수 있다.
상기 적어도 두 개의 컷-오프 트랜지스터(cut-off transistor)는 제1 컷-오프 트랜지스터 및 제2 컷-오프 트랜지스터를 포함하고, 상기 제1 컷-오프 트랜지스터는 풀-업(pull-up)을 위해 전원 전압(VDD)에 연결되고, 상기 제2 컷-오프 트랜지스터는 풀-다운(pull-down)을 위해 그라운드(GND)에 연결되며, 상기 적어도 하나의 바이어스 트랜지스터는 상기 적어도 하나의 시냅스 회로와 연결된 뉴런 회로(neuron circuit)의 멤브레인 노드(membrane node)에 연결될 수 있다.
일 실시예에 따르면, 펄스 쉐이퍼 회로는, 뉴런 회로에서 발화(firing)된 스파이크(spike)에 대응하는 펄스들이 시냅스 회로의 시냅틱 웨이트(synaptic weight)를 강화(potentiation) 또는 약화(depression)시키는지 여부를 나타내는 디지털 펄스를 생성할 수 있다.
상기 펄스 쉐이퍼 회로는, 상기 펄스들을 저장하는 1-비트 D 플립플롭 체인을 포함하는 FIR(Finite Impulse Response) 필터; 상기 저장된 펄스들 중 상기 시냅틱 웨이트의 강화에 해당하는 적어도 하나의 펄스에 대하여 OR 연산을 수행함으로써 상기 디지털 펄스를 생성하는 제1 OR 연산기; 및 상기 저장된 펄스들 중 상기 시냅틱 웨이트의 약화를 나타내는 적어도 하나의 펄스에 대하여 OR 연산을 수행함으로써 상기 디지털 펄스를 생성하는 제2 OR 연산기를 포함할 수 있다.
상기 펄스 쉐이퍼 회로는, 상기 제1 OR 연산기의 값과 상기 제2 OR 연산기의 값을 기초로, 상기 시냅틱 웨이트를 그대로 유지하도록 하는 디지털 펄스를 생성할 수 있다.
일 실시예에 따르면, 뉴로모픽 시스템은 SRAM 구조에 기반한 적어도 하나의 시냅스 회로를 포함하는 시냅스 어레이; 멤브레인 노드의 전압에 기초하여 스파이크를 발화(firing)하는 뉴런 회로, 및 상기 시냅스 어레이의 적어도 하나의 바이어스 트랜지스터(bias transistor)를 통과하는 문턱 아래 누설 전류(sub-threshold leakage current)를 이용하여 상기 뉴런 회로의 멤브레인 노드(membrane node)를 차지(charge)하는 상기 시냅스 회로에 연결된 뉴런 회로; 및 상기 발화된 스파이크에 대응하는 디지털 펄스를 생성하는 펄스 쉐이퍼 회로를 포함한다.
상기 시냅스 어레이는, 상기 적어도 하나의 시냅스 회로를 포함하는 복수의 시냅스 회로들; 복수의 뉴런 회로들 및 복수의 펄스 쉐이퍼 회로들을 포함하는 뉴로모픽 시스템을 포함하고, 상기 뉴로모픽 시스템은 디지털 펄스에 기초하여, 상기 복수 개의 시냅스 회로들 중 하나의 시냅스 회로의 업데이트 상태 및 상기 시냅스 회로를 위한 업데이트되는 값을 결정하는 STDP(spike-timing dependent plasticity) 로직 회로; 및 상기 디지털 펄스에 따라 업데이트되는 시냅스 회로를 액세스(access)하는 인코더(Encoder)를 더 포함할 수 있다.
상기 뉴런 회로는, 상기 멤브레인 노드의 전압에 기초하여 생성된 오실레이션 펄스(oscillation pulse)의 발생 횟수와 미리 설정된 기준 횟수의 비교 결과에 기초하여 스파이크를 발화(firing)할 수 있다.
상기 시냅스 어레이는 적어도 두 개의 컷-오프 트랜지스터를 더 포함하고, 상기 적어도 두 개의 컷-오프 트랜지스터를 통과하는 누설 전류(leakage current)를 이용하여 상기 SRAM 의 값을 변화시킬 수 있다.
상기 뉴런 회로는 상기 멤브레인 노드의 전압에 기초하여 오실레이션 펄스(oscillation pulse)를 생성하는 펄스 생성부; 상기 오실레이션 펄스의 발생 횟수를 카운트하는 카운터(counter); 및 미리 설정된 기준 횟수와 상기 발생 횟수를 비교하는 비교기를 포함할 수 있다.
상기 뉴런 회로는 그라운드(GND)에 연결된 트랜지스터를 더 포함하고, 상기 오실레이션 펄스(oscillation pulse)는 상기 트랜지스터를 활성화시켜 상기 멤브레인 노드를 리셋(reset)시키는 데에 이용될 수 있다.
상기 적어도 두 개의 컷-오프 트랜지스터(cut-off transistor)는 제1 컷-오프 트랜지스터 및 제2 컷-오프 트랜지스터를 포함하고, 상기 제1 컷-오프 트랜지스터는 풀-업(pull-up)을 위해 전원 전압(VDD)에 연결되고, 상기 제2 컷-오프 트랜지스터는 풀-다운(pull-down)을 위해 그라운드(GND)에 연결되며, 상기 적어도 하나의 바이어스 트랜지스터는 상기 시냅스 회로와 연결된 뉴런 회로(neuron circuit)의 멤브레인 노드(membrane node)에 연결될 수 있다.
상기 복수의 펄스 쉐이퍼 회로들은, 상기 발화(firing)된 스파이크(spike)에 대응하는 펄스들이 상기 시냅스 회로의 시냅틱 웨이트(synaptic weight)를 강화(potentiation) 또는 약화(depression)시키는지 여부를 나타내는 디지털 펄스를 생성할 수 있다.
상기 STDP 로직 회로는 상기 디지털 펄스가 상기 시냅틱 웨이트를 강화 또는 약화시키는지 여부를 기초로, 상기 복수 개의 시냅스 회로들의 업데이트 상태 및 상기 시냅스 회로들에 업데이트되는 값을 결정할 수 있다.
상기 STDP 로직 회로는 상기 복수 개의 뉴런 회로들에서 발화한 스파이크에 대응하는 디지털 펄스 상호 간의 스파이킹 타임(spike-timing)에 의존하여 상기 시냅스 회로들의 업데이트 유무 및 시냅스 회로들에 업데이트되는 값을 결정할 수 있다.
상기 뉴로모픽 시스템은 상기 복수 개의 뉴런 회로들 중 제1 뉴런 회로가 스파이크가 발화하는 경우, 상기 발화된 스파이크에 대응하는 제1 디지털 펄스의 폴링 에지(falling edge)에서 상기 제1 뉴런 회로에 대응되는 시냅스 회로의 라이트 라인(Write Line; WL)을 인에이블(enable)할 수 있다.
상기 STDP 로직 회로는, 상기 제1 디지털 펄스의 폴링 에지(falling edge)에서 바라본 제2 뉴런의 제2 디지털 펄스의 값을 기초로, 상기 제1 뉴런 회로에 대응되는 시냅스 회로에 업데이트되는 값을 결정할 수 있다.
상기 STDP 로직 회로는, 상기 제1 디지털 펄스가 상기 제2 디지털 펄스보다 앞서는 경우, 시냅틱 웨이트를 강화하는 값을 상기 업데이트되는 값으로 결정할 수 있다.
상기 STDP 로직 회로는, 상기 제2 디지털 펄스가 상기 제1 디지털 펄스보다 앞서는 경우, 상기 시냅틱 웨이트를 약화하는 값을 상기 업데이트되는 값으로 결정할 수 있다.
상기 STDP 로직 회로는, 상기 제1 디지털 펄스의 폴링 에지(falling edge)에서 영('0')이 감지되는 경우, 상기 제1 뉴런 회로에 대응되는 시냅스 회로의 값을 그대로 유지하도록 결정할 수 있다.
상기 인코더는, 상기 디지털 펄스에 따라 상기 시냅스 회로에 업데이트되는 값을 전달할 수 있다.
도 1은 일 실시예에 따른 뉴로모픽 시스템의 전체 구조를 나타낸 도면이다.
도 2는 일 실시예에 따른 뉴로모픽 시스템에 포함된 시냅스 회로(synapse circuit)를 도시한 도면이다.
도 3은 일 실시예에 따른 뉴로모픽 시스템에 포함된 뉴런 회로(neuron circuit)를 도시한 도면이다.
도 4는 일 실시예에 따른 뉴로모픽 시스템에 포함된 펄스 쉐이터(pulse shaper)를 도시한 도면이다.
도 5는 일 실시예에 따른 뉴로모픽 시스템의 STDP 동작 방법을 설명하기 위한 도면이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 일실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 일 실시예에 따른 뉴로모픽 시스템의 전체 구조를 나타낸 도면이다.
도 1을 참조하면, 뉴로모픽 시스템(neuromorphic system)(100)은 시냅스 어레이(SRAM-based synapse array)(110), 복수 개의 뉴런 회로(neuron circuit)(130)들, 복수 개의 펄스 쉐이퍼 회로(pulse shaper)(150)들, STDP(SPIKE-TIMING DEPENDENT PLASTICITY) 로직 회로(170) 및 인코더(Encoder)(190)를 포함할 수 있다.
하지만, 다른 실시예에 따르면, 뉴로모픽 시스템은 모든 구성 요소들을 포함하지 않고, SRAM 기반의 시냅스 어레이, 뉴런 회로들, 펄스 쉐이퍼 회로들, STDP 로직 회로 및 인코더 중 적어도 하나를 포함할 수도 있다.
도 1을 참조하면, 시냅스 어레이(SRAM-based synapse array)(110)는 SRAM 구조에 기반한 복수의 시냅스 회로들을 포함하며, 각 시냅스 회로는 적어도 하나의 바이어스 트랜지스터(bias transistor) 및 적어도 두 개의 컷-오프 트랜지스터(cut-off transistor)들을 포함할 수 있다.
시냅스 회로는 적어도 하나의 바이어스 트랜지스터(bias transistor)를 통과하는 문턱 아래 누설 전류(sub-threshold leakage current)를 이용하여 시냅스 회로와 연결된 뉴런 회로(130)의 멤브레인 노드(membrane node)를 차징(charging)시킬 수 있다. 또한, 시냅스 회로는 적어도 두 개의 컷-오프 트랜지스터를 통과하는 누설 전류(leakage current)를 이용하여 SRAM 의 값을 변화시킬 수 있다.
시냅스 회로는 제1 컷-오프 트랜지스터 및 제2 컷-오프 트랜지스터의 적어도 두 개의 컷-오프 트랜지스터(cut-off transistor)를 포함할 수 있다. 제1 컷-오프 트랜지스터는 풀-업(pull-up)을 위해 전원 전압(VDD)에 연결되고, 제2 컷-오프 트랜지스터는 풀-다운(pull-down)을 위해 그라운드(GND)에 연결될 수 있다. 적어도 하나의 바이어스 트랜지스터(bias transistor)는 시냅스 회로와 연결된 뉴런 회로(neuron circuit)의 멤브레인 노드(membrane node)에 연결될 수 있다.
시냅스 어레이(110)에 표시된 WLx/WLxB는 워드 라인(word line), 다시 말해 엑손(axon)의 주소를 선택하는 라인(line)으로, 예를 들어, x는 각 라인의 순서에 해당하며 '0'부터 '3'까지 범위의 자연수를 가질 수 있다. 시냅스 어레이(110)는 WLx 의 논리값이 '1'로서 해당 워드 라인이 선택되면 STDP logic 회로를 통해서 오는 각 뉴런의 STDP 정보 C1C0x 를 통해 SRAM 에 STDP 결과를 쓸 수 있다.
STDP는 생물학적 신경 네트워크의 시냅스들에 존재하는 것으로 가정되는 학습 메커니즘을 의미한다. STDP에 기초하여, 시냅스 효능 및 웨이트(가중치)는 프리-시냅틱 뉴런에서 프리-시냅틱 스파이크 및 포스트 시냅틱 뉴런에서 포스트 시냅틱 스파이크의 타이밍과 같은 정보에 기초하여 두 뉴런 간에 변할 수 있다. 즉, 시냅틱 회로는 두 개의 뉴런들 간의 데이터 전송 효율을 변경하기 위해 강화(potentiation)되거나 약화(depression) 될 수 있다.
일실시예에 따른 시냅스 회로의 구체적인 동작 및 구조는 도 2를 참조하여 설명한다.
복수의 뉴런 회로(130)들은 멤브레인 노드로부터 입력된 전압에 기초하여 생성된 오실레이션 펄스(oscillation pulse)의 발생 횟수와 미리 설정된 기준 횟수의 비교 결과에 기초하여 스파이크를 발화(firing)할 수 있다. 뉴런 회로(130)에 대하여는 도 3을 참조하여 설명한다.
복수의 펄스 쉐이퍼 회로(pulse shaper)(150)들은 뉴런 회로(130)로부터 전달된 신호를 수신하고, 해당 신호에 기초하여 STDP 동작을 위한 펄스를 생성할 수 있다. 펄스 쉐이퍼 회로(150)는 뉴런 회로(130)에서 발화된 스파이크에 대응하는 디지털 펄스를 생성할 수 있다. 펄스 쉐이퍼 회로는 뉴런 회로(130)에서 발화(firing)된 스파이크(spike)에 대응하는 펄스들이 시냅스 회로의 시냅틱 웨이트(synaptic weight)를 강화(potentiation) 또는 약화(depression)시키는지 여부를 나타내는 디지털 펄스를 생성할 수 있다. 펄스 쉐이퍼 회로(pulse shaper)(150)에 대하여는 도 4를 참조하여 설명한다.
STDP 로직 회로(170)는 펄스 쉐이퍼 회로 회로(150)가 생성한 신호를 수신하고, 해당 신호에 기초하여 STDP 동작을 수행할 수 있다. 다시 말해, STDP 로직 회로(170)는 펄스 쉐이퍼 회로 회로(150)가 생성한 디지털 펄스에 기초하여 복수 개의 시냅스 회로들의 업데이트 유무 및 시냅스 회로들에 업데이트되는 값을 결정할 수 있다. 또한, STDP 로직 회로(170)는 AER(Address Event Representation) 기능 또한 포함하고, STDP 로직 회로(170)는 각 뉴런 회로들에 대한 테스트 결과 및 임의의 뉴런 회로에서 발생한 발화에 대한 정보를 다른 뉴런 회로들에게 전달해 줄 수 있다. STDP 로직 회로(170)에서 결정된 업데이트되는 값은 WBLx 라인을 통해 시냅스 어레이(110)로 전달될 수 있다.
STDP 로직 회로(170)는 복수 개의 뉴런 회로(130)들에서 발화한 스파이크에 대응하는 디지털 펄스 상호 간의 스파이킹 타임(spike-timing)에 기초하여, 시냅스 회로들의 업데이트 이벤트가 없는지 여부(업데이트 유무) 및 시냅스 회로들에 업데이트되는 값을 결정할 수 있다.
STDP 로직 회로(170)의 동작은 도 5를 참조하여 아래에서 설명한다.
인코더(Encoder)(190)는 펄스 쉐이퍼 회로(150)가 생성한 디지털 펄스에 따라 시냅스 어레이(110)를 액세스할 수 있다. 인코더(190)는 디지털 펄스에 따라 업데이트할 시냅스 회로를 액세스(access)하거나, 디지털 펄스에 따라 시냅스 회로에 업데이트되는 값을 전달할 수 있다. 예를 들어, 뉴런 회로(130)에서 발화(firing)가 발생한 경우, 펄스 쉐이퍼(150)에서 생성된 펄스(예를 들어, '1')는 인코더(190)로 전달되고, 이를 통해 인코더(190)는 해당 뉴런에 대응되는 시냅스의 시냅틱 웨이트를 업데이트하기 위해 WL0에 논리값 '1'을 전송할 수 있다. 일실시예에서 WL0(혹은 다른 WLx) 라인은 워드 라인(word line)의 주소를 선택하는 라인(line)이다, 다시 말해, WL0(혹은 다른 WLx) 라인은 Write Enable에 해당한다고 볼 수 있다. WL0 = '1'인 경우, 첫번째 워드 라인(예를 들어, 도 5에서 뉴런 회로 A의 Axon)에 해당하는 시냅스 회로들의 상태는 쓰기 가능(Write Enable) 상태가 될 수 있다. 하지만, 뉴런 회로가 발화하지 않은 경우, 인코더(190)는 펄스를 전달하지 않고, 이 경우, 논리 값 '0'이 WL2로 인가되어 세 번째 워드 라인에 해당하는 시냅스 회로들은 쓰기 불가 상태가 되고, 데이터는 기록되지 않는다.
뉴로모픽 시스템은 복수 개의 뉴런 회로(130)들 중 예를 들어, 제1 뉴런 회로의 스파이크가 발화한 경우, 발화된 스파이크에 대응하는 제1 디지털 펄스의 폴링 에지(falling edge)에서 제1 뉴런 회로에 대응되는 시냅스 회로의 라이트 라인(예를 들어, WLx 라인)을 인에이블(enable)할 수 있다.
일반적으로 뉴로모픽 시스템은 소자들의 누설 전류(leakage current), 소자 간의 부조화(mismatch) 및 PVT 변화(Process Voltage Temperature variation)에 큰 영향을 받을 수 있다. 특히, 뉴로모픽 시스템이 점점 더 많은 수의 뉴런 회로와 시냅스 회로를 가지게 될수록 고집적도를 위해 더욱 스케일 다운(scale down) 된 CMOS 공정을 이용할 수 있다. 하지만, 공정이 스케일 다운(scale down)될수록 소자들의 누설 전류는 훨씬 더 증가되어 뉴런 회로에 들어가는 자극이 없음에도 반도체 소자들로부터의 누설 전류로 인한 발화(firing)가 계속해서 일어날 수 있다. 누설 전류의 증가는 비록 뉴런 회로에 외부적인 자극이 가해지지 않더라도 잠재적으로 뉴런 회로 내의 연속적인 발화를 초래한다. 일반적으로, 누설 전류는 뉴로모픽 시스템을 설계하는 데에 불리한 부작용(side effect)으로 여겨져 왔다.
하지만, 일 실시예에서는 누설 전류(leakage current) 수준의 적은 양의 전류를 뉴런 회로와 시냅스 회로에 이용함으로써 고집적이면서도 보다 저전력의 뉴로모픽 시스템을 구축할 수 있다.
도 2는 일 실시예에 따른 뉴로모픽 시스템에 포함된 시냅스 회로(200)를 도시한 도면이다. 뉴로모픽 시스템은 도 1에 도시된 뉴로모픽 시스템에 대응될 수 있다. 또한, 다른 실시예에 따르면, 시냅스 회로는 도 2에 도시된 일부의 구조만을 포함할 수 있다.
도 2를 참조하면, 시냅스 회로(200)는 적어도 두 개의 컷-오프 트랜지스터(cut-off transistor)(210, 230) 및 적어도 하나의 바이어스 트랜지스터(bias transistor)(260)를 포함할 수 있다.
시냅스 회로(200)는 적어도 하나의 바이어스 트랜지스터(bias transistor)(260)를 통과하는 문턱 아래 누설 전류(sub-threshold leakage current)를 이용하여 시냅스 회로와 연결된 뉴런 회로(neuron circuit)의 멤브레인 노드(membrane node)를 차징(charging)시킬 수 있다.
적어도 두 개의 컷-오프 트랜지스터(cut-off transistor)는 제1 컷-오프 트랜지스터(210)와 제2 컷-오프 트랜지스터(230)를 포함할 수 있다.
제1 컷-오프 트랜지스터(210)는 예를 들어, P-MOS 트랜지스터이고, 풀-업(pull-up)을 위해 전원 전압(VDD)에 연결될 수 있다. 제2 컷-오프 트랜지스터(230)는 예를 들어, N-MOS 트랜지스터이고, 풀-다운(pull-down)을 위해 그라운드(GND)에 연결될 수 있다.
바이어스 트랜지스터(260)는 세 개의 P-MOS가 직렬로 연결된 제3 소자(250)의 마지막에 위치하는 트랜지스터로서 시냅스 회로와 연결된 뉴런 회로(neuron circuit)의 멤브레인 노드(membrane node)에 연결될 수 있다. 세 개의 P-MOS가 직렬로 연결된 제3 소자(250)은 RWLBx 라인 및 Cmemx 라인에 된다. 제3 소자(250)는 SRAM의 읽기(Read) 동작을 수행하는 데에 이용될 수 있다. RWLBx 라인에 대응되는 뉴런 회로에서 발화(firing)이 발생하는 경우, 해당 뉴런 회로에 연결된 모든 뉴런 회로들 또한 논리값 '1'을 가지게 된다.
시냅스 회로(200)의 라이트 라인(WLx)이 인에이블(enable) 되는 동안, 예를 들어, 시냅스 회로(200)는 크로스-커플드 인버터(240)의 값을 writing 회로(220)가 제공하는 값으로 바꿀 수 있다.
대부분의 시간 동안, 라이트 라인(WLx)은 디스에이블(disable) 상태에 있는다.
일반적인 SRAM 구조를 이용하는 뉴로모픽 시스템은 크로스-커플드 인버터(240) 구조로만 이루어질 수 있다. 이러한 경우, 크로스-커플드 인버터(240)를 거쳐 흐르는 전원 전압(VDD)과 그라운드(GND) 사이의 누설 전류(leakage current)의 양이 상당히 크기 때문에 누수 전력 소모가 클 수 있다.
반면에, 일 실시예에 따른 뉴로모픽 시스템은 제1 컷-오프 트랜지스터(210) 및 제2 컷-오프 트랜지스터(230)에 의해 누수 전력 소모를 상당량 감소시킬 수 있다. 예를 들어, 제1 컷-오프 트랜지스터(210) 및 제2 컷-오프 트랜지스터(230)가 꺼져 있을 때, 전원 전압(VDD)과 그라운드(GND) 사이의 누설 전류(leakage current)는 상당히 억압(supress)되므로누수 전력 소모를 상당 부분 줄일 수 있다.
크로스-커플드 인버터(cross-coupled inverter)(240)에서 n1 노드의 값이 '0'인 경우, SRAM은 '0'에 가까운 값을 가지게 된다. n1 노드의 값이 '1'인 경우, SRAM은 '1'에 가까운 값을 가지게 되고, n1 노드의 값이 '1' 인 경우, n2 노드는 '0'에 가까운 값을 가지게 된다. 따라서, n2 노드는 멤브레인 노드 쪽으로 동작에 필요한 전류를 흘려줄 수 있다. 이 때, 제3 소자(250) 중 세 번째에 위치하는 바이어스 트랜지스터(260)에는 전원 전압(VDD)보다 약간 작은 전압이 외부 바이어스(bias) 회로를 통해서 인가되고, 이에 따라 바이어스 트랜지스터(bias transistor)(260) 내에는 문턱 아래 누설 전류(sub-threshold leakage current)수준의 미량의 전류만이 흐를 수 있다.
읽기 동작 시에 뉴런 회로에서 발화(firing)이 일어나면, 시냅스 회로의 시냅틱 웨이트가 강화(potentiation)에 해당하는가 혹은 약화(depression)에 해당하는가에 따라 뉴런 회로들 간에 서로 다른 방향으로 전류가 흐를 수 있다.
시냅틱 웨이트가 '1'인 경우, 프리-시냅틱 뉴런(pre-synaptic neuron) 회로에서 포스트-시냅틱 뉴런(post-synaptic neuron) 회로로 전류가 흐를 수 있다. 반면에, 시냅틱 웨이트가 '-1'인 경우, 포스트-시냅틱 뉴런에서 프리-시냅틱 뉴런으로 전류가 흐를 수 있다.
이 밖에도, GND 로 series 로 연결된 두 개의 N-MOS와 VDD 로 series 로 연결된 두 개의 P-MOS가 로 이루어진 제1 소자(220)은 WLx 워드 라인과 STDP 결과 C1C0 에 연결되어 쓰기(Write) 동작을 수행할 수 있다.
도 2의 시냅스 회로를 참조하면, 트랜지스터가 활성화('ON')된 경우에 트랜지스터에는 수 나노 암페어(1x10-9A)의 전류가 흐르고, 트랜지스터가 비활성화('OFF') 상태에 있는 경우에는 수 피코 암페어(1x10-12A)의 전류가 흐를 수 있다. 이는 일반적인 시냅스 회로에서의 누설 전류(leakage current) 수준에 해당하는 값으로서, 일 실시예에서는 이처럼 적은 양의 전류만을 사용하여 뉴런을 동작시킴으로써 고집적이면서도 보다 저전력의 뉴로모픽 시스템을 구축할 수 있다.
일 실시예에 따른 시냅스 회로는 SRAM 구조에 기반한 시냅스를 이용하기 때문에, 시냅스 회로는 상대적으로 적은 면적을 차지하고 고집적에 유리하다. 또한, 시냅스 회로는 컷-오프 트랜지스터를 사용하여 적은 전류량으로도 뉴런의 멤브레인(membrane) 노드를 차징(charging) 시킬 수 있다. 따라서, 고집적 회로에 대해서도 뉴런 회로의 발화 간격(firing rate)은 실제 생물체(biological) 뉴런과 유사한 레벨로 유지될 수 있다.뿐만 아니라, 전원 전압(VDD) 및 그라운드(GND)에 풀-업(pull-up), 풀-다운(pull-down)으로 연결되어 있는 컷-오프 트랜지스터의 영향으로 시냅틱 웨이트(synaptic weight)를 기억하고 있는 정적(static) 상황에서도 누설 전류가 거의 없다. 따라서, 저전력 소비로 동작하는 뉴로모픽 시스템을 구현할 수 있다.
도 3은 일 실시예에 따른 뉴로모픽 시스템에 포함된 뉴런 회로(300)를 도시한 도면이다. 뉴로모픽 시스템은 도 1에 도시된 뉴로모픽 시스템에 대응될 수 있다. 또한, 다른 실시예에 따라서, 뉴런 회로는 도 3에 도시된 구조의 일부만을 포함할 수 있다.
도 3을 참조하면, 일 실시예에 따른 뉴런 회로(300)는 펄스 생성부(310), 카운터(330) 및 비교기(350)를 포함할 수 있다.
펄스 생성부(310)는 멤브레인 노드(membrane node)를 통해 전압이 인가되면, 인가된 전압에 기초하여 오실레이션 펄스(oscillation pulse)를 생성할 수 있다. 멤브레인 노드(membrane node)를 통해 펄스 생성부(310)로 인가되는 전압은 도 3의 웨이브 폼(301)과 같이 나타낼 수 있다. 그리고, 펄스 생성부(310)에서 생성되는 오실레이션 펄스는 도 3의 웨이브 폼(303)과 같은 디지털 펄스(digital pulse)일 수 있다.
펄스 생성부(310)는 트랜지스터(320)를 포함할 수 있다. 트랜지스터(320)는 소스 단자를 통해 그라운드(GND)에 연결되고, 드레인 단자를 통해 멤브레인 노드와 연결될 수 있다. 펄스 생성부(310)에서 생성한 오실레이션 펄스는 트랜지스터(320)를 활성화시켜 멤브레인 노드를 리셋(reset)시킬 수 있다. 이와 같이, 트랜지스터(320)는 멤브레인 노드를 리셋(reset) 시킴으로써 오실레이션 펄스의 생성에 관여할 수 있다.
카운터(counter)(330)는 펄스 생성부(350)에서 생성한 오실레이션 펄스의 발생 횟수(혹은 오실레이션 펄스(oscillation)의 개수)를 카운트할 수 있다.
비교기(350)는 미리 설정된 기준 횟수와 카운터(counter)(330)에서 카운트한 오실레이션 펄스의 발생 횟수를 비교할 수 있다. 비교기(350)는 주기적으로 들어오는 클럭 신호에 동기되어 기준 횟수와 발생 횟수를 비교할 수 있다.
비교기(350)는 오실레이션 펄스(oscillation pulse)의 발생 횟수와 미리 설정된 기준 횟수의 비교 결과에 기초하여 스파이크를 발화(firing)할 수 있다. 비교기(350)에서 생성된 펄스는 카운터(330)의 리셋(reset) 단자에 연결되고, 또한 펄스 쉐이퍼 회로로 전달될 수 있다. 이때, 펄스 쉐이퍼 회로로 전달된 펄스는 FIR 필터를 거친 후 STDP 로직 회로에 의해 시냅스 회로의 시냅틱 웨이트(synapse weight)로 오버라이트(overwrite)될 수 있다.
도 4는 일 실시예에 따른 뉴로모픽 시스템에 포함된 펄스 쉐이터 회로를 도시한 도면이다.
뉴로모픽 시스템은 도 1에 도시된 뉴로모픽 시스템에 대응될 수 있다. 또한, 다른 실시예에 따라서, 펄스 쉐이퍼 회로는 도 4에 도시된 구조의 일부만을 포함할 수 있다.
도 4를 참조하면, 일 실시예에 따른 펄스 쉐이퍼(pulse shaper) 회로는 STDP 동작에 필요한 뉴런 스파이크(neuron spike)의 모양를 만들어 줄 수 있다. 다시 말해, 펄스 쉐이퍼는 뉴런 회로에서 발화(firing)된 스파이크(spike)에 대응하는 펄스들이 시냅스 회로의 시냅틱 웨이트(synaptic weight)를 강화(potentiation) 또는 약화(depression)시키는지 여부를 나타내는 디지털 펄스를 생성할 수 있다.
펄스 쉐이퍼(pulse shaper) 회로(400)는 FIR(Finite Impulse Response) 필터(410), 제1 OR 연산기(430), 제2 OR 연산기(450)를 포함할 수 있다.
FIR(Finite Impulse Response) 필터(410)는 1-bit D 플립플롭 체인(flip-flop chain) 형태로서 뉴런 회로로부터 전달된 펄스(값)들을 저장할 수 있다.
제1 OR 연산기(430)는 FIR 필터(410)에 저장된 펄스들 중 시냅틱 웨이트의 강화(potentiation)에 해당하는 적어도 하나의 펄스에 대하여 OR 연산을 수행함으로써 디지털 펄스를 생성할 수 있다.
제2 OR 연산기(450)는 FIR 필터(410)에 저장된 펄스들 중 시냅틱 웨이트의 약화(depression)를 나타내는 적어도 하나의 펄스에 대하여 OR 연산을 수행함으로써 디지털 펄스를 생성할 수 있다.
제1 OR 연산기(430) 및 제2 OR 연산기(450)의 출력값은 간단한 연산을 통해 시냅틱 웨이트 +1, 0, -1을 표현할 수 있다. 예를 들어, 제1 OR 연산기(430)의 출력값이 '1(+1)'이 나오는 경우에는 시냅틱 웨이트의 강화(potentiation)를 의미할 수 있다. 그리고, 제2 OR 연산기(450)의 출력값이 '1(-1)'이 나오는 경우에는 시냅틱 웨이트의 약화(depression)를 의미할 수 있다. 이 밖에, 제1 OR 연산기(430) 및 제2 OR 연산기(450)의 출력값이 '0' 이 나오는 경우에, 이는 시냅틱 네트워크에 변화가 없음(no change) 를 나타낼 수 있다.
도 5는 일 실시예에 따른 뉴로모픽 시스템의 STDP 동작 방법을 설명하기 위한 도면이다. 뉴로모픽 시스템은 도 1에 도시된 뉴로모픽 시스템에 대응될 수 있다.
도 5를 참조하면, 일 실시예에 따른 뉴로모픽 칩의 STDP 동작 방법은 다음과 같다.
복수의 뉴런 회로들 중 뉴런 회로 A(509)에 발화(firing)가 발생했다고 가정하면, 펄스 쉐이퍼(pulse shaper) 신호의 폴링 에지에서 뉴런 회로 A (509)의 엑손(axon)에 해당하는 WLx 워드 라인이 인에이블(Enable)된다. 이 때 다른 뉴런들의 펄스 값들은 펄스 쉐이퍼 회로를 통해 시냅스 회로에 업데이트될 수 있다.
예를 들어, 뉴런의 발화(firing) 유무를 알려주는 신호를 IF 라 하고, 펄스 쉐이퍼 회로에서 생성된 디지털 펄스 값을 PS라고 하자. 이때, IF는 예를 들어, 도 3의 펄스 생성기(330)에서 생성된 펄스로서, '1' 혹은 '0'의 값을 가질 수 있다. PS는 1, -1, 또는 0의 값을 가질 수 있다. 모든 뉴런은 각각의 IF 와 PS 값을 가진다.
만일, 뉴런 회로 A (509)에서 발화가 발생했다고 가정하면, 펄스 쉐이퍼 신호의 폴링 에지가 시작되는 시점에서 다른 뉴런들의 PS값과 뉴런 회로 A (509)의 IF 값과의 간단한 논리 연산이 수행될 수 있다. 논리 연산의 결과에 기초하여 시냅스 회로가 업데이트될 수 있다.
상술한 동작은 STDP 로직 회로(507)에서 수행될 수 있다. 펄스 쉐이퍼 회로에서 생성된 디지털 펄스가 시냅틱 웨이트를 강화(potentiate) 또는 약화(depress)시키는지 여부를 기초로, 복수 개의 시냅스 회로들 중 업데이트가 발생하는지 여부 및 시냅스 회로들의 업데이트된 값들이 결정될 수 있다.
또한, STDP 로직 회로(507)는 복수 개의 뉴런 회로들에서 발화한 스파이크에 대응하는 디지털 펄스 상호 간의 스파이킹 타임(spike-timing)에 의존하여 시냅스 회로들의 업데이트 유무 및 시냅스 회로들에 업데이트되는 값을 결정할 수 있다.
STDP 로직 회로(507)는 제1 디지털 펄스의 폴링 에지(falling edge)에서 바라본 제2 뉴런의 제2 디지털 펄스의 값을 기초로, 제1 뉴런 회로에 대응되는 시냅스 회로에 업데이트되는 값을 결정할 수 있다.
STDP 로직 회로(507)는 제1 디지털 펄스가 제2 디지털 펄스보다 앞서는 경우, 시냅틱 웨이트를 강화하는 값을 업데이트되는 값으로 결정할 수 있다. STDP 로직 회로는 제2 디지털 펄스가 제1 디지털 펄스보다 앞서는 경우, 시냅틱 웨이트를 약화하는 값을 업데이트되는 값으로 결정할 수 있다.
STDP 로직 회로(507)는 제1 디지털 펄스의 폴링 에지(falling edge)에서 영('0')이 감지되는 경우, 제1 뉴런 회로에 대응되는 시냅스 회로의 값을 그대로 유지하도록 결정할 수 있다.
이하에서는 제1 디지털 펄스와 제2 디지털 펄스 간의 선후 관계에 따른 STDP 로직 회로(507)의 동작을 설명하기 위해 뉴런 회로 A (509)과 'Other' 뉴런 회로 간의 관계를 살펴본다.
예를 들어, 도 5에서 뉴런 회로 A (509)에서 발화(firing)가 발생했다고 가정하자. 이때, 뉴런 회로 A (509)의 스파이크에 대응되는 제1 디지털 펄스의 폴링 에지(falling edge)에서 바라본 'Other' 뉴런 회로들의 제2 디지털 펄스의 값은 Case 1(510)의 경우와 같이 뉴런 회로 A (509)에 비해 늦을 수 있다. 도 5에 도시된 Case 1 potentiation(510)의 경우, 제1 디지털 펄스의 폴링 에지(falling edge)에서 'Other' 뉴런 회로들을 보면 '+1' 의 값을 얻을 수 있다. 값 '+1' 은 시냅틱 웨이트의 강화(potentiation)를 의미하고, STDP 로직 회로(507)는 시냅틱 웨이트의 강화 업데이트를 위한 펄스(pulse, C1C0 = 00)를 생성할 수 있다. 이때, 뉴런 회로 A 의 엑손 라인 중 501에 해당하는 뉴런들은 뉴런 회로 A (509)의 폴링 에지에서 다른 뉴런 회로들의 펄스 값(+1, 즉 C1C0 = 00)으로 업데이트될 수 있다.
뉴런 회로 A (509)의 스파이크에 대응되는 제1 디지털 펄스의 폴링 에지(falling edge)에서 바라본 'Other' 뉴런 회로들의 제2 디지털 펄스 값은 Case 2 depression(530)의 경우와 같이 뉴런 회로 A (509)에 비해 빠를 수 있다. 도 5에 도시된 Case 2의 경우, 제1 디지털 펄스의 폴링 에지(falling edge)에서 'Other' 뉴런 회로들을 보면 '-1' 의 값을 얻을 수 있다. 값 '-1' 은 시냅틱 웨이트의 약화(depression)를 의미하고, STDP 로직 회로(507)는 시냅틱 웨이트의 약화 업데이트를 위한 펄스(pulse, C1C0 = 11)를 생성할 수 있다. 예를 들어, 뉴런 회로 A (509)의 엑손 라인들 중 503에 해당하는 뉴런들은 뉴런 회로 A 의 폴링 에지에서 다른 뉴런 회로들의 펄스 값(-1, 즉 C1C0 = 11)으로 업데이트될 수 있다.
또한, 뉴런 회로 A (509)의 스파이크에 대응되는 제1 디지털 펄스의 폴링 에지(falling edge)에서 바라본 'Other' 뉴런 회로들의 제2 디지털 펄스 값은 Case 3에 도시된 no change(550)와 같이 '0'이 감지될 수도 있다. 이 경우, 제1 디지털 펄스와 제2 디지털 펄스 간의 시간 차이가 커서 시넵틱 웨이트에는 아무런 영향을 주지 않게 된다. 다시 말해, 이 경우, 시냅틱 웨이트는 이전의 값을 그대로 유지하게 되다. 따라서, STDP 로직 회로(507)는 시냅틱 웨이트를 업데이트 하면 안되므로 C1C0 = 01 로 값을 만들어서 트랜지스터들이 꺼지므로 SRAM 값을 변화시키지 않는다. 이때, 뉴런 회로 A (509)의 엑손 라인들 중 505에 해당하는 뉴런들은 뉴런 회로 A (509)의 폴링 에지에서 아무런 변화가 발생하지 않는다.
뉴로모픽 시스템은 복수 개의 뉴런 회로들 중 제1 뉴런 회로의 스파이크가 발화한 경우, 발화된 스파이크에 대응하는 제1 디지털 펄스의 폴링 에지(falling edge)에서 제1 뉴런 회로에 대응되는 시냅스 회로의 WLx 라인(도 1의 WLx 워드 라인 참조)을 액세스하여 인에이블(enable)할 수 있다.
상술한 바와 같이, STDP 로직 회로(507)는 시냅스 어레이에 업데이트가 발생하는지 여부와 그 때의 값을 결정해 주고, 인코더(encoder)를 통해서 업데이트(update)할 시냅스 회로의 WLx 라인(도 1의 WLx 워드 라인 참조)을 액세스(access)할 수 있다. 이 때, 해당 시냅스 회로에 업데이트되는 값은 STDP 로직 회로로부터 나오는 C1C0 값에 의해 결정될 수 있다.
상술한 실시예들에 따르면, 뉴로모픽 시스템을 이루고 있는 뉴런 회로와 시냅스 회로에 누설 전류 수준의 전류만을 흘려 줌으로써 고집적이면서도 저전력의 뉴로모픽 시스템을 구축할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 뉴로모픽 시스템
110: 시냅스 어레이(SRAM-based synapse array)
130: 뉴런 회로(neuron circuit)
150: 펄스 쉐이퍼 회로(pulse shaper)
170: STDP(SPIKE-TIMING DEPENDENT PLASTICITY) 로직 회로
190: 인코더(Encoder)

Claims (26)

  1. SRAM 구조에 기반한 복수의 시냅스 회로들을 포함하는 시냅스 어레이에 있어서,
    상기 복수의 시냅스 회로들 중 적어도 하나의 시냅스 회로는
    적어도 하나의 바이어스 트랜지스터(bias transistor) 및 적어도 두 개의 컷-오프 트랜지스터(cut-off transistor)들을 포함하고,
    상기 적어도 하나의 시냅스 회로는,
    상기 적어도 하나의 바이어스 트랜지스터(bias transistor)를 통과하는 문턱 아래 누설 전류(sub-threshold leakage current)를 이용하여 상기 적어도 하나의 시냅스 회로와 연결된 뉴런 회로(neuron circuit)의 멤브레인 노드(membrane node)를 차지(charge)하는 시냅스 어레이.
  2. 제1항에 있어서,
    상기 적어도 하나의 시냅스 회로는
    상기 적어도 두 개의 컷-오프 트랜지스터를 통과하는 누설 전류(leakage current)를 이용하여 상기 SRAM의 값을 변화시키는 시냅스 어레이.
  3. 제1항에 있어서,
    상기 뉴런 회로는
    상기 멤브레인 노드의 전압에 기초하여 생성된 오실레이션 펄스(oscillation pulse)의 발생 횟수와 미리 설정된 기준 횟수의 비교 결과에 기초하여 스파이크를 발화(firing)하는 시냅스 어레이.
  4. 제1항에 있어서,
    상기 뉴런 회로는
    상기 멤브레인 노드의 전압에 기초하여 오실레이션 펄스(oscillation pulse)를 생성하는 펄스 생성부;
    상기 오실레이션 펄스의 발생 횟수를 카운트하는 카운터(counter); 및
    미리 설정된 기준 횟수와 상기 발생 횟수를 비교하는 비교기
    를 포함하는 시냅스 어레이.
  5. 제4항에 있어서,
    상기 비교기는
    주기적으로 들어오는 클럭 신호에 동기되어 상기 기준 횟수와 상기 발생 횟수를 비교하는 시냅스 어레이.
  6. 제4항에 있어서,
    상기 뉴런 회로는
    그라운드(GND)에 연결된 트랜지스터를 더 포함하고,
    상기 오실레이션 펄스는
    상기 트랜지스터를 활성화시켜 상기 멤브레인 노드를 리셋(reset)시키는 데에 이용되는 시냅스 어레이.
  7. 제1항에 있어서,
    상기 적어도 두 개의 컷-오프 트랜지스터(cut-off transistor)는
    제1 컷-오프 트랜지스터 및 제2 컷-오프 트랜지스터를 포함하고,
    상기 제1 컷-오프 트랜지스터는
    풀-업(pull-up)을 위해 전원 전압(VDD)에 연결되고,
    상기 제2 컷-오프 트랜지스터는
    풀-다운(pull-down)을 위해 그라운드(GND)에 연결되며,
    상기 적어도 하나의 바이어스 트랜지스터는
    상기 적어도 하나의 시냅스 회로와 연결된 뉴런 회로(neuron circuit)의 멤브레인 노드(membrane node)에 연결되는 시냅스 어레이.
  8. 뉴런 회로에서 발화(firing)된 스파이크(spike)에 대응하는 펄스들이 시냅스 회로의 시냅틱 웨이트(synaptic weight)를 강화(potentiation) 또는 약화(depression)시키는지 여부를 나타내는 디지털 펄스를 생성하는 펄스 쉐이퍼 회로.
  9. 제8항에 있어서,
    상기 펄스 쉐이퍼 회로는
    상기 펄스들을 저장하는 1-비트 D 플립플롭 체인을 포함하는 FIR(Finite Impulse Response) 필터;
    상기 저장된 펄스들 중 상기 시냅틱 웨이트의 강화에 해당하는 적어도 하나의 펄스에 대하여 OR 연산을 수행함으로써 상기 디지털 펄스를 생성하는 제1 OR 연산기; 및
    상기 저장된 펄스들 중 상기 시냅틱 웨이트의 약화를 나타내는 적어도 하나의 펄스에 대하여 OR 연산을 수행함으로써 상기 디지털 펄스를 생성하는 제2 OR 연산기
    를 포함하는 펄스 쉐이퍼 회로.
  10. 제9항에 있어서,
    상기 펄스 쉐이퍼 회로는,
    상기 제1 OR 연산기의 값과 상기 제2 OR 연산기의 값을 기초로, 상기 시냅틱 웨이트를 그대로 유지하도록 하는 디지털 펄스를 생성하는, 펄스 쉐이퍼 회로.
  11. SRAM 구조에 기반한 적어도 하나의 시냅스 회로를 포함하는 시냅스 어레이;
    멤브레인 노드의 전압에 기초하여 스파이크를 발화(firing)하는 뉴런 회로, 및 상기 시냅스 어레이의 적어도 하나의 바이어스 트랜지스터(bias transistor)를 통과하는 문턱 아래 누설 전류(sub-threshold leakage current)를 이용하여 상기 뉴런 회로의 멤브레인 노드(membrane node)를 차지(charge)하는 상기 시냅스 회로에 연결된 뉴런 회로; 및
    상기 발화된 스파이크에 대응하는 디지털 펄스를 생성하는 펄스 쉐이퍼 회로
    를 포함하는 뉴로모픽 시스템.
  12. 제11항에 있어서,
    상기 시냅스 어레이는,
    상기 적어도 하나의 시냅스 회로를 포함하는 복수의 시냅스 회로들;
    복수의 뉴런 회로들 및 복수의 펄스 쉐이퍼 회로들을 포함하는 뉴로모픽 시스템
    을 포함하고, 상기 뉴로모픽 시스템은
    디지털 펄스에 기초하여, 상기 복수 개의 시냅스 회로들 중 하나의 시냅스 회로의 업데이트 상태 및 상기 시냅스 회로를 위한 업데이트되는 값을 결정하는 STDP(spike-timing dependent plasticity) 로직 회로; 및
    상기 디지털 펄스에 따라 업데이트되는 시냅스 회로를 액세스(access)하는 인코더(Encoder)
    를 더 포함하는 뉴로모픽 시스템.
  13. 제11항에 있어서,
    상기 뉴런 회로는,
    상기 멤브레인 노드의 전압에 기초하여 생성된 오실레이션 펄스(oscillation pulse)의 발생 횟수와 미리 설정된 기준 횟수의 비교 결과에 기초하여 스파이크를 발화(firing)하는, 뉴로모픽 시스템.
  14. 제11항에 있어서,
    상기 시냅스 어레이는
    적어도 두 개의 컷-오프 트랜지스터를 더 포함하고,
    상기 적어도 두 개의 컷-오프 트랜지스터를 통과하는 누설 전류(leakage current)를 이용하여 상기 SRAM 의 값을 변화시키는 뉴로모픽 시스템.
  15. 제11항에 있어서,
    상기 뉴런 회로는
    상기 멤브레인 노드의 전압에 기초하여 오실레이션 펄스(oscillation pulse)를 생성하는 펄스 생성부;
    상기 오실레이션 펄스의 발생 횟수를 카운트하는 카운터(counter); 및
    미리 설정된 기준 횟수와 상기 발생 횟수를 비교하는 비교기
    를 포함하는 뉴로모픽 시스템.
  16. 제15항에 있어서,
    상기 뉴런 회로는
    그라운드(GND)에 연결된 트랜지스터를 더 포함하고,
    상기 오실레이션 펄스(oscillation pulse)는
    상기 트랜지스터를 활성화시켜 상기 멤브레인 노드를 리셋(reset)시키는 데에 이용되는, 뉴로모픽 시스템.
  17. 제14항에 있어서,
    상기 적어도 두 개의 컷-오프 트랜지스터(cut-off transistor)는
    제1 컷-오프 트랜지스터 및 제2 컷-오프 트랜지스터를 포함하고,
    상기 제1 컷-오프 트랜지스터는
    풀-업(pull-up)을 위해 전원 전압(VDD)에 연결되고,
    상기 제2 컷-오프 트랜지스터는
    풀-다운(pull-down)을 위해 그라운드(GND)에 연결되며,
    상기 적어도 하나의 바이어스 트랜지스터는
    상기 시냅스 회로와 연결된 뉴런 회로(neuron circuit)의 멤브레인 노드(membrane node)에 연결되는 뉴로모픽 시스템.
  18. 제12항에 있어서,
    상기 복수의 펄스 쉐이퍼 회로들은,
    상기 발화(firing)된 스파이크(spike)에 대응하는 펄스들이 상기 시냅스 회로의 시냅틱 웨이트(synaptic weight)를 강화(potentiation) 또는 약화(depression)시키는지 여부를 나타내는 디지털 펄스를 생성하는 뉴로모픽 시스템.
  19. 제18항에 있어서,
    상기 STDP 로직 회로는
    상기 디지털 펄스가 상기 시냅틱 웨이트를 강화 또는 약화시키는지 여부를 기초로, 상기 복수 개의 시냅스 회로들의 업데이트 상태 및 상기 시냅스 회로들에 업데이트되는 값을 결정하는 뉴로모픽 시스템.
  20. 제19항에 있어서,
    상기 STDP 로직 회로는
    상기 복수 개의 뉴런 회로들에서 발화한 스파이크에 대응하는 디지털 펄스 상호 간의 스파이킹 타임(spike-timing)에 의존하여 상기 시냅스 회로들의 업데이트 유무 및 시냅스 회로들에 업데이트되는 값을 결정하는 뉴로모픽 시스템.
  21. 제20항에 있어서,
    상기 뉴로모픽 시스템은
    상기 복수 개의 뉴런 회로들 중 제1 뉴런 회로가 스파이크가 발화하는 경우, 상기 발화된 스파이크에 대응하는 제1 디지털 펄스의 폴링 에지(falling edge)에서 상기 제1 뉴런 회로에 대응되는 시냅스 회로의 라이트 라인(Write Line; WL)을 인에이블(enable)하는 뉴로모픽 시스템.
  22. 제21항에 있어서,
    상기 STDP 로직 회로는
    상기 제1 디지털 펄스의 폴링 에지(falling edge)에서 바라본 제2 뉴런의 제2 디지털 펄스의 값을 기초로, 상기 제1 뉴런 회로에 대응되는 시냅스 회로에 업데이트되는 값을 결정하는 뉴로모픽 시스템.
  23. 제22항에 있어서,
    상기 STDP 로직 회로는
    상기 제1 디지털 펄스가 상기 제2 디지털 펄스보다 앞서는 경우, 시냅틱 웨이트를 강화하는 값을 상기 업데이트되는 값으로 결정하는 뉴로모픽 시스템.
  24. 제22항에 있어서,
    상기 STDP 로직 회로는
    상기 제2 디지털 펄스가 상기 제1 디지털 펄스보다 앞서는 경우, 상기 시냅틱 웨이트를 약화하는 값을 상기 업데이트되는 값으로 결정하는 뉴로모픽 시스템.
  25. 제22항에 있어서,
    상기 STDP 로직 회로는
    상기 제1 디지털 펄스의 폴링 에지(falling edge)에서 영('0')이 감지되는 경우, 상기 제1 뉴런 회로에 대응되는 시냅스 회로의 값을 그대로 유지하도록 결정하는 뉴로모픽 시스템.
  26. 제12항에 있어서,
    상기 인코더는
    상기 디지털 펄스에 따라 상기 시냅스 회로에 업데이트되는 값을 전달하는 뉴로모픽 시스템.
KR1020140016336A 2013-06-10 2014-02-13 시냅스 어레이, 펄스 쉐이퍼 회로 및 이들을 포함하는 뉴로모픽 시스템 KR102382172B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410185178.8A CN104240753B (zh) 2013-06-10 2014-05-04 突触阵列、脉冲整形电路和神经形态系统
EP14169845.6A EP2814036B1 (en) 2013-06-10 2014-05-26 Synapse array, pulse shaper circuit and neuromorphic system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130065669 2013-06-10
KR1020130065669 2013-06-10

Publications (2)

Publication Number Publication Date
KR20140144130A true KR20140144130A (ko) 2014-12-18
KR102382172B1 KR102382172B1 (ko) 2022-04-05

Family

ID=52006330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140016336A KR102382172B1 (ko) 2013-06-10 2014-02-13 시냅스 어레이, 펄스 쉐이퍼 회로 및 이들을 포함하는 뉴로모픽 시스템

Country Status (2)

Country Link
US (1) US9418333B2 (ko)
KR (1) KR102382172B1 (ko)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180093615A (ko) 2017-02-14 2018-08-22 한국과학기술연구원 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로 및 이를 포함하는 뉴로모르픽 시스템, 이의 제어 방법
WO2019050290A1 (ko) * 2017-09-06 2019-03-14 순천대학교 산학협력단 인공 신경 회로, 인공 신경 시스템, 및 인공 신경 회로의 제조 방법
KR20190051766A (ko) * 2017-11-06 2019-05-15 삼성전자주식회사 시냅스 가중치 학습을 위한 뉴런 회로, 시스템 및 방법
KR20190106185A (ko) * 2018-03-08 2019-09-18 포항공과대학교 산학협력단 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템
KR20190118096A (ko) * 2018-04-09 2019-10-17 한국전자통신연구원 방사선원을 포함하는 스파이크 뉴럴 네트워크 회로
KR20190136291A (ko) * 2018-05-30 2019-12-10 포항공과대학교 산학협력단 멀티 레벨의 컨덕턴스를 가지는 뉴로모픽 시냅스 장치 및 이의 동작 방법
KR20200026588A (ko) * 2018-09-03 2020-03-11 삼성전자주식회사 뉴로모픽 장치 및 뉴로모픽 장치에서 멀티-비트 뉴로모픽 연산을 처리하는 방법
KR20200026586A (ko) * 2018-09-03 2020-03-11 삼성전자주식회사 2차원 어레이 기반 뉴로모픽 프로세서 및 그 동작 방법
KR20200058196A (ko) * 2018-11-19 2020-05-27 포항공과대학교 산학협력단 이진 신경망에서의 저항성 메모리 기반 배치 정규화 장치
KR20200060204A (ko) * 2018-11-20 2020-05-29 한국전자통신연구원 조건적 바이어스 전류에 의해 작동되는 비교기를 포함하는 스파이크 뉴럴 네트워크 회로
KR20200068387A (ko) * 2018-12-05 2020-06-15 광주과학기술원 Stdp 학습 하드웨어
KR20200096808A (ko) * 2018-01-03 2020-08-13 실리콘 스토리지 테크놀로지 인크 딥 러닝 인공 신경망에서의 아날로그 비휘발성 메모리를 위한 프로그램 가능 뉴런
KR20210022982A (ko) 2019-08-21 2021-03-04 연세대학교 산학협력단 멀티 mac 동작을 수행하는 뉴로모픽 시스템 및 그 방법
KR20210096327A (ko) * 2016-03-18 2021-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 사용한 시스템
US11861483B2 (en) 2018-11-20 2024-01-02 Electronics And Telecommunications Research Institute Spike neural network circuit including comparator operated by conditional bias current

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418333B2 (en) * 2013-06-10 2016-08-16 Samsung Electronics Co., Ltd. Synapse array, pulse shaper circuit and neuromorphic system
US9195903B2 (en) * 2014-04-29 2015-11-24 International Business Machines Corporation Extracting salient features from video using a neurosynaptic system
US9373058B2 (en) 2014-05-29 2016-06-21 International Business Machines Corporation Scene understanding using a neurosynaptic system
US10115054B2 (en) 2014-07-02 2018-10-30 International Business Machines Corporation Classifying features using a neurosynaptic system
CN107273973B (zh) 2015-10-23 2022-07-05 株式会社半导体能源研究所 半导体装置及电子设备
US10310537B2 (en) 2016-06-14 2019-06-04 The Regents Of The University Of Michigan Variation-tolerant voltage reference
US10285590B2 (en) 2016-06-14 2019-05-14 The Regents Of The University Of Michigan Intraocular pressure sensor with improved voltage reference circuit
US11281963B2 (en) 2016-09-26 2022-03-22 Intel Corporation Programmable neuron core with on-chip learning and stochastic time step control
US10090047B2 (en) * 2016-11-09 2018-10-02 International Business Machines Corporation Memory cell structure
WO2018133570A1 (zh) * 2017-01-20 2018-07-26 清华大学 自适应阈值神经元信息处理方法、自适应泄漏值神经元信息处理方法、系统、计算机设备及可读存储介质
KR20180120511A (ko) * 2017-04-27 2018-11-06 에스케이하이닉스 주식회사 전달 함수 회로들을 가진 시냅스 어레이를 포함하는 뉴로모픽 소자
JP7216436B2 (ja) * 2018-03-30 2023-02-01 国立大学法人東北大学 ニューラルネットワーク回路装置
FR3083896B1 (fr) * 2018-07-12 2021-01-08 Commissariat Energie Atomique Circuit neuromorphique impulsionnel implementant un neurone formel
US10726331B1 (en) * 2019-08-26 2020-07-28 International Business Machines Corporation Neural network circuits providing early integration before analog-to-digital conversion
JP7383528B2 (ja) * 2020-03-03 2023-11-20 株式会社東芝 スパイキングニューラルネットワーク装置およびスパイキングニューラルネットワーク装置の学習方法
JP6899024B1 (ja) * 2020-06-11 2021-07-07 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型シナプスアレイ装置
TWI740549B (zh) 2020-06-22 2021-09-21 財團法人工業技術研究院 記憶體內運算胞

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120136015A (ko) * 2011-06-08 2012-12-18 삼성전자주식회사 Ｓｔｄｐ 기능 셀을 위한 시냅스, ｓｔｄｐ 기능 셀 및 ｓｔｄｐ 기능 셀을 이용한 뉴로모픽 회로

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4874963A (en) 1988-02-11 1989-10-17 Bell Communications Research, Inc. Neuromorphic learning networks
IT1244910B (it) 1991-01-31 1994-09-13 Texas Instruments Italia Spa Cella convertitrice tensione-corrente, regolabile, realizzata mediante uno stadio differenziale, a transistori mos. in particolare per formare sinapsi di reti neuroniche e combinazione di tali celle per formare il corredo di sinapsi di un nucleo neuronico.
JPH0581229A (ja) 1991-09-24 1993-04-02 Ricoh Co Ltd 信号処理回路網
JPH05108594A (ja) 1991-10-16 1993-04-30 Ricoh Co Ltd 信号処理装置
JPH05233586A (ja) 1992-02-25 1993-09-10 Mitsubishi Electric Corp デジタル神経回路およびその駆動方法
KR970007006B1 (ko) 1993-08-31 1997-05-01 한국전자통신연구원 인공 신경 회로와 패턴 분리 및 인식용 발진 신경 망의 구조
JPH08129540A (ja) 1994-10-31 1996-05-21 Ricoh Co Ltd カオスニューロン素子及びこれを用いたニューラルネットワーク
US6507828B1 (en) 1998-06-19 2003-01-14 Jason Leonard Neuron circuit and related techniques
US6242988B1 (en) 1999-09-29 2001-06-05 Lucent Technologies Inc. Spiking neuron circuit
ATE429085T1 (de) * 2000-08-24 2009-05-15 Continental Automotive Gmbh Empfangssystem mit antennendiversität
US6501294B2 (en) 2001-04-26 2002-12-31 International Business Machines Corporation Neuron circuit
JP2003223790A (ja) 2001-11-26 2003-08-08 Eng Kk シナプス素子およびそれを含む集積回路装置
JP4997495B2 (ja) 2006-03-06 2012-08-08 国立大学法人東京工業大学 神経等価回路、シナプス等価回路及び神経細胞体等価回路
US9092736B2 (en) 2010-07-07 2015-07-28 Qualcomm Incorporated Communication and synapse training method and hardware for biologically inspired networks
US8473439B2 (en) 2010-12-08 2013-06-25 International Business Machines Corporation Integrate and fire electronic neurons
US8856055B2 (en) 2011-04-08 2014-10-07 International Business Machines Corporation Reconfigurable and customizable general-purpose circuits for neural networks
KR101838560B1 (ko) * 2011-07-27 2018-03-15 삼성전자주식회사 뉴로모픽 칩에서 스파이크 이벤트를 송수신하는 송수신 장치 및 방법
US20140258194A1 (en) * 2013-03-08 2014-09-11 Qualcomm Incorporated Generic method for designing spike-timing dependent plasticity (stdp) curves
KR102143225B1 (ko) * 2013-05-06 2020-08-11 삼성전자주식회사 뉴로모픽 칩의 스파이크 이벤트 정보 전송 방법 및 장치, 및 뉴로모픽 칩
KR102230784B1 (ko) * 2013-05-30 2021-03-23 삼성전자주식회사 Stdp 동작을 위한 시냅스 회로 및 시냅스 회로를 포함하는 뉴로모픽 시스템
US9418333B2 (en) * 2013-06-10 2016-08-16 Samsung Electronics Co., Ltd. Synapse array, pulse shaper circuit and neuromorphic system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120136015A (ko) * 2011-06-08 2012-12-18 삼성전자주식회사 Ｓｔｄｐ 기능 셀을 위한 시냅스, ｓｔｄｐ 기능 셀 및 ｓｔｄｐ 기능 셀을 이용한 뉴로모픽 회로

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11636883B2 (en) 2016-03-18 2023-04-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and system using the same
KR20210096327A (ko) * 2016-03-18 2021-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 사용한 시스템
KR20180093615A (ko) 2017-02-14 2018-08-22 한국과학기술연구원 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로 및 이를 포함하는 뉴로모르픽 시스템, 이의 제어 방법
WO2019050290A1 (ko) * 2017-09-06 2019-03-14 순천대학교 산학협력단 인공 신경 회로, 인공 신경 시스템, 및 인공 신경 회로의 제조 방법
KR20190027252A (ko) * 2017-09-06 2019-03-14 순천대학교 산학협력단 인공 신경 회로, 인공 신경 시스템, 및 인공 신경 회로의 제조 방법
KR20190051766A (ko) * 2017-11-06 2019-05-15 삼성전자주식회사 시냅스 가중치 학습을 위한 뉴런 회로, 시스템 및 방법
KR20200096808A (ko) * 2018-01-03 2020-08-13 실리콘 스토리지 테크놀로지 인크 딥 러닝 인공 신경망에서의 아날로그 비휘발성 메모리를 위한 프로그램 가능 뉴런
KR20190106185A (ko) * 2018-03-08 2019-09-18 포항공과대학교 산학협력단 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템
KR20190118096A (ko) * 2018-04-09 2019-10-17 한국전자통신연구원 방사선원을 포함하는 스파이크 뉴럴 네트워크 회로
KR20190136291A (ko) * 2018-05-30 2019-12-10 포항공과대학교 산학협력단 멀티 레벨의 컨덕턴스를 가지는 뉴로모픽 시냅스 장치 및 이의 동작 방법
KR20200026586A (ko) * 2018-09-03 2020-03-11 삼성전자주식회사 2차원 어레이 기반 뉴로모픽 프로세서 및 그 동작 방법
KR20200026588A (ko) * 2018-09-03 2020-03-11 삼성전자주식회사 뉴로모픽 장치 및 뉴로모픽 장치에서 멀티-비트 뉴로모픽 연산을 처리하는 방법
US11663451B2 (en) 2018-09-03 2023-05-30 Samsung Electronics Co., Ltd. Two-dimensional array-based neuromorphic processor and implementing method
US11868870B2 (en) 2018-09-03 2024-01-09 Samsung Electronics Co., Ltd. Neuromorphic method and apparatus with multi-bit neuromorphic operation
US11868874B2 (en) 2018-09-03 2024-01-09 Samsung Electronics Co., Ltd. Two-dimensional array-based neuromorphic processor and implementing method
KR20200058196A (ko) * 2018-11-19 2020-05-27 포항공과대학교 산학협력단 이진 신경망에서의 저항성 메모리 기반 배치 정규화 장치
KR20200060204A (ko) * 2018-11-20 2020-05-29 한국전자통신연구원 조건적 바이어스 전류에 의해 작동되는 비교기를 포함하는 스파이크 뉴럴 네트워크 회로
US11861483B2 (en) 2018-11-20 2024-01-02 Electronics And Telecommunications Research Institute Spike neural network circuit including comparator operated by conditional bias current
KR20200068387A (ko) * 2018-12-05 2020-06-15 광주과학기술원 Stdp 학습 하드웨어
KR20210022982A (ko) 2019-08-21 2021-03-04 연세대학교 산학협력단 멀티 mac 동작을 수행하는 뉴로모픽 시스템 및 그 방법

Also Published As

Publication number Publication date
US20140365416A1 (en) 2014-12-11
US9418333B2 (en) 2016-08-16
KR102382172B1 (ko) 2022-04-05

Similar Documents

Publication Publication Date Title
KR102382172B1 (ko) 시냅스 어레이, 펄스 쉐이퍼 회로 및 이들을 포함하는 뉴로모픽 시스템
EP2814036B1 (en) Synapse array, pulse shaper circuit and neuromorphic system
US11232345B2 (en) Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices
US10949735B2 (en) Artificial neuron apparatus
KR102230784B1 (ko) Stdp 동작을 위한 시냅스 회로 및 시냅스 회로를 포함하는 뉴로모픽 시스템
JP5907512B2 (ja) 時空パターンを記憶する方法、そのためのシステム、およびコンピュータ・プログラム
US10713562B2 (en) Neuromorphic memory circuit
US8606732B2 (en) Methods and systems for reward-modulated spike-timing-dependent-plasticity
JP5963315B2 (ja) シミュレーションを使用して学習されるシナプス重みを用いるニューロモーフィック／シナプトロニック・スパイキング・ニューラル・ネットワークのための方法、デバイス、および回路
US4518866A (en) Method of and circuit for simulating neurons
US10366326B2 (en) Unit having an artificial neuron and a memristor
US20120084240A1 (en) Phase change memory synaptronic circuit for spiking computation, association and recall
JP2016538632A (ja) 教師あり学習を使用してクラスにタグ付けするための方法および装置
KR20160076520A (ko) 인과적 현출성 시간 추론
JP2016522495A (ja) スパイキングネットワークの効率的なハードウェア実装
KR20160084401A (ko) 스파이킹 뉴럴 네트워크들에서 리플레이를 사용한 시냅스 학습의 구현
US20200167638A1 (en) Circuit neuronal apte à mettre en oeuvre un apprentissage synaptique
Bichler et al. Design exploration methodology for memristor-based spiking neuromorphic architectures with the Xnet event-driven simulator
KR20160076531A (ko) 다차원 범위에 걸쳐 분리가능한 서브 시스템들을 포함하는 시스템의 평가
KR101782760B1 (ko) 시냅스 지연의 동적 할당 및 검사
JP2017515207A (ja) 可塑性シナプス管理
JP6096388B2 (ja) ニューラルネットワークモデルにおけるドップラー効果処理
Woźniak et al. Neuromorphic architecture with 1M memristive synapses for detection of weakly correlated inputs
CN114169511B (zh) 一种基于实物忆阻器的联想记忆电路及方法
US20170372194A1 (en) Neuromorphic architecture with multiple coupled neurons using internal state neuron information

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant