JP2017515207A - 可塑性シナプス管理 - Google Patents

Abstract

ニューラルネットワーク内のシナプス可塑性を管理するための方法は、シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに変換することを含む。本方法はまた、シナプスの第２のセットを固定シナプスタイプから可塑性シナプスタイプに変換することを含み得る。

Description

[0001]本開示のいくつかの態様は、一般にニューラルシステムエンジニアリングに関し、より詳細には、可塑性シナプスを管理するシステムおよび方法に関する。

[0002]人工ニューロン（すなわち、ニューロンモデル）の相互結合されたグループを備え得る人工ニューラルネットワークは、計算デバイスであるか、または計算デバイスによって実行される方法を表す。人工ニューラルネットワークは、生物学的ニューラルネットワークにおける対応する構造および／または機能を有し得る。しかしながら、人工ニューラルネットワークは、従来の計算技法が厄介、実行不可能または不適切であるいくつかの適用例に革新的で有用な計算技法を提供することができる。人工ニューラルネットワークは観測から関数を推測することができるので、そのようなネットワークは、タスクまたはデータの複雑さが従来の技法による関数の設計を煩わしくする用途において、特に有用である。したがって、固定シナプスおよび可塑性シナプスの使用を改善し得るニューロモーフィック受信機を提供することが望ましい。

[0003]本開示の一態様では、ニューラルネットワーク内のシナプス可塑性を管理するための方法が開示される。本方法は、シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに変換すること、および／またはシナプスの第２のセットを固定シナプスタイプから可塑性シナプスタイプに変換することを含む。

[0004]本開示の別の態様は、システムのために定義された可塑性シナプスタイプの数を決定するための手段を含む装置を対象とする。本装置はまた、シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに変換するための手段、および／またはシナプスの第２のセットを固定シナプスタイプから可塑性シナプスタイプに変換するための手段を含む。

[0005]本開示の別の態様では、非一時的コンピュータ可読媒体を有するニューラルネットワーク内のシナプス可塑性を管理するためのコンピュータプログラム製品が開示される。本コンピュータ可読媒体は、プロセッサによって実行されると、プロセッサに、シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに変換する動作、および／またはシナプスの第２のセットを固定シナプスタイプから可塑性シナプスタイプに変換する動作を実行させる、非一時的プログラムコードを記録する。

[0006]本開示の別の態様は、メモリと、メモリに結合された少なくとも１つのプロセッサとを有するニューラルネットワークを対象とする。本プロセッサは、シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに変換する、および／またはシナプスの第２のセットを固定シナプスタイプから可塑性シナプスタイプに変換するように構成される。

[0007]開示の追加の特徴および利点は、以下で説明される。この開示は、本開示と同じ目的を実行するための他の構造を修正または設計するための基礎として容易に変更され得ることが、当業者によって理解されるべきである。また、添付の特許請求の範囲に記載されるように、そのような等価な構成は本開示の教示から逸脱しないことが、当業者によって理解されるべきである。本開示の特徴と考えられる新規な特徴は、その構成と動作の方法との両方に関して、さらなる目的および利点とともに、添付の図面と関連して考慮されるとき以下の説明からより良く理解されるであろう。しかしながら、図面の各々は単に例示および説明の目的のために提供されているにすぎず、本開示の制限の定義として意図されていないことが、明確には理解されるべきである。

[0008]本開示の特徴、性質、および利点は、同様の参照文字が全体を通して相応して識別する図面を考慮した場合、以下に示される詳細な説明から、より明らかになるだろう。

[0009]本開示のいくつかの態様によるニューロンの例示的なネットワークを示す図。 [0010]本開示のいくつかの態様による、計算ネットワーク（ニューラルシステムまたはニューラルネットワーク）の処理ユニット（ニューロン）の一例を示す図。 [0011]本開示のいくつかの態様によるスパイクタイミング依存可塑性（ＳＴＤＰ）曲線の一例を示す図。 [0012]本開示のいくつかの態様による、ニューロンモデルの挙動を定義するための正レジームおよび負レジームの一例を示す図。 [0013]本開示の態様による、ニューラルネットワークの例を示す図。 本開示の態様による、ニューラルネットワークの例を示す図。 本開示の態様による、ニューラルネットワークの例を示す図。 本開示の態様による、ニューラルネットワークの例を示す図。 [0014]本開示のある態様による、汎用プロセッサを使用してニューラルネットワークを設計することの例示的な実装形態を示す図。 [0015]本開示のいくつかの態様による、メモリが個々の分散処理ユニットとインターフェースされ得るニューラルネットワークを設計する例示的な実装形態を示す図。 [0016]本開示のいくつかの態様による、分散メモリおよび分散処理ユニットに基づいてニューラルネットワークを設計する例示的な実装形態を示す図。 [0017]本開示のいくつかの態様による、ニューラルネットワークの例示的な実装形態を示す図。 [0018]本開示のある態様による、シナプスタイプを変換するための方法を示すブロック図。

[0019]添付の図面に関連して以下に示される詳細な説明は、様々な構成の説明として意図されたものであり、本明細書において説明される概念が実現され得る唯一の構成を表すことを意図されるものではない。詳細な説明は、様々な概念の完全な理解を提供する目的で、具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしで実施され得ることは、当業者にとっては明らかであろう。いくつかの事例では、よく知られている構造および構成要素が、そのような概念を曖昧にするのを避けるために、ブロック図形式で示される。

[0020]本教示に基づいて、本開示の範囲は、本開示の任意の他の態様とは無関係に実装されるにせよ、本開示の任意の他の態様と組み合わされるにせよ、本開示のいかなる態様をもカバーするものであることを、当業者なら諒解されたい。たとえば、記載される態様をいくつ使用しても、装置は実装され得、または方法は実施され得る。さらに、本開示の範囲は、記載される本開示の様々な態様に加えてまたはそれらの態様以外に、他の構造、機能、または構造および機能を使用して実施されるそのような装置または方法をカバーするものとする。開示する本開示のいずれの態様も、請求項の１つまたは複数の要素によって実施され得ることを理解されたい。

[0021]「例示的」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用される。「例示的」として本明細書で説明するいかなる態様も、必ずしも他の態様よりも好ましいまたは有利であると解釈されるべきであるとは限らない。

[0022]本明細書では特定の態様について説明するが、これらの態様の多くの変形および置換は本開示の範囲内に入る。好ましい態様のいくつかの利益および利点が説明されるが、本開示の範囲は特定の利益、使用、または目的に限定されるものではない。むしろ、本開示の態様は、様々な技術、システム構成、ネットワーク、およびプロトコルに広く適用可能であるものとし、そのうちのいくつかを例として図および好ましい態様についての以下の説明で示す。発明を実施するための形態および図面は、本開示を限定するものではなく説明するものにすぎず、本開示の範囲は添付の特許請求の範囲およびそれの均等物によって定義される。
例示的なニューラルシステム、トレーニングおよび動作
[0023]図１は、本開示のいくつかの態様による、複数のレベルのニューロンをもつ例示的な人工ニューラルシステム１００を示す。ニューラルシステム１００は、シナプス結合のネットワーク１０４（すなわち、フィードフォワード結合）を介してニューロンの別のレベル１０６に結合されたニューロンのあるレベル１０２を有し得る。簡単のために、図１には２つのレベルのニューロンのみが示されているが、ニューラルシステムには、より少ないまたはより多くのレベルのニューロンが存在し得る。ニューロンのいくつかは、ラテラル結合を介して同じ層の他のニューロンに結合し得ることに留意されたい。さらに、ニューロンのいくつかは、フィードバック結合を介して前の層のニューロンに戻る形で結合し得る。

[0024]図１に示すように、レベル１０２における各ニューロンは、前のレベル（図１に図示せず）のニューロンによって生成され得る入力信号１０８を受信し得る。信号１０８は、レベル１０２のニューロンの入力電流を表し得る。この電流は、膜電位を充電するためにニューロン膜上に蓄積され得る。膜電位がそれのしきい値に達すると、ニューロンは、発火し、ニューロンの次のレベル（たとえば、レベル１０６）に転送されるべき出力スパイクを生成し得る。いくつかのモデリング手法では、ニューロンは、信号をニューロンの次のレベルに継続的に転送し得る。この信号は、典型的には膜電位の関数である。そのような挙動は、以下で説明するものなどのアナログおよびデジタル実装形態を含むハードウェアおよび／またはソフトウェアでエミュレートまたはシミュレートされ得る。

[0025]生物学的ニューロンでは、ニューロンが発火するときに生成される出力スパイクは、活動電位と呼ばれる。電気信号は、約１００ｍＶの振幅と約１ｍｓの持続時間とを有する比較的急速で、一時的な神経インパルスである。一連の結合されたニューロンを有するニューラルシステムの特定の実施形態（たとえば、図１におけるあるレベルのニューロンから別のレベルのニューロンへのスパイクの転送）では、あらゆる活動電位が基本的に同じ振幅と持続時間とを有するので、信号における情報は、振幅によってではなく、スパイクの周波数および数、またはスパイクの時間によってのみ表され得る。活動電位によって搬送される情報は、スパイク、スパイクしたニューロン、および他の１つまたは複数のスパイクに対するスパイクの時間によって決定され得る。以下で説明するように、スパイクの重要性は、ニューロン間の接続に適用される重みによって決定され得る。

[0026]図１に示されるように、ニューロンのあるレベルから別のレベルへのスパイクの移動は、シナプス結合（または、単純に「シナプス」）１０４のネットワークを介して達成され得る。シナプス１０４に関して、レベル１０２のニューロンはシナプス前ニューロンと考えられ得、レベル１０６のニューロンはシナプス後ニューロンと考えられ得る。シナプス１０４は、レベル１０２のニューロンから出力信号（すなわち、スパイク）を受信して、調整可能なシナプスの重み

に応じてそれらの信号をスケーリングすることができ、上式で、Ｐはレベル１０２のニューロンとレベル１０６のニューロンとの間のシナプス結合の総数であり、ｉはニューロンレベルの指標である。図１の例では、ｉはニューロンレベル１０２を表し、ｉ＋１は、ニューロンレベル１０６を表す。さらに、スケーリングされた信号は、レベル１０６における各ニューロンの入力信号として合成され得る。レベル１０６におけるあらゆるニューロンは、対応する合成された入力信号に基づいて、出力スパイク１１０を生成し得る。出力スパイク１１０は、シナプス結合の別のネットワーク（図１には図示せず）を使用して、別のレベルのニューロンに転送され得る。

[0027]生物学的シナプスは、シナプス後ニューロンにおける興奮性活動または抑制性（過分極化）活動のいずれかを調停することができ、ニューロン信号を増幅する役目を果たすことができる。興奮性信号は、膜電位を脱分極する（すなわち、静止電位に対して膜電位を増加させる）。しきい値を超えて膜電位を脱分極するために十分な興奮性信号が一定の時間期間内に受信された場合、シナプス後ニューロンに活動電位が生じる。対照的に、抑制性信号は一般に、膜電位を過分極する（すなわち、低下させる）。抑制性信号は、十分に強い場合、興奮性信号のすべてを相殺し、膜電位がしきい値に達するのを防止することができる。シナプス興奮を相殺することに加えて、シナプス抑制は、自然に活発なニューロンに対して強力な制御を行うことができる。自然に活発なニューロンは、たとえば、それのダイナミクスまたはフィードバックに起因するさらなる入力なしにスパイクするニューロンを指す。これらのニューロンにおける活動電位の自然な生成を抑圧することによって、シナプス抑制は、一般にスカルプチャリングと呼ばれる、ニューロンの発火のパターンを形成することができる。様々なシナプス１０４は、望まれる挙動に応じて、興奮性シナプスまたは抑制性シナプスの任意の組合せとして働き得る。

[0028]ニューラルシステム１００は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス（ＰＬＤ）、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、プロセッサによって実行されるソフトウェアモジュール、またはそれらの任意の組合せによってエミュレートされ得る。ニューラルシステム１００は、たとえば画像およびパターン認識、機械学習、モータ制御、および似ているなど、かなりの適用範囲において利用され得る。ニューラルシステム１００における各ニューロンは、ニューロン回路として実装され得る。出力スパイクを開始するしきい値まで充電されるニューロン膜は、たとえば、そこを通って流れる電流を積分するキャパシタとして実装され得る。

[0029]一態様では、キャパシタは、ニューロン回路の電流積分デバイスとして除去され得、その代わりにより小さいメモリスタ（memristor）要素が使用され得る。この手法は、ニューロン回路において、ならびにかさばるキャパシタが電流積分器として利用される様々な他の適用例において適用され得る。さらに、シナプス１０４の各々は、メモリスタ要素に基づいて実装され得、シナプス重みの変化は、メモリスタ抵抗の変化に関係し得る。ナノメートルの特徴サイズのメモリスタを用いると、ニューロン回路およびシナプスの面積が大幅に低減され得、それによって、大規模なニューラルシステムハードウェア実装形態の実装がより実用的になり得る。

[0030]ニューラルシステム１００をエミュレートするニューラルプロセッサの機能は、ニューロン間の結合の強さを制御し得る、シナプス結合の重みに依存し得る。シナプス重みは、パワーダウン後にプロセッサの機能を維持するために、不揮発性メモリに記憶され得る。一態様では、シナプス重みメモリは、主たるニューラルプロセッサチップとは別個の外部チップ上に実装され得る。シナプス重みメモリは、交換可能メモリカードとしてニューラルプロセッサチップとは別個にパッケージ化され得る。これは、ニューラルプロセッサに多様な機能を提供することができ、特定の機能は、ニューラルプロセッサに現在取り付けられているメモリカードに記憶されたシナプス重みに基づき得る。

[0031]図２は、本開示のいくつかの態様による、計算ネットワーク（たとえば、ニューラルシステムまたはニューラルネットワーク）の処理ユニット（たとえば、ニューロンまたはニューロン回路）２０２の例示的な図２００を示す。たとえば、ニューロン２０２は、図１のレベル１０２のニューロンおよび１０６のニューロンのうちのいずれかに対応し得る。ニューロン２０２は、ニューラルシステムの外部にある信号、または同じニューラルシステムの他のニューロンによって生成された信号、またはその両方であり得る、複数の入力信号２０４₁〜２０４_Nを受信し得る。入力信号は、電流、コンダクタンス、電圧、実数値および／または複素数値であり得る。入力信号は、固定小数点表現または浮動小数点表現をもつ数値を備え得る。これらの入力信号は、調整可能なシナプス重み２０６₁〜２０６_N（ｗ₁〜ｗ_N）に従って信号をスケーリングするシナプス結合を通してニューロン２０２に伝えられ得、Ｎはニューロン２０２の入力接続の総数であり得る。

[0032]ニューロン２０２は、スケーリングされた入力信号を合成し、合成された、スケーリングされた入力を使用して、出力信号２０８（すなわち、信号ｙ）を生成し得る。出力信号２０８は、電流、コンダクタンス、電圧、実数値および／または複素数値であり得る。出力信号は、固定小数点表現または浮動小数点表現をもつ数値であり得る。出力信号２０８は、次いで、同じニューラルシステムの他のニューロンへの入力信号として、または同じニューロン２０２への入力信号として、またはニューラルシステムの出力として伝達され得る。

[0033]処理ユニット（ニューロン）２０２は電気回路によってエミュレートされ得、それの入力接続および出力接続は、シナプス回路をもつ電気接続によってエミュレートされ得る。処理ユニット２０２ならびにそれの入力接続および出力接続はまた、ソフトウェアコードによってエミュレートされ得る。処理ユニット２０２はまた、電気回路によってエミュレートされ得るが、それの入力接続および出力接続はソフトウェアコードによってエミュレートされ得る。一態様では、計算ネットワーク中の処理ユニット２０２はアナログ電気回路であり得る。別の態様では、処理ユニット２０２はデジタル電気回路であり得る。さらに別の態様では、処理ユニット２０２は、アナログ構成要素とデジタル構成要素の両方をもつ混合信号電気回路であり得る。計算ネットワークは、上述の形態のいずれかにおける処理ユニットを含み得る。そのような処理ユニットを使用した計算ネットワーク（ニューラルシステムまたはニューラルネットワーク）は、たとえば画像およびパターン認識、機械学習、モータ制御など、かなりの適用範囲において利用され得る。

[0034]ニューラルネットワークをトレーニングする過程で、シナプス重み（たとえば、図１の重み

および／または図２の重み２０６₁〜２０６_N）がランダム値により初期化され得、学習ルールに従って増加または減少し得る。学習ルールの例は、これに限定されないが、スパイクタイミング依存可塑性（ＳＴＤＰ）学習ルール、Ｈｅｂｂ則、Ｏｊａ則、Ｂｉｅｎｅｎｓｔｏｃｋ−Ｃｏｐｐｅｒ−Ｍｕｎｒｏ（ＢＣＭ）則等を含むことを当業者は理解するだろう。いくつかの態様では、重みは、２つの値のうちの１つに安定または収束し得る（すなわち、重みの双峰分布）。この効果が利用されて、シナプス重みごとのビット数を低減し、シナプス重みを記憶するメモリとの間の読取りおよび書込みの速度を上げ、シナプスメモリの電力および／またはプロセッサ消費量を低減し得る。
シナプスタイプ
[0035]ニューラルネットワークのハードウェアおよびソフトウェアモデルでは、シナプス関係機能の処理がシナプスタイプに基づき得る。シナプスタイプは、非塑性シナプス（non-plastic synapse）（重みおよび遅延の変化がない）、可塑性シナプス（重みが変化し得る）、構造遅延可塑性シナプス（重みおよび遅延が変化し得る）、完全可塑性シナプス（重み、遅延および結合性が変化し得る）、およびそれの変形（たとえば、遅延は変化し得るが、重みまたは結合性の変化はない）であり得る。複数のタイプの利点は、処理が再分割され得ることである。たとえば、非塑性シナプスは、可塑性機能を必要としないで実行される場合がある（またはそのような機能が完了するのを待つ）。同様に、遅延および重み可塑性は、一緒にまたは別々に、順にまたは並列に動作し得る動作に再分割され得る。異なるタイプのシナプスは、適用される異なる可塑性タイプの各々の異なるルックアップテーブルまたは式およびパラメータを有し得る。したがって、本方法は、シナプスのタイプについての関連する表、式、またはパラメータにアクセスする。

[0036]スパイクタイミング依存構造可塑性がシナプス可塑性とは無関係に実行され得るという事実のさらなる含意がある。構造可塑性は、重みの大きさに変化がない場合（たとえば、重みが最小値または最大値に達したか、あるいはそれが何らかの他の理由により変更されない場合）ｓ構造可塑性（すなわち、遅延量の変化）は前後スパイク時間差（pre-post spike time difference）の直接関数であり得ても実行され得る。代替的に、構造可塑性は、重み変化量に応じて、または重みもしくは重み変化の限界に関係する条件に基づいて設定され得る。たとえば、重み変化が生じたとき、または重みが最大値になるのではなく、重みがゼロに達した場合のみ、シナプス遅延が変化し得る。しかしながら、これらのプロセスが並列化され、メモリアクセスの数および重複を低減し得るように、独立した機能を有することが有利であり得る。
シナプス可塑性の決定
[0037]神経可塑性（または単に「可塑性」）は、脳内のニューロンおよびニューラルネットワークがそれらのシナプス結合と挙動とを新しい情報、感覚上の刺激、発展、損傷または機能不全に応答して変える能力である。可塑性は、生物学における学習および記憶にとって、また計算論的神経科学およびニューラルネットワークにとって重要である。（たとえば、Ｈｅｂｂ則理論による）シナプス可塑性、スパイクタイミング依存可塑性（ＳＴＤＰ）、非シナプス可塑性、活性依存可塑性、構造可塑性および恒常的可塑性など、様々な形の可塑性が研究されている。

[0038]ＳＴＤＰは、ニューロン間のシナプス結合の強さを調整する学習プロセスである。結合強度は、特定のニューロンの出力スパイクおよび受信入力スパイク（すなわち、活動電位）の相対的タイミングに基づいて調整される。ＳＴＤＰプロセスの下で、あるニューロンに対する入力スパイクが、平均して、そのニューロンの出力スパイクの直前に生じる傾向がある場合、長期増強（ＬＴＰ）が生じ得る。その場合、その特定の入力はいくらか強くなる。一方、入力スパイクが、平均して、出力スパイクの直後に生じる傾向がある場合、長期抑圧（ＬＴＤ）が生じ得る。その場合、その特定の入力はいくらか弱くなるので、「スパイクタイミング依存可塑性」と呼ばれる。したがって、シナプス後ニューロンの興奮の原因であり得る入力は、将来的に寄与する可能性がさらに高くなる一方、シナプス後スパイクの原因ではない入力は、将来的に寄与する可能性が低くなる。結合の初期セットのサブセットが残る一方で、その他の部分の影響がわずかなレベルまで低減されるまで、このプロセスは続く。

[0039]ニューロンは一般に出力スパイクを、それの入力の多くが短い期間内に生じる（すなわち、出力をもたらすのに十分な累積がある）ときに生成するので、通常残っている入力のサブセットは、時間的に相関する傾向のあった入力を含む。さらに、出力スパイクの前に生じる入力は強化されるので、最も早い十分に累積的な相関指示を提供する入力は結局、ニューロンへの最終入力となる。

[0040]ＳＴＤＰ学習ルールは、シナプス前ニューロンのスパイク時間ｔ_preとシナプス後ニューロンのスパイク時間ｔ_postとの間の時間差（すなわち、ｔ＝ｔ_post−ｔ_pre）に応じて、シナプス前ニューロンをシナプス後ニューロンに結合するシナプスのシナプス重みを効果的に適合させ得る。ＳＴＤＰの通常の公式化は、時間差が正である（シナプス前ニューロンがシナプス後ニューロンの前に発火する）場合にシナプス重みを増加させ（すなわち、シナプスを増強し）、時間差が負である（シナプス後ニューロンがシナプス前ニューロンの前に発火する）場合にシナプス重みを減少させる（すなわち、シナプスを抑制する）ことである。

[0041]ＳＴＤＰプロセスでは、経時的なシナプス重みの変化は通常、以下の式によって与えられるように、指数関数的減衰を使用して達成され得る。

ここで、ｋ₊およびｋ_-τ_sign(Δt)はそれぞれ、正の時間差および負の時間差の時間定数であり、ａ₊およびａ_-は対応するスケーリングの大きさであり、μは正の時間差および／または負の時間差に適用され得るオフセットである。

[0042]図３は、ＳＴＤＰによる、シナプス前スパイクおよびシナプス後スパイクの相対的タイミングに応じたシナプス重み変化の例示的な図３００を示す。シナプス前ニューロンがシナプス後ニューロンの前に発火する場合、グラフ３００の部分３０２に示すように、対応するシナプス重みは増加し得る。この重み増加は、シナプスのＬＴＰと呼ばれ得る。グラフ部分３０２から、シナプス前スパイク時間とシナプス後スパイク時間との間の時間差に応じて、ＬＴＰの量がほぼ指数関数的に減少し得ることが観測され得る。グラフ３００の部分３０４に示すように、発火の逆の順序は、シナプス重みを減少させ、シナプスのＬＴＤをもたらし得る。

[0043]図３のグラフ３００に示すように、ＳＴＤＰグラフのＬＴＰ（原因）部分３０２に負のオフセットμが適用され得る。ｘ軸の交差３０６のポイント（ｙ＝０）は、層ｉ−１からの原因入力の相関を考慮して、最大タイムラグと一致するように構成され得る。フレームベースの入力（すなわち、スパイクまたはパルスを備える特定の持続時間のフレームの形態である入力）の場合、オフセット値μは、フレーム境界を反映するように計算され得る。直接的にシナプス後電位によってモデル化されるように、またはニューラル状態に対する影響の点で、フレームにおける第１の入力スパイク（パルス）が経時的に減衰することが考慮され得る。フレームにおける第２の入力スパイク（パルス）が特定の時間フレームの相関したまたは関連したものと考えられる場合、フレームの前および後の関連する時間は、その時間フレーム境界で分離され、関連する時間の値が異なり得る（たとえば、１つのフレームよりも大きい場合は負、１つのフレームよりも小さい場合は正）ように、ＳＴＤＰ曲線の１つまたは複数の部分をオフセットすることによって、可塑性の点で別様に扱われ得る。たとえば、曲線が、フレーム時間よりも大きい前後の時間で実際にゼロよりも下になり、結果的にＬＴＰの代わりにＬＴＤの一部であるようにＬＴＰをオフセットするために負のオフセットμが設定され得る。
ニューロンモデルおよび演算
[0044]有用なスパイキングニューロンモデルを設計するための一般的原理がいくつかある。良いニューロンモデルは、２つの計算レジーム、すなわち、一致検出および関数計算の点で豊かな潜在的挙動を有し得る。その上、良いニューロンモデルは、時間コーディングを可能にするための２つの要素を有する必要がある：入力の到着時間は出力時間に影響を与え、一致検出は狭い時間ウィンドウを有し得る。最終的に、計算上魅力的であるために、良いニューロンモデルは、連続時間に閉形式解と、ニアアトラクター（near attractor）と鞍点とを含む安定した挙動とを有し得る。言い換えれば、有用なニューロンモデルは、実用的なニューロンモデルであり、豊かで、現実的で、生物学的に一貫した挙動をモデル化するために使用され得、神経回路のエンジニアリングとリバースエンジニアリングの両方を行うために使用され得るニューロンモデルである。

[0045]ニューロンモデルは事象、たとえば入力の到着、出力スパイク、または内部的であるか外部的であるかを問わず他の事象に依存し得る。豊かな挙動レパートリーを実現するために、複雑な挙動を示すことができる状態機械が望まれ得る。入力寄与（ある場合）とは別個の事象の発生自体が状態機械に影響を与え、事象の後のダイナミクスを制限し得る場合、システムの将来の状態は、単なる状態および入力の関数ではなく、むしろ状態、事象および入力の関数である。

[0046]一態様では、ニューロンｎは、下記のダイナミクスによって決定される膜電圧ｖ_n（ｔ）によるスパイキングリーキー積分発火ニューロンとしてモデル化され得る。

ここでαおよびβは、パラメータであり、ｗ_m,nは、シナプス前ニューロンｍをシナプス後ニューロンｎに結合するシナプスのシナプス重みであり、ｙ_m（ｔ）は、ニューロンｎの細胞体に到着するまでΔｔ_m,nに従って樹状遅延または軸索遅延によって遅延し得るニューロンｍのスパイキング出力である。

[0047]シナプス後ニューロンへの十分な入力が達成された時間からシナプス後ニューロンが実際に発火する時間までの遅延があることに留意されたい。イジケヴィッチの単純モデルなど、動的スパイキングニューロンモデルでは、脱分極しきい値ｖ_tとピークスパイク電圧ｖ_peakとの間に差がある場合、時間遅延が生じ得る。たとえば、単純モデルでは、電圧および復元のための１対の微分方程式、すなわち、

によってニューロン細胞体ダイナミクス（neuron soma dynamics）が決定され得る。ここでｖは膜電位であり、ｕは、膜復元変数であり、ｋは、膜電位ｖの時間スケールを記述するパラメータであり、ａは、復元変数ｕの時間スケールを記述するパラメータであり、ｂは、膜電位ｖのしきい値下変動に対する復元変数ｕの感度を記述するパラメータであり、ｖ_rは、膜静止電位であり、Ｉは、シナプス電流であり、Ｃは、膜のキャパシタンスである。このモデルによれば、ニューロンはｖ＞ｖ_peakのときにスパイクすると定義される。
Ｈｕｎｚｉｎｇｅｒ Ｃｏｌｄモデル
[0048]Ｈｕｎｚｉｎｇｅｒ Ｃｏｌｄニューロンモデルは、豊かな様々な神経挙動を再生し得る最小二重レジームスパイキング線形動的モデルである。モデルの１次元または２次元の線形ダイナミクスは２つのレジームを有することができ、時間定数（および結合）はレジームに依存し得る。しきい値下レジームでは、時間定数は、慣例により負であり、一般に生物学的に一貫した線形方式で静止状態に細胞を戻す役目を果たすリーキーチャネルダイナミクスを表す。しきい値上レジームにおける時間定数は、慣例により正であり、一般にスパイク生成のレイテンシを生じさせる一方でスパイク状態に細胞を駆り立てる反リーキーチャネルダイナミクスを反映する。

[0049]図４に示すように、モデル４００のダイナミクスは２つの（またはそれよりも多くの）レジームに分割され得る。これらのレジームは、負のレジーム（ｎｅｇａｔｉｖｅ ｒｅｇｉｍｅ）４０２（ｌｅａｋｙ−ｉｎｔｅｇｒａｔｅ−ａｎｄ−ｆｉｒｅ（ＬＩＦ）ニューロンモデルと混同されないように、交換可能にＬＩＦレジームとも呼ばれる）、および正のレジーム（ｐｏｓｉｔｉｖｅ ｒｅｇｉｍｅ）４０４（ａｎｔｉ−ｌｅａｋｙ−ｉｎｔｅｇｒａｔｅ−ａｎｄ−ｆｉｒｅ（ＡＬＩＦ）ニューロンモデルと混同されないように、交換可能にＡＬＩＦレジームとも呼ばれる）と呼ばれ得る。負レジーム４０２では、状態は将来の事象の時点における静止（ｖ_-）の傾向がある。この負レジームでは、モデルは一般に、時間的入力検出特性と他のしきい値下挙動とを示す。正レジーム４０４では、状態はスパイキング事象（ｖ_s）の傾向がある。この正レジームでは、モデルは、後続の入力事象に応じてスパイクにレイテンシを生じさせるなどの計算特性を示す。事象の点からのダイナミクスの公式化およびこれら２つのレジームへのダイナミクスの分離は、モデルの基本的特性である。

[0050]線形二重レジーム２次元ダイナミクス（状態ｖおよびｕの場合）は、慣例により次のように定義され得る。

ここでｑ_ρおよびｒは、結合のための線形変換変数である。

[0051]シンボルρは、ダイナミクスレジームを示すためにここで使用され、特定のレジームの関係を論述または表現するときに、それぞれ負レジームおよび正レジームについて符号「−」または「＋」にシンボルρを置き換える慣例がある。

[0052]モデル状態は、膜電位（電圧）ｖおよび復元電流ｕによって定義される。基本形態では、レジームは基本的にモデル状態によって決定される。正確で一般的な定義の微妙だが重要な側面があるが、差し当たり、モデルが、電圧ｖがしきい値（ｖ₊）を上回る場合に正レジーム４０４にあり、そうでない場合に負レジーム４０２にあると考える。

[0053]レジーム依存時間定数は、負レジーム時間定数であるτ_-と正レジーム時間定数であるτ₊とを含む。復元電流時間定数τ_uは通常、レジームから独立している。便宜上、τ_uと同様に、指数およびτ₊が一般に正となる正レジームの場合に、電圧発展（voltage evolution）に関する同じ表現が使用され得るように、減衰を反映するために負の量として負レジーム時間定数τ_-が一般に指定される。

[0054]２つの状態要素のダイナミクスは、事象において、ヌルクラインから状態をオフセットする変換によって結合され得、ここで変換変数は、

であり、δ、ε、βおよびｖ_-、ｖ₊はパラメータである。ｖ_ρのための２つの値は、２つのレジームのための参照電圧のベースである。パラメータｖ_-は、負レジームのためのベース電圧であり、膜電位は一般に、負レジームにおいてｖ_-に減衰する。パラメータｖ₊は、正レジームのためのベース電圧であり、膜電位は一般に、正レジームにおいてｖ₊から離れる傾向となる。

[0055]ｖおよびｕのためのヌルクラインは、それぞれ変換変数ｑ_ρおよびｒの負によって与えられる。パラメータδは，ｕヌルクラインの傾きを制御するスケール係数である。パラメータεは通常、−ｖ_-に等しく設定される。パラメータβは、両方のレジームにおいてｖヌルクラインの傾きを制御する抵抗値である。τ_ρ時間定数パラメータは、指数関数的減衰だけでなく、各レジームにおいて別個にヌルクラインの傾きを制御する。

[0056]モデルは、電圧ｖが値ｖ_sに達したときにスパイクするように定義され得る。続いて、状態は（スパイク事象と同じ１つのものであり得る）リセット事象でリセットされ得る。

ここで、

およびΔｕはパラメータである。リセット電圧

は通常、ｖ_-にセットされる。

[0057]瞬時結合の原理によって、状態について（また、単一の指数項による）だけではなく、特定の状態に到達するために必要とされる時間についても、閉形式解が可能である。近い形式状態解は、次のとおりである。

[0058]したがって、モデル状態は、入力（シナプス前スパイク）または出力（シナプス後スパイク）などの事象に伴ってのみ更新され得る。また、演算が（入力があるか、出力があるかを問わず）任意の特定の時間に実行され得る。

[0059]その上、瞬時結合原理によって、反復的技法または数値解法（たとえば、オイラー数値解法）なしに、特定の状態に到達する時間が事前に決定され得るように、シナプス後スパイクの時間が予想され得る。前の電圧状態ｖ₀を踏まえ、電圧状態ｖ_fに到達するまでの時間遅延は、次の式によって与えられる。

[0060]スパイクが、電圧状態ｖがｖ_sに到達する時間に生じると定義される場合、電圧が所与の状態ｖにある時間から測定されたスパイクが生じるまでの時間量、または相対的遅延に関する閉形式解は、次のとおりである。

ここで、

は通常、パラメータｖ₊にセットされるが、他の変形も可能であり得る。

[0061]モデルダイナミクスの上記の定義は、モデルが正レジームにあるか、それとも負レジームにあるかに依存する。上述のように、結合およびレジームρは、事象に伴って計算され得る。状態の伝搬のために、レジームおよび結合（変換）変数は、最後の（前の）事象の時間における状態に基づいて定義され得る。続いてスパイク出力時間を予想するために、レジームおよび結合変数は、次の（最新の）事象の時間における状態に基づいて定義され得る。

[0062]Ｃｏｌｄモデルの、適時にシミュレーション、エミュレーションまたはモデルを実行するいくつかの可能な実装形態がある。これは、たとえば、事象更新モード、ステップ事象更新モード、およびステップ更新モードを含む。事象更新は、（特定の瞬間における）事象または「事象更新」に基づいて状態が更新される更新である。ステップ更新は、間隔（たとえば、１ｍｓ）をおいてモデルが更新される更新である。これは必ずしも、反復的技法または数値解法を必要とするとは限らない。また、事象がステップもしくはステップ間で生じる場合または「ステップ事象」更新によってモデルを更新するのみによって、ステップベースのシミュレータにおいて限られた時間分解能で事象ベースの実装形態が可能である。
可塑性シナプスの改善された管理
[0063]典型的に、ニューラルモデル内のハードウェアのために指定された可塑性シナプスタイプの数に制限が設けられ得る。一例として、ハードウェアは１６個の可塑性シナプスタイプに制限され得る。場合によっては、ニューラルモデルに対して定義された可塑性シナプスタイプの数は、ハードウェア制限よりも多い。さらに、場合によっては、システムは、可塑性のためにすべてのシナプスを同時に有効にすることを防止し得る。一例として、シナプスの可塑性は、ハードウェアスパイクタイミング依存可塑性（ＳＴＤＰ）テーブル内のパラメータを設定することによってオフにされ得る。別の例では、ハードウェアＳＴＤＰテーブル内の更新されたシナプス重みが修正され得る。

[0064]一構成では、ＳＴＤＰテーブル内のｗ＿ｍｉｘパラメータがゼロに設定され得る。ｗ＿ｍｉｘは、可塑性の間に計算された重み変更に適用されるスケール係数である。たとえば、ｗｅｉｇｈｔ＿ｎｅｗ＝ｗｅｉｇｈｔ＿ｏｌｄ＋ｗｅｉｇｈｔ＿ｃｈａｎｇｅ＊ｗ＿ｍｉｘである。したがって、シナプスタイプの可塑性をオフにするために、そのシナプスタイプのテーブルエントリにおいてｗ＿ｍｉｘはゼロに設定され得る。この例では、たとえ可塑性計算がまだ行われていても、計算はゼロで乗算されて、重み変更なしという結果をもたらす。

[0065]依然として、ハードウェアシナプステーブル内で指定された未使用のシナプスタイプがあり得る。したがって、シナプスがトレーニングのために使用されるように指定されていない場合、可塑性シナプスを固定シナプスに変換するために、リソース管理のためのシステムを提供することが望ましい。代替的に、または追加で、リソースマネージャは固定シナプスを可塑性シナプスに変換し得る。

[0066]一構成では、ユーザは、現在トレーニングされているオブジェクトを指定し得る。ユーザによって提供される情報は、可塑性であると指定されたシナプスのセットを決定するために使用され得る。すなわち、可塑性シナプスはトレーニングされたオブジェクトのために使用され得、トレーニングされていないオブジェクトのための可塑性シナプスのうちの１つまたは複数は、トレーニングされていないシナプスのための固定に変換され得る。一構成では、オブジェクトのトレーニングは、トレーニングフレームワークスクリプトを介してスケジュールされるなど、事前にスケジュールされてもよく、モデル性能ベースであるなどダイナミックでもよい。

[0067]図５は、本開示のある態様による、ニューラルモデル５００の例を示している。ニューラルモデル５００は、トレーニングされるべき１つまたは複数のオブジェクト５０４〜５１０を含むハイレベルネットワーク記述（ＨＬＮＤ）５０２を含み得る。ハイレベルネットワーク記述５０２は、ソフトウェアでもよく、ハードウェアでもよい。ニューラルモデル５００はまた、リソース管理モジュール５１２を含み得る。リソース管理モジュール５１２は、ニューロモーフィック開発キット（ＮＤＫ）に関連付けられ得る。さらに、ニューラルモデル５００は、ニューロモーフィックシミュレーションソフトウェア、ハードウェア、および／またはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）５１４を含み得る。

[0068]一構成では、ユーザは、トレーニングされるべきオブジェクト５０４〜５１０を指定し得る。たとえば、第１のオブジェクト５０４は視覚ニューラルモデルに関連付けられ得、第２のオブジェクト５０６は認知ニューラルモデルに関連付けられ得、第３のオブジェクト５０８はモータニューラルモデルに関連付けられ得、第４のオブジェクト５１０は聴覚ニューラルモデルに関連付けられ得る。したがって、この例では、ユーザは第１のオブジェクト５０４はトレーニングされており、他のオブジェクト５０６〜５１０はトレーニングされていないと指定し得る。したがって、可塑性シナプスタイプ、またはトレーニングされていないオブジェクト５０６〜５１０のうちの１つまたは複数からのシナプスインスタンスは、可塑性から固定に変換され得る。

[0069]ハードウェアＳＴＤＰテーブルは可塑性シナプスタイプの情報を含む点に留意されたい。複数のオブジェクトにわたるシナプスタイプの複数のインスタンスがあり得る。可塑性から固定への移行のためにシナプスタイプを選択する場合、システムは、未使用のオブジェクト内に、オブジェクト５０６〜５１０などの、選択された可塑性シナプスタイプの他のインスタンスが存在しないことを決定しなければならない。

[0070]前述のように、すべてのオブジェクトが同時にトレーニングされ得るとは限らない。したがって、たとえモデル内の可塑性シナプスタイプの総数がハードウェア制限を超え得る場合でも、現在トレーニングされていないオブジェクトの可塑性シナプスタイプのうちの１つまたは複数に属しているシナプスは、固定シナプスに変換され得る。たとえば、ユーザは第２のオブジェクトをトレーニングしている間に、第１のオブジェクトにおけるトレーニングを無効にし得る。したがって、この例では、第２のオブジェクトがトレーニングされている間に第２のオブジェクトのためのシナプスの可塑性が有効にされるべきであり、第１のオブジェクトの可塑性シナプスタイプのうちの１つまたは複数に属しているシナプスは固定シナプスに変換され得る。オブジェクトおよび／またはシナプスの可塑性を有効／無効にすることは、小さい粒度で発生し得る。たとえば、Ｖ２（時間的な層）がトレーニングを受けている間に、Ｖ１の可塑性がオフにされ得る。

[0071]一構成では、可塑性シナプスタイプがオブジェクトによって使用されていない場合、リソース管理モジュールは、未使用の可塑性シナプスタイプに属している１つまたは複数のシナプスを固定シナプスに変更し得る。代替的に、または追加で、リソース管理モジュールは、未使用の可塑性シナプスタイプに属しているシナプスの１つまたは複数のインスタンスにおける重みを変更し得る。依然として、各シナプスインスタンスの遅延は不変のままであり得る。さらに、リソース管理モジュールは、元のシナプスタイプ、およびドーパミン有効フラグをメタデータとして記憶し得る。さらに、リソース管理モジュールは、シミュレーションのための新しいモデルをロードし得る。最後に、リソース管理モジュールは、シナプスの重みおよび／または遅延のためのロギングをオフにし得る。

[0072]別の構成では、固定シナプスは可塑性シナプスに変更され得る。固定シナプスは、固定シナプスに変更された可塑性シナプス、および／またはもともと固定シナプスに指定された固定シナプスであった可能性がある。固定シナプスの可塑性シナプスへの変更は、記憶されたメタデータを使用することによって指定され得る。

[0073]本明細書において、シナプスは、オブジェクトおよび／またはシナプスタイプに基づいて変更され得る点に留意されたい。本明細書では、可塑性シナプスタイプは、１つまたは複数のパラメータに関連付けられる可塑性シナプスとして定義される。パラメータは、ＳＴＤＰ曲線またはドーパミン有効などの、そのシナプスの可塑性更新の性質を決定し得る。さらに、他のパラメータは、電流分配などの非可塑性機能に影響を与え得る。たとえば、パラメータｐｓｐ＿ｇａｉｎは、シナプス後セルに分配される電流または重みのスケール係数である。

[0074]場合によっては、可塑性シナプスインスタンスごとに別個のパラメータが指定されている場合、メモリ使用量が増加し得る。したがって、メモリ使用量を低減する、および／または性能を改善するために、可塑性シナプスインスタンスは可塑性シナプスタイプにグループ化され得る。可塑性シナプスタイプ内の各シナプスは、同じ可塑性シナプスタイプ内の他のシナプスと同じパラメータを共有する。さらに、各可塑性シナプスインスタンスは、可塑性シナプスタイプ番号に関連付けられている。可塑性シナプスタイプ番号は、可塑性シナプスパラメータのテーブルへのポインタとして機能し得る。

[0075]変換するシナプスの数は、様々な基準に基づき得る。一例として、１７個の可塑性シナプスタイプがあり得、ハードウェアは、１６個の可塑性シナプスタイプのしきい値（すなわち、制限）を有し得る。さらに、この例では、所与のトレーニングインスタンスのために、４つの可塑性シナプスタイプだけが指定される。一構成では、リソース管理モジュールは、１３個の未使用の可塑性シナプスタイプを固定シナプスに変換し得る。すなわち、リソース管理モジュールは、ハードウェア内に存在する可塑性シナプスタイプの数を減少／最小化し得る。

[0076]別の構成では、リソース管理モジュールは、ハードウェアしきい値を満たすために、可塑性シナプスタイプのシナプスだけを固定シナプスに変換し得る。この構成では、変換されるべき１つのシナプスタイプのシナプスが様々な基準に基づいて選択され得る。ハードウェアへの書込み、ハードウェアからの読取り、および／または可塑性シナプスの固定シナプスへの変換（および、その逆）は、システム性能を低下させ得る点に留意されたい。たとえば、ニューラルプログラムの処理の中断のために、システム性能が低下され得る。したがって、ハードウェアしきい値を依然として満たしながら、変換されるシナプスの数を減少させることによって、システム性能が改善され得る。

[0077]一構成では、リソースマネージャは、シナプスインスタンスの数が最も少ないシナプスタイプを選択する。別の構成では、リソースマネージャは、トレーニング期間の間の間隔が最も長いシナプスタイプを選択する。別の構成では、リソースマネージャは、可塑性である必要がないすべての可塑性シナプスタイプを変更する。別の構成では、可塑性シナプスタイプの数がハードウェア制限未満である場合、リソースマネージャは、どのような変更も加えない。別の構成では、リソースマネージャは、計算時間に基づいて可塑性シナプスタイプの数を選択する。すなわち、可塑性シナプスの数に基づいて計算時間が増加する。したがって、一例では、システムは、計算時間を短縮するために、固定シナプスを変換するために、増加した数の可塑性シナプスを選択し得る。別の構成では、リソースマネージャは、電力管理に基づいて可塑性シナプスタイプの数を選択する。最後に、別の構成では、リソースマネージャは、ユーザ入力に基づいてシナプスタイプを選択する。リソースマネージャは、上述の構成の任意の組合せに基づいて変換するシナプスタイプの数を選択し得、それは、上述の構成のうちの１つに基づいて変換するシナプスタイプの数を選択することだけに限定されない。

[0078]場合によっては、シナプスタイプは２つ以上のオブジェクトによって使用され得る。したがって、一構成では、システムは、シナプスタイプを変換することが、トレーニングされているオブジェクト、またはトレーニングされていないオブジェクトのいずれかに影響を与えるかどうかを決定するために検査を実行し得る。たとえば、シナプスタイプは、第１のオブジェクトと第２のオブジェクトとの両方に存在し得る。この例では、第１のオブジェクトは現在トレーニングされていてよく、第２のオブジェクトは現在トレーニングされていない。したがって、第１のオブジェクトと第２のオブジェクトとの両方にシナプスタイプが存在するので、シナプスタイプが第１のオブジェクトのトレーニングのために使用され得るため、このシナプスタイプからのシナプスは第２のオブジェクトにおいて固定シナプスに変更され得ない。すなわち、一構成では、システムはシナプスタイプを盲目的に変換しない。むしろ、システムは、シナプスを変換することが、トレーニングされているオブジェクト、またはトレーニングされていないオブジェクトのいずれかに影響を与えるかどうかを決定するために検査を実行する。

[0079]一構成では、ビットはニューロンインスタンスごとに指定される。ビットは、ニューロンにおける可塑性関連計算を有効／無効にするために使用され得る。本構成では、ニューロンからのすべてのシナプスが固定に変更される場合、ビットは無効にされ得る。ソフトウェア実装形態の場合、システムの性能が向上し得る。あるいは、ハードウェア実装形態の場合、省電力化を向上させ得る。

[0080]典型的に、１つのシナプスタイプにおいて可塑性が変更される場合、モデル全体がハードウェアに書き換えられるべきである。したがって、一構成に基づいて、リソースマネージャは、部分的に再計算されたモデルがハードウェアに書き込まれるように指定する。すなわち、一構成では、再計算されたモデルのオブジェクトは、他のオブジェクトとのインターフェースが修正されない限り、独立して書かれる。さらに、別の構成では、リソースマネージャの１つまたは複数の部分はハードウェアに実装され得る。

[0081]図６は、本開示のある態様による、ニューラルモデル６００のソフトウェアおよびハードウェア実装形態のブロック図を示している。図６に示されるように、ニューラルモデル６００は、トレーニングされるべき４つのオブジェクト６０４〜６１０を含むハイレベルネットワーク記述６０２を含む。ニューラルモデル６００はまた、リソース管理モジュール６１２を含む。一構成では、ハイレベルネットワーク記述６０２はソフトウェアモデルである。本構成では、一例として、ユーザは第１のオブジェクト６０４がトレーニングされていることを示す。したがって、第１のオブジェクト６０４だけがトレーニングされているので、ソフトウェアは、可塑性シナプスタイプの数が、可塑性シナプスタイプの数のハードウェアしきい値以下であるように、他のオブジェクト６０６〜６１０の可塑性シナプスタイプのうちの１つまたは複数に属しているシナプスを固定シナプスに変更する。さらに、次いでリソース管理モジュールは、オブジェクト６０４〜６１０をハードウェア６１４に書き込む。依然として、可塑性から固定に変更されたシナプスなどのシナプスのマッピングは、リソース管理モジュール、および／またはハイレベルのネットワーク記述ソフトウェアにおいて外部的に保持される。

[0082]すなわち、本構成では、ハードウェア６１４はシナプスの可塑性の変更にとらわれない。具体的には、ハードウェア６１４は、可塑性から固定に変更されたシナプスなどのシナプスのマッピングに気付かず、リソース管理モジュール６１２によって指定されたシナプスの状態だけに気付く。

[0083]別の構成では、ハードウェア６１４はまた、リソース管理モジュール（図示せず）を含み得る。この構成では、ユーザはトレーニングされているオブジェクトを示す。さらに、ハードウェアのリソース管理モジュールは、可塑性シナプスタイプの数が可塑性シナプスタイプの数のハードウェアしきい値以下であるように、トレーニングされていないオブジェクトの可塑性シナプスタイプのうちの１つまたは複数に属しているシナプスを固定シナプスに変更するために、書換え操作を実行し得る。すなわち、ハードウェアリソース管理モジュールは、可塑性または固定などのオブジェクト状態を受信して、ハードウェア６１４内のオブジェクトを書き換える。

[0084]図７Ａおよび図７Ｂは、本開示のある態様による、リソース管理モジュールを含むシステムの例を示している。図７Ａに示されるように、システムは、感覚入力７０２、トレーニング計画７０４、リソース管理モジュール７０６、およびモジュールランタイム７０８を含み得る。モジュールランタイムは、第１の分類層７１０、第２の分類層７１２、および出力７１４を含み得る。

[0085]一構成では、リソース管理モジュールは、分類層の性能を監視する。本構成では、分類層の性能がしきい値未満である場合、層のニューロンの数が増加され得る。層は、オブジェクトを参照し得る。

[0086]一例として、図７Ａのリソース管理モジュール７０６は、第１の分類層７１０の性能がしきい値を下回ると決定し得、また第１の分類層７１０内のニューロンの数を増加し得る。具体的には、図７Ｂに示されるように、第３の分類層７１６は、第１の分類層７１０などの分類層の性能がしきい値未満であるときに追加される。追加された分類層は、しきい値未満であった性能を有する層のニューロンを増加させた。

[0087]したがって、図７Ｂに示されるように、第３の分類層７１６の追加は、第２の分類層７１２への入力を増加（たとえば、倍増）させる。一構成では、第３の分類層７１６が追加されると、７１０と７１２とを接続するシナプスの重みが減少される。たとえば、重みは２倍分減少され得る。重み減少は、第２の分類層７１２への入力を正規化し得る。代替的に、または追加で、感覚入力７０２と第１の分類層７１０との間のシナプスの重みが減少され得る。さらに、感覚入力７０２と第３の分類層７１６との間のシナプスの重みもまた減少され得る。重み減少は出力を正規化し得、第２の分類層７１２および第３の分類層７１６。

[0088]一構成では、第２の分類層７１２がニューロンの層にさらに分割される場合、第２の分類層７１２の出力ニューロンに先行する層のうちの１つまたは複数におけるシナプス重みは、第１の分類層７１０と第２の分類層７１２との間のシナプス重みを維持しながら減少され得る。他の先行する層のシナプス重みもまた維持され得る。重み減少は層の出力を正規化し得る。依然として、図７では、第２の分類層７１２は分類層として示されている。

[0089]さらに、代替的に、または追加で、一構成では、第２の分類層７１２内のニューロンまたはシナプスの特性が変更される。たとえば、増加された入力を正規化するためにｖ＋が増加され得る。あるいは、第２の分類層７１２の副層内のシナプスの重みが減少され得る。

[0090]別の構成では、第２の分類層７１２への入力の増加のために、第１の分類層７１０からのシナプスの重みが減少され得る。たとえば、新しい重みが以前の重みの半分になるように重みが減少され得る。一構成では、第１の層だけのシナプスの重みが減少される。別の構成では、第１の層および追加の層のシナプスの重みが減少される。

[0091]図８は、本開示のいくつかの態様による、汎用プロセッサ８０２を使用する上述のシナプス変換の例示的な実装形態８００を示している。計算ネットワーク（ニューラルネットワーク）、遅延、および周波数ビン情報に関連付けられる、変数（ニューラル信号）、シナプス重み、システムパラメータは、メモリブロック１８０４に記憶され得、汎用プロセッサ１８０２で実行される命令はプログラムメモリ１８０６からロードされ得る。本開示のある態様では、汎用プロセッサ８０２にロードされた命令は、シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに、シナプスの第２のセットを固定シナプスタイプから可塑性シナプスタイプに、またはそれらの組合せのうちの１つまたは複数を変換するためのコードを備え得る。

[0092]図９は、本開示のいくつかの態様による、メモリ９０２が相互接続ネットワーク９０４を介して計算ネットワーク（ニューラルネットワーク）の個々の（分散型）処理ユニット（ニューラルプロセッサ）９０９とインターフェースされ得る、上述のシナプス変換の例示的な実装形態１１００を示している。計算ネットワーク（ニューラルネットワーク）遅延、周波数ビン情報、および／またはシナプス変換情報に関連付けられる、変数（ニューラル信号）、シナプス重み、システムパラメータはメモリ９０２に記憶され得、相互接続ネットワーク９０４の接続を介してメモリ９０２から各処理ユニット（ニューラルプロセッサ）９０９にロードされ得る。本開示のある態様では、処理ユニット９０９は、シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに、シナプスの第２のセットを固定シナプスタイプから可塑性シナプスタイプに、またはそれらの組合せのうちの１つまたは複数を変換するように構成され得る。

[0093]図１０は、上述のシナプス変換の例示的な実装形態１０００を示している。図１０に示されるように、１つのメモリバンク１００２は、計算ネットワーク（ニューラルネットワーク）の１つの処理ユニット１００４に直接インターフェースされ得る。各メモリバンク１００２は、対応する処理ユニット（ニューラルプロセッサ）１００４遅延、周波数ビン情報、およびシナプス変換情報に関連付けられる、変数（ニューラル信号）、シナプス重み、および／またはシナプスパラメータを記憶し得る。本開示のある態様では、処理ユニット１００４は、シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに、シナプスの第２のセットを固定シナプスタイプから可塑性シナプスタイプに、またはそれらの組合せのうちの１つまたは複数を変換するように構成され得る。

[0094]図１１は、本開示のいくつかの態様による、ニューラルネットワーク１１００の例示的な実装形態を示す。図１１に示すように、ニューラルネットワーク１１００は、上記で説明した方法の様々な動作を実行し得る複数のローカル処理ユニット１１０２を有することができる。各ローカル処理ユニット１１０２は、ニューラルネットワークのパラメータを記憶する、ローカルステートメモリ１１０４およびローカルパラメータメモリ１１０６を備え得る。また、ローカル処理ユニット１１０２は、ローカルモデルプログラムを記憶するためのローカル（ニューロン）モデルプログラム（ＬＭＰ）メモリ１１０８、ローカル学習プログラムを記憶するためのローカル学習プログラム（ＬＬＰ）メモリ１１１１、およびローカル接続メモリ１１１２を有し得る。さらに、図８に示されるように、各ローカル処理ユニット１１０２は、ローカル処理ユニット１１０２のローカルメモリの構成を提供するための構成処理ユニット１１１４と、またローカル処理ユニット１１０２間のルーティングを提供するルーティング接続処理ユニット１１１６とインターフェースされ得る。

[0095]一構成では、ニューロンモデルは、シナプス可塑性を管理するために構成される。ニューロンモデルは、決定手段と変換手段とを含む。一態様では、決定手段および変換手段は、記載される機能を実行するように構成された汎用プロセッサ８０２、プログラムメモリ８０６、メモリブロック８０４、メモリ９０２、相互接続ネットワーク９０４、処理ユニット９０９、処理ユニット１００４、ローカル処理ユニット１１０２、およびまたはルーティング接続処理ユニット１１１６であり得る。別の構成では、上述の手段は、上記の手段によって記載された機能を実行するように構成された任意のモジュールまたは任意の装置であり得る。

[0096]本開示のいくつかの態様によれば、各ローカル処理ユニット８０２は、ニューラルネットワークの所望の１つまたは複数の機能的特徴に基づいて、ニューラルネットワークのパラメータを決定して、決定されたパラメータがさらに適応され、同調され、更新されるにつれて、所望の機能的特徴に向けて１つまたは複数の機能的特徴を開発するように構成され得る。

[0097]図１２は、シナプスタイプを変換するための方法１２００を示している。ブロック１２０２で、ニューラルネットワークは、ニューラルネットワーク内でトレーニングされるべきオブジェクトを決定する。さらに、ブロック１２０４で、ニューラルネットワークは、シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに変換する、および／またはシナプスの第２のセットを固定シナプスタイプから可塑性シナプスタイプに変換する。一構成では、変換することは、トレーニングされるべきオブジェクトに基づく。

[0098]上述した方法の様々な動作は、対応する機能を実行することが可能な任意の好適な手段によって実行され得る。それらの手段は、限定はしないが、回路、特定用途向け集積回路（ＡＳＩＣ）、またはプロセッサを含む、様々なハードウェアおよび／またはソフトウェア構成要素および／またはモジュールを含み得る。概して、図に示されている動作がある場合、それらの動作は、同様の番号をもつ対応するカウンターパートのミーンズプラスファンクション構成要素を有し得る。

[0099]本明細書で使用する「決定」という用語は、多種多様なアクションを包含する。たとえば、「決定」は、計算すること、算出すること、処理すること、導出すること、調査すること、ルックアップすること（たとえば、テーブル、データベースまたは別のデータ構造においてルックアップすること）、確認することなどを含み得る。さらに、「決定」は、受信すること（たとえば、情報を受信すること）、アクセスすること（たとえば、メモリ中のデータにアクセスすること）などを含み得る。さらに、「決定」は、解決すること、選択すること、選定すること、確立することなどを含み得る。

[00100]本明細書で使用する、項目のリスト「のうちの少なくとも１つ」を指す句は、単一のメンバーを含む、それらの項目の任意の組合せを指す。一例として、「ａ、ｂ、またはｃのうちの少なくとも１つ」は、ａ、ｂ、ｃ、ａ−ｂ、ａ−ｃ、ｂ−ｃ、およびａ−ｂ−ｃを包含するものとする。

[00101]本開示に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ信号（ＦＰＧＡ）または他のプログラマブル論理デバイス（ＰＬＤ）、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意の市販のプロセッサ、コントローラ、マイクロコントローラまたは状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装され得る。

[00102]本開示に関連して説明した方法またはアルゴリズムのステップは、ハードウェアで直接実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその２つの組合せで実施され得る。ソフトウェアモジュールは、当技術分野で知られている任意の形式の記憶媒体で存在し得る。使用され得る記憶媒体のいくつかの例は、ランダムアクセスメモリ（ＲＡＭ）、読出し専用メモリ（ＲＯＭ）、フラッシュメモリ、消去可能プログラマブル読出し専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読出し専用メモリ（ＥＥＰＲＯＭ（登録商標））、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭなどを含む。ソフトウェアモジュールは、単一の命令、または多数の命令を備えることができ、いくつかの異なるコードセグメント上で、異なるプログラム間で、複数の記憶媒体にわたって分散され得る。記憶媒体は、プロセッサがその記憶媒体から情報を読み取ることができ、その記憶媒体に情報を書き込むことができるように、プロセッサに結合され得る。代替として、記憶媒体はプロセッサと一体化され得る。

[00103]本明細書で開示する方法は、説明した方法を達成するための１つまたは複数のステップまたはアクションを備える。本方法のステップおよび／またはアクションは、特許請求の範囲から逸脱することなく互いに交換され得る。言い換えれば、ステップまたはアクションの特定の順序が指定されない限り、特定のステップおよび／またはアクションの順序および／または使用は、特許請求の範囲から逸脱することなく変更され得る。

[00104]説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ハードウェアで実装される場合、例示的なハードウェア構成はデバイス中に処理システムを備え得る。処理システムは、バスアーキテクチャを用いて実装され得る。バスは、処理システムの特定の適用例および全体的な設計制約に応じて、任意の数の相互接続バスとブリッジとを含み得る。バスは、プロセッサと、機械可読媒体と、バスインターフェースとを含む様々な回路を互いにリンクし得る。バスインターフェースは、ネットワークアダプタを、特に、バスを介して処理システムに接続するために使用され得る。ネットワークアダプタは、信号処理機能を実装するために使用され得る。いくつかの態様では、ユーザインターフェース（たとえば、キーパッド、ディスプレイ、マウス、ジョイスティックなど）もバスに接続され得る。バスはまた、タイミングソース、周辺機器、電圧調整器、電力管理回路などの様々な他の回路にリンクし得るが、それらは当技術分野でよく知られており、したがってこれ以上は説明されない。

[00105]プロセッサは、機械可読媒体に記憶されたソフトウェアの実行を含む、バスおよび一般的な処理を管理することを担当し得る。プロセッサは、１つまたは複数の汎用および／または専用プロセッサを用いて実装され得る。例としては、マイクロプロセッサ、マイクロコントローラ、ＤＳＰプロセッサ、およびソフトウェアを実行し得る他の回路を含む。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語などの名称にかかわらず、命令、データ、またはそれらの任意の組合せを意味すると広く解釈されたい。機械可読媒体は、一例として、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読出し専用メモリ（ＲＯＭ）、プログラマブル読出し専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読出し専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラム可能読出し専用メモリ（ＥＥＰＲＯＭ）、レジスタ、磁気ディスク、光ディスク、ハードドライブ、または他の任意の適切な記憶媒体、あるいはそれらの任意の組合せを含み得る。機械可読媒体はコンピュータプログラム製品において実施され得る。コンピュータプログラム製品はパッケージング材料を備え得る。

[00106]ハードウェア実装形態では、機械可読媒体は、プロセッサとは別個の処理システムの一部であり得る。しかしながら、当業者なら容易に理解するように、機械可読媒体またはその任意の部分は処理システムの外部にあり得る。例として、機械可読媒体は、すべてバスインターフェースを介してプロセッサによってアクセスされ得る、伝送線路、データによって変調された搬送波、および／またはデバイスとは別個のコンピュータ製品を含み得る。代替的に、または追加で、機械可読媒体またはその任意の部分は、キャッシュおよび／または汎用レジスタファイルがそうであり得るように、プロセッサに統合され得る。論じた様々な構成要素は、ローカル構成要素などの特定の位置を有するものとして説明され得るが、それらはまた、分散コンピューティングシステムの一部として構成されているいくつかの構成要素などの様々な方法で構成され得る。

[00107]処理システムは、すべて外部バスアーキテクチャを介して他のサポート回路と互いにリンクされる、プロセッサ機能を提供する１つまたは複数のマイクロプロセッサと、機械可読媒体の少なくとも一部分を提供する外部メモリとをもつ汎用処理システムとして構成され得る。あるいは、処理システムは、本明細書に記載のニューロンモデルとニューラルシステムのモデルとを実装するための１つまたは複数のニューロモーフィックプロセッサを備え得る。別の代替として、処理システムは、プロセッサを有する特定用途向け集積回路（ＡＳＩＣ）と、バスインターフェースと、ユーザインターフェースと、サポート回路と、単一のチップに統合された機械可読媒体の少なくとも一部とを用いて、あるいは１つまたは複数のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブル論理デバイス（ＰＬＤ）、コントローラ、状態機械、ゲート論理、個別ハードウェア構成要素、または他の任意の適切な回路、あるいは本開示全体を通じて説明した様々な機能を実行し得る回路の任意の組合せを用いて実装され得る。当業者なら、特定の適用例と、全体的なシステムに課される全体的な設計制約とに応じて、どのようにしたら処理システムについて説明した機能を最も良く実装し得るかを理解されよう。

[00108]機械可読媒体はいくつかのソフトウェアモジュールを備え得る。ソフトウェアモジュールは、プロセッサによって実行されたときに、処理システムに様々な機能を実行させる命令を含む。ソフトウェアモジュールは、送信モジュールと受信モジュールとを含み得る。各ソフトウェアモジュールは、単一の記憶デバイス中に常駐するか、または複数の記憶デバイスにわたって分散され得る。例として、トリガイベントが発生したとき、ソフトウェアモジュールがハードドライブからＲＡＭにロードされ得る。ソフトウェアモジュールの実行中、プロセッサは、アクセス速度を高めるために、命令のいくつかをキャッシュにロードし得る。次いで、１つまたは複数のキャッシュラインが、プロセッサによる実行のために汎用レジスタファイルにロードされ得る。以下でソフトウェアモジュールの機能に言及する場合、そのような機能は、そのソフトウェアモジュールからの命令を実行したときにプロセッサによって実装されることが理解されよう。

[00109]ソフトウェアで実装される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気記憶デバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。さらに、いかなる接続もコンピュータ可読媒体を適切に名づけられる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線（ＩＲ）、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）、およびＢｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザーで光学的に再生する。したがって、いくつかの態様では、コンピュータ可読媒体は非一時的コンピュータ可読媒体（たとえば、有形媒体）を備え得る。さらに、他の態様では、コンピュータ可読媒体は一時的コンピュータ可読媒体（たとえば、信号）を備え得る。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。

[00110]したがって、いくつかの態様は、本明細書で提示する動作を実行するためのコンピュータプログラム製品を備え得る。たとえば、そのようなコンピュータプログラム製品は、本明細書で説明する動作を実行するために１つまたは複数のプロセッサによって実行可能である命令を記憶した（および／または符号化した）コンピュータ可読媒体を備え得る。いくつかの態様では、コンピュータプログラム製品はパッケージング材料を含み得る。

[00111]さらに、本明細書で説明した方法および技法を実行するためのモジュールおよび／または他の適切な手段は、適用可能な場合にユーザ端末および／または基地局によってダウンロードされ、および／または他の方法で取得され得ることを諒解されたい。たとえば、そのようなデバイスは、本明細書で説明した方法を実施するための手段の転送を可能にするためにサーバに結合され得る。代替的に、本明細書で説明した様々な方法は、ユーザ端末および／または基地局が記憶手段をデバイスに結合または提供すると様々な方法を得ることができるように、記憶手段（たとえば、ＲＡＭ、ＲＯＭ、コンパクトディスク（ＣＤ）またはフロッピーディスクなどの物理記憶媒体など）によって提供され得る。その上、本明細書で説明した方法および技法をデバイスに与えるための任意の他の好適な技法が利用され得る。

[00112]特許請求の範囲は、上記で示した厳密な構成および構成要素に限定されないことを理解されたい。上記で説明した方法および装置の構成、動作および詳細において、特許請求の範囲から逸脱することなく、様々な改変、変更および変形が行われ得る。

[00112]特許請求の範囲は、上記で示した厳密な構成および構成要素に限定されないことを理解されたい。上記で説明した方法および装置の構成、動作および詳細において、特許請求の範囲から逸脱することなく、様々な改変、変更および変形が行われ得る。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
ニューラルネットワーク内のシナプス可塑性を管理するための方法であって、
シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに、シナプスの第２のセットを前記固定シナプスタイプから前記可塑性シナプスタイプに、またはそれらの組合せのうちの１つまたは複数を変換することを備える、方法。
［Ｃ２］
前記変換することが、ユーザ入力、電力管理、計算時間管理、シナプスインスタンスの最小数、シナプストレーニング間隔、シナプスタイプ、前記ニューラルネットワークの全体的なトレーニング必要性、またはそれらの組合せのうちの１つまたは複数に少なくとも部分的に基づく、Ｃ１に記載の方法。
［Ｃ３］
シナプスの前記第２のセットがニューラルモデル内でトレーニングされるように指定される、Ｃ１に記載の方法。
［Ｃ４］
可塑性シナプスタイプの数があらかじめ定められている、Ｃ１に記載の方法。
［Ｃ５］
変換する前記ことがリソースマネージャによって制御される、Ｃ１に記載の方法。
［Ｃ６］
ニューラルネットワークの出力、および／またはニューラルネットワークの挙動に基づいて、シナプスの前記第１のセットとシナプスの前記第２のセットとの特性を変更することをさらに備える、Ｃ１に記載の方法。
［Ｃ７］
前記ニューロンのすべての発信および／または着信シナプスが非可塑性シナプスである場合、ニューロンにおける可塑性関連計算をオンまたはオフにすることをさらに備える、Ｃ１に記載の方法。
［Ｃ８］
ニューラルネットワーク内のシナプス可塑性を管理するための装置であって、
メモリユニットと、
前記メモリユニットに結合された少なくとも１つのプロセッサとを備え、前記少なくとも１つのプロセッサが、
シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに、シナプスの第２のセットを前記固定シナプスタイプから前記可塑性シナプスタイプに、またはそれらの組合せのうちの１つまたは複数を変換するように構成される、装置。
［Ｃ９］
前記少なくとも１つのプロセッサが、ユーザ入力、電力管理、計算時間管理、シナプスインスタンスの最小数、シナプストレーニング間隔、シナプスタイプ、前記ニューラルネットワークの全体的なトレーニング必要性、またはそれらの組合せのうちの１つまたは複数に少なくとも部分的に基づいて変換するようにさらに構成される、Ｃ８に記載の装置。
［Ｃ１０］
シナプスの前記第２のセットがニューラルモデル内でトレーニングされるように指定される、Ｃ８に記載の装置。
［Ｃ１１］
可塑性シナプスタイプの数があらかじめ定められている、Ｃ８に記載の装置。
［Ｃ１２］
変換する前記ことがリソースマネージャによって制御される、Ｃ８に記載の装置。
［Ｃ１３］
前記少なくとも１つのプロセッサが、ニューラルネットワークの出力、および／またはニューラルネットワークの挙動に基づいて、シナプスの前記第１のセットとシナプスの前記第２のセットとの特性を変更するようにさらに構成される、Ｃ８に記載の装置。
［Ｃ１４］
前記少なくとも１つのプロセッサが、前記ニューロンのすべての発信および／または着信シナプスが非可塑性シナプスである場合、ニューロンにおける可塑性関連計算をオンまたはオフにするようにさらに構成される、Ｃ８に記載の装置。
［Ｃ１５］
ニューラルネットワーク内のシナプス可塑性を管理するための装置であって、
システムのために定義された可塑性シナプスタイプの数を決定するための手段と、
シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに、シナプスの第２のセットを前記固定シナプスタイプから前記可塑性シナプスタイプに、またはそれらの組合せのうちの１つまたは複数を変換するための手段とを備える、装置。
［Ｃ１６］
変換するための前記手段が、ユーザ入力、電力管理、計算時間管理、シナプスインスタンスの最小数、シナプストレーニング間隔、シナプスタイプ、前記ニューラルネットワークの全体的なトレーニング必要性、またはそれらの組合せのうちの１つまたは複数に少なくとも部分的に基づく、Ｃ１５に記載の装置。
［Ｃ１７］
シナプスの前記第２のセットがニューラルモデル内でトレーニングされるように指定される、Ｃ１６に記載の装置。
［Ｃ１８］
ワイヤレス通信のためのコンピュータプログラム製品であって、前記コンピュータプログラム製品が、
プログラムコードを符号化した非一時的コンピュータ可読媒体を備え、前記プログラムコードが、
シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに、シナプスの第２のセットを前記固定シナプスタイプから前記可塑性シナプスタイプに、またはそれらの組合せのうちの１つまたは複数を変換するためのプログラムコードを備える、コンピュータプログラム製品。
［Ｃ１９］
前記プログラムコードが、ユーザ入力、電力管理、計算時間管理、シナプスインスタンスの最小数、シナプストレーニング間隔、シナプスタイプ、前記ニューラルネットワークの全体的なトレーニング必要性、またはそれらの組合せのうちの１つまたは複数に少なくとも部分的に基づいて変換するためのコードをさらに備える、Ｃ１８に記載のコンピュータプログラム製品。
［Ｃ２０］
シナプスの前記第２のセットがニューラルモデル内でトレーニングされるように指定される、Ｃ１８に記載のコンピュータプログラム製品。

Claims (20)

1. ニューラルネットワーク内のシナプス可塑性を管理するための方法であって、
   シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに、シナプスの第２のセットを前記固定シナプスタイプから前記可塑性シナプスタイプに、またはそれらの組合せのうちの１つまたは複数を変換することを備える、方法。
2. 前記変換することが、ユーザ入力、電力管理、計算時間管理、シナプスインスタンスの最小数、シナプストレーニング間隔、シナプスタイプ、前記ニューラルネットワークの全体的なトレーニング必要性、またはそれらの組合せのうちの１つまたは複数に少なくとも部分的に基づく、請求項１に記載の方法。
3. シナプスの前記第２のセットがニューラルモデル内でトレーニングされるように指定される、請求項１に記載の方法。
4. 可塑性シナプスタイプの数があらかじめ定められている、請求項１に記載の方法。
5. 変換する前記ことがリソースマネージャによって制御される、請求項１に記載の方法。
6. ニューラルネットワークの出力、および／またはニューラルネットワークの挙動に基づいて、シナプスの前記第１のセットとシナプスの前記第２のセットとの特性を変更することをさらに備える、請求項１に記載の方法。
7. 前記ニューロンのすべての発信および／または着信シナプスが非可塑性シナプスである場合、ニューロンにおける可塑性関連計算をオンまたはオフにすることをさらに備える、請求項１に記載の方法。
8. ニューラルネットワーク内のシナプス可塑性を管理するための装置であって、
   メモリユニットと、
   前記メモリユニットに結合された少なくとも１つのプロセッサとを備え、前記少なくとも１つのプロセッサが、
   シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに、シナプスの第２のセットを前記固定シナプスタイプから前記可塑性シナプスタイプに、またはそれらの組合せのうちの１つまたは複数を変換するように構成される、装置。
9. 前記少なくとも１つのプロセッサが、ユーザ入力、電力管理、計算時間管理、シナプスインスタンスの最小数、シナプストレーニング間隔、シナプスタイプ、前記ニューラルネットワークの全体的なトレーニング必要性、またはそれらの組合せのうちの１つまたは複数に少なくとも部分的に基づいて変換するようにさらに構成される、請求項８に記載の装置。
10. シナプスの前記第２のセットがニューラルモデル内でトレーニングされるように指定される、請求項８に記載の装置。
11. 可塑性シナプスタイプの数があらかじめ定められている、請求項８に記載の装置。
12. 変換する前記ことがリソースマネージャによって制御される、請求項８に記載の装置。
13. 前記少なくとも１つのプロセッサが、ニューラルネットワークの出力、および／またはニューラルネットワークの挙動に基づいて、シナプスの前記第１のセットとシナプスの前記第２のセットとの特性を変更するようにさらに構成される、請求項８に記載の装置。
14. 前記少なくとも１つのプロセッサが、前記ニューロンのすべての発信および／または着信シナプスが非可塑性シナプスである場合、ニューロンにおける可塑性関連計算をオンまたはオフにするようにさらに構成される、請求項８に記載の装置。
15. ニューラルネットワーク内のシナプス可塑性を管理するための装置であって、
    システムのために定義された可塑性シナプスタイプの数を決定するための手段と、
    シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに、シナプスの第２のセットを前記固定シナプスタイプから前記可塑性シナプスタイプに、またはそれらの組合せのうちの１つまたは複数を変換するための手段と
    を備える、装置。
16. 変換するための前記手段が、ユーザ入力、電力管理、計算時間管理、シナプスインスタンスの最小数、シナプストレーニング間隔、シナプスタイプ、前記ニューラルネットワークの全体的なトレーニング必要性、またはそれらの組合せのうちの１つまたは複数に少なくとも部分的に基づく、請求項１５に記載の装置。
17. シナプスの前記第２のセットがニューラルモデル内でトレーニングされるように指定される、請求項１６に記載の装置。
18. ワイヤレス通信のためのコンピュータプログラム製品であって、前記コンピュータプログラム製品が、
    プログラムコードを符号化した非一時的コンピュータ可読媒体を備え、前記プログラムコードが、
    シナプスの第１のセットを可塑性シナプスタイプから固定シナプスタイプに、シナプスの第２のセットを前記固定シナプスタイプから前記可塑性シナプスタイプに、またはそれらの組合せのうちの１つまたは複数を変換するためのプログラムコードを備える、コンピュータプログラム製品。
19. 前記プログラムコードが、ユーザ入力、電力管理、計算時間管理、シナプスインスタンスの最小数、シナプストレーニング間隔、シナプスタイプ、前記ニューラルネットワークの全体的なトレーニング必要性、またはそれらの組合せのうちの１つまたは複数に少なくとも部分的に基づいて変換するためのコードをさらに備える、請求項１８に記載のコンピュータプログラム製品。
20. シナプスの前記第２のセットがニューラルモデル内でトレーニングされるように指定される、請求項１８に記載のコンピュータプログラム製品。

Images