JP2017519268A - スパイキングニューラルネットワークにおけるグローバルスカラ値によって可塑性を調節すること - Google Patents

スパイキングニューラルネットワークにおけるグローバルスカラ値によって可塑性を調節すること Download PDF

Info

Publication number
JP2017519268A
JP2017519268A JP2016561273A JP2016561273A JP2017519268A JP 2017519268 A JP2017519268 A JP 2017519268A JP 2016561273 A JP2016561273 A JP 2016561273A JP 2016561273 A JP2016561273 A JP 2016561273A JP 2017519268 A JP2017519268 A JP 2017519268A
Authority
JP
Japan
Prior art keywords
state variable
axon
synapse
state
spike
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016561273A
Other languages
English (en)
Other versions
JP2017519268A5 (ja
Inventor
レビン、ジェフリー・アレキサンダー
リウ、インイン
ペンダヤム、サンディープ
カンポス、マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2017519268A publication Critical patent/JP2017519268A/ja
Publication of JP2017519268A5 publication Critical patent/JP2017519268A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • G06N3/049Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065Analogue means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Image Analysis (AREA)
  • Feedback Control In General (AREA)

Abstract

ニューラルネットワークのシナプスにおける状態変数を維持することは、軸索における状態変数を維持することを含む。軸索における状態変数は、第1のあらかじめ定められたイベントの発生に基づいて更新され得る。本方法はまた、軸索における状態変数と第2のあらかじめ定められたイベントの発生とに基づいて、シナプスにおける状態変数を更新することを含む。

Description

[0001]本開示のいくつかの態様は、一般にニューラルシステムエンジニアリングに関し、より詳細には、スパイキングニューラルネットワークにおけるグローバルスカラ値によって可塑性を調節するためのシステムおよび方法に関する。
[0002]人工ニューロン(すなわち、ニューロンモデル)の相互結合されたグループを備え得る人工ニューラルネットワークは、計算デバイスであるか、または計算デバイスによって実行される方法を表す。人工ニューラルネットワークは、生物学的ニューラルネットワークにおける対応する構造および/または機能を有し得る。しかしながら、人工ニューラルネットワークは、従来の計算技法が厄介、実行不可能または不適切であるいくつかの適用例に革新的で有用な計算技法を提供することができる。人工ニューラルネットワークは観測から関数を推測することができるので、そのようなネットワークは、タスクまたはデータの複雑さが従来の技法による関数の設計を煩わしくする用途において、特に有用である。
[0003]本開示のある態様では、ニューラルネットワークのシナプスにおける状態変数を維持するための方法が開示される。本方法は、軸索における状態変数を維持することを含む。軸索における状態変数は、第1のあらかじめ定められたイベントの発生に基づいて更新される。本方法はまた、軸索における状態変数と第2のあらかじめ定められたイベントの発生とに基づいて、シナプスにおける状態変数を更新することを含む。
[0004]本開示の別の態様では、ニューラルネットワークのシナプスにおける状態変数を維持するための装置が開示される。本装置は、メモリと、メモリに結合された少なくとも1つのプロセッサとを有する。本プロセッサは、軸索における状態変数を維持するように構成される。軸索における状態変数は、第1のあらかじめ定められたイベントの発生に基づいて更新される。本プロセッサはまた、軸索における状態変数と第2のあらかじめ定められたイベントの発生とに基づいて、シナプスにおける状態変数を更新するように構成される。
[0005]本開示の別の態様では、ニューラルネットワークのシナプスにおける状態変数を維持するための装置が開示される。本装置は、軸索における状態変数を維持するための手段を含む。軸索における状態変数は、第1のあらかじめ定められたイベントの発生に基づいて更新される。本装置はまた、軸索における状態変数と第2のあらかじめ定められたイベントの発生とに基づいて、シナプスにおける状態変数を更新するための手段を含む。
[0006]本開示の別の態様では、ニューラルネットワークのシナプスにおける状態変数を維持するためのコンピュータプログラム製品が開示される。本コンピュータプログラム製品は、プログラムコードを符号化した非一時的コンピュータ可読媒体を含む。本プログラムコードは、軸索における状態変数を維持するためのプログラムコードを含む。軸索における状態変数は、第1のあらかじめ定められたイベントの発生に基づいて更新される。本プログラムコードはまた、軸索における状態変数と第2のあらかじめ定められたイベントの発生とに基づいて、シナプスにおける状態変数を更新するためのプログラムコードを含む。
[0007]これは、以下の詳細な説明がより良く理解され得るように、本開示の特徴および技術的利点をかなり広く概説したものである。開示の追加の特徴および利点は、以下で説明される。この開示は、本開示と同じ目的を実行するための他の構造を修正または設計するための基礎として容易に変更され得ることが、当業者によって理解されるべきである。また、添付の特許請求の範囲に記載されるように、そのような等価な構成は本開示の教示から逸脱しないことが、当業者によって理解されるべきである。本開示の特徴と考えられる新規な特徴は、その構成と動作の方法との両方に関して、さらなる目的および利点とともに、添付の図面と関連して考慮されるとき以下の説明からより良く理解されるであろう。しかしながら、図面の各々は単に例示および説明の目的のために提供されているにすぎず、本開示の制限の定義として意図されていないことが、明確には理解されるべきである。
[0008]本開示の特徴、性質、および利点は、同様の参照文字が全体を通して相応して識別する図面を考慮した場合、以下に示される詳細な説明から、より明らかになるだろう。
[0009]本開示のいくつかの態様によるニューロンの例示的なネットワークを示す図。 [0010]本開示のいくつかの態様による、計算ネットワーク(ニューラルシステムまたはニューラルネットワーク)の処理ユニット(ニューロン)の一例を示す図。 [0011]本開示のいくつかの態様によるスパイクタイミング依存可塑性(STDP)曲線の一例を示す図。 [0012]本開示のいくつかの態様による、ニューロンモデルの挙動を定義するための正レジームおよび負レジームの一例を示す図。 [0013]本開示のある態様による、汎用プロセッサを使用してニューラルネットワークを設計することの例示的な実装形態を示す図。 [0014]本開示のいくつかの態様による、メモリが個々の分散処理ユニットとインターフェースされ得るニューラルネットワークを設計する例示的な実装形態を示す図。 [0015]本開示のいくつかの態様による、分散メモリおよび分散処理ユニットに基づいてニューラルネットワークを設計する例示的な実装形態を示す図。 [0016]本開示のいくつかの態様による、ニューラルネットワークの例示的な実装形態を示す図。 [0017]本開示の態様による、スパイキングニューラルネットワークにおける可塑性を調節するためのタイミング図。 本開示の態様による、スパイキングニューラルネットワークにおける可塑性を調節するためのタイミング図。 [0018]本開示のある態様による、スパイキングニューラルネットワークにおける可塑性を調節するための方法を示すブロック図。
[0019]添付の図面に関連して以下に示される詳細な説明は、様々な構成の説明として意図されたものであり、本明細書において説明される概念が実現され得る唯一の構成を表すことを意図されるものではない。詳細な説明は、様々な概念の完全な理解を提供する目的で、具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしで実施され得ることは、当業者にとっては明らかであろう。いくつかの事例では、よく知られている構造および構成要素が、そのような概念を曖昧にするのを避けるために、ブロック図形式で示される。
[0020]本教示に基づいて、本開示の範囲は、本開示の任意の他の態様とは無関係に実装されるにせよ、本開示の任意の他の態様と組み合わされるにせよ、本開示のいかなる態様をもカバーするものであることを、当業者なら諒解されたい。たとえば、記載される態様をいくつ使用しても、装置は実装され得、または方法は実施され得る。さらに、本開示の範囲は、記載される本開示の様々な態様に加えてまたはそれらの態様以外に、他の構造、機能、または構造および機能を使用して実施されるそのような装置または方法をカバーするものとする。開示する本開示のいずれの態様も、請求項の1つまたは複数の要素によって実施され得ることを理解されたい。
[0021]「例示的」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用される。「例示的」として本明細書で説明するいかなる態様も、必ずしも他の態様よりも好ましいまたは有利であると解釈されるべきであるとは限らない。
[0022]本明細書では特定の態様について説明するが、これらの態様の多くの変形および置換は本開示の範囲内に入る。好ましい態様のいくつかの利益および利点が説明されるが、本開示の範囲は特定の利益、使用、または目的に限定されるものではない。むしろ、本開示の態様は、様々な技術、システム構成、ネットワーク、およびプロトコルに広く適用可能であるものとし、そのうちのいくつかを例として図および好ましい態様についての以下の説明で示す。発明を実施するための形態および図面は、本開示を限定するものではなく説明するものにすぎず、本開示の範囲は添付の特許請求の範囲およびそれの均等物によって定義される。
例示的なニューラルシステム、トレーニングおよび動作
[0023]図1は、本開示のいくつかの態様による、複数のレベルのニューロンをもつ例示的な人工ニューラルシステム100を示す。ニューラルシステム100は、シナプス結合のネットワーク104(すなわち、フィードフォワード結合)を介してニューロンの別のレベル106に結合されたニューロンのあるレベル102を有し得る。簡単のために、図1には2つのレベルのニューロンのみが示されているが、ニューラルシステムには、より少ないまたはより多くのレベルのニューロンが存在し得る。ニューロンのいくつかは、ラテラル結合を介して同じ層の他のニューロンに結合し得ることに留意されたい。さらに、ニューロンのいくつかは、フィードバック結合を介して前の層のニューロンに戻る形で結合し得る。
[0024]図1に示すように、レベル102における各ニューロンは、前のレベル(図1に図示せず)のニューロンによって生成され得る入力信号108を受信し得る。信号108は、レベル102のニューロンの入力電流を表し得る。この電流は、膜電位を充電するためにニューロン膜上に蓄積され得る。膜電位がそれのしきい値に達すると、ニューロンは、発火し、ニューロンの次のレベル(たとえば、レベル106)に転送されるべき出力スパイクを生成し得る。いくつかのモデリング手法では、ニューロンは、信号をニューロンの次のレベルに継続的に転送し得る。この信号は、典型的には膜電位の関数である。そのような挙動は、以下で説明するものなどのアナログおよびデジタル実装形態を含むハードウェアおよび/またはソフトウェアでエミュレートまたはシミュレートされ得る。
[0025]生物学的ニューロンでは、ニューロンが発火するときに生成される出力スパイクは、活動電位と呼ばれる。電気信号は、約100mVの振幅と約1msの持続時間とを有する比較的急速で、一時的な神経インパルスである。一連の結合されたニューロンを有するニューラルシステムの特定の実施形態(たとえば、図1におけるあるレベルのニューロンから別のレベルのニューロンへのスパイクの転送)では、あらゆる活動電位が基本的に同じ振幅と持続時間とを有するので、信号における情報は、振幅によってではなく、スパイクの周波数および数、またはスパイクの時間によってのみ表され得る。活動電位によって搬送される情報は、スパイク、スパイクしたニューロン、および他の1つまたは複数のスパイクに対するスパイクの時間によって決定され得る。以下で説明するように、スパイクの重要性は、ニューロン間の接続に適用される重みによって決定され得る。
[0026]図1に示されるように、ニューロンのあるレベルから別のレベルへのスパイクの移動は、シナプス結合(または、単純に「シナプス」)104のネットワークを介して達成され得る。シナプス104に関して、レベル102のニューロンはシナプス前ニューロンと考えられ得、レベル106のニューロンはシナプス後ニューロンと考えられ得る。シナプス104は、レベル102のニューロンから出力信号(すなわち、スパイク)を受信して、調整可能なシナプスの重み
Figure 2017519268
に応じてそれらの信号をスケーリングすることができ、上式で、Pはレベル102のニューロンとレベル106のニューロンとの間のシナプス結合の総数であり、iはニューロンレベルの指標である。図1の例では、iはニューロンレベル102を表し、i+1は、ニューロンレベル106を表す。さらに、スケーリングされた信号は、レベル106における各ニューロンの入力信号として合成され得る。レベル106におけるあらゆるニューロンは、対応する合成された入力信号に基づいて、出力スパイク110を生成し得る。出力スパイク110は、シナプス結合の別のネットワーク(図1には図示せず)を使用して、別のレベルのニューロンに転送され得る。
[0027]生物学的シナプスは、シナプス後ニューロンにおける興奮性活動または抑制性(過分極化)活動のいずれかを調停することができ、ニューロン信号を増幅する役目を果たすことができる。興奮性信号は、膜電位を脱分極する(すなわち、静止電位に対して膜電位を増加させる)。しきい値を超えて膜電位を脱分極するために十分な興奮性信号が一定の時間期間内に受信された場合、シナプス後ニューロンに活動電位が生じる。対照的に、抑制性信号は一般に、膜電位を過分極する(すなわち、低下させる)。抑制性信号は、十分に強い場合、興奮性信号のすべてを相殺し、膜電位がしきい値に達するのを防止することができる。シナプス興奮を相殺することに加えて、シナプス抑制は、自然に活発なニューロンに対して強力な制御を行うことができる。自然に活発なニューロンは、たとえば、それのダイナミクスまたはフィードバックに起因するさらなる入力なしにスパイクするニューロンを指す。これらのニューロンにおける活動電位の自然な生成を抑圧することによって、シナプス抑制は、一般にスカルプチャリングと呼ばれる、ニューロンの発火のパターンを形成することができる。様々なシナプス104は、望まれる挙動に応じて、興奮性シナプスまたは抑制性シナプスの任意の組合せとして働き得る。
[0028]ニューラルシステム100は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス(PLD)、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、プロセッサによって実行されるソフトウェアモジュール、またはそれらの任意の組合せによってエミュレートされ得る。ニューラルシステム100は、たとえば画像およびパターン認識、機械学習、モータ制御、および似ているなど、かなりの適用範囲において利用され得る。ニューラルシステム100における各ニューロンは、ニューロン回路として実装され得る。出力スパイクを開始するしきい値まで充電されるニューロン膜は、たとえば、そこを通って流れる電流を積分するキャパシタとして実装され得る。
[0029]一態様では、キャパシタは、ニューロン回路の電流積分デバイスとして除去され得、その代わりにより小さいメモリスタ(memristor)要素が使用され得る。この手法は、ニューロン回路において、ならびにかさばるキャパシタが電流積分器として利用される様々な他の適用例において適用され得る。さらに、シナプス104の各々は、メモリスタ要素に基づいて実装され得、シナプス重みの変化は、メモリスタ抵抗の変化に関係し得る。ナノメートルの特徴サイズのメモリスタを用いると、ニューロン回路およびシナプスの面積が大幅に低減され得、それによって、大規模なニューラルシステムハードウェア実装形態の実装がより実用的になり得る。
[0030]ニューラルシステム100をエミュレートするニューラルプロセッサの機能は、ニューロン間の結合の強さを制御し得る、シナプス結合の重みに依存し得る。シナプス重みは、パワーダウン後にプロセッサの機能を維持するために、不揮発性メモリに記憶され得る。一態様では、シナプス重みメモリは、主たるニューラルプロセッサチップとは別個の外部チップ上に実装され得る。シナプス重みメモリは、交換可能メモリカードとしてニューラルプロセッサチップとは別個にパッケージ化され得る。これは、ニューラルプロセッサに多様な機能を提供することができ、特定の機能は、ニューラルプロセッサに現在取り付けられているメモリカードに記憶されたシナプス重みに基づき得る。
[0031]図2は、本開示のいくつかの態様による、計算ネットワーク(たとえば、ニューラルシステムまたはニューラルネットワーク)の処理ユニット(たとえば、ニューロンまたはニューロン回路)202の例示的な図200を示す。たとえば、ニューロン202は、図1のレベル102のニューロンおよび106のニューロンのうちのいずれかに対応し得る。ニューロン202は、ニューラルシステムの外部にある信号、または同じニューラルシステムの他のニューロンによって生成された信号、またはその両方であり得る、複数の入力信号2041〜204Nを受信し得る。入力信号は、電流、コンダクタンス、電圧、実数値および/または複素数値であり得る。入力信号は、固定小数点表現または浮動小数点表現をもつ数値を備え得る。これらの入力信号は、調整可能なシナプス重み2061〜206N(w1〜wN)に従って信号をスケーリングするシナプス結合を通してニューロン202に伝えられ得、Nはニューロン202の入力接続の総数であり得る。
[0032]ニューロン202は、スケーリングされた入力信号を合成し、合成された、スケーリングされた入力を使用して、出力信号208(すなわち、信号y)を生成し得る。出力信号208は、電流、コンダクタンス、電圧、実数値および/または複素数値であり得る。出力信号は、固定小数点表現または浮動小数点表現をもつ数値であり得る。出力信号208は、次いで、同じニューラルシステムの他のニューロンへの入力信号として、または同じニューロン202への入力信号として、またはニューラルシステムの出力として伝達され得る。
[0033]処理ユニット(ニューロン)202は電気回路によってエミュレートされ得、それの入力接続および出力接続は、シナプス回路をもつ電気接続によってエミュレートされ得る。処理ユニット202ならびにそれの入力接続および出力接続はまた、ソフトウェアコードによってエミュレートされ得る。処理ユニット202はまた、電気回路によってエミュレートされ得るが、それの入力接続および出力接続はソフトウェアコードによってエミュレートされ得る。一態様では、計算ネットワーク中の処理ユニット202はアナログ電気回路であり得る。別の態様では、処理ユニット202はデジタル電気回路であり得る。さらに別の態様では、処理ユニット202は、アナログ構成要素とデジタル構成要素の両方をもつ混合信号電気回路であり得る。計算ネットワークは、上述の形態のいずれかにおける処理ユニットを含み得る。そのような処理ユニットを使用した計算ネットワーク(ニューラルシステムまたはニューラルネットワーク)は、たとえば画像およびパターン認識、機械学習、モータ制御など、かなりの適用範囲において利用され得る。
[0034]ニューラルネットワークをトレーニングする過程で、シナプス重み(たとえば、図1の重み
Figure 2017519268
および/または図2の重み2061〜206N)がランダム値により初期化され得、学習ルールに従って増加または減少し得る。学習ルールの例は、これに限定されないが、スパイクタイミング依存可塑性(STDP)学習ルール、Hebb則、Oja則、Bienenstock−Copper−Munro(BCM)則等を含むことを当業者は理解するだろう。いくつかの態様では、重みは、2つの値のうちの1つに安定または収束し得る(すなわち、重みの双峰分布)。この効果が利用されて、シナプス重みごとのビット数を低減し、シナプス重みを記憶するメモリとの間の読取りおよび書込みの速度を上げ、シナプスメモリの電力および/またはプロセッサ消費量を低減し得る。
シナプスタイプ
[0035]ニューラルネットワークのハードウェアおよびソフトウェアモデルでは、シナプス関係機能の処理がシナプスタイプに基づき得る。シナプスタイプは、非塑性シナプス(non-plastic synapse)(重みおよび遅延の変化がない)、可塑性シナプス(重みが変化し得る)、構造遅延可塑性シナプス(重みおよび遅延が変化し得る)、完全可塑性シナプス(重み、遅延および結合性が変化し得る)、およびそれの変形(たとえば、遅延は変化し得るが、重みまたは結合性の変化はない)であり得る。複数のタイプの利点は、処理が再分割され得ることである。たとえば、非塑性シナプスは、可塑性機能を使用しないで実行される場合がある(またはそのような機能が完了するのを待つ)。同様に、遅延および重み可塑性は、一緒にまたは別々に、順にまたは並列に動作し得る動作に再分割され得る。異なるタイプのシナプスは、適用される異なる可塑性タイプの各々の異なるルックアップテーブルまたは式およびパラメータを有し得る。したがって、本方法は、シナプスのタイプについての関連する表、式、またはパラメータにアクセスする。
[0036]スパイクタイミング依存構造可塑性がシナプス可塑性とは無関係に実行され得るという事実のさらなる含意がある。構造可塑性は、重みの大きさに変化がない場合(たとえば、重みが最小値または最大値に達したか、あるいはそれが何らかの他の理由により変更されない場合)s構造可塑性(すなわち、遅延量の変化)は前後スパイク時間差(pre-post spike time difference)の直接関数であり得ても実行され得る。代替的に、構造可塑性は、重み変化量に応じて、または重みもしくは重み変化の限界に関係する条件に基づいて設定され得る。たとえば、重み変化が生じたとき、または重みが最大値になるのではなく、重みがゼロに達した場合のみ、シナプス遅延が変化し得る。しかしながら、これらのプロセスが並列化され、メモリアクセスの数および重複を低減し得るように、独立した機能を有することが有利であり得る。
シナプス可塑性の決定
[0037]神経可塑性(または単に「可塑性」)は、脳内のニューロンおよびニューラルネットワークがそれらのシナプス結合と挙動とを新しい情報、感覚上の刺激、発展、損傷または機能不全に応答して変える能力である。可塑性は、生物学における学習および記憶にとって、また計算論的神経科学およびニューラルネットワークにとって重要である。(たとえば、Hebb則理論による)シナプス可塑性、スパイクタイミング依存可塑性(STDP)、非シナプス可塑性、活性依存可塑性、構造可塑性および恒常的可塑性など、様々な形の可塑性が研究されている。
[0038]STDPは、ニューロン間のシナプス結合の強さを調整する学習プロセスである。結合強度は、特定のニューロンの出力スパイクおよび受信入力スパイク(すなわち、活動電位)の相対的タイミングに基づいて調整される。STDPプロセスの下で、あるニューロンに対する入力スパイクが、平均して、そのニューロンの出力スパイクの直前に生じる傾向がある場合、長期増強(LTP)が生じ得る。その場合、その特定の入力はいくらか強くなる。一方、入力スパイクが、平均して、出力スパイクの直後に生じる傾向がある場合、長期抑圧(LTD)が生じ得る。その場合、その特定の入力はいくらか弱くなるので、「スパイクタイミング依存可塑性」と呼ばれる。したがって、シナプス後ニューロンの興奮の原因であり得る入力は、将来的に寄与する可能性がさらに高くなる一方、シナプス後スパイクの原因ではない入力は、将来的に寄与する可能性が低くなる。結合の初期セットのサブセットが残る一方で、その他の部分の影響がわずかなレベルまで低減されるまで、このプロセスは続く。
[0039]ニューロンは一般に出力スパイクを、それの入力の多くが短い期間内に生じる(すなわち、出力をもたらすのに十分な累積がある)ときに生成するので、通常残っている入力のサブセットは、時間的に相関する傾向のあった入力を含む。さらに、出力スパイクの前に生じる入力は強化されるので、最も早い十分に累積的な相関指示を提供する入力は結局、ニューロンへの最終入力となる。
[0040]STDP学習ルールは、シナプス前ニューロンのスパイク時間tpreとシナプス後ニューロンのスパイク時間tpostとの間の時間差(すなわち、t=tpost−tpre)に応じて、シナプス前ニューロンをシナプス後ニューロンに結合するシナプスのシナプス重みを効果的に適合させ得る。STDPの通常の公式化は、時間差が正である(シナプス前ニューロンがシナプス後ニューロンの前に発火する)場合にシナプス重みを増加させ(すなわち、シナプスを増強し)、時間差が負である(シナプス後ニューロンがシナプス前ニューロンの前に発火する)場合にシナプス重みを減少させる(すなわち、シナプスを抑制する)ことである。
[0041]STDPプロセスでは、経時的なシナプス重みの変化は通常、以下の式によって与えられるように、指数関数的減衰を使用して達成され得る。
Figure 2017519268
ここで、k+およびk-τsign(Δt)はそれぞれ、正の時間差および負の時間差の時間定数であり、a+およびa-は対応するスケーリングの大きさであり、μは正の時間差および/または負の時間差に適用され得るオフセットである。
[0042]図3は、STDPによる、シナプス前スパイクおよびシナプス後スパイクの相対的タイミングに応じたシナプス重み変化の例示的な図300を示す。シナプス前ニューロンがシナプス後ニューロンの前に発火する場合、グラフ300の部分302に示すように、対応するシナプス重みは増加し得る。この重み増加は、シナプスのLTPと呼ばれ得る。グラフ部分302から、シナプス前スパイク時間とシナプス後スパイク時間との間の時間差に応じて、LTPの量がほぼ指数関数的に減少し得ることが観測され得る。グラフ300の部分304に示すように、発火の逆の順序は、シナプス重みを減少させ、シナプスのLTDをもたらし得る。
[0043]図3のグラフ300に示すように、STDPグラフのLTP(原因)部分302に負のオフセットμが適用され得る。x軸の交差306のポイント(y=0)は、層i−1からの原因入力の相関を考慮して、最大タイムラグと一致するように構成され得る。フレームベースの入力(すなわち、スパイクまたはパルスを備える特定の持続時間のフレームの形態である入力)の場合、オフセット値μは、フレーム境界を反映するように計算され得る。直接的にシナプス後電位によってモデル化されるように、またはニューラル状態に対する影響の点で、フレームにおける第1の入力スパイク(パルス)が経時的に減衰することが考慮され得る。フレームにおける第2の入力スパイク(パルス)が特定の時間フレームの相関したまたは関連したものと考えられる場合、フレームの前および後の関連する時間は、その時間フレーム境界で分離され、関連する時間の値が異なり得る(たとえば、1つのフレームよりも大きい場合は負、1つのフレームよりも小さい場合は正)ように、STDP曲線の1つまたは複数の部分をオフセットすることによって、可塑性の点で別様に扱われ得る。たとえば、曲線が、フレーム時間よりも大きい前後の時間で実際にゼロよりも下になり、結果的にLTPの代わりにLTDの一部であるようにLTPをオフセットするために負のオフセットμが設定され得る。
ニューロンモデルおよび演算
[0044]有用なスパイキングニューロンモデルを設計するための一般的原理がいくつかある。良いニューロンモデルは、2つの計算レジーム、すなわち、一致検出および関数計算の点で豊かな潜在的挙動を有し得る。その上、良いニューロンモデルは、時間コーディングを可能にするための2つの要素を有する必要がある:入力の到着時間は出力時間に影響を与え、一致検出は狭い時間ウィンドウを有し得る。最終的に、計算上魅力的であるために、良いニューロンモデルは、連続時間に閉形式解と、ニアアトラクター(near attractor)と鞍点とを含む安定した挙動とを有し得る。言い換えれば、有用なニューロンモデルは、実用的なニューロンモデルであり、豊かで、現実的で、生物学的に一貫した挙動をモデル化でき、神経回路のエンジニアリングとリバースエンジニアリングの両方を可能にするニューロンモデルである。
[0045]ニューロンモデルは事象、たとえば入力の到着、出力スパイク、または内部的であるか外部的であるかを問わず他の事象に依存し得る。豊かな挙動レパートリーを実現するために、複雑な挙動を示すことができる状態機械が望まれ得る。入力寄与(ある場合)とは別個の事象の発生自体が状態機械に影響を与え、事象の後のダイナミクスを制限し得る場合、システムの将来の状態は、単なる状態および入力の関数ではなく、むしろ状態、事象および入力の関数である。
[0046]一態様では、ニューロンnは、下記のダイナミクスによって決定される膜電圧vn(t)によるスパイキングリーキー積分発火ニューロンとしてモデル化され得る。
Figure 2017519268
ここでαおよびβは、パラメータであり、wm,nは、シナプス前ニューロンmをシナプス後ニューロンnに結合するシナプスのシナプス重みであり、ym(t)は、ニューロンnの細胞体に到着するまでΔtm,nに従って樹状遅延または軸索遅延によって遅延し得るニューロンmのスパイキング出力である。
[0047]シナプス後ニューロンへの十分な入力が達成された時間からシナプス後ニューロンが実際に発火する時間までの遅延があることに留意されたい。イジケヴィッチの単純モデルなど、動的スパイキングニューロンモデルでは、脱分極しきい値vtとピークスパイク電圧vpeakとの間に差がある場合、時間遅延が生じ得る。たとえば、単純モデルでは、電圧および復元のための1対の微分方程式、すなわち、
Figure 2017519268
Figure 2017519268
によってニューロン細胞体ダイナミクス(neuron soma dynamics)が決定され得る。ここでvは膜電位であり、uは、膜復元変数であり、kは、膜電位vの時間スケールを記述するパラメータであり、aは、復元変数uの時間スケールを記述するパラメータであり、bは、膜電位vのしきい値下変動に対する復元変数uの感度を記述するパラメータであり、vrは、膜静止電位であり、Iは、シナプス電流であり、Cは、膜のキャパシタンスである。このモデルによれば、ニューロンはv>vpeakのときにスパイクすると定義される。
Hunzinger Coldモデル
[0048]Hunzinger Coldニューロンモデルは、豊かな様々な神経挙動を再生し得る最小二重レジームスパイキング線形動的モデルである。モデルの1次元または2次元の線形ダイナミクスは2つのレジームを有することができ、時間定数(および結合)はレジームに依存し得る。しきい値下レジームでは、時間定数は、慣例により負であり、一般に生物学的に一貫した線形方式で静止状態に細胞を戻す役目を果たすリーキーチャネルダイナミクスを表す。しきい値上レジームにおける時間定数は、慣例により正であり、一般にスパイク生成のレイテンシを生じさせる一方でスパイク状態に細胞を駆り立てる反リーキーチャネルダイナミクスを反映する。
[0049]図4に示すように、モデル400のダイナミクスは2つの(またはそれよりも多くの)レジームに分割され得る。これらのレジームは、負のレジーム(negative regime)402(leaky−integrate−and−fire(LIF)ニューロンモデルと混同されないように、交換可能にLIFレジームとも呼ばれる)、および正のレジーム(positive regime)404(anti−leaky−integrate−and−fire(ALIF)ニューロンモデルと混同されないように、交換可能にALIFレジームとも呼ばれる)と呼ばれ得る。負レジーム402では、状態は将来の事象の時点における静止(v-)の傾向がある。この負レジームでは、モデルは一般に、時間的入力検出特性と他のしきい値下挙動とを示す。正レジーム404では、状態はスパイキング事象(vs)の傾向がある。この正レジームでは、モデルは、後続の入力事象に応じてスパイクにレイテンシを生じさせるなどの計算特性を示す。事象の点からのダイナミクスの公式化およびこれら2つのレジームへのダイナミクスの分離は、モデルの基本的特性である。
[0050]線形二重レジーム2次元ダイナミクス(状態vおよびuの場合)は、慣例により次のように定義され得る。
Figure 2017519268
Figure 2017519268
ここでqρおよびrは、結合のための線形変換変数である。
[0051]シンボルρは、ダイナミクスレジームを示すためにここで使用され、特定のレジームの関係を論述または表現するときに、それぞれ負レジームおよび正レジームについて符号「−」または「+」にシンボルρを置き換える慣例がある。
[0052]モデル状態は、膜電位(電圧)vおよび復元電流uによって定義される。基本形態では、レジームは基本的にモデル状態によって決定される。正確で一般的な定義の微妙だが重要な側面があるが、差し当たり、モデルが、電圧vがしきい値(v+)を上回る場合に正レジーム404にあり、そうでない場合に負レジーム402にあると考える。
[0053]レジーム依存時間定数は、負レジーム時間定数であるτ-と正レジーム時間定数であるτ+とを含む。復元電流時間定数τuは通常、レジームから独立している。便宜上、τuと同様に、指数およびτ+が一般に正となる正レジームの場合に、電圧発展(voltage evolution)に関する同じ表現が使用され得るように、減衰を反映するために負の量として負レジーム時間定数τ-が一般に指定される。
[0054]2つの状態要素のダイナミクスは、事象において、ヌルクラインから状態をオフセットする変換によって結合され得、ここで変換変数は、
Figure 2017519268
Figure 2017519268
であり、δ、ε、βおよびv-、v+はパラメータである。vρのための2つの値は、2つのレジームのための参照電圧のベースである。パラメータv-は、負レジームのためのベース電圧であり、膜電位は一般に、負レジームにおいてv-に減衰する。パラメータv+は、正レジームのためのベース電圧であり、膜電位は一般に、正レジームにおいてv+から離れる傾向となる。
[0055]vおよびuのためのヌルクラインは、それぞれ変換変数qρおよびrの負によって与えられる。パラメータδは,uヌルクラインの傾きを制御するスケール係数である。パラメータεは通常、−v-に等しく設定される。パラメータβは、両方のレジームにおいてvヌルクラインの傾きを制御する抵抗値である。τρ時間定数パラメータは、指数関数的減衰だけでなく、各レジームにおいて別個にヌルクラインの傾きを制御する。
[0056]モデルは、電圧vが値vsに達したときにスパイクするように定義され得る。続いて、状態は(スパイク事象と同じ1つのものであり得る)リセット事象でリセットされ得る。
Figure 2017519268
Figure 2017519268
ここで、
Figure 2017519268
およびΔuはパラメータである。リセット電圧
Figure 2017519268
は通常、v-にセットされる。
[0057]瞬時結合の原理によって、状態について(また、単一の指数項による)だけではなく、特定の状態に到達するための時間についても、閉形式解が可能である。近い形式状態解は、次のとおりである。
Figure 2017519268
Figure 2017519268
[0058]したがって、モデル状態は、入力(シナプス前スパイク)または出力(シナプス後スパイク)などの事象に伴ってのみ更新され得る。また、演算が(入力があるか、出力があるかを問わず)任意の特定の時間に実行され得る。
[0059]その上、瞬時結合原理によって、反復的技法または数値解法(たとえば、オイラー数値解法)なしに、特定の状態に到達する時間が事前に決定され得るように、シナプス後スパイクの時間が予想され得る。前の電圧状態v0を踏まえ、電圧状態vfに到達するまでの時間遅延は、次の式によって与えられる。
Figure 2017519268
[0060]スパイクが、電圧状態vがvsに到達する時間に生じると定義される場合、電圧が所与の状態vにある時間から測定されたスパイクが生じるまでの時間量、または相対的遅延に関する閉形式解は、次のとおりである。
Figure 2017519268
ここで、
Figure 2017519268
は通常、パラメータv+にセットされるが、他の変形も可能であり得る。
[0061]モデルダイナミクスの上記の定義は、モデルが正レジームにあるか、それとも負レジームにあるかに依存する。上述のように、結合およびレジームρは、事象に伴って計算され得る。状態の伝搬のために、レジームおよび結合(変換)変数は、最後の(前の)事象の時間における状態に基づいて定義され得る。続いてスパイク出力時間を予想するために、レジームおよび結合変数は、次の(最新の)事象の時間における状態に基づいて定義され得る。
[0062]Coldモデルの、適時にシミュレーション、エミュレーションまたはモデルを実行するいくつかの可能な実装形態がある。これは、たとえば、事象更新モード、ステップ事象更新モード、およびステップ更新モードを含む。事象更新は、(特定の瞬間における)事象または「事象更新」に基づいて状態が更新される更新である。ステップ更新は、間隔(たとえば、1ms)をおいてモデルが更新される更新である。これは必ずしも、反復的技法または数値解法を利用するとは限らない。また、事象がステップもしくはステップ間で生じる場合または「ステップ事象」更新によってモデルを更新するのみによって、ステップベースのシミュレータにおいて限られた時間分解能で事象ベースの実装形態が可能である。
スパイキングニューラルネットワークにおけるグローバルスカラ値によって可塑性を調節すること
[0063]ドーパミン(DA)は、シナプスの可塑性を調節するニューロモジュレータである。ドーパミン調節可塑性は、プレスパイクおよびポストスパイクイベントと遅れ報酬信号とを相関させる。プレスパイクおよびポストスパイクイベントは、シナプスが、たとえば重み変化などの更新のために「適格(eligible)」であるかどうかを決定するために使用され得る。いくつかの態様では、プレ/ポストスパイクイベントは、シナプスごとに適格度トレースをトリガし得る。適格度トレースの大きさは、プレスパイクイベントとポストスパイクイベントとのタイミングに基づいて計算され得る。たとえば、大きさは、スパイクタイミング依存性可塑性ルックアップテーブル(たとえば、STDP(t_pre,post))などのルックアップテーブルを使用して計算され得る。したがって、適格度トレースの大きさは以下によって与えられ得る。
Figure 2017519268
[0064]このように、適格度トレースの大きさは、以下に従って経時的に減衰し得る。
Figure 2017519268
[0065]報酬入力は、ニューロモジュレータレベルの変化によって表され得る。一例では、ニューロモジュレータはドーパミンであり得る。しかしながら、これは単なる例示であり、他のニューロモジュレータも使用され得る。さらに、複数のタイプのニューロモジュレータも使用され得る。たとえば、異なるタイプのニューロンおよび/またはシナプスに関連して、別のニューロモジュレータのタイプが使用され得る。
[0066]報酬入力は、外部ソースを介して提供され得、正であってもよく、負であってもよい。報酬入力は、別個のレジスタまたは他のストレージを含み得るニューラルモジュールに累積および記憶され得る。たとえば、報酬入力信号が受信されると、報酬入力信号は、ニューロンの集団においてスパイクに符号化されて、累積報酬信号(たとえば、ドーパミンなどのニューロモジュレータ信号)をインクリメントするためにニューラルモジュールに提供され得る。
[0067]いくつかの態様では、ニューラルモジュールは、スーパーニューロンに関連付けられるメモリユニットであるKortex Modulator(KM)を備え得る。他の態様では、ニューラルモジュールはまた、軸索、ニューロン、またはスーパーニューロンを備え得る。
[0068]特別なシナプスはニューロンの集団とニューラルモジュールとの間に結合され得る。いくつかの態様では、ニューロモジュレータのタイプごとに特別なシナプスがあり得る。特別なシナプスは、累積報酬信号をインクリメントおよび/またはデクリメントするために使用され得る。したがって、シナプス前ニューロンがスパイクすると、ニューロモジュール内の適切なニューロモジュレータ変数は、ニューロモジュレータの値だけインクリメントされ得る。ニューロモジュレータインクリメント値は固定でも可変値でもよく、また正または負のいずれかであり得る。したがって、ニューラルモジュールは、たとえば、ニューロモジュレータ状態変数(たとえば、ニューロモジュレータ信号)を維持する特別なユニットまたはニューロンとして機能し得る。
[0069]いくつかの態様では、ニューロモジュレータ信号は、ニューラルネットワークにおけるシナプスの状態変数(たとえば、重み)を更新するために潜在的に使用され得る状態値を備え得る。さらに、累積ニューロモジュレータ信号は、ニューラルネットワークまたはそのサブセットにおけるすべてのシナプスを更新するために適用可能でもよく、使用されてもよい。したがって、いくつかの態様では、累積ニューロモジュレータ信号は、グローバル値であり得る。
ニューラルモジュール更新
[0070]次に、ニューラルモジュール、含まれる状態変数がステップごとに更新され得る。たとえば、状態変数は各時間ステップ(τ)で更新され得る。いくつかの態様では、ニューラルモジュール状態変数はニューラル状態更新の終了時に更新され得る。他の態様では、ニューラルモジュール状態変数は、スパイクイベント(たとえば、スパイクまたはスパイクリプレイイベント)に基づくタイミングで更新され得る。
[0071]重み変化は、ニューロモジュレータ(たとえば、ドーパミン)レベルと適格度トレースとの積として決定され得、経時的に減衰する。すなわち、重み変化は、以下の式による、累積ニューロモジュレータの信号の畳み込み(たとえば、以下に示されるようなドーパミン)、および適格度トレースの大きさとして表され得る。
Figure 2017519268
上式で、tr(t)は、適格度トレースの大きさであり、ドーパミン(t)は累積ニューロモジュレータ信号である。
[0072]報酬入力(r)がある場合、重み変化が計算され得る。重み変化はステップ(τ)ごとに更新および累積され得る。このように、累積重み変化は、ニューラルモジュール内で維持されて、後に(たとえば、スパイクリプレイイベントの発生時に)シナプスに適用され得る。
[0073]いくつかの態様では、ニューラルモジュール状態変数は、ニューラルネットワークにおけるニューロンのサブセットにアクセス可能であり得る。たとえば、いくつかの態様では、ニューラルモジュール(たとえば、軸索、ニューロン、またはスーパーニューロン)にアクセスし得るニューロンのサブセットだけが、ニューラルモジュール状態変数にアクセスし得る。ニューラルモジュールにアクセスし得るニューロンのサブセットは、指定されたシナプスまたはシナプスのタイプ(たとえば、特定のニューロモジュレータのタイプのために指定されたシナプス)を使用してこれを行うことができる。このように、状態変数はリセットされてもよく、たとえば他の管理対象となってもよい。
[0074]ニューラルモジュールは、構成可能パラメータを含み得る。たとえば、ニューラルモジュールは、ニューラルモジュール状態変数をインクリメントする(たとえば、正の報酬入力が提供される場合)またはデクリメントする(たとえば、負の報酬入力が提供される場合)ための入力を累積するように構成され得る入力アキュムレータパラメータを含み得る。
[0075]また、いくつかの態様では、しきい値(たとえば、高しきい値および/または低しきい値)はまた、たとえばニューロモジュレータ信号などのニューラルモジュールの状態値が、重み変化に影響を与え得る時に影響を与えるように指定および構成され得る。いくつかの態様では、信号は、ニューラルネットワークにおけるシナプスに適用され得るグローバル信号でもよく、セミグローバル信号でもよい。利得または減衰率、内部フィルタレート(たとえば、内部値を連続的に変化させる)、および出力値(たとえば、報酬信号)などを含む、他のフィルタパラメータもまた、指定および構成され得る。
[0076]また、ニューラルモジュールは、ニューラルモジュール出力を調整または制御するパラメータを含み得る。すなわち、出力パラメータは、状態値が出力され得る時および/または方法を指定し得、したがって、シナプスの状態変数が更新され得る時に影響する。たとえば、いくつかの態様では、出力パラメータは連続モードに設定され得、報酬入力スパイクは、入力スパイクによってトリガされた減衰を有する連続的に変化するニューロモジュレータ(たとえば、ドーパミン)値を生成し得る。いくつかの態様では、連続モードはしきい値を用いて境界をつけられ得る。たとえば、デュアルレールモードで、連続的なニューロモジュレータ(たとえば、ドーパミン)値は、より下部およびより上部のカットオフしきい値によって境界をつけられ得る。
[0077]いくつかの態様では、出力パラメータはスパイクモードに設定され得る。スパイクモードでは、ニューロモジュレータ(たとえば、ドーパミン)値は、たとえばインパルスとして出力され得る。ニューラル状態変数(たとえば、ニューロモジュレータ)は、報酬入力スパイクがある場合に更新され得る。すなわち、報酬入力スパイクがニューロモジュレータスパイクをトリガし得る。
[0078]一方、出力パラメータはデュアルレールモードに設定され得る。デュアルレールモードでは、内部しきい値(たとえば、高しきい値および低しきい値)は、ニューロモジュレータ信号(たとえばは、ドーパミン)がしきい値のうちの1つと交差する時に定義された値が出力され得るように構成され得る。たとえば、ドーパミンは、累積報酬信号がしきい値を超えている間にシナプスの可塑性を調節するために利用可能であり得る。累積報酬信号がしきい値を下回ると、ドーパミンはもはや利用可能ではない場合がある。このように、出力としてドーパミンスパイクが提供されるスパイクモードとは対照的に、デュアルレールモードはアナログドーパミン出力を提供する。
[0079]いくつかの態様では、ニューラルモジュールの出力値がバイアスされ得る。すなわち、出力状態値は、シナプスが使用する実際の値の出力がバイアスされ得る、または他の方法で調節され得るように構成され得る。
シナプス更新
[0080]次に、シナプスの状態変数は、ニューラルモジュール状態変数(たとえば、累積重み変化(報酬−適格度トレース累積))に基づいて更新され得る。いくつかの態様では、シナプスの状態変数は、特定のあらかじめ定められたイベントの発生に基づいて更新され得る。たとえば、シナプス状態変数は、指定されたタイミングまたは他のあらかじめ定められたイベントに応じて、スパイクイベントおよび/またはスパイクリプレイイベントの発生時に更新され得る。同様に、重み変化は、スパイクイベントに基づいて更新され得る。このように、シナプスの状態変数は、すべての時間ステップで状態変数を更新することに関連する負担および非効率性なしに更新され得る。これは、たとえば、大規模なシナプスファンイン/ファンアウトを有するネットワークにとって有利であり得る。
[0081]いくつかの態様では、変数(dopamine_en)は、シナプスがニューロモジュレータ(たとえば、ドーパミン)調節可塑性の対象となるかどうかをさらに制御するように指定され得る。dopamine_en変数は、各シナプスに特有であり得、シナプスタイプ定義に関連付けられ得る。たとえば、dopamine_en変数は、特定のシナプスまたはシナプスのグループのニューロモジュレータを有効または無効にし得るバイナリフラグを備え得る。
[0082]また、変数(sd)がゲートに適用されてもよく、可能な重み変化の大きさに影響を与えてもよい。すなわち、状態変数更新(たとえば、重み)は、sd値に基づいて決定され得る。たとえば、いくつかの態様では、ニューロモジュレータ可塑性が有効である場合(たとえば、dopamine_en=enabled)、シナプス重み更新は次のように表され得る。
Figure 2017519268
上式で、Δwnはニューラルモジュールからの累積重み更新である。
[0083]言い換えれば、実施例では、ニューロモジュレータ可塑性が有効である場合、シナプス重み更新は、sdの値と累積重み更新とに基づき得る。別の例では、ニューロモジュレータ可塑性が無効である場合、シナプスの重み更新は、sdの値のみに基づき得る。
[0084]変数sdはSTDPを使用して更新されて、プレスパイクとポストスパイクとの両方があることを確認するために使用され得る。すなわち、変数sdの大きさは、プレスパイクとポストスパイクとの時間的近接度に基づいて決定され得る。このように、sd変数は、ポストスパイクを考慮に入れることができる。さらに、sd変数は、シナプス重み変化をゲートおよび/またはスケーリングし得る。たとえば、プレ/ポストスパイクがあまりにも離れている場合、sd変数は、シナプスが重み更新のために有効にされていないことを示すために0であり得る。
[0085]いくつかの態様では、シナプス変数は、異なるシナプスを同じプレニューロンと区別するために、プレニューロンイベント(たとえば、スパイクまたはスパイクリプレイ)に基づいて更新され得る。
[0086]したがって、ニューラルネットワークにおけるシナプスの状態更新は、ニューラルモジュールの状態更新とは異なる時間に基づいて行われ得、それによって効率を向上させる。これは、大規模なシナプスファンインおよび/または大規模なシナプスファンアウトを有する大規模なネットワークにとって特に有益であり得る。
[0087]いくつかの態様では、ニューラルモジュールの状態変数とシナプスの状態変数とは、ニューラルネットワークの性能をさらに改善するために、異なるメモリに記憶され得る。たとえば、いくつかの態様では、より頻繁に更新され得るニューラルモジュールの状態変数は、シナプスの状態変数よりも速いアクセス速度でメモリに記憶され得る。同様に、ニューラルモジュールの状態変数とシナプスの状態変数とは、異なる場所に記憶され得る。
[0088]シナプス状態変数メモリはまた、軸索状態変数メモリを大幅に上回る場合がある。たとえば、いくつかの態様では、シナプス状態変数メモリは、200対1の比率で軸索状態変数メモリを実質的に上回る場合がある。もちろん、これは単なる例示であり、限定するものではない。
[0089]上述のニューラルネットワークのシナプスにおける状態変数を維持することの例示的な実施形態500は、本発明のいくつかの態様による、汎用プロセッサ502を使用する。計算ネットワーク(ニューラルネットワーク)、遅延、周波数ビン情報、適格度トレース情報、報酬情報、および/またはニューロモジュレータ(たとえば、ドーパミン)情報に関連付けられる、変数(ニューラル信号)、シナプス重み、システムパラメータは、メモリブロック504に記憶され得、汎用プロセッサ502で実行される命令はプログラムメモリ506からロードされ得る。本開示のある態様では、汎用プロセッサ502にロードされた命令は、第1のあらかじめ定められたイベントの発生に基づいて軸索における状態変数を維持するための、および/または、少なくとも1つの軸索状態変数と第2のあらかじめ定められたイベントの発生とに基づいて状態変数を更新するためのコードを備え得る。
[0090]図6は、本開示のいくつかの態様による、メモリ602が相互接続ネットワーク604を介して計算ネットワーク(ニューラルネットワーク)の個々の(分散)処理ユニット(ニューラルプロセッサ)606とインターフェースされ得る、上述のニューラルネットワークのシナプスにおける状態変数を維持することの例示的な実装形態600を示している。計算ネットワーク(ニューラルネットワーク)遅延、周波数ビン情報、適格度トレース情報、報酬情報、および/またはニューロモジュレータ(たとえば、ドーパミン)情報に関連付けられる、変数(ニューラル信号)、シナプス重み、システムパラメータは、メモリ602に記憶され得、相互接続ネットワーク604の接続を介してメモリ602から各処理ユニット(ニューラルプロセッサ)606にロードされ得る。本開示のある態様では、処理ユニット606は、第1のあらかじめ定められたイベントの発生に基づいて軸索における状態変数を維持して、および/または、少なくとも1つの軸索状態変数と第2のあらかじめ定められたイベントの発生とに基づいて状態変数を更新するように構成され得る。
[0091]図7は、上述の、ニューラルネットワークのシナプスにおける状態変数を維持する例示的な実装形態700を示している。図7に示されるように、1つのメモリバンク702は、計算ネットワーク(ニューラルネットワーク)の1つの処理ユニット704に直接インターフェースされ得る。各メモリバンク702は、対応する処理ユニット(ニューラルプロセッサ)704遅延、周波数ビン情報、適格度トレース情報、報酬情報、および/またはニューロモジュレータ(たとえば、ドーパミン)情報に関連付けられる、変数(ニューラル信号)、シナプス重み、ならびに/あるいはシステムパラメータを記憶し得る。本開示のある態様では、処理ユニット704は、第1のあらかじめ定められたイベントの発生に基づいて軸索における状態変数を維持して、および/または、少なくとも1つの軸索状態変数と第2のあらかじめ定められたイベントの発生とに基づいて状態変数を更新するように構成され得る。
[0092]図8は、本開示のいくつかの態様による、ニューラルネットワーク800の例示的な実装形態を示す。図8に示すように、ニューラルネットワーク800は、本開示で説明した方法の様々な動作を実行し得る複数のローカル処理ユニット802を有することができる。各ローカル処理ユニット802は、ニューラルネットワークのパラメータを記憶する、ローカルステートメモリ804およびローカルパラメータメモリ806を備え得る。また、ローカル処理ユニット802は、ローカルモデルプログラムを記憶するためのローカル(ニューロン)モデルプログラム(LMP)メモリ808、ローカル学習プログラムを記憶するためのローカル学習プログラム(LLP)メモリ810、およびローカル接続メモリ812を有し得る。さらに、図8に示されるように、各ローカル処理ユニット802は、ローカル処理ユニットのローカルメモリの構成を提供するための構成処理ユニット814と、またローカル処理ユニット802間のルーティングを提供するルーティング接続処理ユニット816とインターフェースされ得る。
[0093]一構成では、ニューロンモデルは、第1のあらかじめ定められたイベントの発生に基づいて軸索における状態変数を維持するために、および/または、少なくとも1つの軸索状態変数と第2のあらかじめ定められたイベントの発生とに基づいて状態変数を更新するために構成される。ニューロンモデルは、維持手段と更新手段とを含む。一態様では、維持手段および/または更新手段は、記載される機能を実行するように構成された汎用プロセッサ502、プログラムメモリ506、メモリブロック504、メモリ602、相互接続ネットワーク604、処理ユニット606、処理ユニット704、ローカル処理ユニット802、およびまたはルーティング接続処理ユニット816であり得る。別の構成では、上述の手段は、上記の手段によって記載された機能を実行するように構成された任意のモジュールまたは任意の装置であり得る。
[0094]本開示のいくつかの態様によれば、各ローカル処理ユニット802は、ニューラルネットワークの所望の1つまたは複数の機能的特徴に基づいて、ニューラルネットワークのパラメータを決定して、決定されたパラメータがさらに適応され、同調され、更新されるにつれて、所望の機能的特徴に向けて1つまたは複数の機能的特徴を開発するように構成され得る。
[0095]図9は、本開示の態様による、スパイクモードでスパイキングニューラルネットワークにおける可塑性を調節するためのタイミング図900を示している。図9には、ニューラルモジュール910における状態変数、ならびにシナプスの状態変数が示されている。プレスパイクイベント902の発生時に、適格度トレースがトリガされる904。ニューラルモジュール910における状態変数である適格度トレース904は、ニューラルモジュール910における重み変化908を累積するために、すべての時間ステップで、ニューロモジュレータ(dopamine(Da_F0))906で乗算される。
[0096]シナプス920の状態変数sdは、sd918およびnew_sd922として示されている。これは、図9を介して示される例示的な態様では、状態変数sdはシフトバッファを介して更新され得るためである。上記に示されるように、sd状態変数は、たとえば同じプレニューロンから来る異なるシナプスを区別し得る。sd変数は、プレスパイクとポストスパイクとの両方があることを確認し得る。sdの大きさは、プレスパイクとポストスパイクとが時間的にどれだけ近いかを示し得る。
[0097]図9に示されるように、リプレイイベント914aの発生時に、状態変数sd(922)の新しい値はプレスパイク902aとポストスパイク912aとに基づいて決定され得る。リプレイイベント914の時点で、シナプス重み更新916が計算され得る。しかしながら、状態変数sdによって更新されたシナプス重みは0の値をもたらすので(918a)、シナプスは重み更新(916a)にとって適格ではない。新しいsd値(922)は、次のリプレイイベント914bの発生時に、状態変数sdの値を更新するために使用され得る(918bを参照)。
[0098]ニューラルモジュール910で、リプレイイベント914aの発生時に、累積重み変化908aが0にリセットされ得る(908b)。適格度トレースがトリガされて(904a)、減衰を開始する。ニューラルモジュールがスパイクモードで動作されるので、報酬入力924が提供されると、ドーパミンスパイク926
がトリガされる。ニューロモジュレータ信号(Da_F0)(906)が累積されて、その後、減衰を開始し得る。ニューロモジュレータ信号は、重み変化を累積する(908c)ために、すべての時間ステップで適格度トレースで乗算され得る。
[0099]次のリプレイイベント(914b)の発生時に、シナプスのsd状態変数は非ゼロである(918b)。したがって、シナプス重み更新は、ニューラルモジュール910(908c)とsd変数(918b)からの累積重み変化に基づいて行われ得る(916b)。
[00100]図10は、本開示の態様による、デュアルレールモードでスパイキングニューラルネットワークにおける可塑性を調節するためのタイミング図1000を示している。図10に示されるように、デュアルレールモードでのニューラルネットワークの動作は、スパイクモードでのニューラルネットワークの動作と同様である。しかしながら、図9に示されるスパイク動作とは対照的に、報酬入力1024の受信時に、ドーパミンが入手可能1026であり、ニューロモジュレータ(報酬)信号が累積され得る1006。ドーパミン1026は、ニューロモジュレータ信号がしきい値1028を超えたまである場合のみ入手可能である。これは、次に、累積重み変化1008に影響を与える。
[00101]図11は、スパイキングニューラルネットワークにおける、シナプスにおける状態変数を維持するための方法1100を示している。ブロック1102で、ニューロンモデルは、第1のあらかじめ定められたイベントの発生に基づいて、軸索における状態変数を維持する。さらに、ブロック1104で、ニューロンモデルは、軸索状態変数と第2のあらかじめ定められたイベントの発生とに基づいて、シナプスにおける状態変数を更新する。
[00102]上述した方法の様々な動作は、対応する機能を実行することが可能な任意の好適な手段によって実行され得る。それらの手段は、限定はしないが、回路、特定用途向け集積回路(ASIC)、またはプロセッサを含む、様々なハードウェアおよび/またはソフトウェア構成要素および/またはモジュールを含み得る。概して、図に示されている動作がある場合、それらの動作は、同様の番号をもつ対応するカウンターパートのミーンズプラスファンクション構成要素を有し得る。
[00103]本明細書で使用する「決定」という用語は、多種多様なアクションを包含する。たとえば、「決定」は、計算すること、算出すること、処理すること、導出すること、調査すること、ルックアップすること(たとえば、テーブル、データベースまたは別のデータ構造においてルックアップすること)、確認することなどを含み得る。さらに、「決定」は、受信すること(たとえば、情報を受信すること)、アクセスすること(たとえば、メモリ中のデータにアクセスすること)などを含み得る。さらに、「決定」は、解決すること、選択すること、選定すること、確立することなどを含み得る。
[00104]本明細書で使用する、項目のリスト「のうちの少なくとも1つ」を指す句は、単一のメンバーを含む、それらの項目の任意の組合せを指す。一例として、「a、b、またはcのうちの少なくとも1つ」は、a、b、c、a−b、a−c、b−c、およびa−b−cを包含するものとする。
[00105]本開示に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ信号(FPGA)または他のプログラマブル論理デバイス(PLD)、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意の市販のプロセッサ、コントローラ、マイクロコントローラまたは状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、DSPとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、DSPコアと連携する1つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装され得る。
[00106]本開示に関連して説明した方法またはアルゴリズムのステップは、ハードウェアで直接実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその2つの組合せで実施され得る。ソフトウェアモジュールは、当技術分野で知られている任意の形式の記憶媒体で存在し得る。使用され得る記憶媒体のいくつかの例は、ランダムアクセスメモリ(RAM)、読出し専用メモリ(ROM)、フラッシュメモリ、消去可能プログラマブル読出し専用メモリ(EPROM)、電気的消去可能プログラマブル読出し専用メモリ(EEPROM(登録商標))、レジスタ、ハードディスク、リムーバブルディスク、CD−ROMなどを含む。ソフトウェアモジュールは、単一の命令、または多数の命令を備えることができ、いくつかの異なるコードセグメント上で、異なるプログラム間で、複数の記憶媒体にわたって分散され得る。記憶媒体は、プロセッサがその記憶媒体から情報を読み取ることができ、その記憶媒体に情報を書き込むことができるように、プロセッサに結合され得る。代替として、記憶媒体はプロセッサと一体化され得る。
[00107]本明細書で開示する方法は、説明した方法を達成するための1つまたは複数のステップまたはアクションを備える。本方法のステップおよび/またはアクションは、特許請求の範囲から逸脱することなく互いに交換され得る。言い換えれば、ステップまたはアクションの特定の順序が指定されない限り、特定のステップおよび/またはアクションの順序および/または使用は、特許請求の範囲から逸脱することなく変更され得る。
[00108]説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ハードウェアで実装される場合、例示的なハードウェア構成はデバイス中に処理システムを備え得る。処理システムは、バスアーキテクチャを用いて実装され得る。バスは、処理システムの特定の適用例および全体的な設計制約に応じて、任意の数の相互接続バスとブリッジとを含み得る。バスは、プロセッサと、機械可読媒体と、バスインターフェースとを含む様々な回路を互いにリンクし得る。バスインターフェースは、ネットワークアダプタを、特に、バスを介して処理システムに接続し得る。ネットワークアダプタは、信号処理機能を実装し得る。いくつかの態様では、ユーザインターフェース(たとえば、キーパッド、ディスプレイ、マウス、ジョイスティックなど)もバスに接続され得る。バスはまた、タイミングソース、周辺機器、電圧調整器、電力管理回路などの様々な他の回路にリンクし得るが、それらは当技術分野でよく知られており、したがってこれ以上は説明されない。
[00109]プロセッサは、機械可読媒体に記憶されたソフトウェアの実行を含む、バスおよび一般的な処理を管理することを担当し得る。プロセッサは、1つまたは複数の汎用および/または専用プロセッサを用いて実装され得る。例としては、マイクロプロセッサ、マイクロコントローラ、DSPプロセッサ、およびソフトウェアを実行し得る他の回路を含む。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語などの名称にかかわらず、命令、データ、またはそれらの任意の組合せを意味すると広く解釈されたい。機械可読媒体は、一例として、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読出し専用メモリ(ROM)、プログラマブル読出し専用メモリ(PROM)、消去可能プログラマブル読出し専用メモリ(EPROM)、電気的消去可能プログラム可能読出し専用メモリ(EEPROM)、レジスタ、磁気ディスク、光ディスク、ハードドライブ、または他の任意の適切な記憶媒体、あるいはそれらの任意の組合せを含み得る。機械可読媒体はコンピュータプログラム製品において実施され得る。コンピュータプログラム製品はパッケージング材料を備え得る。
[00110]ハードウェア実装形態では、機械可読媒体は、プロセッサとは別個の処理システムの一部であり得る。しかしながら、当業者なら容易に理解するように、機械可読媒体またはその任意の部分は処理システムの外部にあり得る。例として、機械可読媒体は、すべてバスインターフェースを介してプロセッサによってアクセスされ得る、伝送線路、データによって変調された搬送波、および/またはデバイスとは別個のコンピュータ製品を含み得る。代替的に、または追加で、機械可読媒体またはその任意の部分は、キャッシュおよび/または汎用レジスタファイルがそうであり得るように、プロセッサに統合され得る。論じた様々な構成要素は、ローカル構成要素などの特定の位置を有するものとして説明され得るが、それらはまた、分散コンピューティングシステムの一部として構成されているいくつかの構成要素などの様々な方法で構成され得る。
[00111]処理システムは、すべて外部バスアーキテクチャを介して他のサポート回路と互いにリンクされる、プロセッサ機能を提供する1つまたは複数のマイクロプロセッサと、機械可読媒体の少なくとも一部分を提供する外部メモリとをもつ汎用処理システムとして構成され得る。あるいは、処理システムは、本明細書に記載のニューロンモデルとニューラルシステムのモデルとを実装するための1つまたは複数のニューロモーフィックプロセッサを備え得る。別の代替として、処理システムは、プロセッサを有する特定用途向け集積回路(ASIC)と、バスインターフェースと、ユーザインターフェースと、サポート回路と、単一のチップに統合された機械可読媒体の少なくとも一部とを用いて、あるいは1つまたは複数のフィールドプログラマブルゲートアレイ(FPGA)、プログラマブル論理デバイス(PLD)、コントローラ、状態機械、ゲート論理、個別ハードウェア構成要素、または他の任意の適切な回路、あるいは本開示全体を通じて説明した様々な機能を実行し得る回路の任意の組合せを用いて実装され得る。当業者なら、特定の適用例と、全体的なシステムに課される全体的な設計制約とに応じて、どのようにしたら処理システムについて説明した機能を最も良く実装し得るかを理解されよう。
[00112]機械可読媒体はいくつかのソフトウェアモジュールを備え得る。ソフトウェアモジュールは、プロセッサによって実行されたときに、処理システムに様々な機能を実行させる命令を含む。ソフトウェアモジュールは、送信モジュールと受信モジュールとを含み得る。各ソフトウェアモジュールは、単一の記憶デバイス中に常駐するか、または複数の記憶デバイスにわたって分散され得る。例として、トリガイベントが発生したとき、ソフトウェアモジュールがハードドライブからRAMにロードされ得る。ソフトウェアモジュールの実行中、プロセッサは、アクセス速度を高めるために、命令のいくつかをキャッシュにロードし得る。次いで、1つまたは複数のキャッシュラインが、プロセッサによる実行のために汎用レジスタファイルにロードされ得る。以下でソフトウェアモジュールの機能に言及する場合、そのような機能は、そのソフトウェアモジュールからの命令を実行したときにプロセッサによって実装されることが理解されよう。
[00113]ソフトウェアで実装される場合、機能は、1つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD−ROMまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気記憶デバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶し得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。さらに、いかなる接続もコンピュータ可読媒体を適切に名づけられる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線(DSL)、または赤外線(IR)、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク(disk)およびディスク(disc)は、コンパクトディスク(disc)(CD)、レーザーディスク(登録商標)(disc)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピー(登録商標)ディスク(disk)、およびBlu−ray(登録商標)ディスク(disc)を含み、ディスク(disk)は、通常、データを磁気的に再生し、ディスク(disc)は、データをレーザーで光学的に再生する。したがって、いくつかの態様では、コンピュータ可読媒体は非一時的コンピュータ可読媒体(たとえば、有形媒体)を備え得る。さらに、他の態様では、コンピュータ可読媒体は一時的コンピュータ可読媒体(たとえば、信号)を備え得る。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。
[00114]したがって、いくつかの態様は、本明細書で提示する動作を実行するためのコンピュータプログラム製品を備え得る。たとえば、そのようなコンピュータプログラム製品は、本明細書で説明する動作を実行するために1つまたは複数のプロセッサによって実行可能である命令を記憶した(および/または符号化した)コンピュータ可読媒体を備え得る。いくつかの態様では、コンピュータプログラム製品はパッケージング材料を含み得る。
[00115]さらに、本明細書で説明した方法および技法を実行するためのモジュールおよび/または他の適切な手段は、適用可能な場合にユーザ端末および/または基地局によってダウンロードされ、および/または他の方法で取得され得ることを諒解されたい。たとえば、そのようなデバイスは、本明細書で説明した方法を実施するための手段の転送を可能にするためにサーバに結合され得る。代替的に、本明細書で説明した様々な方法は、ユーザ端末および/または基地局が記憶手段をデバイスに結合または提供すると様々な方法を得ることができるように、記憶手段(たとえば、RAM、ROM、コンパクトディスク(CD)またはフロッピーディスクなどの物理記憶媒体など)によって提供され得る。その上、本明細書で説明した方法および技法をデバイスに与えるための任意の他の好適な技法が利用され得る。
[00116]特許請求の範囲は、上記で示した厳密な構成および構成要素に限定されないことを理解されたい。上記で説明した方法および装置の構成、動作および詳細において、特許請求の範囲から逸脱することなく、様々な改変、変更および変形が行われ得る。
[00116]特許請求の範囲は、上記で示した厳密な構成および構成要素に限定されないことを理解されたい。上記で説明した方法および装置の構成、動作および詳細において、特許請求の範囲から逸脱することなく、様々な改変、変更および変形が行われ得る。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
ニューラルネットワークのシナプスにおける状態変数を維持するための方法であって、
軸索における少なくとも1つの状態変数を維持することと、前記軸索における前記少なくとも1つの状態変数が、第1のあらかじめ定められたイベントの発生に少なくとも部分的に基づいて更新される、
前記軸索における前記少なくとも1つの状態変数と第2のあらかじめ定められたイベントの発生とに少なくとも部分的に基づいて、前記シナプスにおける前記状態変数を更新することと
を備える、方法。
[C2]
前記第1のあらかじめ定められたイベントが軸索状態更新を含む、C1に記載の方法。
[C3]
前記軸索状態更新が時間ステップベースで実行される、C2に記載の方法。
[C4]
前記第1のあらかじめ定められたイベントが報酬入力イベントを含む、C1に記載の方法。
[C5]
前記第2のあらかじめ定められたイベントが、スパイクイベントまたはスパイクリプレイイベントを備える、C1に記載の方法。
[C6]
前記軸索における前記少なくとも1つの状態変数が経時的に減衰し、時間差を補償するために経時的に畳み込まれる、C1に記載の方法。
[C7]
前記シナプスにおける前記状態変数が重みを備える、C1に記載の方法。
[C8]
前記軸索における前記少なくとも1つの状態変数が適格度トレースを備える、C1に記載の方法。
[C9]
前記軸索における前記少なくとも1つの状態変数が累積重みを備える、C1に記載の方法。
[C10]
前記軸索における前記少なくとも1つの状態変数が、複数のシナプスに影響を与えるグローバル値である、C1に記載の方法。
[C11]
前記軸索における前記少なくとも1つの状態変数と前記シナプスの前記状態変数とが異なるメモリに記憶される、C1に記載の方法。
[C12]
前記異なるメモリが異なる位置で提供される、C11に記載の方法。
[C13]
前記異なるメモリが異なるアクセス速度を有する、C11に記載の方法。
[C14]
前記シナプスの前記状態変数を記憶するメモリが、前記軸索における前記少なくとも1つの状態変数を記憶するメモリを実質的に上回る、C11に記載の方法。
[C15]
更新する前記ことが、シナプス適格度に少なくとも部分的に基づいてゲートされる、C1に記載の方法。
[C16]
前記シナプス適格度が、シナプス前スパイクとシナプス後スパイクとの時間的近接度に少なくとも部分的に基づいて決定される、C15に記載の方法。
[C17]
ニューラルネットワークのシナプスにおける状態変数を維持するための装置であって、
メモリと、
前記メモリに結合された少なくとも1つのプロセッサとを備え、前記少なくとも1つのプロセッサが、
軸索における少なくとも1つの状態変数を維持して、前記軸索における前記少なくとも1つの状態変数が、第1のあらかじめ定められたイベントの発生に少なくとも部分的に基づいて更新される、
前記軸索における前記少なくとも1つの状態変数と第2のあらかじめ定められたイベントの発生とに少なくとも部分的に基づいて、前記シナプスにおける前記状態変数を更新する
ように構成される、装置。
[C18]
前記第1のあらかじめ定められたイベントが軸索状態更新を含む、C17に記載の装置。
[C19]
前記少なくとも1つのプロセッサが、前記軸索状態更新を時間ステップベースで実行するようにさらに構成される、C18に記載の装置。
[C20]
前記第1のあらかじめ定められたイベントが報酬入力イベントを含む、C17に記載の装置。
[C21]
前記第2のあらかじめ定められたイベントが、スパイクイベントまたはスパイクリプレイイベントを備える、C17に記載の装置。
[C22]
前記少なくとも1つのプロセッサが、前記軸索における前記少なくとも1つの状態変数が経時的に減衰して、時間差を補償するために経時的に畳み込まれるように、前記軸索における前記少なくとも1つの状態変数を維持するように構成される、C17に記載の装置。
[C23]
前記シナプスにおける前記状態変数が重みを備え、前記軸索における前記少なくとも1つの状態変数が累積重みを備える、C17に記載の装置。
[C24]
前記軸索における前記少なくとも1つの状態変数が、複数のシナプスに影響を与えるグローバル値である、C17に記載の装置。
[C25]
前記軸索における前記少なくとも1つの状態変数と前記シナプスの前記状態変数とが異なるメモリに記憶される、C17に記載の装置。
[C26]
前記異なるメモリが異なる位置で提供されて、異なるアクセス速度を有する、C25に記載の装置。
[C27]
前記シナプスの前記状態変数を記憶するメモリが、前記軸索における前記少なくとも1つの状態変数を記憶するメモリを実質的に上回る、C25に記載の装置。
[C28]
前記少なくとも1つのプロセッサが、シナプス適格度に少なくとも部分的に基づいて、前記シナプスにおける前記状態変数を更新する前記ことをゲートするようにさらに構成され、前記シナプス適格度が、シナプス前スパイクとシナプス後スパイクとの時間的近接度に少なくとも部分的に基づいて決定される、C17に記載の装置。
[C29]
ニューラルネットワークのシナプスにおける状態変数を維持するための装置であって、
軸索における少なくとも1つの状態変数を維持するための手段と、前記軸索における前記少なくとも1つの状態変数が、第1のあらかじめ定められたイベントの発生に少なくとも部分的に基づいて更新される、
前記軸索における前記少なくとも1つの状態変数と第2のあらかじめ定められたイベントの発生とに少なくとも部分的に基づいて、前記シナプスにおける前記状態変数を更新するための手段と、
を備える、装置。
[C30]
ニューラルネットワークのシナプスにおける状態変数を維持するためのコンピュータプログラム製品であって、
プログラムコードを符号化した非一時的コンピュータ可読媒体を備え、前記プログラムコードが、
軸索における少なくとも1つの状態変数を維持するためのプログラムコードと、前記軸索における前記少なくとも1つの状態変数が、第1のあらかじめ定められたイベントの発生に少なくとも部分的に基づいて更新される、
前記軸索における前記少なくとも1つの状態変数と第2のあらかじめ定められたイベントの発生とに少なくとも部分的に基づいて、前記シナプスにおける前記状態変数を更新するためのプログラムコードと、
を備える、コンピュータプログラム製品。

Claims (30)

  1. ニューラルネットワークのシナプスにおける状態変数を維持するための方法であって、
    軸索における少なくとも1つの状態変数を維持することと、前記軸索における前記少なくとも1つの状態変数が、第1のあらかじめ定められたイベントの発生に少なくとも部分的に基づいて更新される、
    前記軸索における前記少なくとも1つの状態変数と第2のあらかじめ定められたイベントの発生とに少なくとも部分的に基づいて、前記シナプスにおける前記状態変数を更新することと
    を備える、方法。
  2. 前記第1のあらかじめ定められたイベントが軸索状態更新を含む、請求項1に記載の方法。
  3. 前記軸索状態更新が時間ステップベースで実行される、請求項2に記載の方法。
  4. 前記第1のあらかじめ定められたイベントが報酬入力イベントを含む、請求項1に記載の方法。
  5. 前記第2のあらかじめ定められたイベントが、スパイクイベントまたはスパイクリプレイイベントを備える、請求項1に記載の方法。
  6. 前記軸索における前記少なくとも1つの状態変数が経時的に減衰し、時間差を補償するために経時的に畳み込まれる、請求項1に記載の方法。
  7. 前記シナプスにおける前記状態変数が重みを備える、請求項1に記載の方法。
  8. 前記軸索における前記少なくとも1つの状態変数が適格度トレースを備える、請求項1に記載の方法。
  9. 前記軸索における前記少なくとも1つの状態変数が累積重みを備える、請求項1に記載の方法。
  10. 前記軸索における前記少なくとも1つの状態変数が、複数のシナプスに影響を与えるグローバル値である、請求項1に記載の方法。
  11. 前記軸索における前記少なくとも1つの状態変数と前記シナプスの前記状態変数とが異なるメモリに記憶される、請求項1に記載の方法。
  12. 前記異なるメモリが異なる位置で提供される、請求項11に記載の方法。
  13. 前記異なるメモリが異なるアクセス速度を有する、請求項11に記載の方法。
  14. 前記シナプスの前記状態変数を記憶するメモリが、前記軸索における前記少なくとも1つの状態変数を記憶するメモリを実質的に上回る、請求項11に記載の方法。
  15. 更新する前記ことが、シナプス適格度に少なくとも部分的に基づいてゲートされる、請求項1に記載の方法。
  16. 前記シナプス適格度が、シナプス前スパイクとシナプス後スパイクとの時間的近接度に少なくとも部分的に基づいて決定される、請求項15に記載の方法。
  17. ニューラルネットワークのシナプスにおける状態変数を維持するための装置であって、
    メモリと、
    前記メモリに結合された少なくとも1つのプロセッサとを備え、前記少なくとも1つのプロセッサが、
    軸索における少なくとも1つの状態変数を維持して、前記軸索における前記少なくとも1つの状態変数が、第1のあらかじめ定められたイベントの発生に少なくとも部分的に基づいて更新される、
    前記軸索における前記少なくとも1つの状態変数と第2のあらかじめ定められたイベントの発生とに少なくとも部分的に基づいて、前記シナプスにおける前記状態変数を更新する
    ように構成される、装置。
  18. 前記第1のあらかじめ定められたイベントが軸索状態更新を含む、請求項17に記載の装置。
  19. 前記少なくとも1つのプロセッサが、前記軸索状態更新を時間ステップベースで実行するようにさらに構成される、請求項18に記載の装置。
  20. 前記第1のあらかじめ定められたイベントが報酬入力イベントを含む、請求項17に記載の装置。
  21. 前記第2のあらかじめ定められたイベントが、スパイクイベントまたはスパイクリプレイイベントを備える、請求項17に記載の装置。
  22. 前記少なくとも1つのプロセッサが、前記軸索における前記少なくとも1つの状態変数が経時的に減衰して、時間差を補償するために経時的に畳み込まれるように、前記軸索における前記少なくとも1つの状態変数を維持するように構成される、請求項17に記載の装置。
  23. 前記シナプスにおける前記状態変数が重みを備え、前記軸索における前記少なくとも1つの状態変数が累積重みを備える、請求項17に記載の装置。
  24. 前記軸索における前記少なくとも1つの状態変数が、複数のシナプスに影響を与えるグローバル値である、請求項17に記載の装置。
  25. 前記軸索における前記少なくとも1つの状態変数と前記シナプスの前記状態変数とが異なるメモリに記憶される、請求項17に記載の装置。
  26. 前記異なるメモリが異なる位置で提供されて、異なるアクセス速度を有する、請求項25に記載の装置。
  27. 前記シナプスの前記状態変数を記憶するメモリが、前記軸索における前記少なくとも1つの状態変数を記憶するメモリを実質的に上回る、請求項25に記載の装置。
  28. 前記少なくとも1つのプロセッサが、シナプス適格度に少なくとも部分的に基づいて、前記シナプスにおける前記状態変数を更新する前記ことをゲートするようにさらに構成され、前記シナプス適格度が、シナプス前スパイクとシナプス後スパイクとの時間的近接度に少なくとも部分的に基づいて決定される、請求項17に記載の装置。
  29. ニューラルネットワークのシナプスにおける状態変数を維持するための装置であって、
    軸索における少なくとも1つの状態変数を維持するための手段と、前記軸索における前記少なくとも1つの状態変数が、第1のあらかじめ定められたイベントの発生に少なくとも部分的に基づいて更新される、
    前記軸索における前記少なくとも1つの状態変数と第2のあらかじめ定められたイベントの発生とに少なくとも部分的に基づいて、前記シナプスにおける前記状態変数を更新するための手段と、
    を備える、装置。
  30. ニューラルネットワークのシナプスにおける状態変数を維持するためのコンピュータプログラム製品であって、
    プログラムコードを符号化した非一時的コンピュータ可読媒体を備え、前記プログラムコードが、
    軸索における少なくとも1つの状態変数を維持するためのプログラムコードと、前記軸索における前記少なくとも1つの状態変数が、第1のあらかじめ定められたイベントの発生に少なくとも部分的に基づいて更新される、
    前記軸索における前記少なくとも1つの状態変数と第2のあらかじめ定められたイベントの発生とに少なくとも部分的に基づいて、前記シナプスにおける前記状態変数を更新するためのプログラムコードと、
    を備える、コンピュータプログラム製品。
JP2016561273A 2014-04-08 2015-03-23 スパイキングニューラルネットワークにおけるグローバルスカラ値によって可塑性を調節すること Pending JP2017519268A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/248,211 US20150286925A1 (en) 2014-04-08 2014-04-08 Modulating plasticity by global scalar values in a spiking neural network
US14/248,211 2014-04-08
PCT/US2015/022024 WO2015156989A2 (en) 2014-04-08 2015-03-23 Modulating plasticity by global scalar values in a spiking neural network

Publications (2)

Publication Number Publication Date
JP2017519268A true JP2017519268A (ja) 2017-07-13
JP2017519268A5 JP2017519268A5 (ja) 2018-04-12

Family

ID=53059393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016561273A Pending JP2017519268A (ja) 2014-04-08 2015-03-23 スパイキングニューラルネットワークにおけるグローバルスカラ値によって可塑性を調節すること

Country Status (8)

Country Link
US (1) US20150286925A1 (ja)
EP (1) EP3129921A2 (ja)
JP (1) JP2017519268A (ja)
KR (1) KR20160145636A (ja)
CN (1) CN106164940A (ja)
BR (1) BR112016023535A2 (ja)
TW (1) TW201602924A (ja)
WO (1) WO2015156989A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102499396B1 (ko) 2017-03-03 2023-02-13 삼성전자 주식회사 뉴럴 네트워크 장치 및 뉴럴 네트워크 장치의 동작 방법
CN108665061B (zh) * 2017-03-28 2021-06-15 华为技术有限公司 数据处理装置和用于卷积计算的计算设备
TWI653584B (zh) 2017-09-15 2019-03-11 中原大學 利用非揮發性記憶體完成類神經網路訓練的方法
KR102592146B1 (ko) * 2017-11-06 2023-10-20 삼성전자주식회사 시냅스 가중치 학습을 위한 뉴런 회로, 시스템 및 방법
CN108009636B (zh) * 2017-11-16 2021-12-07 华南师范大学 深度学习神经网络进化方法、装置、介质和计算机设备
CN108388213B (zh) * 2018-02-05 2019-11-08 浙江天悟智能技术有限公司 基于局部可塑性回声状态网络的聚酯纺丝工艺控制方法
US10846593B2 (en) * 2018-04-27 2020-11-24 Qualcomm Technologies Inc. System and method for siamese instance search tracker with a recurrent neural network
CN109919305A (zh) * 2018-11-12 2019-06-21 中国科学院自动化研究所 基于自主决策脉冲神经网络的响应动作确定方法及系统
US11526735B2 (en) * 2018-12-16 2022-12-13 International Business Machines Corporation Neuromorphic neuron apparatus for artificial neural networks
US11727252B2 (en) 2019-08-30 2023-08-15 International Business Machines Corporation Adaptive neuromorphic neuron apparatus for artificial neural networks
CN113011573B (zh) * 2021-03-18 2024-04-16 北京灵汐科技有限公司 一种权重处理方法及装置、电子设备和可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013071160A1 (en) * 2011-11-09 2013-05-16 Qualcomm Incorporated Methods and apparatus for unsupervised neural replay, learning refinement, association and memory transfer: neural component memory transfer
JP2014504756A (ja) * 2010-12-30 2014-02-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 電子シナプスを含むシステム、装置およびコンピュータ・プログラム(強化学習のための電子シナプス)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5630024A (en) * 1994-01-19 1997-05-13 Nippon Telegraph And Telephone Corporation Method and apparatus for processing using neural network with reduced calculation amount
US7330369B2 (en) * 2004-04-06 2008-02-12 Bao Tran NANO-electronic memory array
US8200593B2 (en) * 2009-07-20 2012-06-12 Corticaldb Inc Method for efficiently simulating the information processing in cells and tissues of the nervous system with a temporal series compressed encoding neural network
US8475063B1 (en) * 2012-01-02 2013-07-02 Chung Jen Chang Lens cap
US9208431B2 (en) * 2012-05-10 2015-12-08 Qualcomm Incorporated Method and apparatus for strategic synaptic failure and learning in spiking neural networks

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014504756A (ja) * 2010-12-30 2014-02-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 電子シナプスを含むシステム、装置およびコンピュータ・プログラム(強化学習のための電子シナプス)
WO2013071160A1 (en) * 2011-11-09 2013-05-16 Qualcomm Incorporated Methods and apparatus for unsupervised neural replay, learning refinement, association and memory transfer: neural component memory transfer

Also Published As

Publication number Publication date
WO2015156989A2 (en) 2015-10-15
BR112016023535A2 (pt) 2017-08-15
CN106164940A (zh) 2016-11-23
US20150286925A1 (en) 2015-10-08
KR20160145636A (ko) 2016-12-20
WO2015156989A3 (en) 2015-12-03
EP3129921A2 (en) 2017-02-15
TW201602924A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
JP6130056B2 (ja) スパイキングネットワークの効率的なハードウェア実装
JP2017509982A (ja) 原位置ニューラルネットワークコプロセッシング
JP6275868B2 (ja) ニューラルウォッチドッグ
JP2017519268A (ja) スパイキングニューラルネットワークにおけるグローバルスカラ値によって可塑性を調節すること
US9558442B2 (en) Monitoring neural networks with shadow networks
JP2017509951A (ja) スパースニューラルネットワークを構成すること
JP2017516192A (ja) ニューラルネットワークにおける差分符号化
JP2017513127A (ja) スパイキング深層信念ネットワーク(dbn)におけるトレーニング、認識、および生成
JP2017525038A (ja) ニューラルネットワークにおける畳込み演算の分解
JP2017515205A (ja) Coldニューロンスパイクタイミングバックプロバゲーション
JP2016536679A (ja) ニューラルシミュレータ用の共有メモリアーキテクチャ
JP2017509978A (ja) 確率論的スパイキングベイジアンネットワークに関する事象に基づく推論および学習
JP2016539414A (ja) スパイキングニューラルネットワークにおいてリプレーを使用するシナプス学習を実装すること
JP2016536657A (ja) ニューラルモデルのためのグループタグの実装のための方法および装置
JP2017509980A (ja) 動的な空間ターゲット選択
JP2017510890A (ja) 一般的なニューロンモデルの効率的な実装のための方法および装置
JP2016538633A (ja) 多次元範囲にわたって分離可能なサブシステムを含むシステムの評価
JP6193509B2 (ja) 可塑性シナプス管理
JP6219509B2 (ja) シナプス遅延を動的に割り当てることおおよび検査すること
JP2016537711A (ja) スパイキングニューロンのネットワークにおける輻輳回避
JP6133517B2 (ja) 座標変換のための位相コーディング
JP6096388B2 (ja) ニューラルネットワークモデルにおけるドップラー効果処理
JP2017509956A (ja) 値をスパイクに変換するための方法
JP2017513110A (ja) ニューロモーフィックモデル開発のためのコンテキストリアルタイムフィードバック
JP2016536676A (ja) ニューラルモデル実行をリモートで制御および監視するための方法および装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161216

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191112