JP6096388B2 - ニューラルネットワークモデルにおけるドップラー効果処理 - Google Patents

ニューラルネットワークモデルにおけるドップラー効果処理 Download PDF

Info

Publication number
JP6096388B2
JP6096388B2 JP2016526098A JP2016526098A JP6096388B2 JP 6096388 B2 JP6096388 B2 JP 6096388B2 JP 2016526098 A JP2016526098 A JP 2016526098A JP 2016526098 A JP2016526098 A JP 2016526098A JP 6096388 B2 JP6096388 B2 JP 6096388B2
Authority
JP
Japan
Prior art keywords
neurons
frequency
bins
layer
neuron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016526098A
Other languages
English (en)
Other versions
JP2016540197A (ja
Inventor
マーシャル、ロバート・ウィリアム
マジュムダル、ソムデブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2016540197A publication Critical patent/JP2016540197A/ja
Application granted granted Critical
Publication of JP6096388B2 publication Critical patent/JP6096388B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • G06N3/049Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Molecular Biology (AREA)
  • Artificial Intelligence (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Image Analysis (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)

Description

[0001]本開示のいくつかの態様は、一般にニューラルシステムエンジニアリングに関し、より詳細には、ニューラルネットワークモデル内のドップラー効果を使用するシステムおよび方法に関する。
[0002]人工ニューロン(すなわち、ニューロンモデル)の相互結合されたグループを備え得る人工ニューラルネットワークは、計算デバイスであるか、または計算デバイスによって実行される方法を表す。人工ニューラルネットワークは、生物学的ニューラルネットワークにおける対応する構造および/または機能を有し得る。しかしながら、人工ニューラルネットワークは、従来の計算技法が厄介、実行不可能または不適切であるいくつかの適用例に革新的で有用な計算技法を提供することができる。人工ニューラルネットワークが観測から機能を推論することができるので、そのようなネットワークは、タスクまたはデータの複雑さが従来の技法による機能の設計を面倒にする適用例において、特に有用である。したがって、経時的な周波数の増加または減少に基づいて物体の速さおよび/または速度を計算するために、ニューロモルフィック受信機を提供することが望ましい。
[0003]本開示の一態様では、ワイヤレス通信の方法が開示される。本方法は、第1の信号を周波数ビンの第1のセットにマッピングすることと、第2の信号を周波数ビンの第2のセットにマッピングすることとを含む。第1の信号は第1の時間に対応し、第2の信号は第2の時間に対応する。ニューロンの第1のセットは、周波数ビンの第1のセットのコンテンツに(少なくとも部分的に)基づいて発火される。ニューロンの第2のセットは、周波数ビンの第2のセットのコンテンツに(少なくとも部分的に)基づいて発火される。ニューロンの第1のセットは周波数ビンの第1のセットに対応し、ニューロンの第2のセットは周波数ビンの第2のセットに対応する。さらに、ニューロンの第1のセットとニューロンの第2のセットとはスパイキングネットワークのニューロンの第1のレイヤに対応する。ニューロンの第1および第2のセットの発火は、物体の相対的な速さに基づく。
[0004]別の態様は、メモリと、メモリに結合された少なくとも1つのプロセッサとを有するワイヤレス通信を開示する。本プロセッサは、第1の信号を周波数ビンの第1のセットにマッピングして、第2の信号を周波数ビンの第2のセットにマッピングするように構成される。第1の信号は第1の時間に対応し、第2の信号は第2の時間に対応する。本プロセッサは、周波数ビンの第1のセットのコンテンツに基づいて、ニューロンの第1のセットを発火して、周波数ビンの第2のセットのコンテンツに基づいて、ニューロンの第2のセットを発火するようにさらに構成される。ニューロンの第1のセットは周波数ビンの第1のセットに対応し、ニューロンの第2のセットは周波数ビンの第2のセットに対応する。さらに、ニューロンの第1のセットとニューロンの第2のセットとはスパイキングネットワークのニューロンの第1のレイヤに対応する。さらに、ニューロンの第1のセットとニューロンの第2のセットとの発火は、物体の相対的な速さに基づく。
[0005]別の態様では、第1の信号を周波数ビンの第1のセットにマッピングするための手段を含む装置が開示される。本装置はまた、第2の信号を周波数ビンの第2のセットにマッピングするための手段を含む。第1の信号は第1の時間に対応し、第2の信号は第2の時間に対応する。本装置はまた、周波数ビンの第1のセットのコンテンツに基づいて、ニューロンの第1のセットを発火するための手段と、周波数ビンの第2のセットのコンテンツに少なくとも部分的に基づいて、ニューロンの第2のセットを発火するための手段とを含む。ニューロンの第1のセットは周波数ビンの第1のセットに対応し、ニューロンの第2のセットは周波数ビンの第2のセットに対応する。さらに、ニューロンの第1のセットとニューロンの第2のセットとはスパイキングネットワークのニューロンの第1のレイヤに対応する。さらに、ニューロンの第1のセットとニューロンの第2のセットとの発火は、物体の相対的な速さに基づく。
[0006]別の態様は、非一時的コンピュータ可読媒体を有するワイヤレスネットワークにおけるワイヤレス通信のためのコンピュータプログラム製品を開示する。本コンピュータ可読媒体は、プロセッサによって実行されると、プロセッサに、第1の信号を周波数ビンの第1のセットにマッピングして、第2の信号を周波数ビンの第2のセットにマッピングする動作を実行させる、非一時的プログラムコードを記録している。第1の信号は第1の時間に対応し、第2の信号は第2の時間に対応する。本プログラムコードは、プロセッサに、周波数ビンの第1のセットのコンテンツに基づいて、ニューロンの第1のセットを発火することと、周波数ビンの第2のセットのコンテンツに少なくとも部分的に基づいて、ニューロンの第2のセットを発火することとをさらに実行させる。ニューロンの第1のセットは周波数ビンの第1のセットに対応し、ニューロンの第2のセットは周波数ビンの第2のセットに対応する。さらに、ニューロンの第1のセットとニューロンの第2のセットとはスパイキングネットワークのニューロンの第1のレイヤに対応する。ニューロンの第1のセットとニューロンの第2のセットとの発火は、物体の相対的な速さに基づく。
[0007]本開示の特徴、性質、および利点は、同様の参照文字が全体を通して相応して識別する図面を考慮した場合、以下に示される詳細な説明から、より明らかになるだろう。
本開示のいくつかの態様によるニューロンの例示的なネットワークを示す図。 本開示のいくつかの態様による、計算ネットワーク(ニューラルシステムまたはニューラルネットワーク)の処理ユニット(ニューロン)の一例を示す図。 本開示のいくつかの態様によるスパイクタイミング依存可塑性(STDP)曲線の一例を示す図。 本開示のいくつかの態様による、ニューロンモデルの挙動を定義するための正レジームおよび負レジームの一例を示す図。 本開示のある態様による、トノトピック(tonotopic)マップの例を示す図。 本開示のある態様による、スパイキングニューロンおよび出力ニューロンの例を示す図。 本開示のある態様による、スパイキングニューロンおよび出力ニューロンの例を示す図。 本開示のある態様による、スパイキングニューロンおよび出力ニューロンの例を示す図。 本開示のある態様による、汎用プロセッサを使用してニューラルネットワークを設計することの例示的な実装形態を示す図。 本開示のいくつかの態様による、メモリが個々の分散処理ユニットとインターフェースされ得るニューラルネットワークを設計する例示的な実装形態を示す図。 本開示のいくつかの態様による、分散メモリおよび分散処理ユニットに基づいてニューラルネットワークを設計する例示的な実装形態を示す図。 本開示のいくつかの態様による、ニューラルネットワークの例示的な実装形態を示す図。 本開示のある態様による、ドップラー効果を処理するための方法を示すブロック図。 例示的な装置における、異なるモジュール/手段/構成要素間のデータフローを示す概念的なデータフロー図。
[0020]添付の図面に関連して以下に示される詳細な説明は、様々な構成の説明として意図されたものであり、本明細書において説明される概念が実現され得る唯一の構成を表すことを意図されるものではない。詳細な説明は、様々な概念の完全な理解を提供する目的で、具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしで実施され得ることは、当業者にとっては明らかであろう。いくつかの事例では、よく知られている構造および構成要素が、そのような概念を曖昧にするのを避けるために、ブロック図形式で示される。
[0021]本教示に基づいて、本開示の範囲は、本開示の任意の他の態様とは無関係に実装されるにせよ、本開示の任意の他の態様と組み合わされるにせよ、本開示のいかなる態様をもカバーするものであることを、当業者なら諒解されたい。たとえば、記載される態様をいくつ使用しても、装置は実装され得、または方法は実施され得る。さらに、本開示の範囲は、記載される本開示の様々な態様に加えてまたはそれらの態様以外に、他の構造、機能、または構造および機能を使用して実施されるそのような装置または方法をカバーするものとする。開示する本開示のいずれの態様も、請求項の1つまたは複数の要素によって実施され得ることを理解されたい。
[0022]「例示的」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用される。「例示的」として本明細書で説明するいかなる態様も、必ずしも他の態様よりも好ましいまたは有利であると解釈されるべきであるとは限らない。
[0023]本明細書では特定の態様について説明するが、これらの態様の多くの変形および置換は本開示の範囲内に入る。好ましい態様のいくつかの利益および利点が説明されるが、本開示の範囲は特定の利益、使用、または目的に限定されるものではない。むしろ、本開示の態様は、様々な技術、システム構成、ネットワーク、およびプロトコルに広く適用可能であるものとし、そのうちのいくつかを例として図および好ましい態様についての以下の説明で示す。発明を実施するための形態および図面は、本開示を限定するものではなく説明するものにすぎず、本開示の範囲は添付の特許請求の範囲およびそれの均等物によって定義される。
例示的なニューラルシステム、トレーニングおよび動作
[0024]図1は、本開示のいくつかの態様による、複数のレベルのニューロンをもつ例示的な人工ニューラルシステム100を示す。ニューラルシステム100は、シナプス結合のネットワーク104(すなわち、フィードフォワード結合)を介してニューロンの別のレベル106に結合されたニューロンのあるレベル102を有し得る。簡単のために、図1には2つのレベルのニューロンのみが示されているが、ニューラルシステムには、より少ないまたはより多くのレベルのニューロンが存在し得る。ニューロンのいくつかは、ラテラル結合を介して同じレイヤの他のニューロンに結合し得ることに留意されたい。さらに、ニューロンのいくつかは、フィードバック結合を介して前のレイヤのニューロンに戻る形で結合し得る。
[0025]図1に示すように、レベル102における各ニューロンは、前のレベル(図1に図示せず)のニューロンによって生成され得る入力信号108を受信し得る。信号108は、レベル102のニューロンの入力電流を表し得る。この電流は、膜電位を充電するためにニューロン膜上に蓄積され得る。膜電位がそれのしきい値に達すると、ニューロンは、発火し、ニューロンの次のレベル(たとえば、レベル106)に転送されるべき出力スパイクを生成し得る。そのような挙動は、以下で説明するものなどのアナログおよびデジタル実装形態を含むハードウェアおよび/またはソフトウェアでエミュレートまたはシミュレートされ得る。
[0026]生物学的ニューロンでは、ニューロンが発火するときに生成される出力スパイクは、活動電位と呼ばれる。電気信号は、約100mVの振幅と約1msの持続時間とを有する比較的急速で、一時的な神経インパルスである。一連の結合されたニューロンを有するニューラルシステムの特定の実施形態(たとえば、図1におけるあるレベルのニューロンから別のレベルのニューロンへのスパイクの転送)では、あらゆる活動電位が基本的に同じ振幅と持続時間とを有するので、信号における情報は、振幅によってではなく、スパイクの周波数および数、またはスパイクの時間によってのみ表され得る。活動電位によって搬送される情報は、スパイク、スパイクしたニューロン、および他の1つまたは複数のスパイクに対するスパイクの時間によって決定され得る。以下で説明するように、スパイクの重要性は、ニューロン間の接続に適用される重みによって決定され得る。
[0027]図1に示されるように、ニューロンのあるレベルから別のレベルへのスパイクの移動は、シナプス結合(または、単純に「シナプス」)104のネットワークを介して達成され得る。シナプス104に関して、レベル102のニューロンはシナプス前ニューロンと考えられ得、レベル106のニューロンはシナプス後ニューロンと考えられ得る。シナプス104は、レベル102のニューロンから出力信号(すなわち、スパイク)を受信して、調整可能なシナプスの重み
Figure 0006096388
に応じてそれらの信号をスケーリングすることができ、上式で、Pはレベル102のニューロンとレベル106のニューロンとの間のシナプス結合の総数であり、ニューロンレベルの指標である。たとえば、図1の例では、iはニューロンレベル102を表し、i+1は、ニューロンレベル106を表す。さらに、スケーリングされた信号は、レベル106における各ニューロンの入力信号として合成され得る。レベル106におけるあらゆるニューロンは、対応する合成された入力信号に基づいて、出力スパイク110を生成し得る。出力スパイク110は、シナプス結合の別のネットワーク(図1には図示せず)を使用して、別のレベルのニューロンに転送され得る。
[0028]生物学的シナプスは、電気シナプスまたは化学シナプスのいずれかに分類され得る。電気シナプスは、興奮性信号を送るために主に使用される一方、化学シナプスは、シナプス後ニューロンにおける興奮性活動または抑制性(過分極化)活動のいずれかを調停することができ、ニューロン信号を増幅する役目を果たすこともできる。興奮性信号は、膜電位を脱分極する(すなわち、静止電位に対して膜電位を増加させる)。しきい値を超えて膜電位を脱分極するために十分な興奮性信号が一定の時間期間内に受信された場合、シナプス後ニューロンに活動電位が生じる。対照的に、抑制性信号は一般に、膜電位を過分極する(すなわち、低下させる)。抑制性信号は、十分に強い場合、興奮性信号のすべてを相殺し、膜電位がしきい値に達するのを防止することができる。シナプス興奮を相殺することに加えて、シナプス抑制は、自然に活発なニューロンに対して強力な制御を行うことができる。自然に活発なニューロンは、たとえば、それのダイナミクスまたはフィードバックに起因するさらなる入力なしにスパイクするニューロンを指す。これらのニューロンにおける活動電位の自然な生成を抑圧することによって、シナプス抑制は、一般にスカルプチャリングと呼ばれる、ニューロンの発火のパターンを形成することができる。様々なシナプス104は、望まれる挙動に応じて、興奮性シナプスまたは抑制性シナプスの任意の組合せとして働き得る。
[0029]ニューラルシステム100は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス(PLD)、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、プロセッサによって実行されるソフトウェアモジュール、またはそれらの任意の組合せによってエミュレートされ得る。ニューラルシステム100は、たとえば画像およびパターン認識、機械学習、モータ制御、および似ているなど、かなりの適用範囲において利用され得る。ニューラルシステム100における各ニューロンは、ニューロン回路として実装され得る。出力スパイクを開始するしきい値まで充電されるニューロン膜は、たとえば、そこを通って流れる電流を積分するキャパシタとして実装され得る。
[0030]一態様では、キャパシタは、ニューロン回路の電流積分デバイスとして除去され得、その代わりにより小さいメモリスタ(memristor)要素が使用され得る。この手法は、ニューロン回路において、ならびにかさばるキャパシタが電流積分器として利用される様々な他の適用例において適用され得る。さらに、シナプス104の各々は、メモリスタ要素に基づいて実装され得、シナプス重みの変化は、メモリスタ抵抗の変化に関係し得る。ナノメートルの特徴サイズのメモリスタを用いると、ニューロン回路およびシナプスの面積が大幅に低減され得、それによって、大規模なニューラルシステムハードウェア実装形態の実装がより実用的になり得る。
[0031]ニューラルシステム100をエミュレートするニューラルプロセッサの機能は、ニューロン間の結合の強さを制御し得る、シナプス結合の重みに依存し得る。シナプス重みは、パワーダウン後にプロセッサの機能を維持するために、不揮発性メモリに記憶され得る。一態様では、シナプス重みメモリは、主たるニューラルプロセッサチップとは別個の外部チップ上に実装され得る。シナプス重みメモリは、交換可能メモリカードとしてニューラルプロセッサチップとは別個にパッケージ化され得る。これは、ニューラルプロセッサに多様な機能を提供することができ、特定の機能は、ニューラルプロセッサに現在取り付けられているメモリカードに記憶されたシナプス重みに基づき得る。
[0032]図2は、本開示のいくつかの態様による、計算ネットワーク(たとえば、ニューラルシステムまたはニューラルネットワーク)の処理ユニット(たとえば、ニューロンまたはニューロン回路)202の例200を示す。たとえば、ニューロン202は、図1のレベル102のニューロンおよび106のニューロンのうちのいずれかに対応し得る。ニューロン202は、ニューラルシステムの外部にある信号、または同じニューラルシステムの他のニューロンによって生成された信号、またはその両方であり得る、複数の入力信号2041〜204N(x1〜xN)を受信し得る。入力信号は、電流または電圧、実数値または複素数値であり得る。入力信号は、固定小数点表現または浮動小数点表現をもつ数値を備え得る。これらの入力信号は、調整可能なシナプス重み2061〜206N(w1〜wN)に従って信号をスケーリングするシナプス結合を通してニューロン202に伝えられ得、Nはニューロン202の入力接続の総数であり得る。
[0033]ニューロン202は、スケーリングされた入力信号を合成し、合成された、スケーリングされた入力を使用して、出力信号208(すなわち、信号y)を生成し得る。出力信号208は、電流または電圧、実数値または複素数値であり得る。出力信号は、固定小数点表現または浮動小数点表現をもつ数値であり得る。出力信号208は、次いで、同じニューラルシステムの他のニューロンへの入力信号として、または同じニューロン202への入力信号として、またはニューラルシステムの出力として伝達され得る。
[0034]処理ユニット(ニューロン)202は電気回路によってエミュレートされ得、それの入力接続および出力接続は、シナプス回路をもつ電気接続によってエミュレートされ得る。処理ユニット202ならびにそれの入力接続および出力接続はまた、ソフトウェアコードによってエミュレートされ得る。処理ユニット202はまた、電気回路によってエミュレートされ得るが、それの入力接続および出力接続はソフトウェアコードによってエミュレートされ得る。一態様では、計算ネットワーク中の処理ユニット202はアナログ電気回路であり得る。別の態様では、処理ユニット202はデジタル電気回路であり得る。さらに別の態様では、処理ユニット202は、アナログ構成要素とデジタル構成要素の両方をもつ混合信号電気回路であり得る。計算ネットワークは、上述の形態のいずれかにおける処理ユニットを含み得る。そのような処理ユニットを使用した計算ネットワーク(ニューラルシステムまたはニューラルネットワーク)は、たとえば画像およびパターン認識、機械学習、モータ制御など、かなりの適用範囲において利用され得る。
[0035]ニューラルネットワークをトレーニングする過程で、シナプス重み(たとえば、図1の重み
Figure 0006096388
および/または図2の重み2061〜206N)がランダム値により初期化され得、学習ルールに従って増加または減少し得る。学習ルールの例は、これに限定されないが、スパイクタイミング依存可塑性(STDP)学習ルール、Hebb則、Oja則、Bienenstock−Copper−Munro(BCM)則等を含むことを当業者は理解するだろう。いくつかの態様では、重みは、2つの値のうちの1つに安定または収束し得る(すなわち、重みの双峰分布)。この効果が利用されて、シナプス重みごとのビット数を低減し、シナプス重みを記憶するメモリとの間の読取りおよび書込みの速度を上げ、シナプスメモリの電力および/またはプロセッサ消費量を低減し得る。
シナプスタイプ
[0036]ニューラルネットワークのハードウェアおよびソフトウェアモデルでは、シナプス関係機能の処理がシナプスタイプに基づき得る。シナプスタイプは、非塑性シナプス(non-plastic synapse)(重みおよび遅延の変化がない)と、可塑性シナプス(重みが変化し得る)と、構造遅延可塑性シナプス(重みおよび遅延が変化し得る)と、完全可塑性シナプス(重み、遅延および結合性が変化し得る)と、それの変形(たとえば、遅延は変化し得るが、重みまたは結合性の変化はない)とを含み得る。複数のタイプの利点は、処理が再分割され得ることである。たとえば、非塑性シナプスは、可塑性機能を実行すること(またはそのような機能が完了するのを待つこと)がない場合がある。同様に、遅延および重み可塑性は、一緒にまたは別々に、順にまたは並列に動作し得る動作に再分割され得る。異なるタイプのシナプスは、適用される異なる可塑性タイプの各々の異なるルックアップテーブルまたは式およびパラメータを有し得る。したがって、本方法は、シナプスのタイプについての関連する表、式、またはパラメータにアクセスする。様々なシナプスタイプの使用は、人工ニューラルネットワークに柔軟性と設定可能性を追加し得る。
[0037]スパイクタイミング依存構造可塑性がシナプス可塑性とは無関係に実行されるという含意がある。構造可塑性(すなわち、遅延量の変化)は前後スパイク時間差(pre-post spike time difference)の直接関数であり得るので、構造可塑性は、重みの大きさに変化がない場合(たとえば、重みが最小値または最大値に達したか、あるいはそれが何らかの他の理由により変更されない場合)でも実行され得る。代替的に、構造可塑性は、重み変化量に応じて、または重みもしくは重み変化の限界に関係する条件に基づいて設定され得る。たとえば、重み変化が生じたとき、または重みが最大値になるのではなく、重みがゼロに達した場合のみ、シナプス遅延が変化し得る。しかしながら、これらのプロセスが並列化され、メモリアクセスの数および重複を低減し得るように、独立した機能を有することが有利であり得る。
シナプス可塑性の決定
[0038]神経可塑性(または単に「可塑性」)は、脳内のニューロンおよびニューラルネットワークがそれらのシナプス結合と挙動とを新しい情報、感覚上の刺激、発展、損傷または機能不全に応答して変える能力である。可塑性は、生物学における学習および記憶にとって、また計算論的神経科学およびニューラルネットワークにとって重要である。(たとえば、Hebb則理論による)シナプス可塑性、スパイクタイミング依存可塑性(STDP)、非シナプス可塑性、活性依存可塑性、構造可塑性および恒常的可塑性など、様々な形の可塑性が研究されている。
[0039]STDPは、ニューロン間のシナプス結合の強さを調整する学習プロセスである。結合強度は、特定のニューロンの出力スパイクおよび受信入力スパイク(すなわち、活動電位)の相対的タイミングに基づいて調整される。STDPプロセスの下で、あるニューロンに対する入力スパイクが、平均して、そのニューロンの出力スパイクの直前に生じる傾向がある場合、長期増強(LTP)が生じ得る。その場合、その特定の入力はいくらか強くなる。一方、入力スパイクが、平均して、出力スパイクの直後に生じる傾向がある場合、長期抑圧(LTD)が生じ得る。その場合、その特定の入力はいくらか弱くなるので、「スパイクタイミング依存可塑性」と呼ばれる。したがって、シナプス後ニューロンの興奮の原因であり得る入力は、将来的に寄与する可能性がさらに高くなる一方、シナプス後スパイクの原因ではない入力は、将来的に寄与する可能性が低くなる。結合の初期セットのサブセットが残る一方で、その他の部分の影響がわずかなレベルまで低減されるまで、このプロセスは続く。
[0040]ニューロンは一般に出力スパイクを、それの入力の多くが短い期間内に生じる(すなわち、出力をもたらすのに十分に累積している入力)ときに生成するので、通常残っている入力のサブセットは、時間的に相関する傾向のあった入力を含む。さらに、出力スパイクの前に生じる入力は強化されるので、最も早い十分に累積的な相関指示を提供する入力は結局、ニューロンへの最終入力となる。
[0041]STDP学習ルールは、シナプス前ニューロンのスパイク時間tpreとシナプス後ニューロンのスパイク時間tpostとの間の時間差(すなわち、t=tpost−tpre)に応じて、シナプス前ニューロンをシナプス後ニューロンに結合するシナプスのシナプス重みを効果的に適合させ得る。STDPの通常の公式化は、時間差が正である(シナプス前ニューロンがシナプス後ニューロンの前に発火する)場合にシナプス重みを増加させ(すなわち、シナプスを増強し)、時間差が負である(シナプス後ニューロンがシナプス前ニューロンの前に発火する)場合にシナプス重みを減少させる(すなわち、シナプスを抑制する)ことである。
[0042]STDPプロセスでは、経時的なシナプス重みの変化は通常、以下の式によって与えられるように、指数関数的減衰を使用して達成され得る。
Figure 0006096388
ここで、k+および
Figure 0006096388
はそれぞれ、正の時間差および負の時間差の時間定数であり、a+およびa-は対応するスケーリングの大きさであり、μは正の時間差および/または負の時間差に適用され得るオフセットである。
[0043]図3は、STDPによる、シナプス前スパイクおよびシナプス後スパイクの相対的タイミングに応じたシナプス重み変化の例示的なグラフ図300を示す。シナプス前ニューロンがシナプス後ニューロンの前に発火する場合、グラフ300の部分302に示すように、対応するシナプス重みは増加し得る。この重み増加は、シナプスのLTPと呼ばれ得る。グラフ部分302から、シナプス前スパイク時間とシナプス後スパイク時間との間の時間差に応じて、LTPの量がほぼ指数関数的に減少し得ることが観測され得る。グラフ300の部分304に示すように、発火の逆の順序は、シナプス重みを減少させ、シナプスのLTDをもたらし得る。
[0044]図3のグラフ300に示すように、STDPグラフのLTP(原因)部分302に負のオフセットμが適用され得る。x軸の交差306のポイント(y=0)は、レイヤi−1からの原因入力の相関を考慮して、最大タイムラグと一致するように構成され得る。フレームベースの入力(すなわち、スパイクまたはパルスの特定の持続時間のフレームの形態である入力)の場合、オフセット値μは、フレーム境界を反映するように計算され得る。直接的にシナプス後電位によってモデル化されるように、またはニューラル状態に対する影響の点で、フレームにおける第1の入力スパイク(パルス)が経時的に減衰することが考慮され得る。フレームにおける第2の入力スパイク(パルス)が特定の時間フレームと相関したまたはに関連したものと考えられる場合、フレームの前および後の関連する時間は、その時間フレーム境界で分離され、関連する時間の値が異なり得る(たとえば、1つのフレームよりも大きい場合は負、1つのフレームよりも小さい場合は正)ように、STDP曲線の1つまたは複数の部分をオフセットすることによって、可塑性の点で別様に扱われ得る。たとえば、曲線が、フレーム時間よりも大きい前後の時間で実際にゼロよりも下になり、結果的にLTPの代わりにLTDの一部であるようにLTPをオフセットするために負のオフセットμが設定され得る。
ニューロンモデルおよび演算
[0045]有用なスパイキングニューロンモデルを設計するための一般的原理がいくつかある。良いニューロンモデルは、2つの計算レジーム、すなわち、一致検出および関数計算の点で豊かな潜在的挙動を有し得る。その上、良いニューロンモデルは、時間コーディングを可能にするための2つの要素を有する必要がある。たとえば、入力の到着時間は出力時間に影響を与え、一致検出は狭い時間ウィンドウを有し得る。加えて、計算上魅力的であるために、良いニューロンモデルは、連続時間に閉形式解と、ニアアトラクター(near attractor)と鞍点とを含む安定した挙動とを有し得る。言い換えれば、有用なニューロンモデルは、実用的なニューロンモデルであり、豊かで、現実的で、生物学的に一貫した挙動をモデル化するために使用され得、神経回路のエンジニアリングとリバースエンジニアリングの両方を行うために使用され得るニューロンモデルである。
[0046]ニューロンモデルは事象、たとえば入力の到着、出力スパイク、または内部的であるか外部的であるかを問わず他の事象に依存し得る。豊かな挙動レパートリーを実現するために、複雑な挙動を示すことができる状態機械が望まれ得る。入力寄与(ある場合)とは別個の事象の発生自体が状態機械に影響を与え、事象の後のダイナミクスを制限し得る場合、システムの将来の状態は、単なる状態および入力の関数ではなく、むしろ状態、事象および入力の関数である。
[0047]一態様では、ニューロンnは、下記のダイナミクスによって決定される膜電圧νn(t)によるスパイキングリーキー積分発火ニューロンとしてモデル化され得る。
Figure 0006096388
ここでαおよびβはパラメータであり、wm,nm,nは、シナプス前ニューロンmをシナプス後ニューロンnに結合するシナプスのシナプス重みであり、ym(t)は、ニューロンnの細胞体に到着するまでΔtm,nに従って樹状遅延または軸索遅延によって遅延し得るニューロンmのスパイキング出力である。
[0048]シナプス後ニューロンへの十分な入力が達成された時間からシナプス後ニューロンが実際に発火する時間までの遅延があることに留意されたい。イジケヴィッチの単純モデルなど、動的スパイキングニューロンモデルでは、脱分極しきい値νtとピークスパイク電圧νpeakとの間に差がある場合、時間遅延が生じ得る。たとえば、単純モデルでは、電圧および復元のための1対の微分方程式、すなわち、
Figure 0006096388
によってニューロン細胞体ダイナミクス(neuron soma dynamics)が決定され得る。ここでνは膜電位であり、uは、膜復元変数であり、kは、膜電位νの時間スケールを記述するパラメータであり、aは、復元変数uの時間スケールを記述するパラメータであり、bは、膜電位νのしきい値下変動に対する復元変数uの感度を記述するパラメータであり、νrは、膜静止電位であり、Iは、シナプス電流であり、Cは、膜のキャパシタンスである。このモデルによれば、ニューロンはν>νpeakのときにスパイクすると定義される。
Hunzinger Coldモデル
[0049]Hunzinger Coldニューロンモデルは、豊かな様々な神経挙動を再生し得る最小二重レジームスパイキング線形動的モデルである。モデルの1次元または2次元の線形ダイナミクスは2つのレジームを有することができ、時間定数(および結合)はレジームに依存し得る。しきい値下レジームでは、時間定数は、慣例により負であり、一般に生物学的に一貫した線形方式で静止状態に細胞を戻す役目を果たすリーキーチャネルダイナミクスを表す。しきい値上レジームにおける時間定数は、慣例により正であり、一般にスパイク生成のレイテンシを生じさせる一方でスパイク状態に細胞を駆り立てる反リーキーチャネルダイナミクスを反映する。
[0050]図4に示すように、モデルのダイナミクスは2つの(またはそれよりも多くの)レジームに分割され得る。これらのレジームは、負レジーム402(互換的に(リーキー積分発火(LIF)ニューロンモデルとは異なる)LIFレジームとも呼ばれる)および正レジーム404(反リーキー積分発火(ALIF)ニューロンモデルと混同されないように互換的にALIFレジームとも呼ばれる))と呼ばれ得る。負レジーム402では、状態は将来の事象の時点における静止(ν-)の傾向がある。この負レジームでは、モデルは一般に、時間的入力検出特性と他のしきい値下挙動とを示す。正レジーム404では、状態はスパイキング事象(νs)の傾向がある。この正レジームでは、モデルは、後続の入力事象に応じてスパイクにレイテンシを生じさせるなどの計算特性を示す。事象の点からのダイナミクスの公式化およびこれら2つのレジームへのダイナミクスの分離は、モデルの基本的特性である。
[0051]線形二重レジーム2次元ダイナミクス(状態νおよびuの場合)は、慣例により次のように定義され得る。
Figure 0006096388
ここでqρおよびrは、結合のための線形変換変数である。
[0052]シンボルρは、ダイナミクスレジームを示すためにここで使用され、特定のレジームの関係を論述または表現するときに、それぞれ負レジームおよび正レジームについて符号「−」または「+」にシンボルρを置き換える慣例がある。
[0053]モデル状態は、膜電位(電圧)νおよび復元電流uによって定義される。基本形態では、レジームは基本的にモデル状態によって決定される。正確で一般的な定義の微妙だが重要な側面があるが、差し当たり、モデルが、電圧νがしきい値(ν+)を上回る場合に正レジーム404にあり、そうでない場合に負レジーム402にあると考える。
[0054]レジーム依存時間定数は、負レジーム時間定数であるτ-と正レジーム時間定数であるτ+とを含む。復元電流時間定数τuは通常、レジームから独立している。便宜上、τuと同様に、指数およびτ+が一般に正となる正レジームの場合に、電圧発展(voltage evolution)に関する同じ表現が使用され得るように、減衰を反映するために負の量として負レジーム時間定数τ-が一般に指定される。
[0055]2つの状態要素のダイナミクスは、事象において、ヌルクラインから状態をオフセットする変換によって結合され得、ここで変換変数は、
Figure 0006096388
であり、δ、ε、βおよびν-、ν+はパラメータである。νρのための2つの値は、2つのレジームのための参照電圧のベースである。パラメータν-は、負レジームのためのベース電圧であり、膜電位は一般に、負レジームにおいてν-に減衰することになる。パラメータν+は、正レジームのためのベース電圧であり、膜電位は一般に、正レジームにおいてν+から離れる傾向となる。
[0056]νおよびuのためのヌルクラインは、それぞれ変換変数qρおよびrの負によって与えられる。パラメータδは,uヌルクラインの傾きを制御するスケール係数である。パラメータεは通常、−ν-に等しく設定される。パラメータβは、両方のレジームにおいてνヌルクラインの傾きを制御する抵抗値である。τρ時間定数パラメータは、指数関数的減衰だけでなく、各レジームにおいて別個にヌルクラインの傾きを制御する。
[0057]モデルは、電圧νが値νsに達したときにスパイクするように定義され得る。続いて、状態は(スパイク事象と同じ1つのものであり得る)リセット事象でリセットされ得る。
Figure 0006096388
ここで、
Figure 0006096388
およびΔuはパラメータである。リセット電圧
Figure 0006096388
は通常、ν-にセットされる。
[0058]瞬時結合の原理によって、状態について(また、単一の指数項による)だけではなく、特定の状態に到達するために必要とされる時間についても、閉形式解が可能である。近い形式状態解は、次のとおりである。
Figure 0006096388
[0059]したがって、モデル状態は、入力(シナプス前スパイク)または出力(シナプス後スパイク)などの事象に伴ってのみ更新され得る。また、演算が(入力があるか、出力があるかを問わず)任意の特定の時間に実行され得る。
[0060]その上、瞬時結合原理によって、反復的技法または数値解法(たとえば、オイラー数値解法)なしに、特定の状態に到達する時間が事前に決定され得るように、シナプス後スパイクの時間が予想され得る。前の電圧状態ν0を踏まえ、電圧状態νfに到達するまでの時間遅延は、次の式によって与えられる。
Figure 0006096388
[0061]スパイクが、電圧状態νがνsに到達する時間に生じると定義される場合、電圧が所与の状態νにある時間から測定されたスパイクが生じるまでの時間量、または相対的遅延に関する閉形式解は、次のとおりである。
Figure 0006096388
ここで、
Figure 0006096388
は通常、パラメータν+にセットされるが、他の変形も可能であり得る。
[0062]モデルダイナミクスの上記の定義は、モデルが正レジームにあるか、それとも負レジームにあるかに依存する。上述のように、結合およびレジームρは、事象に伴って計算され得る。状態の伝搬のために、レジームおよび結合(変換)変数は、最後の(前の)事象の時間における状態に基づいて定義され得る。続いてスパイク出力時間を予想するために、レジームおよび結合変数は、次の(最新の)事象の時間における状態に基づいて定義され得る。
[0063]Coldモデルの、適時にシミュレーション、エミュレーションまたはモデルを実行するいくつかの可能な実装形態がある。これは、たとえば、事象更新モード、ステップ事象更新モード、およびステップ更新モードを含む。事象更新は、(特定の瞬間における)事象または「事象更新」に基づいて状態が更新される更新である。ステップ更新は、間隔(たとえば、1ms)をおいてモデルが更新される更新である。これは必ずしも、反復的技法または数値解法を必要とするとは限らない。また、事象がステップもしくはステップ間で生じる場合または「ステップ事象」更新によってモデルを更新するのみによって、ステップベースのシミュレータにおいて限られた時間分解能で事象ベースの実装形態が可能である。
[0064]本出願の一態様は、パトカーなどの移動している物体、または地震などの自然現象によって生成される波を介して、継時的に周波数変動を検出するために、ドップラー効果を使用することを対象とする。ドップラー効果は、発生源からの波(または他の周期的なイベント)の周波数における変化である。ドップラー効果は、一般的に、サイレンまたはホーンを鳴らしている車両が観測者に接近する、観測者を通過する、および観測者から遠ざかる時に聞かれる。受信された周波数は、接近している間はより高く(放出された周波数と比較して)、通過する瞬間は同一であり、遠ざかっている間はより低い。すなわち、経時的な周波数の増加は、物体が観測者に接近していることを示す。同様に、経時的な周波数の減少は、物体が観測者から遠ざかっていることを示す。
[0065]周波数の相対的な変化は、以下のように説明され得る。波の発生源が観測者に向かって移動している時、各連続する波の山は、前の波よりも観測者により近い位置から放出される。したがって、各波は、前の波よりも観測者に到達するまでの時間が少ない。したがって、連続する波の山の観測者への到達の間の時間が減少され、周波数の増加を引き起こす。逆に、波の発生源が観測者から遠ざかっている場合、各波は前の波よりも観測者から遠い位置から放出されるので、連続する波の間の到達時間が増加されて、周波数を減少させる。
[0066]音波などの、媒体内で伝播する波では、観測者の速度および発生源の速度は、波が伝送される媒体に関連する。総ドップラー効果は、発生源の動き、観測者の動き、または媒体の動きから生じ得る。これらの効果の各々は、別々に分析される。一般相対性理論における光または重力などの、媒体を必要としない波については、観測者と発生源との間の速度における相対的な差だけが考慮される。
[0067]本開示のある態様によれば、継時的な周波数における増加または減少に基づいて物体の速さおよび/または速度を計算するために、ニューロモルフィック受信機が指定される。この構成では、ニューロモルフィック受信機は、人間の聴覚系に基づいてモデル化され得る。より具体的には、ニューロモルフィック受信機は、対数トノトピックマップにおいて異なる周波数にマッピングされたスパイキングニューロンを有する。トノトピックマップは、周波数への空間属性のマッピングを指す。一構成では、非線形一次トノトピックマップは、増加する、または減少する周波数をマッピングするために指定される。
[0068]すなわち、トノトピックマップベースの検出器は、物体の速さ、速度、および/または位置を決定するために、周波数変動を検出するために使用され得る。もちろん、トノトピックマップは速さ、速度、および/または位置に限定されず、他の属性もトノトピックマップを介して決定され得る。
[0069]図5は、昇順でマッピングされた周波数(100Hz〜700Hz)を有するトノトピックマップ(tonotopic map)を示している。図5は、観測者504に向かって移動している物体502を示している。図5のトノトピックマップはまた、観測者から遠ざかる物体のために意図されている。トノトピックマップの100Hzなどの各周波数は、ビンまたは周波数ビン510〜522と呼ばれ得る。各ビンの周波数およびビンの粒度はアプリケーション固有であり、図5のマッピングに限定されない。各周波数ビン510〜522は、スパイキングニューロン(図示せず)に関連付けられ得る。特定の周波数の値がしきい値以上である場合、周波数ビンに関連付けられるスパイキングニューロンがトリガ(たとえば、スパイク)される。値は、周波数のエネルギー、振幅、または他の値であり得る。スパイキングニューロンは、1ビット量子化器と呼ばれ得る。
[0070]物体がユーザ(たとえば、観測者504)に接近している、またはユーザから遠ざかっている場合、各周波数ビンに関連付けられるスパイキングニューロンは異なる時間に発火し得る。すなわち、物体が接近している/遠ざかっている場合、第1の時間インスタンスで、1つまたは複数の周波数ビンに関連付けられるスパイキングニューロンの第1のセットがトリガされる。さらに、物体がさらに接近している/遠ざかっている場合、第2の時間インスタンスで、1つまたは複数の周波数ビンに関連付けられるスパイキングニューロンの第2のセットがトリガされる。物体の動きがもはや検出されなくなるまで、他のスパイキングニューロンがトリガされる。出力ニューロンは、スパイキングニューロンのスパイクの合計に基づいて発火される。
[0071]上述のように、各ビンはスパイキングニューロンに接続されている。さらに、周波数ビンの各スパイキングニューロン(図示せず)は、1つまたは複数のシナプス(1−n)を介して1つまたは複数の出力ニューロンとの1対1接続を有する。図5は1つの出力ニューロンを示しているが、しかしながら、本開示の態様は複数の出力ニューロンのために意図されることを、当業者は理解するであろう。
[0072]一態様では、各シナプスに重みと遅延とが与えられる。各シナプスの重みと遅延とは異なっていてもよく、ランダムに設定されてもよい。遅延はスパイキングニューロンがスパイクする時に時間に追加される時間遅延を指す。重みはシナプスを介して伝送された信号に適用されるスケールを指す。
[0073]一構成では、図5に示されるように、各スパイキングニューロンは、複数のシナプス(1−n)を介して各出力ニューロンに接続される。シナプス1−nに接続されたスパイキングニューロンはレイヤ1ニューロンと呼ばれ得、出力ニューロンはレイヤ2ニューロンと呼ばれ得る。
[0074]図6は、出力ニューロン610〜616のセットとの網羅的な(all-to-all)接続を有するスパイキングニューロン602〜608のセットを含むニューラルネットワーク600を示している。各スパイキングニューロンは、シナプスを介して出力ニューロンに接続されている。たとえば、第1のスパイキングニューロン602は、シナプス618を介して第1の出力ニューロン610に接続されている。各シナプスは異なる重みと異なる遅延とを与えられている。前述のように、各スパイキングニューロンは、複数のシナプスを介して各出力ニューロンに接続され得る。
[0075]前述のように、信号は特定の時間で検出され得、信号はトノトピックマップ内の様々な周波数にマッピングされ得る。周波数ビンの値がしきい値を超えると、各周波数に関連付けられるスパイキングニューロンがトリガされ得る。スパイキングニューロンのスパイキングは、1つまたは複数の出力ニューロンのスパイクをトリガし得る。
[0076]一構成では、出力ニューロンは、スパイキングニューロンからの唯一のスパイクに基づく。別の構成では、2つ以上のスパイキングニューロンからのスパイクの合計が、出力ニューロンのスパイクをトリガする。
[0077]具体的には、出力ニューロンは、各スパイクの重みと、2つ以上のスパイク間の時間とに基づいてトリガされる。図6に示されるように、第1のスパイキングニューロン602は、第1のシナプス618を介して第1の出力ニューロン610に接続される。さらに、第2のスパイキングニューロン604は、第2のシナプス620を介して第1の出力ニューロン610に接続される。
[0078]一例では、第1の出力ニューロン610は、スパイクが4以上の重みを有し、相互に最大2ミリ秒(ms)離れている場合にトリガするように設定され得る。第1の例では、第1のシナプス618は3ミリ秒の遅延と5の重みとを有し得、第2のシナプス620は4ミリ秒の遅延と6の重みを有し得る。この例では、第1のスパイキングニューロン602がトリガされると、第1の出力ニューロン610は、3ミリ秒の遅延を有する5の重みでスパイクを受信する。さらに、第2のスパイキングニューロン604がトリガされると、第1の出力ニューロン610は、4ミリ秒の遅延を有する6の重みでスパイクを受信する。この例では、第1のスパイキングニューロン602からのスパイクと、第2のスパイキングニューロン604からのスパイクとは相互の1ミリ秒内に受信され、各スパイクの重みは4を上回る。したがって、この例では、第1の出力ニューロン610は、第1のスパイキングニューロン602のスパイクと第2のスパイキングニューロン604のスパイクとに基づいてトリガされる。
[0079]第2の例では、第1のシナプス618は、3ミリ秒の遅延と5の重みとを有し得、第2のシナプス620は6ミリ秒の遅延と4の重みとを有し得る。この例では、第1のスパイキングニューロン602がトリガされると、第1の出力ニューロン610は、3ミリ秒の遅延を有する5の重みでスパイクを受信する。さらに、第2のスパイキングニューロン604がトリガされると、第1の出力ニューロン610は、6ミリ秒の遅延を有する4の重みでスパイクを受信する。この例では、第1のスパイキングニューロン602からのスパイクと、第2のスパイキングニューロン604からのスパイクとは相互の3ミリ秒内に受信され、各スパイクの重みは4以上である。したがって、この例では、第1の出力ニューロン610は、第1のスパイキングニューロン602からのスパイクと、第2のスパイキングニューロン604からのスパイクとの2つのスパイク間の時間が2ミリ秒のしきい値を上回るので、トリガされない。
[0080]図6は4つの出力ニューロンを示しているが、当業者は、出力ニューロンの数は図6に示される出力ニューロンの数に限定されないことを理解するであろう。出力ニューロンの数は、区別することが望まれる速さおよび/または方向の数に依存する。より具体的には、各出力ニューロンは、速さと方向との1つの組合せに応答するようにトレーニングされる。さらに、一構成では、スパイキングニューロン602〜608は1つの周波数ビンに関連付けられ得る。さらに、図6は、4つのスパイキングニューロンだけを示しており、スパイキングニューロンの数はトノトピックマップ内の周波数ビンの数に依存する。
[0081]ニューラルネットワークモデルのトレーニングに基づいて、出力ニューロンの発火は、物体が観測者に接近しているか、またはそこから遠ざかっているか、および/あるいは物体の相対的な速さを示す。モデルは、物体の観測者への接近をシミュレートすることによってトレーニングされる。さらに、モデルはまた、観測者から遠ざかる物体をシミュレートすることによってトレーニングされる。モデルはまた、信号の周波数が変化するレートを変化させることによって、異なる速さで移動している(接近している、または遠ざかっている)物体に基づいてトレーニングされ得る。トレーニング段階は、他のシナプスを減衰しながら、いくつかのシナプスを強化し得る。
[0082]物体は、様々な速さで接近する、および/または遠ざかることができる。システムをトレーニングするために、速さごとに、モデルは、物体が接近する、および/または遠ざかるとトリガされる特定の周波数およびシナプスを決定する。より具体的には、一例では、トレーニングモードで、物体は30MPHで観測者に接近し得る。トレーニングの間、特定の周波数およびシナプスがトリガされて、モデルはトレーニングの結果を記憶し得る。したがって、モデルをトレーニングした後、別の物体が30MPHで観測者に接近すると、モデルは、トレーニングの結果に基づいて物体の相対的な速さを決定し得る。すなわち、トリガされた出力ニューロンに基づいて、モデルは物体の相対的な速さを決定し得る。
[0083]図7は、本開示のある態様に基づくニューラルモデルを示している。前述のように、一例では、トレーニングの間、物体は30MPHで観測者に接近し得る。この例では、物体が30MPHで観測者に接近すると、第1のスパイキングニューロン702、第2のスパイキングニューロン704、および第4のスパイキングニューロン708がスパイクし得る。スパイキングニューロン702〜708を出力ニューロン710〜716に接続しているシナプスの遅延および重みがランダムなので、出力ニューロン710〜716のうちの1つまたは複数がトリガされ得る。すなわち、シナプスの重みと遅延とのランダムな組合せが、1つまたは複数の出力ニューロン710〜716をトリガさせ、他の出力ニューロン710〜716はトリガされ得ない。例として、第1のスパイキングニューロン702、第2のスパイキングニューロン704、および第4のスパイキングニューロン708のスパイキングに基づいて、第1の出力ニューロン710と第2の出力ニューロン712とがトリガされ得る。
[0084]依然として、異なる速さで発火する出力ニューロンの重複を防止するために、モデルは、唯一の出力ニューロンが、30MPHで接近するなど、特定の速さ/方向でトリガされるように、複数の出力ニューロンの発火を抑制するように構成され得る。これは、システムの速さ/方向ごとに、一意の、または支配的な出力ニューロンを提供し得る。したがって、一構成では、側方抑制は、所定の速さのために一意の出力ニューロンを決定するように指定され得る。
[0085]図7に示されるように、側方抑制接続722は、各出力ニューロン710〜716間に指定され得る。本構成では、シナプスは重みと遅延とのランダムな組合せを有するので、出力ニューロン710〜716のうちの1つは他の出力ニューロン710〜716の前にトリガされる。したがって、特定の出力ニューロンが第1に発火される場合、特定の出力ニューロンは、側方抑制接続を介して他の出力ニューロンを抑制する。抑制は、たとえ他の出力ニューロンがシナプスを介してスパイクを受信しても、それらが発火することを防止し得る。あるいは、抑制は、抑制された出力ニューロンが発火することを止めることができず、むしろ、抑制は、抑制された出力ニューロンの発火を遅延または弱体化させ得る。
[0086]上述の例に基づいて、第1のスパイキングニューロン702、第2のスパイキングニューロン704、および第4のスパイキングニューロン708のスパイキングは、第1の出力ニューロン710と第2の出力ニューロン712の発火をトリガし得る。依然として、側方居住が指定されると、第1にトリガされるべき出力ニューロンが、他の出力ニューロンを抑制する。したがって、この例では、第2の出力ニューロン712の前に第1の出力ニューロン710が発火すると、第1の出力ニューロン710は、側方抑制接続722を介して第2の出力ニューロン712の発火を抑制し、逆もまた同様である。
[0087]第1にトリガされるべき出力ニューロンは、トレーニングの第1のパスで他の出力ニューロンが発火することを完全に抑制しない場合がある点に留意されたい。むしろ、いくつかの構成では、他の出力ニューロンが発火することを完全に抑制されるまで、複数のトレーニングパスが指定され得る。
[0088]さらに、一構成では、各トレーニング実行後に、特定のシナプスの重みを調整するために重み可塑性が指定される。詳細には、シナプスの重みは、スパイクニューロンのスパイクのタイミングが、出力ニューロン発火のタイミングへの特定の時間フレーム内にある時に増加され得る。シナプス上のスパイクの強度は、重みにおける増加の結果として増加される。一般に、重みは増加または減少され得る。増加または減少は、スパイクの順序に基づいて決定され得る。標準的なスパイクタイミング依存可塑性(STDP)実装形態は、ポストニューロンがプレニューロンの前に発火した場合は重みを減少し、ポストニューロンがプレニューロンの後に発火した場合は増加し得る。本構成では、フィードフォワードパスのために、スパイキングニューロンの第1のレイヤはプレニューロンであり、出力レイヤはポストニューロンを含む。
[0089]図8は、本開示の態様に基づいてシナプスの重みを調整することの例を示している。図8に示されるように、出力ニューロン810は、シナプス818〜824を介してスパイキングニューロン802〜808に接続され得る。各シナプスは、特定の重みと特定の遅延とを有し得る。一例では、出力ニューロン810は、第1のスパイキングニューロン802、第3のスパイキングニューロン806、および第4のスパイキングニューロン808からスパイクを受信し得る。
[0090]スパイクを受信した後、出力ニューロン810は、各スパイキングニューロンがスパイクした時間と、出力ニューロンがスパイクした時間との間の差を決定する。この例では、出力ニューロン810は時間(t)でスパイクし、第1のスパイキングニューロン802は時間(t−2)でスパイクし、第3のスパイキングニューロン806は時間(t−5)でスパイクし、第4のスパイキングニューロン808は時間(t−1)でスパイクする。出力ニューロンは、出力ニューロンの発火(t)と、スパイキングニューロンのスパイキング(たとえば、t−x)との間の時間差に基づいて、各シナプスの重みを調整する。一構成では、重みは、出力ニューロンの発火と、スパイキングニューロンのスパイキングとの間の時間差に基づく重み可塑性グラフに基づいて調整される。重みの増加または減少、および増加または減少の大きさは、STDP曲線に依存し得る。
[0091]別の構成では、遅延可塑性はまたシナプスに適用され得る。遅延可塑性は、重み可塑性と同様に実装され得る。遅延可塑性は、各スパイキングニューロンがスパイクした時間と、出力ニューロンがスパイクした時間との間の差に基づいて、特定のシナプスの遅延を調整することを指す。遅延可塑性および/または重み可塑性は、側方抑制と組み合わせて、またはそれとは分離されて、指定され得る。
[0092]特定の数のトレーニングが実行された後、ニューラルモデルは、最初にスパイクするべきではない出力ニューロンの発火を抑制し得る。抑制は、出力ニューロンの側方抑制、重み可塑性、遅延可塑性、またはそれらの組合せに基づき得る。側方抑制、重み可塑性、および遅延可塑性は、トレーニングされた速さごとに一意の出力ニューロンが発火されることを指定する。すなわち、重みおよび遅延はランダムなので、異なる出力ニューロンは、異なる速さ/方向パターンに基づいて発火する。
[0093]一構成では、トレーニングセットが完了した後、特定の速さのための特定の出力ニューロンがラベル付けされ得る。さらに、様々な速さおよび/または方向のためのトレーニングセットを実行した後、システムは、各速さ/方向に関連付けられる各出力ニューロンを決定し得る。したがって、トレーニングセットが完了した後でシステムが展開されると、システムは、発火した特定の出力ニューロンに基づいて物体の速さ/方向を示し得る。
[0094]物体位置のためのドップラー効果の適用はまた、物体の位置を検出するために、ステレオ位相と振幅差とを使用する他の技法と組み合わせられ得る。
[0095]本開示の態様を、ユーザに接近している物体を参照して説明してきた。依然として、本開示の態様は、物体から放出される周波数に限定されず、自然現象のために放出される周波数のためにも意図される点に留意されたい。
[0096]図9は、本発明のいくつかの態様による、汎用プロセッサ902を使用して、物体の速さおよび/または方向を決定するための上述の方法の例示的な実装形態900を示している。変数(ニューラル信号)、シナプスの重み、計算ネットワーク(ニューラルネットワーク)に関連付けられるシステムパラメータ、遅延、および周波数ビン情報は、メモリブロック904に記憶され得、汎用プロセッサ902で実行される命令はプログラムメモリ909からロードされ得る。本開示のある態様では、汎用プロセッサ902にロードされた命令は、物体の速さおよび/または方向を決定するためのコードを備え得る。
[0097]図10は、本開示のいくつかの態様による、メモリ1002が相互接続ネットワーク1004を介して計算ネットワーク(ニューラルネットワーク)の個々の(分散型)処理ユニット(ニューラルプロセッサ)1006とインターフェースされ得る、物体の速さおよび/または方向を決定するための上述の方法の例示的な実装形態1000を示す。計算ネットワーク(ニューラルネットワーク)遅延に関連する変数(ニューラル信号)、シナプス重み、システムパラメータ、および周波数ビン情報は、メモリ1002に記憶されてよく、相互接続ネットワーク1004の接続を介してメモリ1002から各処理ユニット(ニューラルプロセッサ)1006にロードされ得る。本開示のある態様では、処理ユニット1006は、物体の速さおよび/または方向を決定するように構成され得る。
[0098]図11は、物体の速さおよび/または方向を決定するための上述の方法の例示的な実装形態1100を示す。図11に示すように、1つのメモリバンク1102が、計算ネットワーク(ニューラルネットワーク)の1つの処理ユニット1104と直接インターフェースされてよい。各メモリバンク1102は、変数(ニューラル信号)、シナプスの重み、対応する処理ユニット(ニューラルプロセッサ)1104遅延に関連付けられるシステムパラメータ、および周波数ビン情報を記憶し得る。本開示のある態様では、処理ユニット1104は、物体の速さおよび/または方向を決定するように構成され得る。
[0099]図12は、本開示のいくつかの態様による、ニューラルネットワーク1200の例示的な実装形態を示す。図12に示すように、ニューラルネットワーク1200は、上述した方法の様々な動作を実行し得る複数のローカル処理ユニット1202を有することができる。各ローカル処理ユニット1202は、ニューラルネットワークのパラメータを記憶する、ローカルステートメモリ1204およびローカルパラメータメモリ1206を備え得る。さらに、ローカル処理ユニット1202は、ローカル(ニューロン)モデルプログラムを有するメモリ1208と、ローカル学習プログラムを有するメモリ1210と、ローカル接続メモリ1212とを有することができる。さらに、図12に示すように、各ローカル処理ユニット1202は、ローカル処理ユニットのローカルメモリのための設定を提供し得る設定処理のためのユニット1214と、またローカル処理ユニット1202間のルーティングを提供するルーティング接続処理要素1216とインターフェースされ得る。
[0100]一構成では、ニューラルネットワーク600などのニューラルネットワークは、マッピングするための手段と発火するための手段とを含む、ドップラー効果に関連付けられる周波数弁別のために構成される。一態様では、マッピング手段および/または発火手段は、汎用プロセッサ902、プログラムメモリ909、メモリブロック904、メモリ1002、相互接続ネットワーク1004、処理ユニット1006、処理ユニット1104、ローカル処理ユニット1202、ならびにあるいはマッピングおよび/または発火手段によって記載される機能を実行するように構成されたルーティング接続処理要素1216であり得る。別の構成では、上述の手段は、上記の手段によって記載された機能を実行するように構成された任意のモジュールまたは任意の装置であり得る。
[0101]図13は、ドップラー効果に関連付けられる周波数弁別のための方法1300を示している。ブロック1302で、ニューラルネットワークは、第1の信号を第1の複数の周波数ビンにマッピングする。一構成では、第1の信号は第1の時間に対応する。ブロック1304で、ニューラルネットワークは、第2の信号を第2の複数の周波数ビンにマッピングする。本構成では、第2の信号は第2の時間に対応する。ブロック1306で、ニューラルネットワークは、第1の複数の周波数ビンのコンテンツに基づいて、第1の複数のニューロンを発火する。第1の複数のニューロンは、第1の複数の周波数ビンに対応する。さらに、ブロック1308で、ニューラルネットワークは、第2の複数の周波数ビンのコンテンツに基づいて、第2の複数のニューロンを発火する。第2の複数のニューロンは、第2の複数の周波数ビンに対応する。一構成では、第1の複数のニューロンと第2の複数のニューロンとはスパイキングネットワークのニューロンの第1のレイヤに対応する。さらに、第1の複数のニューロンと第2の複数のニューロンとの発火は、物体の相対的な速さに基づき得る。
[0102]図14は、例示的なニューラルネットワーク1400における、異なるモジュール/手段/構成要素間のデータフローを示す概念的なデータフロー図である。ニューラルネットワーク1400は、第1の信号を第1の複数の周波数ビンにマッピングするマッピングモジュール1402を含む。マッピングモジュール1402はまた、第2の信号を第2の複数の周波数ビンにマッピングし得る。ニューラルネットワーク1400はまた、第1の複数の周波数ビンのコンテンツに基づいて、第1の複数のニューロンを発火する発火モジュール1404を含む。発火モジュール1404はまた、第2の複数の周波数ビンのコンテンツに基づいて、第2の複数のニューロンを発火し得る。ニューラルネットワーク1400は、移動している物体、および/または自然現象から伝送された信号1410を受信する受信モジュール1406をさらに含み得る。信号は、第1の信号および/または第2の信号であり得る。本装置は、上述の図13のフローチャートにおけるプロセスのステップの各々を実行する追加のモジュールを含み得る。したがって、上述のフローチャート図13における各ステップはモジュールによって実行され得、本装置はそれらのモジュールのうちの1つまたは複数を含み得る。本モジュールは、上述のプロセス/アルゴリズムを実行するように特に構成された、上述のプロセス/アルゴリズムを実行するように構成されたプロセッサによって実装された、プロセッサによる実装のためにコンピュータ可読媒体内に記憶された、またはそれらの何らかの組合せの、1つまたは複数のハードウェア構成要素であり得る。
[0103]本開示のいくつかの態様によれば、各ローカル処理ユニット1202は、ニューラルネットワークの所望の1つまたは複数の機能的特徴に基づいて、ニューラルネットワークのパラメータを決定して、決定されたパラメータがさらに適用、同調、および更新されるにつれて所望の機能的特徴に向かって1つまたは複数の機能的特徴を開発するように構成され得る。
[0104]上述した方法の様々な動作は、対応する機能を実行することが可能な任意の好適な手段によって実行され得る。それらの手段は、限定はしないが、回路、特定用途向け集積回路(ASIC)、またはプロセッサを含む、様々なハードウェアおよび/またはソフトウェア構成要素および/またはモジュールを含み得る。概して、図に示されている動作がある場合、それらの動作は、同様の番号をもつ対応するカウンターパートのミーンズプラスファンクション構成要素を有し得る。
[0105]本明細書で使用する「決定」という用語は、多種多様なアクションを包含する。たとえば、「決定」は、計算すること、算出すること、処理すること、導出すること、調査すること、ルックアップすること(たとえば、テーブル、データベースまたは別のデータ構造においてルックアップすること)、確認することなどを含み得る。また、「決定」は、受信すること(たとえば、情報を受信すること)、アクセスすること(たとえば、メモリ中のデータにアクセスすること)などを含み得る。また、「決定」は、解決すること、選択すること、選定すること、確立することなどを含み得る。
[0106]本明細書で使用する、項目のリスト「のうちの少なくとも1つ」を指す句は、単一のメンバーを含む、それらの項目の任意の組合せを指す。一例として、「a、b、またはcのうちの少なくとも1つ」は、a、b、c、a−b、a−c、b−c、およびa−b−cを包含するものとする。
[0107]本開示に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ信号(FPGA)または他のプログラマブル論理デバイス(PLD)、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意の市販のプロセッサ、コントローラ、マイクロコントローラまたは状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、DSPとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、DSPコアと連携する1つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装され得る。
[0108]本開示に関連して説明した方法またはアルゴリズムのステップは、ハードウェアで直接実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその2つの組合せで実施され得る。ソフトウェアモジュールは、当技術分野で知られている任意の形態の記憶媒体中に常駐し得る。使用され得る記憶媒体のいくつかの例としては、ランダムアクセスメモリ(RAM)、読取り専用メモリ(ROM)、フラッシュメモリ、EPROMメモリ、EEPROM(登録商標)メモリ、レジスタ、ハードディスク、リムーバブルディスク、CD−ROMなどを含む。ソフトウェアモジュールは、単一の命令、または多数の命令を備えることができ、いくつかの異なるコードセグメント上で、異なるプログラム間で、複数の記憶媒体にわたって分散され得る。記憶媒体は、プロセッサがその記憶媒体から情報を読み取ることができ、その記憶媒体に情報を書き込むことができるように、プロセッサに結合され得る。代替として、記憶媒体はプロセッサと一体化され得る。
[0109]本明細書で開示する方法は、説明した方法を達成するための1つまたは複数のステップまたはアクションを備える。本方法のステップおよび/またはアクションは、特許請求の範囲から逸脱することなく互いに交換され得る。言い換えれば、ステップまたはアクションの特定の順序が指定されない限り、特定のステップおよび/またはアクションの順序および/または使用は、特許請求の範囲から逸脱することなく変更され得る。
[0110]説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ハードウェアで実装される場合、例示的なハードウェア構成はデバイス中に処理システムを備え得る。処理システムは、バスアーキテクチャを用いて実装され得る。バスは、処理システムの特定の適用例および全体的な設計制約に応じて、任意の数の相互接続バスとブリッジとを含み得る。バスは、プロセッサと、機械可読媒体と、バスインターフェースとを含む様々な回路を互いにリンクし得る。バスインターフェースは、ネットワークアダプタを、特に、バスを介して処理システムに接続するために使用され得る。ネットワークアダプタは、信号処理機能を実装するために使用され得る。いくつかの態様では、ユーザインターフェース(たとえば、キーパッド、ディスプレイ、マウス、ジョイスティックなど)もバスに接続され得る。バスはまた、タイミングソース、周辺機器、電圧調整器、電力管理回路などの様々な他の回路にリンクし得るが、それらは当技術分野でよく知られており、したがってこれ以上は説明されない。
[0111]プロセッサは、機械可読媒体に記憶されたソフトウェアの実行を含む、バスおよび一般的な処理を管理することを担当し得る。プロセッサは、1つまたは複数の汎用および/または専用プロセッサを用いて実装され得る。例としては、マイクロプロセッサ、マイクロコントローラ、DSPプロセッサ、およびソフトウェアを実行し得る他の回路を含む。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語などの名称にかかわらず、命令、データ、またはそれらの任意の組合せを意味すると広く解釈されたい。機械可読媒体は、例として、RAM(ランダムアクセスメモリ)、フラッシュメモリ、ROM(読取り専用メモリ)、PROM(プログラマブル読取り専用メモリ)、EPROM(消去可能プログラマブル読取り専用メモリ)、EEPROM(電気消去可能プログラマブル読取り専用メモリ)、レジスタ、磁気ディスク、光ディスク、ハードドライブ、または任意の他の好適な記憶媒体、あるいはそれらの任意の組合せを含み得る。機械可読媒体はコンピュータプログラム製品において実施され得る。コンピュータプログラム製品はパッケージング材料を備え得る。
[0112]ハードウェア実装形態では、機械可読媒体は、プロセッサとは別個の処理システムの一部であり得る。しかしながら、当業者なら容易に理解するように、機械可読媒体またはその任意の部分は処理システムの外部にあり得る。例として、機械可読媒体は、すべてバスインターフェースを介してプロセッサによってアクセスされ得る、伝送線路、データによって変調された搬送波、および/またはデバイスとは別個のコンピュータ製品を含み得る。代替的に、または追加で、機械可読媒体またはその任意の部分は、キャッシュおよび/または汎用レジスタファイルがそうであり得るように、プロセッサに統合され得る。論じた様々な構成要素は、ローカル構成要素などの特定の位置を有するものとして説明され得るが、それらはまた、分散コンピューティングシステムの一部として構成されているいくつかの構成要素などの様々な方法で構成され得る。
[0113]処理システムは、すべて外部バスアーキテクチャを介して他のサポート回路と互いにリンクされる、プロセッサ機能を提供する1つまたは複数のマイクロプロセッサと、機械可読媒体の少なくとも一部分を提供する外部メモリとをもつ汎用処理システムとして構成され得る。あるいは、処理システムは、本明細書に記載のニューロンモデルとニューラルシステムのモデルとを実装するための1つまたは複数のニューロモルフィックプロセッサを備え得る。別の代替として、処理システムは、プロセッサをもつASIC(特定用途向け集積回路)と、バスインターフェースと、ユーザインターフェースと、サポート回路と、単一のチップに統合された機械可読媒体の少なくとも一部分とを用いて、あるいは1つまたは複数のFPGA(フィールドプログラマブルゲートアレイ)、PLD(プログラマブル論理デバイス)、コントローラ、状態機械、ゲート論理、個別ハードウェア構成要素、もしくは他の好適な回路、または本開示全体にわたって説明した様々な機能を実行し得る回路の任意の組合せを用いて、実装され得る。当業者なら、特定の適用例と、全体的なシステムに課される全体的な設計制約とに応じて、どのようにしたら処理システムについて説明した機能を最も良く実装し得るかを理解されよう。
[0114]機械可読媒体はいくつかのソフトウェアモジュールを備え得る。ソフトウェアモジュールは、プロセッサによって実行されたときに、処理システムに様々な機能を実行させる命令を含む。ソフトウェアモジュールは、送信モジュールと受信モジュールとを含み得る。各ソフトウェアモジュールは、単一の記憶デバイス中に常駐するか、または複数の記憶デバイスにわたって分散され得る。例として、トリガイベントが発生したとき、ソフトウェアモジュールがハードドライブからRAMにロードされ得る。ソフトウェアモジュールの実行中、プロセッサは、アクセス速度を高めるために、命令のいくつかをキャッシュにロードし得る。次いで、1つまたは複数のキャッシュラインが、プロセッサによる実行のために汎用レジスタファイルにロードされ得る。以下でソフトウェアモジュールの機能に言及する場合、そのような機能は、そのソフトウェアモジュールからの命令を実行したときにプロセッサによって実装されることが理解されよう。
[0115]ソフトウェアで実装される場合、機能は、1つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD−ROMまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気記憶デバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体を適切に名づけられる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線(DSL)、または赤外線(IR)、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク(disk)およびディスク(disc)は、コンパクトディスク(disc)(CD)、レーザーディスク(登録商標)(disc)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピー(登録商標)ディスク(disk)、およびBlu−ray(登録商標)ディスク(disc)を含み、ディスク(disk)は、通常、データを磁気的に再生し、ディスク(disc)は、データをレーザーで光学的に再生する。したがって、いくつかの態様では、コンピュータ可読媒体は非一時的コンピュータ可読媒体(たとえば、有形媒体)を備え得る。さらに、他の態様では、コンピュータ可読媒体は一時的コンピュータ可読媒体(たとえば、信号)を備え得る。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。
[0116]したがって、いくつかの態様は、本明細書で提示する動作を実行するためのコンピュータプログラム製品を備え得る。たとえば、そのようなコンピュータプログラム製品は、本明細書で説明する動作を実行するために1つまたは複数のプロセッサによって実行可能である命令を記憶した(および/または符号化した)コンピュータ可読媒体を備え得る。いくつかの態様では、コンピュータプログラム製品はパッケージング材料を含み得る。
[0117]さらに、本明細書で説明した方法および技法を実行するためのモジュールおよび/または他の適切な手段は、適用可能な場合にユーザ端末および/または基地局によってダウンロードされ、および/または他の方法で取得され得ることを諒解されたい。たとえば、そのようなデバイスは、本明細書で説明した方法を実施するための手段の転送を可能にするためにサーバに結合され得る。代替的に、本明細書で説明した様々な方法は、ユーザ端末および/または基地局が記憶手段をデバイスに結合または提供すると様々な方法を得ることができるように、記憶手段(たとえば、RAM、ROM、コンパクトディスク(CD)またはフロッピーディスクなどの物理記憶媒体など)によって提供され得る。その上、本明細書で説明した方法および技法をデバイスに与えるための任意の他の好適な技法が利用され得る。
[0118]特許請求の範囲は、上記で示した厳密な構成および構成要素に限定されないことを理解されたい。上記で説明した方法および装置の構成、動作および詳細において、特許請求の範囲から逸脱することなく、様々な改変、変更および変形が行われ得る。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
ドップラー効果に関連付けられる周波数弁別の方法であって、
第1の信号を第1の複数の周波数ビンにマッピングすること、前記第1の信号は、第1の時間に対応する、と、
第2の信号を第2の複数の周波数ビンにマッピングすること、前記第2の信号は、第2の時間に対応する、と、
前記第1の複数の周波数ビンのコンテンツに少なくとも部分的に基づいて、第1の複数のニューロンを発火すること、前記第1の複数のニューロンは、前記第1の複数の周波数ビンに対応する、と、
前記第2の複数の周波数ビンのコンテンツに少なくとも部分的に基づいて、第2の複数のニューロンを発火すること、前記第2の複数のニューロンは、前記第2の複数の周波数ビンに対応し、前記第1の複数のニューロンと前記第2の複数のニューロンとは、スパイキングネットワークのニューロンの第1のレイヤに対応し、前記第1の複数のニューロンの前記発火と、前記第2の複数のニューロンの前記発火とは、物体の相対的な速さに少なくとも部分的に基づいている、と
を備える、方法。
[C2]
前記第1の複数のニューロンの発火パターンと前記第2の複数のニューロンの発火パターンとに基づいて、前記物体の前記相対的な速さを推定することをさらに備える、
C1に記載の方法。
[C3]
第2のレイヤの第1の複数のニューロンで、第1の複数のシナプスを介して前記第1のレイヤの前記第1の複数のニューロンから出力を受信することと、
前記第2のレイヤの前記第1の複数のニューロンで、第2の複数のシナプスを介して前記第1のレイヤの前記第2の複数のニューロンから出力を受信すること、前記第1の複数のシナプスと前記第2の複数のシナプスの各シナプスは、重みと遅延とを備える、と、
前記第1のレイヤの前記第1の複数のニューロンと、前記第1のレイヤの前記第2の複数のニューロンからの累積された出力に基づいて、前記第2のレイヤの少なくとも1つのニューロンを発火することと
をさらに備える、C1に記載の方法。
[C4]
前記第2のレイヤの前記少なくとも1つのニューロンの発火と、前記第1のレイヤの前記少なくとも1つのニューロンの発火との間の時間の差に少なくとも部分的に基づいて、シナプスの前記重みおよび/または前記遅延を調整することをさらに備える、
C3に記載の方法。
[C5]
特定の相対的な速さのために、前記第2のレイヤ内の支配的なニューロンにラベル付けすることをさらに備える、
C4に記載の方法。
[C6]
前記第2のレイヤの第1のニューロンで、前記第2のレイヤの第2のニューロンからの出力を受信することをさらに備え、前記出力は、抑制性シナプスを介して受信される、
C3に記載の方法。
[C7]
各周波数は、前記第1の複数の周波数ビンまたは前記第2の複数の周波数ビンのうちの1つの周波数ビンに非線形的にマッピングされる、
C1に記載の方法。
[C8]
前記マッピングは、対数マッピングに少なくとも部分的に基づく、
C7に記載の方法。
[C9]
各周波数は、前記第1の複数の周波数ビンまたは前記第2の複数の周波数ビンのうちの1つの周波数ビンに線形的にマッピングされる、
C1に記載の方法。
[C10]
ドップラー効果に関連付けられる周波数弁別のための装置であって、
メモリと、
前記メモリに結合された少なくとも1つのプロセッサと
を備え、前記少なくとも1つのプロセッサは、
第1の信号を第1の複数の周波数ビンにマッピングすること、前記第1の信号は、第1の時間に対応する、と、
第2の信号を第2の複数の周波数ビンにマッピングすること、前記第2の信号は、第2の時間に対応する、と、
前記第1の複数の周波数ビンのコンテンツに少なくとも部分的に基づいて、第1の複数のニューロンを発火すること、前記第1の複数のニューロンは、前記第1の複数の周波数ビンに対応する、と、
前記第2の複数の周波数ビンのコンテンツに少なくとも部分的に基づいて、第2の複数のニューロンを発火すること、前記第2の複数のニューロンは、前記第2の複数の周波数ビンに対応し、前記第1の複数のニューロンと前記第2の複数のニューロンとは、スパイキングネットワークのニューロンの第1のレイヤに対応する、と
を行うように構成され、前記少なくとも1つのプロセッサは、物体の相対的な速さに少なくとも部分的に基づいて、前記第1の複数のニューロンと前記第2の複数のニューロンとを発火するようにさらに構成される、
装置。
[C11]
前記少なくとも1つのプロセッサは、前記第1の複数のニューロンの発火パターンと前記第2の複数のニューロンの発火パターンとに基づいて、前記物体の前記相対的な速さを推定するようにさらに構成される、
C10に記載の装置。
[C12]
前記少なくとも1つのプロセッサは、
第2のレイヤの第1の複数のニューロンで、第1の複数のシナプスを介して前記第1のレイヤの前記第1の複数のニューロンから出力を受信することと、
前記第2のレイヤの前記第1の複数のニューロンで、第2の複数のシナプスを介して前記第1のレイヤの前記第2の複数のニューロンから出力を受信すること、前記第1の複数のシナプスと前記第2の複数のシナプスの各シナプスは、重みと遅延とを備える、と、
前記第1のレイヤの前記第1の複数のニューロンと、前記第1のレイヤの前記第2の複数のニューロンとからの累積された出力に基づいて、前記第2のレイヤの少なくとも1つのニューロンを発火することと
を行うようにさらに構成される、C10に記載の装置。
[C13]
前記少なくとも1つのプロセッサは、前記第2のレイヤの前記少なくとも1つのニューロンの発火と、前記第1のレイヤの前記少なくとも1つのニューロンの発火との間の時間の差に少なくとも部分的に基づいて、シナプスの前記重みおよび/または前記遅延を調整することを行うようにさらに構成される、
C12に記載の装置。
[C14]
前記少なくとも1つのプロセッサは、特定の相対的な速さのために、前記第2のレイヤ内の支配的なニューロンにラベル付けすることを行うようにさらに構成される、
C13に記載の装置。
[C15]
前記少なくとも1つのプロセッサは、前記第2のレイヤの第1のニューロンで、前記第2のレイヤの第2のニューロンから出力を受信するようにさらに構成され、前記出力は、抑制性シナプスを介して受信される、
C12に記載の装置。
[C16]
各周波数は、前記第1の複数の周波数ビンまたは前記第2の複数の周波数ビンのうちの1つの周波数ビンに非線形的にマッピングされる、
C10に記載の装置。
[C17]
前記マッピングすることは、対数マッピングに少なくとも部分的に基づく、
C16に記載の装置。
[C18]
各周波数が、前記第1の複数の周波数ビンまたは前記第2の複数の周波数ビンのうちの1つの周波数ビンに線形的にマッピングされる、
C10に記載の装置。
[C19]
ドップラー効果に関連付けられる周波数弁別のための装置であって、
第1の信号を第1の複数の周波数ビンにマッピングするための手段、前記第1の信号は、第1の時間に対応する、と、
第2の信号を第2の複数の周波数ビンにマッピングするための手段、前記第2の信号は、第2の時間に対応する、と、
前記第1の複数の周波数ビンのコンテンツに少なくとも部分的に基づいて、第1の複数のニューロンを発火するための手段、前記第1の複数のニューロンは、前記第1の複数の周波数ビンに対応する、と、
前記第2の複数の周波数ビンのコンテンツに少なくとも部分的に基づいて、第2の複数のニューロンを発火するための手段、前記第2の複数のニューロンは、前記第2の複数の周波数ビンに対応し、前記第1の複数のニューロンと前記第2の複数のニューロンとは、スパイキングネットワークのニューロンの第1のレイヤに対応し、前記第1の複数のニューロンを前記発火するための手段と前記第2の複数のニューロンを前記発火するための手段は、物体の相対的な速さに少なくとも部分的に基づいている、と
を備える、装置。
[C20]
ドップラー効果に関連付けられる周波数弁別のためのコンピュータプログラム製品であって、
プログラムコードを記録した非一時的コンピュータ可読媒体を備え、前記プログラムコードは、
第1の信号を第1の複数の周波数ビンにマッピングするためのプログラムコード、前記第1の信号は、第1の時間に対応する、と、
第2の信号を第2の複数の周波数ビンにマッピングするためのプログラムコード、前記第2の信号は、第2の時間に対応する、と、
前記第1の複数の周波数ビンのコンテンツに少なくとも部分的に基づいて、第1の複数のニューロンを発火するためのプログラムコード、前記第1の複数のニューロンは、前記第1の複数の周波数ビンに対応する、と、
前記第2の複数の周波数ビンのコンテンツに少なくとも部分的に基づいて、第2の複数のニューロンを発火するためのプログラムコード、前記第2の複数のニューロンは、前記第2の複数の周波数ビンに対応し、前記第1の複数のニューロンと前記第2の複数のニューロンとは、スパイキングネットワークのニューロンの第1のレイヤに対応し、前記第1の複数のニューロンと前記第2の複数のニューロンとを発火する前記プログラムコードは、物体の相対的な速さに少なくとも部分的に基づいている、と
を備える、コンピュータプログラム製品。

Claims (18)

  1. ドップラー効果に関連付けられる周波数弁別の方法であって、
    第1のオーディオ信号の第1の周波数数の周波数ビンのうちの周波数ビンの第1のセットにマッピングすること、前記複数の周波数ビンの各周波数ビンは、異なる周波数に対応し、前記第1のオーディオ信号は、第1の時間において、移動している物体から放出される、と、
    第2のオーディオ信号の第2の周波数前記複数の周波数ビンの第2のセットにマッピングすること、前記第2のオーディオ信号は、第2の時間において、前記移動している物体から放出される、と、
    前記周波数ビンの第1のセットにマッピングされた前記第1の周波数に少なくとも部分的に基づいて、第1の複数のニューロンを発火すること、前記第1の複数のニューロンの各々は、前周波数ビンの第1のセットのうちの周波数ビンに対応する、と、
    記周波数ビンの第2のセットにマッピングされた前記第2の周波数に少なくとも部分的に基づいて、第2の複数のニューロンを発火すること、前記第2の複数のニューロンの各々は、前記周波数ビンの第2のセットのうちの周波数ビンに対応し、前記第1の複数のニューロンと前記第2の複数のニューロンとは、ネットワークのニューロンの第1のレイヤに対応し、前記第1の複数のニューロンおよび前記第2の複数のニューロンの前記発火は、前記第1のオーディオ信号と前記第2のオーディオ信号の受信機に向かう、または前記受信機から遠ざかっている前記移動している物体の相対的な速さに少なくとも部分的に基づいている、と
    前記第1の複数のニューロンおよび前記第2の複数のニューロンの発火パターンと、前記第1の複数のニューロンの発火と前記第2の複数のニューロンの発火との間の時間差とに基づいて、前記移動している物体の前記相対的な速さを推定することと
    を備える、方法。
  2. 第2のレイヤの第1の複数のニューロンで、第1の複数のシナプスを介して前記第1のレイヤの前記第1の複数のニューロンから出力を受信することと、
    前記第2のレイヤの前記第1の複数のニューロンで、第2の複数のシナプスを介して前記第1のレイヤの前記第2の複数のニューロンから出力を受信すること、前記第1の複数のシナプスと前記第2の複数のシナプスの各シナプスは、重みと遅延とを備える、と、
    前記第1のレイヤの前記第1の複数のニューロンと、前記第1のレイヤの前記第2の複数のニューロンからの累積された出力に基づいて、前記第2のレイヤの前記第1の複数のニューロンのうちの少なくとも1つを発火することと
    をさらに備える、請求項1に記載の方法。
  3. 前記第2のレイヤの前記第1の複数のニューロンのうちの前記少なくとも1つのニューロンの発火と、前記第1のレイヤの前記第1の複数のニューロンまたは前記第2の複数のニューロンのうちの前記少なくとも1つのニューロンの発火との間の時間の差に少なくとも部分的に基づいて、シナプスの前記重みおよび/または前記遅延を調整することをさらに備える、
    請求項に記載の方法。
  4. 特定の相対的な速さのために、前記第2のレイヤ内の支配的なニューロンにラベル付けすることをさらに備える、
    請求項に記載の方法。
  5. 前記第2のレイヤの第1のニューロンで、前記第2のレイヤの第2のニューロンから出力を受信することをさらに備え、前記出力は、抑制性シナプスを介して受信される、
    請求項に記載の方法。
  6. 記周波数ビンの第1のセットおよび前記周波数ビンの第2のセットの各周波数ビンは、対応する周波数に非線形的にマッピングされる、
    請求項1に記載の方法。
  7. 前記マッピングは、対数マッピングに少なくとも部分的に基づく、
    請求項に記載の方法。
  8. 記周波数ビンの第1のセットまたは記周波数ビンの第2のセットの各周波数ビンは、対応する周波数に線形的にマッピングされる、
    請求項1に記載の方法。
  9. ドップラー効果に関連付けられる周波数弁別のための装置であって、
    メモリと、
    前記メモリに結合された少なくとも1つのプロセッサと
    を備え、前記少なくとも1つのプロセッサは、
    第1のオーディオ信号の第1の周波数数の周波数ビンのうちの周波数ビンの第1のセットにマッピングすること、前記複数の周波数ビンの各周波数ビンは、異なる周波数に対応し、前記第1のオーディオ信号は、第1の時間において、移動している物体から放出される、と、
    第2のオーディオ信号の第2の周波数前記複数の周波数ビンの第2のセットにマッピングすること、前記第2のオーディオ信号は、第2の時間で前記移動している物体に対応する、と、
    前記周波数ビンの第1のセットにマッピングされた前記第1の周波数に少なくとも部分的に基づいて、第1の複数のニューロンを発火すること、前記第1の複数のニューロンの各々は、前記周波数ビンの第1のセットのうちの周波数ビンに対応する、と、
    記周波数ビンの第2のセットにマッピングされた前記第2の周波数に少なくとも部分的に基づいて、第2の複数のニューロンを発火すること、前記第2の複数のニューロンの各々は、前記周波数ビンの第2のセットのうちの周波数ビンに対応し、前記第1の複数のニューロンと前記第2の複数のニューロンとは、ネットワークのニューロンの第1のレイヤに対応する、と
    記第1のオーディオ信号と前記第2のオーディオ信号の受信機に向かう、または前記受信機から遠ざかっている前記移動している物体の相対的な速さに少なくとも部分的に基づいて、前記第1の複数のニューロンと前記第2の複数のニューロンとを発火することと
    前記第1の複数のニューロンおよび前記第2の複数のニューロンの発火パターンと、前記第1の複数のニューロンの発火と前記第2の複数のニューロンの発火との間の時間差とに基づいて、前記移動している物体の前記相対的な速さを推定することと
    を行うように構成される、
    装置。
  10. 前記少なくとも1つのプロセッサは、
    第2のレイヤの第1の複数のニューロンで、第1の複数のシナプスを介して前記第1のレイヤの前記第1の複数のニューロンから出力を受信することと、
    前記第2のレイヤの前記第1の複数のニューロンで、第2の複数のシナプスを介して前記第1のレイヤの前記第2の複数のニューロンから出力を受信すること、前記第1の複数のシナプスと前記第2の複数のシナプスの各シナプスは、重みと遅延とを備える、と、
    前記第1のレイヤの前記第1の複数のニューロンと、前記第1のレイヤの前記第2の複数のニューロンからの累積された出力に基づいて、前記第2のレイヤの前記第1の複数のニューロンのうちの少なくとも1つを発火することと
    を行うようにさらに構成される、請求項に記載の装置。
  11. 前記少なくとも1つのプロセッサは、前記第2のレイヤの前記第1の複数のニューロンのうちの前記少なくとも1つのニューロンの発火と、前記第1のレイヤの前記第1の複数のニューロンまたは前記第2の複数のニューロンのうちの前記少なくとも1つのニューロンの発火との間の時間の差に少なくとも部分的に基づいて、シナプスの前記重みおよび/または前記遅延を調整することを行うようにさらに構成される、
    請求項10に記載の装置。
  12. 前記少なくとも1つのプロセッサは、特定の相対的な速さのために、前記第2のレイヤ内の支配的なニューロンにラベル付けすることを行うようにさらに構成される、
    請求項11に記載の装置。
  13. 前記少なくとも1つのプロセッサは、前記第2のレイヤの第1のニューロンで、前記第2のレイヤの第2のニューロンから出力を受信するようにさらに構成され、前記出力は、抑制性シナプスを介して受信される、
    請求項10に記載の装置。
  14. 周波数ビンの第1のセットおよび前記周波数ビンの第2のセットの各周波数ビンは、対応する周波数に非線形的にマッピングされる、
    請求項に記載の装置。
  15. 前記マッピングは、対数マッピングに少なくとも部分的に基づく、
    請求項14に記載の装置。
  16. 記周波数ビンの第1のセットおよび前記周波数ビンの第2のセット周波数ビンは、対応する周波数に線形的にマッピングされる、
    請求項に記載の装置。
  17. ドップラー効果に関連付けられる周波数弁別のための装置であって、
    第1のオーディオ信号の第1の周波数数の周波数ビンのうちの周波数ビンの第1のセットにマッピングするための手段、前記複数の周波数ビンの各周波数ビンは、異なる周波数に対応し、前記第1のオーディオ信号は、第1の時間において、移動している物体から放出される、と、
    第2のオーディオ信号の第2の周波数前記複数の周波数ビンの第2のセットにマッピングするための手段、前記第2のオーディオ信号は、第2の時間において、前記移動している物体から放出される、と、
    前記周波数ビンの第1のセットにマッピングされた前記第1の周波数に少なくとも部分的に基づいて、第1の複数のニューロンを発火するための手段、前記第1の複数のニューロンの各々は、前記周波数ビンの第1のセットのうちの周波数ビンに対応する、と、
    記周波数ビンの第2のセットにマッピングされた前記第2の周波数に少なくとも部分的に基づいて、第2の複数のニューロンを発火するための手段、前記第2の複数のニューロンの各々は、前記周波数ビンの第2のセットのうちの周波数ビンに対応し、前記第1の複数のニューロンと前記第2の複数のニューロンとは、ネットワークのニューロンの第1のレイヤに対応し、前記第1の複数のニューロンおよび前記第2の複数のニューロンを前記発火するための手段は、前記第1のオーディオ信号と前記第2のオーディオ信号の受信機に向かう、または前記受信機から遠ざかっている前記移動している物体の相対的な速さに少なくとも部分的に基づいている、と
    前記第1の複数のニューロンおよび前記第2の複数のニューロンの発火パターンと、前記第1の複数のニューロンの発火と前記第2の複数のニューロンの発火との間の時間差とに基づいて、前記移動している物体の前記相対的な速さを推定するための手段と
    を備える、装置。
  18. ドップラー効果に関連付けられる周波数弁別のためのプログラムコードを記録した非一時的コンピュータ可読媒体であって、前記プログラムコードは、
    第1のオーディオ信号の第1の周波数数の周波数ビンのうちの周波数ビンの第1のセットにマッピングするためのプログラムコード、前記複数の周波数ビンの各周波数ビンは、異なる周波数に対応し、前記第1のオーディオ信号は、第1の時間において、移動している物体から放出される、と、
    第2のオーディオ信号の第2の周波数前記複数の周波数ビンの第2のセットにマッピングするためのプログラムコード、前記第2のオーディオ信号は、第2の時間において、前記移動している物体から放出される、と、
    前記周波数ビンの第1のセットにマッピングされた前記第1の周波数に少なくとも部分的に基づいて、第1の複数のニューロンを発火するためのプログラムコード、前記第1の複数のニューロンの各々は、前記周波数ビンの第1のセットのうちの周波数ビンに対応する、と、
    記周波数ビンの第2のセットにマッピングされた前記第2の周波数に少なくとも部分的に基づいて、第2の複数のニューロンを発火するためのプログラムコード、前記第2の複数のニューロンの各々は、前記周波数ビンの第2のセットのうちの周波数ビンに対応し、前記第1の複数のニューロンと前記第2の複数のニューロンとは、ネットワークのニューロンの第1のレイヤに対応し、前記第1の複数のニューロンおよび前記第2の複数のニューロン発火するための前記プログラムコードは、前記第1のオーディオ信号と前記第2のオーディオ信号の受信機に向かう、または前記受信機から遠ざかっている前記移動している物体の相対的な速さに少なくとも部分的に基づいている、と
    前記第1の複数のニューロンおよび前記第2の複数のニューロンの発火パターンと、前記第1の複数のニューロンの発火と前記第2の複数のニューロンの発火との間の時間差とに基づいて、前記移動している物体の前記相対的な速さを推定するためのプログラムコードと
    を備える、非一時的コンピュータ可読媒体
JP2016526098A 2013-10-29 2014-10-24 ニューラルネットワークモデルにおけるドップラー効果処理 Active JP6096388B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/066,570 US9449272B2 (en) 2013-10-29 2013-10-29 Doppler effect processing in a neural network model
US14/066,570 2013-10-29
PCT/US2014/062257 WO2015065850A2 (en) 2013-10-29 2014-10-24 Doppler effect processing in a neural network model

Publications (2)

Publication Number Publication Date
JP2016540197A JP2016540197A (ja) 2016-12-22
JP6096388B2 true JP6096388B2 (ja) 2017-03-15

Family

ID=51897445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016526098A Active JP6096388B2 (ja) 2013-10-29 2014-10-24 ニューラルネットワークモデルにおけるドップラー効果処理

Country Status (5)

Country Link
US (1) US9449272B2 (ja)
EP (1) EP3063709A2 (ja)
JP (1) JP6096388B2 (ja)
CN (1) CN105706121B (ja)
WO (1) WO2015065850A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109714119B (zh) * 2018-12-29 2023-10-24 中国人民解放军陆军工程大学 神经形态电路和信号频移检测系统
KR102601194B1 (ko) 2021-09-29 2023-11-13 한국전자통신연구원 오디오 신호의 저복잡도 피치 시프팅 장치 및 그 방법
WO2023091061A1 (en) * 2021-11-17 2023-05-25 Telefonaktiebolaget Lm Ericsson (Publ) Delay encoded vector symbolic radio multiple access
WO2023091060A1 (en) * 2021-11-17 2023-05-25 Telefonaktiebolaget Lm Ericsson (Publ) Binary distributed vector symbolic radio multiple access

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04501328A (ja) * 1989-08-11 1992-03-05 ヒューズ・エアクラフト・カンパニー 時間変動するデータを分類する適用回路網
JPH03157750A (ja) * 1989-11-16 1991-07-05 Takayama:Kk データ処理装置
US5259065A (en) * 1989-11-16 1993-11-02 Yozan, Inc. Data processing system
US5619616A (en) * 1994-04-25 1997-04-08 Minnesota Mining And Manufacturing Company Vehicle classification system using a passive audio input to a neural network
DE19649618A1 (de) 1996-11-29 1998-06-04 Alsthom Cge Alcatel Verfahren und Vorrichtung zur automatischen Klassifikation von Objekten
JP2003507716A (ja) 1999-08-12 2003-02-25 オートモーティブ システムズ ラボラトリー インコーポレーテッド ニューラルネットワークレーダプロセッサ
JP4241818B2 (ja) 2006-12-14 2009-03-18 パナソニック電工株式会社 内部検査装置
CN101916393B (zh) * 2010-07-14 2012-09-26 中国科学院半导体研究所 具有图像分割功能的脉冲耦合神经网络的实现电路
US8548177B2 (en) 2010-10-26 2013-10-01 University Of Alaska Fairbanks Methods and systems for source tracking
CN103259570A (zh) * 2012-02-15 2013-08-21 重庆金美通信有限责任公司 一种改进的大多普勒频移下的频偏补偿技术
US8959040B1 (en) * 2012-03-08 2015-02-17 Hrl Laboratories, Llc Spike timing dependent plasticity apparatus, system and method

Also Published As

Publication number Publication date
US9449272B2 (en) 2016-09-20
EP3063709A2 (en) 2016-09-07
CN105706121A (zh) 2016-06-22
CN105706121B (zh) 2018-08-21
WO2015065850A3 (en) 2015-07-16
JP2016540197A (ja) 2016-12-22
WO2015065850A2 (en) 2015-05-07
US20150120628A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
JP6130056B2 (ja) スパイキングネットワークの効率的なハードウェア実装
JP6275868B2 (ja) ニューラルウォッチドッグ
JP2017509952A (ja) シャドウネットワークでニューラルネットワークを監視すること
JP2017509982A (ja) 原位置ニューラルネットワークコプロセッシング
JP2017516192A (ja) ニューラルネットワークにおける差分符号化
JP6227783B2 (ja) ニューラルデバイスのトレーニングを調節するための方法および装置
JP2017509951A (ja) スパースニューラルネットワークを構成すること
JP2017511936A (ja) 現在の計算リソースへのニューラルネットワーク適応
JP2017515205A (ja) Coldニューロンスパイクタイミングバックプロバゲーション
JP2017513127A (ja) スパイキング深層信念ネットワーク(dbn)におけるトレーニング、認識、および生成
JP2016538632A (ja) 教師あり学習を使用してクラスにタグ付けするための方法および装置
JP2016536679A (ja) ニューラルシミュレータ用の共有メモリアーキテクチャ
JP2017519268A (ja) スパイキングニューラルネットワークにおけるグローバルスカラ値によって可塑性を調節すること
JP2017514215A (ja) スパイキングニューラルネットワークを使用する画像の不変オブジェクト表現
JP2017509978A (ja) 確率論的スパイキングベイジアンネットワークに関する事象に基づく推論および学習
JP2017509980A (ja) 動的な空間ターゲット選択
JP2016539414A (ja) スパイキングニューラルネットワークにおいてリプレーを使用するシナプス学習を実装すること
JP2016538633A (ja) 多次元範囲にわたって分離可能なサブシステムを含むシステムの評価
JP2017510890A (ja) 一般的なニューロンモデルの効率的な実装のための方法および装置
JP6096388B2 (ja) ニューラルネットワークモデルにおけるドップラー効果処理
JP2017513108A (ja) サブしきい値変調を介するアナログ信号再構築および認識
JP6193509B2 (ja) 可塑性シナプス管理
JP6219509B2 (ja) シナプス遅延を動的に割り当てることおおよび検査すること
JP2017507397A (ja) 自動エラー訂正のための同時レイテンシおよびレートコーディング
JP2016532216A (ja) 人工神経システムにおけるブレークポイント決定ユニットを実現するための方法および装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161019

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20161019

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170215

R150 Certificate of patent or registration of utility model

Ref document number: 6096388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250