KR20140140484A - 표시 장치 및 표시 장치의 제조 방법 및 전자 기기 - Google Patents

표시 장치 및 표시 장치의 제조 방법 및 전자 기기 Download PDF

Info

Publication number
KR20140140484A
KR20140140484A KR1020140054720A KR20140054720A KR20140140484A KR 20140140484 A KR20140140484 A KR 20140140484A KR 1020140054720 A KR1020140054720 A KR 1020140054720A KR 20140054720 A KR20140054720 A KR 20140054720A KR 20140140484 A KR20140140484 A KR 20140140484A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
electrode
inorganic insulating
opening
Prior art date
Application number
KR1020140054720A
Other languages
English (en)
Other versions
KR102364522B1 (ko
Inventor
타카요시 카토
세이이치 요코야마
미츠하루 쇼지
타카시 사카이리
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20140140484A publication Critical patent/KR20140140484A/ko
Priority to KR1020220017602A priority Critical patent/KR20220024336A/ko
Application granted granted Critical
Publication of KR102364522B1 publication Critical patent/KR102364522B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

전 화소에 공통의 발광층을 갖는 소자 구조에서 전류 리크를 억제하는 것이 가능한 표시 장치를 제공한다.
표시 장치는, 기판측부터 차례로, 각각이 화소마다 마련된 복수의 제1 전극과, 복수의 제1 전극의 각각에 대향하여 개구를 가짐과 함께, 개구의 테두리부에 차양을 갖는 절연층과, 절연층의 차양에서 절단 또는 고저항화되어, 전하 주입성 및 전하 수송성 중의 적어도 한쪽을 나타내는 전하 주입·수송층과, 전 화소에 공통의 발광층을 포함하는 유기층과, 유기층의 전면에 걸쳐서 형성된 제2 전극을 구비한다.

Description

표시 장치 및 표시 장치의 제조 방법 및 전자 기기{DISPLAY UNIT, METHOD OF MANUFCTURING DISPLAY UNIT, AND ELECTRONIC APPARATUS}
본 발명은, 소자 분리막으로서의 절연막을 갖는 유기 전계 발광 소자를 구비한 표시 장치와 그 제조 방법, 및 그와 같은 표시 장치를 구비한 전자 기기에 관한 것이다.
본 발명은 2013년 5월 29일자 일본 특허출원 제2013-112694호의 내용을 참조한다.
근래, 플랫 패널 디스플레이의 하나로서, 유기 전계 발광(EL : Electro luminescence) 소자를 이용한 유기 EL 디스플레이가 주목되고 있다. 유기 EL 디스플레이는, 백라이트가 불필요하기 때문에 박형화·경량화가 가능하다. 또한, 자발광형이기 때문에 시야각이 넓고, 소비 전력이 낮다는 특성을 가지며, 실용화를 향하여 개발이 진행되고 있다.
이와 같은 유기 EL 디스플레이에서는, 예를 들면 화소마다 RGB의 각 색의 발광층이 형성됨으로써(color-coding), 높은 콘트라스트이면서 높은 색 재현성을 실현하는 것이 가능하다. 한편, 고해상도화를 위해서는, 화소 피치의 축소가 요구된다. 그런데, 화소 피치가 미세화함에 따라, 상기한 바와 같은 발광층이 컬러 코딩이 곤란하게 된다. 그래서, 전 화소에 걸쳐서 백색 발광층을 형성하고, 백색광을 컬러 필터를 이용하여 RGB의 각 색광으로 분리하는 수법이 이용되고 있다(예를 들면, 특허 문헌 1).
특허 문헌 1 : 일본 특개2012-216495호 공보
상기 특허문헌 1의 표시 장치에서는, 화소마다 마련된 제1 전극과 제2 전극의 사이에, 전 화소에 걸쳐서 발광층을 포함하는 유기층이 형성된다. 이와 같은 구성에서 구동 리크(화소 사이에서의 전류 리크)를 억제할 것이 요망되고 있다.
본 기술은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은, 전 화소에 공통의 발광층을 갖는 소자 구조에 있어서 전류 리크를 억제하는 것이 가능한 표시 장치 및 표시 장치의 제조 방법 및 전자 기기를 제공하는 것에 있다.
본 기술의 표시 장치는, 기판측부터 차례로, 각각이 화소마다 마련된 복수의 제1 전극과, 복수의 제1 전극의 각각에 대향하여 개구를 가짐과 함께, 개구의 테두리부에 차양을 갖는 절연층과, 절연층의 차양에서 절단 또는 고저항화되어, 전하 주입성 및 전하 수송성 중의 적어도 한쪽을 나타내는 전하 주입·수송층과, 전 화소에 공통의 발광층을 포함하는 유기층과, 유기층의 전면에 걸쳐서 형성된 제2 전극을 구비한 것이다.
본 기술의 전자 기기는, 상기 본 기술의 표시 장치를 갖는 것이다. 본 기술의 표시 장치 및 전자 기기에서는, 화소마다 마련된 제1 전극에 대향하여 개구를 갖는 절연층을 구비하고, 이 절연층의 개구의 테두리부에 차양이 마련되어 있음에 의해, 전하 주입·수송층이 절단 또는 고저항화되어 형성된다. 이에 의해, 발광층을 포함하는 유기층이 전 화소에 공통되게 마련된 구조에서, 인접하는 화소 사이에서 전하 주입·수송층이 전기적으로 차단된다.
본 기술의 실시예에 따른 표시 장치 및 전자 장치는, 각 화소에 설치된 제1 전극의 각각에 대향하는 개구부를 갖는 절연층이 포함되어 차양은 절연 개구 테두리에 설치되어있는 절연층에 마련되고, 따라서, 전하 주입 수송층이 끊어지거나 더 높은 내성을 갖도록 형성되어있다. 발광층을 포함하는 유기층은 전하 주입 수송층을 전기적으로 인접한 화소 간의 경계에서 차단되고, 모든 화소에 공통 설치 한 구성이다.
본 기술의 실시예에 따른 표시 장치의 제조 방법은, 기판상에, 각각이 화소마다 마련된 복수의 제1 전극을 형성하는 공정과, 복수의 제1 전극상에, 각 제1 전극에 대향하여 개구를 가짐과 함께, 개구의 테두리부에 차양을 갖는 절연층을 형성하는 공정과, 절연층상에, 절연층의 차양에서 절단 또는 고저항화되어, 전하 주입성 및 전하 수송성 중의 적어도 한쪽을 나타내는 전하 주입·수송층을 형성하는 공정과, 전하 주입·수송층상에, 전 화소에 공통의 발광층을 포함하는 유기층을 형성하는 공정과, 유기층의 전면에 걸쳐서 제2 전극을 형성하는 공정을 포함하는 것이다.
본 기술의 표시 장치의 제조 방법에서는, 절연층이, 화소마다 마련된 제1 전극에 대향하여 개구를 가지며, 그 개구의 테두리부에 차양을 가짐에 의해, 전하 주입·수송층은, 차양에서 절단 또는 고저항화되어 형성된다. 이에 의해, 발광층을 포함하는 유기층이 전 화소에 공통되게 마련된 구조에서, 인접하는 화소 사이에서 전하 주입·수송층이 전기적으로 차단된다.
본 기술의 표시 장치 및 전자 기기에서는, 화소마다 마련된 제1 전극에 대향하여 개구를 갖는 절연층을 구비하고, 이 절연층의 개구의 테두리부에 차양을 가짐에 의해, 발광층을 포함하는 유기층이 전 화소에 공통되게 마련된 구조에서, 각 화소 사이에서 전하 주입·수송층을 전기적으로 차단할 수 있다. 따라서, 전 화소에 공통의 발광층을 갖는 소자 구조에 있어서 전류 리크를 억제하는 것이 가능해진다.
본 기술의 표시 장치의 제조 방법에서는, 절연층이, 화소마다 마련된 제1 전극에 대향하여 개구를 가지며, 그 개구의 테두리부에 차양을 가짐에 의해, 발광층을 포함하는 유기층이 전 화소에 공통되게 마련된 구조에서, 각 화소 사이에서 전하 주입·수송층을 전기적으로 차단하면서 형성할 수 있다. 따라서, 전 화소에 공통의 발광층을 갖는 소자 구조에 있어서 전류 리크를 억제하는 것이 가능해진다.
도 1은 본 기술의 제1의 실시의 형태에 관한 표시 장치의 구성을 도시하는 도면.
도 2는 도 1에 도시한 화소 구동 회로의 한 예를 도시하는 도면.
도 3은 도 1에 도시한 표시 장치의 구성을 도시하는 단면도.
도 4a는 도 3에 도시한 절연막의 개구 부근의 확대 단면도.
도 4b는 도 3에 도시한 유기 EL 소자의 적층 구조를 도시하는 단면 모식도.
도 5는 도 3에 도시한 표시 장치의 제조 방법을 설명하기 위한 단면도.
도 6a는 도 5에 계속된 공정을 도시하는 단면도.
도 6b는 도 6a에 계속된 공정을 도시하는 단면도.
도 6c는 도 6b에 계속된 공정을 도시하는 단면도.
도 7은 도 6c에 계속된 공정을 도시하는 단면도.
도 8은 도 7에 계속된 공정을 도시하는 단면도.
도 9는 도 8에 계속된 공정을 도시하는 단면도.
도 10은 도 9에 계속된 공정을 도시하는 단면도.
도 11은 변형예 1에 관한 소자 구조의 절연막의 개구 부근의 확대 단면도.
도 12a는 도 11에 도시한 소자 구조의 형성 공정을 설명하기 위한 단면도.
도 12b는 도 12a에 계속된 공정을 도시하는 단면도.
도 13a은 도 12b에 계속된 공정을 도시하는 단면도.
도 13b는 도 13a에 계속된 공정을 도시하는 단면도.
도 13c는 도 13b에 계속된 공정을 도시하는 단면도.
도 14는 변형예 2에 관한 소자 구조의 절연막의 개구 부근의 확대 단면도.
도 15a는 도 14에 도시한 소자 구조의 형성 공정을 설명하기 위한 단면도.
도 15b는 도 15a에 계속된 공정을 도시하는 단면도.
도 15c는 도 15b에 계속된 공정을 도시하는 단면도.
도 16a는 오목부 형성의 가공 시간과 차양의 높이(h)와의 관계를 도시하는 특성도.
도 16b는 오목부 형성의 가공 시간과 차양의 폭(d)과의 관계를 도시하는 특성도.
도 17은 본 기술의 제2의 실시의 형태에 관한 표시 장치의 구성을 도시하는 단면도.
도 18은 도 17에 도시한 절연막의 개구 및 화소 사이 영역의 확대 단면도.
도 19는 도 17에 도시한 표시 장치의 제조 방법을 설명하기 위한 단면도.
도 20a는 도 19에 계속된 공정을 도시하는 단면도.
도 20b는 도 20a에 계속된 공정을 도시하는 단면도.
도 20c는 도 20b에 계속된 공정을 도시하는 단면도.
도 20d는 도 20c에 계속된 공정을 도시하는 단면도.
도 20e는 도 20d에 계속된 공정을 도시하는 단면도.
도 21은 도 20e에 계속된 공정을 도시하는 단면도.
도 22는 도 21에 계속된 공정을 도시하는 단면도.
도 23은 다른 변형예에 관한 소자 구조를 갖는 표시 장치의 단면도.
도 24는 도 23에 도시한 소자 구조의 형성 공정을 설명하기 위한 단면도.
도 25는 변형예 3에 관한 소자 구조를 갖는 표시 장치의 단면도.
도 26은 도 25에 도시한 절연막의 개구 및 화소 사이 영역의 확대 단면도.
도 27a는 도 25에 도시한 표시 장치의 제조 방법을 설명하기 위한 단면도.
도 27b는 도 27a에 계속된 공정을 도시하는 단면도.
도 28a는 도 27b에 계속된 공정을 도시하는 단면도.
도 28b는 도 28a에 계속된 공정을 도시하는 단면도.
도 29는 다른 변형예에 관한 소자 구조를 갖는 표시 장치의 단면도.
도 30은 실시의 형태 등의 표시 장치를 포함하는 모듈의 개략 구성을 도시하는 평면도.
도 31은 적용예 1의 외관을 도시하는 사시도.
도 32a는 적용예 2의 표측에서 본 외관을 도시하는 사시도.
도 32b는 적용예 2의 이측에서 본 외관을 도시하는 사시도.
도 33은 적용예 3의 외관을 도시하는 사시도.
도 34는 적용예 4의 외관을 도시하는 사시도.
도 35a는 적용예 5의 닫은 상태의 정면도, 좌측면도, 우측면도, 상면도 및 하면도.
도 35b는 적용예 5의 오픈 상태의 정면도 및 측면도.
도 36은 다른 변형예에 관한 소자 구조를 도시하는 단면도.
이하, 본 기술의 실시의 형태에 관해, 도면을 참조하여 상세히 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 제1의 실시의 형태(절연층을 2층 구조로 하여 차양을 형성하는 예)
2. 변형예 1(제1 전극 표층에 형성한 산화물층을 이용하여 차양을 형성하는 예)
3. 변형예 2(제1 전극의 표면을 선택적으로 제거하여 차양을 형성하는 예)
4. 제2의 실시의 형태(제1 전극 사이의 절연층을 평탄화하면서, 차양을 형성하는 예)
5. 변형예 3(평탄화의 다른 예)
6. 적용예
<제1의 실시의 형태>
[구성]
도 1은, 본 기술의 제1의 실시의 형태에 관한 표시 장치(표시 장치(1))의 구성을 도시하는 것이다. 이 표시 장치(1)는, 유기 EL 표시 장치이고, 기판(11)의 표시 영역(110)에는, 화소로서, 복수의 유기 EL 소자(10R, 10G, 10B)가 매트릭스형상으로 배치되어 있다. 유기 EL 소자(10R, 10G, 10B)는, 각각 적색의 광(파장 620㎚ 내지 750㎚), 녹색의 광(파장 495㎚ 내지 570㎚), 청색의 광(파장 450㎚ 내지 495㎚)을 발생한다. 표시 영역(110)의 주변에는, 영상 표시용의 신호선 구동 회로(120) 및 주사선 구동 회로(130)가 마련되어 있다.
표시 영역(110) 내에는, 액티브형의 구동 회로(화소 구동 회로(140))가 마련되어 있다. 화소 구동 회로(140)는, 도 2에 도시한 바와 같이 구동 트랜지스터(Tr1) 및 기록 트랜지스터(Tr2)를 가지며, 트랜지스터(Tr1, Tr2)의 사이에는 커패시터(Cs)가 마련되어 있다. 제1의 전원 라인(Vcc)과 제2의 전원 라인(GND)의 사이에서, 유기 EL 소자(10R)(또는 유기 EL 소자(10G, 10B))가 트랜지스터(Tr1)에 직렬로 접속되어 있다. 신호선 구동 회로(120)는, 열방향으로 배치된 복수의 신호선(120A)을 통하여 트랜지스터(Tr2)의 소스 전극에 화상 신호를 공급한다. 주사선 구동 회로(130)는, 행방향으로 배치된 복수의 주사선(130A)을 통하여 트랜지스터(Tr2)의 게이트 전극에 주사 신호를 순차적으로 공급한다.
도 3은 도 1에 도시한 표시 장치의 단면 구성을 도시하는 것이다. 또한, 도 3에서는, 유기 EL 소자(10R, 10G, 10B)에 대응하는 영역에 관해 나타내고 있다. 유기 EL 소자(10R, 10G)는, 각각, 기판(11)의 측부터, 상술한 화소 구동 회로(140)를 포함하는 구동 회로층(12), 평탄화층(13), 예를 들면 양극으로서의 제1 전극(14), 절연층(15), 정공 주입층(HIL : Hole Injection Layer)(17), 발광층을 포함하는 유기층(18), 및 예를 들면 음극으로서의 제2 전극(19)이 이 순서로 적층된 것이다. 이들의 유기 EL 소자(10R, 10G, 10B)는, 보호층(20)에 의해 피복되어 있다. 보호층(20)상에 접착층(21)을 사이에 두고 밀봉용 기판(23)이 접합됨에 의해, 유기 EL 소자(10R, 10G, 10B)가 기판(11)상에 밀봉되어 있다. 밀봉용 기판(23)의 기판(11)측의 면에는, 컬러 필터층(22)이 형성되어 있다. 또한, 본 실시의 형태의 정공 주입층(17)이, 본 기술에서의 「전하 주입·수송층」의 한 구체례에 상당한다.
이 표시 장치(1)는, 예를 들면 유기층(18)에서 발생한 광이 제2 전극(19)측부터 취출되는, 이른바 톱 이미션 방식(윗면 발광 방식)의 유기 EL 표시 장치이다. 또한, 표시 장치(1)에서는, 유기층(18)이, 각 유기 EL 소자(10R, 10G, 10B)의 사이(화소 사이)에서, 공통의 발광층을 포함하고 있다. 또한, 정공 주입층(17), 유기층(18) 및 제2 전극(19)은, 화소마다 패터닝되는 일 없이 연속적으로 베타 성막된 것이다. 유기층(18)은, 예를 들면 백색광을 발하도록 구성되고, 이 백색광이 컬러 필터층(22)을 투과함에 의해, 예를 들면 RGB의 각 색광으로 분리되어 출사하도록 되어 있다. 이하, 각 부분의 구성에 관해 설명한다.
기판(11)은, 예를 들면 유리, 실리콘(Si) 웨이퍼, 수지 또는 도전성 기판 등에 의해 구성되어 있다. 도전성 기판으로서는, 예를 들면 표면을 산화실리콘(SiO2)이나 수지 등에 의해 절연화한 것이 사용된다.
구동 회로층(12)에는, 예를 들면 상술한 구동 트랜지스터(Tr1), 기록 트랜지스터(Tr2) 등의 화소 트랜지스터 및 커패시터(Cs) 등이 형성되는데, 여기서는 그들의 도시를 생략하고 있다. 화소 트랜지스터는, 예를 들면 보텀 게이트형 또는 톱 게이트형의 박막 트랜지스터(TFT : Thin Film Transistor)이고, 예를 들면 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)에 의해 구성되어 있어도 좋다.
평탄화층(13)은, 구동 회로층(12)이 형성된 기판(11)의 표면을 평탄화하기 위한 것이다. 이 평탄화층(13)은, 미세한 접속구멍(13A)이 마련되기 때문에, 패턴 정밀도가 좋은 재료에 의해 구성되어 있는 것이 바람직하다. 접속구멍(13A)에는, 도전성 금속으로 이루어지는 플러그(13B)가 매입되어 있다. 구동 회로층(12)의 구동 트랜지스터(Tr1)는, 이 접속구멍(13A)에 마련된 플러그(13B)를 통하여 제1 전극(14)에 전기적으로 접속되어 있다. 평탄화층(13)의 구성 재료로서는, 예를 들면, 아크릴이나 폴리이미드 등의 유기 재료, 또는 산화실리콘(SiO2), 질화실리콘(SiNx) 또는 산질화실리콘(SiON) 등의 무기 재료를 들 수 있다.
제1 전극(14)은, 화소마다 전기적으로 분리하여 마련됨과 함께, 반사층으로서의 기능도 겸하고 있어서, 가능한 한 높은 반사율을 갖도록 하는 것이 발광 효율을 높이는데는 바람직하다. 그러나, 제1 전극(14)을 예를 들면 알루미늄(Al), 알루미늄 합금 또는 은(Ag) 합금 등의 고반사율의 금속 재료에 의해 형성하면, 정공 주입 장벽의 관점에서, 제1 전극(14)에 접하는 층(예를 들면 정공 주입층(17))에, 저항치가 높은 재료를 사용하는 것이 곤란해진다. 즉, 인접하는 화소 사이에서 리크 전류가 발생하기 쉽게 된다. 상세에 관해서는 후술하지만, 본 실시의 형태에서는, 절연층(15)의 개구(150)에 마련된 차양(16)에 의해, 리크 전류의 발생을 억제할 수 있기 때문에, 제1 전극(14)에 고반사율의 재료를 사용할 수 있다.
또한, 제1 전극(14)은 양극으로서 이용되는 것이기 때문에, 정공 주입성이 높은 재료에 의해 구성되어 있는 것이 바람직하다. 이와 같은 제1 전극(14)의 적층 방향의 두께(이하, 단지 두께라고 한다)는, 예를 들면 30㎚ 이상 1000㎚ 이하이다. 또한, 제1 전극(14)의 피치(이웃하는 제1 전극(14)끼리의 사이의 간격)는, 예를 들면 200㎚ 내지 1000㎚ 정도이다. 제1 전극(14)의 구성 재료로서는, 크롬(Cr), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 티탄(Ti), 탄탈(Ta) 또는 은(Ag) 등의 금속 원소의 단체 또는 합금을 들 수 있다. 제1 전극(14)의 표면에는, 인듐과 주석의 산화물(ITO) 등의 투명 도전막이 마련되어 있어도 좋다. 제1 전극의 두께는, 배선 저항과 반사율(표면 러프니스)의 밸런스에 의해 적절히 설정된다. 또한, 이른바 보텀 이미션 방식(하면 발광 방식)의 경우에는, 제1 전극(14)은 투명 도전막에 의해 구성된다.
상기 재료 이외에도, 알루미늄(Al)의 단체 또는 합금이 사용되어도 좋다. 알루미늄은, 반사율은 높은 것이지만, 표면의 산화 피막의 존재나, 일 함수가 크지 않음에 의한 정공 주입 장벽이 문제가 되지만, 적절한 정공 주입층(17)을 마련함에 의해 제1 전극(14)으로서 사용할 수 있다. 여기서는, 제1 전극(14)은, 예를 들면 티탄, 텅스텐, 구리, 탄탈 또는 몰리브덴 등으로 이루어지는 금속층(14-1)과, 알루미늄으로 이루어지는 금속층(14-2)이 적층된 것이다.
절연층(15)은, 제1 전극(14)을 화소마다 전기적으로 분리함과 함께, 제1 전극(14)과 제2 전극(19) 사이의 절연성을 확보하기 위한 것이다. 절연층(15)은, 각 제1 전극(14)에 대향하여 개구(150)를 갖고 있고, 제1 전극(14)의 주연을 표면(제2 전극(19)과의 대향면)부터 측면(단면)에 걸쳐서 덮도록 마련되어 있다. 이 절연층(15)의 개구(150)의 테두리부에, 차양(16)이 형성되어 있다.
도 4a는, 개구(150) 부근의 구성을 확대한 것이다. 절연층(15)은, 예를 들면 제1 전극(14)의 측부터 차례로, 제1 절연층(15A) 및 제2 절연층(15B)을 적층한 것이다. 제1 절연층(15A) 및 제2 절연층(15B)은 각각, 예를 들면 산화실리콘, 질화실리콘, 산질화실리콘 또는 산화알루미늄 등의 무기 절연 재료 중, 에칭 선택비를 얻는 것이 가능한, 서로 다른 재료에 의해 구성되어 있다. 이와 같은 무기 절연 재료는, 유기 절연 재료(예를 들면 감광성 수지 등)에 비하여, 후술하는 제조 프로세스에서 차양(16)을 소망하는 형상으로 보다 형성하기 쉽기 때문에, 바람직하다. 본 실시의 형태에서는, 예를 들면, 제1 절연층(15A)이, 질화실리콘 또는 산질화실리콘에 의해 구성되고, 제2 절연층(15B)이, 산화실리콘에 의해 구성되어 있다. 또한, 제1 절연층(15A)의 두께는, 예를 들면 10㎚ 내지 50㎚이고, 제2 절연층(15B)의 두께는, 예를 들면 40㎚ 내지 90㎚이다. 제1 절연층(15A) 및 제2 절연층(15B)의 두께는, 한정되는 것은 아니지만, 제2 절연층(15B)의 두께가 제1 절연층(15A)의 두께보다도 크게 되어 있는 것이 바람직하다. 여기서, 차양(16)의 높이(h) 및 폭(d)은, 주로 제1 절연층(15A)의 두께에 응하여 결정되기 때문에, 정공 주입층(17)을 차양(16)에서 절단하기 쉽게 하기 위해서는, 높이(h)가 큰(즉, 제1 절연층(15A)의 두께가 큰) 것이 바람직하다. 그런데, 이 제1 절연층(15A)의 두께가 지나치게 커지면, 그 후의 유기층(18)의 증착 공정에서, 유기층(18)에 국소적으로 얇은 부분이 발생하기 쉽게 된다. 또한, 제1 절연층(15A) 및 제2 절연층(15B)의 합계의 두께가 너무 크면, 유기층(18)의 증착 공정에서 돌아붙음(付き回り)이 나빠지는 일이 있다. 이 때문에, 제1 절연막(15A) 및 제2 절연막(15B)의 각 두께가, 상술한 두께의 범위 내인 것이 바람직하고, 또한, 정공 주입층(17)을 절단 가능한 두께를 확보하면서도, 유기층(18)의 증착에는 영향을 주지 않는 값으로 설정되는 것이 바람직하다.
개구(150)는, 각 화소(유기 EL 소자(10R, 10G, 10B))의 발광 영역을 구획하는 것이다. 이 개구(150)의 평면 형상은, 특히 한정되지 않지만, 예를 들면 사각형상, 정사각형상 또는 원형상 등이다. 정공 주입층(17), 유기층(18) 및 제2 전극(19)은, 유기 EL 소자(10R, 10G, 10B)에 공통의 층으로서 형성되지만, 이들의 층은, 절연층(15)의 개구(150) 내뿐만 아니라, 개구(150) 이외의 영역(화소 사이의 영역)에도 형성되어 있다. 단, 발광이 생기는 것은 절연층(15)의 개구(150)에 대향하는 부분이다.
본 실시의 형태에서는, 이 개구(150)의 테두리부에서, 제2 절연층(15B)이, 제1 절연층(15A)의 단연(端緣)(e1)보다도 개구(150)의 내측을 향하여 비어져 나오고, 이 비어져 나온 부분이 차양(16)으로 되어 있다. 환언하면, 개구(150)의 테두리부에서, 제1 절연층(15A)의 단연(e1)이, 제2 절연층(15B)의 단연(e2)보다도 후퇴하여 형성되어 있다. 이 차양(16)에서, 적어도 정공 주입층(17)이 절단 또는 고저항화되어 있다(도 4a 중에 도시한 영역(A)).
차양(16)의 높이(h)는, 예를 들면 10㎚ 내지 50㎚인 것이 바람직하고, 여기서는 제1 절연층(15A)의 두께와 동등하게 되어 있다. 이 높이(h)는, 후술하는 평탄성의 관점에서, 정공 주입층(17)을 절단할 수 있는, 가능한 한 작은 값으로 설정되는 것이 바람직하다. 차양(16)의 폭(d)은, 예를 들면 5㎚ 내지 50㎚인 것이 바람직하다. 단, 차양의 높이(h) 및 폭(d)(종횡비)은, 상기 값으로 한정되는 것이 아니고, 제1 절연층(15A) 및 제2 절연층(15B)의 각 층의 두께, 재료 및 에칭 조건, 개구(150)의 폭, 정공 주입층(17)의 재료 및 두께 등에 응하여, 정공 주입층(17)을 절단 가능한 값으로 설정된다.
또한, 차양(16)에 의해 절단되는 층은, 정공 주입층(17)만으로 한정되지 않고, 유기층(18)의 일부 또는 전부라도 좋다. 예를 들면, 정공 주입층(17) 및 정공 수송층(18A)의 2층이 절단되고, 다른 유기층(18)이 이어져 있어도 좋다. 또한, 예를 들면, 이른바 보텀 이미션 방식의 경우에는, 톱 이미션 방식에 비하여, 제2 전극의 재료 및 두께에 제약이 적기 때문에, 절단되는 층의 자유도가 높고, 예를 들면 정공 주입층(17)과 유기층(18)의 모든 층을 절단할 수도 있다.
또한, 정공 주입층(17) 자체가 형성되지 않는 경우에는, 제1 전극(14)상의 유기층(18)중 적어도 정공 수송층(18A)이 절단되어 있으면 된다.
또한, 정공 주입층(17)은, 차양(16)에서, 완전하게 절단된 상태(비접속의 상태)인 것이 바람직하지만, 이것으로 한하지 않고, 충분히 고저항의 상태라면, 일부가 이어져 있어도 좋고, 극박막 두께로 이어져 있어도 좋다.
또한, 차양(16)에 의해, 제2 절연층(15B)과 제1 전극(14) 사이에는, 공극(S)이 형성되는데, 이 공극(S)에는, 정공 주입층(17) 및 유기층(18)의 일부가 형성되어 있어도 좋고, 또는 유기층(18)이 충전되어 있어도 좋다.
정공 주입층(17) 및 유기층(18)은, 유기 EL 소자(10R, 10G, 10B)의 발광색에 관계없이 동일한 적층 구조를 갖고 있다. 도 4b는, 유기 EL 소자(10R, 10G, 10B)의 적층 구조를 도시한 것이다. 유기층(18)은, 정공 주입층(17)의 측부터 차례로, 예를 들면 정공 수송층(HTL : Hole Transport Layer)(18A), 발광층(18B), 전자 수송층(ETL : Electron Transport Layer)(18C) 및 전자 주입층(EIL : Electron Injection Layer)(18D)을 적층한 것이다. 이와 같이, 화소마다 발광층을 나누어 칠하여 형성하는(패터닝 형성하는) 것이 아니라, 전 화소에 공통의 발광층을 베타 성막함으로써, 정공 주입층(17), 유기층(18) 및 제2 전극(19)을 연속해서 일괄 성막할 수 있다. 또한, 예를 들면 화각(畵角)이 수(數) 인치 화소 이하이고 피치가 수십 마이크로미터 이하가 되는, 초소형이면서 고해상도의 표시 장치에도 대응 가능해진다. 또한, 여기서는, 유기층(18)의 모든 층이, 화소 사이에서 (차양(16)에 의해) 분단되는 일 없게 형성되어 있다. 단, 이와 같은 구성으로 한하지 않고, 유기층(18)의 일부 또는 전부의 층이, 화소 사이에서 (차양(16)에 의해) 분단되어 있어도 좋다.
정공 주입층(17)은, 정공 주입 효율을 높이기 위한 것임과 함께, 리크를 방지하기 위한 버퍼층이고, 두께는, 예를 들면 2㎚ 내지 10㎚ 정도이다. 이 정공 주입층(17)은, 상세는 후술하지만, 제조 프로세스에서는 패터닝되는 일 없이, 이른바 베타막의 상태로 기판(11)의 전면에 형성되지만, 상술한 바와 같이 차양(16)에서 절단 또는 고저항화된다. 정공 주입층(17)은, 예를 들면 화학식 1 또는 화학식 2로 표시한 헥사아자트리페닐렌 유도체에 의해 구성되어 있다.
Figure pat00001
(화학식 1에서, R1 내지 R6 각각 독립적으로, 수소, 할로겐, 하이드록실기, 아미노기, 아릴아미노기, 탄소수 20 이하의 치환 또는 무치환의 카르보닐기, 탄소수 20 이하의 치환 또는 무치환의 카르보닐에스테르 기, 탄소수 20 이하의 치환 또는 무치환의 알킬기, 탄소수 20 이하의 치환 또는 무치환의 알킨일기, 탄소수 20 이하의 치환 또는 무치환의 알콕실기, 탄소수 30 이하의 치환 또는 무치환의 아릴기, 탄소수 30 이하의 치환 또는 무치환의 복소환기, 니트릴기, 시아노기, 니트로기, 또는 실릴기로부터 선택되는 치환기이고, 인접하는 Rm(m=1 내지 6)은 환상(環狀) 구조를 통하여 서로 결합하여도 좋다. 또한, X1 내지 X6은 각각 독립적으로 탄소 또는 질소 원자이다.)
Figure pat00002
정공 수송층(18A)은, 발광층(18B)에의 정공 수송 효율을 높이기 위한 것이다. 발광층(18B)에서는, 전계가 걸리면 전자와 정공과의 재결합이 일어나, 광을 발생한다. 전자 수송층(18C)은, 발광층(18B)에의 전자 수송 효율을 높이기 위한 것이다. 전자 주입층(18D)은, 발광층(18B)에의 전자 주입 효율을 높이기 위한 것이다.
정공 수송층(18A)은, 예를 들면, 두께가 40㎚ 정도이고, 4,4',4"-트리스(3-메틸페닐페닐아미노)트리페닐아민(m-MTDATA) 또는 α-나프틸페닐디아민(αNPD)에 의해 구성되어 있다.
발광층(18B)은, 혼색에 의해 백색광이 생기는 발광층이고, 예를 들면, 이하에 설명하는 바와 같은 적색 발광층, 녹색 발광층 및 청색 발광층이 적층된 것이다. 단, 발광층(18B)은, 백색광을 발생하는 구성으로 되어 있으면, 이와 같은 적층 구조로 한정되지 않는다. 예를 들면 청색 발광층과 황색 발광층이 적층된 것이라도 좋고, 청색 발광층과 오렌지색 발광층이 적층된 것이라도 좋다.
적색 발광층은, 전계를 걸음에 의해, 제1 전극(14)으로부터 주입된 정공의 일부와, 제2 전극(19)으로부터 주입된 전자의 일부가 재결합하여, 적색의 광을 발생하는 것이다. 이와 같은 적색 발광층은, 예를 들면, 적색 발광 재료, 정공 수송성 재료, 전자 수송성 재료 및 양 전하 수송성 재료 중 적어도 1종을 포함하고 있다. 적색 발광 재료는, 형광성의 것이라도 인광성의 것이라도 좋다. 본 실시의 형태에서는, 적색 발광층(18BR)은, 예를 들면, 두께가 5㎚ 정도이고, 4,4-비스(2,2-지페닐비닐)비페닐(DPVBi)에 2,6-비스[(4'-메톡시디페닐아미노)스티릴]-1,5-디시아노 나프탈렌(BSN)을 30중량% 혼합함에 의해 구성되어 있다.
녹색 발광층은, 전계를 걸음에 의해, 제1 전극(14)으로부터 주입된 정공의 일부와, 제2 전극(19)으로부터 주입된 전자의 일부가 재결합하여, 녹색의 광을 발생하는 것이다. 이와 같은 녹색 발광층은, 예를 들면, 녹색 발광 재료, 정공 수송성 재료, 전자 수송성 재료 및 양 전하 수송성 재료 중 적어도 1종을 포함하고 있다. 녹색 발광 재료는, 형광성의 것이라도 인광성의 것이라도 좋다. 본 실시의 형태에서는, 녹색 발광층(18BG)은, 예를 들면, 두께가 10㎚ 정도이고, DPVBi에 쿠마린 6을 5중량% 혼합함에 의해 구성되어 있다.
청색 발광층은, 전계를 걸음에 의해, 제1 전극(14)으로부터 주입된 정공의 일부와, 제2 전극(19)으로부터 주입된 전자의 일부가 재결합하여, 청색의 광을 발생하는 것이다. 이와 같은 청색 발광층은, 예를 들면, 청색 발광 재료, 정공 수송성 재료, 전자 수송성 재료 및 양 전하 수송성 재료 중 적어도 1종을 포함하고 있다. 청색 발광 재료는, 형광성의 것이라도 인광성의 것이라도 좋다. 본 실시의 형태에서는, 청색 발광층(18BB)은, 예를 들면, 두께가 30㎚ 정도이고, DPVBi에 4,4'-비스[2-{4-(N,N-디페닐아미노)페닐}비닐]비페닐(DPAVBi)을 2.5중량% 혼합함에 의해 구성되어 있다.
전자 수송층(18C)은, 예를 들면, 두께가 20㎚ 정도이고, 8-히드록시퀴놀린알루미늄(Alq3)에 의해 구성되어 있다.
전자 주입층(18D)은, 예를 들면, 두께가 0.3㎚ 정도이고, LiF 또는 Li2O 등에 의해 구성되어 있다.
후술하는 바와 같이, 유기 EL 소자(10R, 10G, 10B)는 유기층(18)을 공진부로 한 공진 구조를 갖는 것이다. 발광점부터 반사면까지의 거리를 적절하게 조정하는 것이 가능해지기 때문에, 유기층(18)의 막 두께는, 80㎚ 이상 500㎚ 이하인 것이 바람직하고, 150㎚ 이상 350㎚ 이하인 것이 보다 바람직하다.
제2 전극(19)은, 유기 EL 소자(10R, 10G, 10B)의 전부를 덮도록, 유기층(18)의 전면에 걸쳐서 형성되어 있다. 이 제2 전극(19)은, 예를 들면 광투과성을 갖는 도전막, 예를 들면 ITO, IZO, ZnO, InSnZnO, MgAg 합금 및 Ag 등의 단층막 또는 이 중의 2종 이상을 포함하는 적층막에 의해 구성되어 있다. 또한, 보텀 이미션 방식의 경우에는, 상기 제1 전극(14)에서 열거한 재료와 같은 것을 사용할 수 있다.
보호층(20)은, 질화실리콘, 산화실리콘 또는 금속 산화물 등에 의해 구성되어 있다. 접착층(21)은, 예를 들면 열 경화형 수지 또는 자외선 경화형 수지에 의해 구성되어 있다.
밀봉용 기판(23)은, 유기 EL 소자(10R, 10G, 10B)에서 발생한 광에 대해 투명한 유리 등의 재료에 의해 구성되어 있고, 그 한쪽의 면에, 컬러 필터층(22)이 형성되어 있는 것이다.
컬러 필터층(22)은, 유기 EL 소자(10R, 10G, 10B)의 각각에서 발생한 백색광을, 화소마다, 적색광, 녹색광 또는 청색광으로서 취출하는 것이다. 이 컬러 필터층(22)은, 예를 들면, 유기 EL 소자(10R)에 대향하여 적색 필터층(22R)을, 유기 EL 소자(10G)에 대향하여 녹색 필터층(22G)을, 유기 EL 소자(10B)에 대향하여 청색 필터층(22B)을, 각각 갖고 있다. 또한, 적색 필터층(22R), 녹색 필터층(22G) 및 청색 필터층(22B)의 사이, 즉 화소 사이의 영역에는, 차광층(BM)이 형성되어 있다. 이 차광층(BM)은 필요에 응하여 형성되면 좋고, 차광층(BM)은 형성되어 있지 않아도 좋다.
이 컬러 필터층(22)은, 밀봉용 기판(21)의 광 입사측(소자측) 및 광출사측의 어느 면에 마련되어도 좋지만, 광 입사측에 마련되는 것이 바람직하다. 컬러 필터층(22)이 표면에 노출하지 않고, 접착층(21)에 의해 보호될 수 있기 때문이다. 또한, 발광층(18B)과 컬러 필터층(22) 사이의 거리가 좁아지기 때문에, 발광층(18B)으로부터 출사한 광이 인접하는 타색의 필터층에 입사하여 혼색이 생기는 것을 억제할 수 있기 때문이다.
상기한 바와 같은 표시 장치(1)는, 예를 들면 다음과 같이 하여 제조할 수 있다. 도 5 내지 도 10에, 본 실시의 형태의 표시 장치(1)의 제조 공정의 한 예를 도시한다.
[제조 방법]
우선, 도 5에 도시한 바와 같이, 상술한 재료로 이루어지는 기판(11)상에 화소 구동 회로(140)를 포함하는 구동 회로층(12)을, 공지의 MOS 프로세스에 의해 형성한 후, 전면에, 상술한 평탄층(13)의 재료 중 유기 재료로서, 예를 들면 감광성 수지를 도포한다. 이 감광성 수지에 노광 및 현상을 행하고, 소정의 형상으로 패터닝하여 평탄화층(13)을 형성한다. 패터닝과 동시에 접속구멍(13A)을 형성한 후, 접속구멍(13A)을 도전 재료에 의해 매입함에 의해 플러그(13B)를 형성한다.
이 후, 예를 들면 상술한 바와 같은 재료로 이루어지는 금속층(14-1, 14-2)을, 이 순서로, 예를 들면 스퍼터법에 의해 성막한 후, 예를 들면 웨트 에칭을 행하여, 각 유기 EL 소자(10R, 10G, 10B)마다(화소마다) 분리된 제1 전극(14)을 형성한다.
계속해서, 상술한 바와 같은 개구(150) 및 차양(16)을 갖는 절연층(15)을 형성한다. 구체적으로는, 우선, 도 6a에 도시한 바와 같이, 기판(11)의 전면에 걸쳐서, 제1 절연층(15A) 및 제2 절연층(15B)을, 이 순서로 적층한다. 이 때, 제1 절연층(15A)으로서 예를 들면 SiON 또는 SiN을, 제1 절연층(15A)으로서 예를 들면 SiO2를, 각각 상술한 두께가 되도록, 예를 들면 CVD(Chemical Vapor Deposition : 화학 기상 성장)법에 의해, 성막한다.
뒤이어, 도 6b에 도시한 바와 같이, 적층한 제1 절연층(15A) 및 제2 절연층(15B)중, 예를 들면 포토 리소그래피법을 이용한 에칭에 의해, 제2 절연층(15B)만을 선택적으로 제거하여, 제2 절연층(15B)에 개구(150a)를 형성한다. 구체적으로는, 예를 들면 제2 절연층(15B)상에 포토레지스트(도시 생략)의 성막 및 노광(패터닝)을 행한다. 이 후, 예를 들면 이방성(또는 등방성)의 드라이 에칭(또는 웨트 에칭)에 의해, 제1 절연층(15A)과 제2 절연층(15B)의 사이에서 에칭 선택비가 얻어지는 조건을 이용하여, 제2 절연층(15B)을 제1 절연층(15A)의 표면까지 가공한다. 제2 절연층(15B)의 가공 후, 포토레지스트를 박리한다.
계속해서, 도 6c에 도시한 바와 같이, 노출한 제1 절연층(15A)을 선택적으로 제거함에 의해, 개구(150)를 형성한다. 이 때, 예를 들면 등방성의 드라이 에칭 또는 등방성의 웨트 에칭에 의해, 제1 절연층(15A)과 제2 절연층(15B)의 사이에서 에칭 선택비가 얻어지는 조건을 이용하여, 제1 절연층(15A)을 제1 전극(14)의 표면까지 가공한다. 이에 의해, 개구(150)를 형성함과 함께, 그 개구(150)의 테두리부에서, 제1 절연층(15A)의 단연(e1)이 제2 절연층(15B)의 단연(e2)보다도 후퇴하여, 차양(16)을 형성할 수 있다.
그 후, 도 7에 도시한 바와 같이, 예를 들면 진공 증착법, 스퍼터법, 또는 스핀 코트법이나 다이 코트법 등의 코팅법에 의해, 상술한 두께 및 재료로 이루어지는 정공 주입층(17)을, 기판(11)의 전면에 형성한다. 이 때, 정공 주입층(17)은, 절연층(15)의 개구(150)에 형성된 차양(16)에서, 절단되든지, 또는, 일부에서 또는 극박막으로 이어진 상태로 형성된다. 이와 같이, 본 실시의 형태에서는, 차양(16)에 의해, 정공 주입층(17)을, 별도 패터닝하는 일 없이, 제1 전극(14)마다(화소마다, 유기 EL 소자(10R, 10G, 10B)마다) 분리하여 형성할 수 있다.
계속해서, 도 8에 도시한 바와 같이, 유기층(18)을, 예를 들면 진공 증착법, 스퍼터법, 또는 스핀 코트법이나 다이 코트법 등의 코팅법에 의해 성막한다. 구체적으로는, 정공 주입층(17)상에, 예를 들면 상술한 바와 같은 재료로 이루어지는 정공 수송층(18A), 발광층(18B), 전자 수송층(18C) 및 전자 주입층(18D)을, 이 순서로 성막한다. 이 때, 유기층(18)의 일부(예를 들면 상술한 정공 수송층(18A))이, 차양(16)에 의해 절단되어도 좋지만, 여기서는, 유기층(18) 전체가 절단되지 않고 이어져 있는 상태를 도시하고 있다.
뒤이어, 도 9에 도시한 바와 같이, 예를 들면 진공 증착법 또는 스퍼터법 등에 의해, 기판(11)의 전면에 상술한 재료로 이루어지는 제2 전극(19)을 형성한다. 이와 같이, 제1 전극(14)상에, 정공 주입층(17), 유기층(18) 및 제2 전극(19)을, 예를 들면 진공 분위기에서 연속해서 성막할 수 있다. 또한, 정공 주입층(17), 유기층(18) 및 제2 전극(19)이 제1 전극(14)의 바로 위의 영역뿐만 아니라, 인접하는 제1 전극(14) 사이(화소 사이)의 영역에도 형성된 소자 구조가 된다. 이와 같이 하여, 유기 EL 소자(10R, 10G, 10B)가 형성된다.
계속해서, 도 10에 도시한 바와 같이, 예를 들면 CVD법 또는 스퍼터법에 의해, 유기 EL 소자(10R, 10G, 10B)의 위에 상술한 재료로 이루어지는 보호층(20)을 형성한다.
최후에, 보호층(20)상에, 접착층(21)을 통하여 밀봉용 기판(21)을 접합한다. 이 때, 밀봉용 기판(21)에는 컬러 필터층(22)을 형성하여 두고, 이 컬러 필터층(22)이 형성된 면을, 유기 EL 소자(10R, 10G, 10B)측으로 하여 접합을 행한다. 이상에 의해, 도 1 내지 도 3에 도시한 표시 장치(1)가 완성된다.
[작용, 효과]
본 실시의 형태의 표시 장치(1)에서는, 화소마다, 주사선 구동 회로(130)로부터 기록 트랜지스터(Tr2)의 게이트 전극에 주사 신호가 공급됨과 함께, 신호선 구동 회로(120)로부터는 화상 신호가, 기록 트랜지스터(Tr2)를 통하여 유지 용량(Cs)에 공급된다. 이 유지 용량(Cs)에 공급되어 유지된 신호에 응하여 구동 트랜지스터(Tr1)가 온 오프 제어되고, 이에 의해, 각 유기 EL 소자(10R, 10G, 10B)에 구동 전류(Id)가 주입된다. 이 구동 전류(Id)가, 제1 전극(14) 및 제2 전극(19)을 통하여 유기층(18)의 발광층(18B)에 주입됨에 의해, 정공과 전자가 재결합하여, 발광이 일어난다.
이와 같이 하여 발광층(18B)으로부터 예를 들면 백색광이 발생하면, 이 백색광은, 예를 들면 제1 전극(14) 및 제2 전극(19) 사이에서 반복 반사된 후, 제2 전극(19), 컬러 필터(22) 및 밀봉용 기판(21)을 투과하여 취출되다. 구체적으로는, 유기층(18)(발광층(18B))에서 발생하고, 제2 전극(19)을 통과한 백색광은, 컬러 필터층(22)에서, 예를 들면 RGB의 각 색광으로 색 분리된다. 즉, 상기 백색광 중, 유기 EL 소자(10R)에서는 적색 필터층(22R)에 의해 적색광이, 유기 EL 소자(10G)에서는 녹색 필터층(22G)에 의해 녹색광이, 유기 EL 소자(10B)에서는 청색 필터층(22B)에 의해 청색광이, 각각 선택적으로 투과한다. 이와 같이 하여, R, G, B의 각 색광을 발하는 유기 EL 소자(10R, 10G, 10B)의 조(組)를 하나의 픽셀로 한 화상 표시가 행하여진다.
또한, 상기한 바와 같은 톱 이미션 방식의 표시 장치(1)는 구동 회로층(12)에 배치된 TFT 등에 의해 발광층(18B)으로부터의 출사광이 차폐되는 일 없이, 광이 취출하여 효율의 점에 있어서 보텀 이미션 방식에 비하여 우수하다.
여기서, 표시 장치(1)에서는, 상술한 바와 같이, 유기층(18)이 전 화소에 공통의 발광층(18B)을 포함하고 있다. 또한, 정공 주입층(17), 유기층(18) 및 제2 전극(19)은, 화소마다 패터닝되는 일 없이 연속적으로 베타 성막된 것이다.
본 실시의 형태에서는, 이와 같은 전 화소에 공통의 발광층(18B)을 갖는 소자 구조에서, 절연층(15)의 개구(150)의 테두리부에 차양(16)이 마련되고, 이 차양(16)에 의해, 정공 주입층(17)이 절단 또는 고저항화되어 있다. 환언하면, 절연층(15)에 차양(16)을 마련함으로써, 제1 전극(14)상에, 정공 주입층(17), 유기층(18) 및 제2 전극(19)을 연속적으로 베타 성막하면서도, 인접 화소 사이에서, 정공 주입층(17)이 전기적으로 차단된다.
이상과 같이 본 실시의 형태의 표시 장치(1)에서는, 화소마다 마련된 제1 전극(14)에 대향하여 개구(150)를 갖는 절연층(15)을 구비하고, 그 개구(150)의 테두리부에 차양(16)을 마련함에 의해, 각 화소 사이에서 정공 주입층(17)을 전기적으로 차단할 수 있다. 따라서, 전 화소에 공통의 발광층을 갖는 소자 구조에서, 전류 리크를 억제하는 것이 가능해진다.
또한, 전류 리크가 억제됨에 의해, 전하 주입 효율(여기서는 정공 주입 효율)이 개선되고, 발광 효율을 향상시킬 수 있다. 또한, 인접 화소에의 전류 리크가 경감되기 때문에, 혼색의 발생을 억제할 수도 있다. 더하여, 절연층(15)의 개구(150)의 테두리부(화소단) 부근에 성막된 유기층(18)으로부터의 발광(에지 발광)의 발생을 억제하여, 휘도 열화를 억제하는 것이 가능하다.
나아가서는, 정공 주입층(17)에서의 전류 리크를 억제할 수가 있어서, 정공 주입층(17)의 후막화가 가능하게 되기 때문에, 보다 한층의 정공 주입 효율 나아가서는 발광 효율의 향상을 실현할 수 있다.
또 한편으로, 제2 전극(19)은, 전 화소를 잇는 전극이 되기 때문에, 단선이 없고, 또한 저저항이어서 이상적이다. 이를 위해서는, 제2 전극(19)의 형성면(즉, 유기층(18)의 표면)에서, 요철 형상이 적고, 평탄성이 높은 것이 바람직하다. 요철 형상에서의 단차에 의해 제2 전극(19)이 단선되거나, 국소적으로 막 두께가 적어져서 고저항화하는 일이 있기 때문이다. 본 실시의 형태에서는, 절연층(15)을 제1 절연층(15A) 및 제2 절연층(15B)의 적층막으로서 형성하고, 이 적층막에 대해 이방성 에칭 및 등방성 에칭의 2단계의 에칭을 행함에 의해, 개구(150)를 형성하면서 차양(16)을 형성할 수 있다. 이에 의해, 절연층(15) 표면에 큰 단차를 형성하는 일 없이, 정공 주입층(17)을 절단하는 것이 가능해진다. 따라서, 상술한 바와 같은 차양(16)을 갖는 본 실시의 형태의 소자 구조는, 정공 주입층(17)의 리크 전류를 억제하면서, 제2 전극(19)의 단선의 억제 및 저저항화에도 기여하는 것이다.
이하, 상기 제1의 실시의 형태의 변형예 및 다른 실시의 형태에 관해 설명하지만, 이후의 설명에서 상기 제1의 실시의 형태와 같은 구성 요소에 관해서는 동일한 부호를 붙이고, 적절히 그 설명을 생략한다.
<변형예 1>
도 11은, 변형예 1의 소자 구조의 절연층의 개구 부근의 구성을 도시한 것이다. 상기 제1의 실시의 형태에서는, 절연층(15)을 제1 절연층(15A) 및 제2 절연층(15B)의 2층 구조로 하여 차양(16)을 형성하였지만, 본 변형예에서는, 절연층(절연층(24))이 제1 전극(14)의 표면에 형성된 에칭 희생층(산화물층(14a))을 포함하는 점에 있어서 상기 제1의 실시의 형태와 다르다. 구체적으로는, 본 변형예의 소자 구조에서는, 절연층(24)이, 제1 전극(14)의 표면측의 일부에 형성된 산화물층(14a)과, 제5 절연층(15E)을 포함하고, 이들의 2단계 에칭에 의해 차양(16)이 형성되어 있다.
절연층(24)은, 상기 제1의 실시의 형태의 절연층(15)과 마찬가지로 제1 전극(14)을 화소마다 전기적으로 분리함과 함께, 제1 전극(14)과 제2 전극(19) 사이의 절연성을 확보하기 위한 것이다. 또한, 각 제1 전극(14)에 대향하여 개구(150)를 가지며, 이 개구(150)의 테두리부에 차양(16)이 형성되어 있다.
산화물층(14a)은, 제1 전극(14)의 표면을 구성하는 금속의 산화물에 의해 구성되고, 두께는, 상기 제1의 실시의 형태의 제1 절연막(15A)과 같은 정도이다. 예를 들면, 제1 전극(14)에서의 금속층(14-2)이 알루미늄으로 구성되어 있는 경우에는, 산화물층(14a)은, 산화알루미늄(Al2O3)에 의해 구성된다. 단, 산화물층(14a)은, 이 산화알루미늄으로 한하지 않고, 다른 금속 산화물, 예를 들면 산화구리(CuO, Cu2O) 또는 산화티탄(TiO2) 등이라도 좋다. 본 변형예에서는, 이 산화물층(14a)의 두께에 응하여, 차양(16)의 높이가 결정된다.
제5 절연층(15E)은, 예를 들면 산화실리콘, 질화실리콘 또는 산질화실리콘 등의 무기 절연막 재료 중, 산화물층(14a)을 구성하는 금속 산화물과 에칭 선택비를 얻는 것이 가능한 재료에 의해 구성되어 있다. 예를 들면, 본 실시의 형태에서는, 산화물층(14a)이 산화알루미늄에 의해 구성되어 있는 경우에는, 제5 절연층(15E)으로서는, 예를 들면 산화실리콘 또는 산질화실리콘을 사용할 수 있다. 또한, 제5 절연층(15E)의 두께는, 상기 제1의 실시의 형태의 제2 절연막(15B)과 같은 정도이다. 산화물층(14a) 및 제5 절연층(15E)의 두께는, 한정되는 것은 아니지만, 제5 절연층(15E)의 두께가 산화물층(14a)의 두께보다도 크게 되어 있는 것이 바람직하다.
본 변형예에서는, 이 절연층(24)의 개구(150)의 테두리부에서, 제5 절연층(15E)이, 산화물층(14a)의 단연(내벽(s1))보다도 비어져 나온 부분을 가지며, 이 비어져 나온 부분이 차양(16)으로 되어 있다. 환언하면, 개구(150)의 테두리부에서, 산화물층(14a)의 내벽(s1)이, 제5 절연층(15E)의 단연(e5)보다도 후퇴하여 형성되어 있다. 이 차양(16)에서, 적어도 정공 주입층(17)이 절단 또는 고저항화되어 있다(도 11 중에 도시한 영역(A)).
이와 같은 소자 구조는, 예를 들면 다음과 같이 하여 형성할 수 있다. 즉, 우선 도 12a에 도시한 바와 같이, 상기 제1의 실시의 형태와 마찬가지로 하여, 기판(11)상에, 구동 회로층(12), 평탄화층(13) 및 제1 전극(14)을 형성한다. 이 후, 도 12b에 도시한 바와 같이, 제1 전극(14)중의 금속층(14-2)의 표면측의 일부(금속층(14-2)의 표면부터 예를 들면 5㎚ 내지 50㎚의 두께만큼)를, 산화함에 의해 산화물층(14a)을 형성한다.
이 후, 도 13a에 도시한 바와 같이, 기판(11)의 전면에 걸쳐서, 상술한 재료 및 두께로 이루어지는 제5 절연층(15E)을, 예를 들면 CVD법에 의해 성막한다. 계속해서, 도 13b에 도시한 바와 같이, 예를 들면 포토 리소그래피법을 이용한, 이방성의 드라이 에칭에 의해, 제5 절연층(15E)에 개구(150a)를 형성한다. 이 때, 예를 들면 이방성의 드라이 에칭에 의해, 제5 절연층(15E)과 산화물층(14a)의 사이에서 에칭 선택비가 얻어지는 조건을 이용하여, 제5 절연층(15E)을 산화물층(14a)의 표면까지 가공한다. 뒤이어, 도 13c에 도시한 바와 같이, 노출한 산화물층(14a)을 선택적으로 제거함에 의해, 개구(150)를 형성한다. 이 때, 예를 들면 등방성의 드라이 에칭 또는 등방성의 웨트 에칭에 의해, 제5 절연층(15E)과 산화물층(14a)의 사이에서 에칭 선택비가 얻어지는 조건을 이용하여, 산화물층(14a)을 제1 전극(14)의 표면까지 가공한다. 이에 의해, 개구(150)를 형성함과 함께, 그 개구(150)의 테두리부에서, 산화물층(14a)의 내벽(s1)이 제5 절연층(15E)의 단연(e5)보다도 후퇴하여, 차양(16)을 형성할 수 있다.
본 변형예와 같이, 제1 전극(14)의 표면을 산화시켜서 형성한 산화물층(14a)과, 그 위에 성막한 제5 절연층(15E)을 이용하여 차양(16)을 형성하여도 좋고, 이와 같은 경우라도, 상기 제1의 실시의 형태와 동등한 효과를 얻을 수 있다. 또한, 무기 절연막의 CVD 공정에 대신하여, 제1 전극(14) 표면의 산화 공정을 행함으로써 차양(16)을 형성할 수 있다. 따라서, 상기 제1의 실시의 형태보다도 CVD 공정수를 삭감할 수 있고, 제조 프로세스를 간이화할 수 있다는 메리트가 있다.
<변형예 2>
도 14는, 변형예 2의 소자 구조의 절연층의 개구 부근의 구성을 도시한 것이다. 상기 변형예 1에서는, 제1 전극(14)의 표면의 산화물층(14a)을 이용하여 차양(16)을 형성하였지만, 본 변형예와 같이, 제1 전극(14)을 직접 가공하여 차양(16)을 형성하여도 좋다.
구체적으로는, 본 변형예에서는, 제1 전극(14)의 표면(금속층(14-2)의 표면)에 오목부(14b)가 형성되어 있고, 이 제1 전극(14)상에 오목부(14b)의 일부에 중첩하도록, 제5 절연층(15E)이 마련되어 있다. 제5 절연층(15E)이, 상기 절연층(15, 24)과 동등한 역할을 갖고 있다.
상기한 바와 같은 구성에 있어서, 제5 절연층(15E)의 개구(150)의 테두리부에서, 제5 절연층(15E)이, 오목부(14b)의 내벽(s2)보다도 개구(150)의 내측으로 비어져 나온 부분을 가지며, 이 비어져 나온 부분이 차양(16)으로 되어 있다. 환언하면, 개구(150)의 테두리부에서, 오목부(14b)의 내벽(s2)이, 제5 절연층(15E)의 단연(e5)보다도 후퇴하여 형성되어 있다. 이 차양(16)에서, 적어도 정공 주입층(17)이 절단 또는 고저항화되어 있다(도 14 중에 도시한 영역(A)).
이 소자 구조는, 예를 들면 다음과 같이 하여 형성할 수 있다. 즉, 우선 도 15a에 도시한 바와 같이, 상기 제1의 실시의 형태와 마찬가지로 하여, 기판(11)상에, 구동 회로층(12), 평탄화층(13) 및 제1 전극(14)을 형성한 후, 상기 변형예 1과 마찬가지로 하고, 기판(11)의 전면에 걸쳐서, 제5 절연층(15E)을, 예를 들면 CVD법에 의해 성막한다. 계속해서, 도 15b에 도시한 바와 같이, 예를 들면 이방성의 드라이 에칭에 의해, 제5 절연층(15E)에 개구(150a)를 형성한다. 이 때, 예를 들면 포토 리소그래피법을 이용한, 이방성의 드라이 에칭에 의해, 제5 절연층(15E)과 제1 전극(14)(예를 들면 알루미늄)의 사이에서 에칭 선택비가 얻어지는 조건을 이용하여, 제5 절연층(15E)을 제1 전극(14)의 표면까지 가공한다. 뒤이어, 도 15c에 도시한 바와 같이, 노출한 제1 전극(14)의 표면측의 일부를 선택적으로 제거함에 의해, 개구(150)를 형성한다. 이 때, 예를 들면 등방성의 웨트 에칭에 의해, 제5 절연층(15E)과 제1 전극(14)의 사이에서 에칭 선택비가 얻어지는 조건을 이용하여, 제1 전극(14)을 가공한다. 이에 의해, 개구(150)가 형성됨과 함께 오목부(14b)가 형성되고, 그 개구(150)의 테두리부에서, 오목부(14b)의 내벽(s2)이 제5 절연층(15E)의 단연(e5)보다도 후퇴하여, 차양(16)을 형성할 수 있다.
여기서, 도 16a에, 제1 전극(14)(알루미늄)을 등방성의 드라이 에칭에 의해 가공하여 오목부(14b)를 형성한 경우의, 그 가공 시간(초)과, 차양(16)의 높이(h)(=오목부(14b)의 깊이)와의 관계에 관해 도시한다. 또한, 도 16b에는, 상기 가공 시간과 차양(16)의 폭(d)과의 관계에 관해 도시한다. 또한, 도 16a 및 도 16b는, 서로 동일한 가공 결과에 관해 도시한 것이고, 도면 중의 「left」 「center」 「right」는, 웨이퍼 면 내의 위치를 나타낸다. 이와 같이, 가공 시간과 차양(16)의 애스펙트비는 상관이 있고, 이것은, 본 변형예로 한하지 않고, 상기 제1의 실시의 형태 등에서도 마찬가지이다.
<제2의 실시의 형태>
[구성]
도 17은, 본 기술의 제2의 실시의 형태에 관한 표시 장치(표시 장치(2))의 단면 구성을 도시한 것이다. 상기 제1의 실시의 형태에서는, 절연층(15)을 제1 절연층(15A) 및 제2 절연층(15B)의 적층막으로 하였지만, 본 실시의 형태에서는, 절연층(절연층(25))이 3층 적층막으로 되어 있고, 이 절연층(25)에서 화소 사이의 영역이 평탄화되어 있는 점에서 상기 제1의 실시의 형태의 절연층(15)과 다르다.
절연층(25)은, 상기 제1의 실시의 형태의 절연층(15)과 마찬가지로 제1 전극(14)을 화소마다 전기적으로 분리함과 함께, 제1 전극(14)과 제2 전극(19) 사이의 절연성을 확보하기 위한 것이다. 또한, 각 제1 전극(14)에 대향하여 개구(150)를 갖고 있고, 이 개구(150)의 테두리부에는, 차양(16)이 형성되어 있다.
도 18은, 개구(150) 및 제1 전극(14) 사이(화소 사이)의 영역 부근의 구성을 확대한 것이다. 본 실시의 형태에서는, 예를 들면 이웃하는 제1 전극(14)끼리의 사이의 영역에, 제3 절연층(15C)이 매입되어 있다. 이 제3 절연층(15C) 및 제1 전극(14)의 위에, 상기 제1의 실시의 형태에서 설명한 제1 절연층(15A) 및 제2 절연층(15B)이 이 순서로 적층되고, 제2 절연층(15B)의 일부가 차양(16)을 형성하고 있다. 이와 같이, 본 실시의 형태에서는, 절연층(25)이, 제1 절연층(15A), 제2 절연층(15B) 및 제3 절연층(15C)으로 이루어지는 3층막으로 되어 있다. 이와 같은 구성에서, 제1 전극(14)의 바로 위의 영역에서는, 제1 절연층(15A) 및 제2 절연층(15B)에, 상기 제1의 실시의 형태와 마찬가지의 에칭이 행하여짐에 의해, 개구(150) 및 차양(16)이 형성되어 있다. 한편, 제1 전극(14) 사이(화소 사이)의 영역에서는, 제3 절연층(15C)의 표면이, 제1 전극(14)의 표면과 개략 같아지도록 평탄화되어 있고, 이 제3 절연층(15C)상에, 제1 절연층(15A) 및 제2 절연층(15B)이 적층된 구조로 되어 있다. 이 제3 절연층(15C)의 두께는, 제1 전극(14)과 개략 동등하게 되어 있다. 제3 절연층(15C)의 구성 재료는, 특히 한정되지 않지만, 예를 들면 산화실리콘, 질화실리콘 또는 산질화실리콘 등의 무기 절연 재료를 들 수 있다. 또한, 이 제3 절연층(15C)은, 일반적인 플라즈마 CVD법에 의해 성막되어도 좋고, 고밀도 플라즈마 CVD법에 의해 성막된, 이른바 HDP막이라도 좋다.
[제조 방법]
이 표시 장치(2)는, 예를 들면 이하와 같이 하여 형성할 수 있다. 도 19 내지 도 22에, 본 실시의 형태의 표시 장치(2)의 제조 공정의 한 예를 도시한다.
우선, 도 19에 도시한 바와 같이, 상기 제1의 실시의 형태와 마찬가지로 하여, 기판(11)상에, 구동 회로층(12), 평탄화층(13) 및 제1 전극(14)을 형성한다.
이 후, 절연층(25)을 형성한다. 구체적으로는, 우선, 도 20a에 도시한 바와 같이, 상술한 재료로 이루어지는 제3 절연층(15C)을, 예를 들면 CVD법 등에 의해 성막한다. 이 때, 제1 전극(14) 사이의 오목부 영역을 매입하고, 또한 제1 전극(14)을 덮는 충분한 두께가 되도록, 제3 절연층(15C)을, 기판(11)의 전면에 성막한다.
계속해서, 도 20b에 도시한 바와 같이, 제3 절연층(15C)의 표면을, 예를 들면 CMP(Chemical Mechanical Polishing : 화학 기계 연마)법에 의해 연삭함에 의해 평탄화한다. 이 때, 제3 절연층(15C)을, 그 표면(윗면)부터 연삭을 시작하고, 제1 전극(14)의 표면(윗면)이 노출한 곳에서, 예를 들면 EPD(End Point Detection) 등을 사용하여 연삭을 종료한다.
또는, 제3 절연층(15C)을, 예를 들면 HDP법에 의해 성막하는 경우에는, 두껍게 성막함으로써 평탄성을 얻을 수 있다는 특징이 있다. 이 때문에, 예를 들면, 도 20a에 도시한 공정에서, 제3 절연층(15C)을, 충분한 평탄성을 얻을 수 있을 정도까지 두껍게 성막한 후, 도 20b의 공정에서, 예를 들면 드라이 에칭 등에 의해, 제3 절연층(15C)을 제1 전극(14)과 개략 동등한 두께가 될 때까지 에치백 하여도 좋다.
이와 같이 하여, 제3 절연층(15C)을, 제1 전극(14) 사이의 영역을 매입함과 함께 제1 전극(14) 사이를 평탄화하도록 형성한다.
이 후, 도 20c에 도시한 바와 같이, 상기 제1의 실시의 형태와 마찬가지로 하여, 기판(11)의 전면에 걸쳐서, 제1 절연층(15A) 및 제2 절연층(15B)을 이 순서로, 성막한다. 계속해서, 도 20d에 도시한 바와 같이, 상기 제1의 실시의 형태와 마찬가지로 예를 들면 포토 리소그래피법을 이용한, 이방성의 드라이 에칭에 의해, 제2 절연층(15B)에 개구(150a)를 형성한다. 뒤이어, 도 20e에 도시한 바와 같이, 상기 제1의 실시의 형태와 마찬가지로 예를 들면 등방성의 에칭에 의해, 개구(150)를 형성함과 함께, 그 개구(150)의 테두리부에, 차양(16)을 형성한다.
그 후, 도 21에 도시한 바와 같이, 상기 제1의 실시의 형태와 마찬가지로 하여, 정공 주입층(17)을 성막한다. 본 실시의 형태에서도, 정공 주입층(17)을, 차양(16)에서, 절단하고, 또는, 일부에서 또는 극박막으로 이어진 상태로 형성할 수 있기 때문에, 별도 패터닝하는 일 없이, 제1 전극(14)마다 분리할 수 있다.
계속해서, 도 22에 도시한 바와 같이, 상기 제1의 실시의 형태와 마찬가지로 하여, 유기층(18) 및 제2 전극(19)을 이 순서로 성막한다. 이와 같이 하여, 유기 EL 소자(10R, 10G, 10B)가 형성된다. 또한, 도시는 하지 않지만, 상기 제1의 실시의 형태와 마찬가지로 하여, 보호층(20)을 형성한 후, 밀봉용 기판(21) 및 컬러 필터층(22)을, 접착층(21)을 통하여 접합함에 의해, 도 17에 도시한 표시 장치(2)가 완성된다.
상기한 바와 같이, 본 실시의 형태에서도, 정공 주입층(17), 유기층(18) 및 제2 전극(19)이 제1 전극(14)의 바로 위의 영역뿐만 아니라, 인접하는 제1 전극(14) 사이의 영역에도 형성된 소자 구조가 된다. 이와 같은 소자 구조에서, 본 실시의 형태에서는, 상기한 바와 같이, 절연층(25)(구체적으로는 제3 절연층(15C))에 의해 제1 전극(14) 사이의 영역이 평탄화되기 때문에, 그 위에 연속적으로 베타 성막된 정공 주입층(17) 및 유기층(18)의 평탄성이, 제1의 실시의 형태보다도 향상한다. 이 때문에, 본 실시의 형태에서는, 제2 전극(19)의 형성 공정에서, 예를 들면 MgAg 합금을 증착하는 경우 등, 상기 제1의 실시의 형태보다도, 제2 전극(19)에서의 단선의 억제 및 저저항화를 실현하기 쉽다.
[작용, 효과]
본 실시의 형태의 표시 장치(2)에서도, 상기 제1의 실시의 형태와 마찬가지로 유기층(18)의 발광층(18B)으로부터 발생한 백색광이, 컬러 필터(22)에 의해 색 분리되고, RGB의 어느 하나의 색광으로서 취출됨으로써, 화상 표시가 이루어진다. 본 실시의 형태에서도, 이와 같은 전 화소에 공통의 발광층(18B)을 갖는 소자 구조에서, 절연층(25)의 개구(150)에 마련된 차양(16)에 의해, 정공 주입층(17)이, 절단 또는 고저항화되어, 인접 화소 사이에서 전기적으로 차단된다. 따라서, 상기 제1의 실시의 형태와 동등한 효과를 얻을 수 있다.
또한, 제2 전극(19)에서 평탄성이 높은 것이 이상적이라는 것은 전술한 바와 같지만, 본 실시의 형태에서는, 제2 전극(19)에서의 평탄성이 높고, 요철이 적어지기 때문에, 그 단차에 의한 막 두께 얼룩이 경감된다. 구체적으로는, 제1 전극(14) 사이에서의 단차를, 예를 들면 0㎚ 내지 70㎚ 정도까지 저감하는 것이 가능하다. 이 결과, 제2 전극(19)에서의 시트 저항이 내려가고, 전하(여기서는, 전자)의 주입 효율이 높아진다.
한편, 제2 전극(19)의 막 두께는, 광 취출의 관점에서는, 가능한 한 박막인 것이 바람직하지만, 이 박막화에 의해 저항이 높아질 것이 우려된다. 본 실시의 형태에서는, 제2 전극(19)이 평탄성에 의해 시트 저항을 저감할 수 있기 때문에, 제2 전극(19)을 박막화하는 것이 허용되다. 따라서, 저항을 올리는 일 없이 박막화를 실현하는 것도 가능해지고, 결과로서 발광 특성의 개선에 이어진다.
또한, 상기 제2의 실시의 형태에서는, 절연층(25)에 차양(16)이 형성되고, 또한 화소 사이의 영역이 평탄화된 소자 구조에 관해 설명하였지만, 상기 내용 중 절연층(25)의 평탄화 부분에 특유한 구성 및 효과는, 차양(16)이 형성되어 있지 않는 소자 구조(예를 들면 도 23에 도시한 소자 구조)에서도 성립된 것이다.
도 23에 도시한 소자 구조에서는, 제1 전극(14)을 화소마다 전기적으로 분리하는 절연층(절연층(25a))이, 제1 전극(14) 사이의 영역을 평탄화한 제3 절연층(15C)과, 그 위에 형성된 상부 절연층(151)에 의해 구성되어 있다. 절연층(25a)은, 예를 들면 상기 제2의 실시의 형태와 마찬가지로 하여, 제3 절연층(15C)까지를 형성한 후(CMP에 의한 연삭을 행한 후), 상부 절연층(151)을 기판(11)의 전면에, 예를 들면 CVD법에 의해 성막한다. 이 후, 상부 절연층(151)을, 예를 들면 포토 리소그래피법을 이용한 에칭에 의해, 개구(152)를 형성하다. 또한, 이 절연층(25a)의 형성 공정 이외의 다른 공정은, 상기 제1의 실시의 형태와 마찬가지이다.
이 절연층(25a)의 위에, 정공 주입층(17), 유기층(18) 및 제2 전극(19)이 차례로 적층되어 있다. 이와 같은 구성에 의해, 제2 전극(19)이 평탄성이 높아지고, 상술한 바와 같은 단선 억제 및 저저항화를 실현하는 것이 가능해진다.
단, 상기 제2의 실시의 형태와 같이, 절연층(25)이, 차양(16)을 가지며, 또한 화소 사이에서 평탄화된 소자 구조는, 전류 리크를 억제하면서 제2 전극의 단선 억제 및 저저항화도 실현 가능하기 때문에, 발광 효율 및 소자 특성의 관점에서 우수하다.
<변형예 3>
도 25는, 변형예 3에 관한 표시 장치의 단면 구성을 도시한 것이다. 도 26은, 개구(150) 및 제1 전극(14) 사이(화소 사이)의 영역 부근의 구성을 확대한 것이다. 상기 제2의 실시의 형태에서는, 절연층(25)에서의 제3 절연층(15C)의 두께가 제1 전극(14)의 두께와 동등하였지만, 본 변형예의 절연층(절연층(26))과 같이, 제3 절연층(15C)의 두께가, 제1 전극(14)보다도 커도 좋다.
절연층(26)은, 상기 실시의 형태의 절연층(15, 25)과 같은 역할을 갖고 있고, 각 제1 전극(14)에 대향하여 개구(150)를 갖고 있다. 개구(150)의 테두리부에는, 차양(16)이 형성되어 있다. 이 절연층(26)은, 제1 전극(14) 사이의 영역에서, 제3 절연층(15C)상에 제4 절연층(15D)이 적층된 2층 구조로 되어 있다. 본 변형예에서는, 제3 절연층(15C)이, 제1 전극(14)보다도 큰 두께를 갖고 있고, 제1 전극(14)의 측면과 윗면의 일부를 덮고서 형성되어 있다. 본 변형예에서는, 이와 같은 구성에 의해, 제3 절연층(15C)과 제1 전극(14)과의 두께의 차분(예를 들면 10㎚ 내지 50㎚ 정도)에 응하여, 차양(16)의 높이(h)가 결정된다.
제4 절연층(15D)은, 예를 들면 산화실리콘, 질화실리콘 또는 산질화실리콘 등의 무기 절연막 재료 중, 제3 절연층(15C)의 구성 재료와 에칭 선택비를 얻는 것이 가능한 재료에 의해 구성되어 있다. 또한, 제4 절연층(15D)의 두께는, 예를 들면 40㎚ 내지 90㎚ 정도이다. 제3 절연층(15C) 및 제4 절연층(15D)의 두께는, 한정되는 것은 아니지만, 제4 절연층(15D)의 두께가 제3 절연층(15C)의 두께보다도 크게 되어 있는 것이 바람직하다.
본 변형예에서는, 이 절연층(26)의 개구(150)의 테두리부에서, 제4 절연층(15D)이, 제3 절연층(15C)의 단연(e3)보다도 비어져 나오고, 이 비어져 나온 부분이 차양(16)으로 되어 있다. 환언하면, 개구(150)의 테두리부에서, 제3 절연층(15C)의 단연(e3)이, 제4 절연층(15D)의 단연(e4)보다도 후퇴하여 형성되어 있다. 이 차양(16)에서, 적어도 정공 주입층(17)이 절단 또는 고저항화되어 있다.
이와 같은 절연층(26)은 예를 들면 다음과 같이 하여 형성할 수 있다. 즉, 예를 들면 도 27a에 도시한 바와 같이, 제3 절연층(15C)을, 제1 전극(14) 사이의 오목부 영역을 매입하고, 또한 제1 전극(14)을 덮는 충분한 두께가 되도록, 기판(11)의 전면에 성막한다. 계속해서, 도 27b에 도시한 바와 같이, 제3 절연층(15C)의 표면을, 예를 들면 CMP법에 의해 연삭함에 의해 평탄화한다. 이 때, 제3 절연층(15C)에 대해, 표면(윗면)부터 연삭을 시작하고, 소정의 시간 경과 후에 종료한다. 이 때, 제3 절연층(15C)이, 제1 전극(14)상에 소정의 두께(t)(=높이(h))로 잔존하도록, 가공 시간을 조정한다. 또한, 제3 절연층(15C)을 HDP법에 의해 성막한 경우에는, 예를 들면 드라이 에칭 등의 에치백에 의해, 상기한 바와 같은 두께(t)를 남기는 가공을 행하여도 좋다.
이와 같이, 본 변형예에서는, 제3 절연층(15C)을, 제1 전극(14) 사이의 영역을 평탄화하면서, 제1 전극(14)상에 두께(t)를 남겨서 형성한다.
이 후, 도 28a에 도시한 바와 같이, 기판(11)의 전면에 걸쳐서, 상술한 재료 및 두께로 이루어지는 제4 절연층(15D)을, 예를 들면 CVD법에 의해 성막한다. 계속해서, 도 28b에 도시한 바와 같이, 예를 들면 포토 리소그래피법을 이용한, 이방성의 드라이 에칭에 의해, 제4 절연층(15D)을 개구한다. 계속해서, 노출한 제3 절연층(15C)에 대해, 예를 들면 등방성의 드라이 에칭 또는 등방성의 웨트 에칭을 행함에 의해, 개구(150)를 형성함과 함께, 그 개구(150)의 테두리부에 차양(16)을 형성한다. 이와 같이 하여, 절연층(26)을 형성한다.
본 변형예와 같이, 제3 절연층(15C)을 평탄화할 때에, 제1 전극(14)상에 소정의 두께만큼을 남기고, 이 잔막(殘膜)을 이용하여 차양(16)을 형성하여도 좋다. 이와 같은 경우에도, 제1 전극(14) 사이의 평탄성을 높이면서, 리크 전류를 억제할 수 있다. 따라서, 상기 제2의 실시의 형태와 동등한 효과를 얻을 수 있다. 또한, 절연층(26)이 2층으로 구성되기 때문에, 3층으로 구성된 상기 제2의 실시의 형태와 비교하여, 공정수를 삭감할 수도 있다.
또한, 상기 변형예 3에서의 절연층(26)의 평탄화 부분에 특유한 구성, 형성 프로세스 및 효과는, 차양(16)이 형성되지 않은 소자 구조(예를 들면 도 29에 도시한 소자 구조)에서도 성립되는 것이다.
도 29에 도시한 소자 구조에서는, 상기 변형예 3에서 설명한 제3 절연층(15C)만에 의해, 제1 전극(14)이 화소마다 전기적으로 분리됨과 함께, 제1 전극(14) 사이의 영역이 평탄화되어 있다. 이와 같은 소자 구조는, 예를 들면 상기 변형예 3과 마찬가지로 하여, 제3 절연층(15C)을 형성한 후(CMP에 의한 연삭을 행한 후), 상기 제1의 실시의 형태와 마찬가지로 하여, 정공 주입층(17), 유기층(18) 및 제2 전극(19)을 순서로 성막함으로써, 형성할 수 있다. 이에 의해, 제2 전극(19)이 평탄성이 높아지고, 상술한 바와 같은 단선 억제 및 저저항화를 실현하는 것이 가능해진다.
<적용예>
상기 실시의 형태 및 변형예의 표시 장치는, 예를 들면, 도 30에 도시한 바와 같은 모듈로서, 후술하는 적용예 1 내지 5 등의 여러가지의 전자 기기에 조립된다. 특히 비디오 카메라나 일안 리플렉스 카메라의 뷰 파인더 또는 헤드 마운트형 디스플레이 등 고해상도가 요구되고, 눈의 근처에서 확대하여 사용되는 것에 적합하다. 이 모듈은, 예를 들면, 기판(11)의 한 변에, 밀봉용 기판(21) 및 접착층(21)으로부터 노출한 영역(210)을 가지며, 이 영역(210)에, 신호선 구동 회로(120) 및 주사선 구동 회로(130)의 배선을 연장하여 외부 접속단자(도시 생략)가 형성된 것이다. 외부 접속단자에는, 신호의 입출력을 위한 플렉시블 프린트 배선 기판(FPC ; Flexible Printed Circuit)(220)이 마련되어 있어도 좋다.
(적용예 1)
도 31은, 텔레비전 장치의 외관을 도시한 것이다. 이 텔레비전 장치는, 예를 들면, 프런트 패널(310) 및 필터 유리(320)를 포함하는 영상 표시 화면부(300)를 갖고 있고, 이 영상 표시 화면부(300)는, 상기 실시의 형태 등에 관한 표시 장치에 의해 구성되어 있다.
(적용예 2)
도 32a 및 도 32b는, 디지털 카메라의 외관을 도시한 것이다. 이 디지털 카메라는, 예를 들면, 플래시용의 발광부(410), 표시부(420), 메뉴 스위치(430) 및 셔터 버튼(440)을 갖고 있고, 그 표시부(420)는, 상기 실시의 형태 등에 관한 표시 장치에 의해 구성되어 있다.
(적용예 3)
도 33은, 노트형 퍼스널 컴퓨터의 외관을 도시한 것이다. 이 노트형 퍼스널 컴퓨터는, 예를 들면, 본체(510), 문자 등의 입력 조작을 위한 키보드(520) 및 화상을 표시하는 표시부(530)를 갖고 있고, 그 표시부(530)는, 상기 실시의 형태 등에 관한 표시 장치에 의해 구성되어 있다.
(적용예 4)
도 34는, 비디오 카메라의 외관을 도시한 것이다. 이 비디오 카메라는, 예를 들면, 본체부(610), 이 본체부(610)의 전방 측면에 마련된 피사체 촬영용의 렌즈(620), 촬영시의 스타트/스톱 스위치(630) 및 표시부(640)를 갖고 있고, 그 표시부(640)는, 상기 실시의 형태 등에 관한 표시 장치에 의해 구성되어 있다.
(적용예 5)
도 35a 및 도 35b는, 휴대 전화기의 외관을 도시한 것이다. 이 휴대 전화기는, 예를 들면, 상측 몸체(710)와 하측 몸체(720)를 연결부(힌지부)(730)로 연결한 것이고, 디스플레이(740), 서브 디스플레이(750), 픽처 라이트(760) 및 카메라(770)를 갖고 있다. 그 디스플레이(740) 또는 서브 디스플레이(750)는, 상기 실시의 형태에 관한 표시 장치에 의해 구성되어 있다.
이상, 실시의 형태 및 변형예를 들어 설명하였지만, 본 기술은 상기 실시의 형태 등으로 한정되는 것이 아니고, 여러가지 변형이 가능하다. 예를 들면, 상기 실시의 형태 등에서는, 제1 전극(14)을 화소마다 전기적으로 분리하는 절연층을 적층막으로 하여, 2단계의 에칭 등을 행함에 의해, 차양을 형성하였지만, 차양의 형성 수법으로서는, 상술한 것으로 한정되지 않는다. 다른 다양한 수법을 이용할 수 있다. 예를 들면, 도 36에 도시한 바와 같이, 절연층(31)의 개구(150)의 테두리부를 역테이퍼 형상으로 형성함에 의해, 제1 전극(14)과 사이에 공극(S)을 마련하고, 차양(30)을 형성할 수도 있다. 이와 같은 역테이퍼 형상은, 예를 들면 드라이 에칭에 의해 형성하는 것이 가능하다.
또한, 상기 실시의 형태 등에서는, 제1 전극(14)을 양극, 제2 전극(19)을 음극으로 하는 경우에 관해 설명하였지만, 양극 및 음극을 역으로 하여, 제1 전극(14)을 음극, 제2 전극(19)을 양극으로 하여도 좋다. 이 경우, 제1 전극(14)상에는, 전자 주입층 및 전자 수송층이 형성됨으로써, 이 중 전자 주입층, 또는 전자 주입층 및 전자 수송층이, 절연층의 차양에 의해 절단 또는 고저항화된다.
또한, 상기 실시의 형태 등에 기재한 각 층의 재료 및 두께는 열거한 것으로 한정되는 것이 아니라, 다른 재료 및 두께로 하여도 좋다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 기판측부터 차례로,
각각이 화소마다 마련된 복수의 제1 전극과,
상기 복수의 제1 전극의 각각에 대향하여 개구를 가짐과 함께, 상기 개구의 테두리부에 차양을 갖는 절연층과,
상기 절연층의 상기 사양에서 절단 또는 고저항화되어, 전하 주입성 및 전하 수송성 중의 적어도 한쪽을 나타내는 전하 주입·수송층과,
전 화소에 공통의 하나 또는 복수의 발광층을 포함하는 유기층과,
상기 유기층의 전면에 형성된 제2 전극을 구비한 표시 장치.
(2) 상기 절연층은, 상기 제1 전극측부터 차례로 적층된, 제1의 무기 절연층 및 제2의 무기 절연층을 가지며,
상기 차양은, 상기 개구의 테두리부에서, 상기 제2의 무기 절연층 중, 상기 제1의 무기 절연층의 단연보다도 상기 개구의 내측을 향하여 비어져 나온 부분인 상기 (1)에 기재된 표시 장치.
(3) 상기 제1 및 제2의 무기 절연층은, 에칭 선택비를 얻을 수 있는 서로에게 다른 재료로 구성되어 있는 상기 (2)에 기재된 표시 장치.
(4) 상기 제2의 무기 절연층의 두께는, 상기 제1의 무기 절연층의 두께보다도 큰 상기 (2) 또는 (3)에 기재된 표시 장치.
(5) 상기 절연층은, 상기 복수의 제1 전극 사이의 영역을 매입함과 함께 평탄화된 제3의 무기 절연층을 갖는 상기 (1) 내지 (4)의 어느 하나에 기재된 표시 장치.
(6) 상기 제3의 무기 절연층의 두께는, 상기 제1 전극과 개략 동등하고,
상기 절연층은, 상기 제3의 무기 절연층상에, 상기 제1 전극측부터 차례로 적층된, 제1의 무기 절연층 및 제2의 무기 절연층을 가지며,
상기 차양은, 상기 개구의 테두리부에서, 상기 제2의 무기 절연층 중, 상기 제1의 무기 절연층의 단연보다도 상기 개구의 내측을 향하여 비어져 나온 부분인 상기 (5)에 기재된 표시 장치.
(7) 상기 제3의 무기 절연층의 두께는, 상기 제1 전극의 두께보다도 크고,
상기 절연층은, 상기 제3의 무기 절연층상에 적층된 제4의 무기 절연층을 가지며,
상기 차양은, 상기 개구의 테두리부에서, 상기 제4의 무기 절연층 중, 상기 제3의 무기 절연층의 단연보다도 상기 개구의 내측을 향하여 비어져 나온 부분인 상기 (5)에 기재된 표시 장치.
(8) 상기 복수의 제1 전극은, 각 표면측에, 상기 절연층의 일부를 구성하는 금속 산화물층을 포함하고,
상기 절연층은, 상기 제1 전극상에 제5의 무기 절연층을 가지며,
상기 차양은, 상기 개구의 테두리부에서, 상기 제5의 무기 절연층 중, 상기 금속 산화물층의 내벽보다도 상기 개구의 내측을 향하여 비어져 나온 부분인 상기 (1) 내지 (7)의 어느 하나에 기재된 표시 장치.
(9) 상기 복수의 제1 전극은, 각 표면측에 오목부를 가지며,
상기 절연층은, 상기 제1 전극상에 제5의 무기 절연층을 가지며,
상기 차양은, 상기 개구의 테두리부에서, 상기 제5의 무기 절연층 중, 상기 오목부의 내벽보다도 상기 개구의 내측을 향하여 비어져 나온 부분인 상기 (1) 내지 (8)의 어느 하나에 기재된 표시 장치.
(10) 상기 전하 주입·수송층은 정공 주입층을 포함하는 상기 (1) 내지 (9)의 어느 하나에 기재된 표시 장치.
(11) 상기 유기층에서는, 상기 발광층이 복수 적층하여 형성되고, 각 발광층에서 발하여진 색광의 혼색에 의해 전체로서 백색광을 발하도록 되어 있는 상기 (1) 내지 (10)의 어느 하나에 기재된 표시 장치.
(12) 기판상에, 각각이 화소마다 마련된 복수의 제1 전극을 형성하는 공정과,
상기 복수의 제1 전극상에, 각 제1 전극에 대향하여 개구를 가짐과 함께, 상기 개구의 테두리부에 차양을 갖는 절연층을 형성하는 공정과,
상기 절연층상에, 상기 절연층의 상기 사양에서 절단 또는 고저항화되어, 전하 주입성 및 전하 수송성 중의 적어도 한쪽을 나타내는 전하 주입·수송층을 형성하는 공정과,
상기 전하 주입·수송층상에, 전 화소에 공통의 발광층을 포함하는 유기층을 형성하는 공정과,
상기 유기층의 전면에 제2 전극을 형성하는 공정을 포함하는 표시 장치의 제조 방법.
(13) 상기 절연층을 형성하는 공정에서는,
상기 복수의 제1 전극상에, 제1의 무기 절연층 및 제2의 무기 절연층을 이 순서로 성막하고,
각 제1 전극에 대응하는 선택적인 영역에서, 상기 제2의 무기 절연층을 에칭한 후, 상기 제1의 무기 절연층에 대해 등방성 에칭을 행함에 의해, 상기 차양을 갖는 상기 개구를 형성하는 상기 (12)에 기재된 표시 장치의 제조 방법.
(14) 상기 절연층을 형성하는 공정에서는,
상기 복수의 제1 전극상에, 상기 복수의 제1 전극 사이의 영역을 매입하여 제3의 무기 절연층을 형성하고,
상기 제3의 무기 절연층을 평탄화하는 상기 (12)에 기재된 표시 장치의 제조 방법.
(15) 상기 제3의 무기 절연층을, 상기 제1 전극의 표면이 노출할 때까지 평탄화하고,
상기 제3의 무기 절연층을 평탄화한 후, 제1의 무기 절연층 및 제2의 무기 절연층을 이 순서로 성막하고,
각 제1 전극에 대응하는 선택적인 영역에서, 상기 제2의 무기 절연층을 에칭한 후, 상기 제1의 무기 절연층에 대해 등방성 에칭을 행함에 의해, 상기 차양을 갖는 상기 개구를 형성하는 상기 (14)에 기재된 표시 장치의 제조 방법.
(16) 상기 제3의 무기 절연층을, 상기 제1 전극상에 소정의 두께로 잔존하도록 평탄화하고,
평탄화된 제3의 무기 절연층상에 제4의 무기 절연층을 형성하고,
각 제1 전극에 대응하는 선택적인 영역에서, 상기 제4의 무기 절연층을 에칭한 후, 상기 제3의 무기 절연층에 대해 등방성 에칭을 행함에 의해, 상기 차양을 갖는 상기 개구를 형성하는 상기 (14)에 기재된 표시 장치의 제조 방법.
(17) 상기 제1 전극을 형성하는 공정에서, 각 제1 전극의 표면을 산화함에 의해 금속 산화물층을 형성하고,
상기 절연층을 형성하는 공정에서는,
상기 복수의 제1 전극상에, 제5의 무기 절연층을 성막하고,
각 제1 전극에 대응하는 선택적인 영역에서, 상기 제5의 무기 절연층을 에칭한 후, 상기 금속 산화물층에 대해 등방성 에칭을 행함에 의해, 상기 차양을 갖는 상기 개구를 형성하는 상기 (12)에 기재된 표시 장치의 제조 방법.
(18) 상기 절연층을 형성하는 공정에서는,
상기 복수의 제1 전극상에, 제5의 무기 절연층을 성막하고,
각 제1 전극에 대응하는 선택적인 영역에서, 상기 제5의 무기 절연층을 에칭한 후, 상기 제1 전극에, 등방성 에칭을 행하여 오목부를 형성함에 의해, 상기 차양을 갖는 상기 개구를 형성하는 상기 (12)에 기재된 표시 장치의 제조 방법.
(19) 상기 전하 주입·수송층은 정공 주입층을 포함하는 상기 (12)에 기재된 표시 장치의 제조 방법.
(20) 기판측부터 차례로,
각각이 화소마다 마련된 복수의 제1 전극과,
상기 복수의 제1 전극의 각각에 대향하여 개구를 가짐과 함께, 상기 개구의 테두리부에 차양을 갖는 절연층과,
상기 절연층의 상기 사양에서 절단 또는 고저항화되어, 전하 주입성 및 전하 수송성 중의 적어도 한쪽을 나타내는 전하 주입·수송층과,
전 화소에 공통의 발광층을 포함하는 유기층과,
상기 유기층의 전면에 형성된 제2 전극을 구비한 표시 장치를 갖는 전자 기기.
1, 2 : 표시 장치
10R, 10G, 10B : 유기 EL 소자
11 : 기판
12 : 구동 회로층
13 : 평탄화층
14 : 제1 전극
14a : 산화물층
14b : 오목부
15, 24, 25, 25a, 26, 26a : 절연층
150 : 개구
15A : 제1 절연층
15B : 제2 절연층
15C : 제3 절연층
15D : 제4 절연층
15E : 제5 절연층
16 : 차양
e1 내지 e5 : 단연
s1, s2 : 내벽
17 : 정공 주입층
18 : 유기층
18A : 정공 수송층
18B : 발광층
18C : 전자 수송층
18D : 전자 주입층
19 : 제2 전극
20 : 보호막
21 : 접착층
22 : 컬러 필터
23 : 밀봉용 기판

Claims (20)

  1. 기판측부터 차례로,
    각각이 화소마다 마련된 복수의 제1 전극과,
    상기 복수의 제1 전극의 각각에 대향하여 개구를 가짐과 함께, 상기 개구의 테두리부에 차양을 갖는 절연층과,
    상기 절연층의 상기 사양에서 절단 또는 고저항화되어, 전하 주입성 및 전하 수송성 중의 적어도 한쪽을 나타내는 전하 주입·수송층과,
    전 화소에 공통의 하나 또는 복수의 발광층을 포함하는 유기층과,
    상기 유기층의 전면에 형성된 제2 전극을 구비한 것을 특징으로 하는 표시 장치.
  2. 제 1항에 있어서,
    상기 절연층은, 상기 제1 전극측부터 차례로 적층된, 제1의 무기 절연층 및 제2의 무기 절연층을 가지며,
    상기 차양은, 상기 개구의 테두리부에서, 상기 제2의 무기 절연층 중, 상기 제1의 무기 절연층의 단연보다도 상기 개구의 내측을 향하여 비어져 나온 부분인 것을 특징으로 하는 표시 장치.
  3. 제 2항에 있어서,
    상기 제1 및 제2의 무기 절연층은, 에칭 선택비를 얻을 수 있는 서로에게 다른 재료로 구성되어 있는 것을 특징으로 하는 표시 장치.
  4. 제 2항에 있어서,
    상기 제2의 무기 절연층의 두께는, 상기 제1의 무기 절연층의 두께보다도 큰 것을 특징으로 하는 표시 장치.
  5. 제 1항에 있어서,
    상기 절연층은, 상기 복수의 제1 전극 사이의 영역을 매입함과 함께 평탄화된 제3의 무기 절연층을 갖는 것을 특징으로 하는 표시 장치.
  6. 제 5항에 있어서,
    상기 제3의 무기 절연층의 두께는, 상기 제1 전극과 개략 동등하고,
    상기 절연층은, 상기 제3의 무기 절연층상에, 상기 제1 전극측부터 차례로 적층된, 제1의 무기 절연층 및 제2의 무기 절연층을 가지며,
    상기 차양은, 상기 개구의 테두리부에서, 상기 제2의 무기 절연층 중, 상기 제1의 무기 절연층의 단연보다도 상기 개구의 내측을 향하여 비어져 나온 부분인 것을 특징으로 하는 표시 장치.
  7. 제 5항에 있어서,
    상기 제3의 무기 절연층의 두께는, 상기 제1 전극의 두께보다도 크고,
    상기 절연층은, 상기 제3의 무기 절연층상에 적층된 제4의 무기 절연층을 가지며,
    상기 차양은, 상기 개구의 테두리부에서, 상기 제4의 무기 절연층 중, 상기 제3의 무기 절연층의 단연보다도 상기 개구의 내측을 향하여 비어져 나온 부분인 것을 특징으로 하는 표시 장치.
  8. 제 1항에 있어서,
    상기 복수의 제1 전극은, 각 표면측에, 상기 절연층의 일부를 구성하는 금속 산화물층을 포함하고,
    상기 절연층은, 상기 제1 전극상에 제5의 무기 절연층을 가지며,
    상기 차양은, 상기 개구의 테두리부에서, 상기 제5의 무기 절연층 중, 상기 금속 산화물층의 내벽보다도 상기 개구의 내측을 향하여 비어져 나온 부분인 것을 특징으로 하는 표시 장치.
  9. 제 1항에 있어서,
    상기 복수의 제1 전극은, 각 표면측에 오목부를 가지며,
    상기 절연층은, 상기 제1 전극상에 제5의 무기 절연층을 가지며,
    상기 차양은, 상기 개구의 테두리부에서, 상기 제5의 무기 절연층 중, 상기 오목부의 내벽보다도 상기 개구의 내측을 향하여 비어져 나온 부분인 것을 특징으로 하는 표시 장치.
  10. 제 1항에 있어서,
    상기 전하 주입·수송층은 정공 주입층을 포함하는 것을 특징으로 하는 표시 장치.
  11. 제 1항에 있어서,
    상기 유기층에서는, 상기 발광층이 복수 적층하여 형성되고, 각 발광층에서 발하여진 색광의 혼색에 의해 전체로서 백색광을 발하도록 되어 있는 것을 특징으로 하는 표시 장치.
  12. 기판상에, 각각이 화소마다 마련된 복수의 제1 전극을 형성하는 공정과,
    상기 복수의 제1 전극상에, 각 제1 전극에 대향하여 개구를 가짐과 함께, 상기 개구의 테두리부에 차양을 갖는 절연층을 형성하는 공정과,
    상기 절연층상에, 상기 절연층의 상기 사양에서 절단 또는 고저항화되어, 전하 주입성 및 전하 수송성 중의 적어도 한쪽을 나타내는 전하 주입·수송층을 형성하는 공정과,
    상기 전하 주입·수송층상에, 전 화소에 공통의 발광층을 포함하는 유기층을 형성하는 공정과,
    상기 유기층의 전면에 제2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제 12항에 있어서,
    상기 절연층을 형성하는 공정에서는,
    상기 복수의 제1 전극상에, 제1의 무기 절연층 및 제2의 무기 절연층을 이 순서로 성막하고,
    각 제1 전극에 대응하는 선택적인 영역에서, 상기 제2의 무기 절연층을 에칭한 후, 상기 제1의 무기 절연층에 대해 등방성 에칭을 행함에 의해, 상기 차양을 갖는 상기 개구를 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제 12항에 있어서,
    상기 절연층을 형성하는 공정에서는,
    상기 복수의 제1 전극상에, 상기 복수의 제1 전극 사이의 영역을 매입하여 제3의 무기 절연층을 형성하고,
    상기 제3의 무기 절연층을 평탄화하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제 14항에 있어서,
    상기 제3의 무기 절연층을, 상기 제1 전극의 표면이 노출할 때까지 평탄화하고,
    상기 제3의 무기 절연층을 평탄화한 후, 제1의 무기 절연층 및 제2의 무기 절연층을 이 순서로 성막하고,
    각 제1 전극에 대응하는 선택적인 영역에서, 상기 제2의 무기 절연층을 에칭한 후, 상기 제1의 무기 절연층에 대해 등방성 에칭을 행함에 의해, 상기 차양을 갖는 상기 개구를 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제 14항에 있어서,
    상기 제3의 무기 절연층을, 상기 제1 전극상에 소정의 두께로 잔존하도록 평탄화하고,
    평탄화된 제3의 무기 절연층상에 제4의 무기 절연층을 형성하고,
    각 제1 전극에 대응하는 선택적인 영역에서, 상기 제4의 무기 절연층을 에칭한 후, 상기 제3의 무기 절연층에 대해 등방성 에칭을 행함에 의해, 상기 차양을 갖는 상기 개구를 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제 12항에 있어서,
    상기 제1 전극을 형성하는 공정에서, 각 제1 전극의 표면을 산화함에 의해 금속 산화물층을 형성하고, 상기 절연층을 형성하는 공정에서는,
    상기 복수의 제1 전극상에, 제5의 무기 절연층을 성막하고,
    각 제1 전극에 대응하는 선택적인 영역에서, 상기 제5의 무기 절연층을 에칭한 후, 상기 금속 산화물층에 대해 등방성 에칭을 행함에 의해, 상기 차양을 갖는 상기 개구를 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제 12항에 있어서,
    상기 절연층을 형성하는 공정에서는,
    상기 복수의 제1 전극상에, 제5의 무기 절연층을 성막하고,
    각 제1 전극에 대응하는 선택적인 영역에서, 상기 제5의 무기 절연층을 에칭한 후, 상기 제1 전극에, 등방성 에칭을 행하여 오목부를 형성함에 의해, 상기 차양을 갖는 상기 개구를 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제 12항에 있어서,
    상기 전하 주입·수송층은 정공 주입층을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 기판측부터 차례로,
    각각이 화소마다 마련된 복수의 제1 전극과,
    상기 복수의 제1 전극의 각각에 대향하여 개구를 가짐과 함께, 상기 개구의 테두리부에 차양을 갖는 절연층과,
    상기 절연층의 상기 사양에서 절단 또는 고저항화되어, 전하 주입성 및 전하 수송성 중의 적어도 한쪽을 나타내는 전하 주입·수송층과,
    전 화소에 공통의 발광층을 포함하는 유기층과,
    상기 유기층의 전면에 형성된 제2 전극을 구비한 표시 장치를 갖는 것을 특징으로 하는 전자 기기.
KR1020140054720A 2013-05-29 2014-05-08 표시 장치 및 표시 장치의 제조 방법 및 전자 기기 KR102364522B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220017602A KR20220024336A (ko) 2013-05-29 2022-02-10 표시 장치 및 표시 장치의 제조 방법 및 전자 기기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-112694 2013-05-29
JP2013112694A JP6136578B2 (ja) 2013-05-29 2013-05-29 表示装置および表示装置の製造方法ならびに電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220017602A Division KR20220024336A (ko) 2013-05-29 2022-02-10 표시 장치 및 표시 장치의 제조 방법 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20140140484A true KR20140140484A (ko) 2014-12-09
KR102364522B1 KR102364522B1 (ko) 2022-02-18

Family

ID=52099391

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140054720A KR102364522B1 (ko) 2013-05-29 2014-05-08 표시 장치 및 표시 장치의 제조 방법 및 전자 기기
KR1020220017602A KR20220024336A (ko) 2013-05-29 2022-02-10 표시 장치 및 표시 장치의 제조 방법 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220017602A KR20220024336A (ko) 2013-05-29 2022-02-10 표시 장치 및 표시 장치의 제조 방법 및 전자 기기

Country Status (5)

Country Link
US (1) US9236581B2 (ko)
JP (1) JP6136578B2 (ko)
KR (2) KR102364522B1 (ko)
CN (2) CN110323256B (ko)
TW (1) TWI629779B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190108664A (ko) * 2018-03-14 2019-09-25 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20190131585A (ko) * 2017-05-17 2019-11-26 애플 인크. 측방향 누설이 감소된 유기 발광 다이오드 디스플레이
US11957034B2 (en) 2018-10-30 2024-04-09 Samsung Display Co., Ltd. Display apparatus having an improved display quality and a reduced peripheral (non-display) region for use in electronic device having a bypass data line arranged in the display and peripheral regions

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219125A (ja) 2015-05-15 2016-12-22 ソニー株式会社 発光素子及び表示装置
DE102016106846A1 (de) 2016-04-13 2017-10-19 Osram Oled Gmbh Mehrschichtige Verkapselung, Verfahren zur Verkapselung und optoelektronisches Bauelement
CN106449718B (zh) * 2016-11-15 2019-10-18 武汉华星光电技术有限公司 Oled基板及其制作方法
JP7062405B2 (ja) * 2016-11-30 2022-05-06 キヤノン株式会社 表示装置および電子機器
US20180151830A1 (en) * 2016-11-30 2018-05-31 Canon Kabushiki Kaisha Display device and electronic device
JP6823443B2 (ja) 2016-12-07 2021-02-03 キヤノン株式会社 表示装置およびその製造方法
JP6993809B2 (ja) * 2017-08-04 2022-01-14 キヤノン株式会社 表示装置およびその製造方法ならびに電子機器
US10985323B2 (en) 2017-10-19 2021-04-20 Canon Kabushiki Kaisha Light-emitting device including a plurality of organic electroluminescent elements
JP6649338B2 (ja) * 2017-10-27 2020-02-19 双葉電子工業株式会社 有機ｅｌデバイス及び光プリントヘッド
JP2019110007A (ja) 2017-12-18 2019-07-04 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
CN108198787B (zh) * 2017-12-29 2020-12-29 Tcl华星光电技术有限公司 阵列基板及其制造方法
JP7077152B2 (ja) 2018-06-12 2022-05-30 キヤノン株式会社 表示装置、電気装置および車両
US11088339B2 (en) * 2018-07-31 2021-08-10 Lg Display Co., Ltd. Electroluminescent display device
KR20200048264A (ko) * 2018-10-29 2020-05-08 엘지디스플레이 주식회사 전계 발광 표시 장치
JP7464335B2 (ja) * 2018-11-28 2024-04-09 ソニーグループ株式会社 表示装置および電子機器
KR20200082986A (ko) * 2018-12-31 2020-07-08 엘지디스플레이 주식회사 전계 발광 표시 장치 및 이의 제조 방법
US11145700B2 (en) * 2019-03-28 2021-10-12 Apple Inc. Organic light-emitting diode display with pixel definition layers
KR20210083917A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 표시 장치
US11626568B1 (en) 2020-03-24 2023-04-11 Apple Inc. Organic light-emitting diode display with a conductive layer having an additive
CN113451524A (zh) * 2020-03-27 2021-09-28 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
CN111710706B (zh) * 2020-06-30 2022-11-29 云谷（固安）科技有限公司 显示面板、显示面板的制备方法及显示装置
US11910654B1 (en) 2020-08-18 2024-02-20 Apple Inc. Organic light-emitting diode display with active leakage-reducing structures
WO2023119995A1 (ja) * 2021-12-24 2023-06-29 株式会社ジャパンディスプレイ 表示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010012097A (ko) * 1998-02-25 2001-02-15 후지다 히로미찌 유기 전계 발광 표시용 기판, 그 제조방법 및 유기 전계 발광 표시소자
US6407408B1 (en) * 2001-03-12 2002-06-18 Universal Display Corporation Method for patterning devices
JP2003033728A (ja) * 2001-07-23 2003-02-04 Mitsubishi Motors Corp オーバフロー形洗浄槽設備
JP2006134624A (ja) * 2004-11-04 2006-05-25 Seiko Epson Corp 電気光学装置、及び、それを用いた電子機器
JP2009545117A (ja) * 2006-07-25 2009-12-17 エルジー・ケム・リミテッド 有機発光素子の製造方法およびこれによって製造された有機発光素子
JP2011108462A (ja) * 2009-11-16 2011-06-02 Sony Corp 有機ｅｌ表示装置の製造方法および有機ｅｌ表示装置
WO2012115016A1 (en) * 2011-02-25 2012-08-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using light-emitting device
KR20120112067A (ko) * 2011-03-31 2012-10-11 소니 주식회사 표시 장치 및 그 제조 방법
JP2012216495A (ja) 2011-03-30 2012-11-08 Sony Corp 有機発光素子およびこれを備えた表示装置
KR20130009952A (ko) * 2010-02-25 2013-01-24 스미또모 가가꾸 가부시키가이샤 발광 장치 및 그의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859084B1 (ko) * 2006-07-25 2008-09-17 주식회사 엘지화학 유기발광소자 및 그의 제조방법
JP2008311212A (ja) * 2007-05-14 2008-12-25 Sony Corp 有機エレクトロルミネッセンス表示装置
US7915816B2 (en) * 2007-05-14 2011-03-29 Sony Corporation Organic electroluminescence display device comprising auxiliary wiring
JP2009004347A (ja) * 2007-05-18 2009-01-08 Toppan Printing Co Ltd 有機ｅｌ表示素子の製造方法及び有機ｅｌ表示素子
JP4655102B2 (ja) * 2008-04-11 2011-03-23 ソニー株式会社 表示素子およびその製造方法、ならびに表示装置
JP4678421B2 (ja) * 2008-05-16 2011-04-27 ソニー株式会社 表示装置
JP5609058B2 (ja) * 2009-10-22 2014-10-22 ソニー株式会社 表示装置
KR101084177B1 (ko) * 2009-11-30 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그의 제조 방법
KR101193186B1 (ko) * 2010-02-01 2012-10-19 삼성디스플레이 주식회사 박막 증착 장치, 이를 이용한 유기 발광 디스플레이 장치의 제조방법 및 이에 따라 제조된 유기 발광 디스플레이 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010012097A (ko) * 1998-02-25 2001-02-15 후지다 히로미찌 유기 전계 발광 표시용 기판, 그 제조방법 및 유기 전계 발광 표시소자
US6407408B1 (en) * 2001-03-12 2002-06-18 Universal Display Corporation Method for patterning devices
JP2003033728A (ja) * 2001-07-23 2003-02-04 Mitsubishi Motors Corp オーバフロー形洗浄槽設備
JP2006134624A (ja) * 2004-11-04 2006-05-25 Seiko Epson Corp 電気光学装置、及び、それを用いた電子機器
JP2009545117A (ja) * 2006-07-25 2009-12-17 エルジー・ケム・リミテッド 有機発光素子の製造方法およびこれによって製造された有機発光素子
JP2011108462A (ja) * 2009-11-16 2011-06-02 Sony Corp 有機ｅｌ表示装置の製造方法および有機ｅｌ表示装置
KR20130009952A (ko) * 2010-02-25 2013-01-24 스미또모 가가꾸 가부시키가이샤 발광 장치 및 그의 제조 방법
WO2012115016A1 (en) * 2011-02-25 2012-08-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using light-emitting device
JP2012216495A (ja) 2011-03-30 2012-11-08 Sony Corp 有機発光素子およびこれを備えた表示装置
KR20120112067A (ko) * 2011-03-31 2012-10-11 소니 주식회사 표시 장치 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190131585A (ko) * 2017-05-17 2019-11-26 애플 인크. 측방향 누설이 감소된 유기 발광 다이오드 디스플레이
KR20210127807A (ko) * 2017-05-17 2021-10-22 애플 인크. 측방향 누설이 감소된 유기 발광 다이오드 디스플레이
US11309372B2 (en) 2017-05-17 2022-04-19 Apple Inc. Organic light-emitting diode display with reduced lateral leakage
KR20190108664A (ko) * 2018-03-14 2019-09-25 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
US11957034B2 (en) 2018-10-30 2024-04-09 Samsung Display Co., Ltd. Display apparatus having an improved display quality and a reduced peripheral (non-display) region for use in electronic device having a bypass data line arranged in the display and peripheral regions

Also Published As

Publication number Publication date
JP6136578B2 (ja) 2017-05-31
JP2014232631A (ja) 2014-12-11
CN104218062B (zh) 2019-05-28
US20150048328A1 (en) 2015-02-19
US9236581B2 (en) 2016-01-12
TWI629779B (zh) 2018-07-11
KR102364522B1 (ko) 2022-02-18
KR20220024336A (ko) 2022-03-03
CN104218062A (zh) 2014-12-17
TW201503352A (zh) 2015-01-16
CN110323256B (zh) 2023-07-28
CN110323256A (zh) 2019-10-11

Similar Documents

Publication Publication Date Title
KR102364522B1 (ko) 표시 장치 및 표시 장치의 제조 방법 및 전자 기기
JP5919807B2 (ja) 有機発光素子、有機発光素子の製造方法および表示装置
CN102969457B (zh) 有机el显示器、有机el显示器制造方法以及电子装置
US11552151B2 (en) Display device and method for manufacturing display device
TWI688090B (zh) 電光裝置及其製造方法、電子機器
KR102323630B1 (ko) 표시 장치 및 그 제조 방법, 및 전자 기기의 제조 방법
WO2016056364A1 (ja) 表示装置、表示装置の製造方法および電子機器
US20140240370A1 (en) Display, method of manufacturing display, method of driving display, and electronic apparatus
JP6159946B2 (ja) 表示装置および電子機器
JP2008225179A (ja) 表示装置、表示装置の駆動方法、および電子機器
JP2010192413A (ja) 有機電界発光素子および表示装置
US20180308912A1 (en) Organic light emitting diode display
JP2017162832A (ja) 表示装置および電子機器
JP2016054046A (ja) 表示装置および電子機器
JP2011081998A (ja) 有機ｅｌ素子の製造方法、有機ｅｌ素子および表示装置
KR20180064025A (ko) 유기발광 표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant