KR20200082986A - 전계 발광 표시 장치 및 이의 제조 방법 - Google Patents

전계 발광 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200082986A
KR20200082986A KR1020180174131A KR20180174131A KR20200082986A KR 20200082986 A KR20200082986 A KR 20200082986A KR 1020180174131 A KR1020180174131 A KR 1020180174131A KR 20180174131 A KR20180174131 A KR 20180174131A KR 20200082986 A KR20200082986 A KR 20200082986A
Authority
KR
South Korea
Prior art keywords
bank
layer
electrode
light emitting
display device
Prior art date
Application number
KR1020180174131A
Other languages
English (en)
Inventor
안병철
김우찬
유병선
김고태
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180174131A priority Critical patent/KR20200082986A/ko
Priority to US16/721,096 priority patent/US11201198B2/en
Priority to CN201911336538.9A priority patent/CN111384124B/zh
Publication of KR20200082986A publication Critical patent/KR20200082986A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3246—
    • H01L27/3211—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 뱅크 하부 구조를 변경하여, 고전도성의 정공 주입층의 형상을 조절하여 누설 전류를 개선한 유기 발광 소자와 이의 제조 방법 및 이를 이용한 유기 발광 표시 장치에 관한 것이다.

Description

전계 발광 표시 장치 및 이의 제조 방법{Electroluminescent Light Emitting Display Apparatus and Method for Manufacturing the Same}
본 발명은 유기 발광 표시 장치에 관한 것으로, 상세하게는 뱅크 하부 구조를 변경하여, 고전도성의 p형층의 형상을 조절하여 누설 전류를 개선한 전계 발광 표시 장치 및 이의 제조 방법에 관한 것이다.
최근 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.
이 같은 평판 표시장치의 구체적인 예로는 액정 표시장치(Liquid Crystal Display appratus: LCD), 퀀텀 닷 표시장치(Quantum Dot Display Appratus: QD), 전계방출 표시장치(Field Emission Display apparatus: FED), 유기 발광 표시장치(Organic Light Emitting Diode: OLED) 등을 들 수 있다.
이 중, 별도의 광원을 요구하지 않으며 장치의 컴팩트화 및 선명한 컬러 표시를 위해 유기 발광 표시 장치가 경쟁력 있는 어플리케이션(application)으로 고려되고 있다.
이러한 유기 발광 표시 장치는 각 서브 화소별로 독립적으로 구동하는 유기 발광 소자를 구비하는데, 각 유기 발광 소자는 양극과 음극 및 양극과 음극 사이에 복수개의 유기층을 구비하여 이루어진다.
그리고, 상기 복수개의 유기층에는 양극에서부터 차례로, 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층을 포함한다. 이 중 실질적으로 유기 발광층이 정공과 전자가 결합하며 엑시톤을 이루며 그 에너지가 그라운드 상태로 떨어지며 발광하는 기능을 하며, 다른 층들은 유기 발광층으로의 정공 또는 전자 수송을 돕는 기능을 한다.
또한, 유기 발광 표시 장치는 컬러 표시를 위해, 서브 화소를 적색, 녹색 및 청색 서브 화소들로 나누어 형성하고, 각 서브 화소에 나누어 각 해당 서브 화소의 색상의 유기 발광층을 형성한다. 일반적으로 유기 발광층은 새도우 마스크(shadow mask)를 이용한 증착 방법이 이용되었다.
그런데, 새도우 마스크는 대면적의 표시 장치에 적용하는 경우, 마스크의 하중 때문에 처짐 현상이 발생하고, 이로 인해 여러번 이용시 수율이 떨어지는 문제를 가지기 때문에, 발광층 외의 유기층들은 새도우 마스크 없이 각 서브 화소에 끊김없이 공통으로 형성하고 있다.
하지만, 서브 화소들에 공통으로 구비되는 공통층으로 인해 평면적으로 연속된 공통층을 통해 측부로 전류가 흘러 이로 인해 측부 누설 전류가 문제되고 있다. 공통층의 예로 정공 주입층, 정공 수송층 및 전자 수송층 등이 있다.
공통층의 유기층들을 서브 화소들 구분없이 갖는 유기 발광 표시 장치에 있어서, 저계조의 청색 점등시 인접하여 있는 적색 서브 화소까지 점등되는 현상이 나타난다. 이는 점등된 청색 서브 화소의 양극과 음극 사이의 수직 전계뿐만이 아니라 공통층을 통해 측부로 누설되는 전류로 인해 인접한 서브 화소까지 점등되는 현상이다.
이러한 측부 누설 전류는, 예를 들면, 저계조 표현에서 주로 발생하는 것으로, 청색 서브 화소에서 수평으로 흐르는 측부 누설 전류로 공통되는 유기층들에 전류가 흐를 때, 오프 상태의 인접 적색 서브 화소가 턴온되는 것과 유사한 작용을 하기 때문이다.
이는 상대적으로 적색 점등에 요구되는 구동 전압이 청색 점등에 요구되는 구동 전압보다 낮기 때문에, 약한 누설 전류에 의해도 청색과 유사한 점등 효과를 갖기 때문이다.
예를 들면, 이러한 측부 누설 전류에 의한 타색 점등 현상으로 인해 저계조 표현에서 혼색이 발생하여 원하는 색표시가 정상적으로 이뤄지지 못하는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출한 것으로, 특히 뱅크 하부 구조를 변경하여, 제 1 전극과 바로 접하는 유기층의 형상을 조절하여 누설 전류를 개선한 전계 발광 표시 장치 및 이의 제조 방법에 관한 것이다.
본 발명의 실시예에 따른 전계 발광 표시 장치는 복수개의 서브 화소를 갖는 기판과, 상기 서브 화소들의 경계부에 위치하며, 각 서브 화소의 발광부를 노출하는 뱅크와, 상기 서브 화소마다 구비된 제 1 전극과, 상기 뱅크와 제 1 전극 사이에 위치하여, 상기 발광부에 인접한 뱅크의 하단부가 상기 제 1 전극 상부로부터 수직 이격되도록 유도하는 분리 유도막과, 상기 뱅크 표면과 상기 발광부에 위치하며, 상기 뱅크의 하단부에서 나뉘어진 p형층 및 상기 p형층 상에 적어도 하나의 공통층을 포함할 수 있다.
상기 공통층은 정공 수송층, 전자 수송층 및 제 2 전극을 포함할 수 있다.
상기 정공 수송층과 전자 수송층 사이에 각 서브 화소별로 구분되는 유기 발광층을 더 포함할 수 있다.
상기 발광층은 복수층 구비되며, 상기 공통층에 상기 복수층의 발광층 사이에 위치하는 전하 생성층을 더 포함할 수 있다.
상기 뱅크 상의 p형층은 상기 제 1 전극과 전기적으로 이격될 수 있다.
상기 p형층은 p형 도펀트를 정공 수송성 물질에 5wt% 이하로 포함할 수 있다.
상기 분리 유도막은 무기 절연막일 수 있다.
상기 무기 절연막은 SiNx, SiOx 및 SiOxNy 중 적어도 어느 하나를 포함할 수 있다.
상기 분리 유도막은 상기 뱅크와 중첩한 영역에 상기 제 1 전극과 동일한 에지를 가질 수 있다.
상기 분리 유도막은 상기 뱅크와 중첩한 영역에 인접한 제 1 전극들 사이를 지날 수 있다.
상기 기판은 상기 복수개의 서브 화소를 포함한 액티브 영역 외곽으로 비표시 영역을 더 포함하며, 상기 비표시 영역에 구비된 뱅크의 오픈 영역으로 들어오도록 상기 뱅크의 적어도 일측부를 덮는 상기 전자 수송층의 연장부를 가질 수 있다.
상기 전자 수송층의 연장부는 상기 뱅크의 오픈 영역에서, 상기 제 2 전극과 접속되는 전극 연결 패턴을 더 구비할 수 있다.
상기 전극 연결 패턴은 상기 제 1 전극과 동일층에 위치할 수 있다.
상기 비표시 영역에서, 상기 전자 수송층의 연장부보다 안쪽에 상기 정공 수송층의 연장부가 위치하며, 상기 정공 수송층의 연장부의 에지는 상기 비표시 영역에 구비된 뱅크의 오픈 영역과 비중첩할 수 있다.
상기 분리 유도막의 두께는 상기 p형층의 두께의 1.2배 내지 4배일 수 있다.
상기 분리 유도막은 상기 뱅크의 하단부 에지보다 100Å 이상의 폭으로 더 들어올 수 있다.
또한, 동일한 목적을 달성하기 위한 본 발명의 유기 발광 표시 장치의 제조 방법은 기판 상에 제 1 전극을 형성하는 단계와, 상기 제 1 전극을 포함한 기판 상에 분리 유도막 형성 물질을 형성하는 단계와, 상기 분리 유도막 형성 물질 상에 뱅크 물질을 형성하고, 각 서브 화소의 발광부를 노출하도록 상기 뱅크 물질을 패터닝하여 뱅크를 형성하고, 상기 분리 유도막 형성 물질이 상기 뱅크 안쪽에 일부 폭 제거되도록 하여, 분리 유도막을 형성하는 단계를 포함할 수 있다.
상기 분리 유도막 형성 물질은 상기 뱅크 물질보다 더 높은 식각 특성을 가질 수 있다.
본 발명의 전계 발광 표시 장치는, 뱅크 하측에 뱅크의 하단부보다 안쪽으로 들어오는 분리 유도막을 더 구비하여, 분리 유도막에 형상에 의해 제 1 전극과 접하여 형성되는 p형층이 제 1 전극 상에 형성되는 부분과 뱅크 상에 형성되는 부분이 서로 분리되도록 함으로써, 누설 전류를 방지할 수 있다.
본 발명의 전계 발광 표시 장치는, 고전도성의 p형층의 물질이 서브 화소별로 분리되도록 함으로써, 누설 전류를 방지할 수 있으며, 누설 전류 방지로 저휘도 상태에서 인접 화소에서 턴온 구동되는 불량을 방지할 수 있으므로, 시인성을 개선할 수 있다.
본 발명의 전계 발광 표시 장치는, 전계 발광 표시 장치에서 누설 전류의 원인이 되는 층을 서브 화소별로 분리하여 구동 전압을 낮출 수 있으며, 저전압에 구동하는 발광층을 적용할 수 있으므로, 저전압에 구동할 수 있는 표시 장치를 제공할 수 있다.
본 발명의 전계 발광 표시 장치는, p형 도펀트의 농도를 높여도 누설 전류를 방지할 수 있으므로, 소자 특성을 개선할 수 있으며, 수명을 향상시킬 수 있다.
본 발명의 전계 발광 표시 장치는, 분리 유도막의 형성 전후로 제 1 전극의 세정이 이루어질 수 있으므로, 제 1 전극과의 계면을 갖는 p형층간의 접합 특성을 개선할 수 있으므로, 불량을 개선할 수 있으며, 수명을 향상시킬 수 있다.
도 1은 본 발명의 유기 발광 표시 장치를 나타낸 평면도이다.
도 2는 본 발명의 제 1 실시예에 따른 유기 발광 표시 장치를 나타낸 단면도이다.
도 3은 본 발명의 제 1 실시예에 따른 유기 발광 표시 장치의 제조 방법을 나타낸 공정 순서도이다.
도 4a 내지 도 4c는 본 발명의 제 1 실시예에 따른 유기 발광 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
도 5는 본 발명의 제 2 실시예에 따른 유기 발광 표시 장치를 나타낸 단면도이다.
도 6a 내지 도 6c는 본 발명의 제 2 실시예에 따른 유기 발광 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
도 7a 및 도 7b는 비교예의 뱅크와 본 발명의 실시예에 따른 뱅크에 대해 각각 p형층이 형성된 상태를 나타낸 사시도이다.
도 8은 본 발명의 유기 발광 표시 장치에 있어서, p형층 증착 공정을 나타낸 도면이다.
도 9a 및 도 9b는 제 1 실험예에 따른 유기 발광 표시 장치에 있어서, 기판의 중앙 및 외곽부의 p형층 적층 상태를 나타낸 단면도이다.
도 10a 및 도 10b는 제 2 실험예에 따른 유기 발광 표시 장치에 있어서, 기판의 중앙 및 외곽부의 p형층 적층 상태를 나타낸 단면도이다.
도 11a 및 도 11b는 제 3 실험예에 따른 유기 발광 표시 장치에 있어서, 기판의 중앙 및 외곽부의 p형층 적층 상태를 나타낸 단면도이다.
도 12a 및 도 12b는 제 4 실험예에 따른 유기 발광 표시 장치에 있어서, 기판의 중앙 및 외곽부의 p형층 적층 상태를 나타낸 단면도이다.
도 13은 분리 이격된 p형층 형성 후, 정공 수송층의 형성 상태를 나타낸 시뮬레이션 단면도이다.
도 14는 본 발명의 제 1 실시예에 따른 유기 발광 표시 장치에 있어서, 유기 발광 다이오드와 구동 박막 트랜지스터의 연결을 나타낸 단면도이다.
도 15는 본 발명의 제 3 실시예에 따른 유기 발광 표시 장치를 나타낸 단면도이다.
도 16은 본 발명의 제 4 실시예에 따른 유기 발광 표시 장치를 나타낸 단면도이다.
명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 부품 명칭과 상이할 수 있다.
본 발명의 다양한 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도면에 도시된 사항에 한정되는 것은 아니다. 본 명세서 전체에 걸쳐 동일한 도면 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
본 발명의 다양한 실시예에 포함된 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
본 발명의 다양한 실시예를 설명함에 있어, 위치 관계에 대하여 설명하는 경우에, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
본 발명의 다양한 실시예를 설명함에 있어, 시간 관계에 대한 설명하는 경우에, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
본 발명의 다양한 실시예를 설명함에 있어, '제 1~', '제 2~' 등이 다양한 구성 요소를 서술하기 위해서 사용될 수 있지만, 이러한 용어들은 서로 동일 유사한 구성 요소 간에 구별을 하기 위하여 사용될 따름이다. 따라서, 본 명세서에서 '제 1~'로 수식되는 구성 요소는 별도의 언급이 없는 한, 본 발명의 기술적 사상 내에서 '제 2~' 로 수식되는 구성 요소와 동일할 수 있다.
본 발명의 여러 다양한 실시예의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 다양한 실시예가 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
도 1은 본 발명의 유기 발광 표시 장치를 나타낸 평면도이다.
도 1과 같이, 본 발명의 유기 발광 표시 장치는 복수개의 서브 화소(SP)를 갖는 액티브 영역(AA)과 상기 액티브 영역 외측의 비표시 영역(NA)을 갖는 기판(100)과, 상기 액티브 영역(AA) 내에 복수개의 서로 교차하는 제 1 라인(GL) 및 제 2 라인(DL) 및 상기 비표시 영역(NA)의 적어도 일측에 상기 제 1 라인들(GL)과 각각 전기적으로 연결되며, 상기 제 1 라인(GL)들에 게이트 구동 신호를 순차적으로 공급하는 스테이지를 포함하는 내장형 게이트 인 패널부(GIP1, GIP2)를 포함할 수 있다.
복수개의 서브 화소(SP)는 서로 교차하는 제 1 라인(GL) 및 제 2 라인(DL)의 사이에 정의된다.
상기 게이트 인 패널부(GIP1, GIP2)는 기판(100) 내 박막 트랜지스터 형성시 함께 비표시 영역(NA)에 배선과 복수개의 박막 트랜지스터의 접속 형태로 구비되는 것으로, 별도의 구동 칩을 필요로 하지 않을 수 있다.
도 1에는 게이트 인 패널부(GIP1, GIP2)가 액티브 영역 양측에 구비되어 있는 상태를 나타내고 있다. 이러한 듀얼 타입의 게이트 인 패널부(GIP1, GIP2)는 동일한 제 1 라인(GL)에 대해 양측에서 동일한 게이트 구동 신호를 공급할 수 있는 것으로, 단일 게이트 인 패널부(GIP)를 갖는 구조 대비 면적이 큰 기판(100)에서 길게 배치된 제 1 라인(GL)에 로드가 증가하는 것을 저감할 수 있다. 경우에 따라, 듀얼 타입의 게이트 인 패널부(GIP1, GIP2)는 그 중 일측이 기수번째 제 1 라인(GL1, GL3, …)들에 게이트 신호를 공급하고, 타측이 우수번째 제 1 라인(GL2, GL4, ..)들에 게이트 구동 전압을 공급하도록 각각 기수번째, 우수번째 제 1 라인(GL)들에 연결될 수 있다.
도 1의 평면도의 예와 같이, 게이트 구동부는 게이트 인 패널(GIP) 형태의 기판(100)의 내장형(박막 트랜지스터 어레이의 공정 중 함께 형성)으로 형성될 수도 있고, 혹은 별도의 드라이버IC(Integrated Circuit)을 신호전송필름에 탑재한 상태로 마련한 후, 상기 신호전송필름과 기판(100)을 접속시켜 드라이버 IC와의 연결을 꾀할 수도 있다.
본 발명의 유기 발광 표시 장치의 실시예별로 설명한다.
제 1 실시예
도 2는 제 1 실시예에 따른 본 발명의 유기 발광 표시 장치의 단면도를 나타낸 것으로, 인접한 서브 화소들의 경계부를 나타낸 것이다.
도 2와 같이, 본 발명의 제 1 실시예에 따른 유기 발광 표시 장치는 복수개의 서브 화소를 갖는 기판(100)과, 상기 서브 화소들의 경계부에 위치하며, 각 서브 화소의 발광부를 노출하는 뱅크(120)와, 상기 서브 화소마다 구비된 제 1 전극(112)과, 상기 뱅크(120)와 제 1 전극(112) 사이에 위치하여, 상기 발광부에 인접한 뱅크(120)의 하단부가 상기 제 1 전극(120) 상부로부터 수직 이격되도록 유도하는 분리 유도막(161)과, 상기 뱅크(120) 표면과 상기 발광부에 위치하며, 상기 뱅크의 하단부에서 나뉘어진 p형층(131) 및 상기 p형층 상에 적어도 하나의 공통층(132, 143, 150)을 포함할 수 있다.
여기서, '공통층(common layer)'은 적어도 액티브 영역(AA) 내 복수개의 서브 화소들에 구분없이 형성될 수 있는 것이며, 각 공통층은 액티브 영역(AA) 전체에 형성되며, 액티브 영역(AA) 외곽으로 연장되어 비표시 영역(NA)에도 일부 중첩된 연장부를 갖는다.
공통층에는 정공 수송층(132)이나 전자 수송층(143) 외에도 제 1 전극(112)에 대한 대향 전극으로 제 2 전극(150)까지 포함될 수 있다.
그리고, 상술한 층 외에도 정공 수송층(132)과 발광층(141, 142)의 사이에 정공 제어층을, 발광층(141, 142)과 전자 수송층(143)과 전자 제어층을 공통층으로 더 구비할 수 있다.
본 명세서에서 설명하는 뱅크는 발광층이 발광하는 영역, 예를 들면, 발광부를 정의하기 위해 구비되는 패턴으로 형성되지 않은 부위가 발광부일 수 있다. 그리고, 본 발명의 분리 유도막과는 다른 식각비를 갖는 재료로 형성되며, 예를 들면, 폴리 이미드와 같은 유기물로 형성될 수 있으며, 이에 한정되는 것은 아니다. 또한, 예를 들면, 분리 유도막은 이와 상이한 식각비를 갖는 무기물 혹은 다른 절연 재료로 형성될 수 있다.
발광층(141, 142)은 각 서브 화소의 적어도 발광부에 대응하여 구비한다. 발광층(141, 142)은 각 서브 화소에서 발광하는 소정 색상에 대응되어 개구부를 구비한 미세 금속 마스크(FMM: Fine Metal Mask)를 통해 해당 색상의 발광 물질을 증착시켜 형성할 수 있다. 발광층(141, 142)은 정공 수송층(132)과 전자 수송층(143) 사이에 각 서브 화소별로 구분하여 구비할 수 있다. 정공 수송층(132), 전자 수송층(143) 및 제 2 전극(150) 등의 공통층들은 액티브 영역(AA)보다 큰 개구부를 갖는 공통 마스크로 형성하는 것과 달리 발광층(141, 142)은 소정 서브 화소의 발광부에 미세한 개구부를 갖는 미세 금속 마스크로 형성하므로, 서브 화소별 영역 구분할 수 있다.
다른 예로는, 발광층의 구조는 복수 발광층을 적층한 구조로 형성할 수도 있다. 복수 발광층의 적층에 의해 최종적으로 백색의 발광이 가능하도록 할 수도 있고, 또는 해당 서브 화소에서 발광하는 색상의 동일한 발광층을 복수층으로 적층할 수 있다. 각 발광층에서의 최적의 정공 및 전자 결합을 위해 복수 발광층의 적층 구조에서 발광층 사이에는 전하 생성층 혹은 수송층들을 더 포함시킬 수 있다.
상기 p형층(131)은 정공 수송성 물질에 p형 도펀트를 5wt% 이하로 포함할 수 있으므로, p형층일 수 있다. p형층(131)은 정공 주입층의 기능을 할 수 있다. 예를 들면, 제 1 전극(121) 및 제 2 전극(150) 사이에 전류가 인가될 때, 정공이 제 1 전극(112)으로부터 흘러들어올 때, 제 1 전극(112)이 유기층인 p형층(131)과 만나는 계면에서, 계면 저항을 줄이고 정공 주입을 원활히 할 수 있다.
p형층(131)은 도전률이 높은 p형 도펀트를 포함하고 있기 때문에, 공통층의 형상으로 서브 화소들에서 영역 구분없이 형성될 때, 수평 방향으로 누설 전류를 유발할 수 있다. 따라서, 본 발명의 전계 발광 표시 장치에서는 공통층들과 같이, 공통 마스크로 형성하며, 하부에 형성되는 구조를 변경함으로써, 서브 화소별로 분리 및 고립을 구현할 수 있다.
분리 유도막(161)은 p형층(131)의 서브 화소별 분리를 유도할 수 있으며, 뱅크(120) 하측될 수 있다. 분리 유도막(161)은 뱅크(120)와 식각 선택비를 달리한 재료로 형성한다. 여기서, 뱅크(120)은 BCB (BenzoCycloButane), 아크릴계 수지 또는 이미드계 수지와 같은 유기 절연물질로 형성될 수 있고, 분리 유도막(161)은 무기막으로 형성될 수 있다. 분리 유도막(161)은 예를 들어, SiNx, SiOx 및 SiOxNy 중 적어도 어느 하나를 포함할 수 있고, 이들의 단일층 또는 동일한 물질의 복수층 또는 다른 물질의 복수층으로 형성할 수도 있다. 다른 예로는, 분리 유도막(161)과 뱅크(120)를 식각 선택비가 상이한 유기 물질로 형성할 수도 있다. 분리 유도막(161)은 뱅크(120)를 형성한 후에 최초 증착되는 p형층(131)의 영역 분리를 위한 기능 및 전기적이나 광학적인 기능이 없는 층이므로, 얇게 증착되어야 한다. 또한, 뱅크(120)가 갖는 폭보다 작은 폭으로 형성되어야 하므로, 상대적으로 얇은 두께의 형성이 용이하고 유기막과의 식각 선택비가 상이한 무기 절연막으로 형성하는 것이 유리할 수 있다.
분리 유도막(161)은 뱅크(120)의 하단부의 폭보다 작은 폭으로 형성되어, 뱅크(120)의 하단부의 에지보다 내측으로 이격된 지점에 자신의 에지부를 갖는다. 이에 따라, 뱅크(120)와 분리 유도막(161)간의 에지부 형성 위치가 상이하여, 뱅크(120) 하단부가 가 상대적으로 분리 유도막(161)보다 돌출된 부분에서 제 1 전극(112)과 수직으로 이격될 수 있다. 뱅크(120)의 아래에 배치된 분리 유도막(161)이 뱅크(120) 대비 많이 식각되어, 뱅크(120)의 하단부가 노출되는 것을 '언더컷(undercut)'이라고도 한다.
상기 뱅크(120) 하측에 폭 차이를 갖는 분리 유도막(161)을 갖는 상태로 p형층 형성 물질을 증착하게 되면, 뱅크(120)와 제 1 전극(112) 사이 수직 이격이 있는 부위에 상기 p형층(131)의 분리가 발생된다.
각 서브 화소에서 수직 방향에서 차례로 증착된 제 1 전극(112), p형층(131), 정공 수송층(132), 발광층(141, 142), 전자 수송층(143) 및 제 2 전극(150)으로 이루어진 유기 발광 다이오드(OLED)가 구비된다.
본 발명의 제 1 실시예에 따른 유기 발광 표시 장치에 있어서, 상기 p형층(131)의 서브 화소 영역간 분리를 시킨 이유는 도전성이 높은 p형 도펀트를 포함하고 있고, 바로 제 1 전극(112)과 인접하게 배치되어, 있기 때문이다. P형층(131)은 다른 공통층들처럼 각 서브 화소들에서 끊김없이 연결되도록 배치되는데, 도전성이 높은 특성으로 인접한 제 1 전극(112)끼리 측부 누설 전류가 발생할 수 있다. 이를 방지하기 위해, 제 1 전극(112)으로부터 수직 이격을 갖는 뱅크(120)의 상부면에 위치한 p형층(131)과 제 1 전극(112) 상에 배치된 p형층(131)을 상기 뱅크(120)의 하단부에서 서로 분리시킬 수 있다.
상기 p형층(131)에 이어 형성되는 정공 수송층(132)은 서브 영역들에서 구분없이 연속되어 형성될 수 있는데, 정공 수송층(132)은 상대적으로 p형층(131)에 대비하여 순수 정공 수송 물질로만 이루어져 있고, p형층(131)에 대비하여 도전율이 매우 낮기 때문에, 평면적인 연속성을 갖고 형성되더라도 측부로 전류가 흐르는 문제점을 야기하지 않는다. 또한, p형층(131)은 대략 500Å 이하, 예를 들면 100 Å 이하의 얇은 두께로 형성되며, 상기 분리 유도막(161)의 두께를 대략 p형층(131)의 두께의 1/2배 내지 4배로 하여 상기 뱅크(120)가 제 1 전극(112) 상부에서 갖는 수직 이격이 적어도 p형층(131)의 두께보다 크게 할 수 있으므로, 상기 p형층(131)의 증착시 제 1 전극(112) 상에 쌓이더라도 뱅크(120) 상의 p형층(131)과 만나지 않도록 할 수 있다. 예를 들면, 분리 유도막(161)이 갖는 두께(h) 및 상기 뱅크(120)와 분리 유도막(161)의 폭 차이(d)에 따른 p형층(131)의 형성 상태를 실험예의 설명에서 후술한다.
이하, 도면을 참조하여 본 발명의 유기 발광 표시 장치의 제조 방법, 예를 들면, 분리 유도막을 형성하는 내용에 대해 살펴본다.
도 3은 본 발명의 제 1 실시예에 따른 유기 발광 표시 장치의 제조 방법을 나타낸 공정 순서도이며, 도 4a 내지 도 4c는 본 발명의 제 1 실시예에 따른 유기 발광 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
도 3과 같이, 본 발명의 제 1 실시예에 따른 유기 발광 표시 장치에 있어서, 제 1 전극(도 2의 112 참조), 뱅크(120) 및 분리 유도막(161)은 다음의 순서로 제조된다.
먼저, 도 4a와 같이, 기판(100) 상에 제 1 전극 물질(112a) 및 무기 절연막 성분의 분리 유도막 형성 물질(1161a)을 차례로 증착한다(100S, 110S).
이어, 도 4b와 같이, 분리 유도막 형성 물질(1161a) 및 제 1 전극 물질(112a)을 선택적으로 제거하여 각 서브 영역에 상당하여 나누어지도록 하여, 상기 제 1 전극(112)을 형성한다(120S). 이 과정에서 상기 제 1 전극(112)과 동일 또는 유사 폭을 갖도록 제 1 전극(112) 상의 분리 유도막 형성 물질(1161b)이 남겨진다.
이어, 도 4c와 같이, 유기막 성분의 뱅크 물질을 상기 제 1 전극(112) 및 분리 유도막 형성 물질(1161b)이 적층되어 있는 상부에 도포(130S)한 후 이를 선택적으로 제거하여 뱅크(120)를 형성한다(140S). 상기 뱅크 물질은 상기 분리 유도막 형성 물질(1161b)과는 식각 선택비가 상이한 물질이다. 상기 뱅크 물질을 선택적 제거시 분리 유도막 형성 물질(1161b)에 대해 뱅크 물질보다 식각 선택비가 큰 식각액을 이용하여 분리 유도막 형성 물질(1161b)은 식각 과정에서 상기 뱅크(120)의 외측에서 모두 제거되고, 상기 뱅크(120)하단부의 폭보다 안쪽으로 들어오는 분리 유도막(161)이 남겨진다.
이어, 상기 뱅크(120)의 소성을 하여 뱅크(120)를 경화시킨다(150S).
본 발명의 유기 발광 표시 장치의 제조 방법은 뱅크 형성 물질과 분리 유도막 형성 물질간 식각 선택비 차이로 뱅크(120)를 형성하므로, 별도의 마스크 공정 추가 없이 분리 유도막(161)의 형성이 가능하다.
이하, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치를 설명한다.
도 5는 본 발명의 제 2 실시예에 따른 유기 발광 표시 장치를 나타낸 단면도이다.
도 5와 같이, 제 2 실시예에 따른 유기 발광 표시 장치는 분리 유도막(162)이 뱅크(120) 하측에서 서브 화소 영역 사이를 지나도록 하여 형성되며, 나머지 구성 요소들은 제 1 실시예와 동일하다.
도 6a 내지 도 6c는 본 발명의 제 2 실시예에 따른 유기 발광 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
도 5와 같이, 본 발명의 제 2 실시예에 따른 유기 발광 표시 장치에 있어서, 제 1 전극(도 2의 112 참조), 뱅크(120) 및 분리 유도막(162)은 다음의 순서로 제조된다.
먼저, 도 6a와 같이, 기판(100) 상에 제 1 전극 물질(112a)을 증착 한 후 이를 선택적으로 제거하여, 제 1 전극(112)을 형성한다.
이어, 도 6b와 같이, 상기 제 1 전극(112)을 포함한 기판(100) 상에 무기 절연막 성분의 분리 유도막 형성 물질(1162a)을 차례로 증착한다.
이어, 도 6c와 같이, 유기막 성분의 뱅크 물질을 상기 제 1 전극(112) 및 분리 유도막 형성 물질(1162a)이 적층되어 있는 상부에 도포한 후 이를 선택적으로 제거하여 뱅크(120)를 형성한다. 상기 뱅크 물질은 상기 분리 유도막 형성 물질(1162a)과는 식각 선택비가 상이한 물질이다. 상기 뱅크 물질을 선택적 제거시 분리 유도막 형성 물질(1162a)에 대해 뱅크 물질보다 식각 선택비가 큰 식각액을 이용하여 분리 유도막 형성 물질(1162a)은 식각 과정에서 상기 뱅크(120)의 외측에서 모두 제거되고, 상기 뱅크(120)하단부의 폭보다 안쪽으로 들어오는 분리 유도막(162)이 남겨진다. 상기 분리 유도막(162)은 제 1 전극(112)이 형성되지 않은 부분의 기판(100) 상부를 지나며, 상기 뱅크(120)의 하단부 안쪽에 형성되어 뱅크(120)의 하단부의 에지에서 일정한 폭 차를 갖는다.
이어, 상기 뱅크(120)의 소성을 하여 뱅크(120)를 경화시킨다.
이하, 상술한 분리 유도막(161, 162)을 갖는 유기 발광 표시 장치에 대해 실험예를 통해 검토한다. 이하의 실험예에서 뱅크가 갖는 형상은 기판을 반전시킨 상태에서 바라본 것이다. 이는 실제 증착 과정에서 챔버 내에 기판을 상측에 두고, 하측의 도가니와 증착 소스를 위치시킨 상태에서, 도가니에서 가해진 열에 의해 기화된 유기 물질이 기판측으로 달라붙는 방식으로 증착이 이루어짐을 나타낸다.
도 7a 및 도 7b는 비교예의 뱅크와 본 발명의 실시예에 따른 뱅크에 대해 각각 p형층이 형성된 상태를 나타낸 사시도이며, 도 8은 본 발명의 유기 발광 표시 장치에 있어서, p형층 증착 공정을 나타낸 도면이다.
도 7a와 같이, 비교예의 뱅크(20)는 기판(10) 면에 대해 예각을 갖는 테이퍼를 갖고 형성되어, 단면 상으로 관찰하면, 사다리꼴로 나타난다.
이 경우, 기판(10)의 하측에서 p형층 형성 유기 물질을 증착하면 뱅크(20)의 표면과 뱅크(20)가 형성되지 않는 발광부에 고르게 p형층의 유기 물질이 증착되어 유기층(31)이 형성된다.
도 7b와 같이, 본 발명의 유기 발광 표시 장치와 같이, 뱅크(120) 하측에, 뱅크(120)의 작은 폭으로, 뱅크(120)의 안쪽에 분리 유도막(161)을 형성한 후, p형층 형성 물질을 증착시, 상기 뱅크(120)의 표면 및 뱅크(120)가 형성되지 않은 기판(100) 상에는 p형층(131)이 형성되나 분리 유도막(161)의 측부 일부에는 p형층(131)이 형성되지 않음을 확인할 수 있다.
도 8은 본 발명의 실시예에 따른 p형층 증착 공정을 설명하기 위한 도면이다.
도 8과 같이, p형층은 증착 소스(1310)를 기판(100)의 하부에 두고 증착 소스(1310) 내의 유기 물질을 열을 가해 기화시켜 방출구를 통해 기화된 유기 물질 성분이 뱅크(120) 및 뱅크(120)가 위치하지 않는 기판(100) 면에 형성될수 있다.
본 발명의 유기 발광 표시 장치는, 뱅크(120)의 하단부 에지로부터 분리 유도막(161)이 일정 폭(d)으로 들어가 있으며, 뱅크(120) 하단부가 분리 유도막(161)의 높이(h)만큼 기판(100)면으로부터 수직 이격을 갖는다.
이러한 구조에서, p형 물질이 분리 유도막(161)의 높이(h)보다 낮은 두께(t)로 형성시 형성된 p형층(131)은 서브 화소간 분리될 수 있다. 예를 들면, 뱅크(120) 표면에 형성되는 p형층(131)이 기판(100) 상에 증착되는 p형층(131)과 분리될 수 있다.
이하에서는 실험을 통해 분리 유도막(161a, 161b, 161c, 161d)의 높이(h) 및 분리 유도막(161a, 161b, 161c, 161d)의 일측에서 뱅크(120)와의 폭(d) 차이를 변경하며, p형층의 형성 상태를 관찰한다. 각 실험에서 p형층(131)은 타겟 두께의 80Å 으로 형성한 것이다. 기판(100)의 중심(center)보다 가장 자리(edge area)에서 증착 소스(1310)로부터 분사 각도가 더 기울어져 각 실험예에서 뱅크(120) 하측의 분리 유도막(161)에 가깝게 들어오며 p형층(131)도 더 많이 쌓일 수 있다. 기판(100)의 중심과 에지를 모두 나타낸 것으로, 동일 공정에서 복수개의 서브 화소들이 배치되는 기판(100) 전체에서의 증착 상태를 살펴보기 위한 것으로, 서브 화소들의 기판(100)의 중심(Center)의 증착 특성에 가깝고 가장 자리의 증착 특성은 기판(100)의 가장 열악한 부위의 증착 특성에 해당한다.
또한, 뱅크(120)는 각 실험예에서 기판(100) 면에 대해 51°의 측면을 가질 수 있으며, 이에 한정되는 것은 아니다.
도 9a 및 도 9b는 제 1 실험예에 따른 유기 발광 표시 장치에 있어서, 기판의 중앙 및 외곽부의 p형층 적층 상태를 나타낸 단면도이다.
제 1 실험예는, 분리 유도막(161a)의 높이(h)를 100Å 으로 하고, 뱅크(120)의 일측에서 분리 유도막(161a)간의 폭(d) 차이를 100 Å 으로 한 것이다. 이 경우, 기판(100)의 중심에서는 도 9a와 같이, 기판(100)면에 p형층(131a)은 약 69Å 의 두께로 형성되고, 뱅크(120) 상의 p형층(131a)은 약 53Å 의 두께로 형성되었다. 그리고, 뱅크(120)의 에지 하단부에서 각 p형층(131a)까지의 거리 차는 66Å 가 되므로, 기판(100)면의 p형층(131a)과 뱅크(120) 상의 p형층(131a)이 서로 분리 이격됨을 확인할 수 있다. 도 9b와 같이, 제 1 실험예에서 기판(100)의 외곽부에서는 기판(100)의 중심보다 증착 분사 각도가 상대적으로 낮아 분리유도막(161a)과 뱅크(120) 하부 깊숙이 p형층(131)이 들어오는 것을 알 수 있다. 기판(100)면에서는 81Å 의 두께로 중심보다 두껍게 형성되며, 분리 유도막(161a)의 측면 전체에 p형층(131a)이 형성되는 것을 알 수 있다. 분리 유도막(161a)의 측면에서 6Å 의 두께로 p형층(131a)이 증착되는 것을 알 수 있다. 기판(100)면에 쌓인 p형층(131a)과 뱅크(120) 측면의 p형층(131a)은 약 46Å 의 이격을 가져 기판(100)의 외곽부에서도 기판(100)면의 p형층(131a)과 뱅크(120) 상의 p형층(131a)이 서로 분리 이격됨을 확인할 수 있다.
도 10a 및 도 10b는 제 2 실험예에 따른 유기 발광 표시 장치에 있어서, 기판의 중앙 및 외곽부의 p형층 적층 상태를 나타낸 단면도이다.
제 2 실험예는, 분리 유도막(161b)의 높이(h)를 500Å 으로 하고, 뱅크(120)의 일측에서 분리 유도막(161b)간의 폭(d) 차이를 100 Å 으로 한 것이다. 이 경우, 기판(100)의 중심에서는 도 10a와 같이, 기판(100)면에 p형층(131b)은 약 80Å 의 두께로 형성되고, 뱅크(120) 상의 p형층(131b)은 약 50Å 의 두께로 형성되었다. 그리고, 뱅크(120) 에지 하단부에서 각 p형층(131b)의 거리 차는 88Å 가 되어 기판(100)면의 p형층(131b)과 뱅크(120) 상의 p형층(131b)이 서로 분리 이격됨을 확인할 수 있다. 도 10b와 같이, 제 2 실험예에서 기판(100)의 외곽부에서는 기판(100)의 중심보다 증착 분사 각도가 상대적으로 더 낮아 분리유도막(161b)에 근접하게 깊숙이 들어오며 이에 따라 분리 유도막(161b) 측면 전체에 p형층(131b)이 형성된다. 단, 이 경우, 분리 유도막(161b)의 두께가 커 기판(100) 상에 증착된 p형층(131b)의 두께가 약 79Å 수준이고, 이는 제 1 실험예의 외곽부 p형층(131a)의 두께보다 낮다. 분리 유도막(161b)의 측면 p형층(131b) 두께는 20Å 수준인 것을 알 수 있다. 이 경우에도 기판(100)면에 측면 인 p형층(131b)과 뱅크(120) 측면의 p형층(131b)은 약 80Å 의 이격을 가져 기판(100)의 외곽부에서도 기판(100)면의 p형층(131b)과 뱅크(120) 상의 p형층(131b)이 서로 분리 이격됨을 확인할 수 있다.
도 11a 및 도 11b는 제 3 실험예에 따른 유기 발광 표시 장치에 있어서, 기판의 중앙 및 외곽부의 p형층 적층 상태를 나타낸 단면도이다.
제 3 실험예는, 분리 유도막(161c)의 높이(h)를 100Å 으로 하고, 뱅크(120)의 일측에서 분리 유도막(161c)간의 폭(d) 차이를 300 Å 으로 한 것이다. 이 경우, 기판(100)의 중심에서는 도 11a와 같이, 기판(100)면에 p형층(131c)은 약 62Å 의 두께로 형성되고, 뱅크(120) 상의 p형층(131c)은 약 52Å 의 두께로 형성되었다. 그리고, 뱅크(120) 에지 하단부에서 각 p형층(131c)의 거리 차는 67Å 가 되어 기판(100)면의 p형층(131c)과 뱅크(120) 상의 p형층(131c)이 서로 분리 이격됨을 확인할 수 있다. 도 11b와 같이, 제 3 실험예에서 기판(100)의 외곽부에서는 기판(100)의 중심보다 증착 분사 각도가 상대적으로 낮아 분리유도막(161c)에 근접하게 깊숙이 들어오며, 기판(100)면에도 82Å 의 두께로 중심부의 p형층(131c)보다 두껍게 형성되는 것을 알 수 있다. 그러나 분리 유도막(161c)의 측면의 제 1, 제 2 실험예 대비 노출 비중이 적어 분리 유도막(161c)의 측면에 p형층이 형성되지 않는다. 이 경우에도 기판(100)면에 쌓인 p형층(131c)과 뱅크(120) 측면의 p형층(131c)은 약 45Å 의 이격을 가져 기판(100)의 외곽부에서도 기판(100)면의 p형층(131c)과 뱅크(120) 상의 p형층(131c)이 서로 분리 이격됨을 확인할 수 있다.
도 12a 및 도 12b는 제 4 실험예에 따른 유기 발광 표시 장치에 있어서, 기판의 중앙 및 외곽부의 p형층 적층 상태를 나타낸 단면도이다.
제 4 실험예는, 분리 유도막(161d)의 높이(h)를 300Å 으로 하고, 뱅크(120)의 일측에서 분리 유도막(161d)간의 폭(d) 차이를 300 Å 으로 한 것이다. 이 경우, 기판(100)의 중심에서는 도 12a와 같이, 기판(100)면에 p형층(131d)은 약 77Å 의 두께로 형성되고, 뱅크(120) 상의 p형층(131d)은 약 55Å 의 두께로 형성되었다. 그리고, 뱅크(120) 에지 하단부에서 각 p형층(131d)의 거리 차는 270Å 수준이 되어 기판(100)면의 p형층(131d)과 뱅크(120) 상의 p형층(131d)이 서로 분리 이격됨을 확인할 수 있다. 여기서, 기판(100)의 중심부는 분리 유도막(161d) 측면의 일부 두께 약 3Å 로 p형층(131d)이 형성되나 분리 유도막(161d)의 전체 두께의 1/100로 뱅크(120) 상에 형성되는 p형층(161d)과의 연결이 불가능하다. 도 12b와 같이, 제 4 실험예에서 기판(100)의 외곽부에서는 기판(100)의 중심보다 증착 분사 각도가 상대적으로 낮아 분리유도막(161d)에 근접하게 깊숙이 들어오며, 기판(100)면에 p형층(131d)가 80Å 의 두께로 중심부의 p형층(131d)보다 두껍게 형성되는 것을 알 수 있다. 또한 분리 유도막(161d) 측면의 일부 두께가 약 3Å 로 p형층(131d)이 형성된다. 분리 유도막(161d) 측면에서 p형층(131d)이 약 6Å 의 두께로 증착된다. 이 경우에도 기판(100)면에 쌓인 p형층(131a)과 뱅크(120) 측면의 p형층(131d)은 약 258Å 의 이격을 가져 기판(100)의 외곽부에서도 기판(100)면의 p형층(131d)과 뱅크(120) 상의 p형층(131d)이 서로 분리 이격됨을 확인할 수 있다.
위의 실험예들에서 분리 유도막(161a~161d)을 뱅크(120)의 하단 에지보다 안쪽에 형성하고, 분리 유도막(161a~161d)의 두께를 형성하고자 하는 p형층(131a~131d)의 두께보다 두껍게 함으로써, 뱅크(120) 하단부 에지에서 p형층의 분리 이격을 확인하였다. p형층의 두께보다 약 1.2배 이상으로 할 때, 뱅크 하단부에서 p형층 분리가 가능함을 알 수 있다. 분리 유도막(161)은 p형층의 두께보다 약 4배 이하로 한다. 분리 유도막(161)의 p형층(131a~131d)의 두께의 약 4배 이하로 하는 이유는, 이론적으로 분리 유도막(161)을 두껍게 하였을 때, p형층의 분리 이격은 가능할 수 있지만 분리 유도막(161)이 기판(100) 상에 남아있을 때, 광학적이나 전기적인 기능을 갖지 못하기에, 분리 유도막(161)을 일정 두께 이하로 형성하기 위함이다. 분리 유도막(161)의 총 두께는 500Å 이하로 하는 것이 선호되지만 이에 한정되지는 않는다.
한편, 본 발명에서 설명한 기판(100)은 하부의 박막 트랜지스터를 포함한 구성이다. 예를 들면, 박막 트랜지스터를 포함한 유기 발광 표시 장치의 구성은 후술한다.
먼저, 본 발명의 서브 화소별로 분리 이격된 p형층의 형성 이후 형성되는 공통층의 형상을 설명한다.
도 13은 분리 이격된 p형층을 형성한 후, 정공 수송층의 형성 상태를 나타낸 시뮬레이션 단면도이다.
상술한 제 1 실험예와 같이, 분리 유도막(161a)의 높이(h)를 100Å 으로 하고, 뱅크(120)의 일측에서 분리 유도막(161a)간의 폭(d) 차이를 100 Å 으로 한 구조에서, 분리된 p형층 이후의 정공 수송층의 연결을 설명한다.
p형층(131)이 형성된 두께가 기판(100)면에서 상이하여 두께 편차가 있지만, 정공 수송층(132)을 약 150Å 이상의 두께로 하여 형성하였을 때, 뱅크(120) 하단부에서도 상기 정공 수송물질간의 연결이 가능함을 확인하였다.
정공 수송층(132)은 발광층으로의 정공 수송 기능을 위해 p형층(131)의 약 3배 이상 형성한다. 도시된 예에서는 p형층의 타겟 두께를 80Å 으로 하고, 정공 수송층(132)의 타겟 두께를 220Å 하여 형성한 것이다. 뱅크(120)의 하단부에서 분리 유도막(161)이 뱅크(120)와 폭 차이를 갖고 형성되더라도 분리된 p형층(131) 상부의 정공 수송층(132)이 뱅크(120) 하단부 코너, 예를 들면, 기판(100) 평면으로 증착되는 성분과 기판(100) 상부에 위치하는 뱅크(120)의 측면으로 증착되는 성분과의 연결이 이루어짐을 확인할 수 있었다.
이를 통해 p형층(131) 외에 상대적으로 측면 누설 전류를 유발하지 않는 공통층, 일예로서 정공 수송층(132)이 기판(100)의 액티브 영역에 대해 끊김없이 형성될 수 있음을 확인하였다.
도 14는 본 발명의 제 1 실시예에 따른 유기 발광 표시 장치에 있어서, 유기 발광 다이오드와 구동 박막 트랜지스터의 연결을 나타낸 단면도이다.
유기 발광 다이오드(OLED)는 기판(100) 하측에 위치하는 구동 박막 트랜지스터(T2)(130)와 연결된다.
이러한 구동 박막 트랜지스터(T2) 및 유기 발광 다이오드(OLED)의 구동에 필요한 복수개의 박막 트랜지스터를 포함한 기판(100)을 박막 트랜지스터 어레이 기판이라고도 한다.
도 14와 같이, 구동 박막 트랜지스터(130: T2)는 기재(111) 상의 소정 부위에 위치한 게이트 전극(102)과, 상기 게이트 전극(102)을 덮는 게이트 절연막(103)과, 상기 게이트 절연막(103) 상에 상기 게이트 전극(102)과 중첩하여 구비된 반도체층(134)과, 상기 반도체층(134)의 양측과 접속된 소스 전극(136) 및 드레인 전극(138)을 포함한다.
반도체층(134)은 예를 들어, 비정질 실리콘, 폴리 실리콘, 산화물 반도체 등으로 형성할 수 있으며, 서로 다른 종류의 반도체층을 적층시켜 구비할 수도 있다.
상기 반도체층(134)과 소스 전극(136) 및 드레인 전극(138)의 층간에는 층간 절연막(114)이 접속부를 제외하여 구비될 수 있다.
상기 구동 박막 트랜지스터(130: T2)를 덮으며, 무기 보호막(116) 및 평탄화막(118)이 형성되며, 상기 평탄화막(118) 및 무기 보호막(116)을 선택적으로 제거하여 드레인 전극(138)의 소정 부분을 노출하여 유기 발광 다이오드의 제 1 전극(112)과 접속되는 접속 홀이 구비될 수 있다.
도 14의 상기 유기 발광 다이오드(OLED)의 형상은 상술한 도 2의 본 발명의 제 1 실시예에 따른 것으로 설명은 생략한다.
다른 예로는, 구동 박막 트랜지스터(130: T2)와 연결되는 유기 발광 다이오드는 도 5의 본 발명의 제 2 실시예에 따른 구조의 유기 발광 다이오드의 형상을 따를 수도 있다. 예를 들면, 분리 유도막(162)이 인접한 제 1 전극(112)의 사이, 예를 들면, 서브 화소들 사이에 채워질 수 있다. 제 1, 제 2 실시예 모두 동일하게 p형층(131)의 분리 효과를 얻을 수 있다.
도 15는 본 발명의 제 3 실시예에 따른 전계 발광 표시 장치를 나타낸 단면도이다.
도 15은, 도 1의 액티브 영역(AA) 외곽의 게이트 인 패널부(GIP)를 지나는 단면을 나타낸 것이다.
본 발명의 제 3 실시예에 따른 전계 발광 표시 장치는 외곽 영역의 뱅크(220) 하단부에도 뱅크(220) 하단부 에지로부터 안쪽으로 들어간 분리 유도막(261)을 갖는 구조에 의해, 상부 전극, 예를 들면, 제 2 전극의 단락을 방지하기 위해 고려된 것이다.
기판의 외곽 영역, 예를 들면, 비표시 영역(NA)에서는 각각 공통으로 형성되는 정공 수송층, 전자 수송층 및 제 2 전극의 에지부가 배치될 수 있다. 액티브 영역에 있는 유기 발광 다이오드(OLED)에서 차례로 구비되는 공통층인 정공 수송층, 전자 수송층 및 제 2 전극은 각각 액티브 영역 전체와 비표시 영역의 일부를 오픈하는 공통 마스크로 이용하여 해당 유기 물질을 증착하여 형성된다. 비표시 영역(NA)에서 하부 배선과 접속되어 VSS 신호를 인가받는 제 2 전극이 가장 비표시 영역의 외곽으로 돌출되어 형성되고, 제 2 전극과 접속되는 전자 수송층(143)을 제 2 전극(250a)보다 작은 크기로 형성하고, 상기 정공 수송층(132)은 전자 수송층(143)보다 작은 크기로 형성된다. 비표시 영역에서 정공 수송층(132)이 직접 제 2 전극(250a)과 만나는 것을 방지하기 위해 정공 수송층(132)을 형성하는 공통 마스크의 개구부(1320)보다 전자 수송층을 형성하는 공통 마스크의 개구부(1430)를 더 크게 형성할 수 있다. 제 2 전극을 형성하는 공통 마스크의 개구부(1500)는 전자 수송층을 형성하는 공통 마스크의 개구부(1430)보다 크다.
도 15와 같이, 본 발명의 제 3 실시예에 따른 전계 발광 표시 장치는 의해 상부에 증착되는 제 2 전극(250a)의 단락을 방지하기 위해, 뱅크(220)의 측벽을 지나 뱅크(220) 홀 내부로 들어오도록 전자 수송층의 개구부(1430)를 설정할 수 있다.. 여기서, 상기 패드 전극(2420)에 가까운 제 2 전극(250b)이 뱅크(220) 홀 안쪽에서 분리 유도막(261)에 구비에 의해 직접적으로 뱅크 홀 내부의 전극 연결 패턴(212)과 연결되지 않지만, 뱅크(220)의 반대 측부에서, 전자 수송층(143)을 덮으며 형성된 제 2 전극(250a)이 직접적으로 전극 연결 패턴(212)과 접속되어, 제 2 전극(250a)과 패드 전극(2420)과의 전기적 연결이 가능하다. 상기 제 2 전극(250a)은 또한, 전자 수송층(143)을 덮으며 형성되므로, 계면 저항이 큰 정공 수송층과 제 2 전극(250a)간의 접촉을 방지하고 측부에 완만하게 형성된 전자 수송층(143)에 의해 이를 덮으며 안정적으로 제 2 전극(250a)이 증착될 수 있고 전기적 안정성이 강화될 수 있다.
제 2 전극(250a)은 액티브 영역(AA)의 제 1 전극(112)과 동일층의 위치하는 전극 연결 패턴(212, 212a, 213, 214)을 구비하여 상기 제 2 전극(250a)을 접속시키며, 전극 연결 패턴 중 일부(214)는 하측에 위치하는 VSS 신호를 인가하는 소스/드레인 금속 배선(163)과 접속될 수 있다.
게이트 인 패널(GIP)에는 복수개의 게이트 금속 패턴(171)이 서로 이격되어 제 1 라인(GL)과 동일층에 패터닝되며, 복수개의 제 1 소스/드레인 금속 패턴(241)이 서로 이격되어 제 2 라인(DL)과 동일층에 패터닝된다.
제 1 소스/드레인 금속 패턴(241)의 동일층에 비표시 영역의 단부에 제 1 패드 전극(241a)이 구성되고, 제 1 패드 전극(214a)와 접속되도록 상기 제 2소스/드레인 금속 패턴(242, 163)과 동일층에 제 2 패드 전극(242a)이 구성되고, 제 1 전극(112) 및 전극 연결 패턴(214, 213, 212)과 동일층에 제 3 패드 전극(212a)이 삼중으로 접속되어 접지 신호 혹은 VSS 신호가 인가되는 패드 전극(2420)을 이룬다.
본 발명의 제 3 실시예에 따른 유기 발광 표시 장치에서는 비표시 영역에서 뱅크(220) 하단부에 안쪽으로 들어간 분리 유도막(261)을 구비됨으로써 전극 연결 패턴(212)으로부터의 뱅크(220)가 갖는 수직 이격으로 상부에 구성되는 층 중 제 2 전극(250b)의 단락을 방지하기 위해 적어도 비표시 영역 중 전자 수송층(143)을 뱅크 측벽과 접하며 하측의 일부까지 형성되도록 하여, 이어 형성되는 제 2 전극이 완만한 전자 수송층(143)을 지나쳐 뱅크(220) 홀 하측에서 전극 연결 패턴(212)과 안정적으로 만나도록 하며, 동일층에 구비된 전극 연결 패턴(213, 214)를 통해 하부 제 1 소스/드레인 금속 패턴(241)을 통해 제 1 패드 전극(241a)으로 전기적으로 연결시킬 수 있다.
이 경우, 상기 비표시 영역에 구비된 뱅크(220) 홀은 상기 전자 수송층 형성용 공통 마스크의 개구부(1430)와 중첩될 수 있다.
도 16은 본 발명의 제 4 실시예에 따른 유기 발광 표시 장치를 나타낸 단면도이다.
도 16과 같이, 비표시 영역에 위치하는 뱅크(220) 하측에 분리 유도막을 형성하지 않고, 기판의 평탄면에 대해 예각을 갖도록 하여, 제 2 전극(150)이 뱅크(220) 하부 홀에서 끊김없이 형성한 것이다. 예각을 갖는 경우 뱅크(220)의 측부는 정테이퍼일 수 있다.
이 경우, 제 2 전극(150)은 전극 연결 패턴(213)을 통해 뱅크(220)의 주변에서 끊김 없이 연결되어, 패드 전극(2420)까지 최종적으로 연결되어 있기 때문에, 전자 수송층 형성용 공통 마스크의 개구부(2430)는 비표시 영역 내의 뱅크(220)의 위치 여부와 상관없이, 형성될 수 있다. 예를 들면, 뱅크(220) 홀과 전자 수송층(243)을 형성하기 위해 공통 마스크의 개구부(2430)는 도시된 바와 같이, 서로 이격할 수 있으며, 이 경우에도 제 2 전극(150)이 하측의 패드 전극(2420)과 이에 연결되는 VSS 신호를 인가하는 소스/드레인 금속 배선(163)을 통해 안정적으로 VSS 신호를 인가받을 수 있다.
본 발명의 유기 발광 표시 장치는 뱅크 하측에 뱅크의 하단부보다 안쪽으로 들어오는 분리 유도막을 더 구비하여, 상기 분리 유도막에 형상에 의해 제 1 전극과 접하여 형성되는 p형층이 제 1 전극 상에 형성되는 부분과 뱅크 상에 형성되는 부분이 서로 분리되도록 하여, 각 서브 화소별로 p형의 분리를 꾀한 것이다. 이러한 p형층 분리는 분리 유도막을 뱅크 에지보다 안쪽에서 형성하고, 분리 유도막을 p형층 타겟 두께보다 낮은 두께로 하여 얻어질 수 있다.
그리고, 고전도성의 p형층의 물질이 서브 화소별로 분리되도록 함으로써, 누설 전류의 원인이 되는 p형층의 공통 형성을 증착 마스크의 변경없이 가능하다. 즉, 누설 전류 방지로 저휘도 상태에서 인접 화소에서 턴온 구동되는 불량을 방지하여, 시인성을 개선할 수 있다.
또한, 유기 발광 표시 장치에서 누설 전류의 원인이 되는 층의 서브 화소별 분리를 통해 구동 전압을 낮출 수 있으며, 저전압에 구동하는 발광층을 적용할 수 있는 이점이 있다.
p형 도펀트의 농도를 높여도 측부 누설 전류의 문제가 없으며, 소자 특성을 개선하며, 수명을 향상시킬 수 있다. 특히, Vth가 낮지만 수명이 개선이 정공 수송층, 정공 수송 보조층 혹은 발광층 등의 재료 적용이 가능하여 수명을 현저히 개선할 수 있다.
분리 유도막의 형성 전후로 제 1 전극의 세정이 이루어져 제 1 전극과의 계면을 갖는 p형층간의 접합 특성을 개선하고, 또한, 포인트성 불량을 개선하고, 수명을 개선할 수 있다.
본 명세서의 실시예에 따른 본 발명의 유기 발광 표시 장치는 복수개의 서브 화소를 갖는 기판과, 서브 화소들의 경계부에 위치하며, 각 서브 화소의 발광부를 노출하는 뱅크와, 서브 화소마다 구비된 제 1 전극과, 뱅크와 제 1 전극 사이에 위치며, 발광부에 인접한 뱅크의 하단부가 제 1 전극의 상부로부터 수직으로 이격되도록 구현된 분리 유도막과, 뱅크의 상면과 발광부에 위치하며, 뱅크의 하단부에서 나뉘어진 p형층 및 p형층 상에 적어도 하나의 공통층을 포함할 수 있다.
본 명세서의 실시예에 따르면, 공통층은 정공 수송층, 전자 수송층 및 제 2 전극을 포함할 수 있다.
본 명세서의 실시예에 따르면, 정공 수송층과 전자 수송층 사이에 배치되며, 각 서브 화소별로 구분되는 유기 발광층을 더 포함할 수 있다.
본 명세서의 실시예에 따르면, 발광층은 복수층을 포함하며, 복수층의 발광층 사이에 위치하는 전하 생성층을 더 포함할 수 있다.
본 명세서의 실시예에 따르면, 뱅크 상의 p형층은 제 1 전극과 전기적으로 이격될 수 있다.
본 명세서의 실시예에 따르면, p형층은 p형 도펀트를 정공 수송성 물질에 5wt% 이하로 포함할 수 있다.
본 명세서의 실시예에 따르면, 분리 유도막은 무기 절연막일 수 있다.
본 명세서의 실시예에 따르면, 무기 절연막은 SiNx, SiOx 및 SiOxNy 중 적어도 어느 하나를 포함할 수 있다.
본 명세서의 실시예에 따르면, 분리 유도막은 뱅크와 중첩한 영역에서 제 1 전극과 동일한 형상을 가질 수 있다.
본 명세서의 실시예에 따르면, 분리 유도막은 뱅크와 중첩한 영역에서, 인접한 제 1 전극들 사이를 지날 수 있다.
본 명세서의 실시예에 따르면, 기판의 외곽영역에 배치된 비표시 영역을 더 포함하며, 비표시 영역에 있는 뱅크의 오픈 영역으로 들어오도록 뱅크의 적어도 일측부를 덮는 전자 수송층의 연장부를 가질 수 있다.
본 명세서의 실시예에 따르면, 전자 수송층의 연장부는 뱅크의 오픈 영역에서, 제 2 전극과 접속되는 전극 연결 패턴을 더 구비할 수 있다.
본 명세서의 실시예에 따르면, 전극 연결 패턴은 제 1 전극과 동일층에 위치할 수 있다.
본 명세서의 실시예에 따르면, 비표시 영역에서, 전자 수송층의 연장부보다 안쪽에 정공 수송층의 연장부가 위치하며, 정공 수송층의 연장부의 에지는 비표시 영역의 뱅크의 오픈 영역과 중첩하지 않는다.
본 명세서의 실시예에 따르면, 분리 유도막의 두께는 p형층의 두께의 1.2배 내지 4배일 수 있다.
본 명세서의 실시예에 따르면, 분리 유도막은 뱅크의 하단부 에지보다 100
Figure pat00001
이상의 폭으로 안쪽에 배치될 수 있다.
본 명세서에 따른 유기 발광 표시 장치의 제조 방법은 기판 상에 제 1 전극을 형성하는 단계와, 제 1 전극을 포함한 기판 상에 분리 유도막 형성 물질을 형성하는 단계와, 분리 유도막 형성 물질 상에 뱅크 물질을 배치하고, 뱅크 물질을 패터닝하여 뱅크를 형성하는 단계, 분리 유도막 형성 물질이 상기 뱅크 안쪽에서 일부 제거되도록 하여, 분리 유도막을 형성하는 단계를 포함할 수 있다.
본 명세서의 실시예에 따르면, 분리 유도막 형성 물질은 뱅크 물질보다 높은 식각 특성을 가질 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판(박막 트랜지스터 기판) 101: 기재
102: 게이트 전극 110: 층간 절연막
112: 제 1 전극 120: 뱅크
131: p형층 132: 정공 수송층
141, 142: 발광층 143: 전자 수송층
150: 제 2 전극 161, 162: 분리 유도막

Claims (18)

  1. 복수개의 서브 화소를 갖는 기판;
    상기 서브 화소들의 경계부에 위치하며, 각 서브 화소의 발광부를 노출하는 뱅크;
    상기 서브 화소마다 구비된 제 1 전극;
    상기 뱅크와 상기 제 1 전극 사이에 위치하며, 상기 발광부에 인접한 상기 뱅크의 하단부가 상기 제 1 전극의 상부로부터 수직으로 이격되도록 구현된 분리 유도막;
    상기 뱅크의 상면과 상기 발광부에 위치하며, 상기 뱅크의 하단부에서 나뉘어진 p형층; 및
    상기 p형층 상에 적어도 하나의 공통층을 포함하는, 전계 발광 표시 장치.
  2. 제 1항에 있어서,
    상기 공통층은 정공 수송층, 전자 수송층 및 제 2 전극을 포함하는, 전계 발광 표시 장치.
  3. 제 2항에 있어서,
    상기 정공 수송층과 상기 전자 수송층 사이에 배치되며, 상기 각 서브 화소별로 구분되는 유기 발광층을 더 포함하는, 전계 발광 표시 장치.
  4. 제 3항에 있어서,
    상기 발광층은 복수층을 포함하며,
    상기 복수층의 발광층 사이에 배치되는 전하 생성층을 더 포함하는, 전계 발광 표시 장치.
  5. 제 1항에 있어서,
    상기 뱅크 상의 p형층은 상기 제 1 전극과 전기적으로 이격되는, 전계 발광 표시 장치.
  6. 제 1항에 있어서,
    상기 p형층은 p형 도펀트를 정공 수송성 물질에 5wt% 이하로 포함하는, 전계 발광 표시 장치.
  7. 제 1항에 있어서,
    상기 분리 유도막은 무기 절연막으로 구성되는, 전계 발광 표시 장치.
  8. 제 7항에 있어서,
    상기 무기 절연막은 SiNx, SiOx 및 SiOxNy 중 적어도 어느 하나를 포함하는, 전계 발광 표시 장치.
  9. 제 1항에 있어서,
    상기 분리 유도막은 상기 뱅크와 중첩한 영역에서, 상기 제 1 전극과 동일한 형상을 갖는, 전계 발광 표시 장치.
  10. 제 1항에 있어서,
    상기 분리 유도막은 상기 뱅크와 중첩한 영역에서, 인접한 상기 제 1 전극들 사이를 지나는, 전계 발광 표시 장치.
  11. 제 2항에 있어서,
    상기 기판의 외곽 영역에 배치된 비표시 영역을 더 포함하며,
    상기 비표시 영역에 있는 상기 뱅크의 오픈 영역으로 들어오도록 상기 뱅크의 적어도 일측부를 덮는 상기 전자 수송층의 연장부를 갖는, 전계 발광 표시 장치.
  12. 제 11항에 있어서,
    상기 전자 수송층의 연장부는 상기 뱅크의 오픈 영역에서, 상기 제 2 전극과 접속되는 전극 연결 패턴을 더 구비하는, 전계 발광 표시 장치.
  13. 제 12항에 있어서,
    상기 전극 연결 패턴은 상기 제 1 전극과 동일층에 위치한, 전계 발광 표시 장치.
  14. 제 11항에 있어서,
    상기 비표시 영역에서, 상기 전자 수송층의 연장부보다 안쪽에 상기 정공 수송층의 연장부가 위치하며, 상기 정공 수송층의 연장부의 에지는 상기 비표시 영역의 상기 뱅크의 오픈 영역과 중첩하지 않는, 전계 발광 표시 장치.
  15. 제 1항에 있어서,
    상기 분리 유도막의 두께는 상기 p형층의 두께의 1.2배 내지 4배인, 전계 발광 표시 장치.
  16. 제 1항에 있어서,
    상기 분리 유도막은 상기 뱅크의 하단부 에지보다 100Å 이상의 폭으로 안쪽에 배치된, 전계 발광 표시 장치.
  17. 기판 상에 제 1 전극을 형성하는 단계;
    상기 제 1 전극을 포함한 기판 상에 분리 유도막 형성 물질을 형성하는 단계;
    상기 분리 유도막 형성 물질 상에 뱅크 물질을 배치하고, 상기 뱅크 물질을 패터닝하여 뱅크를 형성하는 단계; 및
    상기 분리 유도막 형성 물질이 상기 뱅크 안쪽에서 일부 제거되도록 하여, 분리 유도막을 형성하는 단계를 포함하는, 전계 발광 표시 장치의 제조 방법.
  18. 제 17항에 있어서,
    상기 분리 유도막 형성 물질은 상기 뱅크 물질보다 높은 식각 특성을 갖는, 전계 발광 표시 장치의 제조 방법.
KR1020180174131A 2018-12-31 2018-12-31 전계 발광 표시 장치 및 이의 제조 방법 KR20200082986A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180174131A KR20200082986A (ko) 2018-12-31 2018-12-31 전계 발광 표시 장치 및 이의 제조 방법
US16/721,096 US11201198B2 (en) 2018-12-31 2019-12-19 Electroluminescent display device
CN201911336538.9A CN111384124B (zh) 2018-12-31 2019-12-23 电致发光显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180174131A KR20200082986A (ko) 2018-12-31 2018-12-31 전계 발광 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200082986A true KR20200082986A (ko) 2020-07-08

Family

ID=71124447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180174131A KR20200082986A (ko) 2018-12-31 2018-12-31 전계 발광 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US11201198B2 (ko)
KR (1) KR20200082986A (ko)
CN (1) CN111384124B (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3705264B2 (ja) * 2001-12-18 2005-10-12 セイコーエプソン株式会社 表示装置及び電子機器
KR101310917B1 (ko) * 2008-07-17 2013-09-25 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 제조방법
JP6136578B2 (ja) * 2013-05-29 2017-05-31 ソニー株式会社 表示装置および表示装置の製造方法ならびに電子機器
US9859345B2 (en) * 2014-09-17 2018-01-02 Lg Display Co., Ltd. Organic light emitting display device including a partition wall and method of manufacturing the same
KR102364863B1 (ko) * 2015-03-10 2022-02-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP6861495B2 (ja) * 2016-10-05 2021-04-21 株式会社Ｊｏｌｅｄ 有機ｅｌ素子及びその製造方法
CN108630729A (zh) * 2017-03-24 2018-10-09 上海和辉光电有限公司 一种改善oled像素缺陷的结构及方法
KR102011952B1 (ko) * 2017-11-30 2019-08-19 엘지디스플레이 주식회사 전계발광표시장치와 이의 제조방법
JP6818715B2 (ja) * 2018-04-27 2021-01-20 株式会社Ｊｏｌｅｄ 表示パネル、表示装置、および、表示パネルの製造方法

Also Published As

Publication number Publication date
US20200212144A1 (en) 2020-07-02
CN111384124A (zh) 2020-07-07
US11201198B2 (en) 2021-12-14
CN111384124B (zh) 2024-06-18

Similar Documents

Publication Publication Date Title
US11716877B2 (en) Organic light-emitting display device and method of manufacturing the same
US10431768B2 (en) Organic light-emitting display device including auxiliary electrode
US9748318B2 (en) Auxiliary lines reducing resistance in a cathode of an organic light emitting display device
US10784320B2 (en) Organic light-emitting display device and method of manufacturing the same
US9627457B2 (en) Organic light emitting display device and method of manufacturing the same
KR100852338B1 (ko) 컬러 표시 장치
KR102578834B1 (ko) 유기 발광 표시 장치
TWI624096B (zh) 有機發光顯示裝置及其製造方法
CN100481568C (zh) 有机发光显示器
US11923400B2 (en) Display apparatus
KR20150055919A (ko) 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
KR20090058283A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
US10109690B2 (en) Organic light-emitting panel and organic light-emitting device with optimized bank profile
KR101469477B1 (ko) 유기발광 표시장치 및 그 제조방법
KR20200082986A (ko) 전계 발광 표시 장치 및 이의 제조 방법
KR102515632B1 (ko) 유기 발광 표시 장치
KR20230103721A (ko) 발광 표시 장치
GB2621788A (en) Display panel and display apparatus
KR20100013773A (ko) 유기발광 표시장치 및 그 제조방법
JP2008097927A (ja) 有機ｅｌ表示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal