KR20140110708A - 고주파 반도체용 패키지 및 고주파 반도체 장치 - Google Patents

고주파 반도체용 패키지 및 고주파 반도체 장치 Download PDF

Info

Publication number
KR20140110708A
KR20140110708A KR1020130140787A KR20130140787A KR20140110708A KR 20140110708 A KR20140110708 A KR 20140110708A KR 1020130140787 A KR1020130140787 A KR 1020130140787A KR 20130140787 A KR20130140787 A KR 20130140787A KR 20140110708 A KR20140110708 A KR 20140110708A
Authority
KR
South Korea
Prior art keywords
conductor film
cavity
resin substrate
frequency semiconductor
multilayer wiring
Prior art date
Application number
KR1020130140787A
Other languages
English (en)
Other versions
KR101602537B1 (ko
Inventor
요시유키 이쿠마
마사토시 스즈키
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20140110708A publication Critical patent/KR20140110708A/ko
Application granted granted Critical
Publication of KR101602537B1 publication Critical patent/KR101602537B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H01L2924/16171—Material
    • H01L2924/16172—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H01L2924/16171—Material
    • H01L2924/16176—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Abstract

본 발명의 일 실시예는, 접지부인 금속제 기체, 다층 배선 수지 기판, 제1 내부 도체막, 덮개를 포함하는 고주파 반도체용 패키지를 제공한다. 상기 다층 배선 수지 기판은, 상기 기체의 상면에 설치되어 있으며, 상기 기체의 표면을 노출시키는 제1 캐비티가 내측에 형성된 프레임 형상이다. 상기 제1 내부 도체막은, 상기 다층 배선 수지 기판의 상면 및 상기 제1 캐비티의 내벽면을 형성하는 면을 덮고, 상기 기체와 전기적으로 접속된다. 상기 덮개는, 상기 다층 배선 수지 기판 상에 장착되고, 상기 제1 캐비티를 밀폐하여 덮는다.

Description

고주파 반도체용 패키지 및 고주파 반도체 장치{PACKAGE FOR HIGH-FREQUENCY SEMICONDUCTOR AND HIGH-FREQUENCY SEMICONDUCTOR DEVICE}
<관련 출원>
본 출원은 일본 특허 출원 제2013-045637호(2013년 3월 7일)에 기초한 것으로서, 그 우선권을 주장하며, 그 전체 내용이 본 명세서에서 참조로서 원용된다.
본원에 개시된 실시예는, 일반적으로 고주파 반도체용 패키지 및 고주파 반도체 장치에 관한 것이다.
GaAs나 GaN 등을 주체(主體)로 하는 화합물 반도체를 포함하여 이루어지는 마이크로파용 고주파 반도체 소자는, 통상, 고주파 반도체용 패키지에 수납되어 사용된다. 고주파 반도체용 패키지에는, 고주파 반도체 소자를 외부로부터 고주파적으로 차폐하기 위한 전자 실드 기능, 및 고주파 반도체 소자를 수분 등으로부터 보호하기 위한 기밀 성능을 갖는 것이 요구된다. 또한, 이러한 종류의 고주파 반도체용 패키지에는, 고주파 반도체 소자가 발생하는 열을 효과적으로 방열할 수 있는 방열 성능을 갖는 것도 요구된다.
종래, 일반적인 고주파 반도체용 패키지로서는, 금속과 세라믹을 조합한 구조를 포함하여 이루어지는 것 또는, 세라믹스제의 것이 잘 알려져 있다. 또한, 예를 들어 일본 특허 제3606837호 공보에 소개된 바와 같이, 반도체 소자를 수지 몰드한 것이 잘 알려져 있다. 또한, 일본 특허 공개 제2008-42063호 공보에 소개된 바와 같이, 방열 특성을 높이는 연구를 한 것도 고안되어 있다.
그러나, 일본 특허 제3606837호 공보에 소개된 바와 같은, 고주파 반도체 소자를 수지로 몰드한 반도체용 패키지는, 전자 실드 성능이 떨어지는 점이나, 수지의 전기적 특성 및 수분 등에 대한 투과성의 점에서 많은 과제를 가져, 고주파 반도체 소자의 성능 및 신뢰성이 보증되기 어렵다.
이에 반하여, 금속과 세라믹을 조합한 구조를 포함하여 이루어지는 반도체용 패키지는, 세라믹을 사용하고 있기 때문에 고가가 된다. 또한, 이 반도체 패키지는 대부분의 경우, 방열체인 금속제 히트 스프레더를, 예를 들어 은 등으로 2차적으로 접착함으로써 형성되기 때문에, 금속제 히트 스프레더의 접착 위치 정밀도에 문제가 있으며, 또한, 이 공정이 있기 때문에 제조 비용이 고비용이 된다는 문제가 있다.
또한, 세라믹스제 혹은 수지제의 반도체 패키지로 방열 특성을 확보하기 위해서는, 반도체 소자의 하면으로부터 반도체 패키지 외부로 열을 방출시키기 위하여, 예를 들어 세라믹스 혹은 수지에 고밀도로 스루홀 혹은 비아홀을 형성할 필요가 있다. 고밀도로 스루홀 혹은 비아홀을 형성하는 것만으로 원하는 방열 특성을 만족하지 않는 경우, 방열 특성을 더 높이기 위하여, 일본 특허 공개 제2008-42063호 공보에 소개된 바와 같은 반도체 소자의 상면에 방열용 전극을 설치하는 구조를 채용하는 등의 고안이 필요하게 된다. 그러나, 이와 같은 고안에서는 충분한 방열성이 만족되지 않는다. 이와 같이, 세라믹스제 혹은 수지제의 반도체 패키지는 탑재 가능한 반도체 소자의 발열량에 제한이 있다.
도 1은 실시예에 관한 고주파 반도체 장치의 개략 구성을, 덮개를 생략한 상태로 도시하는 사시도이다.
도 2는 도 1에 도시하는 고주파 반도체 장치의 단면 구조를 도시하는 도면이다.
도 3은 다층 배선 수지 기판의 구조를 개략적으로 도시하는 도면이다.
도 4는 기체(基體)에 설치되는 접속 단자의 구조를, 고주파 반도체용 패키지를 이면측으로부터 본 상태로 도시하는 도면이다.
도 5는 각각 프린트 배선 기판에 표면 실장된 고주파 반도체 장치의 주요부를 확대하여 도시하는 도면이며, (a)는 실시예를 개략적으로 도시하는 도면이고, (b)는 실시예를 사용하지 않는 예를 개략적으로 도시하는 도면이다.
도 6은 다른 실시예에 관한 고주파 반도체 장치의 개략 구성을 도시하는 단면도이다.
본 발명의 일 실시예는, 접지부인 금속제 기체, 다층 배선 수지 기판, 제1 내부 도체막, 덮개를 포함하는 고주파 반도체용 패키지를 제공한다. 상기 다층 배선 수지 기판은, 상기 기체의 상면에 설치되어 있고, 상기 기체의 표면을 노출시키는 제1 캐비티가 내측에 형성된 프레임 형상이다. 상기 제1 내부 도체막은, 상기 다층 배선 수지 기판의 상면 및 상기 제1 캐비티의 내벽면을 형성하는 면을 덮는다. 그리고, 상기 제1 내부 도체막은, 상기 기체와 전기적으로 접속된다. 상기 덮개는, 상기 다층 배선 수지 기판 상에 장착되고, 상기 제1 캐비티를 밀폐하여 덮는다.
본 발명의 일 실시예는, 접지부인 금속제 기체, 다층 배선 수지 기판, 제1 내부 도체막, 고주파 반도체 소자, 덮개를 포함하는 고주파 반도체 장치를 제공한다. 상기 다층 배선 수지 기판은, 상기 기체의 상면에 설치되어 있고, 상기 기체의 표면을 노출시키는 제1 캐비티가 내측에 형성된 프레임 형상이다. 상기 제1 내부 도체막은, 상기 다층 배선 수지 기판의 상면 및 상기 제1 캐비티의 내벽면을 덮고, 상기 기체와 전기적으로 접속된다. 상기 고주파 반도체 소자는, 상기 제1 캐비티 내에 배치되고, 상기 다층 배선 수지 기판과 전기적으로 접속된다. 상기 덮개는, 상기 다층 배선 수지 기판 상에 장착되고, 상기 제1 캐비티를 밀폐하여 덮는다.
이하에, 실시예에 관한 고주파 반도체용 패키지 및 고주파 반도체 장치에 대하여, 도면을 사용하여 상세하게 설명한다.
도 1은 실시예에 관한 고주파 반도체 장치의 개략 구성을 도시하는 사시도이다. 단, 도 1에 있어서는, 고주파 반도체용 패키지(1)를 구성하는 덮개를 생략하고, 이 고주파 반도체용 패키지(1)의 내측 구조를 알 수 있도록 도시하고 있다. 또한, 도 2는 도 1에 도시하는 고주파 반도체 장치의 A-A선을 따르는 단면도이다. 또한, A-A선은, 도 1에 있어서 프레임체(6)의 상면을 따르는 선이다.
이 고주파 반도체 장치는, 고주파 반도체용 패키지(1)의 내부에 고주파 반도체 소자(10)가 실장된 것이다.
고주파 반도체용 패키지(1)는 금속제 기체(2) 및 프레임 형상의 다층 배선 수지 기판(3)을 구비한다.
기체(2)는 대략 사각형의 판 형상의 금속이며, 예를 들어 100㎛ 정도의 두께를 갖는 두꺼운 구리박을 포함하여 이루어진다. 기체(2)는, 고주파 반도체용 패키지(1)의 기준 전위를 규정하는 접지(GND)부로서 기능함과 함께, 고주파 반도체 소자(10)의 방열체로서도 기능한다. 기체(2)는 반드시 구리박일 필요는 없으며, 예를 들어 구리와 몰리브덴의 복합 재료, 구리와 텅스텐의 복합 재료, 구리 및 몰리브덴이 라미네이트된 금속, CIC(구리와 인버 합금이 라미네이트된 금속), 알루미늄, 알루미늄 실리콘 합금, 알루미늄과 실리콘 카바이드의 복합 재료 등의 금속을 포함하여 이루어지는 것이어도 된다.
다층 배선 수지 기판(3)은, 기체(2) 상면의 외주연부를 따라 프레임 형상으로 설치되어 있으며, 예를 들어 수백㎛ 정도의 두께를 갖는다. 이 다층 배선 수지 기판(3)은, 그 내측 중앙부에 기체(두꺼운 구리박)(2)의 표면을 노출시킴으로써 제1 캐비티(공간)(4)를 형성한다. 제1 캐비티(4)의 내부에 고주파 반도체 소자(10)가 수용되고, 예를 들어 금선(Au) 등을 포함하여 이루어지는 본딩 와이어(11)에 의해 전기적으로 접속됨으로써, 고주파 반도체 장치가 구성된다.
제1 캐비티(4)는, 예를 들어 다층 배선 수지 기판(3)의 중앙 영역에 대하여 레이저 가공 또는 기계 가공을 실시하여, 기체(2)의 상면을 노출시킴으로써 형성된다. 또한, 제1 캐비티(4)의 깊이(높이)를, 고주파 반도체 소자(10)를 패키징 가능한 깊이(높이)로서 확보하기 위해서는, 예를 들어 다층 배선 수지 기판(3)의 층수를 증감시키면 된다.
도 3은 다층 배선 수지 기판(3)의 구조를 개략적으로 도시하는 도면이다. 도 3에 도시한 바와 같이, 다층 배선 수지 기판(3)은, 복수매의 수지제 코어(3b)가 가열 경화성 수지(프리프레그)(3c)를 개재하여 적층된 것이다.
각각의 수지제 코어(3b)의 양면에는, 소정의 배선 패턴을 형성한, 예를 들어 얇은 구리박(3a)을 포함하여 이루어지는 도체층이 형성되어 있다. 그리고, 얇은 구리박(3a)끼리는 다층 배선 수지 기판(3)에 형성되는 스루홀(3d)(도 2)에 의해, 필요에 따라 전기적으로 접속된다. 마찬가지로, 얇은 구리박(3a)과 기체(두꺼운 구리박)(2) 모두 다층 배선 수지 기판(3)에 형성되는 스루홀(3d)(도 2)에 의해, 필요에 따라 전기적으로 접속된다.
스루홀(3d)은, 고주파 반도체 소자(10)에서 사용하는 주파수의 파장에 대하여 충분히 짧은 피치로 형성된다. 이들 스루홀(3d)은 수지 등으로 구멍을 메운 후, 다층 배선 수지 기판(3)의 상면 및 기체(2)의 이면에 노출되는 스루홀 단부에 구리 커버 도금을 실시함으로써 형성된다. 이에 의해, 다층 배선 수지 기판(3)의 상면은 평탄해지고, 후술하는 바와 같이, 고주파 반도체 패키지(1)의 2단 구조의 오목부의 내측면의 대략 전체를 금속을 포함하여 이루어지는 도체막(7)으로 용이하게 덮을 수 있다.
도 1에 도시한 바와 같이, 다층 배선 수지 기판(3)의 상면에는, 이 기판(3)과, 고주파 반도체 소자(10)의 전극 단자(도시하지 않음)를 접속하기 위한 복수의 고주파 신호용 내부 전극(5a), 및 복수의 전원ㆍ제어 신호용 내부 전극(5b)이 각각 형성되어 있다. 이들 내부 전극(5a, 5b)은, 다층 배선 수지 기판(3)의 상면에서, 제1 캐비티(4)를 둘러싸도록 배치된다.
고주파 신호용 내부 전극(5a)은, 다층 배선 수지 기판(3)을 개재하여, 기체(두꺼운 구리박)(2)의 테두리부에, 기체(2)와 절연되도록 형성된 고주파 신호용 외부 접속 단자(2a)에 접속된다. 또한, 전원ㆍ제어 신호용 내부 전극(5b)은, 다층 배선 수지 기판(3)을 개재하여, 기체(두꺼운 구리박)(2)의 테두리부에, 기체(2)와 절연되도록 형성된 전원ㆍ제어 신호용 외부 접속 단자(2b)에 접속되어 있다. 이들 내부 전극(5a, 5b)의 각각에는 본딩에 적합한 표면 처리(도금)가 실시되어 있다. 그리고, 내부 전극(5a, 5b)과, 고주파 반도체 소자(10)의 신호 단자(10a, 10b)는, 예를 들어 금선(Au) 등을 포함하여 이루어지는 본딩 와이어(11)에 의해 전기적으로 접속된다. 또한, 상술한 고주파 신호용 외부 접속 단자(2a)는, 고주파 반도체 소자(10)에 제공되는 고주파 신호가 입출력되는 단자(2a)이며, 상술한 전원ㆍ제어 신호용 외부 접속 단자(2b)는, 고주파 반도체 소자(10)에 제공되는 전원이나 제어 신호가 입력되는 단자이다.
또한, 다층 배선 수지 기판(3)의 상면에는, 이 다층 배선 수지 기판(3)의 주연부를 따라, 모든 내부 전극(5a, 5b)을 둘러싸도록 수지제 프레임체(6)가 설치되어 있다. 프레임체(6)는, 그 내측 중앙부에 제2 캐비티(공간)(12)를 형성한다. 제2 캐비티(12)는 제1 캐비티(4)와 일체로 되어, 고주파 신호용 내부 전극(5a) 및 전원ㆍ제어 신호용 내부 전극(5b)과, 고주파 반도체 소자(10)를 접속하는 배선(예를 들어 본딩 와이어(11))을 보호하는 역할을 한다. 또한, 제2 캐비티(12)는, 프레임체(6) 상에 덮개(9)(도 2)가 형성되었을 때, 고주파 반도체 소자(10)와 덮개(9) 사이에 소정의 공간을 형성하는 역할을 한다. 따라서, 고주파 반도체용 패키지(1)의 내측에는, 수용한 고주파 반도체 소자(10)를 고주파 반도체용 패키지(1)에 전기적으로 접속하기 위하여, 2단 구조의 오목부(한쪽 오목부는 다층 배선 수지 기판(3)으로 둘러싸인 제1 캐비티(4)이고, 다른쪽 오목부는 프레임체(6)로 둘러싸인 제2 캐비티(12)임)가 형성되어 있다.
프레임체(6)의 상면 및 제2 캐비티(12)를 둘러싸는 내벽면, 나아가 다층 배선 수지 기판(3)의 상면 및 제1 캐비티(4)를 둘러싸는 내벽면은, 고주파 신호용 내부 전극(5a) 및 전원ㆍ제어 신호용 내부 전극(5b)을 제외하고, 제1 내부 도체막(7)으로 가능한 한 덮여져 있다. 이 제1 내부 도체막(7)은, 예를 들어 두께가 10 내지 50㎛의 구리(Cu)를 포함하여 이루어진다. 여기에서 「가능한 한」이란, 고주파 신호용 내부 전극(5a) 및 전원ㆍ제어 신호용 내부 전극(5b)을 제1 내부 도체막(7)으로부터 분리시키고, 이들 내부 전극(5a, 5b)을 제1 내부 도체막(7)으로부터 섬 형상으로 독립시키기 위한 미소 폭의 절연 영역(기판 수지 노출 영역)(8)을, 각 내부 전극(5a, 5b)의 주위에 각각 형성하는 것을 의미한다. 따라서, 제1 내부 도체막(7)은, 내부 전극(5a, 5b) 및 미소한 절연 영역(기판 수지 노출 영역)(8)을 제외하고, 고주파 반도체용 패키지(1)의 2단 구조의 오목부의 내측면의 대략 전체에 설치되어 있다.
도 2에 도시한 바와 같이, 프레임체(6)의 상단부면에는 덮개(9)가 장착된다. 덮개(9)는 2단 구조의 오목부를 밀폐하도록 고주파 반도체용 패키지(1)의 상면을 덮는다. 덮개(9)에 의한 고주파 반도체용 패키지(1)의 밀폐는, 고주파 반도체 소자(10)를 수용한 제1 캐비티(4)를 포함하는 내부 공간에, 예를 들어 질소(N) 등의 불활성 가스를 봉입하여 행해지는 것이 바람직하다. 또한, 덮개(9)는, 예를 들어 외주 혹은 내면에 제2 내부 도체막(9b)을 부착한 수지판(9a)을 포함하여 이루어진다. 덮개(9)가 프레임체(6)의 상단부면에 장착되었을 때, 덮개(9)의 제2 내부 도체막(9b)은 프레임체(6)의 상단부면의 제1 내부 도체막(7)과 도통한다. 또한, 덮개(9)는 금속판이어도 되며, 이러한 덮개(9)가 프레임체(6)의 상단부면에 장착되었을 때, 덮개(9) 자체가 프레임체(6)의 상단부면의 제1 내부 도체막(7)과 도통한다.
도 4는 기체(2)에 설치되는 접속 단자의 구조를, 고주파 반도체용 패키지를 이면측으로부터 본 상태로 도시하는 도면이다. 이하에, 도 4를 참조하여, 기체(두꺼운 구리박)(2)의 테두리부에 형성된 고주파 신호용 외부 접속 단자(2a)에 대하여 설명한다. 이 접속 단자(2a)는 기체(두꺼운 구리박)(2)의 테두리부를 따라 설치된다. 구체적으로는, 예를 들어 접속 단자(2a)는, 기체(2)가 되는 판 형상의 금속체의 일부를 U자 형상으로 에칭 제거하는 등으로 하여 기체(2)로부터 분리시키고, 고주파 반도체용 패키지(1)의 측부에 노출된 섬 형상의 도체부로서 형성된다.
고주파 반도체용 패키지(1)의 측부(단부)에 노출되어 설치된 고주파 신호용 외부 접속 단자(2a)에는, 그 측부 단부면으로부터 다층 배선 수지 기판(3)의 측부 단부면에 걸쳐 제1 홈(2c)이 형성되어 있다. 그리고, 이 제1 홈(2c) 내에는, 제1 측면 도체막(2d)이 설치되어 있다. 도 1에 도시한 바와 같이, 이러한 제1 홈(2c) 및 제1 측면 도체막(2d)은, 모든 외부 접속 단자(2a, 2b)에 있어서 마찬가지로 설치되어 있다. 제1 홈(2c)은 프레임체(6)에는 형성되지 않으며, 제1 홈(2c) 내의 제1 측면 도체막(2d)은 제1 내부 도체막(7)과는 절연되어 있다.
또한, 고주파 반도체용 패키지(1)의 측부에는, 기체(2)의 측부 단부면으로부터 프레임체(6)의 측부 단부면에 걸쳐 제2 측면 도체막(2d')이 내부에 설치된 제2 홈(2c')이 복수개 형성된다. 제2 홈(2c')은 기체(2)의 측면으로부터 프레임체(6)의 측면에 걸쳐 형성되어 있으며, 제2 홈(2c') 내의 제2 측면 도체막(2d')은 제1 내부 도체막(7)과 전기적으로 접속된다. 따라서, 기체(2)와 제1 내부 도체막(7)은, 제2 홈(2c') 내의 제2 측면 도체막(2d')에 의해 전기적으로 접속된다.
도 5는 각각 프린트 배선 기판에 표면 실장된 고주파 반도체 장치의 주요부를 확대하여 도시하는 도면이다. 도 5의 (a)는 제1, 제2 홈(2c, 2c')이 형성된 고주파 반도체 패키지를 갖는 고주파 반도체 장치의 주요부를 확대하여 도시하는 도면이고, 도 5의 (b)는 제1, 제2 홈이 형성되지 않는 고주파 반도체 패키지를 갖는 고주파 반도체 장치의 주요부를 확대하여 도시하는 도면이다.
도 5의 (a)에 도시한 바와 같이, 고주파 반도체 장치는, 예를 들어 고주파 신호용 외부 접속 단자(2a)가, 땜납(13)을 통하여 프린트 배선 기판(14)의 도체부인 배선(15)에 접속됨으로써, 프린트 배선 기판(14)에 표면 실장된다. 이 때, 땜납(13)을, 고주파 신호용 외부 접속 단자(2a)에 접함과 함께, 제1 홈(2c) 내의 제1 측면 도체막(2d)에 접하도록 형성할 수 있다. 이렇게 고주파 반도체 장치와 땜납(13)이 접하는 면적을 크게 함으로써, 땜납(13)과 프린트 배선 기판(14)의 배선(15)과의 접촉 면적도 크게 할 수 있다. 따라서, 고주파 신호용 외부 접속 단자(2a)와 프린트 배선 기판(14)의 배선(15)이 기계적으로 견고하게 결합된다. 또한, 도시는 생략하였지만, 마찬가지로 고주파 반도체 장치에 제2 홈(2c')을 형성하고, 이 홈(2c') 내에 제2 측면 도체막(2d')을 설치함으로써, 기체(2)와 프린트 배선 기판(14)의 배선을, 땜납(13)을 통하여 기계적으로 견고하게 결합시킬 수 있다. 즉, 고주파 반도체 장치에 제1, 제2 홈(2c, 2c')을 형성함과 함께, 이들 홈(2c, 2c') 내에 각각 제1, 제2 측면 도체막(2d, 2d')을 형성함으로써, 고주파 반도체 장치의 프린트 배선 기판(14)에 대한 실장 신뢰성을 높일 수 있다.
이에 반하여, 도 5의 (b)에 도시한 바와 같이, 홈이 형성되지 않는 고주파 반도체 장치가 프린트 배선 기판(14)에 표면 실장되는 경우, 고주파 반도체 장치의 고주파 신호용 외부 접속 단자(102a)가, 땜납(103)을 통하여 프린트 배선 기판(14)의 배선(15)에 접속된다. 이 때, 땜납(103)과 고주파 신호용 외부 접속 단자(102a)의 접촉 면적은, 도 5의 (a)에 도시하는 경우와 비교하여 작다. 따라서, 땜납(103)과 프린트 배선 기판(14)의 배선(15)과의 접촉 면적도, 도 5의 (a)에 도시하는 경우와 비교하여 작다. 따라서, 홈이 형성되지 않는 고주파 반도체 장치의 프린트 배선 기판(14)에 대한 실장 신뢰성은, 홈(2c, 2c')을 갖는 고주파 반도체 장치의 실장 신뢰성과 비교하여 낮아진다.
이상에 설명한 바와 같이, 제1, 제2 홈(2c, 2c') 내의 제1, 제2 측면 도체막(2d, 2d')은, 고주파 반도체 장치의 프린트 배선 기판(14)에 대한 기계적인 결합을 견고하게 하여, 실장 신뢰성을 높이는 역할을 한다.
이상에 설명한 실시예에 관한 고주파 반도체용 패키지(1) 및 고주파 반도체 장치는, 기체(2)가 프린트 배선 기판(14)(도 5)의 접지 배선에 접촉하도록 하여, 상술한 바와 같이 프린트 배선 기판(14)에 표면 실장됨으로써 접지된다. 여기서, 기체(2)는 제2 홈(2c') 내의 제2 측면 도체막(2d')을 통하여 패키지(1) 내부의 제1 내부 도체막(7)에 전기적으로 접속된다. 또한, 제1 내부 도체막(7)은, 덮개(9)의 제2 내부 도체막(9b)에 전기적으로 접속된다. 따라서, 기체(2)를 접지시킴으로써 패키지(1)의 내부 공간은 접지 전위로 둘러싸이고, 고주파적으로 차폐된다. 그 결과, 고주파 반도체 소자(10)로부터의 마이크로파의 누출, 혹은 외부로부터의 노이즈 등이 고주파 반도체 소자(10)에 끼치는 영향을 방지하는 것이 가능하게 된다.
또한, 실시예에 관한 고주파 반도체용 패키지(1) 및 고주파 반도체 장치는, 기체(2)가 프린트 배선 기판(14)(도 5)의 접지 배선에 접촉하도록 하여, 상술한 바와 같이 프린트 배선 기판에 표면 실장됨으로써, 프린트 배선 기판(14)에 열적으로 결합된다. 그 결과, 제1 캐비티(4) 내에 실장된 고주파 반도체 소자(10)의 방열은, 열전도율이 높은 기체(2)를 통하여 행해지기 때문에, 고주파 반도체용 패키지(1)의 방열 특성을 충분히 확보할 수 있다.
또한, 실시예에 관한 고주파 반도체용 패키지(1) 및 고주파 반도체 장치는, 패키지(1)의 내부 공간(제1, 제2 캐비티(4, 12))이 제1, 제2 내부 도체막(7, 9b)으로 둘러싸이기 때문에, 고주파 반도체 소자(10)를 수분 등으로부터 보호하기 위한 기밀성ㆍ수밀성을 충분히 확보할 수 있고, 고주파 반도체 소자(10)의 성능을 충분히 발휘할 수 있음과 함께 수명ㆍ신뢰성을 충분히 보증할 수 있다. 또한, 패키지(1)의 내부 공간(제1, 제2 캐비티(4, 12))이 제1, 제2 내부막(7, 9b)으로 둘러싸이기 때문에, 다층 배선 수지 기판(3) 및 프레임체(6)로부터 발생하는 가스 등이 패키지(1)의 내부 공간(제1, 제2 캐비티(4, 12))에 침입하는 것을 방지할 수 있어, 고주파 반도체 소자(10)를 수지가 발생하는 가스 등으로부터 효과적으로 보호하는 것이 가능하게 된다.
이러한 이점들 외에, 실시예에 관한 고주파 반도체용 패키지(1) 및 고주파 반도체 장치에 따르면, 종래부터 패키지 소재로서 사용되고 있던 고가의 세라믹이 아니라, 다층 배선 수지 기판(3)을 주체로 하는 수지재를 사용하여 고주파 반도체용 패키지(1)가 실현된다. 그 결과, 고주파 반도체용 패키지(1) 및 고주파 반도체 장치를 저렴하게 할 수 있는 등의 실용적 이점도 있다.
본 발명의 소정의 실시예를 설명하였지만, 이들 실시예는 단지 예로서 제시된 것으로 발명의 범위를 제한하고자 하는 것은 아니다. 실제로, 본 명세서에 기재된 신규의 실시예는 다양한 다른 형태로 구현될 수 있다. 또한, 본 발명의 사상으로부터 일탈하지 않는 범위 내에서, 본 명세서에 기재된 실시예의 형태에 있어서 각종 생략, 치환 및 변경을 행할 수 있다. 첨부하는 청구범위 및 그 균등물은, 본 발명의 범위 및 사상 내에 들어가는 이러한 형태 또는 수정을 포함시키기 위한 것이다.
예를 들어, 도 1 및 도 2에 있어서, 다층 배선 수지 기판(3)의 주연부를 따라 설치되는 프레임체(6)는, 그 재료로서 수지에 의해 형성하였지만, 수지 대신에 구리 등의 금속에 의해 형성하여도 된다. 즉, 구리제 기체(2) 상에 다층 배선 수지 기판(3)을 설치하고, 그 주연부를 따라 구리제 프레임체(6)를 설치한 구성으로 하여도 된다.
동일하게, 도 1 및 도 2에 도시한 판 형상의 덮개(9) 대신에, 도 6에 도시한 바와 같은, 오목부(19c)가 형성된 수지판(19a)의 내표면에 제2 내부 도체막(19b)을 형성한 덮개(19), 혹은 오목부가 형성된 금속제 덮개(19)를 사용하는 것도 가능하다. 이 경우, 프레임체(6)을 생략한, 소위 인터포저 구조의 고주파 반도체용 패키지로서 실현하면 된다. 이 고주파 반도체용 패키지의 제2 캐비티는 오목부(19c)에 의해 형성된다. 또한, 이 경우, 덮개(19)는 일체 구조로 하여도 되고, 링 형상의 덮개와 평판 형상의 덮개를 조합한 구조로 하여도 된다.
또한, 상기 실시예의 설명에 있어서는, 프린트 배선 기판에 대한 표면 실장 타입의 고주파 반도체용 패키지(1) 및 고주파 반도체 장치를 예로 들어 설명하였지만, 고주파 반도체용 패키지(1)와 프린트 배선 기판의 배선을 본딩 와이어나 금박ㆍ구리박 등을 사용하여 접속하는, 소위 드롭인 타입의 것에도 마찬가지로 적용 가능하다.

Claims (20)

  1. 고주파 반도체용 패키지로서,
    접지부인 금속제 기체와,
    상기 기체의 상면에 설치되고, 상기 기체의 표면을 노출시키는 제1 캐비티가 내측에 형성된 프레임 형상의 다층 배선 수지 기판과,
    상기 다층 배선 수지 기판의 상면 및 상기 제1 캐비티의 내벽면을 덮고, 상기 기체와 전기적으로 접속된 제1 내부 도체막과,
    상기 다층 배선 수지 기판 상에 장착되고, 상기 제1 캐비티를 밀폐하여 덮는 덮개를 포함하는, 고주파 반도체용 패키지.
  2. 제1항에 있어서, 상기 다층 배선 수지 기판은, 복수의 수지층을 개재하여 복수의 도체층을 적층한 것인, 고주파 반도체용 패키지.
  3. 제1항에 있어서, 상기 다층 배선 수지 기판은, 그 상면에 형성된 내부 전극, 및 이 내부 전극과 상기 기체와 절연되도록 형성된 외부 접속 단자를 전기적으로 접속하는 스루홀을 갖는, 고주파 반도체용 패키지.
  4. 제3항에 있어서,
    상기 외부 접속 단자의 측면으로부터 상기 다층 배선 수지 기판의 측면에 걸쳐 형성된 제1 홈과,
    상기 제1 홈 내에 설치된 제1 측면 도체막을 더 구비하며,
    상기 제1 측면 도체막은 상기 제1 도체막과 절연되도록 설치되는, 고주파 반도체용 패키지.
  5. 제4항에 있어서,
    상기 덮개는 내측면을 제2 내부 도체막으로 덮은 수지체이고,
    상기 덮개는, 상기 제2 내부 도체막이, 상기 제1 내부 도체막에 접촉하도록 상기 다층 배선 수지 기판 상에 장착되는, 고주파 반도체용 패키지.
  6. 제4항에 있어서, 상기 제1 캐비티 내에는 불활성 가스가 봉입되어 있는, 고주파 반도체용 패키지.
  7. 제1항에 있어서,
    상기 다층 수지 기판의 상면에 설치되고, 상기 제1 캐비티를 노출시키는 제2 캐비티가 내측에 형성된 프레임체를 더 구비하며,
    상기 제1 내부 도체막은 또한, 상기 프레임체의 상면 및 상기 제2 캐비티의 내벽면을 형성하는 면을 덮고,
    상기 덮개는, 상기 다층 수지 기판 상에 상기 프레임체를 개재하여 장착되고, 상기 제1 캐비티 및 상기 제2 캐비티를 밀폐하여 덮는, 고주파 반도체용 패키지.
  8. 제7항에 있어서,
    상기 외부 접속 단자의 측면으로부터 상기 다층 배선 수지 기판의 측면에 걸쳐 형성된 제1 홈과,
    상기 제1 홈 내에 설치된 제1 측면 도체막과,
    상기 기체의 측면으로부터 상기 프레임체의 측면에 걸쳐 형성된 제2 홈과,
    상기 제2 홈 내에 설치된 제2 측면 도체막을 더 구비하며,
    상기 제1 측면 도체막은, 상기 제1 내부 도체막과 절연되도록 설치되고,
    상기 제2 측면 도체막은, 상기 기체와 상기 제1 내부 도체막을 전기적으로 접속하도록 설치되는, 고주파 반도체용 패키지.
  9. 제8항에 있어서,
    상기 덮개는 내측면을 제2 내부 도체막으로 덮은 수지체이고,
    상기 덮개는, 상기 제2 내부 도체막이, 상기 제1 내부 도체막에 접촉하도록 상기 다층 배선 수지 기판 상에 장착되는, 고주파 반도체용 패키지.
  10. 제9항에 있어서, 상기 제1 캐비티 및 상기 제2 캐비티 내에는 불활성 가스가 봉입되어 있는, 고주파 반도체용 패키지.
  11. 고주파 반도체 장치로서,
    접지부인 금속제 기체와,
    상기 기체의 상면에 설치되고, 상기 기체의 표면을 노출시키는 제1 캐비티가 내측에 형성된 프레임 형상의 다층 배선 수지 기판과,
    상기 다층 배선 수지 기판의 상면 및 상기 제1 캐비티의 내벽면을 덮고, 상기 기체와 전기적으로 접속된 제1 내부 도체막과,
    상기 제1 캐비티 내에 배치되고, 상기 다층 배선 수지 기판과 전기적으로 접속된 고주파 반도체 소자와,
    상기 다층 배선 수지 기판 상에 장착되고, 상기 제1 캐비티를 밀폐하여 덮는 덮개를 포함하는, 고주파 반도체 장치.
  12. 제11항에 있어서,
    상기 고주파 반도체 소자는 화합물 반도체를 포함하여 이루어지고,
    상기 다층 수지 기판은 복수의 수지층을 개재하여 복수의 도체층을 적층한 것인, 고주파 반도체 장치.
  13. 제11항에 있어서,
    상기 다층 배선 수지 기판은, 그 상면에 형성된 내부 전극, 및 이 내부 전극과 상기 기체와 절연되도록 형성된 외부 접속 단자를 전기적으로 접속하는 스루홀을 가지며,
    상기 고주파 반도체 소자는, 그 하면이 상기 기체에 접속됨과 함께, 상기 고주파 반도체 소자의 신호 단자는 상기 내부 전극과 전기적으로 접속되는, 고주파 반도체 장치.
  14. 제13항에 있어서,
    상기 외부 접속 단자의 측면으로부터 상기 다층 배선 수지 기판의 측면에 걸쳐 형성된 제1 홈과,
    상기 제1 홈 내에 설치된 제1 측면 도체막을 더 구비하며,
    상기 제1 측면 도체막은 상기 제1 도체막과 절연되도록 설치되는, 고주파 반도체 장치.
  15. 제14항에 있어서, 상기 덮개는 내측면을 제2 내부 도체막으로 덮은 수지체이고,
    상기 덮개는, 상기 제2 내부 도체막이, 상기 제1 내부 도체막에 접촉하도록 상기 다층 배선 수지 기판 상에 장착되는, 고주파 반도체 장치.
  16. 제14항에 있어서, 상기 제1 캐비티 내에는 불활성 가스가 봉입되어 있는, 고주파 반도체 장치.
  17. 제11항에 있어서, 상기 다층 수지 기판의 상면에 설치되고, 상기 제1 캐비티를 노출시키는 제2 캐비티가 내측에 형성된 수지제 프레임체를 더 구비하며,
    상기 제1 내부 도체막은 또한, 상기 프레임체의 상면 및 상기 제2 캐비티의 내벽면을 형성하는 면을 덮고,
    상기 덮개는, 상기 다층 수지 기판 상에 상기 프레임체를 개재하여 장착되고, 상기 제1 캐비티 및 상기 제2 캐비티를 밀폐하여 덮는, 고주파 반도체 장치.
  18. 제17항에 있어서,
    상기 외부 접속 단자의 측면으로부터 상기 다층 배선 수지 기판의 측면에 걸쳐 형성된 제1 홈과,
    상기 제1 홈 내에 설치된 제1 측면 도체막과,
    상기 기체의 측면으로부터 상기 프레임체의 측면에 걸쳐 형성된 제2 홈과,
    상기 제2 홈 내에 설치된 제2 측면 도체막을 더 구비하며,
    상기 제1 측면 도체막은, 상기 제1 내부 도체막과 절연되도록 설치되고,
    상기 제2 측면 도체막은, 상기 기체와 상기 제1 내부 도체막을 전기적으로 접속하도록 설치되는, 고주파 반도체 장치.
  19. 제18항에 있어서,
    상기 덮개는 내측면을 제2 내부 도체막으로 덮은 수지체이고,
    상기 덮개는, 상기 제2 내부 도체막이, 상기 제1 내부 도체막에 접촉하도록 상기 다층 배선 수지 기판 상에 장착되는, 고주파 반도체 장치.
  20. 제19항에 있어서, 상기 제1 캐비티 및 상기 제2 캐비티 내에는 불활성 가스가 봉입되어 있는, 고주파 반도체 장치.
KR1020130140787A 2013-03-07 2013-11-19 고주파 반도체용 패키지 및 고주파 반도체 장치 KR101602537B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-045637 2013-03-07
JP2013045637A JP5851439B2 (ja) 2013-03-07 2013-03-07 高周波半導体用パッケージ

Publications (2)

Publication Number Publication Date
KR20140110708A true KR20140110708A (ko) 2014-09-17
KR101602537B1 KR101602537B1 (ko) 2016-03-10

Family

ID=49679414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130140787A KR101602537B1 (ko) 2013-03-07 2013-11-19 고주파 반도체용 패키지 및 고주파 반도체 장치

Country Status (4)

Country Link
US (1) US9177881B2 (ko)
EP (1) EP2787530B1 (ko)
JP (1) JP5851439B2 (ko)
KR (1) KR101602537B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102269398B1 (ko) * 2020-12-30 2021-06-28 하병호 도전성 차폐층이 다층으로 적층된 pcb를 절연 베이스로 활용한 검사소켓

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP2013243340A (ja) * 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP5767268B2 (ja) * 2013-04-02 2015-08-19 太陽誘電株式会社 回路モジュール及びその製造方法
JP2015038920A (ja) * 2013-08-19 2015-02-26 ソニー株式会社 撮像装置および電子機器
US9731959B2 (en) * 2014-09-25 2017-08-15 Analog Devices, Inc. Integrated device packages having a MEMS die sealed in a cavity by a processor die and method of manufacturing the same
KR20160036945A (ko) * 2014-09-26 2016-04-05 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 전자부품 패키지
US9533878B2 (en) 2014-12-11 2017-01-03 Analog Devices, Inc. Low stress compact device packages
JP6373779B2 (ja) * 2015-03-12 2018-08-15 株式会社東芝 高周波半導体装置
US10062620B1 (en) * 2017-04-13 2018-08-28 Nanya Technology Corporation Housing assembly and memory device
WO2019055436A1 (en) * 2017-09-12 2019-03-21 Knowles Cazenovia, Inc. VERTICAL BATTERY OF SWITCHED FILTERS
US10319654B1 (en) * 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
JP6440917B1 (ja) * 2018-04-12 2018-12-19 三菱電機株式会社 半導体装置
US11296005B2 (en) 2019-09-24 2022-04-05 Analog Devices, Inc. Integrated device package including thermally conductive element and method of manufacturing same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042582A1 (en) * 2001-09-06 2003-03-06 Crane Stanford W. Semiconductor package
JP2006332508A (ja) * 2005-05-30 2006-12-07 Kyocera Corp 配線基板および電子装置
JP4056500B2 (ja) * 2004-06-28 2008-03-05 三菱電機株式会社 伝送線路基板および半導体パッケージ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243412A (ja) * 1992-02-28 1993-09-21 Sumitomo Special Metals Co Ltd 半導体パッケージ
JPH07307420A (ja) * 1994-05-12 1995-11-21 Shinko Electric Ind Co Ltd 半導体装置
JP3301896B2 (ja) * 1995-09-07 2002-07-15 新光電気工業株式会社 チップキャリア用基板及びその製造方法
JP3638173B2 (ja) * 1996-03-27 2005-04-13 本田技研工業株式会社 マイクロ波回路用パッケージ
JPH10242377A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 高周波電力増幅器モジュール
JP2950290B2 (ja) * 1997-06-27 1999-09-20 日本電気株式会社 高周波集積回路装置およびその製造方法
JP3181887B2 (ja) * 1999-03-01 2001-07-03 日本特殊陶業株式会社 連結セラミック配線基板、その製造方法及びセラミック配線基板の製造方法
JP3500335B2 (ja) * 1999-09-17 2004-02-23 株式会社東芝 高周波回路装置
JP2002368561A (ja) * 2001-06-04 2002-12-20 Hitachi Ltd 導波管ｍｍｉｃモジュール
JP3606837B2 (ja) 2001-12-19 2005-01-05 株式会社三井ハイテック リードフレームおよびこれを用いた半導体装置
JP3734807B2 (ja) * 2003-05-19 2006-01-11 Ｔｄｋ株式会社 電子部品モジュール
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
JP4404684B2 (ja) * 2004-04-27 2010-01-27 京セラ株式会社 配線基板
JP2008042063A (ja) 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042582A1 (en) * 2001-09-06 2003-03-06 Crane Stanford W. Semiconductor package
JP4056500B2 (ja) * 2004-06-28 2008-03-05 三菱電機株式会社 伝送線路基板および半導体パッケージ
JP2006332508A (ja) * 2005-05-30 2006-12-07 Kyocera Corp 配線基板および電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102269398B1 (ko) * 2020-12-30 2021-06-28 하병호 도전성 차폐층이 다층으로 적층된 pcb를 절연 베이스로 활용한 검사소켓

Also Published As

Publication number Publication date
KR101602537B1 (ko) 2016-03-10
US9177881B2 (en) 2015-11-03
US20140252569A1 (en) 2014-09-11
JP5851439B2 (ja) 2016-02-03
EP2787530A1 (en) 2014-10-08
JP2014175409A (ja) 2014-09-22
EP2787530B1 (en) 2018-08-08

Similar Documents

Publication Publication Date Title
KR101602537B1 (ko) 고주파 반도체용 패키지 및 고주파 반도체 장치
CN110036469B (zh) 高频模块
US10849257B2 (en) Module
JP5527785B1 (ja) 回路モジュール及び回路モジュールの製造方法
CN111771276B (zh) 高频模块
JP2015053298A (ja) 回路モジュール
US20190274212A1 (en) High frequency module
JP2015057804A (ja) 回路モジュール
JP2005251889A (ja) 立体的電子回路装置
WO2018168591A1 (ja) モジュール
WO2017043621A1 (ja) 高周波モジュール
JP6180646B1 (ja) 半導体パッケージ、及びモジュール
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
JP7320923B2 (ja) モジュール
KR102117477B1 (ko) 반도체 패키지 및 반도체 패키지의 제조방법
CN110476245B (zh) 模块
JP2007095956A (ja) 電子部品収納用パッケージ
JP7130958B2 (ja) モジュール
JP7162725B2 (ja) 半導体装置
JP7124214B2 (ja) レーザ装置およびレーザ装置の製造方法
KR20150076816A (ko) 전자 부품 모듈
JP7237609B2 (ja) 電子部品用パッケージおよび電子装置
JPH05114776A (ja) ベアチツプｌｓｉの実装構造
JP2008187144A (ja) 回路装置およびその製造方法
JP2677213B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee