KR20140060536A - 결정화 방법들 - Google Patents
결정화 방법들 Download PDFInfo
- Publication number
- KR20140060536A KR20140060536A KR1020147007164A KR20147007164A KR20140060536A KR 20140060536 A KR20140060536 A KR 20140060536A KR 1020147007164 A KR1020147007164 A KR 1020147007164A KR 20147007164 A KR20147007164 A KR 20147007164A KR 20140060536 A KR20140060536 A KR 20140060536A
- Authority
- KR
- South Korea
- Prior art keywords
- energy
- substrate
- processing
- region
- processing region
- Prior art date
Links
- 238000002425 crystallisation Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 238000012545 processing Methods 0.000 claims abstract description 70
- 239000013078 crystal Substances 0.000 claims abstract description 53
- 230000008569 process Effects 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 230000008025 crystallization Effects 0.000 claims abstract description 18
- 230000000750 progressive effect Effects 0.000 claims abstract description 5
- 238000012546 transfer Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 31
- 238000007710 freezing Methods 0.000 claims description 21
- 230000008014 freezing Effects 0.000 claims description 21
- 238000002844 melting Methods 0.000 claims description 16
- 230000008018 melting Effects 0.000 claims description 16
- 239000000155 melt Substances 0.000 claims description 8
- 239000007787 solid Substances 0.000 claims description 8
- 238000001816 cooling Methods 0.000 claims description 5
- 239000002360 explosive Substances 0.000 claims description 5
- 230000006911 nucleation Effects 0.000 claims description 5
- 238000010899 nucleation Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 3
- 230000001902 propagating effect Effects 0.000 claims 1
- 230000009466 transformation Effects 0.000 claims 1
- 238000010309 melting process Methods 0.000 abstract description 2
- 239000012768 molten material Substances 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 239000012071 phase Substances 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 230000003287 optical effect Effects 0.000 description 7
- 239000007788 liquid Substances 0.000 description 6
- 230000008521 reorganization Effects 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000001953 recrystallisation Methods 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000002178 crystalline material Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000011343 solid material Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- SKJCKYVIQGBWTN-UHFFFAOYSA-N (4-hydroxyphenyl) methanesulfonate Chemical compound CS(=O)(=O)OC1=CC=C(O)C=C1 SKJCKYVIQGBWTN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000011067 equilibration Methods 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052602 gypsum Inorganic materials 0.000 description 1
- 239000010440 gypsum Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- -1 indium nitrides Chemical class 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
기판 내에 대 결정(large crystal)들을 형성하기 위해, 소 결정(small crystal)들을 갖는 반도체 층, 또는 비정질 반도체 층을 갖는 기판을 처리하는 방법들 및 장치들이 기술된다. 기판의 처리 영역(treatment area)이 식별되고 상기 처리 영역에 펄스형 에너지(pulsed energy)를 전달하는 점진적인 용융 프로세스(progressive melting process)를 사용하여 용융된다. 처리 영역은 이후 이 영역에 펄스형 에너지를 전달하는 점진적인 결정화 프로세스를 사용하여 재결정화된다. 점진적인 결정화 프로세스 동안에 전달되는 펄스형 에너지는, 용융된 재료들이 동결됨에 따라 소 결정들을 대 결정들로 변환하기 위해 선택된다.
Description
본원에 기술되는 실시예들은 반도체 디바이스들의 제조에 관한 것이다. 보다 구체적으로, 본원에 기술되는 실시예들은 에너지, 메모리, 로직, 또는 광전(photonic) 디바이스들을 위한 결정질 반도체 층들을 형성하는 것에 관한 것이다.
결정질 반도체 재료들은 로직, 메모리, 에너지, 및 광전 디바이스들에서의 다수의 응용들을 위해 점점 더 많이 사용되고 있다. 일반적으로 말하면, 미세결정질(microcrystalline) 및 단결정질(monocrystalline) 재료들과 같은 대-입자(large-grain) 결정질 재료들은 더 작은-입자(smaller-grain) 재료들 또는 비정질(amorphous) 재료들보다 낮은 광학적, 열적, 및 전기적 비저항(resistivity)을 가진다. 비정질 재료들은 전형적으로 대응하는 결정질 재료들보다 낮은 온도들에서 용융되고, 전형적으로 더 낮은 전기 전도성을 가지며, 그리고 전형적으로 광학적 투과성 및 흡수성이 더 낮다.
에피택시, 어닐링, 및 증착의 다양한 형태들을 포함하여, 많은 방법들이 결정질 디바이스들을 제작하는 데에 흔히 사용된다. 이 프로세스들 모두에서 공통되는 테마(common theme)는 시간이다. 더 느린 프로세스들은, 제 위치들로부터 이동되거나 증착되는 원자들이 고체 매트릭스(solid matrix) 내에서 최저의 에너지 포지션들을 찾을 수 있게 허용한다.
전기 디바이스들의 크기가 계속해서 축소됨에 따라, 결정질 반도체들의 바람직한 전기적 특성들은 더욱 매력적인 것이 되고 있다. 특히, 무어의 법칙(Moore's Law)의 미래의 진행은 대-규모(large-scale) 결정화 및 재결정화(recrystallization)로부터 이익을 얻는 플래시 메모리 및 DRAM과 같은 수직으로 집적된 모놀리식 3D 디바이스들의 개발을 드라이브하고 있다. 더욱이, 전도성 컴포넌트들의 치수가 축소됨에 따라, 제조업자들에게는 이 컴포넌트들의 비저항이 쟁점이 되고 있으며, 이 전도성 컴포넌트들을 구성하는 금속들 및 합금들의 결정 구조가 활발한 연구 영역이 되고 있다. 따라서, 반도체 프로세싱에서 사용되는 재료들을 결정화하는 대량(high-volume)의, 비용-효과적인(cost-effective) 방법들에 대한 필요성이 본 기술 분야에 존재한다.
본원에 기술되는 실시예들은, 기판 내에 대 결정(large crystal)들을 형성하기 위해, 소 결정(small crystal)들을 갖는 반도체 층, 또는 비정질 반도체 층을 갖는 기판을 처리하는 방법들을 제공한다. 기판의 처리 영역(treatment area)이 식별되고 상기 처리 영역에 펄스형 에너지(pulsed energy)를 전달하는 점진적인 용융 프로세스(progressive melting process)를 사용하여 용융된다. 처리 영역은 이후 이 영역에 펄스형 에너지를 전달하는 점진적인 결정화 프로세스를 사용하여 재결정화된다. 점진적인 결정화 프로세스 동안에 전달되는 펄스형 에너지는, 용융된 재료들이 동결됨에 따라 소 결정들을 대 결정들로 변환하기 위해 선택된다.
본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
도 1은 적어도 일 실시예에 따른 방법을 요약하는 흐름도이다.
도 2는 적어도 일 실시예에 따른 장치의 개략적인 도면이다.
이해를 용이하게 하기 위해, 도면들에서 공통되는 동일한 요소들을 표시하기 위해 가능한 한 동일한 참조번호들이 사용되었다. 일 실시예에 개시된 요소들이 구체적인 언급없이 다른 실시예들에 유리하게 이용될 수 있음이 고려된다.
도 1은 적어도 일 실시예에 따른 방법을 요약하는 흐름도이다.
도 2는 적어도 일 실시예에 따른 장치의 개략적인 도면이다.
이해를 용이하게 하기 위해, 도면들에서 공통되는 동일한 요소들을 표시하기 위해 가능한 한 동일한 참조번호들이 사용되었다. 일 실시예에 개시된 요소들이 구체적인 언급없이 다른 실시예들에 유리하게 이용될 수 있음이 고려된다.
도 1은 적어도 일 실시예에 따른 방법(100)을 요약하는 흐름도이다. 도 1의 방법들은 반도체 재료의 결정도(crystallinity) 또는 결정 입자 크기(crystal grain size)를 증가시키기 위해 사용될 수 있다. 본원에 기술되는 방법들이 사용될 수 있는 반도체 재료들은, 실리콘 및 게르마늄과 같은 원소 반도체(elemental semiconductor)들, 원소 반도체들의 조합물들, 이를 테면, 실리콘-게르마늄의 다양한 포뮬레이션들(SixGey), 및 그룹 III/V 반도체들 및 그룹 II/VI 반도체들과 같은 화합물 반도체(compound semiconductor)들을 포함한다. 본원에 기술되는 방법들로부터 이익을 얻을 수 있는 화합물 반도체들의 예시들은, CIGS 재료들, 갈륨 아세나이드, 인듐 갈륨 아세나이드, 인화 인듐, 안티몬화 인듐, 인듐 알루미늄 갈륨 아세나이드, 인화 갈륨, 텔루르화 아연, 갈륨/알루미늄/인듐 질화물들, 실리콘 카바이드, 및 다른 유사한 조합물들을 포함하지만, 이들로 제한되는 것은 아니다.
위에 언급된 재료들 중 임의의 재료의 기판이, 펄스형 레이저 에너지, 또는 플래쉬 램프 또는 전자 빔 에너지와 같은 펄스형 에너지의 다른 타입들을 기판에 전달하도록 동작가능한 에너지 디바이스 내에 배치된다. 단계(102)에서, 기판이 펄스형 에너지에 노출되어 기판의 제1 처리 영역을 용융시킨다. 몇몇 경우들에서 레이저 에너지의 단일 펄스가 충분할 수 있지만, 다른 경우들에는 두 개 또는 그 초과의 펄스들이 전달될 수 있다. 처리 영역을 용융시키기 위해 단일 펄스가 사용되는 경우들에, 처리 영역의 급속한 가열로부터의 열적 스트레스(thermal stress)들을 감소시키기 위해, 기판의 대기 온도(ambient temperature)가 증가될 수 있다. 상승된 대기는 전형적으로 약 500℃ 미만인데, 이를 테면 약 400℃ 미만, 예를 들어 약 100℃ 내지 약 400℃이다. 몇몇 실시예들에서, 대기 온도는 상온(room temperature) 또는 그 미만일 수 있다.
처리 영역을 용융시키기 위해, 펄스형 레이저 에너지의 특징들, 이를 테면 플루엔스(fluence) 및 지속기간이 선택된다. 전형적으로, 처리 영역을 용융시키기 위해 전달되는 에너지 함량(energy content)은 기판 표면을 삭마(ablate)할 에너지 양의 바로 아래이다. 일 실시예에서, 약 31 nsec의 지속기간에 의해 분리되는, 주파수-배가(frequency-doubled) Nd:YAG 레이저로부터의 532 nm 레이저 광의 두 개의 펄스들(각 펄스는 약 0.45 J/㎠의 플루엔스 및 약 26 nsec의 지속기간을 가짐)이 실리콘 기판의 일부분을 용융시키기 위해 사용될 수 있다. 몇몇 경우들에서, 펄스 트레인(pulse train)이 처리 영역을 용융시키기 위해 사용될 수 있다.
단계(104)에서, 처리 영역의 적어도 일부분이 재고형화(resolidify)되어 대 결정 부분 및 소 결정 부분을 형성한다. 재고형화는 용융 상(melt phase)과 결정질 시드(seed) 사이의 접촉에 의해 개시될 수 있다. 결정질 시드 근처의 온도가 액체 재료의 동결점(freezing point) 근처로 떨어짐에 따라, 3 차원으로 명료화 (articulate)되는 표면으로서 동결 프론트(freeze front)가 처리 영역을 통해 전파하기 시작한다. 동결 프론트가 전파하는 레이트는 전형적으로 약 10-30 m/sec인데, 이 레이트는 용융 상으로부터 기판의 벌크 내로의 열 제거 레이트에 의해 제한되며, 따라서 이 레이트는 기판을 더 낮은 대기 온도로 유지함으로써 향상된다.
기판이 가장 유익하게 유지되는 대기 온도는 프로세싱되는 재료에 의존한다. 본원에 기술되는 많은 온도들은 실리콘, 도핑된 실리콘, 및 주로 실리콘인 합금들과 관련되지만, 다른 온도들이 다른 재료들과 관련될 것임이 이해되어야 한다. 예를 들어, 구리 및 게르마늄은 실리콘 보다 낮은 유사한 용융점들을 가지고, 그리고 갈륨을 함유하는 화합물 반도체들은 실리콘보다 급격히 낮은 용융점들을 가질 수 있다. 한편, 실리콘 카바이드는 실리콘보다 높은 용융점을 가진다. 더욱이, 상이한 재료들은 냉각 레이트들에 영향을 주는 상이한 열 전도성들 및 열적 열용량(thermal heat capacities)들, 또는 비열용량(specific heat capacity)들을 가진다. 예를 들어, 갈륨 아세나이드는 상대적으로 불량한 열 전도체(poor thermal conductor)이고, 따라서 갈륨 아세나이드를 결정화하기 위해서는 갈륨 아세나이드의 용융점에 비하여 더 낮은 온도의 대기가 유익할 수 있다. 따라서, 몇몇 실시예들에서는, 상온 기판 대기들, 또는 상온 미만의 대기들이 요구될 수 있는 반면, 다른 실시예들에서는 더 높은 온도의 대기들이 유용할 수 있다.
동결 프로세스는 전형적으로 결정 형성 프로세스보다 빠르게 진행하며, 차이(disparity)는 용융상(melt phase)과 고체상(solid phase) 사이의 큰 온도차에 의해 강화된다. 동결 프론트가 전진(progress)함에 따라, 시드 재료로부터 제1 거리까지 대 결정 영역이 성장(develop)하고, 시드 재료로부터 제1 거리보다 먼 제2 거리까지 소 결정 영역이 성장한다. 대부분의 종래 기술 프로세스들에서, 용융상으로부터의 열 제거 레이트를 감소시키기 위해 기판을 상승된 대기 온도에서 유지함으로써 용융상과 고체상 사이의 온도차가 관리된다. 본 발명자들은, 동결 프론트 및 소 결정 영역에 적절한 양의 에너지를 전달하도록 선택된 지속기간 및 에너지 함량을 갖는 에너지의 펄스들을 전달함으로써, 소 결정 영역과 용융상 사이의 온도차가, 우선적으로는 소 결정 영역들을 가열함으로써 감소될 수 있고, 그리고 결정화 및 동결의 레이트들이 더 가까이 매치(match)될 수 있음을 발견하였다. 적절한 특성들을 갖는 에너지 펄스를 동결 프론트에 전달함으로써, 사실상 어떤 대기 기판 온도에서도 빠르게 대 결정 재결정화를 수행하는 것이 가능하다.
단계(106)에서, 레이저 펄스가 처리 영역으로 전달된다. 동결 제어 펄스일 수 있는 레이저 펄스가 소 결정 영역을 용융시키거나, 또는 레이저 펄스가 우선적으로 소 결정 영역의 온도를, 예를 들어, 용융상 온도의 약 10℃ 내에서, 용융상의 온도에 근접한 온도로 상승시킬 수 있다. 레이저 펄스는 단계(104)의 재고형화 동안에 성장된 소 결정 영역의 질량에 근거하여 선택된 에너지 함량 및 지속기간을 가진다. 기판으로의 전력 전달이 가장 효율적이도록 지속기간이 선택된다. 유효 구역(efficient zone)을 넘는 전력 전달은 결과적으로 기판으로부터의 실질적인 전력의 반사(reflection) 및/또는 기판의 손상을 초래한다.
레이저 펄스에 의해 전달되는 에너지 함량은 소 결정 영역의 온도를 용융 온도 근처의 온도로 증가시키도록 선택된다. 소 결정 영역, 또는 소 결정 영역의 일부분이 용융되거나 거의 용융되도록, 온도는 용융 온도 바로 위 또는 바로 아래일 수 있다. 레이저 펄스의 에너지 함량은 소 결정 영역의 요구되는 부분(fraction)을 용융시키면서 한편으로 나머지 소 결정 영역을 대 결정들로 변환하기 위한 에너지를 제공하도록 선택될 수 있다. 대기 기판 온도에 의존하여, 소 결정 영역은, 액체 영역에 근처에서의 거의 용융 온도로부터 액체 영역으로부터 멀리에서의 더 낮은 온도로, 온도 구배(temperature gradient)를 가질 것이다. 몇몇 실시예들에서, 소 결정 영역의 온도는 레이저 펄스의 전달 전에 액체 영역으로부터 멀리 있는 지점들에서 약 200℃ 미만일 수 있다. 각각의 펄스를 사용하여 전달할 에너지 함량의 결정은 일반적으로 기판의 흡수 특성들, 및 이 특성들이 온도 및 상(phase)에 따라 어떻게 변하는지를 설명(account for)할 것이다.
단계(108)에서, 용융 영역이 다시 재고형화되고, 제2 레이저 펄스(제2 레이저 펄스는 또한 동결 제어 펄스일 수 있음)가 제2 재고형화 동안에 성장된 소 결정 영역으로 전달된다. 이 점진적인 결정화 프로세스는 요구되는 영역이 대 입자 결정들로 재결정화될 때까지 임의의 횟수로 반복될 수 있다. 제2 동결 제어 펄스의 에너지 함량은 제1 동결 제어 펄스의 에너지 함량과 상이할 수 있고, 후속적인 동결 제어 펄스들은, 각 사이클에서 처리될 소 결정들의 질량에 따라, 제1 동결 제어 펄스 또는 제2 동결 제어 펄스와는 상이한 에너지 함량을 가질 수 있다.
단계(110)에서, 제1 처리 영역과는 상이한 후속적인 처리 영역이 식별되고 타게팅되며, 용융 및 제어된 재고형화 프로세스가 반복된다. 전체 기판이 결정질 고체 재료로 프로세싱될 때까지 처리 영역이 연달아 식별되고 처리될 수 있다. 필요하다면, 이전 처리 영역을 결정 시드 소스로서 사용하기 위해, 각각의 처리 영역이 이전 처리 영역과 오버랩할 수 있다. 다른 실시예들에서, 각각의 처리 영역은 열적 스트레스들을 관리하기 위해 이전 처리 영역들로부터 이격될 수 있다.
몇몇 실시예들에서, 동결 프론트의 인터페이스 에너지를 핵형성점(nucleation point) 또는 에피텍시점(epitaxy point) 너머로 유지하기 위해 에너지의 펄스들이 기판으로 전달될 수 있다. 결정학적 동결 프로세스(crystallographic freeze process)일 수 있는 이러한 동결 프로세스에서, 인터페이스 근처의 경계층(boundary layer) 내의 냉각 레이트를 약 500 K/㎲ 또는 그 미만으로 제한하는 낮은 에너지 펄스들의 트레인이 전달된다. 이 레벨을 훨씬 초과한 냉각 레이트들은 결과적으로 동결 프론트 인터페이스를 따라, 소 결정 성장(small crystal growth)을 핵형성하는 낮은 에너지 위치들의 발달(development)을 초래한다. 동결 프론트에 부가된 각각의 에너지 펄스는 냉각 레이트를 감소시키고, 그리고 대 결정들의 성장을 유지하기 위한 인터페이스 에너지를 유지한다.
일 실시예에서, 1 ㎠ 다이는 약 700 ㎲ 내에 자연적으로(naturally) 동결될 것이다. 위에서 기술된 펄스형 레이저 용융 및 재결정화 프로세스를를 사용하여, 그러한 1 ㎠ 다이를 대 결정들로 동결시키는 것이 실질적으로 어떤 기판 대기 온도에서도 약 5 ㎲ 또는 그 미만의 지속기간으로 가속될 수 있다. 따라서, 공칭적으로(nominally) 700 ㎠ 원형 기판(예컨대, 300 mm 웨이퍼)의 표면 위에 형성된 비정질 반도체 층이, 각각의 다이를 프로세싱하기 위해 기판을 포지셔닝하는 데에 잠재적으로 필요한 여분의(extra) 시간을 가지고, 3.5 msec의 프로세싱 시간 내에 약 8 ㎛ 또는 그 초과의 치수의 대 결정들로 변환될 수 있다. 기판이 대기 온도에서 프로세싱될 수 있기 때문에, 기판을 프로세싱하기 전의 가열(heat-up) 및 평형(equilibration) 시간 또는 그 후의 어떠한 실질적인 냉각(cool-down) 시간이 필요하지 않다.
본원에 기술되는 방법들은 임의의 크기 및 형상의 기판들에 적용될 수 있다. 직경 200 mm, 300 mm, 450 mm, 12 인치의 원형 웨이퍼들이 본원에 기술된 바와 같이 처리될 수 있다. 어떠한 임의적인 크기의 직사각형 패널(panel)들과 같은 비-원형 기판들(예를 들어, Gen 8.5(즉, 2200 mm X 2600 mm)에 이르는 태양열 패널(solar panel)들 또는 디스플레이 패널들)이 또한 본원에서 주어진 방법들에 따라 프로세싱될 수 있다. 위에 언급된 바와 같이, 모놀리식 3D 기판들이 또한 본원에 기술되는 방법들에 따라 프로세싱될 수 있다. 모놀리식 3D 기판들을 프로세싱할 시에, 기판의 복수의 층들이 한 번의 처리로 결정화될 수 있다.
일 실시예에서, 그 위에 적어도 하나의 결정질 실리콘 섬(island)이 형성되어 있는 기판이 증기 또는 액체 증착 프로세스를 겪게되어 그 위에 비정질 실리콘층을 형성한다. 비정질 실리콘 층은 약 7 ㎛의 균일한 두께로 증착된다. 이에 따라 형성되는 비정질 층을 가진 기판은 레이저 프로세싱 디바이스의 작업 표면(work surface) 상에 위치된다. 기판은, 상온 근처의 대기 온도(예를 들어, 약 20 ℃)에서 유지된다. 기판은 기판 상의 다이 패턴이 레이저 빔의 단면 형상과 정렬되도록 회전에 의해 필요에 따라 정렬된다. 정렬 후에 기판을 상온 근처에서 유지하는 것은 열 팽창 효과(thermal expansion effect)들로 인한 정렬 드리프트(alignment drift)의 가능성을 감소시킨다. 대안적으로, 프로세스의 전체적인 에너지 시그니쳐(overall energy signature)를 감소시키기 위해 기판이 가열될 수 있다. 대부분의 실시예들에서, 기판 대기는 약 200℃ 미만에서 유지될 것이다.
비정질 층의 제1 다이가 처리를 위해 식별되고, 그리고 예를 들어, x-y 포지셔닝 제어에 따라 작업 표면을 이동시킴으로써 제1 처리 다이가 레이저 소스와 정렬되도록 기판이 위치된다. 제1 처리 다이는 결정질 실리콘 시드 위에 형성된 비정질 층의 영역이다. 0.45 J/㎠의 플루엔스 및 26 nsec의 지속기간을 갖는 제1 레이저 펄스가 제1 처리 다이로 전달된다. 31 nsec의 나머지 지속기간 후에, 동일한 플루엔스 및 지속기간을 갖는 제2 레이저 펄스가 제1 처리 다이로 전달된다. 두 개의 레이저 펄스들은 실질적으로, 결정질 시드를 용융시키기 않고 비정질 실리콘 재료를 용융시킨다.
용융된 실리콘은 700 nsec의 제1 동결 지속기간 동안 동결될 수 있게 된다. 동알한 플루엔스 및 지속기간을 갖는 제3 레이저 펄스가 이후 제1 처리 다이로 전달된다. 제3 레이저 펄스는 용융된 실리콘 내에서 성장하는 임의의 소 결정들을 열적으로 처리하여, 소 결정들을 대 결정들로 변환하도록 드라이브한다. 용융된 실리콘은 이후 1200 nsec의 제2 동결 지속기간 동안 동결될 수 있게 된다. 0.26 J/㎠의 감소된 플루엔스 및 이전 펄스들과 동일한 지속기간을 갖는 제4 레이저 펄스가, 제1 처리 다이로 전달된다. 제4 레이저 펄스가 제1 처리 다이의 대 결정 실리콘으로의 변환을 완성(complete)한다.
기판은 이후 처리를 위해 인접한 다이를 타게팅하도록 이동되고, 프로세스가 반복된다. 인접한 다이가 결정질 시드를 함유하고 있지 않다면, 이전에 처리된 다이와의 접촉이 시드 결정화를 제공한다. 이러한 식으로, 전체 비정질 층이 대 결정 실리콘으로 변환될 수 있다.
방법(100)은 단계(104) 및 단계(108)에서 대 입자 결정들 및 소 입자 결정들의 형성을 초래하는 동결 기간들을 사용하여 기술되며, 소 입자 결정들을 대 입자 결정들로 변환하기 위해 레이저 펄스들이 전달된다. 다른 실시예들에서, 소 결정들이 발생되기 전에 종료하는 동결 기간들 후에 레이저 펄스들이 전달될 수 있다. 위에 기술된 바와 같이, 동결 및 결정화의 레이트는 기판의 대기 온도에 따라 상이하다. 예를 들어, 동결 프론트의 인터페이스 에너지가 소 결정들의 성장(development)이 시작되는 핵형성점(nucleartion point)으로 떨어지기 전에, 동결 제어 펄스들이 전달될 수 있다. 그러한 짧은 동결 기간들 후에 복수의 동결 제어 펄스들을 전달하는 것은, 소 결정들을 발생시키지 않고 재결정화를 가능하게 할 수 있다. 그러한 점진적인 결정화 방법들은 50 ㎛ 또는 그 초과의 입자 크기들을 갖는 결정질 재료들을 산출할 수 있다. 그러한 펄스들의 트레인의 각각의 펄스를 사용하여 전달되는 에너지 함량은, 동결 레이트를 실질적으로 느려지게 하지않고 다음 동결 기간 동안 핵형성점 초과의 에너지로 동결 프론트를 유지하기 위해 필요한 에너지에 의존할 것이다. 따라서, 에너지의 각각의 펄스가 인터페이스에 에너지를 부가하여, 인터페이스의 에너지를 핵형성점 초과의 요구되는 양으로 상승시킨다. 7 ㎛ 두께의 비정질 층을 재결정화하기 위해, 약 26 nsec의 펄스 지속기간에 걸쳐 약 0.2 J/㎠ 미만의 플루엔스를 갖는 레이저 펄스들을 약 100 nsec 마다 전달하는 것이, 약 10 m/sec의 자연 동결 레이트(natural freeze rate)에 근접한 레이트로 대 결정 동결 프론트의 성장을 유지할 것으로 예측된다.
일 양상에서, 위에 기술된 펄스형 레이너 에너지 프로세스들은, 프로세스를 유지하기 위해, 원자들이 더 높은 에너지 포지션들로부터 더 낮은 에너지 포지션들로 이동함에 따라 릴리즈(release)되는 에너지를 사용하는 것으로 여겨진다. 레이저 에너지의 펄스가 소 결정들 또는 비정질 영역들 내의 원자들을 모멘타이징(momentizing)하여, 원자들의 운동(motion)이 시작되며, 원자들이 레이저 펄스에 의해 주어지는 운동 에너지(kinetic energy)를 극복하기에 충분히 큰 에너지 우물들을 발견할 때까지 이 운동이 계속되는 것으로 여겨진다. 각각의 원자가 그것의 에너지 우물을 달성함으로써 릴리즈되는 에너지는 고체 재료 내에서 열 에너지가 된다. 이 열 에너지는 아직 모멘타이징되지 않았던 매트릭스 내의 다른 원자들로 전파된다. 몇몇 경우들에, 방출되는 열 에너지에 의해 추가의 원자들이 모멘타이징되어, 고체의 소 결정들 및 비정질 영역들을 재조직화(reorganize)하는 프로세스가 계속된다. 따라서, 대개는 표준 조건들 하에서 소 결정들 또는 비정질 영역들을 용융시키기에 충분하지 않을 레이저 펄스들에 의해 에너지가 전달될 수 있지만, 재조직화 프로세스로부터의 열 에너지가 존재하기 때문에, 외부적으로 부가되는 추가의 에너지가 재조직화 프로세스를 드라이브하는 것을 돕는다.
재조직화에서 원자들을 모멘타이징하는 이러한 모델은 용융과 유사한데, 낮은 운동 에너지 상태에 있는 원자들, 즉 "고체" 원자들이 더 높은 운동 에너지 상태, 즉 "액체" 원자들로 부스팅(boosting)되어, 이들이 "용융"되기 때문이다. 원자들이 이후 원자들의 운동 에너지를 극복하기에 충분히 큰 에너지 우물을 발견할 때, 원자들은 "동결"된다. 많은 수의 원자들을 모멘타이징하는 것은 재료 내에 검출가능한 액체상(liquid phase)을 생성 또는 유지할 수 있는 반면, 적은 수의 원자들을 모멘타이징하는 것은, 원자들이 더 낮은 에너지 포지션들로 가는 도중에 있는 작은 영역에 의해 특징지어지 매우 국부적인 재조직화 상(reorganization phase)만을 생성할 수 있다. "용융" 및 "동결"의 맥락에서, 원자들이 원자들의 운동 에너지를 극복하는 낮은 에너지 우물들을 발견함으로써 릴리즈되는 열 에너지는 일종의 잠열(latent heat)로서 여겨질 수 있다.
대규모로(on a large scale), 재료 내에 재조직화 상을 유지하는 것은 대 결정들이 빠르게 성장하는 폭발적인(explosive) 결정화 또는 폭발적인 성장 프로세스를 드라이브할 수 있다. 에너지의 증가(increment)는, 진행중인(ongoing) 재조직화에 의해 릴리즈되는 열 에너지에 부가될 때 새로운 원자들을 더 낮은 에너지 포지션들로 이동시키도록 모멘타이징하기에 충분한 에너지 펄스들을 사용하여, 부가될 수 있다. 에피택시점 초과의 그러나 에피택시점 근처의 원도우 내에서, 재성장 프론트, 또는 동결 프론트에 에너지를 유지함으로써 그러한 프로세스가 유지되면, 실리콘 내에서 대 결정들이 비정질 재료 또는 소 결정들로부터 상대적으로 높은 레이트, 예를 들어, 약 10 m/sec로 성장될 수 있다.
동결 제어 펄스들을 사용하는 에너지 입력 레이트는, 표준 조건들(재조직화의 열 에너지가 이용가능하지 않은 조건들을 의미함) 하에서 소 결정들 또는 비정질 재료들을 용융시킬 에너지를 전달하도록 제어될 수 있다. 다른 실시예들에서, 에너지 입력은, 표준 조건들 하에서 소 결정들 또는 비정질 재료를 용융시키지는 않지만 폭발적 성장 프로세스를 유지하기 위해 재조직화의 열 에너지에 충분한 에너지를 부가할 에너지를 전달하도록 제어될 수 있다.
몇몇 실시예들에서, 용융상을 유지하고 소 결정들의 형성을 방지하는 에너지 펄스들이 전달될 수 있다. 그러한 실시예들에서, 동결 시에 릴리즈되는 열 에너지, 잠열이 용융상 및 고체상으로 전파되는 유사한 열적 현상이 발생하는 것으로 고려된다. 열 에너지는, 외부적으로 부가된 에너지와 함께, 용융상의 액체 상태를 유지하는 것을 촉진한다.
재성장 프로세스를 효과적으로 지원하는 에너지 입력의 레이트는 일반적으로 결정화 프론트에서의 국부적인 에너지 균형(energy balance)에 의존한다. 프론트의 양 측면들 상의 재료의 에너지는 주로 기판 벌크 내로의 전도에 의해 제거되고 있으며, 제거 레이트는 기판 재료의 열 전도성에 의해 제어된다. 일 예시에서, 기판 벌크는 실리콘 산화물 위의 실리콘(silicon over silicon oxide)일 수 있다. 실리콘은 열 에너지를 상대적으로 잘 전도하는 반면, 실리면 산화물은 상대적으로 절연성이다. 실리콘 산화물은 열 에너지가 실리콘을 떠나는 레이트를 감소시키고, 더 두꺼운 산화물이 더 얇은 산화물보다 에너지 손실을 더 많이 억제한다. 따라서, 효율적인, 또는 폭발적인 재성장 프로세스를 유지하기 위한 외부 에너지 입력은 상대적으로 더 얇은 산화물 층(예를 들어, 약 1.0 ㎛ 미만의 두께)에서보다 상대적으로 더 두꺼운 산화물 층(예를 들어, 약 2.5 ㎛ 초과의 두께) 상의 실리콘에서 더 낮은데, 그 이유는 더 두꺼운 산화물 층이 실리콘으로부터의 에너지의 탈출(escape)을 느려지게하기 때문이다.
기판의 대기 가열이 또한 재성장 프로세스를 효과적으로 촉진하는 에너지 입력의 레이트에 영향을 미친다. 대기 에너지가 기판에 부가되면, 재성장 프론트에서의 에너지 손실이 더 느려져서, 재성장 프로세스가 더 낮은 에너지 입력 레이트의 레이저 에너지 입력으로 유지될 수 있다. 용융상이 소 결정들로 동결되는 레이트가 대기 열(ambient heat)의 존재에 의해 감소되어, 전파하기 위한 더 많은 시간을 재성장 프로세스에 허용한다.
펄스 플루엔스, 펄스 지속기간, 및 펄스 타이밍 모두는 처리 영역으로의 에너지 입력 레이트에 영향을 미친다. 더 두꺼운 산화물(예를 들어, 2-3 ㎛)을 사용하고 대기 가열을 거의 사용하지 않으면, 위에 기술된 조건들은 8㎛ 또는 그보다 큰 치수의 결정들을 산출할 수 있는 재성장 프로세스를 촉진한다. 위에 기술된 동결 제어 펄스들의 타이밍은, 약 100 nsec의 윈도우 내에서, 프로세스에 현저한 영향을 주지 않고 가변될 수 있다. 프로세스에 의해 발생된 다양한 용융상들이 각 펄스에 의해 재-에너자이징(re-energizing)되는 소 결정들로 동결되어 재성장의 증가를 촉진하므로, 펄스들 사이의 잔여 지속기간(rest duration)을 증가시키는 것은 프로세스의 전체적인 지속기간을 증가시키는 것 외에는 프로세스 대한 물리적 영향을 거의 갖지 않을 것이다. 약 50 nsec 초과의 펄스들 사이의 잔여 지속기간을 감소시키는 것은, 열 입력 레이트를 전체 평형(overall equilibrium) 너머로 증가시켜, 결과적으로 열 에너지가 재료 내에 축적되게 하고 결정화를 느려지게 한다. 펄스 레이트의 충분한 증가가 결정화를 정지 또는 역전시킬 수 있다.
더 얇은 산화물(예를 들어, 500 nm 내지 1 ㎛)을 사용하고 대기 가열을 거의 사용하지 않으면, 열 손실이 더 빨라지고, 따라서 재성장 프로세스를 위한 에너지 입력 레이트 역시 더 빨라질 것이다. 그러한 실시예에서, 현저한 열 에너지 축적 없이 재성장 프로세스를 드라이브하기 위해, 동결 제어 펄스가 300 nsec마다 전달될 수 있다. 플루엔스가 또한 표면 삭마점 근처까지, 예를 들어 약 0.6 J/㎠까지 증가될 수 있다.
도 2는 본원에 기술되는 방법들을 실시하기 위해 사용될 수 있는 장치(200)의 개략도이다. 장치(200)는 에너지 소스(202), 콜렉터(collector)(204), 셰이퍼(shaper)(206), 및 작업 표면(208)을 가진다. 에너지 소스(202)는 도 2에 도시된 에너지 발생기들(202A-D)로 예시된 것과 같은 복수의 에너지 발생기들을 가질 수 있다. 대안적으로, 에너지 소스(202)는 단일의 에너지 발생기, 또는 도 2에 도시된 4 개의 에너지 발생기들(202A-D)보다 더 많거나 적은 에너지 발생기들을 가질 수 있다. 몇몇 실시예들에서, 복수의 에너지 발생기들은 상이한 전력, 지속기간, 및 타이밍을 갖는 에너지 펄스들을 전달할 수 있게 하는 데에 유익할 수 있다. 에너지 함량, 지속기간, 및 타이밍에 대해 조정가능한 단일 에너지 발생기가 또한 충분할 수 있다. 일 실시예에서, 에너지 발생기들(202A-D) 각각은, 약 100 MW 내지 500 MW의 전력을 갖는, Nd:YAG 레이저와 같은 고체 상태 레이저(solid state laser)이다.
에너지 소스(202)에 의해 방출(emit)되는 에너지는 일반적으로 지속기간, 에너지 함량, 및 타이밍에 대해 제어가능하다. 제어기(212)가 에너지 소스(202)의 에너지 발생기들(202A-D) 각각과 통신한다. 도 2의 실시예에서, 에너지 발생기들(202A-D) 각각은 펌핑된 q-스위칭된 레이저(pumped q-switched laser)이고, 제어기는 펄스 전달을 제어하기 위해 각각의 레이저의 q-스위치와 전기적으로 통신하는 전기적 타이머를 가진다. 제어기(212)를 각각의 에너지 발생기(202A-D)의 펌핑 디바이스에 커플링함으로써 플루엔스가 제어될 수 있다. 제어기(212)는 4 개의 에너지 발생기들(202A-D)로부터 에너지의 펄스들(214A-D)을 발생시키도록 프로그램될 수 있으며, 각각의 펄스는 상이한 플루엔스 및 지속기간을 갖고, 그리고 각각의 펄스는 서로에 관하여 특정한 시간들(specific times)에 릴리즈된다.
펄스들(214A-D)은 콜렉터(204) 내로 이동하고, 콜렉터(204)는 작업 표면 상에 위치된 기판에 전달(relay)하기 위해 단일 출력 광학 축(216)을 따라 펄스들(214A-D)을 정렬한다. 콜렉터(204)는 에너지 소스(202)로부터 에너지 펄스들(214A-D)을 수신하기 위한 복수의 입력 광학 축들을 가진다. 콜렉터(204)는 일반적으로, 입사 에너지 펄스들(214A-D)을 광학 축(216)으로 가져오는, 렌즈들, 거울들, 프리즘들, 및 필터들과 같은 다양한 광학 디바이스들을 가진다.
광학 축(216) 상에 정렬된 에너지는 셰이퍼(206)로 들어간다. 셰이퍼는 에너지 발생기들(202A-D)로부터의 본래의 에너지 펄스(native enregy pulse)를 요구되는 공간적 전력 분포(spatial power distribution) 및 시간적 형상(temporal shape)을 갖는 셰이핑된 펄스로 변환하는, 렌즈들, 거울들, 프리즘들, 및 필터들과 같은 광학 디바이스들을 가진다. 셰이퍼(206)는 복합적인 형상(composite shape)을 갖는 하나의 조합된 펄스를 형성하기 위해 두 개 또는 그 초과의 분리된 펄스들을 결합할 수 있다. 셰이퍼(206)는 따라서 기판의 처리 영역에 매칭하는 형상 및 처리 영역을 균일하게 프로세싱하기 위한 균일한 전력 분포를 갖는 에너지 필드를 생성한다.
셰이핑된 에너지(218)는 작업 표면(208) 상에 위치된 기판을 프로세싱한다. 작업 표면(208)은 전형적으로, 셰이퍼(206)로부터 나오는 에너지의 맞은편에 기판의 다양한 처리 영역들을 위치시키는 것을 가능하게 하기 위해, 화살표(210)로 표시된 바와 같이 이동가능하다.
장치(200)는 작업 표면(208) 상에서 프로세싱되는 기판으로부터 음향 신호들을 수신하기 위해 작업 표면(208) 근처에 위치되는 선택적 음향 센서(220)를 포함할 수 있다. 재결정화는 재료의 특정한 볼륨(specific volume)을 매우 빠르게 변화시키고, 형성되는 고체의 타입에 따라 특징적인 음향 신호를 발생시킬 수 있다. 대 결정 고체의 형성을 확인하기 위해, 이 음향 신호가 검출되어 제어기(212)로 송신될 수 있다. 기판에서의 상 변화들을 관측하기 위해 그리고 기판을 통한 상 변화들의 전파를 관측하기 위해, 반사계(reflectometer)들, 고온계(pyrometer)들, 및 복사계(radiometer)들과 같은 다른 센서들이 단독으로 또는 다른 센서들과 함께 사용될 수 있다.
본원에 기술되는 방법들을 수행하기 위해 사용될 수 있는 장치(200)의 실시예는 본원과 양수인이 동일한 미국 특허 공개 제2009/0032511호에 기술된다.
전술한 내용은 본 발명의 실시예들에 관한 것이나, 본 발명의 기본 범위로부터 벗어나지 않고 발명의 다른 추가적인 실시예들이 고안될 수 있다.
Claims (18)
- 기판을 처리(treat)하는 방법으로서,
제1 에너지 발생기로부터 상기 기판으로 제1 용융 에너지 펄스(melt energy pulse)를 전달하는 단계;
제2 에너지 발생기로부터 상기 기판으로 제2 용융 에너지 펄스를 전달하는 단계;
제1 동결 기간(freeze period) 후에, 제3 에너지 발생기로부터 상기 기판으로 제1 동결 제어 에너지 펄스를 전달하는 단계;
제2 동결 기간 후에, 제4 에너지 발생기로부터 상기 기판으로 제2 동결 제어 에너지 펄스를 전달하는 단계를 포함하는,
기판을 처리하는 방법. - 제1 항에 있어서,
상기 제1 동결 기간은 용융된(molten) 영역의 온도가 핵형성점(nucleation point) 미만으로 떨어지는 시간보다 적은 지속기간(duration)을 갖는,
기판을 처리하는 방법. - 제1 항에 있어서,
상기 제1 동결 제어 에너지 펄스는 용융된 영역의 온도를 핵형성점 초과로 증가시키는 에너지 함량(energy content)을 갖는,
기판을 처리하는 방법. - 제1 항에 있어서,
상기 제1 동결 기간 및 상기 제2 동결 기간은 대 결정(large crystal) 영역 및 소 결정(small crystal) 영역을 형성하도록 선택되는,
기판을 처리하는 방법. - 제4 항에 있어서,
상기 제1 및 제2 동결 제어 에너지 펄스들은 각각 상기 소 결정 영역을 용융시키는 총 에너지 함량(total energy content)을 갖는,
기판을 처리하는 방법. - 제1 항에 있어서,
상기 제1 동결 기간 동안에 제1 재동결된(refrozen) 부분이 형성되고, 상기 제1 동결 제어 에너지 펄스가 전달될 때 상기 제1 재동결된 부분의 온도는 약 200℃보다 크지 않은,
기판을 처리하는 방법. - 제6 항에 있어서,
상기 제2 동결 기간 동안에 제2 재동결된 부분이 형성되고, 상기 제2 동결 제어 에너지 펄스가 전달될 때 상기 제2 재동결된 부분의 온도는 약 200℃보다 크지 않은,
기판을 처리하는 방법. - 기판을 열적으로(thermally) 처리하는 방법으로서,
상기 기판의 제1 처리 영역을 식별하는 단계;
상기 제1 처리 영역에 펄스형 에너지(pulsed energy)를 전달함으로써 상기 기판의 상기 제1 처리 영역을 용융시키는 단계;
대 결정 영역 및 소 결정 영역을 형성하기 위해 상기 제1 처리 영역의 제1 부분을 재고형화(resolidifying)하는 단계;
상기 제1 처리 영역에 에너지의 펄스를 전달함으로써 상기 소 결정 영역을 재조직화(reorganizing)하는 단계;
상기 제1 처리 영역이 적어도 약 8㎛ 치수의 대 결정들을 갖는 결정질 고체일 때까지, 상기 재고형화하는 단계 및 상기 재조직화하는 단계를 반복하는 단계;
상기 제1 처리 영역에 실질적으로 인접한 후속 처리 영역을 식별하는 단계; 및
상기 기판의 모든 요구되는 처리 영역들이 프로세싱될 때까지, 상기 용융시키는 단계, 재고형화하는 단계, 재조직화하는 단계, 반복하는 단계, 및 식별하는 단계를 반복하는 단계
를 포함하는,
기판을 열적으로 처리하는 방법. - 제8 항에 있어서,
각각의 처리 영역은 약 5 ㎲ 또는 그 미만 내에 처리되는,
기판을 열적으로 처리하는 방법. - 제9 항에 있어서,
상기 기판의 대기 온도(ambient temparature)를 약 100℃ 미만으로 유지하는 단계를 더 포함하는,
기판을 열적으로 처리하는 방법. - 제8 항에 있어서,
상기 소 결정 영역을 재조직화하는 단계는 상기 소 결정 영역을 용융시키는 단계를 포함하는,
기판을 열적으로 처리하는 방법. - 반도체 재료를 결정화(crystallizing)하는 방법으로서,
상기 반도체 재료를 용융시키기 위해 제1 복수의 에너지 펄스들을 전달하는 단계; 및
상기 반도체 재료의 동결(freezing)을 제어하기 위해 제2 복수의 에너지 펄스들을 전달하는 단계 ― 상기 제2 복수의 에너지 펄스들은 전파 동결 프론트(propagating freeze front)에 인접한 경계층(boundary layer) 내에서 약 500 K/㎲보다 크지 않은 냉각 레이트(cooling rate)를 유지함 ―
를 포함하는,
반도체 재료를 결정화하는 방법. - 반도체 재료를 결정화하는 방법으로서,
기판의 대기 온도를 약 100℃ 미만으로 유지하는 단계;
반도체 기판의 처리 영역을 식별하는 단계;
상기 처리 영역 상에 펄스형 에너지를 사용하여 점진적 용융 프로세스(progressive melt process)를 수행하는 단계; 및
상기 처리 영역 상에 펄스형 에너지를 사용하여 결정학적 동결 프로세스(crystallographic freeze process)를 수행하는 단계
를 포함하는,
반도체 재료를 결정화하는 방법. - 제13 항에 있어서,
상기 결정학적 동결 프로세스는 에너지 펄스들을 상기 처리 영역의 동결 프론트에 지향시키는 단계 및 상기 동결 프론트의 인터페이스 에너지를 에피택시점(epitaxy point) 초과로 유지하는 단계를 포함하는,
반도체 재료를 결정화하는 방법. - 반도체 기판의 처리 영역을 프로세싱하는 방법으로서,
상기 처리 영역은 대 결정들 및 소 결정들을 갖고, 상기 방법은,
제1 펄스형 에너지를 상기 처리 영역 상에 지향시키는 단계 ― 상기 제1 펄스형 에너지는 소 결정들의 대 결정들로의 변환(transformation)을 개시하기 위해 선택된 에너지 함량을 가짐 ―; 및
제2 펄스형 에너지를 상기 처리 영역 상에 지향시키는 단계 ― 상기 제2 펄스형 에너지는, 소 결정들의 대 결정들로의 변환을 유지하기 위해 선택된, 그리고 상기 제1 펄스형 에너지와는 상이한 에너지 함량을 가짐 ―
를 포함하는,
반도체 기판의 처리 영역을 프로세싱하는 방법. - 제15 항에 있어서,
상기 제2 펄스형 에너지는 상기 소 결정들의 대 결정들로의 폭발적 재성장(explosive regrowth)을 유지하는,
반도체 기판의 처리 영역을 프로세싱하는 방법. - 제15 항에 있어서,
상기 제2 펄스형 에너지는 결정화의 잠열(latent heat)로부터 릴리즈(release)되는 에너지에 의해 상기 변환을 지원하도록 시간지정된(timed) 복수의 에너지 펄스들을 포함하는,
반도체 기판의 처리 영역을 프로세싱하는 방법. - 제15 항에 있어서,
상기 제2 펄스형 에너지는 상기 소 결정들의 표준 용융 에너지(standard melting energy)보다 낮은 에너지를 상기 처리 영역에 전달하는,
반도체 기판의 처리 영역을 프로세싱하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161530265P | 2011-09-01 | 2011-09-01 | |
| US61/530,265 | 2011-09-01 | ||
| PCT/US2012/053527 WO2013033637A2 (en) | 2011-09-01 | 2012-08-31 | Crystallization methods |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177005829A Division KR101888834B1 (ko) | 2011-09-01 | 2012-08-31 | 결정화 방법들 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140060536A true KR20140060536A (ko) | 2014-05-20 |
| KR101713662B1 KR101713662B1 (ko) | 2017-03-08 |
Family
ID=47752087
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177005829A KR101888834B1 (ko) | 2011-09-01 | 2012-08-31 | 결정화 방법들 |
| KR1020147007164A KR101713662B1 (ko) | 2011-09-01 | 2012-08-31 | 결정화 방법들 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177005829A KR101888834B1 (ko) | 2011-09-01 | 2012-08-31 | 결정화 방법들 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US9373511B2 (ko) |
| JP (1) | JP6129837B2 (ko) |
| KR (2) | KR101888834B1 (ko) |
| CN (1) | CN103765564B (ko) |
| SG (2) | SG10201607229XA (ko) |
| TW (2) | TWI633587B (ko) |
| WO (1) | WO2013033637A2 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI633587B (zh) * | 2011-09-01 | 2018-08-21 | 應用材料股份有限公司 | 結晶化的方法 |
| KR102657831B1 (ko) * | 2016-01-08 | 2024-04-16 | 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 | 스폿 빔 결정화를 위한 방법 및 시스템 |
| CN111479650A (zh) * | 2017-10-13 | 2020-07-31 | 纽约市哥伦比亚大学理事会 | 用于点束和线束结晶的系统和方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0963974A (ja) * | 1995-08-22 | 1997-03-07 | Rikagaku Kenkyusho | 半導体基板中へのドーピング層の形成方法 |
| JP2001319891A (ja) * | 2000-05-10 | 2001-11-16 | Nec Corp | 薄膜処理方法及び薄膜処理装置 |
| JP2002524874A (ja) * | 1998-09-04 | 2002-08-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 薄い半導体膜の二重パルスレーザー結晶化 |
| JP2003037079A (ja) * | 2001-07-23 | 2003-02-07 | Japan Steel Works Ltd:The | レーザ光の照射方法及びその装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3213338B2 (ja) * | 1991-05-15 | 2001-10-02 | 株式会社リコー | 薄膜半導体装置の製法 |
| JP3065825B2 (ja) * | 1992-10-21 | 2000-07-17 | 株式会社半導体エネルギー研究所 | レーザー処理方法 |
| JP2001110723A (ja) * | 1999-10-04 | 2001-04-20 | Matsushita Electric Ind Co Ltd | 多結晶シリコン薄膜の製造方法 |
| JP4472066B2 (ja) * | 1999-10-29 | 2010-06-02 | シャープ株式会社 | 結晶性半導体膜の製造方法、結晶化装置及びｔｆｔの製造方法 |
| JP3860444B2 (ja) * | 2001-08-28 | 2006-12-20 | 住友重機械工業株式会社 | シリコン結晶化方法とレーザアニール装置 |
| US7470602B2 (en) * | 2002-10-29 | 2008-12-30 | Sumitomo Heavy Industries, Ltd. | Crystalline film and its manufacture method using laser |
| CN100514561C (zh) * | 2002-10-29 | 2009-07-15 | 住友重机械工业株式会社 | 利用激光制造结晶膜的方法 |
| TW200616232A (en) * | 2004-08-09 | 2006-05-16 | Adv Lcd Tech Dev Ct Co Ltd | Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film |
| JP2006086447A (ja) | 2004-09-17 | 2006-03-30 | Sharp Corp | 半導体薄膜の製造方法および半導体薄膜の製造装置 |
| US7645337B2 (en) * | 2004-11-18 | 2010-01-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for creating crystallographic-orientation controlled poly-silicon films |
| US8221544B2 (en) * | 2005-04-06 | 2012-07-17 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
| US8148663B2 (en) * | 2007-07-31 | 2012-04-03 | Applied Materials, Inc. | Apparatus and method of improving beam shaping and beam homogenization |
| TWI528418B (zh) * | 2009-11-30 | 2016-04-01 | 應用材料股份有限公司 | 在半導體應用上的結晶處理 |
| TWI556284B (zh) * | 2009-12-31 | 2016-11-01 | 紐約市哥倫比亞大學理事會 | 非週期性脈衝連續橫向結晶之系統及方法 |
| TWI633587B (zh) * | 2011-09-01 | 2018-08-21 | 應用材料股份有限公司 | 結晶化的方法 |
-
2012
- 2012-08-15 TW TW106113879A patent/TWI633587B/zh active
- 2012-08-15 TW TW101129570A patent/TWI590309B/zh active
- 2012-08-31 US US13/601,069 patent/US9373511B2/en not_active Expired - Fee Related
- 2012-08-31 KR KR1020177005829A patent/KR101888834B1/ko active IP Right Grant
- 2012-08-31 SG SG10201607229XA patent/SG10201607229XA/en unknown
- 2012-08-31 SG SG2014008858A patent/SG2014008858A/en unknown
- 2012-08-31 WO PCT/US2012/053527 patent/WO2013033637A2/en active Application Filing
- 2012-08-31 CN CN201280041674.5A patent/CN103765564B/zh active Active
- 2012-08-31 JP JP2014528670A patent/JP6129837B2/ja active Active
- 2012-08-31 KR KR1020147007164A patent/KR101713662B1/ko active IP Right Grant
-
2016
- 2016-06-19 US US15/186,499 patent/US10074538B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0963974A (ja) * | 1995-08-22 | 1997-03-07 | Rikagaku Kenkyusho | 半導体基板中へのドーピング層の形成方法 |
| JP2002524874A (ja) * | 1998-09-04 | 2002-08-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 薄い半導体膜の二重パルスレーザー結晶化 |
| JP2001319891A (ja) * | 2000-05-10 | 2001-11-16 | Nec Corp | 薄膜処理方法及び薄膜処理装置 |
| JP2003037079A (ja) * | 2001-07-23 | 2003-02-07 | Japan Steel Works Ltd:The | レーザ光の照射方法及びその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013033637A3 (en) | 2013-04-25 |
| SG10201607229XA (en) | 2016-10-28 |
| SG2014008858A (en) | 2014-03-28 |
| TWI590309B (zh) | 2017-07-01 |
| US20160293414A1 (en) | 2016-10-06 |
| JP6129837B2 (ja) | 2017-05-17 |
| TW201727712A (zh) | 2017-08-01 |
| CN103765564B (zh) | 2016-09-21 |
| KR101713662B1 (ko) | 2017-03-08 |
| KR20170028450A (ko) | 2017-03-13 |
| CN103765564A (zh) | 2014-04-30 |
| US9373511B2 (en) | 2016-06-21 |
| JP2014528162A (ja) | 2014-10-23 |
| TWI633587B (zh) | 2018-08-21 |
| WO2013033637A2 (en) | 2013-03-07 |
| TW201314745A (zh) | 2013-04-01 |
| KR101888834B1 (ko) | 2018-08-16 |
| US20130055731A1 (en) | 2013-03-07 |
| US10074538B2 (en) | 2018-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101413370B1 (ko) | 결정질 막 제조 방법, 태양전지 형성 방법 및 이 방법에 의해 제조된 결정질 막 및 태양 전지 | |
| TW201125022A (en) | Crystallization processing for semiconductor applications | |
| US8871022B2 (en) | Systems and methods for preparation of epitaxially textured thick films | |
| US8247317B2 (en) | Methods of solid phase recrystallization of thin film using pulse train annealing method | |
| US10074538B2 (en) | Methods for crystallizing a substrate using a plurality of laser pulses and freeze periods | |
| US8916455B2 (en) | Method of growing heteroepitaxial single crystal or large grained semiconductor films on glass substrates and devices thereon | |
| Limanov et al. | Development of linear sequential lateral solidification technique to fabricate quasi-single-crystal super-thin si films for high-performance thin film transistor devices | |
| JP2001274433A (ja) | シリコン膜の結晶化方法及び多結晶シリコン膜の製造方法並びに多結晶シリコン膜を用いたディバイス | |
| JP2008050194A (ja) | バルク多結晶材料の製造方法 | |
| Gaiduk et al. | Laser-induced melting and recrystallization of CVD grown polycrystalline Si/SiGe/Ge layers | |
| TWI801418B (zh) | 處理目標材料之方法 | |
| JP5756897B2 (ja) | 熱処理装置 | |
| US20140299047A1 (en) | Method of growing heteroepitaxial single crystal or large grained semiconductor films on glass substrates and devices thereon | |
| Lee et al. | Precise control of nucleation and growth in lead zirconate titanate thin films by scanning rapid thermal annealing | |
| CN106702495A (zh) | 一种单晶薄膜的制备方法 | |
| Narazaki et al. | Room-temperature fabrication of B-FeSi2 microprecipitates by pulsed laser deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |