KR101888834B1 - 결정화 방법들 - Google Patents

결정화 방법들 Download PDF

Info

Publication number
KR101888834B1
KR101888834B1 KR1020177005829A KR20177005829A KR101888834B1 KR 101888834 B1 KR101888834 B1 KR 101888834B1 KR 1020177005829 A KR1020177005829 A KR 1020177005829A KR 20177005829 A KR20177005829 A KR 20177005829A KR 101888834 B1 KR101888834 B1 KR 101888834B1
Authority
KR
South Korea
Prior art keywords
substrate
energy
processing
laser
region
Prior art date
Application number
KR1020177005829A
Other languages
English (en)
Other versions
KR20170028450A (ko
Inventor
브루스 이. 아담스
아론 뮤어 헌터
스티븐 모파트
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20170028450A publication Critical patent/KR20170028450A/ko
Application granted granted Critical
Publication of KR101888834B1 publication Critical patent/KR101888834B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

기판에 대 결정(large crystal)들을 형성하기 위해, 소 결정(small crystal)들을 갖는 반도체 층 또는 비정질 반도체 층을 갖는 기판을 처리하는 장치 및 방법들이 설명된다. 기판의 처리 영역(treatment area)이 식별되고, 처리 영역으로 펄스형 에너지(pulsed energy)를 전달하는 점진적인 용융 프로세스(progressive melting process)를 사용하여 용융된다. 그 후에, 처리 영역은, 영역으로 펄스형 에너지를 전달하는 점진적인 결정화 프로세스를 사용하여 재결정화된다. 점진적인 결정화 프로세스 동안에 전달되는 펄스형 에너지는, 용융된 재료가 동결됨에 따라 소 결정들을 대 결정들로 변환하도록 선택된다.

Description

결정화 방법들{CRYSTALLIZATION METHODS}
본원에서 설명되는 실시예들은 반도체 디바이스들의 제조에 관한 것이다. 더 구체적으로는, 본원에서 설명되는 실시예들은 에너지, 메모리, 로직, 또는 포토닉(photonic) 디바이스들을 위한 결정질 반도체 층들을 형성하는 것에 관한 것이다.
결정질 반도체 재료들은, 로직, 메모리, 에너지, 및 포토닉 디바이스들에서의 다수의 애플리케이션들에 대해 점점 더 많이 사용되고 있다. 일반적으로 말하면, 미정질(microcrystalline) 및 단결정질(monocrystalline) 재료들과 같은 대-입자(large-grain) 결정질 재료들은 더 작은-입자(smaller-grain) 또는 비정질(amorphous) 재료들보다 더 낮은 광학, 열적, 및 전기 비저항(resistivity)을 갖는다. 비정질 재료들은, 전형적으로, 대응하는 결정질 재료들보다 더 낮은 온도들에서 용융되고, 전형적으로, 더 낮은 전기 전도율을 가지며, 전형적으로, 광학적인 투과성 및 흡수성이 더 작다.
에피택시, 어닐링, 및 증착의 다양한 형태들을 포함하는 다수의 방법들이 결정질 디바이스들을 제조하기 위해 통상적으로 사용된다. 모든 이들 프로세스들 간의 공통 주제는 시간이다. 더 느린 프로세스들은, 원자들의 위치들로부터 이동 또는 증착된 원자들이 고체 매트릭스(solid matrix)에서의 최저의 에너지 위치들을 발견하기 위한 더 많은 시간을 허용한다.
전자 디바이스들의 크기가 계속해서 축소됨에 따라, 결정질 반도체들의 바람직한 전기 특성들이 더욱 매력적이게 되고 있다. 특히, 무어의 법칙(Moore's Law)의 향후의 진보는, 대-규모(large-scale) 결정화 및 재결정화(recrystallization)로부터 이익을 얻는 플래시 메모리 및 DRAM과 같은 수직으로 집적된 모놀리식(monolithic) 3D 디바이스들의 개발을 추진시키고 있다. 더욱이, 전도성 컴포넌트들의 치수(dimension)가 축소됨에 따라, 제조자들에게는 이들 컴포넌트들의 비저항이 문제가 되고 있으며, 이들 전도성 컴포넌트들을 구성하는 금속들 및 합금들의 결정 구조가 활발한 연구 영역이 되고 있다. 따라서, 반도체 프로세싱에서 사용되는 재료들을 결정화하는 대량의 비용-효과적인 방법들에 대한 필요성이 본 기술 분야에 존재한다.
본원에서 설명되는 실시예들은, 기판에 대 결정(large crystal)들을 형성하기 위해, 소 결정(small crystal)들을 갖는 반도체 층 또는 비정질 반도체 층을 갖는 기판을 처리하는 방법들을 제공한다. 기판의 처리 영역(treatment area)이 식별되고, 처리 영역으로 펄스형 에너지(pulsed energy)를 전달하는 점진적인 용융 프로세스(progressive melting process)를 사용하여 용융된다. 그 후에, 영역으로 펄스형 에너지를 전달하는 점진적인 결정화 프로세스를 사용하여 처리 영역이 재결정화된다. 점진적인 결정화 프로세스 동안에 전달되는 펄스형 에너지는, 용융된 재료가 동결됨에 따라 소 결정들을 대 결정들로 변환하도록 선택된다.
본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
도 1은 적어도 일 실시예에 따른 방법을 요약하는 흐름도이다.
도 2는 적어도 일 실시예에 따른 장치의 개략도이다.
이해를 용이하게 하기 위하여, 도면들에 대해 공통인 동일한 엘리먼트들을 지시하기 위해 가능한 경우에 동일한 참조 번호들이 사용되었다. 일 실시예에서 개시된 엘리먼트들이 구체적인 언급 없이 다른 실시예들에 대해 유익하게 활용될 수 있다는 것이 고려된다.
도 1은 적어도 일 실시예에 따른 방법(100)을 요약하는 흐름도이다. 도 1의 방법들은 반도체 재료의 결정도(crystallinity) 또는 결정 입자 크기(crystal grain size)를 증가시키기 위해 사용될 수 있다. 본원에서 설명되는 방법들이 사용될 수 있는 반도체 재료들은, 원소 반도체(elemental semiconductor)들, 예컨대 실리콘 및 게르마늄, 원소 반도체들의 조합들, 예컨대 실리콘-게르마늄의 다양한 배합들(SixGey), 및 화합물 반도체(compound semiconductor)들, 예컨대 III/V 족 반도체들 및 II/VI 족 반도체들을 포함한다. 본원에서 설명되는 방법들로부터 이익을 얻을 수 있는 화합물 반도체들의 예들은, CIGS 재료들, 갈륨 비소, 인듐 갈륨 비소, 인화 인듐, 안티몬화 인듐, 인듐 알루미늄 갈륨 비소, 인화 갈륨, 텔루르화 아연, 갈륨/알루미늄/인듐 질화물들, 실리콘 탄화물, 및 다른 유사한 조합들을 포함하지만, 이에 제한되는 것은 아니다.
펄스형 레이저 에너지 또는 다른 타입들의 펄스형 에너지, 예컨대 플래시 램프 또는 전자 빔 에너지를 기판으로 전달하도록 동작가능한 에너지 디바이스에, 위에서 언급된 재료들 중 임의의 것의 기판이 배치된다. 102에서, 기판의 제 1 처리 영역을 용융시키기 위해, 펄스형 레이저 에너지에 기판이 노출된다. 몇몇 경우들에서 레이저 에너지의 단일 펄스가 충분할 수 있지만, 다른 경우들에서는 2개 또는 그 초과의 펄스들이 전달될 수 있다. 처리 영역을 용융시키기 위해 단일 펄스가 사용되는 경우들에서, 처리 영역의 급속한 가열로부터의 열적 응력(thermal stress)들을 감소시키기 위해, 기판의 주변 온도(ambient temperature)가 증가될 수 있다. 상승된 분위기는 전형적으로, 약 500 ℃ 미만, 예컨대 약 400 ℃ 미만, 예를 들어 약 100 ℃ 내지 약 400 ℃이다. 몇몇 실시예들에서, 주변 온도는 실온(room temperature) 또는 그 아래일 수 있다.
처리 영역을 용융시키기 위해, 펄스형 레이저 에너지의 특성들(characteristics), 예컨대 플루엔스(fluence) 및 지속기간이 선택된다. 전형적으로, 처리 영역을 용융시키기 위해 전달되는 에너지 함량(energy content)은, 기판 표면을 삭마(ablate)할 수 있는 에너지 양 바로 아래이다. 일 실시예에서, 약 31 nsec의 지속기간에 의해 분리된, 각각의 펄스가 약 0.45 J/㎠의 플루엔스 및 약 26 nsec의 지속기간을 갖는 주파수-배가된(frequency-doubled) Nd:YAG 레이저로부터의 532 nm 레이저 광의 2개의 펄스들이 실리콘 기판의 일부분을 용융시키기 위해 사용될 수 있다. 몇몇 경우들에서, 처리 영역을 용융시키기 위해, 펄스 트레인(pulse train)이 사용될 수 있다.
104에서, 대 결정 부분 및 소 결정 부분을 형성하기 위해, 처리 영역의 적어도 일부분이 재응고된다(resolidified). 재응고는 용융 상(melt phase)과 결정 시드(crystalline seed) 사이의 접촉에 의해 개시될 수 있다. 결정 시드 근처의 온도가 액체 재료의 동결점(freezing point) 근처로 강하됨에 따라, 3차원으로 표현된(articulated) 표면으로서 처리 영역을 통해 동결 프론트(freeze front)가 전파되기 시작한다. 동결 프론트가 전파되는 레이트는 전형적으로 약 10 - 30 m/sec이고, 용융 상으로부터 기판의 벌크 내로의 열 제거의 레이트에 의해 제한되며, 따라서, 이는 기판을 더 낮은 주변 온도로 유지함으로써 향상된다.
기판이 가장 유익하게 유지되는 주변 온도는 프로세싱되고 있는 재료에 따른다. 본원에서 설명되는 온도들 중 다수는, 실리콘, 도핑된 실리콘, 및 주로 실리콘인 합금들에 관련되지만, 다른 온도들이 다른 재료들에 관련될 것이라는 것이 이해되어야 한다. 예를 들어, 구리 및 게르마늄은 실리콘보다 더 낮은 유사한 용융점들을 갖고, 갈륨을 함유하는 화합물 반도체들은 실리콘보다 매우 낮은 용융점들을 가질 수 있다. 한편, 실리콘 탄화물은 실리콘보다 더 높은 용융점을 갖는다. 더욱이, 상이한 재료들은, 냉각 레이트들에 영향을 주는, 상이한 열 전도율들 및 열적 열용량들 또는 비열용량들(specific heat capacities)을 갖는다. 예를 들어, 갈륨 비소는 비교적 불량한(poor) 열 전도체이고, 따라서, 갈륨 비소의 용융점에 비해 더 낮은 분위기는 갈륨 비소를 결정화하는데 유익할 수 있다. 따라서, 실온의 기판 분위기들, 또는 실온 아래의 분위기들이 몇몇 실시예들에 대해 요구될 수 있는 한편, 다른 실시예들에 대해서는 더 높은 분위기들이 유용할 수 있다.
동결의 프로세스는 전형적으로 결정 형성의 프로세스보다 더 빠르게 진행되고, 격차(disparity)는 용융 상(melt phase)과 고체 상(solid phase) 사이의 큰 온도 차이에 의해 심화된다. 동결 프론트가 전진(progress)됨에 따라, 대 결정 영역은 시드 재료로부터 제 1 거리까지 확장되고(develop), 소 결정 영역은 제 1 거리보다 시드 재료로부터 더 먼 제 2 거리까지 확장된다. 대부분의 종래 기술 프로세스들에서, 용융 상으로부터의 열 제거의 레이트를 감소시키도록 기판을 상승된 주변 온도로 유지함으로써, 용융 상과 고체 상 사이의 온도 차이가 관리된다. 본 발명자들은, 소 결정 영역 및 동결 프론트로 적절한 양의 에너지를 전달하도록 선택된 에너지 함량 및 지속기간을 갖는 에너지의 펄스들을 전달함으로써, 소 결정 영역들을 우선적으로(preferentially) 가열하는 것에 의해, 소 결정 영역과 용융 상 사이의 온도 차이가 감소될 수 있고, 동결 및 결정화의 레이트들이 더 가까이 매칭될(matched) 수 있다는 것을 발견하였다. 적절한 특성들을 갖는 에너지 펄스를 동결 프론트로 전달함으로써, 사실상 어떠한 주변 기판 온도에서도 신속하게 대 결정 재결정화를 수행하는 것이 가능하다.
106에서, 레이저 펄스가 처리 영역으로 전달된다. 동결 제어 펄스일 수 있는 레이저 펄스가 소 결정 영역을 용융시킬 수 있거나, 또는 레이저 펄스는, 우선적으로, 소 결정 영역의 온도를, 예를 들어 용융 상 온도의 약 10 ℃ 내의, 용융 상의 온도에 근접한 온도로 상승시킬 수 있다. 레이저 펄스는, 104의 재응고 동안에 확장된 소 결정 영역의 질량에 기초하여 선택된 지속기간 및 에너지 함량을 갖는다. 지속기간은 기판으로의 전력 전달이 가장 효율적이도록 선택된다. 효율적인 구역 위의 전력 전달은, 기판으로부터 상당한 전력을 반사시키고 그리고/또는 기판을 손상시킨다.
레이저 펄스에 의해 전달되는 에너지 함량은, 소 결정 영역의 온도를 용융 온도 근처의 온도로 증가시키도록 선택된다. 온도는, 소 결정 영역 또는 소 결정 영역의 일부분이 용융되거나 또는 거의 용융되도록, 용융 온도 바로 위 또는 바로 아래일 수 있다. 레이저 펄스의 에너지 함량은, 소 결정 영역의 원하는 부분을 용융시키면서, 소 결정 영역의 나머지를 대 결정들로 변환하기 위한 에너지를 제공하도록 선택될 수 있다. 주변 기판 온도에 따라, 소 결정 영역은, 액체 영역에 인접한 용융 온도 근처로부터 액체 영역으로부터 멀리 떨어진 더 낮은 온도로의 온도 구배(temperature gradient)를 가질 것이다. 몇몇 실시예들에서, 레이저 펄스의 전달 전에, 소 결정 영역의 온도는 액체 영역으로부터 멀리 떨어진 지점들에서 약 200 ℃ 아래일 수 있다. 각각의 펄스를 이용하여 전달할 에너지 함량의 결정은 일반적으로, 기판의 흡수 특성들, 및 이들 특성들이 온도 및 상에 따라 어떻게 변하는지를 고려할 것이다.
108에서, 용융 영역이 다시 재응고되고, 또한 동결 제어 펄스일 수 있는 제 2 레이저 펄스가, 제 2 재응고 동안에, 확장된 소 결정 영역으로 전달된다. 이러한 점진적인 결정화 프로세스는, 원하는 영역이 대 입자 결정들로 재결정화될 때까지 임의의 횟수로 반복될 수 있다. 제 2 동결 제어 펄스의 에너지 함량은 제 1 동결 제어 펄스의 에너지 함량과 상이할 수 있고, 후속적인 동결 제어 펄스들은, 각 사이클에서 처리될 소 결정들의 질량에 따라, 제 1 또는 제 2 동결 제어 펄스들과 상이한 에너지 함량을 가질 수 있다.
110에서, 제 1 처리 영역과 상이한 후속적인 처리 영역이 식별되고 타게팅되며, 용융 및 제어되는 재응고의 프로세스가 반복된다. 전체 기판이 결정질 고체 재료로 프로세싱될 때까지, 처리 영역들이 차례로 식별 및 처리될 수 있다. 원하는 경우에, 이전의 처리 영역을 결정 시드 소스로서 사용하기 위해, 각각의 처리 영역이 이전의 처리 영역과 중첩될 수 있다. 다른 실시예들에서, 열적 응력들을 관리하기 위해, 각각의 처리 영역은 이전의 처리 영역들로부터 이격될 수 있다.
몇몇 실시예들에서, 동결 프론트의 인터페이스 에너지를 핵형성점(nucleation point) 또는 에피텍시점(epitaxy point) 위로 유지하기 위해, 에너지의 펄스들이 기판으로 전달될 수 있다. 결정학적인 동결 프로세스(crystallographic freeze process)일 수 있는 그러한 동결 프로세스에서, 인터페이스 근처의 경계 층(boundary layer)에서의 냉각의 레이트를 약 500 K/㎲ 또는 그 미만으로 제한하는 낮은 에너지 펄스들의 트레인이 전달된다. 이러한 레벨보다 휠씬 위의 냉각 레이트들은, 소 결정 성장을 핵형성하는, 동결 프론트 인터페이스를 따르는 낮은 에너지의 위치들의 확장을 초래한다. 동결 프론트에 부가된 에너지의 각각의 펄스는, 대 결정들의 성장을 유지하기 위해 인터페이스 에너지를 유지하고, 냉각 레이트를 감소시킨다.
일 실시예에서, 1 ㎠ 다이는 자연적으로(naturally), 약 700 ㎲ 내에 동결될 것이다. 위에서 설명된 펄스형 레이저 용융 및 재결정화 프로세스를 사용하여, 그러한 1 ㎠ 다이를 대 결정들로 동결시키는 것이, 사실상 어떠한 기판 주변 온도에서도, 약 5 ㎲ 또는 그 미만의 지속기간으로 가속될 수 있다. 따라서, 공칭(nominally) 700 ㎠ 원형 기판(예를 들어, 300 mm 웨이퍼)의 표면 위에 형성된 비정질 반도체 층이 3.5 msec의 프로세싱 시간 내에 약 8 ㎛ 또는 그 초과의 치수의 대 결정들로 변환될 수 있으며, 각각의 다이를 프로세싱하도록 기판을 위치시키기 위해 추가의(extra) 시간이 요구될 가능성이 있다. 기판이 주변 온도에서 프로세싱될 수 있기 때문에, 기판을 프로세싱하기 전의 승온(heat-up) 및 평형(equilibration) 시간 또는 나중의 어떠한 상당한 냉각(cool-down) 시간도 필요하지 않다.
본원에서 설명되는 방법들은 임의의 크기 및 형상의 기판들에 적용될 수 있다. 직경 200 mm, 300 mm, 450 mm, 12 인치의 원형 웨이퍼들이 본원에서 설명된 바와 같이 처리될 수 있다. 어떠한 임의의 크기의 직사각형 패널(panel)들과 같은 비-원형 기판들, 예를 들어 Gen 8.5(즉, 2200 mm × 2600 mm)까지의 솔라 패널(solar panel)들 또는 디스플레이 패널들이 또한, 본원에서 주어진 방법들에 따라 프로세싱될 수 있다. 위에서 언급된 바와 같이, 모놀리식 3D 기판들이 또한, 본원에서 설명되는 방법들에 따라 프로세싱될 수 있다. 모놀리식 3D 기판들을 프로세싱할 시에, 기판의 다수의 층들이 하나의 처리에서 결정화될 수 있다.
일 실시예에서, 적어도 하나의 결정질 실리콘 아일랜드(island)가 위에 형성된 기판이, 그 위에 비정질 실리콘 층을 형성하기 위해, 기상 또는 액체 증착 프로세스를 겪는다. 비정질 실리콘 층은 약 7 ㎛의 균일한 두께로 증착된다. 그렇게 형성된 비정질 층을 갖는 기판은 레이저 프로세싱 디바이스의 작업 표면(work surface) 상에 위치된다. 기판은, 실온 근처의 주변 온도, 예를 들어 약 20 ℃로 유지된다. 기판 상의 다이 패턴이 레이저 빔의 단면 형상과 정렬되도록, 기판이 회전에 의해 필요에 따라 정렬된다. 정렬 후에 기판을 실온 근처로 유지하는 것은 열 팽창 효과(thermal expansion effect)들로 인한 정렬 드리프트(alignment drift)의 가능성을 감소시킨다. 대안적으로, 프로세스의 전체적인 에너지 시그니쳐(overall energy signature)를 감소시키기 위해, 기판이 가열될 수 있다. 대부분의 실시예들에서, 기판 분위기는 약 200 ℃ 미만으로 유지될 것이다.
비정질 층의 제 1 다이가 처리를 위해 식별되고, 예를 들어 x-y 위치 제어에 따라 작업 표면을 이동시킴으로써 제 1 처리 다이가 레이저 소스와 정렬되도록 기판이 위치된다. 제 1 처리 다이는 결정질 실리콘 시드 위에 형성된 비정질 층의 영역이다. 0.45 J/㎠의 플루엔스 및 26 nsec의 지속기간을 갖는 제 1 레이저 펄스가 제 1 처리 다이로 전달된다. 31 nsec의 휴식 지속기간(rest duration) 후에, 동일한 플루엔스 및 지속기간을 갖는 제 2 레이저 펄스가 제 1 처리 다이로 전달된다. 2개의 레이저 펄스들은, 결정 시드를 용융시키지 않으면서 비정질 실리콘 재료를 실질적으로 용융시킨다.
용융된 실리콘은 700 nsec의 제 1 동결 지속기간 동안 동결되게 허용된다. 그 후에, 동일한 플루엔스 및 지속기간을 갖는 제 3 레이저 펄스가 제 1 처리 다이로 전달된다. 제 3 레이저 펄스는, 용융된 실리콘에서 성장하는 임의의 소 결정들을 열적으로 처리하여, 그 소 결정들이 대 결정들로 변환되게 한다. 그 후에, 용융된 실리콘은 1200 nsec의 제 2 동결 지속기간 동안 동결되게 허용된다. 0.26 J/㎠의 감소된 플루엔스 및 이전의 펄스들과 동일한 지속기간을 갖는 제 4 레이저 펄스가 제 1 처리 다이로 전달된다. 제 4 레이저 펄스는 대 결정 실리콘으로의 제 1 처리 다이의 변환을 완성한다.
그 후에, 기판은 처리를 위해 인접한 다이를 타게팅하도록 이동되고, 프로세스가 반복된다. 인접한 다이가 결정 시드를 포함하지 않는 경우에, 이전에 처리된 다이와의 접촉이 시드 결정화에 대해 기능한다. 이러한 방식으로, 전체 비정질 층이 대 결정 실리콘으로 변환될 수 있다.
방법(100)은, 소 입자 결정들을 대 입자 결정들로 변환하기 위해 레이저 펄스들이 전달되는 것과 함께, 대 입자 결정들 및 소 입자 결정들을 형성하는 104 및 108에서의 동결 기간들을 사용하여 설명된다. 다른 실시예들에서, 소 결정들이 생성되기 전에 종료되는 동결 기간들 후에 레이저 펄스들이 전달될 수 있다. 위에 설명된 바와 같이, 동결 및 결정화의 레이트는 기판의 주변 온도에 따라 상이하다. 예를 들어, 소 결정들의 확장을 시작하기 위해, 동결 프론트의 인터페이스 에너지가 핵형성점(nucleation point)으로 강하되기 전에, 동결 제어 펄스들이 전달될 수 있다. 그러한 짧은 동결 기간들 후에 다수의 동결 제어 펄스들을 전달하는 것은, 소 결정들을 생성하지 않으면서 재결정화를 가능하게 할 수 있다. 그러한 점진적인 결정화 방법들은 50 ㎛ 또는 그 초과의 입자 크기들을 갖는 결정질 재료들을 산출할 수 있다. 그러한 펄스들의 트레인의 각각의 펄스를 이용하여 전달되는 에너지 함량은, 동결 레이트를 실질적으로 느리게 하지 않으면서 다음 동결 기간 동안 핵형성점 위의 에너지로 동결 프론트를 유지하기 위해 필요한 에너지에 따를 것이다. 따라서, 에너지의 각각의 펄스가 인터페이스에 에너지를 부가하여, 인터페이스의 에너지를 핵형성점 위로 원하는 양만큼 상승시킨다. 7 ㎛ 두께의 비정질 층을 재결정화하기 위해, 약 26 nsec의 펄스 지속기간에 걸쳐 약 0.2 J/㎠ 미만의 플루엔스를 갖는 레이저 펄스들을 약 100 nsec 마다 전달하는 것이, 약 10 m/sec의 자연 동결 레이트(natural freeze rate)에 근접한 레이트로 대 결정 동결 프론트의 성장을 유지할 것으로 예측된다.
일 양상에서, 위에서 설명된 펄스형 레이저 에너지 프로세스들은, 프로세스를 유지하기 위해, 원자들이 더 높은 에너지 위치들로부터 더 낮은 에너지 위치들로 이동함에 따라 방출되는 에너지를 활용하는 것으로 생각된다. 레이저 에너지의 펄스가 소 결정들 또는 비정질 구역들에서의 원자들을 모멘타이징(momentize)하여, 레이저 펄스에 의해 부여된 운동 에너지(kinetic energy)를 넘어서기에 충분히 큰 에너지 우물들을 원자들이 발견할 때까지 계속되는 원자들의 운동(motion)이 시작되는 것으로 여겨진다. 각각의 원자가 그 각각의 원자의 에너지 우물을 달성함으로써 방출되는 에너지는 고체 재료 내에서 열 에너지가 된다. 이러한 열 에너지는, 아직 모멘타이징되지 않은, 매트릭스에서의 다른 원자들로 전파된다. 몇몇 경우들에서, 방출된 열 에너지에 의해 부가적인 원자들이 모멘타이징되어, 고체의 소 결정들 및 비정질 영역들을 재구성(reorganizing)하는 프로세스가 계속된다. 따라서, 평범하게는 표준 조건들 하에서 소 결정들 또는 비정질 영역들을 용융시키기에 충분하지 않을 레이저 펄스들에 의해 에너지가 전달될 수 있지만, 재구성 프로세스로부터의 열 에너지가 존재하기 때문에, 외부에서 부가되는 부가적인 에너지가 재구성 프로세스를 이행하는 것을 돕는다.
재구성에서 원자들을 모멘타이징하는 그러한 모델은 용융과 유사하며, 이는, 낮은 운동 에너지의 상태에서의 원자들, "고체" 원자들이 더 높은 운동 에너지의 상태, "액체" 원자들로 부스트되고(boosted), 따라서 이들이 "용융"되기 때문이다. 그 후에 원자들이 이들의 운동 에너지를 넘어서기에 충분히 큰 에너지 우물을 발견하는 경우에, 이들은 "동결"된다. 상당수의 원자들을 모멘타이징하는 것이 재료에서 검출가능한 액체 상(liquid phase)을 생성 또는 유지할 수 있는 한편, 소수의 원자들을 모멘타이징하는 것은, 원자들이 더 낮은 에너지 위치들로 가는 도중에 있는 작은 구역에 의해 특징지어지는 매우 국부적인 재구성 상(reorganization phase)만을 생성할 수 있다. "용융" 및 "동결"의 맥락에서, 원자들이 이들의 운동 에너지를 넘어서는 낮은 에너지 우물들을 발견함으로써 방출되는 열 에너지는 일종의 잠열(latent heat)이라고 여겨질 수 있다.
광범위하게(on a large scale), 재료에서 재구성 상을 유지하는 것은, 대 결정들이 신속하게 성장하는, 폭발적인(explosive) 성장 또는 폭발적인 결정화의 프로세스를 추진시킬 수 있다고 생각된다. 진행 중인(ongoing) 재구성에 의해 방출되는 열 에너지에 부가되는 경우에 더 낮은 에너지 위치들로 이동하도록 새로운 원자들을 모멘타이징하기에 충분한 에너지 펄스들을 사용하여, 에너지의 증가가 부가될 수 있다. 에피택시점 위에 있지만 에피택시점 근처에 있는 원도우에서 재성장 프론트 또는 동결 프론트에서의 에너지를 유지함으로써 그러한 프로세스가 유지되는 경우에, 실리콘에서, 대 결정들이 비정질 재료 또는 소 결정들로부터, 비교적 높은 레이트, 예를 들어 약 10 m/sec로 성장될 수 있다.
재구성의 열 에너지가 이용가능하지 않은 조건들을 의미하는 표준 조건들 하에서 소 결정들 또는 비정질 재료를 용융시킬 에너지를 전달하기 위해, 동결 제어 펄스들을 사용하는 에너지 입력 레이트가 제어될 수 있다. 다른 실시예들에서, 표준 조건들 하에서 소 결정들 또는 비정질 재료를 용융시키지 않을 것이지만 폭발적인 성장의 프로세스를 유지하기에 충분한 에너지를 재구성의 열 에너지에 부가할 에너지를 전달하기 위해, 에너지 입력이 제어될 수 있다.
몇몇 실시예들에서, 용융 상을 유지하고 소 결정들의 형성을 방지하는 에너지 펄스들이 전달될 수 있다. 그러한 실시예들에서, 동결 시에 방출되는 열 에너지, 잠열이 용융 상 및 고체 상으로 전파되는 유사한 열적 현상이 발생하는 것으로 생각된다. 열 에너지는, 외부에서 부가된 에너지와 함께, 용융 상의 액체 상태를 유지하는 것을 촉진한다.
재성장 프로세스를 효율적으로 지원하는 에너지 입력의 레이트는 일반적으로, 결정화 프론트에서의 국부적인 에너지 균형(energy balance)에 따른다. 프론트의 양 측들 상의 재료의 에너지는 주로 기판 벌크 내로의 전도에 의해 제거되며, 그 레이트는 기판 재료의 열 전도율에 의해 제어된다. 일 예에서, 기판 벌크는 실리콘 산화물 위의 실리콘일 수 있다. 실리콘은 열 에너지를 비교적 잘 전도하는 한편, 실리콘 산화물은 비교적 절연성이다. 실리콘 산화물은 열 에너지가 실리콘을 떠나는 레이트를 감소시키고, 더 두꺼운 산화물은 더 얇은 산화물보다 에너지 손실을 더 많이 억제한다. 따라서, 효율적인 또는 폭발적인 재성장 프로세스를 유지하기 위한 외부 에너지 입력은, 예를 들어 두께가 약 1.0 ㎛ 미만인 비교적 더 얇은 산화물 층에 대한 것보다, 예를 들어 두께가 약 2.5 ㎛ 위인 비교적 더 두꺼운 산화물 층 상의 실리콘에 대해 더 작으며, 이는, 더 두꺼운 산화물 층이 실리콘으로부터의 에너지의 누출(escape)을 느리게 하기 때문이다.
기판의 주변 가열이 또한, 재성장 프로세스를 효과적으로 촉진하는 에너지 입력의 레이트에 영향을 미친다. 주변 에너지가 기판에 부가되면, 재성장 프론트에서의 에너지 손실이 더 느려지고, 따라서, 재성장 프로세스가 레이저 에너지 입력의 더 낮은 레이트로 유지될 수 있다. 용융 상이 소 결정들로 동결되는 레이트가 주변 열의 존재에 의해 감소되어, 재성장 프로세스가 전파되는데 더 많은 시간이 걸리게 허용한다.
펄스 플루엔스, 펄스 지속기간, 및 펄스 타이밍은 모두, 처리 영역으로의 에너지 입력의 레이트에 영향을 미친다. 예를 들어 2 - 3 ㎛의 더 두꺼운 산화물 및 약간의 주변 가열의 경우에, 위에서 설명된 조건들은 치수가 8 ㎛ 또는 그 초과인 결정들을 산출할 수 있는 재성장 프로세스를 촉진한다. 위에서 설명된 동결 제어 펄스들의 타이밍은, 프로세스에 현저한 영향을 주지 않으면서, 약 100 nsec의 윈도우 내에서 변화될 수 있다. 프로세스에 의해 생성된 다양한 용융 상들이, 재성장의 증가를 촉진하기 위해 각각의 펄스에 의해 재-에너자이징되는(re-energized) 소 결정들로 동결되기 때문에, 펄스들 사이의 휴식 지속기간을 증가시키는 것은, 프로세스의 전체 지속기간을 증가시키는 것 외에는 물리적으로 프로세스에 거의 영향을 미치지 않을 것이다. 약 50 nsec 초과만큼 펄스들 사이의 휴식 지속기간을 감소시키는 것은, 열 입력의 레이트를 전체 평형(overall equilibrium) 너머로 증가시켜서, 재료에서의 열 에너지 축적 및 더 느린 결정화를 초래한다. 펄스 레이트에서의 충분한 증가는 결정화를 정지 또는 역전시킬 수 있다.
예를 들어 500 nm 내지 1 ㎛의 더 얇은 산화물 및 약간의 주변 가열의 경우에, 열 손실이 더 빠르게 되고, 따라서, 재성장 프로세스를 위한 에너지 입력 레이트도 또한 더 빠르게 될 것이다. 그러한 실시예에서, 현저한 열 에너지 축적 없이 재성장 프로세스를 추진시키기 위해, 동결 제어 펄스가 300 nsec 마다 전달될 수 있다. 플루엔스가 또한, 표면 삭마의 지점 근처까지, 예를 들어 약 0.6 J/㎠까지 증가될 수 있다.
도 2는 본원에서 설명되는 방법들을 실시하기 위해 사용될 수 있는 장치(200)의 개략도이다. 장치(200)는, 에너지 소스(202), 콜렉터(collector)(204), 셰이퍼(shaper)(206), 및 작업 표면(208)을 갖는다. 에너지 소스(202)는 도 2에 도시된 에너지 생성기들(202A-D)에 의해 예시된 바와 같이 복수의 에너지 생성기들을 가질 수 있다. 대안적으로, 에너지 소스(202)는 단일의 에너지 생성기, 또는 도 2에 도시된 4개의 에너지 생성기들(202A-D)보다 더 많거나 또는 더 적은 에너지 생성기들을 가질 수 있다. 몇몇 실시예들에서, 다수의 에너지 생성기들은, 상이한 전력, 지속기간, 및 타이밍을 갖는 에너지 펄스들의 전달을 허용하는데 유익할 수 있다. 에너지 함량, 지속기간, 및 타이밍에 대해 조정가능한 단일 에너지 생성기가 또한 충분할 수 있다. 일 실시예에서, 에너지 생성기들(202A-D) 각각은, 약 100 MW 내지 약 500 MW의 전력을 갖는, Nd:YAG 레이저와 같은 고체 상태 레이저(solid state laser)이다.
에너지 소스(202)에 의해 방사되는(emitted) 에너지는 일반적으로, 지속기간, 에너지 함량, 및 타이밍에 대해 제어가능하다. 제어기(212)는 에너지 소스(202)의 에너지 생성기들(202A-D) 각각과 통신한다. 도 2의 실시예에서, 에너지 생성기들(202A-D) 각각은 펌프형 q-스위치 레이저(pumped q-switched laser)이고, 제어기는, 펄스 전달을 제어하기 위해 각각의 레이저의 q-스위치와 전기적으로 통신하는 전자 타이머를 갖는다. 각각의 에너지 생성기(202A-D)의 펌핑 디바이스에 제어기(212)를 커플링시킴으로써 플루엔스가 제어될 수 있다. 제어기(212)는 4개의 에너지 생성기들(202A-D)로부터 에너지의 펄스들(214A-D)을 생성하도록 프로그래밍될 수 있으며, 각각의 펄스는 상이한 플루엔스 및 지속기간을 갖고, 각각의 펄스는 서로에 관하여 특정 시간들에서 방출된다.
펄스들(214A-D)은 콜렉터(204) 내로 이동하고, 콜렉터(204)는, 작업 표면 상에 위치된 기판으로 중계(relay)하기 위해 단일 출력 광학 축(216)을 따라 펄스들(214A-D)을 정렬한다. 콜렉터(204)는 에너지 소스(202)로부터 에너지 펄스들(214A-D)을 수신하기 위한 복수의 입력 광학 축들을 갖는다. 콜렉터(204)는 일반적으로, 입사 에너지 펄스들(214A-D)을 광학 축(216)으로 인도하는, 렌즈들, 미러들, 프리즘들, 및 필터들과 같은 다양한 광학 디바이스들을 갖는다.
광학 축(216) 상에 정렬된 에너지는 셰이퍼(206)에 진입한다. 셰이퍼는, 에너지 생성기들(202A-D)로부터의 본래의(native) 에너지 펄스를, 원하는 공간적 전력 분포(spatial power distribution) 및 시간적 형상(temporal shape)을 갖는 셰이핑된 펄스로 변환하는, 렌즈들, 미러들, 프리즘들, 및 필터들과 같은 광학 디바이스들을 갖는다. 셰이퍼(206)는, 복합적인 형상(composite shape)을 갖는 하나의 조합된 펄스를 형성하기 위해 2개 또는 그 초과의 별개의 펄스들을 조합할 수 있다. 따라서, 셰이퍼(206)는, 처리 영역을 균일하게 프로세싱하기 위한 전력의 균일한 분포 및 기판의 처리 영역에 매칭하는 형상을 갖는 에너지 필드를 생성한다.
셰이핑된 에너지(218)는 작업 표면(208) 상에 위치된 기판을 프로세싱한다. 작업 표면(208)은 전형적으로, 셰이퍼(206)로부터 나오는 에너지와 대향하게 기판의 다양한 처리 영역들을 위치시키는 것을 허용하도록 화살표(210)로 표시된 바와 같이 이동가능하다.
장치(200)는, 작업 표면(208) 상에서 프로세싱되고 있는 기판으로부터 음향 신호들을 수신하기 위해 작업 표면(208) 근처에 위치된 선택적인 음향 센서(220)를 포함할 수 있다. 재결정화는 재료의 특정 볼륨(specific volume)을 매우 신속하게 변화시키고, 형성되는 고체의 타입에 따라 특유의 음향 신호를 생성할 수 있다. 대 결정 고체의 형성을 확인하기 위해, 이러한 음향 신호가 검출될 수 있고, 제어기(212)로 전송될 수 있다. 기판에서의 상 변화들을 관측하기 위해 그리고 기판을 통하는 상 변화들의 전파를 관측하기 위해, 반사계(reflectometer)들, 고온계(pyrometer)들, 및 복사계(radiometer)들과 같은 다른 센서들이 단독으로 또는 다른 센서들과 함께 사용될 수 있다.
본원에서 설명되는 방법들을 수행하기 위해 사용될 수 있는 장치(200)의 실시예는 본원과 양수인이 동일한 미국 특허 공개 제 2009/0032511 호에서 설명된다.
전술한 바가 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 그리고 추가적인 실시예들이 본 발명의 기본적인 범위로부터 벗어나지 않고 고안될 수 있다.

Claims (18)

  1. 기판을 처리(treating)하는 방법으로서,
    기판 상에 열적 프로세스를 수행하는 동안 상기 기판의 대기 온도(ambient temparature)를 100℃ 미만으로 유지하는 단계를 포함하고, 상기 열적 프로세스는:
    상기 기판의 부분을 용융시키도록 선택된 펄스 지속기간을 갖는 제 1 레이저로부터 상기 기판으로 0.45 J/㎠ 내지 0.6 J/㎠의 에너지를 갖는 제 1 레이저 펄스를 전달하는 단계;
    상기 기판의 부분을 용융시키도록 선택된 펄스 지속기간을 갖는 제 2 레이저로부터 상기 기판으로 0.45 J/㎠ 내지 0.6 J/㎠의 에너지를 갖는 제 2 레이저 펄스를 전달하는 단계;
    700 nsec의 제 1 동결 기간(freeze period) 후에, 0.45 J/㎠ 내지 0.6 J/㎠ 의 에너지 및 26 nsec의 지속기간을 갖는 제 3 레이저 펄스를 제 3 레이저로부터 상기 기판으로 전달하는 단계; 및
    제 2 동결 기간 후에, 상기 제 1, 제 2, 및 제 3 레이저 펄스들의 에너지보다 작은 에너지를 갖는 제 4 레이저 펄스를 제 4 레이저로부터 상기 기판으로 전달하는 단계
    를 포함하는,
    기판을 처리하는 방법.
  2. 제 1 항에 있어서,
    상기 제 2 동결 기간은 상기 제 1 동결 기간보다 더 긴,
    기판을 처리하는 방법.
  3. 제 1 항에 있어서,
    상기 제 4 레이저 펄스는 상기 기판의 소 결정(small crystal)들을 대 결정(large crystal)들로 변환하는,
    기판을 처리하는 방법.
  4. 제 1 항에 있어서,
    상기 제 1, 제 2, 제 3, 및 제 4 레이저 에너지 펄스들을 전달하는 동안 상기 대기 가열이 상기 기판에 적용되는,
    기판을 처리하는 방법.
  5. 기판을 열적으로(thermally) 처리하는 방법으로서,
    기판 상에 열적 프로세스를 수행하는 동안 상기 기판의 대기 온도를 100℃ 미만으로 유지하는 단계를 포함하고, 상기 열적 프로세스는:
    상기 기판의 제1 처리 영역을 식별하는 단계;
    상기 제1 처리 영역에 둘 또는 그 초과의 용융 에너지 레이저 펄스들을 전달함으로써 상기 기판의 상기 제1 처리 영역을 용융시키는 단계;
    대 결정 영역 및 소 결정 영역을 형성하기 위해 상기 제 1 처리 영역의 제 1 부분을 재고형화(resolidifying)하는 단계;
    600-800 nsec의 제 1 동결 기간 후에, 상기 제1 처리 영역에 상기 용융 에너지 레이저 펄스들보다 적은 에너지를 갖는 동결 제어 에너지 레이저 펄스를 전달함으로써 상기 소 결정 영역을 재조직화(reorganizing)하는 단계;
    상기 제1 처리 영역이 적어도 약 8㎛ 치수의 대 결정들을 갖는 결정질 고체일 때까지, 상기 재고형화하는 단계 및 상기 재조직화하는 단계를 반복하는 단계;
    상기 제1 처리 영역에 실질적으로 인접한 후속 처리 영역을 식별하는 단계; 및
    상기 기판의 모든 요구되는 처리 영역들이 프로세싱될 때까지, 상기 용융시키는 단계, 재고형화하는 단계, 재조직화하는 단계, 반복하는 단계, 및 식별하는 단계를 반복하는 단계
    를 포함하는,
    기판을 열적으로 처리하는 방법.
  6. 제 5 항에 있어서,
    상기 소 결정 영역을 재조직화하는 단계는 상기 소 결정 영역을 용융시키는 단계를 포함하는,
    기판을 열적으로 처리하는 방법.
  7. 제 5 항에 있어서,
    적어도 두 개의 동결 제어 에너지 펄스들이 각 처리 영역에 전달되는,
    기판을 열적으로 처리하는 방법.
  8. 제 5 항에 있어서,
    상기 동결 제어 에너지 펄스들은 상기 재고형화된 부분을 용융시키지 않는,
    기판을 열적으로 처리하는 방법.
  9. 제 5 항에 있어서,
    각각의 상기 용융 에너지 레이저 펄스들은 0.45-0.6 J/㎠의 플루엔스(fluence)를 갖고, 각각의 상기 동결 제어 에너지 레이저 펄스들은 0.26 J/㎠의 플루엔스를 갖는,
    기판을 열적으로 처리하는 방법.
  10. 기판을 처리하는 방법으로서,
    상기 기판의 대기 온도를 100℃ 미만으로 유지하는 단계;
    상기 기판에 제 1 레이저로부터의 레이저 펄스를 전달하는 단계 ― 상기 레이저 펄스는 상기 기판의 처리 영역을 용융 상(melt phase)으로 변환시키기에 충분한 제 1 플루엔스 및 제 1 지속기간을 가짐 ―;
    제 1 동결 기간이 경과하도록 허용하는 단계 ― 상기 제 1 동결 기간은 상기 용융 상이 동결 프론트(freeze front)를 형성하는데 충분하도록 냉각하기 위해 허용하는 시간의 기간이며, 상기 동결 프론트는 적어도 하나의 방향으로 전파되며, 상기 동결 프론트는 상기 동결 프론트 뒤에 위치한 대 결정 영역 및 상기 동결 프론트 앞에 위치한 소 결정 영역에 의해 정의됨 ―;
    제 2 레이저로부터 제 1 동결 제어 에너지 레이저 펄스를 상기 동결 프론트 앞의 위치로 전달하는 단계 ― 상기 동결 제어 에너지 레이저 펄스는 상기 제 1 플루엔스와 동일하거나 또는 그 미만인 제 2 플루엔스, 및 상기 제 1 지속기간과 동일하거나 또는 그 미만인 제 2 지속기간을 가짐 ―;
    제 2 동결 기간이 경과하도록 허용하는 단계 ― 상기 제 2 동결 기간은 상기 제 1 동결 기간과 동일하거나 또는 그 초과인 시간 기간임 ―;
    제 3 레이저로부터 제 2 동결 제어 에너지 레이저 펄스를 상기 동결 프론트 앞의 위치로 전달하는 단계 ― 상기 제 2 동결 제어 에너지 레이저 펄스는 상기 제 2 플루엔스와 동일하거나 또는 그 미만인 제 3 플루엔스, 및 상기 제 2 지속기간과 동일하거나 또는 그 미만인 제 3 지속기간을 가짐 ―
    를 포함하는,
    기판을 처리하는 방법.
  11. 제 10 항에 있어서,
    상기 제 1 및 제 2 동결 제어 에너지 레이저 펄스들로부터 전달되는 에너지는 상기 소 결정 영역의 온도를 상기 소 결정 영역의 용융점의 10 ℃ 내로 상승시키도록 선택되는,
    기판을 처리하는 방법.
  12. 제 10 항에 있어서,
    상기 제 1 및 제 2 동결 제어 에너지 레이저 펄스들로부터 전달되는 에너지는 상기 소 결정 영역의 온도를 상기 소 결정 영역의 용융점 이상으로 상승시키도록 선택되는,
    기판을 처리하는 방법.
  13. 제 10 항에 있어서,
    상기 제 2 동결 기간은 상기 제 1 동결 기간보다 더 큰,
    기판을 처리하는 방법.
  14. 제 10 항에 있어서,
    상기 제 3 플루엔스는 상기 제 1 플루엔스 미만인,
    기판을 처리하는 방법.
  15. 제 14 항에 있어서,
    상기 제 1 플루엔스는 0.45-0.6 J/㎠이고, 상기 제 2 및 제 3 플루엔스들은 0.26 J/㎠인,
    기판을 처리하는 방법.
  16. 제 13 항에 있어서,
    상기 제 1 동결 기간은 100 nsec 또는 그 초과인,
    기판을 처리하는 방법.
  17. 제 16 항에 있어서,
    상기 제 2 동결 기간은 1200 nsec 또는 그 초과인,
    기판을 처리하는 방법.
  18. 삭제
KR1020177005829A 2011-09-01 2012-08-31 결정화 방법들 KR101888834B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161530265P 2011-09-01 2011-09-01
US61/530,265 2011-09-01
PCT/US2012/053527 WO2013033637A2 (en) 2011-09-01 2012-08-31 Crystallization methods

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020147007164A Division KR101713662B1 (ko) 2011-09-01 2012-08-31 결정화 방법들

Publications (2)

Publication Number Publication Date
KR20170028450A KR20170028450A (ko) 2017-03-13
KR101888834B1 true KR101888834B1 (ko) 2018-08-16

Family

ID=47752087

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177005829A KR101888834B1 (ko) 2011-09-01 2012-08-31 결정화 방법들
KR1020147007164A KR101713662B1 (ko) 2011-09-01 2012-08-31 결정화 방법들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020147007164A KR101713662B1 (ko) 2011-09-01 2012-08-31 결정화 방법들

Country Status (7)

Country Link
US (2) US9373511B2 (ko)
JP (1) JP6129837B2 (ko)
KR (2) KR101888834B1 (ko)
CN (1) CN103765564B (ko)
SG (2) SG10201607229XA (ko)
TW (2) TWI633587B (ko)
WO (1) WO2013033637A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI633587B (zh) * 2011-09-01 2018-08-21 應用材料股份有限公司 結晶化的方法
WO2017120584A1 (en) 2016-01-08 2017-07-13 The Trustees Of Columbia University In The City Of New York Methods and systems for spot beam crystallization
US20200238441A1 (en) * 2017-10-13 2020-07-30 The Trustees Of Columbia University In The City Of New York Systems and methods for spot beam and line beam crystallization

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086447A (ja) 2004-09-17 2006-03-30 Sharp Corp 半導体薄膜の製造方法および半導体薄膜の製造装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3213338B2 (ja) 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
JP3065825B2 (ja) * 1992-10-21 2000-07-17 株式会社半導体エネルギー研究所 レーザー処理方法
JP3669384B2 (ja) * 1995-08-22 2005-07-06 独立行政法人理化学研究所 半導体基板中へのドーピング層の形成方法
GB9819338D0 (en) 1998-09-04 1998-10-28 Philips Electronics Nv Laser crystallisation of thin films
JP2001110723A (ja) * 1999-10-04 2001-04-20 Matsushita Electric Ind Co Ltd 多結晶シリコン薄膜の製造方法
JP4472066B2 (ja) * 1999-10-29 2010-06-02 シャープ株式会社 結晶性半導体膜の製造方法、結晶化装置及びｔｆｔの製造方法
JP2001319891A (ja) 2000-05-10 2001-11-16 Nec Corp 薄膜処理方法及び薄膜処理装置
JP5201614B2 (ja) 2001-07-23 2013-06-05 株式会社日本製鋼所 レーザ光の照射方法及びその装置
JP3860444B2 (ja) 2001-08-28 2006-12-20 住友重機械工業株式会社 シリコン結晶化方法とレーザアニール装置
KR100685141B1 (ko) * 2002-10-29 2007-02-22 스미도모쥬기가이고교 가부시키가이샤 레이저를 이용한 결정막의 제조방법 및 결정막
US7470602B2 (en) * 2002-10-29 2008-12-30 Sumitomo Heavy Industries, Ltd. Crystalline film and its manufacture method using laser
TW200616232A (en) * 2004-08-09 2006-05-16 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) * 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US8148663B2 (en) * 2007-07-31 2012-04-03 Applied Materials, Inc. Apparatus and method of improving beam shaping and beam homogenization
TWI528418B (zh) * 2009-11-30 2016-04-01 應用材料股份有限公司 在半導體應用上的結晶處理
TWI556284B (zh) * 2009-12-31 2016-11-01 紐約市哥倫比亞大學理事會 非週期性脈衝連續橫向結晶之系統及方法
TWI633587B (zh) * 2011-09-01 2018-08-21 應用材料股份有限公司 結晶化的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086447A (ja) 2004-09-17 2006-03-30 Sharp Corp 半導体薄膜の製造方法および半導体薄膜の製造装置

Also Published As

Publication number Publication date
CN103765564A (zh) 2014-04-30
WO2013033637A3 (en) 2013-04-25
SG10201607229XA (en) 2016-10-28
TWI633587B (zh) 2018-08-21
US9373511B2 (en) 2016-06-21
US20130055731A1 (en) 2013-03-07
JP2014528162A (ja) 2014-10-23
TW201314745A (zh) 2013-04-01
TWI590309B (zh) 2017-07-01
WO2013033637A2 (en) 2013-03-07
KR101713662B1 (ko) 2017-03-08
SG2014008858A (en) 2014-03-28
KR20170028450A (ko) 2017-03-13
US10074538B2 (en) 2018-09-11
US20160293414A1 (en) 2016-10-06
TW201727712A (zh) 2017-08-01
CN103765564B (zh) 2016-09-21
KR20140060536A (ko) 2014-05-20
JP6129837B2 (ja) 2017-05-17

Similar Documents

Publication Publication Date Title
JP5443377B2 (ja) エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
KR101730797B1 (ko) 펄스열 어닐링 방법을 이용한 얇은 필름을 고체 상 재결정화시키는 방법
KR101413370B1 (ko) 결정질 막 제조 방법, 태양전지 형성 방법 및 이 방법에 의해 제조된 결정질 막 및 태양 전지
TW201125022A (en) Crystallization processing for semiconductor applications
US10074538B2 (en) Methods for crystallizing a substrate using a plurality of laser pulses and freeze periods
Limanov et al. Development of linear sequential lateral solidification technique to fabricate quasi-single-crystal super-thin si films for high-performance thin film transistor devices
WO2015100827A1 (zh) 定义多晶硅生长方向的方法
TWI801418B (zh) 處理目標材料之方法
JP2001274433A (ja) シリコン膜の結晶化方法及び多結晶シリコン膜の製造方法並びに多結晶シリコン膜を用いたディバイス
JPH09293680A (ja) 半導体結晶膜および該結晶膜の製造方法ならびに該結晶膜の製造装置
JP5756897B2 (ja) 熱処理装置
WO2013009433A1 (en) Method of growing heteroepitaxial single crystal or large grained semiconductor films on glass substrates and devices thereon

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant