KR20140055918A

KR20140055918A - 배터리 팩, 회로기판 및 회로기판의 연결 방법

Info

Publication number: KR20140055918A
Application number: KR1020130021192A
Authority: KR
Inventors: 신경재; 김기웅
Original assignee: 삼성에스디아이 주식회사
Priority date: 2012-10-30
Filing date: 2013-02-27
Publication date: 2014-05-09
Also published as: JP2014090155A; KR101956932B1; EP2728981A3; JP6344705B2; US20140120401A1; CN103794746A; EP2728981A2; CN103794746B

Abstract

본 발명의 일 실시예는 배터리 팩, 회로기판 및 회로기판의 연결 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 연성회로기판이 경성회로기판에 납땜 될 때 핫바가 연성회로기판의 회로패턴에 직접 접촉하지 않음으로써, 회로패턴의 손상 현상이 방지되고, 또한 솔더에 의해 다수의 회로패턴이 상호간 전기적으로 쇼트되지 않는 배터리 팩, 회로기판 및 회로기판의 연결 방법을 제공하는데 있다.
이를 위해 본 발명은 적어도 제1주면, 상기 제1주면의 반대인 제2주면을 갖는 제1회로패턴을 포함하고, 상기 제2주면은 제1베이스 필름에 의해 덮이고, 상기 제1주면의 일영역은 제1커버 절연층에 의해 덮이며, 상기 제1베이스 절연층은 적어도 하나의 관통홀에 의해 관통되고, 상기 적어도 하나의 관통홀 각각은 상기 제1회로패턴에 의해 전체가 덮인 제1회로기판; 도전성 접속 부재에 의해 상기 제1회로기판의 제1단에 부착되는 일측을 갖는 제2회로기판; 상기 제2회로기판에 연결되고, 상호간 전기적으로 연결되는 다수의 배터리 셀; 상기 제1회로기판, 상기 제2회로기판 및 상기 배터리 셀을 감싸는 팩 케이스; 및 상기 팩 케이스의 외측에 형성되고, 상기 제1회로기판의 반대단으로서 제2단에 부착되는 팩 단자를 포함하는 배터리 팩, 회로기판 및 회로기판의 연결 방법을 제공한다.

Description

배터리 팩, 회로기판 및 회로기판의 연결 방법{BATTERY PACK, CIRCUIT BOARD AND CONNECTING METHOD BETWEEN CIRCUIT BOARD}

본 발명의 일 실시예는 배터리 팩, 회로기판 및 회로기판의 연결 방법에 관한 것이다.

일반적으로 배터리 팩은 배터리 셀, 경성회로기판 및 연성회로기판을 포함하고, 경성회로기판에는 연성회로기판이 솔더링 아이런(soldering iron) 또는 핫바(hot bar) 등에 의해 납땜된다.

일례로, 경성회로기판의 회로패턴에 솔더가 도포되고, 연성회로기판의 회로패턴이 상기 솔더에 접촉된 후, 이어서 핫바가 상기 연성회로기판을 상기 경성회로기판쪽으로 가압하면서 가열한다. 그러면, 상기 솔더가 리플로우(reflow)되면서 경성회로기판의 회로패턴과 연성회로기판의 회로패턴이 상호간 전기적으로 접속된다. 물론, 이후 냉각 과정을 통하여 액상의 솔더는 고상의 솔더로 경화된다.

그런데, 이러한 종래의 납땜 방식은 연성회로기판의 회로패턴이 캔틸레버(cantilever) 방식으로 외측으로 돌출 및 연장되어 있음으로써, 회로패턴이 핫바와 직접 접촉되고, 이에 따라 회로패턴이 쉽게 손상될 수 있고, 또한 액상의 솔더가 핫바에도 접촉함으로써, 핫바로부터 솔더가 제거되는 공정이 필요하다.

또한, 핫바가 연성회로기판의 회로패턴 및 솔더에 직접 접촉함으로써, 액상의 솔더가 핫바에까지 접촉한 이후 액상의 솔더가 다수의 회로패턴을 전기적으로 쇼트시키는 경우도 빈번하게 발생한다.

더불어, 연성회로기판의 외측으로 회로패턴이 일정 길이 돌출 및 연장되어 있음으로써, 회로패턴이 외부 환경으로부터 보호되도록 상기 회로패턴에 추가적으로 절연 에폭시가 도포되는 공정이 필요하다.

본 발명의 일 실시예는 연성회로기판이 경성회로기판에 납땜 될 때 핫바가 연성회로기판의 회로패턴에 직접 접촉하지 않음으로써, 회로패턴의 손상 현상이 방지되고, 또한 솔더에 의해 다수의 회로패턴이 상호간 전기적으로 쇼트되지 않는 배터리 팩, 회로기판 및 회로기판의 연결 방법을 제공한다.

본 발명의 일 실시예는 핫바가 접촉하는 연성회로기판의 회로패턴이 절연층으로 덮여 있음으로써, 회로패턴의 강도가 향상되고, 또한 에폭시 도포 공정이 생략될 수 있는 배터리 팩, 회로기판 및 회로기판의 연결 방법을 제공한다.

본 발명의 일 실시예는 핫바가 접촉하는 절연층에 적어도 하나의 관통홀(hole)이 형성됨으로써, 핫바의 온도가 증가되지 않은 상태로도 납땜이 가능하고, 이에 따라 핫바의 수명이 증가하고, 절연층의 외관 손상이 방지되는 배터리 팩, 회로기판 및 회로기판의 연결 방법을 제공한다.

본 발명에 따른 배터리 팩은 제1주면, 상기 제1주면의 반대인 제2주면을 갖는 제1회로패턴을 포함하고, 상기 제2주면은 제1베이스 필름에 의해 덮이고, 상기 제1주면의 일영역은 제1커버 절연층에 의해 덮이며, 상기 제1베이스 절연층은 적어도 하나의 관통홀에 의해 관통되고, 상기 적어도 하나의 관통홀 각각은 상기 제1회로패턴에 의해 전체가 덮인 제1회로기판; 도전성 접속 부재에 의해 상기 제1회로기판의 제1단에 부착되는 일측을 갖는 제2회로기판; 상기 제2회로기판에 연결되고, 상호간 전기적으로 연결되는 다수의 배터리 셀; 상기 제1회로기판, 상기 제2회로기판 및 상기 배터리 셀을 감싸는 팩 케이스; 및 상기 팩 케이스의 외측에 형성되고, 상기 제1회로기판의 반대단으로서 제2단에 부착되는 팩 단자를 포함한다.

상기 제1베이스 절연층은 상기 도전성 접속 부재의 리플로우 온도보다 높은 유리 전이 온도(Tg)를 가질 수 있다.

상기 제1베이스 절연층은 적어도 300 ℃의 유리 전이 온도(Tg)를 갖는 전기적으로 절연성 물질을 포함할 수 있다. 상기 도전성 접속 부재는 300 ℃보다 작은 리플로우 온도를 갖는 솔더일 수 있다. 상기 도전성 접속 부재는 이방성 도전 필름(ACF) 또는 Z축 필름(ZAF)으로 이루어진 그룹으로 선택된 것일 수 있다. 상기 제1회로기판은 상기 제2회로기판에 비하여 상대적으로 더 잘 휘는 연성회로기판일 수 있다.

상기 제2회로기판에 형성된 제2회로패턴을 더 포함하고, 상기 제2회로패턴은 상기 제1회로패턴에 정렬될 수 있다. 상기 제2회로패턴의 폭은 상기 제1회로패턴의 폭보다 클 수 있다.

상기 제2회로기판에 부착된 상기 제1회로기판의 상기 제1단은 상기 제1커버 절연층으로 덮이지 않을 수 있다.

본 발명에 따른 회로기판은 적어도 하나의 관통홀에 의해 관통된 베이스 절연층; 상기 베이스 절연층 위에 형성되고, 상기 적어도 하나의 관통홀을 덮는 회로패턴; 및 상기 회로패턴 및 상기 베이스 절연층 위에 형성된 커버 절연층을 포함할 수 있다.

상기 회로기판의 단자 끝단은 상기 커버 절연층에 의해 덮이지 않을 수 있다.

상기 베이스 절연층은 폴리이미드 및 폴리에틸렌으로 이루어진 그룹으로부터 선택된 물질을 포함할 수 있다.

상기 커버 절연층은 폴리이미드 및 폴리에틸렌으로 이루어진 그룹으로부터 선택된 물질을 포함할 수 있다.

상기 회로기판은 휘어질 수 있는 연성회로기판일 수 있다.

상기 베이스 절연층은 적어도 300 ℃의 유리전이온도(Tg)와, 적어도 500 ℃의 용융점(Tm)을 갖는 물질을 포함할 수 있다.

상기 커버 절연층은 적어도 70 ℃의 유리전이온도(Tg) 및 적어도 270 ℃의 용융점(Tm)을 갖는 물질을 포함할 수 있다.

상기 적어도 하나의 관통홀 각각은 회로패턴의 길이 방향으로 길게 형성될 수 있다.

상기 적어도 하나의 관통홀 각각은 상기 회로패턴의 폭 방향으로 길게 형성될 수 있다.

본 발명에 따른 제1회로기판과 제2회로기판의 연결 방법은 제1회로패턴의 제1면의 영역 상에 제1커버 절연층을 형성하고, 제1회로패턴의 반대면인 제2면 상에 제1베이스 절연층을 형성하며, 상기 제1베이스 절연층은 적어도 하나의 관통홀에 의해 관통되고, 상기 제1회로패턴은 상기 적어도 하나의 관통홀 각각을 덮는 제1회로기판을 준비하는 단계; 제2베이스 절연층 상에 제2회로패턴을 형성하여, 제2회로기판을 준비하는 단계; 상기 제2회로패턴 상에 스크린 프린팅 방식으로 도전성 접속 부재를 제공하는 단계; 상기 제1회로기판의 단자 끝단 영역을 상기 제2회로기판의 일측 상에 마운팅하여 상기 제1회로패턴과 상기 제2회로패턴을 정렬하는 단계; 상기 제1회로기판의 상기 단자 끝단 영역에 대응하는 제1베이스 절연층의 영역 상으로 핫 아이런을 위치시켜 상기 도전성 접속 부재가 리플로우되도록 하여, 열이 상기 핫 아이런으로부터 상기 제1회로패턴 및 상기 도전성 접속 부재로 상기 적어도 하나의 관통홀을 통하여 신속하고 효율적으로 전달되도록 하는 단계; 및 상기 제1베이스 절연층으로부터 상기 핫 아이런을 분리하여 상기 도전성 접속 부재가 경화되도록 하는 단계를 포함할 수 있다.

상기 제1회로패턴은 상기 핫 아이런을 상기 제1베이스 절연층의 영역 상에 위치시킬 때 상기 제1베이스 절연층에 의해 상기 핫 아이런으로부터 이격될 수 있다.

본 발명의 일 실시예는 연성회로기판(제1회로기판)이 경성회로기판(제2회로기판)에 납땜 될 때 핫바(핫 아이런)가 연성회로기판의 회로패턴에 직접 접촉하지 않음으로써, 회로패턴의 손상 현상이 방지되고, 또한 솔더에 의해 다수의 회로패턴이 상호간 전기적으로 쇼트되지 않는 배터리 팩, 회로기판 및 회로기판의 연결 방법을 제공한다.

도 1a는 통상의 배터리 팩을 도시한 회로도이고, 도 1b는 통상의 배터리 팩을 도시한 개략도이며, 도 1c는 본 발명의 일 실시예에 따른 회로기판 접속 구조를 도시한 평면도이다.
도 2a는 본 발명의 일 실시예에 따른 회로기판을 도시한 평면도, 도 2b는 저면도, 도 2c는 도 2a의 2c-2c선 단면도, 도 2d는 도 2a의 2d-2d선 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 회로기판 접속 구조를 도시한 부분 확대 평면도, 도 3b는 도 3a의 3b-3b선 단면도, 도 3c는 도 3a의 3c-3c선 단면도이다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 회로기판 접속 구조를 도시한 단면도이다.
도 5 내지 도 8은 본 발명의 다른 실시예에 따른 회로기판 접속 구조를 도시한 부분 확대 평면도이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 회로기판 접속 방법을 도시한 개략도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.

또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.

본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.

본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 설명할 제1회로기판, 제1회로패턴, 제1절연층, 제1부품, 제1영역, 제1층 또는 제1부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2회로기판, 제2회로패턴, 제2절연층, 제2부품, 제2영역, 제2층 또는 제2부분을 지칭할 수 있다.

또한, 본 명세서에서 설명되는 회로기판 접속 구조는 이하에 설명될 배터리 팩뿐만 아니라 HDD(Hard Disk Drive), SSD(Solid State Drive), 카메라 모듈, LCD(Liquid Crystal Display) 및 PDP(Plasma Display Panel) 등에서도 이용될 수 있으며, 이에 따라 본 발명이 배터리 팩의 분야로만 한정되는 것도 아니다.

도 1a는 통상의 배터리 팩을 도시한 회로도이고, 도 1b는 통상의 배터리 팩을 도시한 개략도이며, 도 1c는 본 발명의 일 실시예에 따른 회로기판 접속 구조를 도시한 평면도이다.

도 1a에 내지 도 1b에 도시된 바와 같이, 본 발명에 의한 배터리 팩(100)은 다수의 배터리 셀(111,112,113)과, 각 배터리 셀(111,112,113)을 연결하는 다수의 도전성 플레이트(121,122,123,124)와, 최저 전원용 와이어(130)와, 최고 전원용 와이어(140)와, 다수의 센싱 와이어(151,152), 경성회로기판(300) 및 연성회로기판(200)을 포함한다.

다수의 배터리 셀(111,112,113)은 직렬 및/또는 병렬로 연결되어 있다. 일례로, 다수의 배터리 셀(111,112,113)은 서로 병렬로 연결된 세개의 제1배터리 셀(111), 서로 병렬로 연결된 세개의 제2배터리 셀(112) 및 서로 병렬로 연결된 세개의 제3배터리 셀(113)을 포함한다. 또한, 제1배터리 셀(111), 제2배터리 셀(112) 및 제3배터리 셀(113)은 직렬로 연결되어 있다. 도면에서 비록 3S3P(3 Series 3 Parallel) 방식으로 연결된 배터리 셀(111,112,113)이 도시되어 있으나, 이는 본 발명의 이해를 위한 일례일 뿐이며, 이러한 연결 상태로 본 발명이 한정되지 않는다.

도전성 플레이트(121,122,123,124)는 인접한 배터리 셀(111,112,113)을 직렬로 연결한다. 일례로, 도전성 플레이트(121,122,123,124)는 제1도전성 플레이트(121), 제2도전성 플레이트(122), 제3도전성 플레이트(123) 및 제4도전성 플레이트(124)를 포함한다. 제1도전성 플레이트(121)는 제1배터리 셀(111)의 최저 전원 즉, 음극 전극에 연결되어 있다. 다른 말로 하면, 세개의 배터리 셀(111)의 음극 전극에 병렬로 연결되어 있다. 제2도전성 플레이트(122)는 상기 제1배터리 셀(111) 및 제2배터리 셀(112)을 상호 직렬로 연결한다. 물론, 제2도전성 플레이트(122)는 제1배터리 셀(111)의 양극 전극을 병렬로 연결하는 동시에, 제2배터리 셀(112)의 음극 전극을 병렬로 연결한다. 제3도전성 플레이트(123)는 상기 제2배터리 셀(112) 및 제3배터리 셀(113)을 상호 직렬로 연결한다. 물론, 제3도전성 플레이트(123)는 제2배터리 셀(112)의 양극 전극을 병렬로 연결하는 동시에, 제3배터리 셀(113)의 음극 전극을 병렬로 연결한다. 상기 제4도전성 플레이트(124)는 제3배터리 셀(113)의 최고 전원 즉, 양극 전극에 연결되어 있다. 다른 말로 하면, 상기 제3배터리 셀(113)의 양극 전극에 병렬로 연결되어 있다. 한편, 상기 제1 내지 제4도전성 플레이트(121,122,123,124)는 모두 하기할 와이어와의 용이한 용접을 위해 일정 길이 돌출된 탭(121a,122a,123a,124a)이 형성되어 있다. 더불어, 이러한 도전성 플레이트(121,122,123,124)의 갯수는 사용된 배터리 셀(111,112,123)의 갯수가 증가하면 당연히 함께 증가한다.

최저 전원용 와이어(130)는 제1배터리 셀(111)의 최저 전원 영역에 용접되어 있다. 즉, 제1도전성 플레이트(121)의 탭(121a)에 일단이 납땜되어 있다.

최고 전원용 와이어(140)는 제3배터리 셀(113)의 최고 전원 영역에 용접되어 있다. 즉, 제4도전성 플레이트(124)의 탭(124a)에 일단이 납땜되어 있다.

센싱 와이어(151,152)는 도면에서 2개가 구비되어 있다. 설명의 편의를 위해 이를 다시 제1센싱 와이어(151) 및 제2센싱 와이어(152)로 구별한다. 상기 제1센싱 와이어(151)는 일단이 상기 제2도전성 플레이트(122)의 탭(122a)에 납땜되어 있다. 또한, 상기 제2센싱 와이어(152)는 일단이 제3도전성 플레이트(123)의 탭(123a)에 납땜되어 있다. 더불어, 이러한 센싱 와이어(151,152) 역시 상술한 배터리 셀 및 이에 따른 도전성 플레이트의 갯수가 증가하면 당연히 함께 증가한다.

경성회로기판(300)은 도시된 바와 같이 상기 제1,2,3배터리 셀(111,112,113)의 측부(또는 상부)에 위치되어 있다. 여기서, 최저 전원용 와이어(130)는 경성회로기판(300)의 B- 단자에, 제1센싱 와이어(151)는 B1 단자에, 제2센싱 와이어(152)는 B2 단자에, 최고 전원용 와이어(140)는 B+ 단자에 연결되어 있다. 이러한 경성회로기판(300)에는 온도 센서, 전압 센서, 전류 센서, 충전제어 스위치, 방전제어 스위치 및 마이크로 컴퓨터 등과 같은 다수의 전지 보호 소자(330)들이 실장되어 있다.

연성회로기판(200)은 경성회로기판(300)의 일측에 납땜되어 있다. 또한, 연성회로기판(200)의 끝단에는 팩단자(P+,P-)가 결합되어 있다. 여기서, 연성회로기판(200)은 경성회로기판(300)에 비하여 자유롭게 휘어질 수 있다. 따라서, 도면에서와 같이 경성회로기판(300)으로부터 소정 방향으로 휘어져 팩단자(P+,P-)에 결합된다. 물론, 팩단자(P+,P-)는 외부 충전기에 연결되거나 또는 외부 세트에 연결되는 부분이다. 도면 중 미설명 부호 180은 상술한 모든 구성 요소가 내장되는 팩 케이스이다.

여기서, 경성회로기판(300)은 일반적으로 에폭시 수지 및/또는 페놀 수지를 주요 재료로 하여, 그 표면에 회로패턴이 형성된 형태를 한다. 에폭시 수지 및/또는 페놀 수지는 상대적으로 두껍고 무거우며, 딱딱하기 때문에 경성회로기판(300)은 잘 휘어지지 않는다. 이러한 경성회로기판(300)의 기본적인 구조는 당업자에게 잘 알려져 있으므로 더 이상의 설명은 생략한다.

또한, 연성회로기판(200)(FPCB: Flexible Printed Circuit Board)은 FW(Flexible wire) 또는 FC(flexible circuitry)라고도 불리우며, 폴리이미드 및/또는 PET(Polyethylene Terephtalate)를 주요 재료로 하여, 그 표면에 회로패턴이 형성된 형태를 한다. 폴리이미드 및/또는 PET는 상대적으로 얇고 가벼우며, 연성이기 때문에 연성회로기판(300)은 잘 휘어진다.

이하에서는 설명의 편의상 연성회로기판을 제1회로기판, 경성회로기판을 제2회로기판으로 지칭하기로 한다. 물론, 제1회로기판은 제1회로패턴 및 제1베이스 절연층을 포함하고, 제2회로기판은 제2회로패턴 및 제2절연층을 포함한다.

도 2a는 본 발명의 일 실시예에 따른 회로기판을 도시한 평면도, 도 2b는 저면도, 도 2c는 도 2a의 2c-2c선 단면도, 도 2d는 도 2a의 2d-2d선 단면도이다.

도 2a 내지 도 2d에 도시된 바와 같이, 제1회로기판(200)은 관통홀(211)을 갖는 제1베이스 절연층(210), 제1회로패턴(220) 및 제1커버 절연층(230)을 포함한다.

관통홀(211)을 갖는 제1베이스 절연층(210)은 대략 평판 형태로서 대략 0.5㎛ 내지 500㎛의 두께를 갖는다. 그러나, 본 발명에서 상기 두께가 한정되는 것은 아니며, 상기 두께는 사용되는 주변 환경, 필요로 하는 제1회로기판(200)의 굴곡 각도, 필요로 하는 제1회로기판(200)의 강도 등에 따라 변경될 수 있다. 또한, 제1베이스 절연층(210)은 폴리이미드, PET 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있다. 그러나, 본 발명에서 이를 한정하는 것은 아니다. 이러한 제1베이스 절연층(210)은 절연성이 우수하며 유리전이온도(Tg)가 높아 고온에서도 치수 변형이 적고, 또한 내열성이 우수할 뿐만 아니라 유연성도 우수해야 한다. 더불어, 이러한 제1베이스 절연층(210)은 내약품성이나 내습성이 우수해야 하는데, 이러한 조건에 적합한 것이 바로 폴리이미드 또는 PET이다. 일례로, 제1베이스 절연층(210)이 폴리이미드일 경우, 이는 유리전이온도(Tg)가 대략 300 ℃ 내지 400 ℃ 이상이고, 용융온도(Tm)가 대략 500 ℃ 내지 700 ℃ 이상이다. 따라서, 이러한 폴리이미드는 납땜 온도 범위(대략 섭씨 150 ℃ 내지 300 ℃)에서 충분히 견딜 수 있을 뿐만 아니라, 상술한 물리 화학적 특징을 갖는다. 반면, PET는 유리전이온도(Tg)가 대략 70 ℃ 내지 100 ℃ 이상이고, 용융온도(Tm)가 대략 270 ℃ 내지 350 ℃ 이상이다. 이와 같이 폴리이미드의 유리전이온도 및 용융온도가 PET의 유리전이온도 및 용융온도보다 높기 때문에, 베이스 절연층(210)으로서 최적의 실시예는 폴리이미드이다.

또한, 관통홀(211)은 하나 또는 그 이상이며, 제1베이스 절연층(210)을 관통한다. 관통홀(211)은 제1회로기판(210)의 단자 둘레로부터 이격되며, 제1회로기판(200)의 단자 끝단 영역(202)에 위치된다. 또한, 제1베이스 절연층(210)에 형성된 관통홀(211)은 대략 원형, 장공형, 사각형 및 다각형 중 어느 하나의 형태로 형성될 수 있으나, 이로서 본 발명이 한정되는 것은 아니다. 하기하겠지만, 이러한 관통홀(211)은 핫바(600)의 열이 제1회로패턴(220)으로 신속히 전달되도록 하는 역할을 한다.

제1회로패턴(220)은 제1베이스 절연층(210)에 형성되며, 대략 30㎛ 내지 100㎛의 두께를 갖는다. 그러나, 본 발명에서 상기 두께가 한정되는 것은 아니며, 상기 두께는 전류, 필요로 하는 제1회로기판(200)의 굴곡 각도, 필요로 하는 제1회로기판(200)의 강도 등에 따라 변경될 수 있다. 이러한 제1회로패턴(220)은 제1베이스 절연층(210)에 직접 캐스팅(casting), 라미네이션(lamination), 스퍼터링(sputtering) 및 그 등가 방법 중 어느 하나로 형성될 수 있다. 그러나, 이러한 방법으로 본 발명이 한정되지 않는다. 더욱이, 제1회로패턴(220)은 제1베이스 절연층(210)에 접착층(도시되지 않음)이 형성된 후, 상기 접착층 위에 라미네이션되어 형성될 수 도 있다. 더불어, 제1회로패턴(220)은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으나, 이로서 본 발명이 한정되는 것은 아니다.

더욱이, 제1회로패턴(220)은 경성회로기판(300) 및 그것에 형성된 회로패턴(320)을 향하며, 도전성 접속 부재(400,500)에 접속되는 대략 평평한 제1면(또는 제2주면)(221)과, 제1면(221)의 반대면으로서 제1베이스 절연층(210)에 접착되는 대략 평평한 제2면(또는 제2주면)(222)을 포함한다. 따라서, 제1베이스 절연층(210)에 형성된 관통홀(211)을 통해서, 제1회로패턴(220)의 제2면(222)이 외부로 노출된다.

제1커버 절연층(230)은 제1회로패턴(220)의 소정 영역을 덮는 동시에, 제1베이스 절연층(210)을 덮는다. 여기서, 제1회로패턴(220) 중 일정 영역은 상기 제1커버 절연층(230)으로 덮이지 않으며, 외부로 직접 노출된다. 특히, 제1회로기판(200)의 일단에 형성된 제1회로패턴(220) 중 제1면(221)(즉, 도전성 접속 부재(400,500)에 접속하는 영역) 및 양측면은 상기 제1커버 절연층(230)으로 덮이지 않고 외부로 노출된다. 이와 같이 제1커버 절연층(230)으로 덮이지 않고 노출된 제1회로패턴(220)의 소정 영역은 단자 또는 리드로 정의되기도 한다. 더불어, 이러한 제1커버 절연층(230)으로 덮이지 않고 노출된 제1회로패턴(220)에는, 제1회로패턴(220)의 산화가 방지되도록, 금(Au), 은(Ag), 니켈(Ni), 팔라듐(Pd), 그 합금 또는 그 등가물 중에서 어느 하나가 도금될 수도 있다.

한편, 제1커버 절연층(230)은 폴리이미드, PET 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 일례로, 제1커버 절연층(230)이 PET일 경우, 이는 유리전이온도(Tg)가 대략 70 ℃ 내지 100 ℃ 이상이고, 용융온도(Tm)가 대략 270 ℃ 내지 350 ℃ 이상이다. 이러한 제1커버 절연층(230)에는 실질적으로 핫바(600)가 직접 접촉되지 않음으로써, 제1커버 절연층(230)은 폴리이미드와 같이 높은 유리전이온도 및 용융온도를 가질 필요가 없다. 더불어, 이러한 제1커버 절연층(230)은 커버레이 필름으로 불리기도 한다.

더불어, 도면에 도시되어 있지는 않지만, 이러한 제1회로기판(200)의 강도를 보강하기 위해, 제1베이스 절연층(210) 또는 제1커버 절연층(230)의 표면에 추가적인 보강판(도시되지 않음)이 더 접착될 수도 있다. 이러한 보강판은 폴리이미드, PET, 글래스 에폭시 및 그 등가물 중에서 어느 하나로 형성될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 물론, 이러한 보강판에 의해 제1회로기판(200)의 유연성은 저하될 수 있다.

도 3a는 본 발명의 일 실시예에 따른 회로기판 접속 구조를 도시한 부분 확대 평면도, 도 3b는 도 3a의 3b-3b선 단면도, 도 3c는 도 3a의 3c-3c선 단면도이다.

도 3a 내지 도 3c에 도시된 바와 같이, 우선 제2회로기판(300)은 제2절연층(310)과, 제2절연층(310)의 표면에 형성된 제2회로패턴(320)을 포함한다. 여기서, 상술한 바와 같이 제1회로기판(200)은 연성회로기판으로, 제2회로기판(300)은 경성회로기판으로 정의할 수 있다.

제1회로기판(200)의 제1회로패턴(220)은 도전성 접속 부재(400)를 통하여 제2회로기판(300)의 제2회로패턴(320)에 전기적으로 접속된다. 즉, 제1회로패턴(220) 중 제1면(221)이 도전성 접속 부재(400)에 의해 제2회로패턴(320)에 전기적으로 접속된다. 물론, 제1회로패턴(220) 중 제2면(222)에 제1베이스 절연층(210)이 위치되고, 또한 제1회로패턴(220)의 제2면(222)과 대응되는 영역의 제1베이스 절연층(210)에 적어도 하나의 관통홀(211)이 형성된다.

이러한 관통홀(211)은 하나의 회로패턴마다 적어도 1개 내지 10개가 형성될 수 있으며, 관통홀(211)의 폭은 회로패턴의 폭보다 작게 형성된다. 따라서, 제1회로패턴(220)을 통해 도전성 접속 부재(400)가 제1베이스 절연층(210)에 접촉한다고 해도, 도전성 접속 부재(400)가 관통홀(211)의 내측으로 흘러가지는 않는다.

특히, 도전성 접속 부재(400)가 솔더일 경우, 핫바(600)에 의한 납땜 공정에서 액상의 솔더가 제1회로패턴(220)의 양측면을 타고 올라가 제1베이스 절연층(210)에 접촉할 수도 있다. 그러나, 상술한 바와 같이 본 발명에서는 관통홀(211)이 제1회로패턴(220)의 제2면(222)과 대응되는 영역에서, 제1회로패턴(220)의 폭보다 작은 폭으로 형성되기 때문에, 제1베이스 절연층(210)까지 올라간 솔더가 관통홀(211)의 내측으로 흘러갈 가능성은 없다. 따라서, 납땜 공정 중 핫바(600)의 열은 상기 관통홀(211)을 통하여 제1회로패턴(220)에 용이하게 전달되지만, 솔더는 상기 핫바(600)에까지 흘러가지 않는다.

한편, 제1회로패턴(220)의 폭은 제2회로패턴(320)의 폭보다 약간 작게 형성됨이 바람직하다. 즉, 납땜 공정에서 여분의 솔더가 제1회로패턴(220)이 아닌 제2회로패턴(320)에 잔존함으로써, 인접한 솔더 사이의 쇼트 현상을 방지하기 위함이다.

도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 회로기판 접속 구조를 도시한 단면도이다.

도 4a 및 도 4b에 도시된 바와 같이, 본 발명에서는 도전성 접속 부재(500)로서 ACF(Anisotropic Conductive Films), ZAF(Z-Axis Films) 및 그 등가물 중에서 선택된 어느 하나가 이용될 수도 있다. 일례로, 회로패턴의 피치가 대략 375㎛(대략 15mil) 이하일 경우, 솔더를 이용한 제1,2회로기판 사이의 접속이 어렵다. 즉, 회로패턴의 피치가 대략 375㎛ 이하일 경우, 인접한 솔더끼리 쇼트되기 쉽기 때문이다.

이러한 경우, 도전성 접속 부재(500)로서 ACF 또는 ZAF가 적절하다. 이러한 ACF 또는 ZAF는 도전성 입자(510)가 절연 필름(520)의 내측에 충진된 형태를 한다. ACF 또는 ZAF는 140 ℃ 내지 200 ℃의 리플로우 온도를 가지며, 이는 솔더(400)의 리플로우 온도 150 ℃ 내지 300 ℃보다 작다.

먼저, 제1회로기판(200)의 제1회로패턴(220)과 제2회로기판(300)의 제2회로패턴(320) 사이에 도전성 접속 부재(500)로 ACF 또는 ZAF가 위치된다. 그리고, 핫바(600)가 제1회로기판(200)을 가압하면서 가열하게 되면, 제1회로기판(200)이 제2회로기판(300) 위에 라미네이트된다. 즉, ACF 또는 ZAF의 도전성 입자(510)가 제1회로기판(200)의 제1회로패턴(220)과 제2회로기판(300)의 제2회로패턴(320)을 전기적으로 접속하고, 또한 절연 필름(520)이 용융되면서 제1회로기판(200)과 제2회로기판(300)을 기구적으로 접속시킨다. 여기서, ACF 또는 ZAF의 도전성 입자(510)는 Z 방향으로만 상호간 접속되고, 이와 수직인 X 방향 또는 Y 방향으로는 상호간 접속되지 않는다.

이때에도, 제1회로기판(200) 위에 위치된 핫바(600)의 열은 제1베이스 절연층(210)에 구비된 관통홀(211)을 통하여 제1회로패턴(220)에 용이하게 전달되지만, ACF 또는 ZAF의 도전성 입자(510) 또는 절연성 필름(520)이 관통홀(211)의 내부로 유도되지는 않는다.

도 5 내지 도 8은 본 발명의 다른 실시예에 따른 회로기판 접속 구조를 도시한 부분 확대 평면도이다. 즉, 도 5 내지 도 8은 관통홀의 크기, 개수 및 디자인이 다양하게 변하는 다른 실시예를 도시한 것이다.

도 5에 도시된 바와 같이, 제1회로기판(200)의 제1베이스 절연층(210)에 형성된 관통홀(211a)은 제1회로패턴(220)의 길이 방향으로 배열될 수 있다. 일례로, 폭이 상대적으로 작은 어느 한 제1회로패턴(220)과 대응하는 제1베이스 절연층(210)에는 1열로 관통홀(211a)이 형성되고, 폭이 상대적으로 큰 다른 제1회로패턴(220)과 대응하는 제1베이스 절연층(210)에는 2열로 관통홀(211a)이 형성될 수 있다.

도 6에 도시된 바와 같이, 제1회로기판(200)의 제1베이스 절연층(210)에 형성된 관통홀(211b)은 제1회로패턴(220)의 길이 방향을 따라 대략 장공 형태로 형성될 수 있다. 여기서도, 폭이 상대적으로 작은 제1회로패턴(220)과 대응하는 제1베이스 절연층(210)에는 1개의 장공형 관통홀(211b)이 형성되고, 폭이 상대적으로 큰 제1회로패턴(220)과 대응하는 제1베이스 절연층(210)에는 2개의 장공형 관통홀(211b)이 형성될 수 있다.

도 7에 도시된 바와 같이, 제1회로기판(200)의 제1베이스 절연층(210)에 형성된 관통홀(211c)은 제1회로패턴(220)의 길이 방향에 수직인 방향을 따라 대략 장공 형태로 1개씩 형성될 수 있다. 물론, 이 경우에도 관통홀(211c)을 통해서는 제1회로패턴(220)만이 외부로 노출될 뿐이다.

도 8에 도시된 바와 같이, 제1회로기판(200)의 제1베이스 절연층(210)에 형성된 관통홀(211d)은 제1회로패턴(220)의 길이 방향에 수직인 방향을 따라 대략 장공 형태로 다수개씩 형성될 수 있다. 도면에서는 회로패턴 당 3개의 관통홀(211d)이 형성된 것으로 도시되어 있다. 더불어, 이 경우에도 관통홀(211d)을 통해서는 제1회로패턴(220)만이 외부로 노출될 뿐이다.

도 9a 및 도 9b는 본 발명의 일 실시예에 따른 회로기판 접속 방법을 도시한 개략도이다.

먼저 도 9a에 도시된 바와 같이, 제2회로패턴(320)을 갖는 제2회로기판(300)을 준비하고, 또한 제2회로패턴(320)에는 솔더와 같은 도전성 접속 부재(400)를 스크린 프린팅 해 놓는다.

이어서, 도 9b에 도시된 바와 같이, 제1회로패턴(220)을 갖는 제1회로기판(200)을 상기 제2회로기판(300) 위에 올려 놓되, 제1회로기판(200)의 제1회로패턴(220)이 제2회로기판(300)의 제2회로패턴(320)에 위치 정렬되도록 한다.

이 상태에서, 도 9b에 도시된 바와 같이, 핫바(600)로 제1회로기판(200)을 가압 및 가열한다. 그러면, 핫바(600)로부터의 열이 제1베이스 절연층(210)을 따라 제1회로패턴(220) 및 도전성 접속 부재(400)에 전달되기도 하지만, 제1베이스 절연층(210)에 형성된 관통홀(211)을 통하여 제1회로패턴(220) 및 솔더(400)에 효율좋게 전달된다. 여기서 핫바(600)로부터 제공되는 온도는 대략 150 ℃ 내지 300 ℃이다. 물론, 제1회로기판(200)을 이루는 제1베이스 절연층(210)은 유리전이온도(Tg)가 대략 300 ℃ 내지 400 ℃ 이상이고, 용융온도(Tm)가 대략 500 ℃ 내지 700 ℃ 이상이기 때문에, 이러한 핫바(600)의 열에 의해 변형되거나 용융되지 않는다.

한편, 핫바(600)로부터 제공되는 온도에 의해 제1회로패턴(220)과 제2회로패턴(320) 사이에 스크린 프린팅된 솔더(400)가 액상으로 리플로우된다. 즉, 솔더(400)의 리플로우 온도 역시 대략 150 ℃ 내지 300 ℃이기 때문에, 고상의 솔더(400)는 액상의 솔더(400)로 변환된다.

그런 후, 핫바(600)를 제1회로기판(200)으로부터 제거하면, 상술한 액상의 솔더(400)가 경화되면서, 제1회로패턴(220)과 제2회로패턴(320)이 단단하게 전기적 및 기구적으로 결합된다.

한편, 도전성 접속 부재(500)로서 ACF 또는 ZAF가 이용될 경우, 이는 제1회로기판(200)과 제2회로기판(300) 사이에 위치된다. 물론, 이후 제1회로기판(200)의 제1회로패턴(220)과 제2회로기판(300)의 제2회로패턴(320)을 위치 정렬한다. 그런 후, 핫바(600)로 제1회로기판(200)을 가압 및 가열한다. 그러면, 핫바(600)로부터의 열이 제1베이스 절연층(210)을 따라 제1회로패턴(220)과, ACF 또는 ZAF(500)에 전달되기도 하지만, 제1베이스 절연층(210)에 형성된 관통홀(211)을 통하여 제1회로패턴(220)과, ACF 또는 ZAF(500)에 효율좋게 전달된다.

이와 같이 하여, 제1회로패턴(220)과 제2회로패턴(320)이 Z 방향으로 상호간 가까워 짐으로써, 그 사이에 개재된 도전성 입자(510)가 제1회로패턴(220)과 제2회로패턴(320)을 상호간 전기적으로 접속한다. 이때, X 방향 및 Y 방향으로는 도전성 입자(510)가 전기적으로 접속되지 않기 때문에, 수평 방향으로 인접한 제1회로패턴(220) 또는 제2회로패턴(320)은 상호간 전기적으로 절연된 상태를 유지한다.

이와 같이 하여, 본 발명은 제1회로기판(200)이 제2회로기판(300)에 접속될 때 핫바(600)가 제1회로기판(200)의 제1회로패턴(220)에 직접 접촉하지 않음으로써, 제1회로패턴(220)의 손상 현상이 방지되고, 또한 도전성 접속 부재(400,500)에 의해 다수의 제1회로패턴(220)이 상호간 전기적으로 쇼트되지 않는다.

또한, 본 발명은 핫바(600)가 접촉하는 제1회로기판(200)의 제1회로패턴(220)이 제1베이스 절연층(210)으로 덮여 있음으로써, 제1회로패턴(220)의 강도가 향상되고, 또한 에폭시 도포 공정이 생략될 수 있다.

또한, 본 발명은 핫바(600)가 접촉하는 제1베이스 절연층(210)에 적어도 하나의 관통홀(211,211a,211b,211c,211d)(hole)이 형성됨으로써, 핫바(600)의 온도가 증가되지 않은 상태로도 전기적 접속이 가능하고, 이에 따라 핫바(600)의 수명이 증가하고, 제1베이스 절연층(210)의 외관 손상이 방지된다.

이상에서 설명한 것은 본 발명에 따른 배터리 팩, 회로기판 및 회로기판의 연결 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

111, 112, 113; 배터리 셀 121, 122, 123, 124: 도전성 플레이트
121a, 122a, 123a, 124a; 돌출된 탭
130, 140; 최저 및 최대 전원용 와이어
151, 152; 센싱 와이어 180; 팩 케이스
P-, P+; 팩 단자 B-, B+; 최저 및 최대 전원 공급 단자
200; 제1회로기판 210; 제1베이스 절연층
211; 관통홀 220; 제1회로패턴
230; 제1커버 절연층 300; 제2회로기판
310; 제2절연층 320; 제2회로패턴
400; 도전성 접속 부재 500; 도전성 접속 부재
510; 도전성 입자 520; 절연성 필름
600; 핫바

Claims

제1주면, 상기 제1주면의 반대인 제2주면을 갖는 제1회로패턴을 포함하고, 상기 제2주면은 제1베이스 필름에 의해 덮이고, 상기 제1주면의 일영역은 제1커버 절연층에 의해 덮이며, 상기 제1베이스 절연층은 적어도 하나의 관통홀에 의해 관통되고, 상기 적어도 하나의 관통홀 각각은 상기 제1회로패턴에 의해 전체가 덮인 제1회로기판;
도전성 접속 부재에 의해 상기 제1회로기판의 제1단에 부착되는 일측을 갖는 제2회로기판;
상기 제2회로기판에 연결되고, 상호간 전기적으로 연결되는 다수의 배터리 셀;
상기 제1회로기판, 상기 제2회로기판 및 상기 배터리 셀을 감싸는 팩 케이스; 및
상기 팩 케이스의 외측에 형성되고, 상기 제1회로기판의 반대단으로서 제2단에 부착되는 팩 단자를 포함함을 특징으로 하는 배터리 팩.
제1항에 있어서,
상기 제1베이스 절연층은 상기 도전성 접속 부재의 리플로우 온도보다 높은 유리 전이 온도(Tg)를 가짐을 특징으로 하는 배터리 팩.
제1항에 있어서,
상기 제1베이스 절연층은 적어도 300 ℃의 유리 전이 온도(Tg)를 갖는 전기적으로 절연성 물질을 포함함을 특징으로 하는 배터리 팩.
제3항에 있어서,
상기 도전성 접속 부재는 300 ℃보다 작은 리플로우 온도를 갖는 솔더인 것을 특징으로 하는 배터리 팩.
제3항에 있어서,
상기 도전성 접속 부재는 이방성 도전 필름(ACF) 또는 Z축 필름(ZAF)으로 이루어진 그룹으로 선택된 것을 특징으로 하는 배터리 팩.
제3항에 있어서,
상기 제1회로기판은 상기 제2회로기판에 비하여 상대적으로 더 잘 휘는 연성회로기판인 것을 특징으로 하는 배터리 팩.
제1항에 있어서,
상기 제2회로기판에 형성된 제2회로패턴을 더 포함하고,
상기 제2회로패턴은 상기 제1회로패턴에 정렬됨을 특징으로 하는 배터리 팩.
제7항에 있어서,
상기 제2회로패턴의 폭은 상기 제1회로패턴의 폭보다 큰 것을 특징으로 하는 배터리 팩.
제3항에 있어서,
상기 제2회로기판에 부착된 상기 제1회로기판의 상기 제1단은 상기 제1커버 절연층으로 덮이지 않은 것을 특징으로 하는 배터리 팩.
적어도 하나의 관통홀에 의해 관통된 베이스 절연층;
상기 베이스 절연층 위에 형성되고, 상기 적어도 하나의 관통홀을 덮는 회로패턴; 및
상기 회로패턴 및 상기 베이스 절연층 위에 형성된 커버 절연층을 포함함을 특징으로 하는 회로기판.
제10항에 있어서,
상기 회로기판의 단자 끝단은 상기 커버 절연층에 의해 덮이지 않은 것을 특징으로 하는 회로기판.
제10항에 있어서,
상기 베이스 절연층은 폴리이미드 및 폴리에틸렌으로 이루어진 그룹으로부터 선택된 물질을 포함함을 특징으로 하는 회로기판.
제10항에 있어서,
상기 커버 절연층은 폴리이미드 및 폴리에틸렌으로 이루어진 그룹으로부터 선택된 물질을 포함함을 특징으로 하는 회로기판
제10항에 있어서,
상기 회로기판은 휘어질 수 있는 연성회로기판인 것을 특징으로 하는 회로기판.
제10항에 있어서,
상기 베이스 절연층은 적어도 300 ℃의 유리전이온도(Tg)와, 적어도 500 ℃의 용융점(Tm)을 갖는 물질을 포함함을 특징으로 하는 회로기판.
제10항에 있어서,
상기 커버 절연층은 적어도 70 ℃의 유리전이온도(Tg) 및 적어도 270 ℃의 용융점(Tm)을 갖는 물질을 포함함을 특징으로 하는 회로기판.
제10항에 있어서,
상기 적어도 하나의 관통홀 각각은 회로패턴의 길이 방향으로 길게 형성된 것을 특징으로 하는 회로기판.
제10항에 있어서,
상기 적어도 하나의 관통홀 각각은 상기 회로패턴의 폭 방향으로 길게 형성된 것을 특징으로 회로기판.
제1회로패턴의 제1면의 영역 상에 제1커버 절연층을 형성하고, 제1회로패턴의 반대면인 제2면 상에 제1베이스 절연층을 형성하며, 상기 제1베이스 절연층은 적어도 하나의 관통홀에 의해 관통되고, 상기 제1회로패턴은 상기 적어도 하나의 관통홀 각각을 덮는 제1회로기판을 준비하는 단계;
제2베이스 절연층 상에 제2회로패턴을 형성하여, 제2회로기판을 준비하는 단계;
상기 제2회로패턴 상에 스크린 프린팅 방식으로 도전성 접속 부재를 제공하는 단계;
상기 제1회로기판의 단자 끝단 영역을 상기 제2회로기판의 일측 상에 마운팅하여 상기 제1회로패턴과 상기 제2회로패턴을 정렬하는 단계;
상기 제1회로기판의 상기 단자 끝단 영역에 대응하는 제1베이스 절연층의 영역 상으로 핫 아이런을 위치시켜 상기 도전성 접속 부재가 리플로우되도록 하여, 열이 상기 핫 아이런으로부터 상기 제1회로패턴 및 상기 도전성 접속 부재로 상기 적어도 하나의 관통홀을 통하여 신속하고 효율적으로 전달되도록 하는 단계; 및
상기 제1베이스 절연층으로부터 상기 핫 아이런을 분리하여 상기 도전성 접속 부재가 경화되도록 하는 단계를 포함함을 특징으로 화는 제1회로기판과 제2회로기판의 연결 방법.
제19항에 있어서,
상기 제1회로패턴은 상기 핫 아이런을 상기 제1베이스 절연층의 영역 상에 위치시킬 때 상기 제1베이스 절연층에 의해 상기 핫 아이런으로부터 이격됨을 특징으로 하는 제1회로기판과 제2회로기판의 연결 방법.