KR20140055017A - 전력 반도체 모듈 및 전력 반도체 제조 방법 - Google Patents

전력 반도체 모듈 및 전력 반도체 제조 방법 Download PDF

Info

Publication number
KR20140055017A
KR20140055017A KR1020120121229A KR20120121229A KR20140055017A KR 20140055017 A KR20140055017 A KR 20140055017A KR 1020120121229 A KR1020120121229 A KR 1020120121229A KR 20120121229 A KR20120121229 A KR 20120121229A KR 20140055017 A KR20140055017 A KR 20140055017A
Authority
KR
South Korea
Prior art keywords
power semiconductor
connect line
substrate
semiconductor elements
substrates
Prior art date
Application number
KR1020120121229A
Other languages
English (en)
Other versions
KR101434039B1 (ko
Inventor
김광수
손영호
서범석
박민규
이영기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120121229A priority Critical patent/KR101434039B1/ko
Priority to US13/735,603 priority patent/US20140117524A1/en
Publication of KR20140055017A publication Critical patent/KR20140055017A/ko
Application granted granted Critical
Publication of KR101434039B1 publication Critical patent/KR101434039B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2105—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/2201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/2501—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/25105—Connecting at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82105—Forming a build-up interconnect by additive methods, e.g. direct writing by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 전력 반도체 모듈 및 전력 반도체 제조 방법에 관한 것으로서, 본 발명의 일 구현예에 따른 전력 반도체 모듈은, 리드 프레임, 절연층에 형성된 회로 배선을 구비한 베이스 기판, 상기 회로 배선에 접촉하여 배치된 복수의 전력 반도체 소자들, 및 복수의 기판들을 적층하여 형성되고, 내부에 형성된 도전성의 커넥트 라인을 이용하여 상기 전력 반도체 소자들과 상기 리드 프레임을 전기적으로 연결시키는 다층 기판을 포함한다.

Description

전력 반도체 모듈 및 전력 반도체 제조 방법 {POWER SEMICONDUCTOR MODULE, AND MANUFACTURING METHOD THEREOF}
본 발명은 내부에 도전성 라인을 구비한 다층 기판을 이용함으로써, 별도의 와이어 본딩을 수행하지 않고도 제조가 가능한 전력 반도체 모듈 및 전력 반도체 제조 방법에 관한 것이다.
에너지 사용량이 증가함에 따라, 제한된 에너지의 효율적인 사용은 중요한 문제가 되고 있다. 특히, 에너지의 효율적인 전력 변환을 위하여, 전력반도체 모듈의 적용이 다양한 분야에서 이루어지고 있다.
인버터 분야에 있어서도 전력 반도체 모듈의 적용이 이루어지고 있다. 특히 인버터 분야에서는, 전력반도체 모듈의 신뢰성이 인버터의 신뢰성과 직접적으로 관련이 되기 때문에, 전력반도체 모듈에 대해서 고 성능화, 고 효율화 뿐만 아니라 고 신뢰성화라는 요구가 발생하고 있다.
하지만 전력반도체 모듈에 있어서 신뢰성의 문제는 여전히 해결되지 않은 이슈로써 남아있다.
특히 와이어 본딩(Wire Bonding) 기술의 경우, 리드 프레임 또는 리드 플레이트를 개별적으로 연결하는 구조로부터 발생하는 문제점들, 즉, 공정성 저하, 잘못된 연결 발생, 전력 반도체 소자 간의 단차 문제로 인한 공정 불량 등이 발생하는 한계성이 있다.
이러한 한계성에 대응하기 위하여, 최근에는 리본 본딩(Ribbon Bonding), 프레임 본딩(Frame Bonding), 플레이트 본딩(Plate Bonding) 등과 같이 기존 기술 대비 본딩 면적을 증가시키거나 본딩 방법을 바꾼 다양한 와이어 본딩(Wire Bonding) 기술들이 개발되고 있다. 그러나, 이러한 기술들에 대해서도 여전히 상술한 신뢰성의 문제가 남아있는 실정이다.
하기의 선행기술문헌들은 이러한 종래 기술에 관한 것으로, 이러한 선행기술문헌들도 상술한 문제점을 명확하게 해결하지 못하고 있다.
한국 공개특허공보 제2010-0008460호 한국 공개특허공보 제2002-0093474호
본 발명의 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 내부에 도전성 라인을 구비한 다층 기판을 이용하여 전기적 연결을 구성함으로써 전력 반도체 모듈의 신뢰성을 향상시키고 공정성 및 불량률을 개선할 수 있는 전력 반도체 모듈 및 전력 반도체 생성 방법을 제공한다.
본 발명의 제1 기술적인 측면은 전력 반도체 모듈을 제안한다. 상기 전력 반도체 모듈은, 리드 프레임, 절연층에 형성된 회로 배선을 구비한 베이스 기판, 상기 회로 배선에 접촉하여 배치된 복수의 전력 반도체 소자들, 및 복수의 기판들을 적층하여 형성되고, 내부에 형성된 도전성의 커넥트 라인을 이용하여 상기 전력 반도체 소자들과 상기 리드 프레임을 전기적으로 연결시키는 다층 기판을 포함한다.
일 실시예에서, 상기 다층 기판은, 내부에 상기 복수의 전력 반도체 소자들을 실장할 수 있는 캐비티를 포함할 수 있다.
일 실시예에서, 상기 다층 기판은, 내부에 소정의 수동 소자를 실장할 수 있는 캐비티를 포함하고, 상기 수동 소자는 상기 커넥트 라인을 통하여 상기 복수의 전력 반도체 소자들 중 적어도 일부와 전기적으로 연결될 수 있다.
일 실시예에서, 상기 커넥트 라인은, 상기 복수의 전력 반도체 소자들 중 적어도 일부와 전기적으로 연결되어 게이트 시그널을 입력할 수 있는 제1 커넥트 라인, 및 상기 복수의 전력 반도체 소자들을 상호 전기적으로 연결하는 제2 커넥트 라인을 포함할 수 있다.
일 실시예에서, 상기 커넥트 라인은, 상기 회로 배선과 리드 프레임을 연결하는 제3 커넥트 라인을 더 포함할 수 있다.
일 실시예에서, 상기 커넥트 라인은, 상기 복수의 기판들 각각에 대하여 도전성 메탈 패턴을 형성하고, 상기 도전성 메탈 패턴이 형성된 상기 복수의 기판들을 적층하여 형성될 수 있다.
일 실시예에서, 상기 전력 반도체 모듈은, 게이트 시그널을 생성하여 상기 복수의 전력 반도체 소자들을 제어하는 컨트롤 보드를 더 포함할 수 있다.
일 실시예에서, 상기 컨트롤 보드는, 일면은 상기 다층 기판과 통전되고 타면은 상기 게이트 시그널을 생성하기 위한 컨트롤 소자를 구비할 수 있다.
본 발명의 제2 기술적인 측면은 전력 반도체 모듈 제조 방법을 제안한다. 상기 전력 반도체 모듈 제조 방법은, 베이스 기판의 일 면에 절연층 및 회로 배선을 생성하는 단계, 상기 회로 배선에 복수의 전력 반도체 소자들을 고정시키는 단계, 및 복수의 기판들 각각에 도전성 메탈 패턴 또는 소정의 캐비티를 형성하고 상기 복수의 기판들을 적층하여, 내부에 커넥트 라인이 형성된 다층 기판을 생성하는 단계를 포함한다.
일 실시예에서, 상기 절연층 및 회로 배선을 생성하는 단계는, 상기 베이스 기판의 일 면에 소정의 절연체를 증착하여 절연층을 생성하는 단계, 및 상기 절연층의 상면에 금속 박막을 생성한 후 식각하여 패턴을 형성하는 단계를 포함할 수 있다.
일 실시예에서, 상기 다층 기판을 생성하는 단계는, 상기 전력 반도체 소자들 및 상기 커넥트 라인을 고려하여 캐비티의 형상을 설계하는 단계, 설계된 상기 캐비티의 형상을 상기 복수의 기판들 각각에 분할하여 반영하는 단계, 및 분할하여 반영된 상기 캐비티의 형상에 따라 상기 복수의 기판들 각각에 비아를 형성하는 단계를 포함할 수 있다.
일 실시예에서, 상기 다층 기판을 생성하는 단계는, 생성된 상기 비아 중 적어도 일부에 상기 도전성 메탈 패턴을 형성하는 단계, 및 상기 복수의 기판들을 적층하여 상기 도전성 메탈 패턴을 전기적으로 연결함으로써 상기 커넥트 라인을 형성하는 단계를 포함할 수 있다.
일 실시예에서, 상기 전력 반도체 모듈 제조 방법은, 상기 다층 기판의 일면에 상기 복수의 전력 반도체 소자들을 제어할 수 있는 컨트롤 보드를 적층하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 컨트롤 보드는, 일면은 상기 다층 기판과 통전되고 타면은 게이트 시그널을 생성하기 위한 컨트롤 소자를 구비할 수 있다.
일 실시예에서, 상기 전력 반도체 모듈 제조 방법은, 상기 다층 기판의 커넥트 라인을 리드 프레임과 전기적으로 연결하고 상기 전력 반도체 모듈을 내포하는 하우징을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시형태에 의하면, 내부에 도전성 라인을 구비한 다층 기판을 이용하여 전기적 연결을 구성함으로써 전력 반도체 모듈의 신뢰성을 향상시키고 공정성 및 불량률을 개선할 수 있는 효과가 있다.
도 1은 일반적인 전력 반도체 모듈을 설명하기 위한 단면도이다.
도 2는 본 발명에 따른 전력 반도체 모듈의 일 실시예를 설명하기 위한 단면도이다.
도 3은 도 2의 전력 반도체 모듈의 회로 구성을 나타내는 회로도이다.
도 4는 본 발명에 따른 전력 반도체 모듈의 다른 일 실시예를 설명하기 위한 단면도이다.
도 5는 본 발명에 따른 전력 반도체 모듈의 또 다른 일 실시예를 설명하기 위한 단면도이다.
도 6은 본 발명에 따른 다층 기판을 설명하기 위한 참고도이다.
도 7은 본 발명에 따른 전력 반도체 모듈 제조 방법의 일 실시예를 설명하기 위한 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호가 사용될 것이며, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 일반적인 전력 반도체 모듈을 설명하기 위한 단면도이다.
도 1을 참조하면, 전력 반도체 모듈은 리드 프레임(11), 전력 반도체 소자(12), 와이어 본딩(13) 및 베이스 기판(14)을 포함한다.
도시된 바와 같이, 전력 반도체 소자(12)는 와이어 본딩(13)을 통하여 배선 연결되고, 이로 인하여 와이어 본딩(13)의 정확한 결선이 요구된다. 그러나, 와이어 본딩(13) 기술 자체의 한계성, 즉, 본딩의 정확성, 본딩 작업의 난이성 등에 의하여 신뢰성을 안정적으로 담보하기 어려운 문제점이 있다.
또한, 리드 프레임(11) 자체에 전력 반도체 소자(12)와 와이어 본딩(13)을 구비하는 구성도 제공되고 있으나, 이러한 구성에서도, 리드 프레임(11)이 커지고 복잡해지므로 그로 인한 작업의 난이성이 발생하게 되고, 또한 리드 프레임(11)에 대하여 와이어 본딩을 수행하게 되므로 그로 인한 제조 공정상의 어려움이 여전히 남아있게 된다.
도 2는 본 발명에 따른 전력 반도체 모듈의 일 실시예를 설명하기 위한 단면도이다.
도 2를 참조하면, 본 발명에 따른 전력 반도체 모듈(100)은 베이스 기판(110), 복수의 반도체 소자들(120), 다층 기판(130), 리드 프레임(150) 및 하우징(160)을 포함할 수 있다.
베이스 기판(110)은 일면에 복수의 반도체 소자들(120)을 고정시킬 수 있다. 이를 위하여, 베이스 기판(110)은 소정의 회로 배선(112)을 구비하고, 구비된 회로 배선 상에 복수의 반도체 소자들(120)을 배치하도록 할 수 있다.
일 실시예예서, 베이스 기판(110)은 소정의 절연층(111)을 더 포함할 수 있다. 더 상세히 설명하면, 베이스 기판(110)의 일 면에 소정의 절연층(111)을 형성하고, 절연층(110)의 일면(베이스 기판의 반대측면)에 회로 배선(112)을 형성할 수 있다.
복수의 반도체 소자들(120)은 회로 배선(112)에 접촉하여 배치될 수 있다. 복수의 반도체 소자들(120)은 회로 배선(112)과 전기적으로 연결되어 전력 반도체 회로를 구성할 수 있다.
다층 기판(130)은 적층된 복수의 기판 유닛들로 형성될 수 있다. 다층 기판(130)은 내재된 도전성 커넥트 라인(131)을 이용하여, 전력 반도체 소자들(120)을 전기적으로 연결할 수 있다. 따라서, 도 1의 와이어 본딩(13)을 형성하기 위한 별도의 본딩 작업을 수행할 필요 없이, 다층 기판(130)의 커넥트 라인(131)을 이용하여 전기적인 연결을 결선할 수 있다.
즉, 다층 기판(130)은 내부에 도전성 커넥트 라인(131)을 구비할 수 있고, 커넥트 라인(131)은 전력 반도체 소자들(120)과 리드 프레임(150)을 전기적으로 연결할 수 있다. 또한, 도전성 커넥트 라인(131)은 복수의 전력 반도체 소자들(120) 상호간을 전기적으로 연결할 수 있다.
따라서, 다층 기판(130)을 이용함으로써, 전기적 연결을 손쉽게 수행함과 동시에 신뢰성 있는 연결을 제공할 수 있다.
일 실시예에서, 커넥트 라인(131)은, 복수의 전력 반도체 소자들(120) 중 적어도 일부와 전기적으로 연결되어 게이트 시그널을 입력할 수 있는 제1 커넥트 라인(131a)과, 복수의 전력 반도체 소자들(120)을 상호 전기적으로 연결하는 제2 커넥트 라인(131b)을 포함할 수 있다.
여기에서, 제1 커넥트 라인(131a)의 일 단은 다층 기판(130)의 외부로 돌출되고, 타단은 특정 전력 반도체 소자와 접촉할 수 있도록 캐비티의 적어도 일부에 노출될 수 있다. 또한, 제2 커넥트 라인(131b)은 복수의 전력 반도체 소자들(120)을 상호 전기적으로 연결하기 위하여, 말단이 특정 전력 반도체 소자와 접촉할 수 있도록 캐비티의 적어도 일부에 노출되거나, 또는 회로 배선(112)과 접촉하도록 다층 기판(130)의 외부로 돌출될 수 있다.
일 실시예에서, 커넥트 라인은 회로 배선(112)과 리드 프레임(150)을 연결하는 제3 커넥트 라인(131c)을 더 포함할 수 있다. 리드 프레임(150)은 외부와 전력 반도체 모듈(100)을 전기적으로 연결하는 수단이다. 외부와의 접속 면적을 위하여, 통상적으로 리드 프레임(150)은 소정 크기 이상으로 제작되는 것이 일반적이므로, 전력 반도체 모듈(100) 내에 인입되는 리드 프레임(150)의 체적(volume)이 적을수록 전력 반도체 모듈(100)을 소형화하기 유리하다. 따라서, 제3 커넥트 라인(131c)은 회로 배선(112)의 모서리 부근에서 형성되어, 리드 프레임(150)의 인입 부분을 최소화하도록 할 수 있다.
일 실시예에서, 다층 기판(130)은 복수의 전력 반도체 소자들(120)의 형상에 상응하는 캐비티를 포함할 수 있다. 즉, 다층 기판(130)은 복수의 전력 반도체 소자들(120)의 배치 및 부피를 반영하여 캐비티를 형성할 수 있고, 이러한 캐비티는 복수의 전력 반도체 소자들(120)을 내포할 수 있다. 따라서, 다층 기판(130)은 별도의 전기적 접합 작업 없이, 전력 반도체 소자(120)를 포함하는 베이스 기판(110)의 상면에 씌워짐(Capping)됨으로써 전기적인 연결을 가능하게 할 수 있다. 이러한 다층 기판의 형성에 대해서는 도 6을 참조하여 이하에서 보다 상세히 설명한다.
도 3은 도 2의 전력 반도체 모듈의 회로 구성을 나타내는 회로도이다.
도 3에 도시된 회로도는 도 2의 전력 반도체 소자들(120) 및 회로 배선(112)에 의하여 구성될 수 있다. 도 3에 도시된 회로도는, 전력 반도체 회로의 일 예에 불과한 것이므로, 본 발명은 도 3에 도시된 회로도에 의하여 권리범위를 제한받지 않음은 자명할 것이다.
도 3의 식별번호 130-1은 전력 반도체 모듈의 일 단위 회로로서, 도 2의 식별번호 130-1과 같이 구성될 수 있음을 알 수 있다.
도 4는 본 발명에 따른 전력 반도체 모듈의 다른 일 실시예를 설명하기 위한 단면도이다.
도 4에 도시된 전력 반도체 모듈의 다른 일 실시예는, 도 3의 실시예에 컨트롤 보드(140)를 더 포함하는 실시예에 관한 것이다.
컨트롤 보드(140)는 게이트 시그널을 생성하여 복수의 전력 반도체 소자들(120)을 제어할 수 있다. 이를 위하여, 컨트롤 보드(140)의 일면은 다층 기판(130)과 접촉 통전될 수 있고, 타면은 게이트 시그널을 생성하기 위한 컨트롤 소자(142)를 구비할 수 있다.
도시된 예에서, 컨트롤 보드 기판(141)의 일면, 즉, 아랫면은 커넥팅 포인트(143)를 통하여 다층 기판(130)의 커넥트 라인(131)과 전기적으로 연결됨을 알 수 있고, 컨트롤 보드 기판(141)의 타면, 즉 상면에는 컨트롤 소자(142)가 배치되어 있음을 알 수 있다.
도시된 예에서, 컨트롤 소자(142)는 서로 와이어 본딩으로 결합된 것으로 도시되어 있으나, 이는 예시적인 것에 불과하다. 따라서, 컨트롤 보드용 다층 기판(미도시)를 이용하여 전기적으로 연결되도록 실시될 수도 있다.
도 5는 본 발명에 따른 전력 반도체 모듈의 또 다른 일 실시예를 설명하기 위한 단면도이다.
도 5에 도시된 또 다른 일 실시예는, 다층 기판(130)의 내부에 수동 소자를 실장한 실시예에 관한 것이다.
즉, 다층 기판(130)은 소정의 수동 소자(132)를 실장할 수 있는 캐비티를 내부에 형성할 수 있다. 여기에서, 수동 소자(132)는 커넥트 라인(131)을 통하여 복수의 전력 반도체 소자들(120) 중 적어도 일부와 전기적으로 연결되어, 전력 반도체 회로를 구성할 수 있다.
이러한 실시예를 통하여, 컨트롤 보드(140)에 배치되어야 될 수동 소자를 다층 기판(130)의 내부로 임베디드 시킬 수 있으며, 이를 통하여 소자의 실장 면적을 낮추어 전력 반도체 모듈의 소형화를 손쉽게 이룰 수 있다.
도 6은 본 발명에 따른 다층 기판을 설명하기 위한 참고도이다.
도 6에 도시된 바와 같이, 다층 기판(130)은 복수의 기판 유닛(유닛 1 내지 유닛4)을 적층하여 형성될 수 있다.
더 상세히 설명하면, 전력 반도체 소자들 및 커넥트 라인을 고려하여 캐비티의 형상을 설계할 수 있다. 설계된 캐비티의 형상은 복수의 기판 유닛들(유닛 1 내지 유닛4) 각각에 분할하여 반영될 수 있다. 이후, 분할하여 반영된 캐비티의 형상에 따라, 복수의 기판 유닛들(유닛 1 내지 유닛4) 각각에 비아를 형성할 수 있다(a1, a3). 여기에서, 비아는 기판 유닛 자체에 형성되는 캐피티의 적어도 일부를 의미한다. 따라서, 커넥트 라인(131)을 형성하기 위한 작은 직경의 비아 뿐만 아니라, 전력 반도체 소자를 내포하기 위한 캐비티를 형성하기 위한 넓은 직경의 비아도 포함한다.
각 기판 유닛은 커넥트 라인의 적어도 일부를 형성할 수 있다. 이를 위하여, 기판 유닛은 금속 박막을 형성하고(b1, b3), 이를 식각하여 도전성 메탈 패턴을 형성할 수 있다(c1, c3). 즉, 각 기판 유닛에 형성된 도전성 메탈 패턴들은 적층되면서 커넥트 라인(131)을 형성할 수 있는 것이다.
이후, 필요에 따라, 전력 반도체 소자를 내포하기 위한 캐비티를 형성하기 위한 넓은 직경의 비아를 형성하여(d3), 기판 유닛을 완성할 수 있다.
이와 같이 형성이 완료된 복수의 기판 유닛들(유닛 1 내지 유닛4)을 순차적으로 적층하여, 적층 기판(130)이 형성될 수 있다.
도 7은 본 발명에 따른 전력 반도체 모듈 제조 방법의 일 실시예를 설명하기 위한 순서도이다. 도 7의 전력 반도체 모듈 제조 방법의 일 실시예는, 도 2 내지 도 6을 참조하여 상술한 전력 반도체 모듈을 제조하는 방법에 관한 것이므로, 상술한 내용과 동일하거나 그에 상응하는 설명은 중복하여 서술하지 아니한다. 그러나, 당업자는 상술한 설명을 참조하여 이하에서 설명할 전력 반도체 모듈 제조 방법의 일 실시예를 이해할 수 있을 것이다.
도 7을 참조하면, 전력 반도체 모듈은 베이스 기판의 일 면에 절연층(111) 및 회로 배선(112)을 생성한 후(S710), 생성된 회로 배선(112)에 복수의 전력 반도체 소자들(120)을 고정시킨다(S720). 이후, 복수의 기판 유닛들 각각에 도전성 메탈 패턴 또는 소정의 캐비티를 형성하고, 상기 복수의 기판 유닛들을 적층하여 내부에 커넥트 라인이 형성된 다층 기판을 생성하여(S730), 제조될 수 있다.
일 실시예에서, 절연층 및 회로 배선을 생성하는 단계(S710)는, 베이스 기판(110)의 일 면에 소정의 절연체를 증착하여 절연층(111)을 생성하고, 절연층(111)의 상면에 금속 박막을 생성한 후 이를 식각하여 패턴을 형성하여 생성될 수 있다.
일 실시예에서, 다층 기판을 생성하는 단계(S710)는, 전력 반도체 소자들(120) 및 커넥트 라인(131)을 고려하여 캐비티의 형상을 설계하고, 설계된 상기 캐비티의 형상을 복수의 기판 유닛들 각각에 분할하여 반영한 후, 분할하여 반영된 캐비티의 형상에 따라 복수의 기판 유닛들 각각에 비아를 형성하는 것을 포함할 수 있다.
일 실시예에서, 다층 기판을 생성하는 단계(S710)는, 생성된 비아 중 적어도 일부에 도전성 메탈 패턴을 형성하고, 복수의 기판 유닛들을 적층하여 도전성 메탈 패턴을 전기적으로 연결함으로써, 커넥트 라인을 형성하는 것을 포함할 수 있다.
일 실시예에서, 전력 반도체 모듈 제조 방법은, 다층 기판의 일면에 복수의 전력 반도체 소자를 제어할 수 있는 컨트롤 보드를 적층하는 단계를 더 포함할 수 있다. 여기에서, 컨트롤 보드는, 일면은 상기 다층 기판과 통전되고, 타면은 게이트 시그널을 생성하기 위한 컨트롤 소자를 구비할 수 있다.
일 실시예에서, 전력 반도체 모듈 제조 방법은, 다층 기판의 커넥트 라인을 리드 프레임(150)과 전기적으로 연결하고, 전력 반도체 모듈(100)을 내포하는 하우징(160)을 형성하는 것을 더 포함할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
11 : 리드 프레임
12 : 전력 반도체 소자
13 : 와이어 본딩
14 : 베이스 기판
100 : 전력 반도체 모듈
110 : 베이스 기판
111 : 절연층
112 : 회로 배선
120 : 전력 반도체 소자
130 : 다층 기판
131 : 커넥트 라인
140 : 컨트롤 보드
141 : 컨트롤 보드 기판
142 : 컨트롤 소자
143 : 커넥팅 포인트
150 : 리드 프레임
160 : 하우징

Claims (15)

  1. 리드 프레임;
    절연층에 형성된 회로 배선을 구비한 베이스 기판;
    상기 회로 배선에 접촉하여 배치된 복수의 전력 반도체 소자들; 및
    복수의 기판들을 적층하여 형성되고, 내부에 형성된 도전성의 커넥트 라인을 이용하여 상기 전력 반도체 소자들과 상기 리드 프레임을 전기적으로 연결시키는 다층 기판;을 포함하는 전력 반도체 모듈.
  2. 제1항에 있어서, 상기 다층 기판은
    상기 복수의 전력 반도체 소자들의 형상에 상응하는 캐비티를 포함하는 전력 반도체 모듈.
  3. 제1항에 있어서, 상기 다층 기판은
    내부에 소정의 수동 소자를 실장할 수 있는 캐비티를 포함하고, 상기 수동 소자는 상기 커넥트 라인을 통하여 상기 복수의 전력 반도체 소자들 중 적어도 일부와 전기적으로 연결되는 전력 반도체 모듈.
  4. 제1항에 있어서, 상기 커넥트 라인은
    상기 복수의 전력 반도체 소자들 중 적어도 일부와 전기적으로 연결되어 게이트 시그널을 입력할 수 있는 제1 커넥트 라인; 및
    상기 복수의 전력 반도체 소자들을 상호 전기적으로 연결하는 제2 커넥트 라인;을 포함하는 전력 반도체 모듈.
  5. 제4항에 있어서, 상기 커넥트 라인은
    상기 회로 배선과 리드 프레임을 연결하는 제3 커넥트 라인;을 더 포함하는 전력 반도체 모듈.
  6. 제1항에 있어서, 상기 커넥트 라인은
    상기 복수의 기판들 각각에 대하여 도전성 메탈 패턴을 형성하고, 상기 도전성 메탈 패턴이 형성된 상기 복수의 기판들을 적층하여 형성되는 전력 반도체 모듈.
  7. 제1항에 있어서, 상기 전력 반도체 모듈은
    게이트 시그널을 생성하여 상기 복수의 전력 반도체 소자들을 제어하는 컨트롤 보드를 더 포함하는 전력 반도체 모듈.
  8. 제7항에 있어서, 상기 컨트롤 보드는
    일면은 상기 다층 기판과 통전되고, 타면은 상기 게이트 시그널을 생성하기 위한 컨트롤 소자를 구비한 전력 반도체 모듈.
  9. 베이스 기판의 일 면에, 절연층 및 회로 배선을 생성하는 단계;
    상기 회로 배선에 복수의 전력 반도체 소자들을 고정시키는 단계; 및
    복수의 기판들 각각에 도전성 메탈 패턴 또는 소정의 캐비티를 형성하고, 상기 복수의 기판들을 적층하여, 내부에 커넥트 라인이 형성된 다층 기판을 생성하는 단계;를 포함하는 전력 반도체 모듈 제조 방법.
  10. 제9항에 있어서, 상기 절연층 및 회로 배선을 생성하는 단계는
    상기 베이스 기판의 일 면에 소정의 절연체를 증착하여 절연층을 생성하는 단계; 및
    상기 절연층의 상면에 금속 박막을 생성한 후, 식각하여 패턴을 형성하는 단계;를 포함하는 전력 반도체 모듈 제조 방법.
  11. 제9항에 있어서, 상기 다층 기판을 생성하는 단계는
    상기 전력 반도체 소자들 및 상기 커넥트 라인을 고려하여 캐비티의 형상을 설계하는 단계;
    설계된 상기 캐비티의 형상을 상기 복수의 기판들 각각에 분할하여 반영하는 단계; 및
    분할하여 반영된 상기 캐비티의 형상에 따라 상기 복수의 기판들 각각에 비아를 형성하는 단계;를 포함하는 전력 반도체 모듈 제조 방법.
  12. 제11항에 있어서, 상기 다층 기판을 생성하는 단계는
    생성된 상기 비아 중 적어도 일부에 상기 도전성 메탈 패턴을 형성하는 단계; 및
    상기 복수의 기판들을 적층하여 상기 도전성 메탈 패턴을 전기적으로 연결함으로써, 상기 커넥트 라인을 형성하는 단계;를 포함하는 전력 반도체 모듈 제조 방법.
  13. 제9항에 있어서, 상기 전력 반도체 모듈 제조 방법은
    상기 다층 기판의 일면에, 상기 복수의 전력 반도체 소자들을 제어할 수 있는 컨트롤 보드를 적층하는 단계;를 더 포함하는 전력 반도체 모듈 제조 방법.
  14. 제13항에 있어서, 상기 컨트롤 보드는
    일면은 상기 다층 기판과 통전되고, 타면은 게이트 시그널을 생성하기 위한 컨트롤 소자를 구비한 전력 반도체 모듈 제조 방법.
  15. 제9항에 있어서, 상기 전력 반도체 모듈 제조 방법은
    상기 다층 기판의 커넥트 라인을 리드 프레임과 전기적으로 연결하고, 상기 전력 반도체 모듈을 내포하는 하우징을 형성하는 단계;를 더 포함하는 전력 반도체 모듈 제조 방법.
KR1020120121229A 2012-10-30 2012-10-30 전력 반도체 모듈 및 전력 반도체 제조 방법 KR101434039B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120121229A KR101434039B1 (ko) 2012-10-30 2012-10-30 전력 반도체 모듈 및 전력 반도체 제조 방법
US13/735,603 US20140117524A1 (en) 2012-10-30 2013-01-07 Power semiconductor module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120121229A KR101434039B1 (ko) 2012-10-30 2012-10-30 전력 반도체 모듈 및 전력 반도체 제조 방법

Publications (2)

Publication Number Publication Date
KR20140055017A true KR20140055017A (ko) 2014-05-09
KR101434039B1 KR101434039B1 (ko) 2014-08-25

Family

ID=50546276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120121229A KR101434039B1 (ko) 2012-10-30 2012-10-30 전력 반도체 모듈 및 전력 반도체 제조 방법

Country Status (2)

Country Link
US (1) US20140117524A1 (ko)
KR (1) KR101434039B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190067309A (ko) * 2017-12-07 2019-06-17 현대자동차주식회사 전력 모듈, 그의 제조 방법 및 그를 가지는 차량

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101562661B1 (ko) * 2014-03-18 2015-10-22 삼성전기주식회사 전력모듈 패키지
DE102014109385A1 (de) * 2014-07-04 2016-01-07 Karlsruher Institut für Technologie Elektronische Bauteilanordnung
US20170084521A1 (en) * 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
KR101905995B1 (ko) 2016-11-09 2018-10-10 현대자동차주식회사 양면냉각형 파워모듈
KR102272112B1 (ko) 2021-01-08 2021-07-05 제엠제코(주) 반도체 패키지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2956363B2 (ja) * 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
US9398694B2 (en) * 2011-01-18 2016-07-19 Sony Corporation Method of manufacturing a package for embedding one or more electronic components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190067309A (ko) * 2017-12-07 2019-06-17 현대자동차주식회사 전력 모듈, 그의 제조 방법 및 그를 가지는 차량

Also Published As

Publication number Publication date
US20140117524A1 (en) 2014-05-01
KR101434039B1 (ko) 2014-08-25

Similar Documents

Publication Publication Date Title
KR101434039B1 (ko) 전력 반도체 모듈 및 전력 반도체 제조 방법
TWI283553B (en) Thermal enhanced low profile package structure and method for fabricating the same
JP4964269B2 (ja) 印刷回路基板及びその製造方法
JP2008047917A (ja) 電子部品内蔵型多層印刷配線基板及びその製造方法
JP2007293800A (ja) 半導体装置とそれを用いたメモリカード
US9443818B2 (en) Power semiconductor module
JP2008060573A (ja) 電子素子内蔵型印刷回路基板の製造方法
CN104902682A (zh) 配线基板及配线基板的制造方法
CN103021981A (zh) 集成电路及制造方法
TW201427509A (zh) 具有內埋元件的電路板及其製作方法
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP2011181825A (ja) 接続用パッドの製造方法
CN103579171B (zh) 半导体封装件及其制造方法
JP2018532260A5 (ko)
JP6165025B2 (ja) 半導体モジュール
CN1329977C (zh) 生产多芯片模块的方法和多芯片模块
US20080073797A1 (en) Semiconductor die module and package and fabricating method of semiconductor package
CN103426869B (zh) 层叠封装件及其制造方法
CN104113981A (zh) 多层布线基板以及具备该多层布线基板的模块
CN104576620A (zh) 半导体封装结构与其制造方法
KR20110011803A (ko) 도전성 잉크로 인쇄된 루프안테나 및 그 제조방법
KR20080059047A (ko) 반도체 장치의 제조 방법
CN108550531A (zh) 封装基板的制造方法
JP2006339276A (ja) 接続用基板及びその製造方法
ITVI20120145A1 (it) Struttura comprensiva di involucro comprendente connessioni laterali

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee