KR20140050664A - 반도체 제조 장치 및 처리 방법 - Google Patents

반도체 제조 장치 및 처리 방법 Download PDF

Info

Publication number
KR20140050664A
KR20140050664A KR1020147003894A KR20147003894A KR20140050664A KR 20140050664 A KR20140050664 A KR 20140050664A KR 1020147003894 A KR1020147003894 A KR 1020147003894A KR 20147003894 A KR20147003894 A KR 20147003894A KR 20140050664 A KR20140050664 A KR 20140050664A
Authority
KR
South Korea
Prior art keywords
region
pins
focus ring
mounting
processing
Prior art date
Application number
KR1020147003894A
Other languages
English (en)
Inventor
신지 히모리
요시유키 고바야시
다케히로 가토
에츠지 이토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140050664A publication Critical patent/KR20140050664A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

일 실시형태의 반도체 제조 장치(10)는 스테이지(ST), 복수의 핀(70) 및 구동부(74)를 구비하고 있다. 스테이지(ST)는 탑재면(PF)을 포함한다. 탑재면(PF)은 피처리 기체(W)를 탑재하기 위한 제 1 영역(R1) 및 포커스 링(18)을 탑재하기 위한 제 2 영역(R2)을 갖는다. 제 2 영역(R2)은 제 1 영역(R1)을 둘러싸도록 마련되어 있다. 스테이지(ST)에는, 복수의 구멍(14h)이 형성되어 있다. 복수의 구멍(14h)은 제 1 영역(R1)과 제 2 영역(R2)의 경계를 통하여 탑재면(PF)과 교차하는 방향으로 연장되어 있다. 복수의 핀은 복수의 구멍에 각각 마련되어 있다. 복수의 핀 각각은 제 1 상단면(70a) 및 제 2 상단면(70b)을 갖고 있다. 제 2 상단면(70b)은 제 1 상단면(70a)보다 상방에 마련되어 있고, 상기 제 1 상단면(70a)보다 제 1 영역(R1)측으로 편위되어 있다. 구동부(74)는 복수의 핀(70)을 상기 방향에 있어서 상하동시킨다.

Description

반도체 제조 장치 및 처리 방법{SEMICONDUCTOR MANUFACTURING DEVICE AND PROCESSING METHOD}
본 발명의 여러가지 측면은 반도체 제조 장치 및 처리 방법에 관한 것이다.
특허문헌 1에는, 반도체 제조 장치가 기재되어 있다. 특허문헌 1에 기재된 반도체 제조 장치는 스테이지 및 복수의 핀을 구비하고 있다. 스테이지에는, 복수의 구멍이 마련되어 있고, 이들 복수의 구멍에는 복수의 핀이 각각 삽입되어 있다.
복수의 핀 중 일부는 스테이지 상에 탑재되는 피처리 기체(基體)를 스테이지 상면에 대하여 승강시키기 위한 것이다. 복수의 핀 중 다른 일부는 스테이지 상에 탑재되는 포커스 링을 스테이지 상면에 대하여 승강시키기 위한 것이다.
일본 특허 공개 공보 제 2006-196691 호
상술한 반도체 제조 장치에서는, 핀의 수에 대응하여 해당 핀을 상하동(上下動)시키기 위한 복수의 구동 장치가 필요하게 된다. 따라서, 핀의 수에 대응하여 장치가 복잡해진다. 또한, 상술한 반도체 제조 장치에서는, 핀의 수에 대응하는 구멍이 스테이지에 형성되어 있을 필요가 있다. 그러나, 스테이지에 형성되는 구멍의 수는 적은 것이 바람직하다.
따라서, 본 기술분야에 있어서는, 적은 수의 핀으로, 피처리 기체 및 포커스 링을 승강시키는 것이 가능한 반도체 제조 장치가 요청되고 있다.
본 발명의 일 측면에 따른 반도체 제조 장치는 처리 용기, 스테이지, 복수의 핀 및 구동부를 구비하고 있다. 처리 용기는 처리 공간을 규정한다. 스테이지는 처리 용기 내에 마련되어 있다. 스테이지는 탑재면을 포함한다. 탑재면은 피처리 기체를 탑재하기 위한 제 1 영역 및 포커스 링을 탑재하기 위한 제 2 영역을 갖는다. 제 2 영역은 제 1 영역을 둘러싸도록 마련되어 있다. 스테이지에는, 복수의 구멍이 형성되어 있다. 복수의 구멍은 제 1 영역과 제 2 영역의 경계를 통하여 탑재면과 교차하는 방향으로 연장되어 있다. 복수의 핀은 복수의 구멍에 각각 마련되어 있다. 복수의 핀 각각은 제 1 상단면 및 제 2 상단면을 갖고 있다. 제 2 상단면은 제 1 상단면보다 상방에 마련되어 있고, 상기 제 1 상단면보다 제 1 영역측으로 편위(偏位)되어 있다. 구동부는 복수의 핀을 상기 방향에 있어서 상하동시킨다.
이러한 반도체 제조 장치에서는, 제 1 상단면 및 제 2 상단면 중 제 2 상단면만이 스테이지의 탑재면으로부터 돌출하도록 복수의 핀을 상방으로 이동시키는 것에 의해, 피처리 기체를 탑재면으로부터 들어올릴 수 있다. 또한, 제 1 상단면이 스테이지의 탑재면으로부터 돌출하도록 복수의 핀을 상방으로 이동시키는 것에 의해, 포커스 링을 탑재면으로부터 들어올릴 수 있다. 즉, 각 핀이, 피처리 기체에 접촉하는 단면 및 포커스 링에 접촉하는 단면을 갖고 있다. 따라서, 이러한 반도체 제조 장치에 의하면, 적은 수의 핀으로, 피처리 기체 및 포커스 링을 승강시키는 것이 가능하다.
일 실시형태에 있어서는, 반도체 제조 장치는 제어부를 더 구비할 수 있다. 제어부는, 제 1 모드에 있어서, 복수의 핀의 제 1 상단면 및 제 2 상단면 중 제 2 상단면이 탑재면으로부터 돌출하도록 구동부를 제어하고, 제 2 모드에 있어서, 복수의 핀의 제 1 상단면이 스테이지의 탑재면으로부터 돌출하도록 구동부를 제어해도 좋다. 즉, 반도체 제조 장치는 상술한 구동부의 동작을 제어하는 제어부를 구비하고 있어도 좋다.
본 발명의 다른 일 측면에 따른 처리 방법은 상술한 반도체 제조 장치를 이용한 처리 방법이다. 이러한 처리 방법은, (a) 제 2 영역 상에 포커스 링을 탑재하는 공정과, (b) 제 1 영역 상에 피처리 기체를 탑재하는 공정과, (c) 제 1 영역 상에 피처리 기체가 탑재되고, 제 2 영역 상에 포커스 링이 탑재된 상태에 있어서, 피처리 기체를 처리하는 공정과, (d) 복수의 핀의 제 1 상단면 및 제 2 상단면 중 제 2 상단면이 탑재면으로부터 돌출하도록 상기 복수의 핀을 상방으로 이동시키는 공정과, (e) 복수의 핀에 의해 들어올려진 피처리 기체를 처리 용기로부터 취출하는 공정과, (f) 복수의 핀의 제 1 상단면이 탑재면으로부터 돌출하도록 복수의 핀을 상방으로 이동시키는 공정과, (g) 복수의 핀에 의해 들어올려진 포커스 링을 처리 용기로부터 취출하는 공정을 포함한다.
이러한 처리 방법에 의하면, 적은 수의 핀을 이용하여, 피처리 기체 및 포커스 링을 탑재면으로부터 들어올리는 것이 가능해진다.
일 실시형태에 있어서는, 탑재면의 상방에 있어서 피처리 기체 및 포커스 링을 동시에 지지한 복수의 핀을 하방으로 이동시키는 것에 의해, 제 2 영역 상에 포커스 링이 탑재되고, 제 1 영역 상에 피처리 기체가 탑재되어도 좋다. 또한, 일 실시형태에 있어서는, 복수의 핀에 의해 피처리 기체 및 포커스 링을 동시에 탑재면으로부터 들어올린 후에, 피처리 기체가 처리 용기로부터 취출되고, 포커스 링이 처리 용기로부터 취출되어도 좋다.
이상 설명한 바와 같이, 본 발명의 여러가지 측면에 의하면, 피처리 기체 및 포커스 링을 승강시키는 것이 가능한 반도체 제조 장치, 및 이 반도체 제조 장치를 이용한 처리 방법이 제공된다.
도 1은 일 실시형태에 따른 반도체 제조 장치를 개략적으로 도시하는 도면,
도 2는 도 1에 도시하는 반도체 제조 장치의 스테이지, 복수의 핀 및 구동부를 확대해서 도시하는 단면도,
도 3은 일 실시형태에 따른 처리 방법을 나타내는 흐름도,
도 4는 도 3의 공정 S4에 있어서의 핀의 위치를 도시하는 단면도,
도 5는 도 3의 공정 S6에 있어서의 핀의 위치를 도시하는 단면도,
도 6은 다른 실시형태에 따른 처리 방법을 나타내는 흐름도,
도 7은 도 6의 공정 S6에 있어서의 핀의 위치를 도시하는 단면도.
이하, 도면을 참조하여 여러가지 실시형태에 대해서 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은 일 실시형태에 따른 반도체 제조 장치를 개략적으로 도시하는 도면이다. 도 1에서는, 일 실시형태에 따른 반도체 제조 장치의 단면이 도시되어 있다. 도 2는 도 1에 도시하는 반도체 제조 장치의 스테이지, 복수의 핀 및 구동부를 확대해서 도시하는 단면도이다.
도 1에 도시하는 바와 같이, 일 실시형태의 반도체 제조 장치(10)는 평행 평판형의 플라즈마 처리 장치일 수 있다. 반도체 제조 장치(10)는 처리 용기(12)를 구비하고 있다. 처리 용기(12)는 대략 원통형상을 갖고 있고, 그 내부 공간으로서 처리 공간(S)을 규정하고 있다. 반도체 제조 장치(10)는 처리 용기(12) 내에 스테이지(ST)를 구비하고 있다. 일 실시형태에 있어서는, 스테이지(ST)는 대(臺)(14) 및 정전 척(50)을 포함하고 있다. 대(14)는 대략 원판형상을 갖고 있고, 처리 공간(S)의 하방에 마련되어 있다. 대(14)는 예를 들어 알루미늄제이며, 하부 전극을 구성하고 있다.
일 실시형태에 있어서는, 반도체 제조 장치(10)는 통형상 유지부(16) 및 통형상 지지부(17)를 더 구비하고 있다. 통형상 유지부(16)는 대(14)의 측면 및 바닥면의 가장자리부에 접하여 대(14)를 유지하고 있다. 통형상 지지부(17)는 처리 용기(12)의 바닥부로부터 수직 방향으로 연장되고, 통형상 유지부(16)를 거쳐서 대(14)를 지지하고 있다.
반도체 제조 장치(10)는 포커스 링(18)을 더 구비하고 있다. 도 2에 도시하는 바와 같이, 포커스 링(18)은 대(14)의 주연 부분의 상면에 탑재된다. 포커스 링(18)은 피처리 기체(W)의 처리 정밀도의 면내 균일성을 개선하기 위한 부재이다. 포커스 링(18)은 대략 링 형상을 갖는 판형상 부재이며, 예를 들어 실리콘, 석영 또는 실리콘 카바이드로 구성될 수 있다.
일 실시형태에 있어서는, 처리 용기(12)의 측벽과 통형상 지지부(17) 사이에는, 배기로(20)가 형성되어 있다. 배기로(20)의 입구 또는 그 도중에는, 배플판(22)이 장착되어 있다. 또한, 배기로(20)의 바닥부에는, 배기구(24)가 마련되어 있다. 배기구(24)는 처리 용기(12)의 바닥부에 끼워넣어진 배기관(28)에 의해 규정되어 있다. 이 배기관(28)에는, 배기 장치(26)가 접속되어 있다. 배기 장치(26)는 진공 펌프를 갖고 있고, 처리 용기(12) 내의 처리 공간(S)을 소정의 진공도까지 감압할 수 있다. 처리 용기(12)의 측벽에는, 피처리 기체(W)의 반입출구를 개폐하는 게이트 밸브(30)가 장착되어 있다.
대(14)에는, 플라즈마 생성용의 고주파 전원(32)이 정합기(34)를 거쳐서 전기적으로 접속되어 있다. 고주파 전원(32)은 소정의 고주파수(예를 들면, 13MHz)의 고주파 전력을 하부 전극, 즉 대(14)에 인가한다.
반도체 제조 장치(10)는 또한 처리 용기(12) 내에 샤워헤드(38)를 구비하고 있다. 샤워헤드(38)는 처리 공간(S)의 상방에 마련되어 있다. 샤워헤드(38)는 전극판(40) 및 전극 지지체(42)를 포함하고 있다.
전극판(40)은 대략 원판형상을 갖는 도전성의 판이며, 상부 전극을 구성하고 있다. 전극판(40)에는, 플라즈마 생성용의 고주파 전원(35)이 정합기(36)를 거쳐서 전기적으로 접속되어 있다. 고주파 전원(35)은 소정의 고주파수(예를 들면, 60MHz)의 고주파 전력을 전극판(40)에 인가한다. 고주파 전원(32) 및 고주파 전원(35)에 의해 대(14) 및 전극판(40)에 고주파 전력이 각각 인가되면, 대(14)와 전극판(40) 사이의 공간, 즉 처리 공간(S)에는 고주파 전계가 형성된다.
전극판(40)에는, 복수의 가스 통기 구멍(40h)이 형성되어 있다. 전극판(40)은 전극 지지체(42)에 의해 장착 및 분리 가능하게 지지되어 있다. 전극 지지체(42)의 내부에는, 버퍼실(42a)이 마련되어 있다. 반도체 제조 장치(10)는 가스 공급부(44)를 더 구비하고 있고, 버퍼실(42a)의 가스 도입구(25)에는 가스 공급 도관(46)을 거쳐서 가스 공급부(44)가 접속되어 있다. 가스 공급부(44)는 처리 공간(S)에 처리 가스를 공급한다. 이 처리 가스는, 예를 들어 에칭용의 처리 가스라도 좋고, 또는 성막용의 처리 가스라도 좋다. 전극 지지체(42)에는, 복수의 가스 통기 구멍(40h)에 각각 연속하는 복수의 구멍이 형성되어 있고, 해당 복수의 구멍은 버퍼실(42a)에 연통하고 있다. 가스 공급부(44)로부터 공급되는 가스는 버퍼실(42a), 가스 통기 구멍(40h)을 경유하여, 처리 공간(S)에 공급된다.
일 실시형태에 있어서는, 처리 용기(12)의 천장부에, 링 형상 또는 동심 형상으로 연장되는 자장 형성 기구(48)가 마련되어 있다. 이러한 자장 형성 기구(48)는 처리 공간(S)에 있어서의 고주파 방전의 개시[플라즈마 착화(着火)]를 용이하게 하여 방전을 안정적으로 유지하도록 기능한다.
반도체 제조 장치(10)에서는, 대(14)의 상면에 정전 척(50)이 마련되어 있다. 도 2에 도시하는 바와 같이, 정전 척(50)은 전극(52) 및 한쌍의 절연막(54a, 54b)을 포함하고 있다. 전극(52)은 도전막이며, 절연막(54a)과 절연막(54b) 사이에 마련되어 있다. 도 1에 도시하는 바와 같이, 전극(52)에는, 스위치(SW)를 거쳐서 직류 전원(56)이 접속되어 있다. 직류 전원(56)으로부터 전극(52)에 직류 전압이 인가되면, 쿨롱력이 발생하고, 해당 쿨롱력에 의해 피처리 기체(W)가 정전 척(50) 상에 흡착 유지된다.
일 실시형태에 있어서는, 반도체 제조 장치(10)는 가스 공급 라인(58) 및 전열 가스 공급부(62)를 더 구비하고 있다. 전열 가스 공급부(62)는 가스 공급 라인(58)에 접속되어 있다. 이러한 가스 공급 라인(58)은 정전 척(50)의 상면까지 연장되고, 해당 상면에 있어서 링 형상으로 연장되어 있다. 전열 가스 공급부(62)는, 예를 들어 He 가스와 같은 전열 가스를 정전 척(50)의 상면과 피처리 기체(W) 사이에 공급한다.
일 실시형태에 있어서는, 반도체 제조 장치(10)는 제어부(66)를 더 구비하고 있다. 이러한 제어부(66)는 배기 장치(26), 스위치(SW), 고주파 전원(32), 정합기(34), 고주파 전원(35), 정합기(36), 가스 공급부(44) 및 전열 가스 공급부(62)에 접속되어 있다. 제어부(66)는 배기 장치(26), 스위치(SW), 고주파 전원(32), 정합기(34), 고주파 전원(35), 정합기(36), 가스 공급부(44) 및 전열 가스 공급부(62)의 각각에 제어 신호를 송출한다. 제어부(66)로부터의 제어 신호에 의해, 배기 장치(26)에 의한 배기, 스위치(SW)의 개폐, 고주파 전원(32)으로부터의 전력 공급, 정합기(34)의 임피던스 조정, 고주파 전원(35)으로부터의 전력 공급, 정합기(36)의 임피던스 조정, 가스 공급부(44)에 의한 처리 가스의 공급, 전열 가스 공급부(62)에 의한 전열 가스의 공급이 제어된다.
이 반도체 제조 장치(10)에서는, 가스 공급부(44)로부터 처리 공간(S)에 처리 가스가 공급된다. 또한, 전극판(40)과 대(14) 사이, 즉 처리 공간(S)에 있어서 고주파 전계가 형성된다. 이에 따라, 처리 공간(S)에 있어서 플라즈마가 발생하고, 처리 가스에 포함되는 원소의 라디칼 등에 의해, 피처리 기체(W)의 처리가 행해진다. 또한, 피처리 기체(W)의 처리는 임의의 처리일 수 있고, 예를 들어 피처리 기체(W)의 에칭, 또는 피처리 기체(W) 상에의 성막이어도 좋지만, 한정되는 것은 아니다.
이하, 도 1 및 도 2를 참조하여, 스테이지, 복수의 핀 및 구동부의 구성에 대해서 보다 상세하게 설명한다. 스테이지(ST)는 탑재면(PF)을 갖고 있다. 이 탑재면(PF)은 제 1 영역(R1) 및 제 2 영역(R2)을 포함하고 있다. 제 1 영역(R1)은 피처리 기체(W)를 탑재하기 위한 영역이다. 일 실시형태에 있어서는, 제 1 영역(R1)은 정전 척(50)의 상면에 의해 규정되어 있고, 대략 원형의 영역이다. 제 2 영역(R2)은 포커스 링(18)을 탑재하기 위한 영역이며, 제 1 영역(R1)을 둘러싸도록 링 형상으로 마련되어 있다. 일 실시형태에 있어서는, 제 2 영역(R2)은 대(14)의 주연 부분의 상면에 의해 규정되어 있다.
스테이지(ST)에는, 복수의 구멍(14h)이 마련되어 있다. 복수의 구멍(14h)은 제 1 영역(R1)과 제 2 영역(R2) 사이의 경계를 통하여 스테이지(ST)의 탑재면(PF)과 교차하는 방향(상하 방향)으로 연장되어 있다. 이들 구멍(14h)은, 예를 들어 둘레 방향으로 등간격으로 마련되어 있고, 해당 구멍(14h)의 개수는 3개 이상이다.
복수의 구멍(14h)에는 복수의 핀(70)이 각각 마련되어 있다. 각 핀(70)은 제 1 상단면(70a) 및 제 2 상단면(70b)을 갖고 있다. 일 실시형태에 있어서는, 각 핀(70)은 제 1 기둥 형상부(70c) 및 제 2 기둥 형상부(70d)를 포함하고 있다. 제 1 기둥 형상부(70c)는 제 2 기둥 형상부(70d)의 하방에 마련되어 있다. 제 1 기둥 형상부(70c)의 직경은 제 2 기둥 형상부(70d)의 직경보다 크다. 제 1 기둥 형상부(70c)의 상단면은 제 1 상단면(70a)을 구성하고 있다. 제 2 기둥 형상부(70d)는 제 1 기둥 형상부(70c)의 상단면으로부터 상방으로 연장되어 있다. 제 2 기둥 형상부(70d)의 상단면은 제 2 상단면(70b)을 구성하고 있다. 이 제 2 기둥 형상부(70d)의 중심 축선은 제 1 기둥 형상부(70c)의 중심 축선에 대하여 제 1 영역(R1)측으로 편위되어 있다. 즉, 제 1 상단면(70a)에 대하여, 제 2 상단면(70b)은 제 1 영역(R1)측으로 편위되어 있다. 이에 따라, 각 핀(70)이 상방으로 이동해도, 제 2 기둥 형상부(70d)의 상단면이 포커스 링(18)에 접촉하지 않도록 되어 있다.
일 실시형태에 있어서는, 각 핀(70)의 제 2 기둥 형상부(70c)와, 대응하는 구멍(14h)을 규정하는 대(14)의 면, 즉 해당 구멍(14h)을 규정하는 내면 사이에는, O링 등의 시일 부재(72)가 마련되어 있다. 시일 부재(72)에 의해, 구멍(14h)이 시일되고, 그 결과 처리 공간(S)의 기밀이 확보된다.
도 1에 도시하는 바와 같이, 복수의 핀(70) 각각에는 복수의 구동부(74)가 각각 접속되어 있다. 각 구동부(74)는 대응하는 핀(70)을 상하 방향으로 이동시키는, 즉 승강시키는 구동력을 발생한다. 복수의 구동부(74)에는, 핀(70)을 상하 방향으로 이동시키는 임의의 구동 장치가 채용될 수 있다. 예를 들면, 복수의 구동부(74)는 유압 또는 공기압 실린더를 갖고 있어도 좋다.
상술한 제어부(66)는 복수의 구동부(74)에 접속되어 있어도 좋다. 즉, 복수의 핀(72)의 상하 방향의 이동은 제어부(66)로부터 복수의 구동부(74)에 인가되는 제어 신호에 의해 제어되어도 좋다. 일 실시형태에 있어서는, 제어부(66)는, 제 1 모드에 있어서, 각 핀(70)의 제 1 상단면(70a) 및 제 2 상단면(70b) 중 제 2 상단면(70b)만이 탑재면(PF)으로부터 상방으로 돌출하도록, 복수의 구동부(74)에 의한 복수의 핀(70)의 구동을 제어한다. 이러한 제 1 모드에서는, 복수의 핀(70)의 제 2 상단면(70b)이 피처리 기체(W)에 접촉하고, 해당 복수의 핀(70)에 의해 피처리 기체(W)가 탑재면(PF)[제 1 영역(R1)]으로부터 들어올려진다. 탑재면(PF)으로부터 들어올려진 피처리 기체(W)는 로봇 아암 등의 반송 기구에 의해 게이트 밸브(30)로부터 처리 용기(12)의 외부로 취출된다.
또한, 제어부(66)는, 제 2 모드에 있어서, 각 핀(70)의 제 1 상단면(70a)이 탑재면(PF)으로부터 상방으로 돌출하도록, 복수의 구동부(74)에 의한 복수의 핀(70)의 구동을 제어한다. 이러한 제 2 모드에서는, 복수의 핀(70)의 제 1 상단면(70a)이 포커스 링에 접촉하고, 해당 복수의 핀(70)에 의해 포커스 링(18)이 탑재면(PF)[제 2 영역(R2)]으로부터 들어올려진다. 탑재면(PF)으로부터 들어올려진 포커스 링(18)은 로봇 아암 등의 반송 기구에 의해 게이트 밸브(30)로부터 처리 용기(12)의 외부로 취출된다.
이와 같이, 반도체 제조 장치(10)에서는, 각 핀(70)이, 피처리 기체(W)를 상방으로 들어올리기 위한 제 2 상단면(70b) 및 포커스 링(18)을 상방으로 들어올리기 위한 제 1 상단면(70a)을 갖고 있다. 따라서, 적은 핀수로, 스테이지(ST)로부터의 피처리 기체(W)의 들어올림 및 포커스 링(18)의 들어올림을 실현하는 것이 가능하다.
이하, 일 실시형태에 따른 반도체 제조 장치를 이용한 처리 방법에 대해서 설명한다. 도 3은 일 실시형태에 따른 처리 방법을 나타내는 흐름도이다. 도 3에 나타내는 처리 방법은 반도체 제조 장치(10)를 이용하여 실행할 수 있다. 도 3에 나타내는 처리 방법에서는, 공정 S1에 있어서, 제 2 영역(R2) 상에 포커스 링(18)을 탑재할 수 있다. 공정 S1에서는, 복수의 핀(70)은, 복수의 구멍(14h) 내에 수용된 상태, 즉 제 2 상단면(70b)이 탑재면(PF)보다 하방에 위치하는 상태로 설정된다. 이 상태에 있어서, 로봇 아암 등의 반송 기구에 의해, 게이트 밸브(30)를 경유하여 처리 공간(S) 내의 소정의 위치, 즉 제 2 영역(R2)의 상방까지 포커스 링(18)이 안내된다. 이어서, 제 1 상단면(70a)이 포커스 링(18)의 이면에 접하도록, 복수의 핀(70)이 상방으로 이동된다. 이어서, 반송 기구를 처리 용기(12)의 외부로 이동시킨 후, 복수의 핀(70)이 하방으로 이동된다. 이에 따라, 포커스 링(18)이 제 2 영역(R2) 상에 탑재된다.
이어지는 공정 S2에 있어서, 제 1 영역(R1) 상에 피처리 기체(W)를 탑재할 수 있다. 공정 S2에서는, 복수의 핀(70)은, 복수의 구멍(14h) 내에 수용된 상태, 즉 제 2 상단면(70b)이 탑재면(PF)보다 하방에 위치하는 상태로 설정된다. 이 상태에서, 로봇 아암 등의 반송 기구에 의해, 게이트 밸브(30)를 경유하여 처리 공간(S) 내의 소정의 위치, 즉 제 1 영역(R1)의 상방까지 피처리 기체(W)가 안내된다. 이어서, 제 2 상단면(70b)이 피처리 기체(W)의 이면에 접하도록, 복수의 핀(70)이 상방으로 이동된다. 이어서, 반송 기구를 처리 용기(12)의 외부로 이동시킨 후, 복수의 핀(70)이 하방으로 이동된다. 이에 따라, 피처리 기체(W)가 제 1 영역(R1) 상에 탑재된다.
이어지는 공정 S3에 있어서, 피처리 기체(W)가 처리된다. 공정 S3에 있어서는, 처리 공간(S) 내에 있어서, 플라즈마 에칭 또는 성막 등의 임의의 처리가 행해진다.
이어지는 공정 S4에 있어서, 제 1 상단면(70a) 및 제 2 상단면(70b) 중 제 2 상단면(70b)이 탑재면(PF)으로부터 돌출하도록, 복수의 핀(70)이 상방으로 이동된다. 도 4는 도 3의 공정 S4에 있어서의 핀의 위치를 도시하는 단면도이다. 도 4에 도시하는 바와 같이, 공정 S4에서는, 제 2 상단면(70b)이 피처리 기체(W)의 이면에 접하여, 복수의 핀(70)이 피처리 기체(W)를 탑재면(PF)[제 1 영역(R1)]으로부터 들어올린다. 또한, 공정 S4에 있어서는, 제 1 상단면(70a)은 탑재면(PF)보다 하방, 즉 포커스 링(18)의 이면보다 하방에 위치한다.
이어지는 공정 S5에 있어서, 피처리 기체(W)가 처리 용기(12)로부터 취출된다. 구체적으로는, 로봇 아암 등의 반송 기구가 게이트 밸브(30)를 거쳐서 처리 용기(12) 내로 보내진다. 이어서, 반송 기구에 의해 피처리 기체(W)가 유지된다. 이어서, 복수의 핀(70)이 하방으로 이동된 후, 피처리 기체(W)가 반송 기구에 의해 처리 용기(12)의 외부로 취출된다. 또한, 공정 S2 내지 공정 S5는 피처리 기체(W)를 교환하면서 1회 이상 실행될 수 있다.
이어지는 공정 S6에 있어서는, 피처리 기체(W)가 처리 용기(12)로부터 취출된 상태에 있어서, 제 1 상단면(70a)이 탑재면(PF)으로부터 돌출하도록, 복수의 핀(70)이 상방으로 이동된다. 도 5는 도 3의 공정 S6에 있어서의 핀의 위치를 도시하는 단면도이다. 도 5에 도시하는 바와 같이, 공정 S6에서는, 제 1 상단면(70a)이 포커스 링(18)의 이면에 접하여, 복수의 핀(70)이 포커스 링(18)을 탑재면(PF)[제 2 영역(R2)]으로부터 들어올린다.
이어지는 공정 S7에 있어서는, 포커스 링(18)이 처리 용기(12)의 외부로 취출된다. 구체적으로는, 로봇 아암 등의 반송 기구가 게이트 밸브(30)를 거쳐서 처리 용기(12) 내로 보내진다. 이어서, 반송 기구에 의해 포커스 링(18)이 유지된다. 이어서, 복수의 핀(70)이 포커스 링(18)에 간섭하지 않도록 하방으로 이동된 후, 포커스 링(18)이 반송 기구에 의해 처리 용기(12)의 외부로 취출된다. 이에 따라, 교환해야 할 포커스 링(18)을 처리 용기(12)로부터 취출할 수 있고, 그 후, 공정 S1으로부터의 처리를 반복할 수 있다.
이하, 도 6을 참조하여, 반도체 제조 장치(10)를 이용해서 실시할 수 있는 다른 실시형태에 따른 처리 방법에 대해서 설명한다. 도 6은 다른 실시형태에 따른 처리 방법을 나타내는 흐름도이다. 다른 실시형태에 있어서는, 공정 S1에 있어서, 복수의 핀(70)은, 복수의 구멍(14h) 내에 수용된 상태, 즉 제 2 상단면(70b)이 탑재면(PF)보다 하방에 위치하는 상태로 설정된다. 이 상태에 있어서, 로봇 아암 등의 반송 기구에 의해, 게이트 밸브(30)를 경유하여 처리 공간(S) 내의 소정의 위치, 즉 제 2 영역(R2)의 상방까지 포커스 링(18)이 안내되고, 또한 다른 소정의 위치, 즉 제 1 영역(R1)의 상방까지 피처리 기체(W)가 안내된다.
이어서, 제 1 상단면(70a)이 포커스 링(18)의 이면에 접하고, 제 2 상단면(70b)이 피처리 기체(W)의 이면에 접하도록, 복수의 핀(70)이 상방으로 이동된다. 그리고, 반송 기구가 처리 용기(12)의 외부로 이동된다. 이 때, 피처리 기체(W) 및 포커스 링(18)은 탑재면(PF)의 상방에 있어서 복수의 핀(70)에 의해 동시에 지지된다. 이 후, 복수의 핀(70)이 하방으로 이동된다. 이에 따라, 우선 공정 S1에 있어서, 제 2 영역(R2) 상에 포커스 링(18)이 탑재된다. 그리고, 또한 복수의 핀(70)이 하방으로 이동되는 것에 의해, 공정 S2에 있어서, 제 1 영역(R1) 상에 피처리 기체(W)가 탑재된다.
다른 실시형태에서는, 공정 S3에 있어서 피처리 기체(W)가 처리된 후, 공정 S4에 이어서 공정 S6이 실행된다. 즉, 다른 실시형태에서는, 공정 S4에 있어서, 복수의 핀(70)을 상방으로 이동시켜서, 해당 복수의 핀(70)에 의해 피처리 기체(W)를 탑재면(PF)[제 1 영역(R1)]으로부터 들어올린다. 그리고, 공정 S4에 이어지는 공정 S6에 있어서, 또한 복수의 핀(70)을 상방으로 이동시켜서, 해당 복수의 핀(70)에 의해 포커스 링(18)을 탑재면(PF)[제 2 영역(R2)]으로부터 들어올린다. 도 7은 도 6의 공정 S6에 있어서의 핀의 위치를 도시하는 단면도이다. 도 6의 공정 S6이 실행되면, 도 7에 도시하는 바와 같이 복수의 핀(70)의 제 2 상단면(70b)이 피처리 기체(W)의 이면에 접하고, 복수의 핀(70)의 제 1 상단면(70a)이 포커스 링(18)의 이면에 접한다. 이 때, 피처리 기체(W) 및 포커스 링(18)은 탑재면(PF)의 상방에 있어서 복수의 핀(70)에 의해 동시에 지지된다.
이어서, 공정 S5 및 공정 S7이 동시에 실시된다. 즉, 로봇 아암 등의 반송 기구가 게이트 밸브(30)를 거쳐서 처리 용기(12) 내로 보내지고, 해당 반송 기구에 의해 피처리 기체(W) 및 포커스 링(18)이 유지된다. 그리고, 복수의 핀(70)이 포커스 링(18)에 간섭하지 않도록 하방으로 이동된 후, 피처리 기체(W) 및 포커스 링(18)이 반송 기구에 의해 처리 용기(12)의 외부로 취출된다. 이렇게, 피처리 기체(W) 및 포커스 링(18)을 동시에 복수의 핀(70)에 의해 들어올리고, 동시에 처리 용기(12)의 외부로 취출하는 것에 의해, 스루풋이 향상될 수 있다.
이상, 여러가지 실시형태에 대해서 설명했지만, 이들 실시형태에 한정되는 일없이 여러가지 변형 형태를 구성할 수 있다. 예를 들면, 상술한 반도체 제조 장치(10)는 평행 평판형의 플라즈마 처리 장치였지만, 본 발명의 상술한 측면 및 실시형태의 사상은 임의의 플라즈마 발생원을 가지는 플라즈마 처리 장치에도 적용 가능하다. 또한, 본 발명의 상술한 측면 및 실시형태의 사상은, 플라즈마 처리 장치에 한정되지 않고, 처리 공간 내에 있어서 스테이지 상에 피처리 기체(W) 및 포커스 링을 탑재하여 해당 피처리 기체(W)를 처리하는 임의의 반도체 제조 장치에 적용 가능하다.
10 : 반도체 제조 장치 12 : 처리 용기
14 : 대 14h : 구멍
18 : 포커스 링 50 : 정전 척
66 : 제어부 70 : 핀
70a : 제 1 상단면 70b : 제 2 상단면
70c : 제 1 기둥 형상부 70d : 제 2 기둥 형상부
72 : 시일 부재 74 : 구동부
PF : 탑재면 R1 : 제 1 영역
R2 : 제 2 영역 S : 처리 공간
ST : 스테이지 W : 피처리 기체

Claims (4)

  1. 처리 공간을 규정하는 처리 용기와,
    상기 처리 용기 내에 마련된 스테이지로서, 피처리 기체를 탑재하기 위한 제 1 영역, 및 포커스 링을 탑재하기 위한 제 2 영역을 갖는 탑재면을 포함하고, 상기 제 2 영역은 상기 제 1 영역을 둘러싸도록 마련되어 있고, 상기 제 1 영역과 상기 제 2 영역의 경계를 통하여 상기 탑재면과 교차하는 방향으로 연장되는 복수의 구멍이 형성되어 있는, 상기 스테이지와,
    상기 복수의 구멍 내에 각각 마련된 복수의 핀으로서, 상기 복수의 핀 각각이, 제 1 상단면, 및 상기 제 1 상단면보다 상방에 마련되어 있고, 상기 제 1 상단면보다 상기 제 1 영역측으로 편위된 제 2 상단면을 갖는, 상기 복수의 핀과,
    상기 복수의 핀을 상기 방향에 있어서 상하동시키는 구동부를 구비하는
    반도체 제조 장치.
  2. 제 1 항에 있어서,
    제 1 모드에 있어서, 상기 복수의 핀의 상기 제 1 상단면 및 상기 제 2 상단면 중 상기 제 2 상단면이 상기 탑재면으로부터 돌출하도록 상기 구동부를 제어하고, 제 2 모드에 있어서, 상기 복수의 핀의 상기 제 1 상단면이 상기 탑재면으로부터 돌출하도록 상기 구동부를 제어하는 제어부를 더 구비하는
    반도체 제조 장치.
  3. 반도체 제조 장치를 이용한 처리 방법으로서,
    상기 반도체 제조 장치는,
    처리 공간을 규정하는 처리 용기와,
    상기 처리 용기 내에 마련된 스테이지로서, 피처리 기체를 탑재하기 위한 제 1 영역 및 포커스 링을 탑재하기 위한 제 2 영역을 갖는 탑재면을 포함하고, 상기 제 2 영역은 상기 제 1 영역을 둘러싸도록 마련되어 있고, 상기 제 1 영역과 상기 제 2 영역의 경계를 통하여 상기 탑재면과 교차하는 방향으로 연장하는 복수의 구멍이 형성되어 있는, 상기 스테이지와,
    상기 복수의 구멍 내에 각각 마련된 복수의 핀으로서, 상기 복수의 핀 각각이, 제 1 상단면, 및 상기 제 1 상단면보다 상방에 마련되어 있고, 상기 제 1 상단면보다 상기 제 1 영역측으로 편위된 제 2 상단면을 갖는, 상기 복수의 핀과,
    상기 복수의 핀을 상기 방향에 있어서 상하동시키는 구동부를 구비하는, 상기 처리 방법에 있어서,
    상기 제 2 영역 상에 포커스 링을 탑재하는 공정과,
    상기 제 1 영역 상에 피처리 기체를 탑재하는 공정과,
    제 1 영역 상에 피처리 기체가 탑재되고, 제 2 영역 상에 포커스 링이 탑재된 상태에 있어서, 상기 피처리 기체를 처리하는 공정과,
    상기 복수의 핀의 상기 제 1 상단면 및 상기 제 2 상단면 중 상기 제 2 상단면이 상기 스테이지의 상기 탑재면으로부터 돌출하도록 상기 복수의 핀을 상방으로 이동시키는 공정과,
    상기 복수의 핀에 의해 들어올려진 상기 피처리 기체를 상기 처리 용기로부터 취출하는 공정과,
    상기 복수의 핀의 상기 제 1 상단면이 상기 탑재면으로부터 돌출하도록 상기 복수의 핀을 상방으로 이동시키는 공정과,
    상기 복수의 핀에 의해 들어올려진 상기 포커스 링을 상기 처리 용기로부터 취출하는 공정을 포함하는
    처리 방법.
  4. 제 3 항에 있어서,
    상기 탑재면의 상방에 있어서 상기 피처리 기체 및 상기 포커스 링을 동시에 지지한 상기 복수의 핀을 하방으로 이동시키는 것에 의해, 상기 제 2 영역 상에 상기 포커스 링이 탑재되고, 상기 제 1 영역 상에 상기 피처리 기체가 탑재되고,
    상기 복수의 핀에 의해 상기 피처리 기체 및 상기 포커스 링을 동시에 상기 탑재면으로부터 들어올린 후에, 상기 피처리 기체가 상기 처리 용기로부터 취출되고, 상기 포커스 링이 상기 처리 용기로부터 취출되는
    처리 방법.
KR1020147003894A 2011-08-17 2012-08-13 반도체 제조 장치 및 처리 방법 KR20140050664A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011178494A JP5948026B2 (ja) 2011-08-17 2011-08-17 半導体製造装置及び処理方法
JPJP-P-2011-178494 2011-08-17
US201161528333P 2011-08-29 2011-08-29
US61/528,333 2011-08-29
PCT/JP2012/070630 WO2013024842A1 (ja) 2011-08-17 2012-08-13 半導体製造装置及び処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020197024401A Division KR102077438B1 (ko) 2011-08-17 2012-08-13 반도체 제조 장치 및 처리 방법

Publications (1)

Publication Number Publication Date
KR20140050664A true KR20140050664A (ko) 2014-04-29

Family

ID=47715159

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197024401A KR102077438B1 (ko) 2011-08-17 2012-08-13 반도체 제조 장치 및 처리 방법
KR1020147003894A KR20140050664A (ko) 2011-08-17 2012-08-13 반도체 제조 장치 및 처리 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020197024401A KR102077438B1 (ko) 2011-08-17 2012-08-13 반도체 제조 장치 및 처리 방법

Country Status (5)

Country Link
US (2) US9859146B2 (ko)
JP (1) JP5948026B2 (ko)
KR (2) KR102077438B1 (ko)
TW (1) TWI528485B (ko)
WO (1) WO2013024842A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200086626A (ko) * 2019-01-09 2020-07-17 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 플라즈마 처리 장치의 탑재대
KR20210044586A (ko) * 2019-10-15 2021-04-23 (주)에스티아이 기판처리장치

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978632B2 (en) * 2014-06-13 2018-05-22 Applied Materials, Inc. Direct lift process apparatus
JP2016046451A (ja) * 2014-08-26 2016-04-04 株式会社アルバック 基板処理装置及び基板処理方法
CN105575863B (zh) * 2014-11-10 2019-02-22 中微半导体设备(上海)有限公司 等离子体处理装置、基片卸载装置及方法
JP6540022B2 (ja) * 2014-12-26 2019-07-10 東京エレクトロン株式会社 載置台及びプラズマ処理装置
CN104617017A (zh) * 2015-01-12 2015-05-13 合肥京东方光电科技有限公司 基板支撑装置及支撑方法、真空干燥设备
US11605546B2 (en) 2015-01-16 2023-03-14 Lam Research Corporation Moveable edge coupling ring for edge process control during semiconductor wafer processing
US10658222B2 (en) 2015-01-16 2020-05-19 Lam Research Corporation Moveable edge coupling ring for edge process control during semiconductor wafer processing
US10957561B2 (en) 2015-07-30 2021-03-23 Lam Research Corporation Gas delivery system
US10825659B2 (en) 2016-01-07 2020-11-03 Lam Research Corporation Substrate processing chamber including multiple gas injection points and dual injector
WO2017131927A1 (en) 2016-01-26 2017-08-03 Applied Materials, Inc. Wafer edge ring lifting solution
US10651015B2 (en) 2016-02-12 2020-05-12 Lam Research Corporation Variable depth edge ring for etch uniformity control
US10699878B2 (en) 2016-02-12 2020-06-30 Lam Research Corporation Chamber member of a plasma source and pedestal with radially outward positioned lift pins for translation of a substrate c-ring
US10438833B2 (en) 2016-02-16 2019-10-08 Lam Research Corporation Wafer lift ring system for wafer transfer
US11011353B2 (en) 2016-03-29 2021-05-18 Lam Research Corporation Systems and methods for performing edge ring characterization
US10312121B2 (en) 2016-03-29 2019-06-04 Lam Research Corporation Systems and methods for aligning measurement device in substrate processing systems
US10410832B2 (en) 2016-08-19 2019-09-10 Lam Research Corporation Control of on-wafer CD uniformity with movable edge ring and gas injection adjustment
US9947517B1 (en) 2016-12-16 2018-04-17 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
US10553404B2 (en) 2017-02-01 2020-02-04 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
US11011355B2 (en) * 2017-05-12 2021-05-18 Lam Research Corporation Temperature-tuned substrate support for substrate processing systems
CN118248616A (zh) * 2017-07-24 2024-06-25 朗姆研究公司 可移动的边缘环设计
US11075105B2 (en) 2017-09-21 2021-07-27 Applied Materials, Inc. In-situ apparatus for semiconductor process module
US10950483B2 (en) * 2017-11-28 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for fixed focus ring processing
US11043400B2 (en) 2017-12-21 2021-06-22 Applied Materials, Inc. Movable and removable process kit
US11121010B2 (en) 2018-02-15 2021-09-14 Tokyo Electron Limited Plasma processing apparatus
JP7018331B2 (ja) * 2018-02-23 2022-02-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US10790123B2 (en) 2018-05-28 2020-09-29 Applied Materials, Inc. Process kit with adjustable tuning ring for edge uniformity control
US11935773B2 (en) 2018-06-14 2024-03-19 Applied Materials, Inc. Calibration jig and calibration method
US11289310B2 (en) 2018-11-21 2022-03-29 Applied Materials, Inc. Circuits for edge ring control in shaped DC pulsed plasma process device
US11315759B2 (en) * 2019-02-08 2022-04-26 Hitachi High-Tech Corporation Plasma processing apparatus
WO2020214327A1 (en) 2019-04-19 2020-10-22 Applied Materials, Inc. Ring removal from processing chamber
US12009236B2 (en) 2019-04-22 2024-06-11 Applied Materials, Inc. Sensors and system for in-situ edge ring erosion monitor
TWM593655U (zh) * 2019-05-10 2020-04-11 美商蘭姆研究公司 半導體製程模組的中環
CN114743854A (zh) * 2019-05-14 2022-07-12 玛特森技术公司 末端执行器和用于处理工件的系统
JP7345289B2 (ja) * 2019-06-18 2023-09-15 東京エレクトロン株式会社 基板処理装置、基板処理システム及び基板搬送方法
CN112563186A (zh) * 2019-09-26 2021-03-26 东京毅力科创株式会社 基片支承器和等离子体处理装置
JP7192756B2 (ja) * 2019-12-19 2022-12-20 株式会社Sumco 気相成長装置及び気相成長方法
CN111900118B (zh) * 2020-06-19 2023-04-07 中国科学院微电子研究所 晶圆转移机构、半导体制造设备以及晶圆转移方法
JP7455012B2 (ja) * 2020-07-07 2024-03-25 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理装置の載置台

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352294A (en) * 1993-01-28 1994-10-04 White John M Alignment of a shadow frame and large flat substrates on a support
JP3608121B2 (ja) * 1994-03-18 2005-01-05 アネルバ株式会社 基板の機械的脱離機構およびその機構を用いた脱離方法
US5762714A (en) * 1994-10-18 1998-06-09 Applied Materials, Inc. Plasma guard for chamber equipped with electrostatic chuck
US5708556A (en) * 1995-07-10 1998-01-13 Watkins Johnson Company Electrostatic chuck assembly
JP2713276B2 (ja) * 1995-12-07 1998-02-16 日本電気株式会社 半導体装置の製造装置およびこれを用いた半導体装置の製造方法
JPH11111822A (ja) * 1997-10-06 1999-04-23 Toshiba Corp ウェーハチャック装置
JP3234576B2 (ja) * 1998-10-30 2001-12-04 アプライド マテリアルズ インコーポレイテッド 半導体製造装置におけるウェハ支持装置
JP2002134596A (ja) * 2000-10-25 2002-05-10 Tokyo Electron Ltd 処理装置
US6776849B2 (en) * 2002-03-15 2004-08-17 Asm America, Inc. Wafer holder with peripheral lift ring
TW200415681A (en) * 2002-10-17 2004-08-16 Matsushita Electric Ind Co Ltd Plasma processing apparatus
US7730737B2 (en) * 2004-12-21 2010-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Cooling station lifter pins
JP2006196691A (ja) 2005-01-13 2006-07-27 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JP2007073589A (ja) * 2005-09-05 2007-03-22 Matsushita Electric Ind Co Ltd 半導体製造装置および半導体ウエハ処理方法
US7824146B2 (en) * 2007-09-07 2010-11-02 Advanced Technology Development Facility Automated systems and methods for adapting semiconductor fabrication tools to process wafers of different diameters
JP4858395B2 (ja) * 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
WO2009155117A2 (en) * 2008-05-30 2009-12-23 Applied Materials, Inc. Method and apparatus for detecting the substrate temperature in a laser anneal system
JP5120089B2 (ja) * 2008-06-17 2013-01-16 東京エレクトロン株式会社 処理装置
JP2010087473A (ja) * 2008-07-31 2010-04-15 Canon Anelva Corp 基板位置合わせ装置及び基板処理装置
JP5650935B2 (ja) * 2009-08-07 2015-01-07 東京エレクトロン株式会社 基板処理装置及び位置決め方法並びにフォーカスリング配置方法
US8034723B2 (en) * 2009-12-25 2011-10-11 Tokyo Electron Limited Film deposition apparatus and film deposition method
JP2011151263A (ja) * 2010-01-22 2011-08-04 Tokyo Electron Ltd エッチング方法、エッチング装置及びリング部材
JP5584517B2 (ja) * 2010-05-12 2014-09-03 東京エレクトロン株式会社 プラズマ処理装置及び半導体装置の製造方法
CN103081088B (zh) * 2010-08-06 2016-04-06 应用材料公司 静电夹盘和使用静电夹盘的方法
JP6003011B2 (ja) * 2011-03-31 2016-10-05 東京エレクトロン株式会社 基板処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200086626A (ko) * 2019-01-09 2020-07-17 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 플라즈마 처리 장치의 탑재대
KR20210044586A (ko) * 2019-10-15 2021-04-23 (주)에스티아이 기판처리장치

Also Published As

Publication number Publication date
US9859146B2 (en) 2018-01-02
JP5948026B2 (ja) 2016-07-06
TW201324653A (zh) 2013-06-16
US20140213055A1 (en) 2014-07-31
US20180114717A1 (en) 2018-04-26
WO2013024842A1 (ja) 2013-02-21
JP2013042012A (ja) 2013-02-28
TWI528485B (zh) 2016-04-01
US10699935B2 (en) 2020-06-30
KR102077438B1 (ko) 2020-02-13
KR20190100457A (ko) 2019-08-28

Similar Documents

Publication Publication Date Title
KR102077438B1 (ko) 반도체 제조 장치 및 처리 방법
CN108630514B (zh) 基板处理装置
CN111430232B (zh) 等离子体处理装置和等离子体处理装置的载置台
KR102448780B1 (ko) 기판 전달 방법 및 기판 처리 장치
JP7345607B2 (ja) 基板処理装置
KR102488217B1 (ko) 기판 처리 장치
KR102653085B1 (ko) 클리닝 방법 및 기판 처리 장치
JP2020053538A (ja) プラズマ処理装置
KR102002216B1 (ko) 기판 승강 기구, 기판 탑재대 및 기판 처리 장치
US11387080B2 (en) Substrate support and plasma processing apparatus
JP7004589B2 (ja) 昇降機構、載置台及びプラズマ処理装置
JP2019176031A (ja) プラズマ処理装置、及び被処理体の搬送方法
KR20180116153A (ko) 핀 제어 방법 및 기판 처리 장치
US20220301833A1 (en) Substrate support and plasma processing apparatus
KR20190131652A (ko) 반송 유닛 및 이를 갖는 기판 처리 장치
KR20070002252A (ko) 플라즈마를 사용하는 기판 가공 장치
KR20100013148A (ko) 기판 처리 장치 및 기판 처리 방법
JP7214021B2 (ja) プラズマ処理装置、及び被処理体の搬送方法
US20240153747A1 (en) Substrate supporting unit, apparatus for treating substrate including the same, and ring transfer method
JP6574588B2 (ja) プラズマ処理装置
KR20210002923A (ko) 기판 처리 시스템
CN116072500A (zh) 用于处理基板的装置和用于处理基板的方法
KR20230064019A (ko) 반송 로봇, 이를 가지는 기판 처리 장치

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent