KR20140026463A - 반도체 다이의 응력 완화용 라우팅층 - Google Patents

반도체 다이의 응력 완화용 라우팅층 Download PDF

Info

Publication number
KR20140026463A
KR20140026463A KR1020137029452A KR20137029452A KR20140026463A KR 20140026463 A KR20140026463 A KR 20140026463A KR 1020137029452 A KR1020137029452 A KR 1020137029452A KR 20137029452 A KR20137029452 A KR 20137029452A KR 20140026463 A KR20140026463 A KR 20140026463A
Authority
KR
South Korea
Prior art keywords
bump
pads
semiconductor die
pad
ubm
Prior art date
Application number
KR1020137029452A
Other languages
English (en)
Inventor
로덴 토파시오
가브리엘 왕
Original Assignee
에이티아이 테크놀로지스 유엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티아이 테크놀로지스 유엘씨 filed Critical 에이티아이 테크놀로지스 유엘씨
Publication of KR20140026463A publication Critical patent/KR20140026463A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05014—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05015—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 다이용 라우팅층이 개시된다. 라우팅층은 UBM에 집적 회로 본드 패드를 상호연결시키는 트레이스를 포함한다. 라우팅층은 유전물질층 상에 형성된다. 라우팅층은 UBM에 부착되는 솔더 범프로부터 응력을 흡수하도록 UBM 아래에 배열되는 전도 트레이스를 포함한다. UBM 아래의 트레이스는 솔더 범프에 인접한 하측 유전 물질의 부분을 응력으로부터 보호한다.

Description

반도체 다이의 응력 완화용 라우팅층 {A ROUTING LAYER FOR MITIGATING STRESS IN A SEMICONDUCTOR DIE}
관련 출원의 상호 참조
본 출원은 2009년 10월 23일 출원된 미국특허출원 제12/604,584호의 연속분할출원이고, 그 내용은 본 발명에 참고자료로 포함된다.
기술 분야
본 발명은 반도체 다이스에 관한 것이고, 특히, 반도체 다이용 라우팅층 설계에 관한 것이다.
현대의 반도체 패키지는 반도체 웨이퍼 상에 다수의 집적 회로를 형성함으로써 제조된다. 웨이퍼는 통상적으로 다이싱 - 개별 조각으로 절단 - 되고, 각각의 조각은 다이라 불린다. 각각의 다이는 일 표면 상에 하나 이상의 집적 회로를 포함한다. 이 표면(종종 "능동 표면"이라 불림)은 입력-출력(I/O) 패드라 불리는 다수의 단일 인터페이스 접촉부를 포함한다.
다이는 통상적으로, 외부 회로 보드에 부착하기 적합한 솔더 볼을 포함하는 캐리어 기판을 이용하여 패키징된다. 캐리어 기판은 통상적으로 하나의 코어와, 코어의 어느 한 측부 상에 형성되는 하나 이상의 빌드업층(buildup layer)을 포함한다. 각각의 빌드업층은 유전 물질층 상에 형성되는 금속 배선 또는 트레이스를 갖는다. 캐리어 기판은 다이의 I/O 패드와 전기적 상호연결을 위한 본드-패드를 포함한다. 기판 상의 트레이스를 이용하여 개별 본드-패드를 대응하는 솔더 볼과 상호연결할 수 있다.
다양한 본딩 기술을 이용하여 다이 상의 I/O 패드와 기판 상의 본드-패드 사이의 신뢰가능한 전기적 연결을 형성할 수 있다. 가장 인기있는 기술 중 두 가지는 와이어-본딩 및 플립 칩 조립이다.
와이어-본딩에서, 다이는 캐리어 기판 상에 배치되고, 그 능동 표면은 캐리어 기판의 반대쪽을 면한다. 그 후 와이어가 일 단부에서 다이 상의 I/O 패드에 접합되고, 다른 단부에서 기판 상의 대응하는 본드-패드에 접합된다.
그러나, 플립 칩 조립에서, 다이의 능동 표면은 다이가 부착될 때 캐리어 기판을 면한다. 솔더 범프라 불리는 소량의 땜납이 부착 전에 각각의 I/O 패드 상에 증착된다. 솔더 범프는 그 후 용융되어 다이 상의 각각의 I/O 패드를 기판 상의 대응하는 본드-패드에 상호연결시킨다.
다이 상의 I/O 패드는 다이의 능동 표면에 걸쳐 어디에도 배치될 수 있다. 예를 들어, 일부 다이스에서, I/O 패드는 능동 표면 전체에 걸쳐 분포될 수 있고, 다른 다이스에서는 I/O 패드가 다이의 주변 경계부 근처로 제한될 수 있다. 어느 경우에도 다이 상의 I/O 패드는, I/O 패드가 궁극적으로 부착되는 기판 상의 본드-패드와 통상적으로 정렬되지 않는다. I/O 패드는, 플립 칩 조립 중 요구되듯이, 적절한 솔더 범프를 형성시키기 위해, 서로 너무 가까울 수도 있다. 그 결과, 이러한 원래의 I/O 패드를, 솔더 범프 형성에 더 적합한 새 패드 위치(범프-패드라 불림)로 재분포시키는 것이 종종 유리하다. 그 후 범프-패드는 기판 상의 본드-패드와 정렬될 수 있고, 솔더 범프를 이용하여 부착될 수 있다. 원래의 I/O 패드를, 플립-칩 본딩에 적합한 새 범프-패드 위치로 재분포시키기 위해, 통상적으로 라우팅층 또는 재분포층(RDL)이 실리콘 웨이퍼 위에 또는 능동 표면 상의 개별 다이 위에 형성된다.
라우팅층은 얇은 유전층 상에 종종 형성되고, 그 위에 전도 트레이스들이 형성되어 각각의 I/O 패드를 대응하는 범프-패드에 상호연결한다. 트레이스는 유전 물질에 의해 다이의 하부층으로부터 절연되며, 이들이 상호연결되는 I/O 패드에서는 절연이 이루어지지 않는다. 라우팅층은 기판 본드-패드의 위치를 고려할 필요없이, 다이 내 임의의 위치에 I/O 드라이버를 배치할 수 있다. I/O 드라이버는 따라서, 재분포층이 범프-패드 상에 형성되는 솔더 범프를 기판 상의 본드-패드와 정렬시킴에 따라, 다이 내에 자유롭게 배치될 수 있다. 라우팅층 이용은 기판의 형성을 또한 단순화시키고, 종종 빌드업층의 수를 줄여서, 비용을 감소시킨다.
라우팅층은 라우팅 필요에 따라 복수의 유전 물질층 및 관련 트레이스를 포함할 수 있다. 부동태층이 상부 라우팅층 위에 종종 형성되어, 금속 트레이스를 에어 노출로부터 보호한다. 부동태층 내 구멍은 범프-패드를 노출시킨다.
범프-하 금속배선(UBM)은 노출된 범프-패드 상에 통상적으로 형성되어, 기판에 부착하기 위한, 솔더 범프에 저저항 전기 연결을 제공한다. 솔더 범프는 예를 들어, 솔더 페이스트의 증착에 의해, 범프-패드의 UBM 상에 형성되는 것이 일반적이다.
플립-칩 부착 중, 재분포된 범프-패드 상에 형성되는 솔더 범프는 기판 내 대응하는 본드-패드와 정렬되고, 그 후, 리플로우 또는 용융되어 신뢰가능한 전기적 기계적 접촉부를 형성한다.
반도체 다이가 기판에 부착된 후, 솔더 범프는 작동 중 기계적 열적 응력을 종종 받게 된다. 각각의 범프-패드는 라우팅층 내 하부 유전층에 영향을 미칠 응력 중 상당 부분의 흡수를 돕는다. 솔더 범프로부터 이러한 응력을 버퍼링하기 위해, 각각의 범프-패드는 종종 적어도 대응하는 UBM만큼 크게(그리고 종종 UBM보다 실질적으로 크게) 만들어진다.
그러나, 이는 큰 범프-패드가 라우팅층의 전도 트레이스의 라우팅에 가용한 영역을 감소시켜서, 트레이스 및 범프-패드의 더욱 치밀한 배열을 야기하며, 이는 신호 무결성과 절충을 꾀할 가능성이 높기 때문에, 불리하다. 더욱이, 큰 범프-패드 주위로 라우팅되어야 하는 트레이스는 더 길게 만들어질 필요가 있고, 이는 저항 및 커패시턴스를 증가시킨다. 트레이스에 대한 저항 및 커패시턴스 증가는 종종, 파워 트레이스의 전압 강하로 이어지고 신호 트레이스의 전파 지연을 길게 한다. 추가적으로, 더 작고 새로운 다이스는 종종 훨씬 작은 범프-패드를 요구하여, 라우팅에 필요한 가용 영역을 증가시키고, 종종 취성 유전 물질을 이용한다.
범프-패드 크기의 감소를 위한 한가지 알려진 방법은 다이의 유전층에 영향을 미칠 수 있는 응력의 완화를 돕기 위해 소형 범프-패드 위에 형성되는 대형 UBM 사이에 폴리이미드를 이용하는 것이다. 그러나 불행하게도, 이는 패키징 비용에 추가되고, 취성의 유전층에 잘 작동하지 않을 수 있다.
따라서, 신호 무결성의 절충없이, 트레이스의 수를 증가시키면서 열 및 기계적 응력에 대해 유전층을 보호하는 반도체 다이가 필요하다.
본 발명의 일 형태에 따르면, 반도체 다이가 제공되며, 상기 반도체 다이는, 일 조각의 반도체 웨이퍼의 일 표면 상에 형성되는 집적 회로와, 상기 집적 회로에 상호연결되는 복수의 입력-출력(I/O) 패드와, 라우팅층을 포함한다. 상기 라우팅층은 일 표면 상에 형성되는 유전층과, 상기 유전층 상에 형성되는 복수의 전도 트레이스를 포함하며, 상기 전도 트레이스 각각은 상기 I/O 패드 중 하나와 상기 유전층 상에 형성되는 복수의 범프-패드 중 하나 사이에서 연장된다. 반도체 다이는 복수의 범프-하 금속 배선(UBM)을 더 포함하며, 각각은 복수의 솔더 범프 중 각자의 솔더 범프를 부착하기 위한 상측 표면과, 범프-패드 중 각자의 하나와 물리적으로 접촉하는, 상기 상측 표면보다 작은 하측 접촉 표면을 갖는다. 전도 트레이스 중 적어도 일부는 상기 UBM 중 하나의 상측 표면 아래에서, 범프-패드와 접촉없이 범프-패드에 인접하여 지나가서, 상기 UBM 중 하나에 인접한 라우팅층을 기계적으로 강화시킨다.
본 발명의 다른 형태에 따르면, 반도체 다이가 제공되며, 상기 반도체 다이는, 일 표면 상에 형성되는 적어도 하나의 집적 회로와, 상기 집적 회로에 연결되는 복수의 입력-출력(I/O) 패드와, 상기 다이의 상기 표면 상에 형성되는 유전층과, 상기 유전층 상에 형성되는 복수의 전도 트레이스를 포함하는 라우팅층 - 상기 전도 트레이스 각각은 상기 I/O 패드 중 하나와 상기 유전층 상에 형성되는 복수의 범프-패드 중 하나 사이에서 연장됨 - 과, 상기 집적 회로를 기판에 전기적으로 상호연결하기 위한, 상기 범프-패드 상에 형성되는 복수의 솔더 범프를 포함한다. 상기 범프-패드 중 적어도 하나는 상기 각각의 범프-패드 상에 형성되는 대응하는 범프-하 금속 배선(UBM)의 상측 표면의 평균 반경보다 크거나 동일한 반경을 갖는 원형 원주 영역 내에 수용된다. 상기 전도 트레이스 중 적어도 일부는 수용되는 범프-패드와 접촉없이 상기 원형 원주 영역을 통과하여, 상기 수용된 범프-패드에 인접한 상기 라우팅층을 기계적으로 강화시킨다.
본 발명의 다른 형태 및 특징은 첨부 도면과 연계하여 발명의 구체적 실시예에 대한 다음의 상세한 설명을 살펴보면 당 업자에게 명백해질 것이다.
도면에서는 본 발명의 실시예들이 단지 예로서 제시된다.
도 1은 I/O 패드를 범프-패드에 재분배하는 종래의 반도체 다이에 대한 종래의 라우팅층의 평면도이고,
도 2는 종래의 반도체 다이의 수직 단면도이며,
도 3은 도 2의 종래의 반도체 다이의 일부분의 평면도이고,
도 4는 본 발명의 일 실시예의 반도체 다이 예의 일부분의 수직 단면도이며,
도 5는 도 4에 도시되는 예시적 반도체 다이의 일부분의 평면도이고,
도 6은 도 4의 예시적 반도체 다이의 다른 단면도이며,
도 7은 도 5의 예시적 범프-패드와 도 4의 종래의 범프-패드의 상대적 크기를 묘사하는 도면이고,
도 8은 도 4의 반도체 다이의 예시적인 라우팅층의 평면도이며,
도 9는 예시적 범프-패드와 비교하기 위해 그려진 종래의 범프-패드의 오버레이를 갖는, 도 8의 평면도이고,
도 10은 본 발명의 일 실시예의 반도체 다이 예의 일부분의 수직 단면도이며,
도 11은 도 10에 묘사되는 예시적 반도체 다이의 일부분의 평면도이고,
도 12는 도 10의 반도체의 라우팅층의 평면도다.
도 1은 종래의 반도체 다이(100)의 라우팅층의 평면도를 도시한다. 다이(100)는 집적 회로의 일부분을 형성하는 원래의 I/O 패드(114A, 114B, 114C)(개별적으로 그리고 집합적으로 I/O 패드(114))와, 플립 칩 솔더 범프 형성에 적합한 재분포된 범프-패드(104A, 104B, 140C, 104D)(개별적으로 그리고 집합적으로 범프-패드(104))를 포함한다. 전도 트레이스(122A, 122B, 122C, 122D, 122E, 122F)(개별적으로 그리고 집합적으로 전도 트레이스(122))는 I/O 패드(114)를 대응하는 범프-패드(104)에 상호연결한다.
도 2는 전도 트레이스(122), I/O 패드(114), 및 범프-패드(104)를 그 위에 형성된 솔더 범프(112)와 함께 포함하는, 종래의 반도체 다이(100)의 일부분의 수직 단면도를 도시한다. I/O 패드(114)는 일 조각의 반도체 웨이퍼(가령, 실리콘 웨이퍼) 상에 형성되는 포함하는 다이(100)의 하부 금속층(116) 상에 형성된다.
범프-패드(104)는 집적 회로에 I/O 연결점을 제공한다. 범프-패드(104) 상에 형성되는 솔더 범프(112)는 플립-칩 부착 기술을 이용하여, 캐리어 기판 또는 인쇄 와이어링 보드와 같은 기판에 다이(100)를 부착하는데 사용된다.
하부 금속층(116) 위에 형성되는 라우팅층(108)은 그 위에 형성되는 유전층(120) 및 전도 트레이스(122)를 포함한다. 유전층(120)은 I/O 패드(114) 위치를 제외하곤 전도 트레이스(122)로부터 하부 금속층(116)을 절연시킨다. 각각의 전도 트레이스(122)는 I/O 패드(114)를 범프-패드(104)에 상호연결시킨다.
각각의 범프-패드(104) 상에 형성되는 범프-하 금속배선(UBM)(102)은 각각의 솔더 범프(112)에 대한 저저항 부착 표면을 제공한다. 각각의 UBM(102)은 솔더 범프(112)와 통신하는 상측 표면(102A)과, 범프-패드(104)와 연통하는 하측 접촉 표면(102B)을 포함한다.
다이(100)를 기판에 상호연결하기 위해, 솔더 범프(112)가 기판 상의 본드-패드와 정렬되고, 열을 이용하여 용융되어, 기판과의 전기적 및 기계적 본드를 형성한다.
작동 중, 반도체 다이(100)는 전압 또는 전류 입력의 형태로 전기 에너지를 소모하고, 이 에너지 중 일부를 열로 소산시킨다. 열은 다이(100) 및 다이가 부착되는 기판 모두를 각자의 열팽창계수(CTE)로 팽창시킨다. 다이(100)의 CTE와 기판(다이(100)가 솔더 범프(112)를 통해 상호연결됨)의 CTE는 종종 다르다. 이러한 CTE 값의 불일치는 솔더 범프(112)와, 라우팅층(108) 내 유전 물질(120) 및 UBM(102)과 같은 다른 인근의 구조물에 열응력을 야기한다. 열응력에 추가하여, 솔더 범프(112)에 인접한 구조물은 기판 또는 다이(100)의 휨 및/또는 진동으로부터 나타나는 기계적 응력을 또한 받을 수 있다.
열응력 및/또는 기계적 응력은 하부층(116)에 사용되는 라우팅층(108)(구체적으로, 유전 물질(120)) 및 다른 물질들을 손상시킬 가능성이 있다. 예를 들어, (3.0 미만의 K의 유전 상수 값을 갖는) 극저 K(ELK) 유전 물질이 하부층(116)에 사용될 수 있다. 그러나, ELK 물질은 취성이 강한 경향이 있고, 기계적 응력 또는 열응력 하에 휘어지거나, 크랙이 생기거나, 파괴될 수 있다. 반드시 ELK가 아닌 유전 물질도 열 및 기계적 응력에 대한 노출로부터 또한 손상될 수 있다.
하부층(116) 및 라우팅층(108)의 유전 물질(120)에 대한 응력 효과를 완화시키기 위해, 범프-패드(104)가 종종 UBM(102)보다 크게 만들어진다. 큰 범프-패드는, 그렇지 않을 경우 하측 유전 물에 영향을 미칠, 응력의 흡수를 돕는다.
UBM(102) 및 범프-패드(104)의 표면들의 상대적 크기가 도 3에 도시되며, 이는 도 2의 선 III-III을 따라 취한 종래의 다이(100)의 일부분의 평면도를 도시한다. 도시되는 바와 같이, 종래의 범프-패드(104)는 UBM(102)보다 크고, 따라서, (도 3에 도시되지 않는) 대응하는 솔더 범프로부터 기계적 및 열응력의 흡수를 도우며, 따라서, 유전 물질(120) 및 하부층(116)의 손상을 방지한다.
불행하게도, 큰 범프-패드(104)는 라우팅층(108) 내의 전도 트레이스(122)를 라우팅하게 사용될 수 있는 가용 면적을 감소시킨다. 추가적으로, 일부 트레이스는 큰 패드(104) 주위로 라우팅되기 위해, 길 필요가 있다. 언급한 바와 같이, 긴 트레이스는 저항 및 커패시턴스 증가에 기여하고, 이는 다시, 파워 트레이스를 따라 전압 강하를 유도하며, 신호 트레이스 사이에서 전파 지연을 증가시킨다. 더욱이, 45nm 또는 그 미만의 프로세스 기술을 이용하여 형성되는 집적 회로는 통상적으로 크기가 작고, 종종 ELK 유전 물질로 패키징된다. 범프-패드(104)와 같은 대형 범프-패드는 이러한 소자에 적절하지 않을 수 있다.
따라서, 본 발명의 예시적 실시예는 ELK 유전 물질과 함께 사용하기 적합한 소형 크기의 범프-패드를 이용할 수 있다. 소형 패드 크기는 주어진 영역 내에서 파워 및 접지 트레이스의 밀도를 증가시키는 공간을 비울 수 있다. 역으로, 새로이 비워진 공간은 평행한 트레이스들 사이의 간격을 증가시키고, 이는 누화를 감소시킬 수 있다. 이해되겠지만, 누화 감소 및/또는 파워 및 접지 트레이스 증가는 신호 무결성 개선 및 성능 증가를 돕는다.
따라서, 도 4는 본 발명의 일 실시예의 반도체 다이(200) 예시의 수직 단면도를 도시한다. 도 5는 도 4의 예시적인 다이(200)의 일부분의 평면도를 도시한다. 묘사되는 바와 같이, 예시적 다이(200)는 일 조각의 반도체 웨이퍼(가령, 실리콘 웨이퍼 또는 갈륨 아시나이드 웨이퍼) 상에 형성되는 집적 회로(IC)와, IC에 상호연결되는 I/O 패드(214)를 포함하며, 상기 I/O 패드는 예를 들어, 알루미늄(Al) 또는 구리(Cu)로 제조될 수 있다.
다이(200)는 하나 이상의 유전 물질층(220)으로 구성되는 라우팅층(208)을 또한 포함할 수 있고, 각각의 유전 물질층은 그 위에 형성되는 전도 트레이스층(222A, 222b, 222C)(개별적으로 그리고 집합적으로 전도 트레이스(222))을 갖는다. 다이(200)는 이러한 부동태층(206)과 같은 보호 커버를 포함하여, 공기 노출로부터 전도 트레이스(222)를 차폐하고, 따라서, 산화를 방지한다. 전도 트레이스(222)는 I/O 패드(214)를 범프-패드(204)의 대응하는 부분에 상호연결시킬 수 있다.
복수의 솔더 범프(212)가 형성될 수 있고, 각각은 범프-패드(204) 하나씩 상에 형성될 수 있다. 솔더 범프(212)는 플립 칩 부착 방법을 이용하여 기판에 다이(200)를 부착하는데 사용될 수 있다. 솔더 범프(212)는 기판 상에 대응하는 본드-패드에 정렬될 수 있고, 리플로우되어 전기적 및 기계적 본드를 형성할 수 있다. 플립 칩 부착 방법은 당 업자에게 잘 알려져 있다.
각각의 전도 트레이스(222)는 일 단부에서 I/O 패드(214)를 대응하는 범프-패드(204)에(그리고 따라서 솔더 범프(212)에) 연결할 수 있다. 편리하게도, 범프-패드(204)는 다이(200) 상의 집적 회로에 I/O 상호연결을 제공한다.
이해되겠지만, 다른 최적화와 간섭하지 못하도록, 범프-패드 배치의 고려로부터 자유로운, I/O 패드(214) 및 관련 I/O 드라이버 회로의 배치를 설계하는 것이 유리할 수 있다. I/O 패드(204)는 면적 패드(area pad), 멀티-로우 패드(multi-row pad), 둘레 패드(perimeter pad), 등일 수 있다. I/O 패드(204)의 위치에 관계없이, 라우팅층(208)을 이용하여 I/O 패드(214)를 범프-패드(204)에 재분포시켜서 솔더 범프(212)를 기판 상의 각자의 본드-패드와 정렬시킬 수 있다.
전도 트레이스(222)는 통상적으로 구리 또는 알루미늄으로 제조되지만, 금, 납, 주석, 은, 비스무스, 안티모니, 아연, 니켈, 지르코늄, 마그네슘, 인듐, 텔루륨, 갈륨, 등과 같은 다른 금속으로 제조될 수도 있다. 위 금속들 중 하나 이상의 합금이 또한 사용될 수 있다.
범프-하 금속 배선(UBM)(202)은 각각의 범프-패드(204) 상에 형성되어, 솔더 범프(212)에 저저항 장착 표면을 제공할 수 있다. 예를 들어, 일 실시예에서, 솔더 페이스트가 각각의 UBM(202) 상에 증착되어 각각의 솔더 범프(212)를 형성할 수 있다.
각각의 UBM(202)은 대응하는 솔더 범프(212)와 통신하는 상측 표면(202A)과, 아래에서 각자의 범프-패드(204)와 통신하는 하측 접촉 표면(202B)을 가질 수 있다. UBM(202)은 접착 서브-층, 확산 장벽 서브-층, 솔더-습화가능 서브-층, 및 선택적으로, 산화 장벽 서브-층과 같은 여러 서브-층(도시되지 않음)들을 상측 표면(202A)과 하측 접촉 표면(202B) 사이에 포함할 수 있다. 하측 접촉 표면(202B)은 범프-패드(204)와 물리적으로 접촉한다.
UBM(202) 형성은 세척, 절연 옥사이드 제거, 및 금속물 증착을 포함하여, 솔더 범프(212)에 대해 우수한 전기적 및 기계적 연결을 만들 수 있다. 솔더 습화가능 서브-층은 하측 범프-패드(204)에 솔더 범프(212)의 우수한 본딩을 위해, 용융 솔더에 용이하게 습화가능한 표면을 제공한다. (도 2의 솔더 범프(112)와 유사한) 솔더 범프(212)는 열을 이용하여 용융되어, 반도체 다이(200)와 기판 또는 회로 보드 사이에서 전기적 및 기계적 상호연결을 형성할 수 있다.
아래 상세히 설명되는 바와 같이, 다이(200)의 범프-패드(204)는 다이(100)의 범프-패드(104)보다 작다. 결과적으로, 라우팅층(208)은 전도 트레이스(222)를 라우팅하기 위해 더 많은 룸 또는 추가 공간을 제공하고, 이는 길이를 짧게 만들 수 있다. 짧은 트레이스는 트레이스 저항 및 커패시턴스 감소를 유도하기 때문에 유리하다. 저항 및 커패시턴스 값 감소는 다시, 파워 트레이스간 전압 강하를 감소시키고, 신호 트레이스를 따라 신호 전파 지연을 감소시킨다.
도 6은 도 5의 선 VI-VI을 따라 취한 반도체 다이(200)의 수직 단면도다. 도 6에 도시되는 바와 같이, 예시적 범프-패드(204)는 대응하는 UBM(202)보다 작다. 예시적인 범프-패드(204)는 금속 트레이스(222)를 이용하여 I/O 패드(214)를 상호연결한다.
도 2를 도 4(또는 도 3을 도 5)와 비교하면, 작은 범프-패드(204)가, 범프-패드(104)에 의해 점유되는 것과 대략 동일한 영역 내에서 다수의 전도 트레이스(222A, 222b, 222C)(개별적으로 그리고 집합적으로 전도 트레이스(222))를 라우팅할 수 있음을 관찰할 수 있다. 범프-패드(104) 및 범프-패드(204)의 상대적 크기는 도 7 및 도 9에 더 묘사된다.
이제, 범프-패드(204)의 크기 감소로부터 나타날 수 있는 라우팅층(208) 내 유전 물질에 대한 응력 효과를 완화시키기 위해, 트레이스(222) 중 하나 이상은 기계적 및/또는 열-기계적 응력의 흡수를 돕는 방식으로 범프-패드(204) 근처에서 라우팅될 수 있다.
구체적으로, 도 4-6에 묘사되는 구체적 실시예에서, 전도 트레이스(222A, 222B, 222C)는 범프-패드(204) 인근을 지나 UBM(202) 근처의 라우팅층(208)을 기계적으로 강화시킨다. 범프-패드(204) 인근을 지나거나 둘러싸는 전도 트레이스(222A, 222B) 부분은 UBM(202)의 상측 표면(202A) 아래에 있을 수 있으나, 범프-패드(204)와 물리적으로 접촉하는 하측 접촉 표면(202B) 아래에는 놓이지 않는다. 따라서, 접촉 트레이스(222A, 222B)는 UBM(202) 인근의 라우팅층(208)을 강화시킨다. 범프-패드(204) 인근을 지나는 전도 트레이스(222A, 222B)의 부분은 따라서, 범프-패드(204)에 부착된 솔더 범프로부터 기계적 및/또는 열응력을 흡수하여, 솔더 범프(212) 인근의 하측 유전 물질(220)을 보호할 수 있다.
도 5에 도시되는 바와 같이, 각각의 범프-패드(204)는 상측 표면 UBM(202A)의 평균 반경(RUBM)보다 작지 않은 반경(Rarea)을 갖는 원형 원주 영역(224) 내에 구성될 수 있다(즉, Rarea≥RUBM, 이 경우 = D2/2). 나중에 상세히 설명되듯이, 전도 트레이스 중 적어도 일부(가령, 트레이스(222A, 222B)는 여기 실린 범프-패드와 직접 접촉하지 않으면서 원형 원주 영역(224)을 통과할 수 있고, 따라서, 실린 범프-패드에 인접한 라우팅층(208)을 기계적으로 강화시킬 수 있다.
원형 원주 영역(224) 내의 전도 트레이스(222A, 222B, 222C) 중 일부분과 범프-패드(204)는 종래의 범프-패드(104)만큼이나 큰, (응력 흡수 관점 측면의) 유효 크기를 갖는 "가상 패드"로 보일 수 있다. 원주 영역(224)은 (원주 범프-패드(204) 상의 UBM 표면(202A) 상에 형성되는) 대응하는 솔더 범프로부터 응력을 효과적으로 버퍼링하고, 따라서, 응력 유도 손상으로부터 하측 유전 물질을 보호한다. 물론, 다른 실시예에서, 원형 원주 영역(224)은 종래의 범프-패드(104)보다 크기가 동일하거나, 크거나, 또는 심지어 약간 작을 수도 있다.
서로 다른 크기의 패드, UBM, 및 원주 영역의 상대적 크기를 비교하기 위해, 주어진 형상 내 새겨진 원의 직경이, 형상의 크기를 나타내는 것으로 취급될 수 있다.
도 2에서, UBM(102)의 상측 표면(102A)에 새겨진 원의 직경은 약 80㎛일 수 있다(즉, d2
Figure pct00001
80㎛). 다시 말해서, UBM 상측 표면(102A)의 내경은 약 80㎛/2 = 40㎛다. 범프-패드(104) 내에 새겨진 원의 직경은 약 92㎛일 수 있고(즉, d3
Figure pct00002
92㎛), 개구부(110) 내에(또는 하측 접촉 표면(102B) 내에, d1으로 표시됨) 새겨진 원의 직경은 약 60㎛(즉, d1
Figure pct00003
60㎛)일 수 있다.
그러나 도 4에서, 일 실시예에서, (D2로 표시되는) UBM(202)의 상측 표면(202A)(내에 새겨진 원)의 직경은 약 80㎛일 수 있다(즉, D2
Figure pct00004
80㎛). 범프-패드(204)(내에 새겨진 원)의 직경은 약 50㎛일 수 있고(즉, 도 4에서 D3
Figure pct00005
50㎛), (도 4에서 D1으로 표시되는) 개구부(210)(내에 새겨진 원)의 직경은 약 46㎛일 수 있고(즉, D1
Figure pct00006
46㎛). (W1으로 표시되는) 각각의 전도 트레이스(222)의 폭은 약 12㎛일 수 있다. 당 업자에 의해 이해되듯이, 위 수치는 예시적인 것일 뿐이며, 더 크거나 더 작은 치수가 다른 실시예에서 사용될 수 있다.
마찬가지로, UBM 표면(202A, 202B), 범프-패드(204), 및 개구부(210)의 형상은 균일할 필요도 없고 반드시 8각형일 필요도 없다. 대신에, UBM(202), 범프-패드(204), 및 부동태 개구부(210)는 임의의 형태를 취할 수 있고, 가변적 크기를 가질 수 있다. 예를 들어, 육각형 또는 장방형과 같은, 다른 다각형 형상을 가질 수 있다. 이들은 다른 형상을 취할 수 있으며, 원형, 타원형, 불규칙 형상, 또는 적절한 크기의 임의적 형상일 수 있다.
예시적인 라우팅층(208)에서 범프-패드(204) 주위의, 또는 둘러싸는 전도 트레이스(222A, 222B, 222C)의 배열은 유리하다. 주어진 영역 내에서 추가된 개수의 신호 라우팅 트레이스를 허용함에 추가하여, 이 배열은 원형 원주 영역 형태로 응력 버퍼링 구역을 생성하여, 종래의 범프-패드(104)보다 훨씬 큰 것 만큼이나 큰 보호를 응력에 대해 효과적으로 제공할 수 있다. 라우팅층(208)의 하측 유전 물질을 손상시킬 수 있는 (영역(224) 내) 범프-패드(204)에 인접한 전도 트레이스(222A, 222B, 222C)의 부분에 의해 응력이 흡수된다.
도 7은 다양한 응력 버퍼링 구역에 대한 윤곽을 나타내는 예시적인 원형 원주 영역과, 예시적인 범프-패드(204) 및 종래의 범프-패드(104)의 상대적 크기를 나타낸다. 영역(702)은 큰 종래의 범프-패드(104)와, 동심으로 위치한 작은 예시적 범프-패드(204) 사이의 표면적 차이에 대응한다. 종래의 범프-패드(104)에서, (범프-패드(104)의 일부분을 형성하는) 어떤 영역(702)도 라우팅에 사용될 수 없다. 편리하게도, 영역(702)의 부분들은 범프-패드(204)를 이용하는 예시적 실시예에서 트레이스의 라우팅에 사용될 수 있다.
그러나 역으로, 모든 영역(702)들이 범프-패드(104)와 같은 종래의 패드에서 응력 흡수를 돕고 있지만, 본 발명의 예시적 실시예에서, 트레이스에 의해 흡수되는 영역(702)의 부분들만이 응력을 흡수하여 라우팅층(208)을 강화시킨다. 영역(702) 내 응력 흡수를 증가시키기 위해, 예시적 실시예는 전도 트레이스에 의해 커버되는 영역(702)의 백분율을 증가시킬 수 있다.
예시적 라우팅층(208)에서, 응력 버퍼링 구역(응력 흡수 영역)은 영역(702)으로 국한될 필요가 없다. 대신에 영역(702)보다 작거나 클 수 있다. 따라서, 응력 버퍼링 영역은 내부에 수용되는 트레이스 부분과 범프-패드(204)를 지닌 제 1 원형 원주 영역(224')에 의해 형성될 수 있다. 도 7에 도시되는 바와 같이, 원형 원주 영역(224')은 범프-패드(104)보다 크기가 작을 수 있다. 그러나, 패드(104)보다 큰 응력 버퍼링 구역은 라우팅층(208) 강화를 위해 범프-패드(204)를 둘러싸는 트레이스를 더 많이 이용함으로써 형성될 수 있다. 이는 도 7에 도시되는 제 2 원형 원주 영역(224")에 의해 예시된다. 이해되듯이, 내부에 수용되는 전도 트레이스의 일부분들과 범프-패드에 의해 커버되는, 주어진 원형 원주 영역(가령, 영역(224"))의 표면적의 비율 증가는, 수용되는 범프-패드에 인접한 라우팅층(208)에 대해 더 큰 기계적 강화를 제공한다. 일부 실시예에서, 전도 트레이스에 의해 커버되는 영역(702)의 비율은 약 30% 내지 약 100% 사이일 수 있다.
도 8은 예시적인 반도체 다이(200)의 예시적인 라우팅층(208)의 평면도를 도시한다. 라우팅층(208)은 플립 칩 솔더 범프 형성에 적합한 재분포된 예시적 범프-패드(204A, 204B, 204C, 204D)(개별적으로 그리고 집합적으로 범프-패드(204))와, 집적 회로의 원래의 I/O 패드(214A, 214B, 214C)(개별적으로 그리고 집합적으로 I/O 패드(214))를 포함한다. 전도 트레이스(222D, 222E, 222F, 222G, 222H, 222I, 222J, 222K, 222L)(개별적으로 그리고 집합적으로 전도 트레이스(222))를 이용하여 I/O 패드를 대응하는 범프-패드(모두 도시되지는 않음)에 상호연결시킨다.
도 1에서, 범프-패드(104A, 104D) 사이에서 5개의 신호 트레이스만이 라우팅된다. 그러나 도 8에서, 적어도 10개의 신호, 접지, 및 파워 트레이스(즉, 222D, 222E, 222F, 222G, 222H, 222I, 222J, 222K, 222L, 222M)가 범프-패드(204A)와 범프-패드(204D) 사이에 수용될 수 있다. 관측되는 바와 같이, 도 8의 라우팅층은 이웃하는 트레이스들을 분리시키는 간격을 좁히지 않으면서, 범프-패드 사이에 훨씬 많은 신호 트레이스들을 포함하며, 이는 신호 밀도 개선을 촉진시킬 수 있다.
도 8에서, 라우팅층(208)에 대해 도시되는 전도 패턴은 I/O 패드(214A)에 제 1 솔더 범프를 부착하기 위한 제 1 범프-패드(204A)를 상호연결하는 제 1 전도 트레이스(222A')와, 제 2 솔더 범프를 부착하기 위한 제 2 범프-패드(204B)를 제 2 I/O 패드(214B)와 상호연결시키는 제 2 전도 트레이스(222B')를 포함한다. I/O 패드(214)는 임의의 형상을 가질 수 있고, 다이(200) 상의 어디에도 위치할 수 있다.
도 9는 예시적인 라우팅층(208)에 의해 실현되는 상대적 크기 및 라우팅 밀도를 보여주기 위해 도시되는 종래 가설의 범프-패드의 윤곽(104A', 104B', 104C', 104D')(개별적으로 그리고 집합적으로 패드 윤곽(104'))들을 갖는 예시적 반도체 다이(200)의 예시적 라우팅층(208)의 평면도를 또한 도시한다.
도시되는 바와 같이, 전도 트레이스(222B', 222C')의 부분들(가령, 패드 윤곽(104A') 내의 일부분들)이 범프-패드(204A) 인근을 적어도 부분적으로 둘러싸거나 지나간다. 따라서, 범프-패드(204A) 인근의 트레이스(222A', 222B', 222C')의 부분들은 범프-패드(204A)에 부착된 솔더 범프로부터 응력을 흡수한다. 도시되는 배열은 패드(204A)를 에워싸는 "가상 패드" 또는 원주 영역(가령, 윤곽(104A') 또는 내측에 새겨진 원)을 효과적으로 형성하여, 열 및 기계적 응력에 의해 야기되는 손상 가능성으로부터 패드(204A) 인근의 유전층을 보호한다.
도 8-9는 각자의 개별 트레이스에 각각 상호연결되는 추가 패드(204C, 204B)를 또한 도시한다. 도시되는 바와 같이, 전도 트레이스(222B', 222C')가 범프-패드(204A)를 직접 상호연결하지는 않지만, 전도 트레이스(222B', 222C')의 일부분들이 패드(204A) 인근의 유전층 보호를 돕는다.
유리하게도, 반도체 다이(200) 제조에 값비싼 추가 단계들이 요구되지 않는다. 예를 들어, 다이(200)와 같은 반도체 다이의 한가지 제조 방법은 능동 표면 상에 형성되는 한 세트의 I/O 패드를 포함하는 적어도 하나의 집적 회로(IC)를 갖는 웨이퍼를 제조하는 단계를 포함할 수 있다. 유전물질층을 포함하는 라우팅층(208)과 같은 라우팅층이 웨이퍼 상에 형성될 수 있다. 라우팅층은 내부에 형성되는 적어도 하나의 전도 트레이스를 가질 수 있어서, 제 1 패드(가령, 범프-패드(204))를 제 1 I/O 패드에 상호연결할 수 있다. 라우팅층은 제 2 범프-패드, 제 2 I/O 패드, 그리고, 제 2 범프-패드를 제 2 I/O 패드에 상호연결하는 제 2 전도 트레이스를 또한 포함할 수 있다. 제 2 전도 트레이스(가령, 트레이스(222B'))는 제 1 범프-패드(가령, 도 8의 범프-패드(204A)) 인근을 지나도록 형성될 수 있고, 제 1 범프-패드를 부분적으로 둘러쌀 수 있다. 따라서, 제 2 전도 트레이스는 제 1 범프-패드에 부착된 솔더 범프로부터 응력을 버퍼링할 수 있어서, 솔더 범프에 인접한 하측 유전 물질을 응력으로부터 보호할 수 있다.
부동태층이 또한 형성될 수 있다. 제조 방법은 범프-패드를 노출시키도록 부동태층 상에 개구부를 형성하는 단계와, 범프-패드에 솔더 범프를 장착, 증착, 또는 부착하기 위해 각각의 범프-패드 상에 범프-하 금속 배선(UBM) 패드를 형성하는 단계를 더 포함할 수 있다.
이 방법은 플립 칩 부착을 이용하여 캐리어 기판에 다이(200)를 부착하는 단계를 더 포함할 수 있다. 플립 칩 부착은 당 업자에게 잘 알려져 있고, 예를 들어, Harper , Charles A. 2005, Electronic Packaging and Interconnection, 4th ed. New York: McGraw Hill에서 논의되고 있으며, 그 내용은 본 발명에 포함된다.
도 10 내지 도 12는 본 발명의 다른 실시예에서 예시되는 다른 반도체 다이(300)의 일부분을 도시한다. 도시되는 바와 같이, 반도체 다이(300)는 복수의전도 트레이스(322a, 322b,..., 322g)(개별적으로 그리고 집합적으로 전도 트레이스(322))를 포함하는 라우팅층(308)을 포함한다. 라우팅층(308)은 하부 금속층(304) 위에 형성되는 유전체(306)를 포함할 수 있다. UBM(302)은 솔더 범프(312)(도 10)를 이용하여 기판, 등에 다이(300)를 부착할 수 있게 한다. 각각의 전도 트레이스(322a, 322b, 322c,..., 322g)는 전도 트레이스(222)(도 4-9)와 마찬가지로, 반도체 다이(300)의 IC 상의 I/O 패드(314a, 314b,.. 314g)(도 12)와 함께 나타날 수 있고, 신호, 파워, 등을 IC 내외로 운반할 수 있다. 그러나, 도 4-9의 실시예에서와는 달리, 전도 트레이스(322d)는 UBM(302)을 위한 범프-패드의 역할을 한다. 이러한 방식으로, UBM(302)은 UBM(302)에 대한 종래의 범프-패드(가령, 범프-패드(104))로, 또는 그 대신으로, 작용하는 복수의 전도 트레이스 중 하나에 대한 접촉점으로부터 직접 연장될 수 있다. 트레이스(322d)는 UBM(302) 너머로 연장되어 다른 UBM(도시되지 않음) 또는 다른 종단점에 도달할 수 있다.
특히, 도 10에 도시되는 바와 같이, UBM(302)은 유전체(306)를 통해 연장되는 금속 비아(310)를 이용하여 트레이스(322)에 전기적으로 상호연결될 수 있다. 다시 도시되는 바와 같이, 트레이스(322d)에 대체로 평행하게 이어지는 복수의 다른 트레이스(322)들이 UBM(302) 아래에서 연장되어, 도 11을 참조하여 가장 잘 이해할 수 있듯이, UBM(322) 및 라우팅층(308)에 대해 충분한 구조적 강화를 제공할 수 있다. 범프-패드로 작용하는 트레이스(322d)는 나머지 트레이스(322)보다 클 필요가 없고, 범프-하 금속 배선(302) 아래에서 물리적으로 종료될 필요가 없으며, 대신에, I/O 패드(314d)로부터 관련 UBM에 대한 접촉점까지(접촉점을 넘을 수도 있음) 연장될 수 있다. 이러한 방식으로, 트레이스(322d)와 같은 단일 트레이스가 UBM(302)과 같은 여러 UBM에 신호, 파워, 등을 제공하는 기능을 할 수 있다. 마찬가지로, 트레이스(322)가 추가 공간을 점유하지 않음에 따라, 새로이 빈 공간은 트레이스(322)들 사이의 간격 증가로 이어지고, 트레이스 폭이 넓어질 수 있어서, 누화를 감소시킬 수 있고, 트레이스(322)에 의해 운반되는 파워를 증가시킬 수 있다. 이해되겠지만, 트레이스(322) 강화는 평행할 필요는 없지만, 그렇지 않을 경우, UBM(320)과 같은 UBM 아래에서 연장될 수 있고, UBM(302) 인근의 유전체(306)를 강화시키기 위해 기하학적으로 배열될 수 있다.
유리하게도, 도 8-11에 도시되는 트레이스(222/322)의 라우팅 패턴은 작은 다이스와 함께 사용되는 점점 더 취성이 강해지는 유전 물질에 부정적 영향을 미치는 솔더 범프로부터 응력의 상당수를 여전히 흡수하면서 라우팅 밀도를 증가시킨다. 작은 범프-패드(204) 또는 범프-패드로 작용하는 트레이스(322) 상의 접촉점은 종래의 큰 범프-패드에 비해 신호, 파워/접지용으로 더 많은 라우팅 트레이스(222/322)를 가능하게 한다. 추가적으로, 작은 범프-패드(204)/트레이스(322)는 신호 전송을 위한 정전 용량이 작을 것이다.
파워 및 접지 트레이스의 유효 저항은 라우팅층 상의 파워/접지 트레이스의 수를 증가시킴으로써 감소될 수 있고, 이는 유리하게도 더욱 효율적인 파워 이용을 유도한다. 더욱이, 본 발명의 실시예의 예시적인 반도체 다이스는 위에 형성되는 UBM 패드의 형상을 따를 필요가 없는 범프-패드 형상을 허용한다.
편리하게도, 설명되는 실시예는 UBM과 라우팅층 사이의 폴리이미드 버퍼 추가와 연관된 비용을 피할 수 있다.
이해되듯이, 단 하나의 유전 물질층(220) 및 하나의 대응하는 전도 트레이스층(222)이 도 4-5에 명료성을 위해 도시된다. 그러나, 당 업자는 다른실시예에서 트레이스의 여러 층들이 라우팅층(208) 내에서 유전 물질층에 의해 서로로부터 절연되어 배열될 수 있음을 쉽게 이해할 수 있을 것이다.
다른 실시예에서, 다이(200)의 라우팅층(208) 내 범프-패드의 오직 일부만이 범프-패드 인근을 지나는 전도 트레이스에 의해 둘러싸여질 수 있다. 또 다른 범프-패드의 경우, 라우팅층(208)을 기계적으로 강화시키기 위해, 각자의 UBM 근처를 지나는 전도 트레이스를 반드시 가질 필요는 없다. 대응하는 UBM의 상측 표면보다 작은 예시적 범프-패드(204)에 추가하여, 대응하는 UBM보다 큰 다른 범프-패드(가령 범프-패드(104))가 또한 존재할 수 있다.
본 발명의 실시예는 DRAM, SRAM, EEPROM, 플래시 메모리, 그래픽 프로세서, 범용 프로세서, DSP, 및 다양한 표준 아날로그, 디지털, 및 혼합 신호 회로 패키지의 제조를 포함한 다양한 응용 분야에 사용될 수 있다.
물론, 상술한 실시예는 예시적인 것일 뿐 제한적인 의도는 전혀 없다. 발명의 실시에 관해 설명되는 실시예는 형태, 부품 배열, 작동 세부사항 및 순서에 대해 많은 수정이 이루어질 수 있다. 발명은 청구범위에 의해 규정되는 범위 내에서 이러한 모든 수정을 포함하고자 한다.

Claims (22)

  1. i) 일 조각의 반도체 웨이퍼의 일 표면 상에 형성되는 집적 회로와,
    ii) 상기 집적 회로에 상호연결되는 복수의 입력-출력(I/O) 패드와,
    iii) 상기 일 표면 상에 형성되는 유전층과, 상기 유전층 상에 형성되는 복수의 전도 트레이스를 포함하는 라우팅층 - 상기 전도 트레이스 각각은 상기 I/O 패드중 하나로부터 연장됨 - 과,
    iv) 복수의 솔더 범프 중 각자의 솔더 범프를 부착하기 위한 상측 표면을 각각 포함하는 복수의 범프-하 금속 배선(UBM)을 포함하며,
    상기 전도 트레이스 중 적어도 하나는 상기 UBM 중 하나의 상측 표면 아래에서 지나가고, 상기 UBM 중 상기 하나에 인접한 상기 라우팅층을 기계적으로 강화시키도록 기하학적으로 배열되는
    반도체 다이.
  2. 제 1 항에 있어서,
    상기 라우팅층은 복수의 전도 트레이스층을 포함하고, 각각의 전도 트레이스층은 상기 복수의 전도 트레이스층 중 다른 하나의 전도 트레이스층으로부터 적어도 하나의 유전층에 의해 분리되는
    반도체 다이.
  3. 제 1 항에 있어서,
    상기 전도 트레이스 중 상기 적어도 일부는 상기 솔더 범프가 부착되는 기판과 상기 반도체 다이의 열팽창계수의 불일치로부터 나타나는 상기 솔더 범프 중 대응하는 솔더 범프로부터 응력을 흡수하는
    반도체 다이.
  4. 제 1 항에 있어서,
    상기 전도 트레이스 중 상기 적어도 일부는 파워 트레이스, 접지 트레이스, 및 신호 트레이스 중 하나를 포함하는
    반도체 다이.
  5. 제 1 항에 있어서,
    대응하는 UBM의 상측 표면의 평균 반경(RUBM)보다 크거나 동일한 반경(Rarea)의 원형 영역으로 규정되는, 범프-패드를 수용하는 원형 원주 영역은, 상기 전도 트레이스의 일부분에 의해 커버되는, 상기 수용되는 범프-패드를 배제하는 영역의 30% 내지 100%를 갖는
    반도체 다이.
  6. 제 1 항에 있어서,
    상기 범프-패드 각각 내에 새겨진 원의 직경은 약 50㎛인
    반도체 다이.
  7. 제 6 항에 있어서,
    상기 UBM 각각의 상측 표면 내에 새겨진 원의 직경은 80㎛이고, 상기 UBM 각각의 하측 접촉 표면 내에 새겨진 원의 직경은 약 46㎛인
    반도체 다이.
  8. 제 7 항에 있어서,
    상기 전도성 트레이스 각각의 폭은 약 12㎛인
    반도체 다이.
  9. 제 1 항에 있어서,
    상기 다이는 플립-칩 부착을 이용하여 상기 기판에 부착되는
    반도체 다이.
  10. 제 1 항에 있어서,
    상기 패키지는 DRAM, SRAM, EEPROM, 플래시 메모리, 그래픽 프로세서, 범용 프로세서, 및 DSP 중 하나인
    반도체 다이.
  11. 반도체 다이에 있어서,
    i) 일 표면 상에 형성되는 적어도 하나의 집적 회로와, 상기 적어도 하나의 집적 회로에 연결되는 복수의 입력-출력(I/O) 패드와,
    ii) 상기 다이의 상기 표면 상에 형성되는 유전층과, 상기 유전층 상에 형성되는 복수의 전도 트레이스를 포함하는 라우팅층 - 상기 전도 트레이스 각각은 상기 I/O 패드 중 하나와 상기 유전층 상에 형성되는 복수의 범프-패드 중 하나 사이에서 연장됨 - 과,
    iii) 상기 집적 회로를 기판에 전기적으로 상호연결하기 위한, 상기 범프-패드 상에 형성되는 복수의 솔더 범프를 포함하며,
    상기 범프-패드 중 적어도 하나는 상기 각각의 범프-패드 상에 형성되는 대응하는 범프-하 금속 배선(UBM)의 상측 표면의 평균 반경보다 크거나 동일한 반경을 갖는 원형 원주 영역 내에 수용되고, 상기 전도 트레이스 중 적어도 일부는 수용되는 범프-패드와 접촉없이 상기 원형 원주 영역을 통과하여, 상기 수용된 범프-패드에 인접한 상기 라우팅층을 기계적으로 강화시키는
    반도체 다이.
  12. 제 11 항에 있어서,
    원형 원주 영역 내에 수용되는 상기 적어도 하나의 범프-패드는 육각형, 팔각형, 및 다각형 형상 중 하나인
    반도체 다이.
  13. 제 11 항에 있어서,
    상기 UBM 위에 형성되는 솔더 범프를 더 포함하는
    반도체 다이.
  14. 제 13 항에 있어서,
    상기 솔더 범프 중 하나는 상기 UBM의 상기 상측 표면에 부착되고, 상기 상측 표면보다 작은 상기 UBM의 하측 접촉 표면은 상기 적어도 하나의 범프-패드와 물리적으로 연통되는
    반도체 다이.
  15. 반도체 다이용 라우팅층에 있어서, 상기 라우팅층은,
    i) 범프-하 금속 배선(UBM)을 이용하여 솔더 범프를 부착하기 위한 복수의 범프-패드와,
    ii) 다이 상에 형성되는 집적 회로의 복수의 입력-출력(I/O) 패드와 상기 범프-패드 중 대응하는 하나를 상호연결하는 복수의 전도 트레이스를 포함하며,
    상기 전도 트레이스 중 적어도 하나는 상기 범프-패드 중 하나에 인접하여 지나서, 상기 UBM 중 대응하는 하나에 인접한 상기 라우팅층을 기계적으로 강화시키는
    반도체 다이용 라우팅층.
  16. 제 15 항에 있어서,
    상기 범프-패드 각각은 다각형, 원형, 및 장방형 형상 중 하나인
    반도체 다이용 라우팅층.
  17. 제 15 항에 있어서,
    상기 범프-패드 중 적어도 하나는 관련 UBM에 대한 상기 트레이스 중 하나 상의 접촉점으로 형성되는
    반도체 다이용 라우팅층.
  18. 제 15 항에 있어서,
    상기 복수의 전도 트레이스 각각은 구리, 알루미늄, 금, 납, 주석, 은, 비스무스, 안티모니, 아연, 니켈, 지르코늄, 마그네슘, 인듐, 텔루륨, 및 갈륨 중 적어도 하나를 포함하는
    반도체 다이용 라우팅층.
  19. 제 15 항에 있어서,
    유전층을 더 포함하며,
    상기 유전층 상에 상기 복수의 전도 트레이스가 형성되는
    반도체 다이용 라우팅층.
  20. 제 15 항에 따른 라우팅층을 포함하는 반도체 다이.
  21. 복수의 입력-출력(I/O) 패드에 상호연결되는 집적 회로(IC)를 갖는 다이용 반도체 다이의 제조 방법에 있어서, 상기 방법은,
    i) 유전층 상에 복수의 전도 트레이스를 형성하는 단계 - 상기 트레이스는 상기 I/O 패드와 복수의 범프-하 금속 배선(UBM) 접촉점 중 대응하는 하나를 상호연결하고, 상기 전도 트레이스 중 적어도 하나는 상기 접촉점 중 하나에 인접하여 지나서, 상기 UBM 접촉점 중 상기 하나에 인접한 상기 유전층을 강화시킴 - 와,
    ii) 상기 UBM 중 대응하는 하나와 상호연결되는, UBM에 복수의 상기 솔더 범프를 부착하는 단계를 포함하는
    반도체 다이 제조 방법.
  22. 제 21 항에 있어서,
    상기 라우팅층 위에 부동태층을 형성하는 단계를 더 포함하는
    반도체 다이 제조 방법.
KR1020137029452A 2011-04-22 2012-04-23 반도체 다이의 응력 완화용 라우팅층 KR20140026463A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/092,519 2011-04-22
US13/092,519 US8299632B2 (en) 2009-10-23 2011-04-22 Routing layer for mitigating stress in a semiconductor die
PCT/CA2012/000371 WO2012142701A1 (en) 2011-04-22 2012-04-23 A routing layer for mitigating stress in a semiconductor die

Publications (1)

Publication Number Publication Date
KR20140026463A true KR20140026463A (ko) 2014-03-05

Family

ID=47040994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137029452A KR20140026463A (ko) 2011-04-22 2012-04-23 반도체 다이의 응력 완화용 라우팅층

Country Status (6)

Country Link
US (3) US8299632B2 (ko)
EP (1) EP2700091A4 (ko)
JP (1) JP2014516472A (ko)
KR (1) KR20140026463A (ko)
CN (1) CN103563067B (ko)
WO (1) WO2012142701A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8299632B2 (en) * 2009-10-23 2012-10-30 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
US8227926B2 (en) * 2009-10-23 2012-07-24 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
JP2012204788A (ja) * 2011-03-28 2012-10-22 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8624392B2 (en) * 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8912668B2 (en) 2012-03-01 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9472521B2 (en) * 2012-05-30 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
FR2996354A1 (fr) * 2012-10-01 2014-04-04 St Microelectronics Crolles 2 Dispositif semiconducteur comprenant une structure d'arret de fissure
US9048149B2 (en) 2013-07-12 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Self-alignment structure for wafer level chip scale package
US9508637B2 (en) 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9379075B2 (en) * 2014-01-28 2016-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bump stop structure
US9806046B2 (en) 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method
KR102212559B1 (ko) 2014-08-20 2021-02-08 삼성전자주식회사 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
US9748212B2 (en) * 2015-04-30 2017-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Shadow pad for post-passivation interconnect structures
KR102319186B1 (ko) 2015-06-12 2021-10-28 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US10490550B1 (en) 2016-02-19 2019-11-26 United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Larger-area integrated electrical metallization dielectric structures with stress-managed unit cells for more capable extreme environment semiconductor electronics
US10998267B2 (en) * 2016-03-11 2021-05-04 Mediatek Inc. Wafer-level chip-size package with redistribution layer
KR102342552B1 (ko) * 2017-03-09 2021-12-23 삼성전자주식회사 3차원 반도체 소자 및 그 형성방법
US10658281B2 (en) * 2017-09-29 2020-05-19 Intel Corporation Integrated circuit substrate and method of making
US10566300B2 (en) * 2018-01-22 2020-02-18 Globalfoundries Inc. Bond pads with surrounding fill lines
US20200020657A1 (en) * 2018-07-15 2020-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure
US11848270B2 (en) * 2018-08-14 2023-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Chip structure and method for forming the same
US11462501B2 (en) * 2019-10-25 2022-10-04 Shinko Electric Industries Co., Ltd. Interconnect substrate and method of making the same
KR20210082638A (ko) * 2019-12-26 2021-07-06 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US11682641B2 (en) * 2020-08-13 2023-06-20 Microchip Technology Incorporated Integrated circuit bond pad with multi-material toothed structure
KR20220071755A (ko) 2020-11-24 2022-05-31 삼성전자주식회사 반도체 패키지
US11862588B2 (en) * 2021-01-14 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118180A (en) * 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
JP2001024023A (ja) * 1999-07-13 2001-01-26 Shinko Electric Ind Co Ltd 半導体装置
JP2004214594A (ja) * 2002-11-15 2004-07-29 Sharp Corp 半導体装置およびその製造方法
KR20070033286A (ko) * 2005-09-21 2007-03-26 에이저 시스템즈 인크 상호접속 층의 교체를 위한 본드 패드 아래에서 라우팅
JP2009540544A (ja) * 2006-06-02 2009-11-19 フリースケール セミコンダクター インコーポレイテッド フリップチップ・パッケージ信頼性を向上させるためのダイ・レベルの金属密度勾配に関する集積回路の製造方法
KR20120093966A (ko) * 2009-10-23 2012-08-23 에이티아이 테크놀로지스 유엘씨 반도체 다이에서 스트레스를 완화시키기 위한 라우팅 층

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100570241B1 (ko) 1999-01-22 2006-04-12 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치 및 그 제조 방법
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
KR100298827B1 (ko) 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US8158508B2 (en) 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US6864565B1 (en) * 2001-12-06 2005-03-08 Altera Corporation Post-passivation thick metal pre-routing for flip chip packaging
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP4601910B2 (ja) 2003-03-28 2010-12-22 パナソニック株式会社 半導体集積回路装置及び半導体集積回路装置の製造方法
US7098540B1 (en) * 2003-12-04 2006-08-29 National Semiconductor Corporation Electrical interconnect with minimal parasitic capacitance
US7180195B2 (en) * 2003-12-17 2007-02-20 Intel Corporation Method and apparatus for improved power routing
JP3880600B2 (ja) * 2004-02-10 2007-02-14 松下電器産業株式会社 半導体装置およびその製造方法
JP2006165595A (ja) * 2006-02-03 2006-06-22 Seiko Epson Corp 半導体装置及びその製造方法
JP4247690B2 (ja) 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法
US7834449B2 (en) * 2007-04-30 2010-11-16 Broadcom Corporation Highly reliable low cost structure for wafer-level ball grid array packaging
US9466579B2 (en) 2007-07-26 2016-10-11 Nxp B.V. Reinforced structure for a stack of layers in a semiconductor component
CN101765913B (zh) 2007-07-30 2012-10-03 Nxp股份有限公司 底部粗糙度减小的半导体部件的应力缓冲元件
US7919860B2 (en) 2007-08-27 2011-04-05 Texas Instruments Incorporated Semiconductor device having wafer level chip scale packaging substrate decoupling
US8344505B2 (en) 2007-08-29 2013-01-01 Ati Technologies Ulc Wafer level packaging of semiconductor chips
JP2009111333A (ja) 2007-10-12 2009-05-21 Panasonic Corp 半導体装置
US8084859B2 (en) * 2007-10-12 2011-12-27 Panasonic Corporation Semiconductor device
US20090289362A1 (en) * 2008-05-21 2009-11-26 Texas Instruments Incorporated Low Inductance Ball Grid Array Device Having Chip Bumps on Substrate Vias
US20090294958A1 (en) * 2008-05-30 2009-12-03 Broadcom Corporation Wafer level redistribution using circuit printing technology
US7989356B2 (en) 2009-03-24 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming enhanced UBM structure for improving solder joint reliability
US8531015B2 (en) 2009-03-26 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a thin wafer without a carrier
US8299632B2 (en) * 2009-10-23 2012-10-30 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
US8759209B2 (en) * 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118180A (en) * 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
JP2001024023A (ja) * 1999-07-13 2001-01-26 Shinko Electric Ind Co Ltd 半導体装置
JP2004214594A (ja) * 2002-11-15 2004-07-29 Sharp Corp 半導体装置およびその製造方法
KR20070033286A (ko) * 2005-09-21 2007-03-26 에이저 시스템즈 인크 상호접속 층의 교체를 위한 본드 패드 아래에서 라우팅
JP2009540544A (ja) * 2006-06-02 2009-11-19 フリースケール セミコンダクター インコーポレイテッド フリップチップ・パッケージ信頼性を向上させるためのダイ・レベルの金属密度勾配に関する集積回路の製造方法
KR20120093966A (ko) * 2009-10-23 2012-08-23 에이티아이 테크놀로지스 유엘씨 반도체 다이에서 스트레스를 완화시키기 위한 라우팅 층

Also Published As

Publication number Publication date
US9035471B2 (en) 2015-05-19
CN103563067A (zh) 2014-02-05
EP2700091A4 (en) 2015-04-29
JP2014516472A (ja) 2014-07-10
CN103563067B (zh) 2017-05-17
US20110254154A1 (en) 2011-10-20
US8299632B2 (en) 2012-10-30
US20130032941A1 (en) 2013-02-07
WO2012142701A1 (en) 2012-10-26
EP2700091A1 (en) 2014-02-26
US8664777B2 (en) 2014-03-04
US20140167261A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
TWI517323B (zh) 在半導體晶粒中用於減緩應力的路由層
KR20140026463A (ko) 반도체 다이의 응력 완화용 라우팅층
US10043768B2 (en) Semiconductor device and method of manufacture thereof
US10679930B2 (en) Metal core solder ball interconnector fan-out wafer level package
CN101770962B (zh) 改善半导体器件中的焊料凸块连接的结构和方法
US10269749B2 (en) Method of forming a semiconductor device with bump stop structure
US8110922B2 (en) Wafer level semiconductor module and method for manufacturing the same
US8624391B2 (en) Chip design with robust corner bumps
US20100301459A1 (en) Method for manufacturing a semiconductor device and a semiconductor device
US20120135564A1 (en) Soft error rate mitigation by interconnect structure
EP2648218B1 (en) Integrated circuit and method of manufacturing the same
KR100805092B1 (ko) 적층형 다중칩 패키지 및 그 제조 방법
US20240153886A1 (en) Semiconductor package
CN116936488A (zh) 芯片封装结构及封装方法
JP4769926B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application