KR20120093966A - 반도체 다이에서 스트레스를 완화시키기 위한 라우팅 층 - Google Patents

반도체 다이에서 스트레스를 완화시키기 위한 라우팅 층 Download PDF

Info

Publication number
KR20120093966A
KR20120093966A KR1020127012794A KR20127012794A KR20120093966A KR 20120093966 A KR20120093966 A KR 20120093966A KR 1020127012794 A KR1020127012794 A KR 1020127012794A KR 20127012794 A KR20127012794 A KR 20127012794A KR 20120093966 A KR20120093966 A KR 20120093966A
Authority
KR
South Korea
Prior art keywords
pads
bump
semiconductor die
conductive traces
routing layer
Prior art date
Application number
KR1020127012794A
Other languages
English (en)
Other versions
KR101651617B1 (ko
Inventor
로덴 토파치오
가브리엘 옹
Original Assignee
에이티아이 테크놀로지스 유엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티아이 테크놀로지스 유엘씨 filed Critical 에이티아이 테크놀로지스 유엘씨
Publication of KR20120093966A publication Critical patent/KR20120093966A/ko
Application granted granted Critical
Publication of KR101651617B1 publication Critical patent/KR101651617B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05014—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05015—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 다이용 라우팅 층이 개시된다. 라우팅 층은, 솔더 범프들을 접착하기 위한 패드들; 집적 회로를 구비한 다이의 범프 패드들에 본딩되는 본드 패드들, 그리고 본드 패드들을 패드들에 상호연결하는 트레이스들을 포함한다. 라우팅 층은 유전체 물질의 층 위에 형성된다. 라우팅 층은, 일부 패드들을 적어도 부분적으로 둘러싸 상기 패드들에 접착된 솔더 범프들로부터 스트레스를 흡수하도록 되어있는 전도성 트레이스들을 포함한다. 패드들을 둘러싸는 트레이스들의 부분들은 솔더 범프들 근처의 하부 유전체 물질의 부분들을 스트레스로부터 보호한다.

Description

반도체 다이에서 스트레스를 완화시키기 위한 라우팅 층{A ROUTING LAYER FOR MITIGATING STRESS IN A SEMICONDUCTOR DIE}
본 발명은 일반적으로 반도체 다이에 관한 것이며, 보다 구체적으로 반도체 다이를 위한 라우팅 층 설계에 관한 것이다.
최신 반도체 패키지들은 반도체 웨이퍼 위에 다수의 집적 회로들을 형성함으로써 제작된다. 웨이퍼는 일반적으로 다이싱(개별 조각들로 커팅)되며, 이 조각들 각각은 다이라 칭해진다. 각각의 다이는 일 표면 위에 하나 이상의 집적 회로들을 포함한다. 이 표면(종종 "활성 표면(active surface)"이라 지칭됨)은 입출력(I/O) 패드들이라 칭해지는 다수의 신호 인터페이스 컨택들을 포함한다.
다이는 일반적으로 외부 회로 보드 상에 접착하기에 적합한 솔더 볼들(solder balls)을 포함하는 캐리어 기판을 사용하여 패키지된다. 캐리어 기판은 보통 코어 및 이 코어의 양 측면에 형성된 하나 이상의 빌드업 층들을 포함한다. 각각의 빌드업 층은 유전체 물질 층 위에 형성된 금속피복(metallization) 또는 트레이스들을 구비한다. 캐리어 기판은 다이의 I/O 패드들과의 전기적 상호연결을 위한 본드 패드들을 포함한다. 기판 상의 트레이스들이 개별 본드 패드들을 이들에 대응하는 솔더 볼들과 상호연결하기 위하여 사용된다.
다이 위의 I/O 패드들과 기판 위의 본드 패드들 사이에 신뢰성있는 전기적 연결을 형성하기 위하여 다양한 본딩 기법들이 사용될 수 있다. 가장 널리 사용되는 기법들 중 두 가지는 와이어 본딩 및 플립 칩 어셈블리이다.
와이어 본딩에서, 다이는 그것의 활성 표면이 캐리어 기판에 면하지 않은(face away) 상태로 캐리어 기판 위에 놓인다. 그 후, 와이어들이 일 종단에서 다이 상의 I/O 패드들에 본딩되고, 타 종단에서 기판 상의 대응하는 본드 패드들에 본딩된다.
그러나, 플립 칩 어셈블리에서는, 다이가 접착될 때 다이의 활성 표면이 캐리어 기판에 면한다. 솔더 범프라 불리는 적은 양의 솔더가 접착 전에 각각의 I/O 패드 상에 증착(deposition)된다. 그후 다이 위의 각각의 I/O 패드를 기판 위의 대응하는 본드 패드에 상호연결하기 위하여 솔더 범프들이 용융(melting)된다.
다이 위의 I/O 패드들은 다이의 활성 표면 위에 어디에든 배치될 수 있다. 예를 들어, 일부 다이들에서는, I/O 패드들이 활성 표면 전체에 걸쳐 분포될 수 있고, 반면에 다른 다이들에서는 I/O 패드들이 다이의 주변 경계부(peripheral boundaries) 근처로 제한될 수 있다. 어느 경우에든, 다이 상의 I/O 패드들은, 그것들이 종국적으로 접착될 기판 위의 본드 패드들과 일반적으로 정렬되지 않는다. I/O 패드들은 또한 서로 너무 가까이에 있어서, 플립 칩 어셈블리 중에 요구되는 것과 같은 적절한 솔더 범프 형성을 할 수 없게 한다. 결과적으로, 이 본래의 I/O 패드들을 솔더 범프 형성에 더욱 적합한 새로운 패드 위치들(범프 패드들이라 칭해짐)에 재분배(redistribute)하는 것이 대개 유리하다. 범프 패드들은 기판 위의 본드 패드들과 정렬되어 솔더 범프들을 사용하여 접착될 수 있다. 본래의 I/O 패드들을 플립 칩 본딩에 적합한 새로운 범프 패드 위치들에 재분배하기 위하여, 라우팅 층 또는 재분배 층(RDL; redistribution layer)이 일반적으로 실리콘 웨이퍼, 또는 개별 다이 위에, 활성 표면 위에 형성된다.
라우팅 층은 대개 얇은 유전체층 위에 형성되며, 상기 유전체층 위에는 전도성 트레이스들이 형성되어 각각의 I/O 패드를 대응하는 범프 패드에 상호연결한다. 트레이스들은, 그 트레이스들이 상호연결되는 I/O 패드들에서를 제외하고는, 유전체 물질에 의해 다이의 하부 층들(lower layers)로부터 절연된다. 라우팅 층은, 기판 본드 패드들의 위치들을 고려해야할 필요 없이, I/O 드라이버들이 다이의 어디에든 놓일 수 있게 한다. 재분배 층이 그것의 범프 패드들 위에 형성된 솔더 범프들을 기판 위의 본드 패드들과 정렬시킬 것이므로, I/O 드라이버들은 따라서 다이 내에 자유롭게 배치될 수 있다. 라우팅 층의 사용은 또한 기판들의 형성을 단순화하고, 대개는 빌드업 층들의 수를 더 적게하며, 이는 비용을 감소시킨다.
라우팅 층은 라우팅 필요에 따라 유전체 물질들의 복수의 층들 및 관련된 트레이스들을 포함할 수 있다. 금속 트레이스들이 대기에 노출되는 것을 방지하기 위하여, 패시베이션 층이 대개 최상부의 라우팅 층 위에 형성된다. 패시베이션 층 내의 개구들은 범프 패드들을 노출시킨다.
언더 범프 금속피복(UBM; Under bump metallization)은 일반적으로 노출된 범프 패드들 위에 형성되어, 기판에 대한 접착을 위해, 솔더 범프들에 저 저항 전기적 연결들을 제공한다. 솔더 범프는 일반적으로 예를 들어, 솔더 페이스트의 증착에 의해 범프 패드의 UBM 위에 형성된다.
플립칩 접착 중에, 재분배된 범프 패드들 위에 형성된 솔더 범프들이 기판 내의 대응하는 본드 패드들과 정렬되고, 그후 리플로우(reflow) 또는 용융되어 신뢰성있는 전기적 및 기계적 컨택들을 형성한다.
반도체 다이가 기판에 접착된 후, 그것의 솔더 범프들은 대개 동작 중에 기계적 및 열적(thermal) 스트레스를 받게된다. 각각의 범프 패드는 이 스트레스의 상당량을 흡수하는 것을 돕는바, 이 스트레스는 다른 경우에는 라우팅 층의 하부에 놓인(underlying) 유전체 층에 영향을 주었을 것이다. 솔더 범프들로부터 이러한 스트레스를 버퍼링하기 위하여, 각각의 범프 패드는 대개 적어도 그것의 대응하는 UBM 만큼 크게 (대개 실질적으로 더 크게) 만들어진다.
그러나, 이는 이롭지 못한데, 그 이유는 큰 범프 패드들이 라우팅 층 내에서 전도성 트레이스들을 라우팅하는데 사용가능한 영역을 축소시킴에 따라, 트레이스들 및 범프 패드들의 배치가 더 조밀해지고 이는 잠재적으로 신호 무결성을 저하시킬 수 있기 때문이다. 또한, 큰 범프 패드들 주변에 라우팅되어야 하는 트레이스들은 더 길게 만들어질 필요가 있으며, 이는 이 트레이스들의 저항 및 커패시턴스를 증가시킨다. 트레이스들에 대한 증가된 저항 및 커패시턴스는 대개 전력 트레이스들에서 전압 강하를 야기하며 신호 트레이스들에서는 전파 지연을 더 길어지게 한다. 또한, 최신 소형 다이들은 라우팅 필요를 위한 사용가능한 영역을 증가시키기 위하여 대개 더욱 작은 범프 패드들을 필요로하며, 그리고 대개 취성(brittle) 유전체 물질들을 사용한다.
범프 패드 사이즈를 축소시키기 위한 한가지 알려져 있는 방법은 다이의 유전체 층들에 영향을 줄 수 있는 스트레스를 완화시키는 것을 돕도록 작은 범프 패드 맨 위에 형성된 큰 UBM 사이에 폴리이미드를 사용하는 것이다. 그러나, 안타깝게도, 이는 패키징 비용을 증가시키며 취성 유전체 층들과는 잘 작동하지 않을 수 있다.
따라서, 신호 무결성을 양보함이 없이 트레이스들의 수를 증가시킬 수 있으며, 그리고 열적 기계적 스트레스에 대해 유전체 층들을 보호할 수 있는 반도체 다이가 필요하다.
본 발명의 일 양상에 따라, 반도체 웨이퍼의 조각의 일 표면 상에 형성된 집적 회로; 상기 집적 회로에 상호연결된 복수의 입출력(I/O) 패드들; 및 라우팅 층을 포함하는 반도체 다이가 제공된다. 라우팅 층은, 일 표면 위에 형성된 유전체 층; 그리고 상기 유전체 층 위에 형성된 복수의 전도성 트레이스들을 포함하며, 상기 전도성 트레이스들 각각은 I/O 패드들 중 하나와 상기 유전체 층 위에 형성된 복수의 범프 패드들 중 하나와의 사이에서 연장된다. 반도체 다이는 또한 복수의 언더 범프 금속피복들(UBMs)-각각의 UBM은 복수의 솔더 범프들 중 각 하나를 접착하기 위한 상부 표면을 가짐-과; 그리고 상기 상부 표면보다 작고 상기 범프 패드들 중 각 하나와 물리적으로 컨택하는 하부(bottom) 컨택 표면을 포함한다. 전도성 트레이스들 중 적어도 일부가, UBM들 근처(proximate)의 라우팅 층을 기계적으로 보강하기 위하여, UBM들의 상부 표면 아래에서, 범프 패드들과 접촉함이 없이 범프 패드들 근처를 통과(pass)한다.
본 발명의 또 다른 양상에 따라, 반도체 다이가 제공되는바, 상기 반도체 다이는, 일 표면 위에 형성된 적어도 하나의 집적 회로와, 그리고 상기 집적 회로에 연결되는 복수의 입출력(I/O) 패드들과; 상기 다이의 표면 위에 형성된 유전체 층을 포함하는 라우팅 층과, 그리고 상기 유전체 층 위에 형성된 복수의 전도성 트레이스들과, 상기 전도성 트레이스들 각각은 상기 I/O 패드들 중 하나와 상기 유전체 층 위에 형성된 복수의 범프 패드들 중 하나와의 사이에서 연장되고; 그리고 상기 집적 회로를 기판에 전기적으로 상호연결하기 위하여 상기 범프 패드들 위에 형성된 복수의 솔더 범프들을 포함한다. 범프 패드들 중 적어도 하나는 각각의 범프 패드 상에 형성된 대응하는 언더범프 금속피복(UBM)의 상부 표면의 평균 반지름 이상의 반지름을 가지는 원형 외접 영역 내에 포함된다. 전도성 트레이스들 중 적어도 일부는 상기 포함된 범프 패드와 접함이 없이 원형 외접 영역을 통과하여, 상기 포함된 범프 패드 근처의 라우팅 층을 기계적으로 보강한다.
본 발명의 다른 양상들 및 특징들은 첨부의 도면들과 함께 본 발명의 구체적인 실시예들에 대한 하기의 설명을 검토함으로써 본 기술 분야의 통상의 기술자들에게 명백해질 것이다.
본 발명의 실시예들을 단지 예를 통해 도시하는 도면들에서,
도 1은, I/O 패드들을 범프 패드들에 재분배하는 종래의 반도체 다이를 위한 종래의 라우팅 층의 평면도이다.
도 2는 종래의 반도체 다이의 수직 단면도이다.
도 3은 도 2의 종래의 반도체 다이의 부분의 평면도이다.
도 4는 본 발명의 실시예의 예시적인 반도체 다이의 부분의 수직 단면도이다.
도 5는 도 4에 도시된 예시적인 반도체 다이의 부분의 평면도이다.
도 6은 도 4의 예시적인 반도체 다이의 또 다른 단면도이다.
도 7은 도 4의 종래의 범프 패드 및 도 5의 예시적인 범프 패드의 상대적인 사이즈를 도시하는 도면이다.
도 8은 도 4의 반도체 다이의 예시적인 라우팅 층의 평면도이다. 그리고,
도 9는 예시적인 범프 패드들과 비교하기 위하여 종래의 범프 패드들의 오버레이들이 도시된 도 8의 평면도이다.
도 1은 종래의 반도체 다이(100)의 라우팅 층의 평면도를 도시한다. 다이(100)는 그것의 집적 회로의 부분을 형성하는 본래의 I/O 패드들(114A, 114B, 114C)(개별적으로 그리고 공동으로 I/O 패드들(114)), 그리고 플립 칩 솔더 범프 형성에 적합한 재분배된 범프 패드들(104A, 104B, 104C, 104D)(개별적으로 그리고 공동으로 범프 패드들(104))을 포함한다. 전도성 트레이스들(122A, 122B, 122C, 122D, 122E, 122F)(개별적으로 그리고 공동으로 전도성 트레이스들(122))은 I/O 패드들(114)을 대응하는 범프 패드들(104)에 상호연결한다.
도 2는 전도성 트레이스(122), I/O 패드(114), 및 위에 솔더 범프(112)가 형성된 범프 패드(104)를 포함하는 종래의 반도체 다이(100)의 부분의 수직 단면도를 도시한다. I/O 패드(114)는 반도체 웨이퍼(예를 들어, 실리콘 웨이퍼) 조각 위에 형성된 집적 회로를 포함하는 다이(100)의 하부 금속 층(116) 상에 형성된다.
범프 패드들(104)은 집적 회로에 I/O 연결 점들을 제공한다. 범프 패드들(104) 위에 형성된 솔더 범프들(112)은, 플립칩 접착 기법들을 사용하여, 다이(100)를 캐리어 기판과 같은 기판 또는 인쇄 와이어링 보드에 접착하기 위하여 사용된다.
하부 금속 층(116) 위에 형성된 라우팅 층(108)은 유전체 층(120) 및 그 위에 형성된 전도성 트레이스들(122)을 포함한다. 유전체 층(120)은, I/O 패드들(114)에서를 제외하고, 하부 금속 층(116)을 전도성 트레이스들(122)로부터 절연시킨다. 전도성 트레이스(122) 각각은 I/O 패드(114)를 범프 패드(104)에 상호연결한다.
범프 패드들(104) 각각의 위에 형성된 언더 범프 금속피복(UBM)(102)은 각각의 솔더 범프(112)를 위한 저 저항 접착 표면을 제공한다. 각각의 UBM(102)은 솔더 범프(112)와 통신하는 상부 표면(102A) 그리고 범프 패드(104)와 통신하는 하부 컨택 표면(102B)을 가질 수 있다.
다이(100)를 기판에 상호연결하기 위하여, 솔더 범프들(112)은 기판 위의 본드 패드들과 정렬되고 열을 사용하여 용융되어 상기 기판과의 전기적 및 기계적 본드들을 형성한다.
동작 중에, 반도체 다이(100)는 전압 또는 전류 입력의 형태로 전기 에너지를 소비하고, 그 에너지의 일부를 열로서 소산(dissipation)한다. 열은 다이(100) 및 다이가 접착된 기판 둘 모두를 그것들 각각의 열 팽창 계수(CTE)에서 확장되게한다. 다이(100)의 CTE 및 기판(다이(100)가 솔더 범프들(112)을 통해 상호연결되는 기판)의 CTE는 대개로 다르다. CTE 값들의 이러한 불일치는, 솔더 범프들(112), 및 다른 가까이에 있는 구조들(예컨대, UBM(102) 및 라우팅 층(108) 내의 유전체 물질(120))에 열적 스트레스를 야기한다. 열적 스트레스에 부가하여, 솔더 범프들(112) 근처의 구조들은 또한, 기판 또는 다이(100)의 휨(flexing) 및/또는 진동으로 인해 야기되는 기계적 스트레스를 받을 수 있다.
열적 그리고/또는 기계적 스트레스는 라우팅 층(108)(구체적으로, 유전체 물질(120)) 및 하부 층(116)에서 사용된 다른 물질들을 잠재적으로 손상시킬 수 있다. 예를 들어, (k<3.0의 유전 상수 값들을 가진) 극도로 낮은 K(ELK) 유전체 물질들이 하부 층(116)에서 사용될 수 있다. 그러나, ELK 물질들은 취성(brittle)인 경향이 있으며, 기계적 또는 열적 스트레스 하에서 뒤틀리거나(wrap), 균열(crack)이 생기거나, 파손(break)될 수 있다. 반드시 ELK일 필요는 없는 유전체 물질들은, 또한 열적 그리고 기계적 스트레스에의 노출로 인해 손상될 수 있다.
라우팅 층(108) 및 하부 층(116)의 유전체 물질(120)에 대한 스트레스의 영향을 경감시키기 위하여, 범프 패드들(104)은 종종 UBM(102)보다 크게 만들어진다. 큰 범프 패드들은 상기 큰 범프 패드들이 없다면 하부에 놓인 유전체 물질에 영향을 줄 스트레스들의 흡수를 돕는다.
UBM(102) 및 범프 패드(104) 표면들의 상대적 크기는 도 3에 도시되는바, 도 3은 도 2의 선 III-III을 따라 자른 종래의 다이(100) 부분의 평면도를 도시한다. 도시된 바와 같이, 종래의 범프 패드(104)는 UBM(102)보다 크고, 따라서 대응하는 솔더 범프(도 3에 도시되지 않음)로부터 기계적 그리고 열적 스트레스를 흡수하는 것을 도우며, 그럼으로써 유전체 물질(120) 및 하부 층(116)에 대한 손상을 방지한다.
불행하게도, 큰 범프 패드들(104)은 라우팅 층(108) 내의 전도성 트레이스들(122)을 라우팅하는데 사용될 수 있는 사용가능한 영역을 축소시킨다. 또한, 일부 트레이스들, 큰 패드들(104) 주위에 라우팅되기 위하여, 길 필요가 있다. 공지된 바와 같이, 긴 트레이스들은 저항 및 커패시턴스의 증가를 야기하며, 저항 및 커패시턴스의 증가는 전력 트레이스들을 따라 전압 강하를 야기하고, 신호 트레이스들에 걸쳐 전파 지연(propagation delay)을 증가시킨다. 또한, 45nm 이하의 공정 기술들을 사용하여 형성된 집적 회로는 일반적으로 사이즈가 작고, 대개 ELK 유전체 물질들을 사용하여 패키지된다. 범프 패드(104)와 같은 큰 범프 패드들은 그러한 디바이스들에 적합하지 않다.
따라서, 본 발명의 예시적인 실시예들은 ELK 유전체 물질들과 사용하기에 적합한 작은 크기의 범프 패드들을 이용할 것이다. 작은 패드 크기는 공간을 비워서 넓혀(free up)줄 수 있으므로, 주어진 영역 내에서 전력 및 접지 트레이스들의 밀도를 증가시킬 수 있게 한다. 반대로, 새로 비워서 넓혀진 공간은, 병렬 트레이스들 사이의 공간을 증가시키는바, 이는 크로스토크를 감소시킬 수 있다. 이해될 수 있는 바와 같이, 감소된 크로스토크, 및/또는 증가된 전력 및 접지 트레이스들은 신호 무결성(integrity)을 향상시키고 성능을 증가시키는 것을 돕는다.
따라서, 도 4는 본 발명의 실시예의 예시적인 반도체 다이(200)의 수직 단면도를 도시한다. 도 5는 도 4의 예시적인 다이(200)의 부분의 평면도를 도시한다. 도시된 바와 같이, 예시적인 다이(200)는 반도체 웨이퍼(예를 들어, 실리콘 웨이퍼 또는 갈륨 아세나이드 웨이퍼) 조각 위에 형성된 집적 회로(IC) 및 IC에 상호연결된 I/O 패드들(214)을 포함하고, IC는, 예를 들어, 알루미늄(Al) 또는 구리(Cu)로 이루어질 수 있다.
다이(200)는 또한 하나 이상의 유전체 물질 층들(220)로 이루어진 라우팅 층(208)을 포함할 수 있으며, 각각의 유전체 물질 층(220)은, 그 위에 형성된 전도성 트레이스들(222A, 222B, 222C)(개별적으로 그리고 공동으로 전도성 트레이스들(222))의 층을 가진다. 다이(200)는 패시베이션 층(206)과 같은 보호 커버를 포함하여, 전도성 트레이스들(222)을 대기에 대한 노출로부터 보호(shield)하고, 그럼으로써 산화를 방지한다. 전도성 트레이스들(222)은 I/O 패드들(214)을 범프 패드들(204) 중의 대응하는 범프 패드들에 상호연결할 수 있다.
복수의 솔더 범프들(212)이, 각각 범프 패드들(204) 중 일 범프 패드 위에 형성될 수 있다. 플립 칩 접착 방법을 사용하여 다이(200)를 기판에 접착하기 위하여 솔더 범프들(212)이 사용될 수 있다. 솔더 범프들(212)은 기판 위의 대응하는 본드 패드들에 정렬될 수 있으며, 리플로우되어 전기적 및 기계적 본드들을 형성할 수 있다. 플립칩 접착 방법은 본 기술 분야의 통상의 기술자들에게 잘 알려져 있다.
각각의 전도성 트레이스(222)는 일 종단에서 I/O 패드(214)를 대응하는 범프 패드(204)에(그리고 따라서 솔더 범프(212)에) 연결할 수 있다. 편리하게도, 범프 패드들(204)은, 다이(200) 상의 집적 회로에 I/O 상호연결을 제공한다.
이해될 바와 같이, 다른 최적화를 방해하지 않도록, 범프 패드 배치에 대한 고려들로부터 자유로이, I/O 패드들(214) 및 관련된 I/O 드라이버 회로의 배치를 설계하는 것이 유리할 수 있다. I/O 패드들(204)은 영역 패드들(area pads), 다중-행 패드들(multi-row pads), 주변 패드들(perimeter pads), 등일 수 있다. I/O 패드들(204)의 위치들에 관계없이, 라우팅 층(208)이 솔더 범프들(212)을 기판 위의 각각의 본드 패드들과 정렬시키기 위해 I/O 패드들(214)을 범프 패드들(204)로 재분배하는데 사용될 수 있다.
전도성 트레이스들(222)은 일반적으로 구리 또는 알루미늄으로 만들어지나, 또한, 금, 납(lead), 주석(tin), 은, 비스무트(bismuth), 안티몬(antimony), 아연(zinc), 니켈, 지르코늄, 마그네슘, 인듐, 텔루르, 갈륨 등과 같은 다른 금속들로 만들어질 수도 있다. 위의 금속들 중 하나 이상의 합금들이 또한 사용될 수 있다.
언더 범프 금속피복(UBM)(202)은 솔더 범프들(212)에 저 저항 마운팅 표면을 제공하기 위하여 각각의 범프 패드들(204)에 형성될 수 있다. 예를 들어, 일 실시예에서, 각각의 솔더 범프(212)를 형성하기 위하여 각각의 UBM(202) 위에 솔더 페이스트가 증착될 수 있다.
각각의 UBM(202)은 대응하는 솔더 범프(212)와 통신하는 상부 표면(202A) 및 아래에 놓인 각각의 범프 패드(204)와 통신하는 하부 컨택 표면(202B)을 가질 수 있다. UBM(202)은, 그것의 상부 표면(202A)과 그것의 하부 컨택 표면(202B) 사이에, 접착 서브층, 확산 장벽 서브층, 솔더가용성(solder-wettable) 서브층 및 선택적으로 산화 장벽 서브-층과 같은 몇개의 서브층들(도시되지 않음)을 포함할 수 있다. 하부 컨택 표면(202B)은 범프 패드(204)와 물리적으로 컨택한다.
UBM(202)의 형성은 세정, 절연 산화물 제거, 및 솔더 범프들(212)에 대해 양호한 전기적 및 기계적 연결을 형성하는 야금의 증착(depositing metallurgy)을 포함할 수 있다. 솔더 범프들(212)을 아래에 놓인 범프 패드(204)에 양호하게 본딩하기 위하여 솔더 가용성 서브 층이, 용융 솔더에 쉽게 젖을 수 있는 표면을 제공한다. (도 2의 솔더 범프들(112)과 같은) 솔더 범프들(212)은 열을 이용하여 용융되어, 반도체 다이(200)와 기판 또는 회로 보드 사이에 전기적 그리고 기계적 상호연결들을 형성할 수 있다.
하기에서 자세히 설명될 바와 같이, 다이(200)의 범프 패드들(204)은 다이(100)의 범프 패드들(104)에 비해 작다. 결과적으로, 라우팅 층(208)은 전도성 트레이스들(222)을 라우팅하기 위한 더 많은 룸 또는 추가의 공간을 제공하며, 이는 상기 전도성 트레이스들(222)의 길이를 더욱 짧아지게 할 수 있다. 짧은 트레이스들은 트레이스 저항 및 커패시턴스를 감소시킬 수 있으므로 유익하다. 감소된 저항 및 커패시턴스 값들은, 전력 트레이스들에 걸친 전압 강하가 줄어들게 하고, 그리고 신호 트레이스들을 따라 신호 전파 지연이 더 작아지게 한다.
도 6은 도 5의 선 VI를 따라 취해진 반도체 다이(200)의 수직 단면도를 도시한다. 도 6에 도시된 바와 같이, 예시적인 범프 패드(204)는 그것의 대응하는 UBM(202)보다 작다. 예시적인 범프 패드(204)는 금속 트레이스(222)를 통해 I/O 패드(214)에 상호연결된다.
도 2를 도 4와(또는 도 3을 도5와) 비교하면, 더 작은 범프 패드(204)가, 범프 패드(104)에 의해 점유되는 영역과 거의 동일한 영역 내에 다수의 전도성 트레이스들(222A, 222B, 222C)(개별적으로 그리고 공동으로 전도성 트레이스들(222))을 라우팅할 수 있게 하는 것이 관찰될 수 있다. 범프 패드(104)와 범프 패드(204)의 상대적 사이즈들은 도 7 및 도 9에 더 도시된다.
이제, 범프 패드들(204)의 감소된 사이즈로부터 기인될 수 있는 라우팅 층(208) 내의 유전체 물질에 대한 스트레스 효과를 감소시키기 위하여, 하나 이상의 트레이스들(222)이 기계적 그리고/또는 열-기계적(thermo-mechanical) 스트레스를 흡수하는 것을 돕는 방식으로 범프 패드들(204) 가까이에 라우팅될 수 있다.
구체적으로, 도 4-6에 도시된 구체적인 실시예에서, 전도성 트레이스들(222A, 222B, 222C)은 범프 패드(204) 근처를 통과하여, UMB(202) 근처의 라우팅 층(208)을 기계적으로 보강(reinforce)한다. 범프 패드(204) 근처를 둘러싸거나 통과(surround or pass)하는 전도성 트레이스 부분들(222A, 222B)은 UBM(202)의 상부 표면(202A) 아래에 있으나 범프 패드(204)와 물리적으로 접촉하는 하부 컨택 표면(202B) 아래에 있지는 않다. 따라서, 전도성 트레이스들(222A, 222B)은 UBM(202) 근처의 라우팅 층(208)을 보강한다. 따라서, 범프 패드(204) 근처를 통과하는 전도성 트레이스 부분들(222A, 222B)이 범프 패드(204)에 접착된 솔더 범프로부터 기계적 그리고/또는 열적 스트레스를 흡수하여, 솔더 범프(202) 근처의 하부 유전체 물질(220)을 보호할 수 있다.
도 5에 도시된 바와 같이, 범프 패드들(204) 각각은 상부 표면 UBM(202A)의 평균 반지름(RUBM)보다 짧지 않은 반지름(Rarea)을 갖는 원형 외접 영역(circular circumscribing area)(224) 내에 포함될 수 있다(즉, Rarea≥RUBM, 여기서 RUBM=D2/2). 추후 자세히 설명될 바와 같이, 전도성 트레이스들의 적어도 일부(예를 들어, 트레이스들(222A, 222B))는 그 내부에 포함된 범프 패드에 직접 접촉함이 없이 원형 외접 영역(224)을 통과하여, 포함된 범프 패드들 근처의 라우팅 층(208)을 기계적으로 보강할 수 있다.
원형 외접 영역(224) 내의 범프 패드(204) 및 전도성 트레이스들(222A, 22B, 222C)의 부분들은 (스트레스 흡수 관점에서) 종래의 범프 패드(104)만큼 큰 유효 사이즈를 가진 "가상의 패드"로서 보여질 수 있다. 외접 영역(224)은 (외접 범프 패드(204) 상의 UBM 표면(202A) 상에 형성된) 대응하는 솔더 범프로부터 효과적으로 스트레스를 버퍼링할 수 있으며, 그럼으로써 하부에 놓인 유전체 물질을 스트레스로 인해 유발되는 손상으로부터 보호한다. 물론 다른 실시예들에서는, 원형 외접 영역(224)이 종래의 범프 패드(104)와 크기가 동일하거나 더 크거나 또는 심지어 약간 더 작을 수도 있다.
서로 다른 형상의 패드들, UBM들 및 외접 영역들의 상대적인 크기를 비교하기 위하여, 주어진 형상 내에 내접된(inscribed) 원의 지름이 그 형상의 크기를 나타내는 것으로 여겨질 수 있다.
도 2에서, UBM(102)의 상부 표면(102A) 내에 내접된 원의 지름은 약 80㎛(즉, d2≒80㎛)이다. 다른 말로 하면, UBM 상부 표면(102A)의 내접원 반지름(inradius)은 약 80㎛/2=40㎛이다. 범프 패드(104) 내에 내접된 원의 지름은 약 92㎛(즉, d3=92㎛)일 수 있다. 개구(110)내에 내접된 (또는 하부 컨택 표면(102B) 내에 내접된, d1으로 표시된) 원의 지름은 약 60㎛일 수 있다(즉, d1=60㎛).
그러나, 도 4에서는, 일 실시예에서, UBM(202)의 상부 표면(202A)(에 내접된 원)의 지름(D2로 표시됨)이 약 80㎛(즉, D2=80㎛)일 수 있다. 범프 패드(204)(내에 내접된 원)의 지름은 약 50㎛(즉, 도 4에서 D3=50㎛)일 수 있고, 개구 (내에 내접된 원)의 지름(도 4에 D1으로 표시됨)은 약 46㎛(즉, D1=46㎛)일 수 있다. 각각의 전도성 트레이스(222)(W1으로 표시됨)의 폭은 약 12㎛일 수 있다. 본 기술분야의 통상의 기술자에게 이해될 바와 같이, 위의 수치들은 단지 예시적인 것이며, 다른 실시예들에서 더 크거나 작은 치수들이 사용될 수 있다.
또한, UBM 표면들(202A, 202B), 범프 패드(204) 및 개구(210)의 형상이 균일(uniform)할 필요도 없고 반드시 8각형(OCTAGONAL)일 필요도 없다. 대신, UBM(202), 범프 패드(204) 및 패시베이션 개구(210)는 임의의 형상을 취할 수 있고 다양한 사이즈를 가질 수 있다. 이것들은 예를 들어, 6 각형 또는 4 각형과 같은 다른 다각형 형상들을 가질 수 있다. 이것들은 또한 다른 형상들을 취할 수 있는데, 원형, 타원형, 불규칙적인 형상 또는 적절한 크기의 어떠한 임의의 형상(arbitrary shape)일 수 있다.
예시적인 라우팅 층(208)에서 범프 패드(204) 주변 또는 주위에 전도성 트레이스들(222A, 222B, 222C)을 배치하는 것은 유익하다. 주어진 영역 내에 추가 개수의 신호 라우팅 트레이스들이 있을 수 있게 하는 것에 부가하여, 이러한 배치는 훨씬 더 큰 종래의 범프 패드(104) 만큼 효율적으로 스트레스 방지를 제공할 수 있는 원형 외접 영역(224) 형태의 스트레스 버퍼링 영역을 생성한다. 이해될 수 있는 바와 같이, 스트레스는 (영역(224) 내의) 범프 패드(204) 근처의 전도성 트레이스(222A, 222B, 222C) 부분들에 의해 흡수되는바, 스트레스가 흡수되지 않는 다른 경우에는 이 스트레스가 라우팅 층의 아래에 놓인 유전체 물질을 손상시켰을 것이다.
도 7은 예시적인 범프 패드(204) 및 종래의 범프 패드(104)의 상대적인 크기, 그리고 다양한 스트레스 버퍼링 존들의 윤곽선들을 나타내는 예시적인 원형 외접 영역들을 도시한다. 영역(702)은 큰 종래의 범프 패드(104)와 동심으로(concentrically) 위치된 더 작은 예시적인 범프 패드(204) 사이의 표면 영역에서 차에 대응한다. 종래의 범프 패드(104)에서는, (범프 패드(104)의 일부를 형성하는) 영역(702) 중 어느 부분도 라우팅을 위해 사용될 수 없다. 편리하게도, 범프 패드들(204)을 사용하는 예시적인 실시예들에서, 영역(702)의 부분들은 트레이스들을 라우팅하기 위해 사용될 수 있다.
그러나, 역으로, 영역(702) 전체가 범프 패드(104)와 같은 종래의 패드들에서 스트레스를 흡수하는 것을 돕는 반면, 본 발명의 예시적인 실시예들에서, 트레이스들에 의해 차지된 영역(702)의 부분들 만이 스트레스를 흡수하여 라우팅 층(208)을 보강한다. 영역(702) 내에서 스트레스 흡수를 증가시키기 위하여, 예시적인 실시예들은 전도성 트레이스들에 의해 덮이는 영역(702)의 퍼센티지를 증가시킬 수 있다.
예시적인 라우팅 층(208)에서, 스트레스 버퍼링 존(스트레스 흡수 영역)이 영역(702)으로 한정될 필요가 없다. 대신, 스트레스 버퍼링 존은 영역(702)보다 크거나 작을 수 있다. 따라서, 스트레스 버퍼링 영역은 범프 패드(204)를 포함하는 제1 원형 외접 영역(224') 및 그 내부에 포함된 트레이스들의 부분들에 의해 정의될 수 있다. 도 7에 도시된 바와 같이, 원형 외접 영역(224')은 범프 패드(104)보다 크기가 작을 수 있다. 그러나, 라우팅 층(208)을 보강하기 위하여 범프 패드(204)를 둘러싸는 트레이스들을 더욱 더 많이 사용함으로써 패드(104)보다 큰 스트레스 버퍼링 존이 형성될 수 있다. 이는 도 7에 도시된 제2 원형 외접 영역(224")에 의해 예시된다. 이해될 수 있는 바와 같이, 범프 패드에 의해 덮이는(covered) 주어진 원형 외접 영역(예를 들어, 영역 224") 및 그 내부에 포함된 전도성 트레이스 부분들의 표면 영역의 비율(proportion)을 증가시키는 것은, 포함된 범프 패드 근처의 라우팅 층(208)에 더 큰 기계적 보강을 제공한다. 일부 실시예들에서, 전도성 트레이스들에 의해 덮이는 영역(702)의 부분은 약 30% 내지 100%이다.
도 8은 예시적인 반도체 다이(200)의 예시적인 라우팅 층(208)의 평면도를 도시한다. 라우팅층(208)은 집적 회로의 본래의 I/O 패드들(214A, 214B, 214C)(개별적으로 그리고 공동으로 I/O 패드들(214)), 및 플립 칩 솔더 범프 형성에 적합한 재분배된 예시적인 범프 패드들(204A, 204B, 204C, 204D)(개별적으로 그리고 공동으로 범프 패드들(204))을 포함한다. 전도성 트레이스들(222D, 222E, 222F, 222G, 222H, 222I, 222J, 222K, 222L)(개별적으로 그리고 공동으로 전도성 트레이스들(222))은 I/O 패드들을 대응하는 범프 패드들(도시되지 않음)에 상호연결하기 위하여 사용된다.
도 1에서 단지 5개의 신호 트레이스들이 범프 패드들(104A, 104D) 사이에서 라우팅된다. 그러나, 도 8에서, 적어도 10개의 신호, 접지 및 전력 트레이스들(즉, 222D, 222E, 222G, 222H, 222I, 222J, 222K, 222L, 222M)이 범프 패드(204A)와 범프 패드(204D) 사이에 수용될 수 있다. 관측될 바와 같이, 도 8의 라우팅 층은, 이웃하는 트레이스들을 분리하는 공간을 좁힘이 없이, 범프 패드들 사이에 더 많은 신호 트레이스들을 포함하며, 이는 신호 밀도를 증가시킬 수 있다.
도 8에서, 라우팅 층(208)을 위한 도시된 전도성 패턴은, 제1 솔더 범프를 I/O 패드(214A)에 접착하기 위하여 제1 범프 패드(204A)와 상호연결되는 제1 전도성 트레이스(222A'), 및 제2 솔더 범프를 접착하기 위하여 제2 범프 패드(204B)와 상호연결되는 제2 전도성 트레이스(222B'), 그리고 제2 I/O 패드(214B)를 포함한다. I/O 패드들(214)은 임의의 형상을 가질 수 있으며 다이(200) 상의 어디에든 배치될 수 있다.
도 9는 또한, 예시적인 라우팅 층(208)에 의해 달성되는 라우팅 밀도 및 상대적 크기를 보여주도록 도시된 종래의 가상의 범프 패드들(104A', 104B', 104C', 104D')(개별적으로 그리고 공동으로 패드 윤곽들(104'))과 함께, 예시적인 반도체 다이(200)의 예시적인 라우팅 층(208)의 평면도를 도시한다.
도시된 바와 같이, 전도성 트레이스 부분들(222B', 222C')(예를 들어, 패드 윤곽(104A') 내의 부분들)은 범프 패드(204A) 근처를 적어도 부분적으로 둘러싸거나 통과한다. 범프 패드(204A)에 가까이의 트레이스 부분들(222A', 222B', 222C')은 따라서 범프 패드(204A)에 접착된 솔더 범프로부터 스트레스를 흡수한다. 도시된 구성은, 패드(204A)를 에워싸는 외접 영역(예를 들어, 외곽(104A') 또는 내부에 내접된 원) 또는 "가상 패드"를 효과적으로 형성하여, 패드(204A) 근처의 유전체 층을 열적 그리고 기계적 스트레스에 의해 야기되는 잠재적 손상으로부터 보호한다.
도 8-9는 또한 추가적인 패드들(204C, 204B)을 도시하는바, 상기 패드들 각각은 각각의 개별 트레이스들에 상호연결된다. 도시된 바와 같이, 전도성 트레이스들(222B', 222C')은 범프 패드(204A)를 직접 상호연결하지는 않으나, 전도성 트레이스들(222B', 222C')의 부분들은 패드(204A) 근처의 유전체 층의 보호를 돕는다.
유익하게도, 반도체 다이(200)를 제조하기 위하여 비용이 드는 추가의 단계들이 요구되지 않는다. 예를 들어, 다이(200)와 같은 반도체 다이를 제조하는 한가지 방법은 활성 표면 상에 형성된 I/O 패드들의 세트를 포함하는 적어도 하나의 집적 회로(IC)를 가지는 웨이퍼를 준비하는 단계를 포함할 수 있다. 유전체 물질의 층을 포함하는 라우팅 층(208)과 같은 라우팅 층이 웨이퍼 위에 형성될 수 있다. 라우팅 층은 상기 라우팅 층 위에 형성되어 제1 패드(예를 들어, 범프 패드(204))를 제1 I/O 패드에 상호연결하는 적어도 하나의 전도성 트레이스를 가질 수 있다. 라우팅 층은 또한 제2 범프 패드, 제2 I/O 패드, 및 제2 범프 패드를 제2 I/O 패드에 상호연결하는 제2 전도성 트레이스를 포함할 수 있다. 제2 전도성 트레이스(예를 들어, 트레이스(222B'))는 제1 범프 패드(예를 들어, 도 8의 범프 패드(204A)) 근처를 통과하도록 형성될 수 있으며 제1 범프 패드를 부분적으로 둘러쌀 수 있다. 따라서, 제2 전도성 트레이스가 제1 범프 패드에 접착된 솔더 범프로부터의 스트레스를 버퍼링하여, 솔더 범프 근처의 하부 유전체 물질을 스트레스로부터 보호할 수 있다.
패시베이션 층이 또한 형성될 수 있다. 제조 방법은 또한 범프 패드들을 노출하기 위하여 패시베이션 층에 개구들을 형성하는 단계, 그리고 솔더 범프들을 범프 패드들에 마운팅, 증착, 또는 접착하기 위하여 각각의 범프 패드 위에 언더 범프 금속피복(UBM)을 형성하는 단계를 더 포함할 수 있다.
본 방법은 또한 플립 칩 접착을 사용하여 캐리어 기판 위에 다이(200)를 접착하는 단계를 더 포함할 수 있다. 플립 핍 접착은 본 기술분야의 통상의 기술자들에게 잘 알려져 있으며, 예를 들어, Electronic Packaging and Interconnection, 4th ed. New York:McGraw Hill(Harper, Charlse A. 2005)에서 논의되고, 그 내용은 여기에 참조로서 포함된다.
유익하게도, 도 8-9에 도시된 것과 같이 트레이스들(222)을 위한 패턴들을 라우팅하는 것은 라우팅 밀도를 증가시킬 수 있게 하는 한편, 여전히 솔더 범프들로부터 상당한 스트레스를 흡수하는바, 상기 스트레스는 본 방법이 아니었다면 더 작은 다이들에서 사용되는 더욱 취성인(brittle) 유전체 재료들에 부정적인 영향을 주었을 것이다. 작은 범프 패드들(204)은 큰 범프 패드들에 비해 신호, 전력/접지를 위한 더 많은 라우팅 트레이스들(222)을 가능하게 한다. 추가적으로, 범프 패드들(204)이 작을 수록 신호 전송 용량이 적을 것이다.
전력 및 접지 트레이스들의 유효 저항은 라우팅 층 상의 전력/접지 트레이스들의 수를 증가시킴으로써 감소될 수 있으며, 이는 유익하게도 더욱 효율적인 전력 사용이 되게 한다. 또한, 본 발명의 실시예들의 예의 반도체 다이들은, 범프 패드 형상들이 상기 반도체 다이들 위에 형성된 UBM 패드들의 형상을 따르지 않아도 되게 한다.
편리하게도, 설명된 실시예들은 UBM과 라우팅 층 사이에 폴리이미드 버퍼를 추가하는 것과 관련된 비용을 방지해줄 수 있다.
이해될 수 있는 바와 같이, 명료성을 위하여 유전체 물질(220) 및 전도성 트레이스들(222)의 일 대응 층이 도 4-5에 도시된다. 그러나, 본 기술분야의 기술자들은 다른 실시예들에서 몇개의 트레이스 층들이 라우팅 층(208) 내에 유전체 물질의 층에 의해 서로 절연되어 배열될 수 있다는 것을 쉽게 이해할 것이다.
다른 실시예들에서, 다이(200)의 라우팅 층(208)의 범프 패드들의 단지 일부만이 이 범프 패드들 근처를 통과하는 전도성 트레이스로 둘러싸여있을 수 있다. 라우팅 층(208)을 기계적으로 보강(reinforce)하기 위하여, 몇개의 다른 범프 패드들이 있을 수 있는 바, 상기 몇개의 다른 범프 패드들은 그것들 각각의 UBM 근처를 통과하는 전도성 트레이스들을 반드시 가지지 않아도 된다. 대응 UBM의 상부 표면보다 작은 예시적인 범프 패드들(204)에 부가하여, 대응하는 UBM보다 큰 다른 범프 패드들(예컨대, 범프 패드(104))이 있을 수 있다.
본 발명의 실시예들은 DRAM, SRAM, EEPROM, 플래시 메모리, 그래픽 프로세서, 범용 프로세서, DSP, 및 다양한 표준 아날로그, 디지털 및 혼합 신호 회로 패키지의 제조를 포함하는 다양한 애플리케이션에서 사용될 수 있다.
물론, 위에 기술된 실시예들은 단시 예시적인 것이며 제한적인 것이 아니다. 본 발명을 실행하는 기술된 실시예들은, 그 형태, 부분적인 구성, 세부사항들 및 동작 순서에 있어서 많은 변경이 가능하다. 본 발명은 청구항들에서 정의된 바와 같이, 본 발명의 범주 내에 그러한 모든 변경들을 포괄하도록 의도된 것이다.

Claims (23)

  1. 반도체 다이로서,
    i) 반도체 웨이퍼 피스(piece)의 일 표면 상에 형성된 집적 회로와;
    ii) 상기 반도체 회로에 상호연결된 복수의 입출력(I/O) 패드들과;
    iii) 상기 일 표면 위에 형성된 유전체층, 및 상기 유전체 층 위에 형성된 복수의 전도성 트레이스들을 포함하는 라우팅층과, 상기 전도성 트레이스들 각각은 상기 I/O 패드들 중 하나와 상기 유전체 층 위에 형성된 복수의 범프패드들 중 하나와의 사이에서 연장되고;
    iv) 복수의 언더 범프 금속피복들(UBM; under-bump metallizations)을 포함하며, 상기 언더 범프 금속 피복들 각각은, 복수의 솔더 범프들 각각을 접착하기 위한 상부 표면(top surface), 및 상기 상부 표면보다 작으며 상기 복수의 범프 패드들 각각과 물리적으로 접촉하는 하부 접촉 표면(bottom contact surface)을 포함하고;
    상기 전도성 트레이스들 중 적어도 일부는, 상기 UBM 근처(proximate)의 상기 라우팅 층을 기계적으로 보강(reinforcement)하도록, 상기 UBM의 상기 상부 표면 아래에서 상기 범프 패드들과 접촉함이 없이 상기 범프 패드들 근처를 통과(pass)하는 것을 특징으로 하는 반도체 다이.
  2. 제1 항에 있어서, 상기 라우팅 층은 복수의 전도성 트레이스 층들을 포함하고, 상기 전도성 트레이스 층들 각각은 적어도 하나의 유전체 층에 의해 상기 복수의 전도성 트레이스 층들 중의 타(other) 트레이스 층으로부터 분리된 것을 특징으로 하는 반도체 다이.
  3. 제1 항에 있어서, 상기 전도성 트레이스들 중 상기 적어도 일부는, 상기 솔더 범프들 중의 대응 솔더 범프들로부터, 상기 반도체 다이와 상기 솔더 범프들이 접착된 기판의 열 팽창 계수들의 불일치(mismatch)로 인한 스트레스를 흡수하는 것을 특징으로 하는 반도체 다이.
  4. 제1 항에 있어서, 상기 전도성 트레이스들 중 적어도 일부는 전력 트레이스, 접지 트레이스, 및 신호 트레이스 중 하나를 포함하는 것을 특징으로 하는 반도체 다이.
  5. 제1 항에 있어서,
    범프 패드를 포함하는 원형 외접 영역(circular circumscribing area)-상기 원형 외접 영역은 대응하는 UBM의 상부 표면의 평균 반지름 RUBM 이상의 반지름 Rarea의 원형 영역으로서 정의됨-은, 포함된 범프 패드를 제외하고 그 영역의 30% 내지 100%가 상기 전도성 트레이스들의 부분들에 의해 덮인 것을 특징으로 하는 반도체 다이.
  6. 제1 항에 있어서, 상기 범프 패드들 각각 내에 내접된(inscribed) 원의 지름은 약 50㎛인 것을 특징으로 하는 반도체 다이.
  7. 제6 항에 있어서, 상기 UBM들 각각의 상부 표면 내에 내접된 원의 지름은 80㎛ 사이이고 상기 UBM들 각각의 하부 컨택 표면 내에 내접된 원의 반지름은 약 46㎛인 것을 특징으로 하는 반도체 다이.
  8. 제7 항에 있어서, 상기 전도성 트레이스들 각각의 폭은 약 12㎛인 것을 특징으로 하는 반도체 다이.
  9. 제1 항에 있어서, 상기 다이는 플립칩 접착을 사용하여 상기 기판에 접착된 것을 특징으로 하는 반도체 다이.
  10. 제1 항에 있어서, 상기 패키지는, DRAM, SRAM, EEPROM, 플래시 메모리, 그래픽 프로세서, 범용 프로세서 및 DSP 중 하나인 것을 특징으로 하는 반도체 다이.
  11. 반도체 다이로서,
    i) 일 표면 위에 형성된 적어도 하나의 집적 회로, 및 상기 적어도 하나의 집적 회로에 연결된 복수의 입출력(I/O) 패드들과;
    ii) 상기 다이의 상기 표면 위에 형성된 유전체 층 및 상기 유전체 층 위에 형성된 복수의 전도성 트레이스들을 포함하는 라우팅 층과, 상기 전도성 트레이스들 각각은 상기 I/O 패드들 중 하나와 상기 유전체 층 위에 형성된 복수의 범프 패드들 중 하나와의 사이에서 연장되고; 그리고
    iii) 상기 집적 회로를 기판에 전기적으로 상호연결하기 위하여 상기 범프 패드들 위에 형성된 복수의 솔더 범프들을 포함하며,
    상기 범프 패드들 중 적어도 하나는, 상기 각각의 범프 패드 위에 형성된 대응하는 언더 범프 금속피복(UBM)의 상부 표면의 평균 반지름 이상의 반지름을 가진 원형 외접 영역 내에 포함되고, 상기 전도성 트레이스들 중 적어도 일부는, 포함된 범프 패드에 접촉함이 없이, 상기 원형 외접 영역을 통과하여 상기 포함된 범프 패드 근처의 상기 라우팅 층을 기계적으로 보강하는 것을 특징으로 하는 반도체 다이.
  12. 제11 항에 있어서,
    원형 외접 영역 내에 포함된 상기 적어도 하나의 범프 패드는 6각형(hexagonal), 8각형(octagonal), 그리고 다각형(polygonal) 형상 중 하나인 것을 특징으로 하는 반도체 다이.
  13. 제11 항에 있어서,
    상기 UBM 상부에 형성된 솔더 범프를 더 포함하는 것을 특징으로 하는 반도체 다이.
  14. 제13 항에 있어서,
    상기 솔더 범프들 중 하나는 상기 UBM의 상기 상부 표면에 접착되고, 그리고 상기 상부 표면보다 작은 상기 UBM의 하부 컨택 표면은, 상기 적어도 하나의 범프 패드와 물리적으로 통신(physical communication)하는 것을 특징으로 하는 반도체 다이.
  15. 반도체 다이를 위한 라우팅 층으로서, 상기 라우팅 층은,
    i) 언더 범프 금속피복(UBM들)을 사용하여 솔더 범프들을 접착하기 위한 복수의 범프 패드들과;
    ii) 상기 범프 패드들 중 대응하는 범프 패드들과 다이 위에 형성된 집적 회로의 복수의 입출력(I/O) 패드들을 상호연결하는 복수의 전도성 트레이스들을 포함하며,
    상기 전도성 트레이스들 중 적어도 하나는 상기 범프 패드들 중 하나의 근처를 통과하여, 상기 UBM들 중 대응하는 UBM 근처의 상기 라우팅 층을 기계적으로 보강하는 것을 특징으로 하는 반도체 다이를 위한 라우팅 층.
  16. 제15 항에 있어서, 상기 범프 패드들 각각은 다각형, 원형, 그리고 사각형 형상 중 하나인 것을 특징으로 하는 반도체 다이를 위한 라우팅 층.
  17. 제15 항에 있어서, 상기 복수의 전도성 트레이스들 각각은, 구리, 알루미늄, 금, 납, 주석, 은, 비스무트, 안티몬, 아연, 니켈, 지르코늄, 마그네슘, 인듐, 텔루륨 그리고 갈륨 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 다이를 위한 라우팅 층.
  18. 제15 항에 있어서, 유전체 층을 더 포함하며, 상기 복수의 전도성 트레이스들은 상기 유전체 층 위에 형성되는 것을 특징으로 하는 반도체 다이를 위한 라우팅 층.
  19. 제15 항의 라우팅 층을 포함하는 것을 특징으로 하는 반도체 다이.
  20. 복수의 입출력(I/O) 패드들에 상호연결되는 집적 회로(IC)를 구비한 다이용 반도체 다이를 제조하는 방법으로서,
    i) 유전체층 위에 복수의 전도성 트레이스들을 형성하는 단계와, 상기 트레이스들은 복수의 범프 패드들 중 대응하는 범프 패드들과 상기 I/O 패드들을 상호연결하며, 상기 전도성 트레이스들 중 적어도 하나가 상기 범프 패드들 중 일 범프 패드 근처를 통과하여 상기 범프 패드들 중 일 범프 패드 근처의 상기 유전체 층을 보강하고; 그리고
    ii) 복수의 솔더 범프들을 상기 범프 패드들 중 대응하는 범프 패드들에 접착하는 단계를 포함하는 것을 특징으로 하는 반도체 다이의 제조 방법.
  21. 제20 항에 있어서, 상기 복수의 솔더 범프들을 접착하는 단계는, 상기 범프 패드들 각각의 위에 언더 범프 금속피복(UBM들)을 형성하는 단계와, 그리고 상기 솔더 범프들 각각을 상기 UBM들 중 대응하는 UBM 상에 장착(mounting)하는 것을 특징으로 하는 반도체 다이의 제조 방법.
  22. 제21 항에 있어서, 상기 라우팅 층 위에 패시베이션 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 다이의 제조 방법.
  23. 제22 항에 있어서, 상기 UBM들을 형성하기 위하여, 상기 범프 패드들을 노출하도록 상기 패시베이션층 내에 개구를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 다이의 제조 방법.
KR1020127012794A 2009-10-23 2010-10-21 반도체 다이 그리고 반도체 다이에서 스트레스를 완화시키기 위한 라우팅 층 KR101651617B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/604,584 US8227926B2 (en) 2009-10-23 2009-10-23 Routing layer for mitigating stress in a semiconductor die
US12/604,584 2009-10-23

Publications (2)

Publication Number Publication Date
KR20120093966A true KR20120093966A (ko) 2012-08-23
KR101651617B1 KR101651617B1 (ko) 2016-08-26

Family

ID=43897685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127012794A KR101651617B1 (ko) 2009-10-23 2010-10-21 반도체 다이 그리고 반도체 다이에서 스트레스를 완화시키기 위한 라우팅 층

Country Status (7)

Country Link
US (3) US8227926B2 (ko)
EP (1) EP2471096A4 (ko)
JP (1) JP2013508954A (ko)
KR (1) KR101651617B1 (ko)
CN (1) CN102668069B (ko)
TW (1) TWI517323B (ko)
WO (1) WO2011047479A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140026463A (ko) * 2011-04-22 2014-03-05 에이티아이 테크놀로지스 유엘씨 반도체 다이의 응력 완화용 라우팅층
KR101564138B1 (ko) * 2013-01-04 2015-10-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적회로용 메탈 라우팅 아키텍처

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841766B2 (en) * 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8227926B2 (en) 2009-10-23 2012-07-24 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
US9024431B2 (en) 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US8624392B2 (en) 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9153530B2 (en) * 2011-06-16 2015-10-06 Broadcom Corporation Thermal enhanced high density flip chip package
US8659123B2 (en) * 2011-09-28 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad structures in dies
US8912668B2 (en) 2012-03-01 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9368437B2 (en) 2011-12-31 2016-06-14 Intel Corporation High density package interconnects
WO2013101241A1 (en) 2011-12-31 2013-07-04 Intel Corporation Organic thin film passivation of metal interconnections
JP2013232620A (ja) 2012-01-27 2013-11-14 Rohm Co Ltd チップ部品
DE102013103581B4 (de) 2012-05-30 2022-01-13 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterbauteil und entsprechendes Herstellungsverfahren
US9472521B2 (en) 2012-05-30 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US8829673B2 (en) 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
CN105047643A (zh) * 2014-04-28 2015-11-11 联咏科技股份有限公司 集成电路
JP6672820B2 (ja) * 2016-01-18 2020-03-25 株式会社村田製作所 電子部品
US10490550B1 (en) 2016-02-19 2019-11-26 United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Larger-area integrated electrical metallization dielectric structures with stress-managed unit cells for more capable extreme environment semiconductor electronics
US10489547B2 (en) * 2016-09-08 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple patterning method, system for implementing the method and layout formed
DE102017210654B4 (de) * 2017-06-23 2022-06-09 Infineon Technologies Ag Elektronische Vorrichtung, die ein einen Hohlraum umfassendes Umverdrahtungsschicht-Pad umfasst
US10566300B2 (en) 2018-01-22 2020-02-18 Globalfoundries Inc. Bond pads with surrounding fill lines
KR102620865B1 (ko) * 2018-12-03 2024-01-04 에스케이하이닉스 주식회사 반도체 패키지
KR102538705B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 반도체 패키지
US12021013B2 (en) 2021-01-29 2024-06-25 Mediatek Inc. Ball pad design for semiconductor packages
KR20220109753A (ko) 2021-01-29 2022-08-05 삼성전자주식회사 포스트를 포함하는 반도체 패키지
CN113161314A (zh) * 2021-04-06 2021-07-23 厦门通富微电子有限公司 一种半导体芯片以及显示面板
US12015002B2 (en) 2021-08-30 2024-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Chip structure and method for forming the same
CN114783975B (zh) * 2022-06-21 2022-09-23 北京智芯微电子科技有限公司 缓冲焊垫及其制造方法和芯片及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118180A (en) * 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
JP2001024023A (ja) * 1999-07-13 2001-01-26 Shinko Electric Ind Co Ltd 半導体装置
US20050173798A1 (en) * 2004-02-10 2005-08-11 Matsushita Elec. Ind. Co. Ltd. Semiconductor device and method of manufacturing the same
KR20070033286A (ko) * 2005-09-21 2007-03-26 에이저 시스템즈 인크 상호접속 층의 교체를 위한 본드 패드 아래에서 라우팅

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831294B1 (en) 1999-01-22 2004-12-14 Renesas Technology Corp. Semiconductor integrated circuit device having bump electrodes for signal or power only, and testing pads that are not coupled to bump electrodes
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US6864565B1 (en) * 2001-12-06 2005-03-08 Altera Corporation Post-passivation thick metal pre-routing for flip chip packaging
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP2004214594A (ja) * 2002-11-15 2004-07-29 Sharp Corp 半導体装置およびその製造方法
JP4601910B2 (ja) * 2003-03-28 2010-12-22 パナソニック株式会社 半導体集積回路装置及び半導体集積回路装置の製造方法
US7098540B1 (en) 2003-12-04 2006-08-29 National Semiconductor Corporation Electrical interconnect with minimal parasitic capacitance
US7180195B2 (en) * 2003-12-17 2007-02-20 Intel Corporation Method and apparatus for improved power routing
JP2006165595A (ja) * 2006-02-03 2006-06-22 Seiko Epson Corp 半導体装置及びその製造方法
US7276435B1 (en) * 2006-06-02 2007-10-02 Freescale Semiconductor, Inc. Die level metal density gradient for improved flip chip package reliability
JP4247690B2 (ja) * 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法
US7834449B2 (en) * 2007-04-30 2010-11-16 Broadcom Corporation Highly reliable low cost structure for wafer-level ball grid array packaging
EP2183775A2 (en) * 2007-07-26 2010-05-12 Nxp B.V. Reinforced structure for a stack of layers in a semiconductor component
EP2186133A2 (en) * 2007-07-30 2010-05-19 Nxp B.V. Reduced bottom roughness of stress buffering element of a semiconductor component
US7919860B2 (en) * 2007-08-27 2011-04-05 Texas Instruments Incorporated Semiconductor device having wafer level chip scale packaging substrate decoupling
US8344505B2 (en) * 2007-08-29 2013-01-01 Ati Technologies Ulc Wafer level packaging of semiconductor chips
US8084859B2 (en) * 2007-10-12 2011-12-27 Panasonic Corporation Semiconductor device
JP2009111333A (ja) * 2007-10-12 2009-05-21 Panasonic Corp 半導体装置
US20090289362A1 (en) * 2008-05-21 2009-11-26 Texas Instruments Incorporated Low Inductance Ball Grid Array Device Having Chip Bumps on Substrate Vias
US20090294958A1 (en) * 2008-05-30 2009-12-03 Broadcom Corporation Wafer level redistribution using circuit printing technology
US7989356B2 (en) 2009-03-24 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming enhanced UBM structure for improving solder joint reliability
US8531015B2 (en) 2009-03-26 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a thin wafer without a carrier
US8227926B2 (en) 2009-10-23 2012-07-24 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
US8299632B2 (en) * 2009-10-23 2012-10-30 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118180A (en) * 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
JP2001024023A (ja) * 1999-07-13 2001-01-26 Shinko Electric Ind Co Ltd 半導体装置
US20050173798A1 (en) * 2004-02-10 2005-08-11 Matsushita Elec. Ind. Co. Ltd. Semiconductor device and method of manufacturing the same
KR20070033286A (ko) * 2005-09-21 2007-03-26 에이저 시스템즈 인크 상호접속 층의 교체를 위한 본드 패드 아래에서 라우팅

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140026463A (ko) * 2011-04-22 2014-03-05 에이티아이 테크놀로지스 유엘씨 반도체 다이의 응력 완화용 라우팅층
KR101564138B1 (ko) * 2013-01-04 2015-10-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적회로용 메탈 라우팅 아키텍처
US9881885B2 (en) 2013-01-04 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing architecture for integrated circuits

Also Published As

Publication number Publication date
US8227926B2 (en) 2012-07-24
TWI517323B (zh) 2016-01-11
US8642463B2 (en) 2014-02-04
TW201133737A (en) 2011-10-01
EP2471096A4 (en) 2015-04-29
CN102668069B (zh) 2016-06-15
KR101651617B1 (ko) 2016-08-26
US20110095415A1 (en) 2011-04-28
US9059159B2 (en) 2015-06-16
CN102668069A (zh) 2012-09-12
JP2013508954A (ja) 2013-03-07
US20120270388A1 (en) 2012-10-25
WO2011047479A1 (en) 2011-04-28
US20140110837A1 (en) 2014-04-24
EP2471096A1 (en) 2012-07-04

Similar Documents

Publication Publication Date Title
KR101651617B1 (ko) 반도체 다이 그리고 반도체 다이에서 스트레스를 완화시키기 위한 라우팅 층
US8299632B2 (en) Routing layer for mitigating stress in a semiconductor die
US10043768B2 (en) Semiconductor device and method of manufacture thereof
US10679930B2 (en) Metal core solder ball interconnector fan-out wafer level package
US8110922B2 (en) Wafer level semiconductor module and method for manufacturing the same
US8963314B2 (en) Packaged semiconductor product and method for manufacture thereof
JP4097660B2 (ja) 半導体装置
US8895357B2 (en) Integrated circuit and method of manufacturing the same
CN111403377A (zh) 封装结构
KR20080006172A (ko) 반도체 패키지 및 그 제조방법과 반도체 모듈 및 그제조방법
KR101830938B1 (ko) 메탈 코어 솔더 볼 인터커넥터 팬-아웃 웨이퍼 레벨 패키지
JP2013026404A (ja) 半導体装置及びその製造方法
KR20160083385A (ko) 반도체 패키지 및 그 제조방법
JP2013026402A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 4