CN114783975B - 缓冲焊垫及其制造方法和芯片及其制造方法 - Google Patents

缓冲焊垫及其制造方法和芯片及其制造方法 Download PDF

Info

Publication number
CN114783975B
CN114783975B CN202210706456.4A CN202210706456A CN114783975B CN 114783975 B CN114783975 B CN 114783975B CN 202210706456 A CN202210706456 A CN 202210706456A CN 114783975 B CN114783975 B CN 114783975B
Authority
CN
China
Prior art keywords
buffer
photoresist
conductive layer
pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210706456.4A
Other languages
English (en)
Other versions
CN114783975A (zh
Inventor
张贺丰
林杰
杜君
王文赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Smartchip Semiconductor Technology Co Ltd
Original Assignee
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Smartchip Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smartchip Microelectronics Technology Co Ltd, Beijing Smartchip Semiconductor Technology Co Ltd filed Critical Beijing Smartchip Microelectronics Technology Co Ltd
Priority to CN202210706456.4A priority Critical patent/CN114783975B/zh
Publication of CN114783975A publication Critical patent/CN114783975A/zh
Application granted granted Critical
Publication of CN114783975B publication Critical patent/CN114783975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种缓冲焊垫及其制造方法和芯片及其制造方法。该缓冲焊垫用于芯片，缓冲焊垫包括：第一绝缘层、第二绝缘层、第一导电层和第二导电层，第二绝缘层设于第一绝缘层的上方，第二绝缘层设有沿厚度方向贯通的焊垫开孔，第一导电层设于第一绝缘层和第二绝缘层之间，且第一导电层在焊垫开孔正下方的位置处设置有至少一个缓冲孔，第二导电层至少部分设于焊垫开孔内，且第二导电层与第一导电层导通。根据本发明实施例的缓冲焊垫，第一导电层在焊垫开孔正下方的位置处设置有至少一个缓冲孔，以在缓冲焊垫与金属线采用绑定连接时，缓冲绑定时产生的压力，降低缓冲焊垫失效的风险，从而有利于提升缓冲焊垫的可靠性。

Description

缓冲焊垫及其制造方法和芯片及其制造方法
技术领域
本发明涉及芯片技术领域，具体而言，涉及一种缓冲焊垫及其制造方法和芯片及其制造方法。
背景技术
在相关技术中，晶圆切割成芯片后，通常采用绑定（bonding）工艺通过金属线把芯片的焊垫与外界电子元器件连接起来，然而，在绑定过程中，如果绑定压力过小，会使金属线与焊垫绑定不牢固，影响芯片应用的可靠性，如果金属线与焊垫绑定压力过大，会使焊垫产生裂纹，甚至使芯片产生开裂，同样影响芯片应用的可靠性。
发明内容
本发明旨在至少在一定程度上解决现有技术中的上述技术问题之一。为此，本发明的第一个目的在于提出一种缓冲焊垫，以提升缓冲焊垫的可靠性。
本发明的第二个目的在于提出一种缓冲焊垫的制造方法。
本发明的第三个目的在于提出另一种缓冲焊垫的制造方法。
本发明的第四个目的在于提出一种芯片。
本发明的第五个目的在于提出一种芯片的制造方法。
为实现上述目的，本发明第一方面实施例提出的一种缓冲焊垫，用于芯片，缓冲焊垫包括：第一绝缘层和第二绝缘层，所述第二绝缘层设于所述第一绝缘层的上方，所述第二绝缘层设有沿厚度方向贯通的焊垫开孔；第一导电层和第二导电层，所述第一导电层设于所述第一绝缘层和所述第二绝缘层之间，且所述第一导电层在所述焊垫开孔正下方的位置处设置有至少一个缓冲孔，所述第二导电层至少部分设于所述焊垫开孔内，且所述第二导电层与所述第一导电层导通。
根据本发明实施例的缓冲焊垫，第一导电层在焊垫开孔正下方的位置处设置有至少一个缓冲孔，以在缓冲焊垫与金属线采用绑定连接时，缓冲绑定时产生的压力，降低缓冲焊垫失效的风险，从而有利于提升缓冲焊垫的可靠性。
根据本发明的一些实施例，所述缓冲孔的延伸方向与所述焊垫开孔的延伸方向相同。
根据本发明的一些实施例，所述缓冲孔为圆柱孔，所述缓冲孔的孔径φ满足以下关系式：φ＜100nm。
进一步地，所述缓冲孔的深度H满足以下关系式：H＞2φ。
根据本发明的一些实施例，所述缓冲孔沿所述第一导电层的厚度方向延伸且贯穿所述第一导电层。
根据本发明的一些实施例，所述缓冲孔沿所述第一导电层的厚度方向延伸，所述缓冲孔的深度小于所述第一导电层的厚度，且所述缓冲孔的开口朝向所述第二导电层。
为实现上述目的，本发明第二方面实施例提出的一种缓冲焊垫的制造方法，所述缓冲焊垫为上述的缓冲焊垫，所述缓冲焊垫的制造方法包括以下步骤：在所述第一绝缘层的表面涂覆第一光刻胶后进行显影，以在所述缓冲孔的预设位置保留所述第一光刻胶；沉积第一导电材料，去除多余的所述第一导电材料和所述第一光刻胶，以形成所述第一导电层和所述缓冲孔；沉积第二导电材料，在沉积的所述第二导电材料表面涂覆第二光刻胶后进行显影，以在正对所述第二导电层的预设位置保留所述第二光刻胶；对沉积的所述第二导电材料进行刻蚀，以形成所述第二导电层；去除所述第二导电层上的所述第二光刻胶，沉积第二绝缘材料，在沉积的所述第二绝缘材料的表面涂覆第三光刻胶后进行显影，以将所述焊垫开孔的延伸方向上的所述第三光刻胶去除；对沉积的所述第二绝缘材料进行刻蚀，以形成所述第二绝缘层。
根据本发明实施例的缓冲焊垫的制造方法，可使第一导电层在焊垫开孔正下方的位置处形成有至少一个缓冲孔，以在缓冲焊垫与金属线采用绑定连接时，缓冲绑定时产生的压力，降低缓冲焊垫失效的风险，从而有利于提升缓冲焊垫的可靠性。
为实现上述目的，本发明第三方面实施例提出的另一种缓冲焊垫的制造方法，所述缓冲焊垫为上述的缓冲焊垫，所述缓冲焊垫的制造方法包括以下步骤：在所述第一绝缘层的表面沉积第一导电材料，对沉积的所述第一导电材料涂覆第一光刻胶后进行显影，以在所述缓冲孔的预设位置保留所述第一光刻胶；沉积第一导电材料，去除多余的所述第一导电材料和所述第一光刻胶，以形成所述第一导电层和所述缓冲孔；沉积第二导电材料，在沉积的所述第二导电材料表面涂覆第二光刻胶后进行显影，以在正对所述第二导电层的预设位置保留所述第二光刻胶；对沉积的所述第二导电材料进行刻蚀，以形成所述第二导电层；去除所述第二导电层上的所述第二光刻胶，沉积第二绝缘材料，在沉积的所述第二绝缘材料的表面涂覆第三光刻胶后进行显影，以将所述焊垫开孔的延伸方向上的所述第三光刻胶去除；对沉积的所述第二绝缘材料进行刻蚀，以形成所述第二绝缘层。
根据本发明实施例的缓冲焊垫的制造方法，可使第一导电层在焊垫开孔正下方的位置处形成有至少一个缓冲孔，以在缓冲焊垫与金属线采用绑定连接时，缓冲绑定时产生的压力，降低缓冲焊垫失效的风险，从而有利于提升缓冲焊垫的可靠性。
为实现上述目的，本发明第四方面实施例提出的一种芯片，包括上述的缓冲焊垫。
根据本发明实施例的芯片，其缓冲焊垫的第一导电层在焊垫开孔正下方的位置处设置有至少一个缓冲孔，以在缓冲焊垫与金属线采用绑定连接时，缓冲绑定时产生的压力，降低缓冲焊垫失效的风险，从而有利于提升缓冲焊垫的可靠性。
为实现上述目的，本发明第五方面实施例提出的一种芯片的制造方法，包括上述的缓冲焊垫的制造方法。
根据本发明实施例的芯片的制造方法，可使缓冲焊垫的第一导电层在焊垫开孔正下方的位置处形成有至少一个缓冲孔，以在缓冲焊垫与金属线采用绑定连接时，缓冲绑定时产生的压力，降低缓冲焊垫失效的风险，从而有利于提升缓冲焊垫的可靠性。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1是根据本发明一个实施例的缓冲焊垫的结构示意图；
图2是图1在缓冲孔处的局部放大图；
图3是根据本发明一个实施例的缓冲焊垫的立体结构示意图；
图4是根据本发明另一个实施例的缓冲焊垫的结构示意图；
图5是图4在缓冲孔处的局部放大图；
图6是根据本发明一个实施例的缓冲焊垫的制造方法的流程图；
图7A-图7B是根据本发明一个实施例的缓冲焊垫的制造方法的另一个流程图；
图8是根据本发明另一个实施例的缓冲焊垫的制造方法的流程图；
图9A-图9B是根据本发明另一个实施例的缓冲焊垫的制造方法的另一个流程图。
附图标记：
第一绝缘层1、第二绝缘层2、焊垫开孔21、第二绝缘材料201、第一导电层3、缓冲孔31、第一导电材料301、第二导电层4、第二导电材料401、第一光刻胶501、第二光刻胶502、第三光刻胶503、缓冲焊垫10。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“厚度”、“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下面结合图1-图9B详细描述根据本发明实施例的缓冲焊垫及其制造方法和芯片及其制造方法。
参照图1-图5所示，缓冲焊垫10可用于芯片，缓冲焊垫10包括：第一绝缘层1、第二绝缘层2、第一导电层3和第二导电层4，其中：
第二绝缘层2设于第一绝缘层1的上方，第二绝缘层2设有沿厚度方向贯通的焊垫开孔21，也就是说，焊垫开孔21在第二绝缘层2的厚度方向贯穿第二绝缘层2，第一导电层3设于第一绝缘层1和第二绝缘层2之间，且第一导电层3在焊垫开孔21正下方的位置处设置有至少一个缓冲孔31，也就是说，缓冲孔31的数量可以是一个，也可以是多个，同时，缓冲孔31的结构可以是圆孔、方孔或多边形孔，第二导电层4至少部分设于焊垫开孔21内，且第二导电层4与第一导电层3导通。第二导电层4适于与金属线采用绑定（bonding）工艺连接，金属线还可以与外界电子元器件连接，从而实现芯片通过第一导电层3、第二导电层4和金属线与外界电子元器件的信号传递。
可选地，第二导电层4可全部设于焊垫开孔21内，且第二导电层4的高度低于第二绝缘层2的高度，以使焊垫开孔21内形成一个凹槽，以便于第二导电层4与金属线的连接。此外，第二导电层4还可以部分伸出焊垫开孔21外。
可以理解的是，在第二导电层4与金属线绑定连接时，被保证金属线与第二导电层4连接的绑定牢靠，第二导电层4和第一导电层3承受的绑定压力较大，为避免绑定压力导致缓冲焊垫10产生裂纹和芯片发生开裂，通过第一导电层3在焊垫开孔21正下方的位置处设置有至少一个缓冲孔31，从而使第二导电层4承受的绑定压力时，缓冲孔31可为第一导电层3和第二导电层4提供一定的变形空间，使第一导电层3和第二导电层4可通过变形吸能，从而有利于缓冲绑定压力的冲击，避免缓冲焊垫10产生裂纹，进而有利于提升缓冲焊垫10的可靠性性。
可选地，第一绝缘层1和第二绝缘层2的材质可以是SiO2，第一导电层3的材质可以是Cu，第二导电层4的材质可以是Al。
根据本发明实施例的缓冲焊垫10，第一导电层3在焊垫开孔21正下方的位置处设置有至少一个缓冲孔31，以在缓冲焊垫10与金属线采用绑定连接时，缓冲绑定时产生的压力，降低缓冲焊垫10失效的风险，从而有利于提升缓冲焊垫10的可靠性。
在本发明的一些实施例中，参照图1-图5所示，缓冲孔31的延伸方向可以是上下方向，以便于第二导电层4与金属线的连接，缓冲孔31的延伸方向与焊垫开孔21的延伸方向相同，以保证第一导电层3在上下方向的结构强度，降低绑定时第一导电层3受到压力发生断裂的风险。
在本发明的一些实施例中，参照图2和图5所示，缓冲孔31为圆柱孔，缓冲孔31的孔径φ满足以下关系式：φ＜100nm，举例而言，缓冲孔31的孔径φ为10nm，或50nm，或90nm，可以理解的是，若缓冲孔31的孔径φ≥100nm，缓冲孔31将影响影响第二导电层4的结构强度，还会使第二导电层4的横截面积减小过多，导致第二导电层4容易发热，此外，在制造缓冲焊垫10时，形成第二导电层4的材料是在沉积于第一导电层3上的，若缓冲孔31的孔径φ≥100nm，形成第二导电层4的材料容易落入缓冲孔31中，导致缓冲孔31失去缓冲作用。
在本发明的一些实施例中，参照图2和图5所示，缓冲孔31的深度H满足以下关系式：H＞2φ，举例而言，当缓冲孔31的深度H为120nm，缓冲孔31的孔径φ可以为50nm。当缓冲孔31的深度H为200nm时，缓冲孔31的孔径φ可以为90nm。
在本发明的一些实施例中，参照图2和图5所示，缓冲孔31的深度H可根据第一导电层3的厚度H’确定，缓冲孔31的深度H的与第一导电层3的厚度H’满足以下关系式：0.6≤H/H’≤1，举例而言，当第一导电层3的厚度H’为200nm时，缓冲孔31的深度H可以是120nm，或150nm，或200nm。
在本发明的一些实施例中，参照图1-图3所示，缓冲孔31沿第一导电层3的厚度方向延伸且贯穿第一导电层3，可以理解的是，缓冲孔31相当于在第一导电层3上开设通孔，贯穿第一导电层3的缓冲孔31便于制造，可减少缓冲焊垫10在制造时的工序。
在本发明的另一些实施例中，参照图4和图5所示，缓冲孔31沿第一导电层3的厚度方向延伸，缓冲孔31的深度小于第一导电层3的厚度，且缓冲孔31的开口朝向第二导电层4，可以理解的是，缓冲孔31相当于在第一导电层3上开设盲孔，且盲孔的开口向上朝向第二导电层4。需要说明的是，在缓冲孔31的深度小于第一导电层3的厚度时，可以减少缓冲孔31对第一导电层3导电性能的影响，以减少第一导电层3在焊垫开孔21正下方处的发热，保证缓冲焊垫10的可靠性。另外，缓冲孔31的开口朝向第二导电层4，以便于通过沉积制造出具有缓冲孔31的第二导电层4，同时，缓冲孔31的开口还可提升第一导电层3朝向第二导电层4表面的粗糙程度，从而有利于提升第二导电层4与第一导电层3的结合强度，避免第二导电层4脱落，从而有利于提升缓冲焊垫10的抗冲击性能。
在本发明的一些实施例中，参照图1-图5所示，第一导电层3在焊垫开孔21正下方的位置处设置有多个缓冲孔31，且多个缓冲孔31以阵列排布，也就是说，多个缓冲孔31以多行多列的形式排布，其中，任意相邻两个缓冲孔31的轴线间距相等，以在焊垫开孔21的正下方均匀分散缓冲绑定压力，保证缓冲焊垫10的可靠性。
另外，本发明实施例还提出一种缓冲焊垫的制造方法，缓冲焊垫10为上述实施例的缓冲焊垫10，其中，缓冲孔31沿第一导电层3的厚度方向延伸且贯穿第一导电层3，参考图6、图7A和图7B所示，缓冲焊垫的制造方法包括以下步骤：
步骤S11，在第一绝缘层1的表面涂覆第一光刻胶501后进行显影，以在缓冲孔31的预设位置保留第一光刻胶501。
其中，第一光刻胶501的厚度可与第一导电层3的厚度相同。
步骤S12，沉积第一导电材料301，去除多余的第一导电材料301和第一光刻胶501，以形成第一导电层3和缓冲孔31。
其中，第一导电材料301可以是Cu，第一导电材料301沉积的厚度可大于第一导电层3的厚度，第一光刻胶501可阻挡第一导电材料301在缓冲孔31的预设位置沉积。去除多余的第一导电材料301后，第一导电材料301可形成第一导电层3，第一光刻胶501位于第一导电层3中的缓冲孔31内，然后将缓冲孔31内的第一光刻胶501去除。
步骤S13，沉积第二导电材料401，在沉积的第二导电材料401表面涂覆第二光刻胶502后进行显影，以在正对第二导电层4的预设位置保留第二光刻胶502。
其中，第二导电材料401可以是Al，在对第二光刻胶502进行显影时，可将第二导电层4的预设位置以外的光刻胶进行去除，第二导电层4的预设位置为与第二导电层4对齐的正上方位置。
步骤S14，对沉积的第二导电材料401进行刻蚀，以形成第二导电层4。
其中，对沉积的第二导电材料401进行刻蚀时，第二光刻胶502在第二导电层4的预设位置对第二导电材料401进行保护，除第二光刻胶502下方以外的位置的第二导电材料401被去除，从而使沉积的第二导电材料401形成第二导电层4。
步骤S15，去除第二导电层4上的第二光刻胶502，沉积第二绝缘材料201，在沉积的第二绝缘材料201的表面涂覆第三光刻胶503后进行显影，以将焊垫开孔21的延伸方向上的第三光刻胶503去除。
其中，第二绝缘材料201可以是SiO2，沉积的第二绝缘材料201覆盖在第一导电材料301和第二导电材料401的上方，焊垫开孔21的延伸方向为上下方向，即在正对焊垫开孔21的位置去除第三光刻胶503。
步骤S16，对沉积的第二绝缘材料201进行刻蚀，以形成第二绝缘层2。
其中，在对第二绝缘材料201进行刻蚀时，第二绝缘材料201在焊垫开孔21的位置没有第三光刻胶503的保护，从而在第二绝缘材料201上刻蚀出焊垫开孔21，使第二绝缘材料201形成第二绝缘层2。
根据本发明实施例的缓冲焊垫的制造方法，可使第一导电层3在焊垫开孔21正下方的位置处形成有至少一个缓冲孔31，以在缓冲焊垫10与金属线采用绑定连接时，缓冲绑定时产生的压力，降低缓冲焊垫10失效的风险，从而有利于提升缓冲焊垫10的可靠性。
更具体地，参照图7A和图7B所示，缓冲焊垫的制造方法包括：
步骤S101，在第一绝缘层1的表面旋涂第一光刻胶501。
其中，第一光刻胶501的厚度可与第一导电层3的厚度相同。
步骤S102，对第一光刻胶501进行显影，以在缓冲孔31的预设位置保留第一光刻胶501。
步骤S103，沉积第一导电材料301。
其中，第一导电材料301可以是Cu，第一导电材料301沉积的厚度可大于第一导电层3的厚度，第一光刻胶501可阻挡第一导电材料301在缓冲孔31的预设位置的沉积。
步骤S104，去除多余的第一导电材料301。
其中，去除多余的第一导电材料301后，第一导电材料301可形成第一导电层3，第一光刻胶501位于第一导电层3中的缓冲孔31内。
步骤S105，去除第一光刻胶501。
步骤S106，沉积第二导电材料401。
其中，第二导电材料401可以是Al。
步骤S107，在沉积第二导电材料401表面旋涂第二光刻胶502。
步骤S108，对第二光刻胶502进行显影，以在正对第二导电层4的预设位置保留第二光刻胶502。
其中，在对第二光刻胶502进行显影时，对第二导电层4的预设位置以外的光刻胶进行去除，第二导电层4的预设位置为与第二导电层4对齐的正上方位置。
步骤S109，对沉积的第二导电材料401进行刻蚀，以形成第二导电层4。
其中，对沉积的第二导电材料401进行刻蚀时，第二光刻胶502在第二导电层4的预设位置对第二导电材料401进行保护，除第二光刻胶502下方以外的位置的第二导电材料401被去除，从而使沉积的第二导电材料401形成第二导电层4。
步骤S110，去除第二导电层4上的第二光刻胶502。
步骤S111，沉积第二绝缘材料201。
其中，第二绝缘材料201可以是SiO2，沉积的第二绝缘材料201覆盖在第一导电材料301和第二导电材料401的上方。
步骤S112，在沉积的第二绝缘材料201的表面涂覆第三光刻胶503。
步骤S113，对第三光刻胶503进行显影，以将焊垫开孔21的延伸方向上的第三光刻胶503去除。
其中，焊垫开孔21的延伸方向为上下方向，即在正对焊垫开孔21的位置去除第三光刻胶503。
步骤S114，对沉积的第二绝缘材料201进行刻蚀，以形成第二绝缘层2。
其中，在对第二绝缘材料201进行刻蚀时，第二绝缘材料201在焊垫开孔21的位置没有第三光刻胶503的保护，从而在第二绝缘材料201上刻蚀出焊垫开孔21，使第二绝缘材料201形成第二绝缘层2。
步骤S115，去除第二光刻胶502，以完成缓冲焊垫10的制造。
此外，本发明实施例还提出另一种缓冲焊垫的制造方法，缓冲焊垫10为上述实施例的缓冲焊垫10，其中，缓冲孔31沿第一导电层3的厚度方向延伸，缓冲孔31的深度小于第一导电层3的厚度，且缓冲孔31的开口朝向第二导电层4，参考图8、图9A和图9B所示，缓冲焊垫10的制造方法包括以下步骤：
步骤S21，在第一绝缘层1的表面沉积第一导电材料301，对沉积的第一导电材料301涂覆第一光刻胶501后进行显影，以在缓冲孔31的预设位置保留第一光刻胶501。
其中，第一导电材料301可以是Cu，第一导电材料301的沉积厚度为H’-H，即第一导电层3的厚度减去缓冲孔31的深度。第一光刻胶501的厚度可与缓冲孔31的厚度相同。
步骤S22，沉积第一导电材料301，去除多余的第一导电材料301和第一光刻胶501，以形成第一导电层3和缓冲孔31。
其中，沉积的第一导电材料301的厚度可超过第一光刻胶501的厚度，第一光刻胶501可阻挡第一导电材料301在缓冲孔31的预设位置的沉积。去除多余的第一导电材料301后，两次沉积的第一导电材料301可形成第一导电层3，第一光刻胶501位于第一导电层3中的缓冲孔31内，然后去除缓冲孔31内的第一光刻胶501。
步骤S23，沉积第二导电材料401，在沉积的第二导电材料401表面涂覆第二光刻胶502后进行显影，以在正对第二导电层4的预设位置保留第二光刻胶502。
其中，第二导电材料401可以是Al，在对第二光刻胶502进行显影时，对第二导电层4的预设位置以外的光刻胶进行去除，第二导电层4的预设位置为与第二导电层4对齐的正上方位置。
步骤S24，对沉积的第二导电材料401进行刻蚀，以形成第二导电层4。
其中，对沉积的第二导电材料401进行刻蚀时，第二光刻胶502在第二导电层4的预设位置对第二导电材料401进行保护，除第二光刻胶502下方以外的位置的第二导电材料401被去除，从而使沉积的第二导电材料401形成第二导电层4。
步骤S25，去除第二导电层4上的第二光刻胶502，沉积第二绝缘材料201，在沉积的第二绝缘材料201的表面涂覆第三光刻胶503后进行显影，以将焊垫开孔21的延伸方向上的第三光刻胶503去除。
其中，第二绝缘材料201可以是SiO2，沉积的第二绝缘材料201覆盖在第一导电材料301和第二导电材料401的上方。焊垫开孔21的延伸方向为上下方向，即在正对焊垫开孔21的位置去除第三光刻胶503。
步骤S26，对沉积的第二绝缘材料201进行刻蚀，以形成第二绝缘层2。
其中，在对第二绝缘材料201进行刻蚀时，第二绝缘材料201在焊垫开孔21的位置没有第三光刻胶503的保护，从而在第二绝缘材料201上刻蚀出焊垫开孔21，使第二绝缘材料201形成第二绝缘层2。
根据本发明实施例的缓冲焊垫10的制造方法，可使第一导电层3在焊垫开孔21正下方的位置处形成有至少一个缓冲孔31，以在缓冲焊垫10与金属线采用绑定连接时，缓冲绑定时产生的压力，降低缓冲焊垫10失效的风险，从而有利于提升缓冲焊垫10的可靠性。
更具体地，参照图9A和图9B所示，缓冲焊垫的制造方法包括：
步骤S201，在第一绝缘层1的表面沉积第一导电材料301。
其中，第一导电材料301可以是Cu，在步骤S201中，第一导电材料301的沉积厚度为H’-H，即第一导电层3的厚度减去缓冲孔31的深度。
步骤S202，在沉积的第一导电材料301的表面旋涂第一光刻胶501。
其中，第一光刻胶501的厚度可与缓冲孔31的厚度相同。
步骤S203，对第一光刻胶501进行显影，以在缓冲孔31的预设位置保留第一光刻胶501。
步骤S204，沉积第一导电材料301。
其中，步骤S204中沉积的第一导电材料301的厚度可超过第一光刻胶501的厚度，第一光刻胶501可阻挡第一导电材料301在缓冲孔31的预设位置的沉积。
步骤S205，去除多余的第一导电材料301。
其中，去除多余的第一导电材料301后，两次沉积的第一导电材料301可形成第一导电层3，第一光刻胶501位于第一导电层3中的缓冲孔31内。
步骤S206，去除第一光刻胶501。
步骤S207，沉积第二导电材料401。
其中，第二导电材料401可以是Al。
步骤S208，在沉积第二导电材料401表面旋涂第二光刻胶502。
步骤S209，对第二光刻胶502进行显影，以在正对第二导电层4的预设位置保留第二光刻胶502。
其中，在对第二光刻胶502进行显影时，对第二导电层4的预设位置以外的光刻胶进行去除，第二导电层4的预设位置为与第二导电层4对齐的正上方位置。
步骤S210，对沉积的第二导电材料401进行刻蚀，以形成第二导电层4。
其中，对沉积的第二导电材料401进行刻蚀时，第二光刻胶502在第二导电层4的预设位置对第二导电材料401进行保护，除第二光刻胶502下方以外的位置的第二导电材料401被去除，从而使沉积的第二导电材料401形成第二导电层4。
步骤S211，去除第二导电层4上的第二光刻胶502。
步骤S212，沉积第二绝缘材料201。
其中，第二绝缘材料201可以是SiO2，沉积的第二绝缘材料201覆盖在第一导电材料301和第二导电材料401的上方。
步骤S213，在沉积的第二绝缘材料201的表面涂覆第三光刻胶503。
步骤S214，对第三光刻胶503进行显影，以将焊垫开孔21的延伸方向上的第三光刻胶503去除。
其中，焊垫开孔21的延伸方向为上下方向，即在正对焊垫开孔21的位置去除第三光刻胶503。
步骤S215，对沉积的第二绝缘材料201进行刻蚀，以形成第二绝缘层2。
其中，在对第二绝缘材料201进行刻蚀时，第二绝缘材料201在焊垫开孔21的位置没有第三光刻胶503的保护，从而在第二绝缘材料201上刻蚀出焊垫开孔21，使第二绝缘材料201形成第二绝缘层2。
步骤S216，去除第三光刻胶503，以完成缓冲焊垫10的制造。
此外，本发明实施例还提出一种芯片，包括上述实施例的缓冲焊垫10。
根据本发明实施例的芯片，其缓冲焊垫10的第一导电层3在焊垫开孔21正下方的位置处设置有至少一个缓冲孔31，以在缓冲焊垫10与金属线采用绑定连接时，缓冲绑定时产生的压力，降低缓冲焊垫10失效的风险，从而有利于提升缓冲焊垫10的可靠性。
另外，本发明实施例还提出一种芯片的制造方法，包括上述实施例的缓冲焊垫10的制造方法。
根据本发明实施例的芯片的制造方法，可使缓冲焊垫10的第一导电层3在焊垫开孔21正下方的位置处形成有至少一个缓冲孔31，以在缓冲焊垫10与金属线采用绑定连接时，缓冲绑定时产生的压力，降低缓冲焊垫10失效的风险，从而有利于提升缓冲焊垫10的可靠性。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (7)

1.一种缓冲焊垫的制造方法，其特征在于，所述缓冲焊垫用于芯片，所述缓冲焊垫包括：
第一绝缘层和第二绝缘层，所述第二绝缘层设于所述第一绝缘层的上方，所述第二绝缘层设有沿厚度方向贯通的焊垫开孔；
第一导电层和第二导电层，所述第一导电层设于所述第一绝缘层和所述第二绝缘层之间，且所述第一导电层在所述焊垫开孔正下方的位置处设置有至少一个缓冲孔，所述第一导电层通过沉积形成，且在沉积时形成所述缓冲孔，所述缓冲孔为圆柱孔，所述缓冲孔的孔径φ满足以下关系式：φ＜100nm，所述第二导电层至少部分设于所述焊垫开孔内，所述第二导电层通过沉积形成，且所述第二导电层与所述第一导电层导通，所述缓冲孔沿所述第一导电层的厚度方向延伸且贯穿所述第一导电层；
所述缓冲焊垫的制造方法包括以下步骤：
在所述第一绝缘层的表面涂覆第一光刻胶后进行显影，以在所述缓冲孔的预设位置保留所述第一光刻胶；
沉积第一导电材料，去除多余的所述第一导电材料和所述第一光刻胶，以形成所述第一导电层和所述缓冲孔；
沉积第二导电材料，在沉积的所述第二导电材料表面涂覆第二光刻胶后进行显影，以在正对所述第二导电层的预设位置保留所述第二光刻胶；
对沉积的所述第二导电材料进行刻蚀，以形成所述第二导电层；
去除所述第二导电层上的所述第二光刻胶，沉积第二绝缘材料，在沉积的所述第二绝缘材料的表面涂覆第三光刻胶后进行显影，以将所述焊垫开孔的延伸方向上的所述第三光刻胶去除；
对沉积的所述第二绝缘材料进行刻蚀，以形成所述第二绝缘层。
2.根据权利要求1所述的缓冲焊垫的制造方法，其特征在于，所述缓冲孔的延伸方向与所述焊垫开孔的延伸方向相同。
3.根据权利要求1所述的缓冲焊垫的制造方法，其特征在于，所述缓冲孔的深度H满足以下关系式：H＞2φ。
4.一种缓冲焊垫的制造方法，其特征在于，所述缓冲焊垫用于芯片，所述缓冲焊垫包括：
第一绝缘层和第二绝缘层，所述第二绝缘层设于所述第一绝缘层的上方，所述第二绝缘层设有沿厚度方向贯通的焊垫开孔；
第一导电层和第二导电层，所述第一导电层设于所述第一绝缘层和所述第二绝缘层之间，且所述第一导电层在所述焊垫开孔正下方的位置处设置有至少一个缓冲孔，所述第一导电层通过沉积形成，且在沉积时形成所述缓冲孔，所述缓冲孔为圆柱孔，所述缓冲孔的孔径φ满足以下关系式：φ＜100nm，所述第二导电层至少部分设于所述焊垫开孔内，所述第二导电层通过沉积形成，且所述第二导电层与所述第一导电层导通，所述缓冲孔沿所述第一导电层的厚度方向延伸，所述缓冲孔的深度小于所述第一导电层的厚度，且所述缓冲孔的开口朝向所述第二导电层；
所述缓冲焊垫的制造方法包括以下步骤：
在所述第一绝缘层的表面沉积第一导电材料，对沉积的所述第一导电材料涂覆第一光刻胶后进行显影，以在所述缓冲孔的预设位置保留所述第一光刻胶；
沉积第一导电材料，去除多余的所述第一导电材料和所述第一光刻胶，以形成所述第一导电层和所述缓冲孔；
沉积第二导电材料，在沉积的所述第二导电材料表面涂覆第二光刻胶后进行显影，以在正对所述第二导电层的预设位置保留所述第二光刻胶；
对沉积的所述第二导电材料进行刻蚀，以形成所述第二导电层；
去除所述第二导电层上的所述第二光刻胶，沉积第二绝缘材料，在沉积的所述第二绝缘材料的表面涂覆第三光刻胶后进行显影，以将所述焊垫开孔的延伸方向上的所述第三光刻胶去除；
对沉积的所述第二绝缘材料进行刻蚀，以形成所述第二绝缘层。
5.根据权利要求4所述的缓冲焊垫的制造方法，其特征在于，所述缓冲孔的延伸方向与所述焊垫开孔的延伸方向相同。
6.根据权利要求4所述的缓冲焊垫的制造方法，其特征在于，所述缓冲孔的深度H满足以下关系式：H＞2φ。
7.一种芯片的制造方法，其特征在于，包括权利要求1或4所述的缓冲焊垫的制造方法。
CN202210706456.4A 2022-06-21 2022-06-21 缓冲焊垫及其制造方法和芯片及其制造方法 Active CN114783975B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210706456.4A CN114783975B (zh) 2022-06-21 2022-06-21 缓冲焊垫及其制造方法和芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210706456.4A CN114783975B (zh) 2022-06-21 2022-06-21 缓冲焊垫及其制造方法和芯片及其制造方法

Publications (2)

Publication Number Publication Date
CN114783975A CN114783975A (zh) 2022-07-22
CN114783975B true CN114783975B (zh) 2022-09-23

Family

ID=82420936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210706456.4A Active CN114783975B (zh) 2022-06-21 2022-06-21 缓冲焊垫及其制造方法和芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN114783975B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770437A (zh) * 2004-11-02 2006-05-10 台湾积体电路制造股份有限公司 接合垫结构
CN102044457A (zh) * 2010-01-28 2011-05-04 中颖电子股份有限公司 金属焊垫的制造方法以及相应的金属焊垫结构
CN102668069A (zh) * 2009-10-23 2012-09-12 Ati科技无限责任公司 用于在半导体裸片中缓解应力的布线层
CN103378024A (zh) * 2012-04-19 2013-10-30 株式会社丰田自动织机 散热装置及其制造方法
TW201345710A (zh) * 2012-05-14 2013-11-16 Tong Hsing Electronic Ind Ltd 一低應力厚銅陶瓷基板
CN111008512A (zh) * 2019-12-04 2020-04-14 成都九芯微科技有限公司 一种减小封装应力的版图设计方法
CN214146134U (zh) * 2020-12-25 2021-09-07 淄博晟元新材料科技有限责任公司 无机材料与金属连接的应力缓冲结构
CN113517249A (zh) * 2021-09-10 2021-10-19 甬矽电子(宁波)股份有限公司 凸块缓冲封装结构和凸块缓冲封装结构的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770437A (zh) * 2004-11-02 2006-05-10 台湾积体电路制造股份有限公司 接合垫结构
CN102668069A (zh) * 2009-10-23 2012-09-12 Ati科技无限责任公司 用于在半导体裸片中缓解应力的布线层
CN102044457A (zh) * 2010-01-28 2011-05-04 中颖电子股份有限公司 金属焊垫的制造方法以及相应的金属焊垫结构
CN103378024A (zh) * 2012-04-19 2013-10-30 株式会社丰田自动织机 散热装置及其制造方法
TW201345710A (zh) * 2012-05-14 2013-11-16 Tong Hsing Electronic Ind Ltd 一低應力厚銅陶瓷基板
CN111008512A (zh) * 2019-12-04 2020-04-14 成都九芯微科技有限公司 一种减小封装应力的版图设计方法
CN214146134U (zh) * 2020-12-25 2021-09-07 淄博晟元新材料科技有限责任公司 无机材料与金属连接的应力缓冲结构
CN113517249A (zh) * 2021-09-10 2021-10-19 甬矽电子(宁波)股份有限公司 凸块缓冲封装结构和凸块缓冲封装结构的制备方法

Also Published As

Publication number Publication date
CN114783975A (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
JP4136053B2 (ja) 多層パッドを具備した半導体素子及びその製造方法
US6897570B2 (en) Semiconductor device and method of manufacturing same
US8350361B2 (en) Semiconductor element having a conductive via and method for making the same and package having a semiconductor element with a conductive via
US7642653B2 (en) Semiconductor device, wiring of semiconductor device, and method of forming wiring
JP2008546174A5 (zh)
EP2058858B1 (en) Silicon interposer and semiconductor device package and semiconductor device incorporating the same and interposer manufacture
US11004779B2 (en) Semiconductor device package and a method of manufacturing the same
JP2014013906A (ja) 中空インサートを備えた接続構成部品およびその製造方法
US6576970B2 (en) Bonding pad structure of semiconductor device and method for fabricating the same
JP2017147342A (ja) チップ部品およびその製造方法
CN114783975B (zh) 缓冲焊垫及其制造方法和芯片及其制造方法
US20120013010A1 (en) Bonding pad for anti-peeling property and method for fabricating the same
CN1244149C (zh) 具有铜熔丝的半导体结构及其形成方法
JP4961185B2 (ja) 半導体装置の製造方法
EP2445004A1 (en) Laminated wiring board
JP2007214349A (ja) 半導体装置
JP2007081069A (ja) チップ型固体電解コンデンサおよび端子ならびに端子の製造方法
WO2009118995A1 (ja) 半導体装置及びその製造方法
CN112599490A (zh) 装置结构和其制造方法
JP5462524B2 (ja) 半導体装置
JP5565272B2 (ja) 貫通電極基板
JP4579621B2 (ja) 半導体装置
US6479375B2 (en) Method of forming a semiconductor device having a non-peeling electrode pad portion
JP2021093431A (ja) プリント配線板及びプリント配線板の製造方法
JP2021068836A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant