CN112599490A - 装置结构和其制造方法 - Google Patents

装置结构和其制造方法 Download PDF

Info

Publication number
CN112599490A
CN112599490A CN202011060535.XA CN202011060535A CN112599490A CN 112599490 A CN112599490 A CN 112599490A CN 202011060535 A CN202011060535 A CN 202011060535A CN 112599490 A CN112599490 A CN 112599490A
Authority
CN
China
Prior art keywords
layer
dielectric
metal oxide
electrode
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011060535.XA
Other languages
English (en)
Inventor
黄文宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN112599490A publication Critical patent/CN112599490A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/16267—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开涉及一种装置结构和用于制造装置结构的方法。所述装置结构包括堆叠结构、介电材料和电极导孔。所述堆叠结构包括第一金属氧化物层、第二金属氧化物层和金属层。所述第二金属氧化物层与所述第一金属氧化物层相对。所述金属层插入于所述第一金属氧化物层与所述第二金属氧化物层之间。所述介电材料贯穿所述第一金属氧化物层。所述电极导孔贯穿所述介电材料，并且电连接到所述金属层。

Description

装置结构和其制造方法
技术领域
本公开涉及一种装置结构和制造方法，并且涉及一种包括电极导孔的装置结构和用于制造所述装置结构的方法。
背景技术
可嵌入无源组件(embeddable passive component)的制造通常基于多层材料(multi-layer material)。例如，可以使用多层材料来形成嵌入式电容器(embeddedcapacitor)。为了形成嵌入式电容器的阳极和阴极，需要许多穿孔(through holes)以形成导电导孔(conductive vias)。通常使用激光钻孔(laser drilling)来形成穿孔，因为激光能量可以穿透多层材料的金属氧化物层(metal oxide layer)和介电层(dielectriclayer)。在激光钻孔期间，激光能量在穿透金属氧化物层之后，会形成穿孔的下部开口，并且同时在介电层上形成穿孔的上部开口。然而，对于介电层来说，激光能量太高，因此，当下部开口的尺寸达到期望尺寸时，上部开口的尺寸将由于较高的激光能量对介电层的上部部分过度蚀刻而大于期望尺寸。
发明内容
在一些实施例中，一种装置结构包括堆叠结构、介电材料和电极导孔。所述堆叠结构包括第一金属氧化物层、第二金属氧化物层和金属层。所述第二金属氧化物层与所述第一金属氧化物层相对。所述金属层插入于所述第一金属氧化物层与所述第二金属氧化物层之间。所述介电材料贯穿所述第一金属氧化物层。所述电极导孔贯穿所述介电材料，并且电连接到所述金属层。
在一些实施例中，一种装置结构包括堆叠结构、介电材料、电极导孔和第一重布结构。所述堆叠结构包括第一金属氧化物层、第二金属氧化物层和金属层。所述第二金属氧化物层与所述第一金属氧化物层相对。所述金属层插入于所述第一金属氧化物层与所述第二金属氧化物层之间。所述介电材料贯穿所述第一金属氧化物层。所述电极导孔贯穿所述介电材料，并且电连接到所述金属层。所述第一重布结构设置在所述堆叠结构上，并且电连接到所述堆叠结构。
在一些实施例中，一种用于制造装置结构的方法包括：(a)提供堆叠结构，所述堆叠结构包括：第一金属氧化物层；第二金属氧化物层，其与所述第一金属氧化物层相对；金属层，其插入于所述第一金属氧化物层与所述第二金属氧化物层之间；第一电极结构，其设置为邻近所述第一金属氧化物层；以及第一介电结构，其覆盖所述第一电极结构；(b)形成至少一个中心穿孔，所述中心穿孔贯穿所述第一介电结构、所述第一电极结构和所述第一金属氧化物层，以显露所述金属层的一部分；(c)形成介电材料于所述中心穿孔中和所述金属层的显露部分上；(d)形成中心开口，所述中心开口贯穿所述介电材料，以显露所述金属层的所述显露部分的一部分；以及(e)形成电极导孔于所述中心开口中和所述金属层的所述显露部分上。
附图说明
当结合附图阅读时，可从以下具体实施方式容易地理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。
图1显示本公开的一些实施例的装置结构的剖视图。
图2显示本公开的一些实施例的装置结构的剖视图。
图3显示本公开的一些实施例的装置结构的剖视图。
图4显示本公开的一些实施例的装置结构的剖视图。
图5显示本公开的一些实施例的装置结构的剖视图。
图6显示本公开的一些实施例的装置结构的剖视图。
图7显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图8显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图9显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图10显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图11显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图12显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图13显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图14显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图15显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图16显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图17显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图18显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图19显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图20显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图21显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图22显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图23显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图24显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
图25显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。
具体实施方式
贯穿图式及详细描述使用共用参考编号来指示相同或类似组件。本公开的实施例从结合附图进行的以下详细描述将更容易理解。
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来阐释本公开的某些方面。当然，这些只是实例且并不意图是限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包括第一特征和第二特征直接接触地形成或设置的实施例，并且还可包括额外特征可在第一特征与第二特征之间形成或设置，使得第一特征和第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复参考标号和/或字母。此重复是出于简化和清楚的目的，且本身并不指示所论述的各种实施方案和/或配置之间的关系。
本公开的至少一些实施例提供了可以将导孔尺寸调整为期望尺寸的装置结构。在一些实施例中，装置结构包括电极导孔，所述电极导孔贯穿介电材料，并且电连接到金属层。本公开的至少一些实施例进一步提供了用于制造所述装置结构的技术，以防止电极导孔大于期望尺寸。
图1显示本公开的一些实施例的装置结构1的剖视图。装置结构1包括堆叠结构(stacked structure)10、介电材料(dielectric material)(包括例如介电材料20、介电材料20a、介电材料20b和介电材料20c)、电极导孔(electrode via)30、多个第一内部导孔(first inner vias)40、多个外部导孔(outer vias)50和多个第二内部导孔(secondinner vias)60。在一些实施例中，装置结构1可以是电容器(capacitor)。
堆叠结构10包括第一金属氧化物层(first metal oxide layer)11、第二金属氧化物层(second metal oxide layer)12、金属层(metal layer)13、第一电极结构(firstelectrode structure)14、第二电极结构(second electrode structure)15、第一介电结构(first dielectric structure)16和第二介电结构(second dielectric structure)17。第一金属氧化物层11的材料可以是例如氧化铝(Al2O3)。第二金属氧化物层12与第一金属氧化物层11相对。第二金属氧化物层12的材料可以是例如氧化铝(Al2O3)。金属层13插入于第一金属氧化物层11与第二金属氧化物层12之间。金属层13的材料可以是例如铝(Al)。如图1所示，第一金属氧化物层11设置在金属层13的上表面上，并且第二金属氧化物层12设置在金属层13的下表面上。
第一电极结构14设置为邻近第一金属氧化物层11。在一些实施例中，第一电极结构14可以包括设置在第一金属氧化物层11上的绝缘层(insulating layer)141和设置在绝缘层141上的电极层(electrode layer)142。绝缘层141的材料可以是例如聚合物(polymer)。电极层142的材料可以是例如铜(copper)。电极层142可以界定开口143，所述开口143贯穿电极层142，以显露绝缘层141。所述开口143可以不贯穿绝缘层141。
第二电极结构15设置为邻近第二金属氧化物层12。在一些实施例中，第二电极结构15可以包括设置在第二金属氧化物层12上的绝缘层151和设置在绝缘层151上的电极层152。绝缘层151的材料可以是例如聚合物。电极层152的材料可以是例如铜。电极层152可以界定开口153，所述开口153贯穿电极层152，以显露绝缘层151。所述开口153可以不贯穿绝缘层151。
第一介电结构16覆盖第一电极结构14。在一些实施例中，第一介电结构16可以包括第一介电层(first dielectric layer)161、至少一个第二介电层(second dielectriclayer)162和多条纤维(fibers)163。第一介电层161覆盖电极层142并且延伸到开口143中。第一介电层161的材料可以是例如味之素增层膜(ajinomoto build-up film，ABF)。第二介电层162设置在第一介电层161上。在一些实施例中，第二介电层162的材料可以不同于第一介电层161的材料。第二介电层162的材料可以是例如聚丙烯(polypropylene，PP)。纤维163(例如，玻璃纤维(glass fibers))嵌入在第二介电层162中，以提高第二介电层162的材料强度。
第二介电结构17覆盖第二电极结构15。在一些实施例中，第二介电结构17可以包括第一介电层171、至少一个第二介电层172和多条纤维173。第一介电层171覆盖电极层152并且延伸到开口153中。第一介电层171的材料可以是例如味之素增层膜(ABF)。第二介电层172设置在第一介电层171上。在一些实施例中，第二介电层172的材料可以不同于第一介电层171的材料。第二介电层172的材料可以是例如聚丙烯(PP)。纤维173(例如，玻璃纤维)嵌入在第二介电层172中，以提高第二介电层172的材料强度。
堆叠结构10可以界定中心穿孔(central through hole)191、多个外部穿孔(outer through holes)192、多个第一内部穿孔(first inner through holes)193和多个第二内部穿孔(second inner through holes)194。中心穿孔191贯穿第一介电结构16、第一电极结构14和第一金属氧化物层11，以显露金属层13的一部分。
在一些实施例中，电极层142的开口143和电极层152的开口153可以对应于中心穿孔191。第一介电结构16的第一介电层161和第二介电结构17的第一介电层171分别可以覆盖介电层142的开口143和电极层152的开口153。如图1所示，中心穿孔191设置在电极层142的开口143内。在一些实施例中，第一介电结构16的纤维163的一部分延伸到中心穿孔191中。也就是说，纤维163的端部可以显露在中心穿孔191中。
外部穿孔192贯穿堆叠结构10。也就是说，外部穿孔192贯穿第一金属氧化物层11、第二金属氧化物层12、金属层13、第一电极结构14、第二电极结构15、第一介电结构16和第二介电结构17。
第一内部穿孔193位于中心穿孔191与外部穿孔192之间并贯穿第一介电结构16，以显露第一电极结构14的一部分(例如，电极层142的一部分)。在一些实施例中，第一介电结构16的纤维163的一部分延伸到第一内部穿孔193中。也就是说，纤维163的端部可以显露在第一内部穿孔193中。
第二内部穿孔194贯穿第二介电结构17，以显露第二电极结构15的一部分(例如，电极层152的一部分)。在一些实施例中，第二介电结构17的纤维173的一部分延伸到第二内部穿孔194中。也就是说，纤维163的端部可以显露在第二内部穿孔194中。
介电材料(包括例如介电材料20、20a、20b、20c)设置在中心穿孔191、外部穿孔192、第一内部穿孔193和第二内部穿孔194中。如图1所示，介电材料20设置在中心穿孔191中，介电材料20a设置在外部穿孔192中，介电材料20b设置在第一内部穿孔193中，并且介电材料20c设置在第二内部穿孔194中。
介电材料20贯穿第一介电结构16、第一电极结构14和第一金属氧化物层11。介电材料20覆盖金属层13的显露部分，并且界定中心开口21，所述中心开口21贯穿介电材料20，以显露金属层13的显露部分的一部分。另外，介电材料20覆盖纤维163延伸到中心穿孔191中的所述部分。在一些实施例中，由于中心穿孔191向下逐渐变小，所以介电材料20也向下逐渐变小。另外，中心开口21亦向下逐渐变小。
介电材料20a贯穿堆叠结构10，并且界定外部开口22，所述外部开口22贯穿每个外部穿孔192中的介电材料20a。
介电材料20b贯穿第一介电结构16。介电材料20b覆盖第一电极结构14的显露部分(即，电极层142的显露部分)，并且界定第一内部开口23，所述第一内部开口23贯穿每个第一内部穿孔193中的介电材料20b，以显露第一电极结构14的显露部分(即，电极层142的显露部分)的一部分。另外，介电材料20b覆盖纤维163延伸到第一内部穿孔193中的所述部分。在一些实施例中，由于第一内部穿孔193向下逐渐变小，所以介电材料20b也向下逐渐变小。另外，第一内部开口23亦向下逐渐变小。在一些实施例中，第一内部穿孔193中的介电材料20b逐渐变小的方向可以与中心穿孔191中的介电材料20逐渐变小的方向相同，例如，介电材料20b和介电材料20两者均向下逐渐变小。
介电材料20c贯穿第二介电结构17。介电材料20c覆盖第二电极结构15的显露部分(即，电极层152的显露部分)，并且界定第二内部开口24，所述第二内部开口24贯穿每个第二内部穿孔194中的介电材料20c，以显露第二电极结构15的显露部分(即，电极层152的显露部分)的一部分。另外，介电材料20c覆盖纤维173延伸到第二内部穿孔194中的所述部分。在一些实施例中，第二内部穿孔194中的介电材料20c逐渐变小的方向可以不同于第一内部穿孔193中的介电材料20b逐渐变小的方向，例如，介电材料20c向上逐渐变小，而介电材料20b向下逐渐变小。
在形成中心穿孔191、外部穿孔192、第一内部穿孔193和第二内部穿孔194期间，由于激光钻孔能量对第一介电结构16的上部部分和第二介电结构17的下部部分过度蚀刻或由于加工公差，中心穿孔191、第一内部穿孔193和第二内部穿孔194的尺寸可能大于期望尺寸。进一步地，由于机械钻孔引起的加工误差或加工公差，外部穿孔192的尺寸可能大于期望尺寸。可以在上述穿孔191、192、193、194中填充介电材料(包括例如介电材料20、20a、20b、20c)，以将开口21、22、23、24的尺寸调整为期望尺寸。
电极导孔30设置在中心开口21中，并且电连接到金属层13的显露部分。在一些实施例中，电极导孔30可以贯穿介电材料20，并且电极导孔30逐渐变小的方向可以与介电材料20逐渐变小的方向相同。在一些实施例中，电极导孔30可以是电容器的阳极(anode)。
第一内部导孔40设置在第一内部开口23中，并且电连接到第一电极结构14的显露部分(即，电极层142的显露部分)。在一些实施例中，第一内部导孔40逐渐变小的方向可以与第一内部穿孔193中的介电材料20b逐渐变小的方向相同。
外部导孔50设置在外部开口22中，并且电连接到第一内部导孔40。在一些实施例中，外部导孔50可以通过形成于第一介电结构16的上表面上的电路层95电连接到第一内部导孔40。
第二内部导孔60设置在第二内部开口24中，并且电连接到第二电极结构15的显露部分(即，电极层152的显露部分)和外部导孔50。在一些实施例中，第二内部导孔60可以通过形成于第二介电结构17的下表面上的电路层96电连接到外部导孔50。在一些实施例中，第二内部导孔60逐渐变小的方向可以与第二内部穿孔194中的介电材料20c逐渐变小的方向相同。如图1所示，电极导孔30、第一内部导孔40、外部导孔50和第二内部导孔60可以同时形成。
由于可以通过介电材料(包括介电材料20、介电材料20a、介电材料20b和介电材料20c)调整中心穿孔191、外部穿孔192、第一内部穿孔193和第二内部穿孔194的尺寸，因此可以减小电极导孔30、第一内部导孔40、外部导孔50和第二内部导孔60的尺寸，以达到期望尺寸。另外，介电材料20、20a、20b、20c可以覆盖纤维163的显露部分，因此，可以提高电极导孔30、第一内部导孔40、外部导孔50和第二内部导孔60的良率和质量。
在一些实施例中，第一内部导孔40、外部导孔50和第二内部导孔60可以构成电容器的阴极(cathode)。
图2显示本公开的一些实施例的装置结构1a的剖视图。装置结构1a类似于图1所示的装置结构1，不同之处在于装置结构1a进一步包括第一重布结构(first redistributionstructure)71、第二重布结构(second redistribution structure)72、第一保护层81和第二保护层82。在一些实施例中，装置结构1a可以是包括图1的装置结构1(例如，电容器)的衬底(substrate)。
第一重布结构71设置在堆叠结构10上，并且电连接到所述堆叠结构10。在一些实施例中，第一重布结构71可以设置在堆叠结构10的第一介电结构16上，并且电连接到电极导孔30、第一内部导孔40和外部导孔50。类似地，第二重布结构72可以设置在堆叠结构10的第二介电结构17上，并且电连接到第二内部导孔60和外部导孔50。
在一些实施例中，第一重布结构71可以包括设置在第一介电结构16上的至少一个介电层711和与介电层711接触的重布层712。重布层712可以电连接到电极导孔30、第一内部导孔40和外部导孔50。在一些实施例中，重布层712可以包括设置在介电层711上的多个接合垫(bonding pads)713。
在一些实施例中，第二重布结构72可以包括设置在第二介电结构17上的至少一个介电层721和与介电层721接触的重布层722。重布层722可以电连接到第二内部导孔60和外部导孔50。在一些实施例中，重布层722可以包括设置在介电层721上的多个接合垫723。
第一保护层81(例如，阻焊层(solder resist layer))覆盖第一重布结构71的介电层711和接合垫713，并且界定多个开口812，以显露每个接合垫713的一部分。第二保护层82(例如，阻焊层)覆盖第二重布结构72的介电层721和接合垫723，并且界定多个开口822，以显露每个接合垫723的一部分。
图3显示本公开的一些实施例的装置结构1b的剖视图。装置结构1b类似于图2所示的装置结构1a，不同之处在于装置结构1b进一步包括至少一个半导体元件91和封装体(encapsulant)92。在一些实施例中，装置结构1b可以是封装结构(package structure)。半导体元件91可以是例如半导体裸片(semiconductor die)或半导体芯片(semiconductorchip)。半导体元件91电连接到第一重布结构71的重布层712。例如，半导体元件91可以通过倒装芯片接合(flip-chip bonding)接合到重布层712的接合垫713。另外，封装体92设置在第一保护层81上，以覆盖半导体元件91。封装体92的材料可以是具有或不具有填料的模封化合物(molding compound)。
图4显示本公开的一些实施例的装置结构1c的剖视图。装置结构1c类似于图1所示的装置结构1，不同之处在于装置结构1c省略了介电材料20、介电材料20b和介电材料20c。因此，电极导孔30填充中心穿孔191，外部导孔50填充外部穿孔192，第一内部导孔40填充第一内部穿孔193，并且第二内部导孔60填充第二内部穿孔194。另外，第二介电层162的材料可以与第一介电层161的材料相同，因此，在第一介电层161与第二介电层162之间可以不存在边界(boundary)。进一步地，第二介电层172的材料可以与第一介电层171的材料相同，因此，在第一介电层171与第二介电层172之间可以不存在边界(boundary)。在一些实施例中，第二介电层162和第一介电层161的材料可以是味之素增层膜(ABF)，并且第二介电层172和第一介电层171的材料也可以是味之素增层膜(ABF)。
图5显示本公开的一些实施例的装置结构1d的剖视图。装置结构1d类似于图1所示的装置结构1，不同之处在于装置结构1d的介电材料20、介电材料20b和介电材料20c的形状。在一些实施例中，介电材料20、介电材料20b和介电材料20c可以呈葫芦状(shape ofgourd)。在一些实施例中，第二介电层162和第一介电层161的材料可以是味之素增层膜(ABF)，并且第二介电层172和第一介电层171的材料也可以是味之素增层膜(ABF)。
图6显示本公开的一些实施例的装置结构1e的剖视图。装置结构1e类似于图1所示的装置结构1，不同之处在于装置结构1e的介电材料20、介电材料20b和介电材料20c的形状。在一些实施例中，介电材料20的中间部分可以呈凸形，介电材料20b的下部部分可以呈凸形，并且介电材料20c的上部部分可以呈凸形。在一些实施例中，第一介电层161和第一介电层171的材料可以是味之素增层膜(ABF)，并且第二介电层162和第二介电层172的材料可以是聚丙烯(PP)。
图7到图12显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。在一些实施例中，所述方法是用于制造如图1所示的装置结构1。
参考图7到图8，提供堆叠结构10。参考图7，提供片状材料10'。片状材料10'包括第一金属氧化物层11、第二金属氧化物层12、金属层13、第一电极结构14、第二电极结构15、第一介电层161和第一介电层171。
第一金属氧化物层11的材料可以是例如氧化铝(Al2O3)。第二金属氧化物层12与第一金属氧化物层11相对。第二金属氧化物层12的材料可以是例如氧化铝(Al2O3)。金属层13插入于第一金属氧化物层11与第二金属氧化物层12之间。金属层13的材料可以是例如铝(Al)。
第一电极结构14设置为邻近第一金属氧化物层11。在一些实施例中，第一电极结构14可以包括形成于第一金属氧化物层11上的绝缘层141和形成于绝缘层141上的电极层142。绝缘层141的材料可以是例如聚合物。电极层142的材料可以是例如铜。电极层142可以界定开口143，所述开口143贯穿电极层142。
第二电极结构15设置为邻近第二金属氧化物层12。在一些实施例中，第二电极结构15可以包括形成于第二金属氧化物层12上的绝缘层151和形成于绝缘层151上的电极层152。绝缘层151的材料可以是例如聚合物。电极层152的材料可以是例如铜。电极层152可以界定开口153，所述开口153贯穿电极层152。
第一介电层161覆盖第一电极结构14。第一介电层161的材料可以是例如味之素增层膜(ABF)。第一介电层171覆盖第二电极结构15。第一介电层171的材料可以是例如味之素增层膜(ABF)。
参考图8，形成第二介电层162于第一介电层161上，以形成第一介电结构16，并且形成第二介电层172于第一介电层171上，以形成第二介电结构17。在一些实施例中，第二介电层162的材料可以不同于第一介电层161的材料。第二介电层162的材料可以是例如聚丙烯(PP)。在一些实施例中，可以将多条纤维163嵌入或分散在第二介电层162中，以提高第二介电层162在固化后的材料强度。在一些实施例中，第二介电层172的材料可以不同于第一介电层171的材料。第二介电层172的材料可以是例如聚丙烯(PP)。在一些实施例中，可以将多条纤维173嵌入或分散在第二介电层172中，以提高第二介电层172在固化后的材料强度。
因此，第一金属氧化物层11、第二金属氧化物层12、金属层13、第一电极结构14、第二电极结构15、第一介电结构16和第二介电结构17可以构成堆叠结构10。
参考图9，通过例如激光钻孔(laser drilling)形成至少一个中心穿孔191，所述中心穿孔191贯穿第一介电结构16、第一电极结构14和第一金属氧化物层11，以显露金属层13的一部分；通过例如机械钻孔(mechanical drilling)形成多个外部穿孔192，所述外部穿孔192贯穿堆叠结构10；通过例如激光钻孔(laser drilling)形成多个第一内部穿孔193，所述第一内部穿孔193贯穿第一介电结构16，以显露第一电极结构14的一部分(例如，电极层142的一部分)；并且通过例如激光钻孔(laser drilling)形成多个第二内部穿孔194，所述第二内部穿孔194贯穿第二介电结构17，以显露第二电极结构15的一部分(例如，电极层152的一部分)。在一些实施例中，中心穿孔191必须贯穿第一金属氧化物层11，因此，激光的能量会相对较高。因此，中心穿孔191的尺寸会相对较大。另外，激光可以不去除纤维163位于中心穿孔191、第一内部穿孔193和第二内部穿孔194中的部分。因此，纤维163的所述部分(或端部)将保留在中心穿孔191、第一内部穿孔193和第二内部穿孔194中，并且将不利地影响随后的金属镀层工序。
参考图10，同时形成介电材料(包括介电材料20、介电材料20a、介电材料20b和介电材料20c)于中心穿孔191、外部穿孔192、第一内部穿孔193和第二内部穿孔194中。如图10所示，介电材料20设置在中心穿孔191中以及金属层13的显露部分上。介电材料20a设置在外部穿孔192中。介电材料20b设置在第一内部穿孔193中以及第一电极结构14的显露部分(即，电极层142的显露部分)上。介电材料20c设置在第二内部穿孔194中以及第二电极结构15的显露部分(即，电极层152的显露部分)上。
参考图11，通过例如激光钻孔形成中心开口21，所述中心开口21贯穿中心穿孔191中的介电材料20，以显露金属层13的显露部分的一部分；通过例如机械钻孔或激光钻孔形成外部开口22，所述外部开口22贯穿每个外部穿孔192中的介电材料20a；通过例如激光钻孔形成第一内部开口23，所述第一内部开口23贯穿每个第一内部穿孔193中的介电材料20b，以显露第一电极结构14的显露部分(即，电极层142的显露部分)的一部分；并且通过例如激光钻孔形成第二内部开口24，所述第二内部开口24贯穿每个第二内部穿孔194中的介电材料20c，以显露第二电极结构15的显露部分(即，电极层152的显露部分)的一部分。在一些实施例中，由于形成中心开口21的激光仅用于去除软介电材料20的一部分，所以用于形成中心开口21的激光能量小于用于形成中心穿孔191(图9)的激光能量。因此，中心开口21的尺寸小于中心穿孔191的尺寸，中心开口21的尺寸可能是期望尺寸。例如，中心穿孔191的顶部部分(即，最大部分)的直径可以是40μm到50μm，并且中心开口21的顶部部分(即，最大部分)的直径可以是约10μm。
参考图12，形成电极导孔30于中心开口21中和金属层13的显露部分上；形成多个外部导孔50于外部开口22中；形成多个第一内部导孔40于第一内部开口23中和第一电极结构14的显露部分(即，电极层142的显露部分)上；并且形成多个第二内部导孔60于第二内部开口24中和第二电极结构15的显露部分(即，电极层152的显露部分)上。在一些实施例中，可以在第一介电结构16的上表面上形成电路层95，以电连接第一内部导孔40和外部导孔50，并且可以在第二介电结构17的下表面上形成电路层96，以电连接第二内部导孔60和外部导孔50。在一些实施例中，可以同时形成电极导孔30、外部导孔50、第一内部导孔40、第二内部导孔60、电路层95和电路层96。
之后，进行单分工序，以获得多个图1的装置结构1。
图13到图16显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。在一些实施例中，所述方法是用于制造如图2所示的装置结构1a。所说明的工艺的初始几个阶段与图7到图12所描绘的阶段相同或类似。图13描绘图12所描绘的阶段之后的阶段。
参考图13到图15，形成第一重布结构71于第一介电结构16上，并且形成第二重布结构72于第二介电结构17上。
参考图13，形成至少一个介电层711于第一介电结构16(即，第一介电结构16的上表面)上，并且形成至少一个介电层721于第二介电结构17(即，第二介电结构17的下表面)上。
参考图14，形成多个开口714，所述开口714贯穿介电层711，以显露电路层95的一部分，并且形成多个开口724，所述开口724贯穿介电层721，以显露电路层96的一部分。
参考图15，形成重布层712于开口714中和介电层711上，并且形成重布层722于开口724中和介电层721上。因此，介电层711和重布层712可以构成第一重布结构71，并且介电层721和重布层722可以构成第二重布结构72。在一些实施例中，重布层712可以包括形成于介电层711上的多个接合垫713，并且重布层722可以包括形成于介电层721上的多个接合垫723。
参考图16，形成第一保护层81于第一重布结构71上，以覆盖接合垫713，并且界定多个开口812，以显露每个接合垫713的一部分；并且形成第二保护层82于第二重布结构72上，以覆盖接合垫723，并且界定多个开口822，以显露每个接合垫723的一部分。
之后，进行单分工序，以获得多个图2的装置结构1a。
图17到图18显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。在一些实施例中，所述方法是用于制造如图3所示的装置结构1b。所说明的工艺的初始几个阶段与图7到图16所描绘的阶段相同或类似。图17描绘图16所描绘的阶段之后的阶段。
参考图17，设置至少一个半导体元件91于第一保护层81上，并且将所述半导体元件91电连接到第一重布结构71。半导体元件91可以是例如半导体裸片(semiconductordie)或半导体芯片(semiconductor chip)。半导体元件91通过倒装芯片接合(flip-chipbonding)接合到重布层712的接合垫713。
参考图18，形成或设置封装体92于第一保护层81上，以覆盖半导体元件91。封装体92的材料可以是具有或不具有填料的模封化合物(molding compound)。
之后，进行单分工序，以获得多个图3的装置结构1b。
图19到图25显示本公开的用于制造装置结构的方法的一些实施例的一或多个阶段。在一些实施例中，所述方法是用于制造如图4所示的装置结构1c。所说明的工艺的初始阶段与图7所描绘的阶段相同或类似。图19描绘图7所描绘的阶段之后的阶段。
参考图19，将包括第二介电层162和形成于第二介电层162上的金属层181的双层膜附接到第一介电层161，以形成第一介电结构16；并且将包括第二介电层172和形成于第二介电层172上的金属层182的双层膜附接到第一介电层171，以形成第二介电结构17。金属层181和金属层182的材料可以是例如铜。在一些实施例中，第二介电层162和第一介电层161的材料可以是不具有纤维的味之素增层膜(ABF)。第二介电层172和第一介电层171的材料也可以是不具有纤维的味之素增层膜(ABF)。
参考图20，形成多个开口183，所述开口183贯穿金属层181，以显露第二介电层162的一部分；并且形成多个开口184，所述开口184贯穿金属层182，以显露第二介电层172的一部分。
参考图21，通过例如激光钻孔穿过金属层181的开口183形成至少一个中心穿孔191及多个第一内部穿孔193，所述中心穿孔191贯穿第一介电结构16、第一电极结构14和第一金属氧化物层11，以显露金属层13的一部分，所述第一内部穿孔193贯穿第一介电结构16，以显露第一电极结构14的一部分(例如，电极层142的一部分)。进一步地，通过例如激光钻孔穿过金属层182的开口184形成多个第二内部穿孔194，所述第二内部穿孔194贯穿第二介电结构17，以显露第二电极结构15的一部分(例如，电极层152的一部分)。另外，通过例如机械钻孔形成多个外部穿孔192，所述外部穿孔192贯穿堆叠结构10。
参考图22，去除金属层181和金属层182。
参考图23，形成介电材料20a于外部穿孔192中。
参考图24，通过例如机械钻孔或激光钻孔形成外部开口22，所述外部开口22贯穿每个外部穿孔192中的介电材料20a。
参考图25，形成电极导孔30于中心穿孔191中和金属层13的显露部分上；形成多个外部导孔50于外部开口22中；形成多个第一内部导孔40于第一内部穿孔193中和第一电极结构14的显露部分(即，电极层142的显露部分)上；并且形成多个第二内部导孔60于第二内部穿孔194中和第二电极结构15的显露部分(即，电极层152的显露部分)上。在一些实施例中，可以在第一介电结构16的上表面上形成电路层95，以电连接第一内部导孔40和外部导孔50，并且可以在第二介电结构17的下表面上形成电路层96，以电连接第二内部导孔60和外部导孔50。
之后，进行单分工序，以获得多个图4的装置结构1c。
除非另有说明，否则例如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“高于”、“低于”、“上部”、“在……上”、“在……下”等空间描述是相对于图中所展示的取向来指示的。应理解，本文中所使用的空间描述仅是出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件是本公开的实施例的优点是不因此布置而有偏差。
如本文中所使用的，术语“大致”、“大体上”、“实质上”和“约”用于描述并解释小的变化。当与事件或情形结合使用时，所述术语可以指其中事件或情形明确发生的例子以及其中事件或情形极近似于发生的例子。举例来说，当结合数值使用时，术语可以指小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“实质上”相同或相等。
如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述两个表面是共平面或实质上共平面。如果表面的最高点与最低点之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述表面是实质上平坦的。
如本文中所使用的，除非上下文另有明确规定，否则单数术语“一个/种”和“所述”可包括多个指示物。
如本文中所使用的，术语“传导(conductive)”、“导电(electricallyconductive)”和“电导率(electrical conductivity)”指传输电流的能力。导电材料通常指对电流流动呈现极少或零抵抗的那些材料。电导率的一个量度是西门子每米(S/m)。通常，导电材料是电导率大于约104S/m(例如至少105S/m或至少106S/m)的一种材料。材料的电导率有时可随温度变化。除非另外规定，否则材料的导电率是在室温下测量。
另外，有时在本文中按范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利和简洁起见，且应灵活地理解，不仅包括明确地指定为范围限制的数值，而且包括涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。
虽然已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。图解可能未必按比例绘制。由于制造工艺和公差，本公开中的工艺再现与实际设备之间可能存在区别。可能存在并未特定说明的本公开的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或过程适应于本发明的目标、精神以及范围。所有此类修改既定在所附权利要求书的范围内。虽然本文中所揭示的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本公开的限制。

Claims (20)

1.一种装置结构，其包括：
堆叠结构，其包括：
第一金属氧化物层；
第二金属氧化物层，其与所述第一金属氧化物层相对；以及
金属层，其插入于所述第一金属氧化物层与所述第二金属氧化物层之间；
介电材料，其贯穿所述第一金属氧化物层；以及
电极导孔，其贯穿所述介电材料，并且电连接到所述金属层。
2.根据权利要求1所述的装置结构，其中所述介电材料覆盖所述金属层的一部分。
3.根据权利要求1所述的装置结构，其中所述介电材料向下逐渐变小。
4.根据权利要求1所述的装置结构，其中所述堆叠结构进一步包括设置为邻近所述第一金属氧化物层的第一电极结构和覆盖所述第一电极结构的第一介电结构，并且界定中心穿孔，所述中心穿孔贯穿所述第一介电结构、所述第一电极结构和所述第一金属氧化物层，以显露所述金属层的一部分，所述介电材料设置在所述中心穿孔中，并且界定中心开口，所述中心开口贯穿所述介电材料，并且所述电极导孔设置在所述中心开口中。
5.根据权利要求4所述的装置结构，其中所述第一电极结构包括设置在所述第一金属氧化物层上的绝缘层和设置在所述绝缘层上的电极层，所述电极层界定开口，所述开口贯穿所述电极层且对应于所述中心穿孔，并且所述第一介电结构包括第一介电层，所述第一介电层覆盖所述电极层和所述开口。
6.根据权利要求4所述的装置结构，其中所述第一介电结构包括第一介电层、设置在所述第一介电层上的至少一个第二介电层以及嵌入在所述第二介电层中的多条纤维，并且所述纤维的一部分延伸到所述中心穿孔中。
7.根据权利要求6所述的装置结构，其中所述介电材料覆盖所述纤维延伸到所述中心穿孔中的所述部分。
8.根据权利要求4所述的装置结构，其中所述堆叠结构进一步界定多个外部穿孔和多个第一内部穿孔，所述外部穿孔贯穿所述堆叠结构，所述第一内部穿孔位于所述中心穿孔与所述外部穿孔之间并贯穿所述第一介电结构，以显露所述第一电极结构的一部分。
9.根据权利要求4所述的装置结构，其中所述装置结构是电容器。
10.一种装置结构，其包括：
堆叠结构，其包括：
第一金属氧化物层；
第二金属氧化物层，其与所述第一金属氧化物层相对；以及
金属层，其插入于所述第一金属氧化物层与所述第二金属氧化物层之间；
介电材料，其贯穿所述第一金属氧化物层；
电极导孔，其贯穿所述介电材料，并且电连接到所述金属层；以及
第一重布结构，其设置在所述堆叠结构上，并且电连接到所述堆叠结构。
11.根据权利要求10所述的装置结构，其中所述第一重布结构包括设置在所述第一介电结构上的至少一个介电层和与所述介电层接触的重布层。
12.根据权利要求10所述的装置结构，其中所述堆叠结构进一步包括设置为邻近所述第一金属氧化物层的第一电极结构、覆盖所述第一电极结构的第一介电结构、设置为邻近所述第二金属氧化物层的第二电极结构以及覆盖所述第二电极结构的第二介电结构，并且界定中心穿孔，所述中心穿孔贯穿所述第一介电结构、所述第一电极结构和所述第一金属氧化物层，以显露所述金属层的一部分，所述介电材料设置在所述中心穿孔中，并且界定中心开口，所述中心开口贯穿所述介电材料，所述电极导孔设置在所述中心开口中，所述装置结构进一步包括设置在所述第二介电结构上的第二重布结构，并且所述第二重布结构包括设置在所述第二介电结构上的至少一个介电层和与所述介电层接触的重布层。
13.根据权利要求12所述的装置结构，其中所述第一介电结构包括第一介电层、设置在所述第一介电层上的至少一个第二介电层以及嵌入在所述第二介电层中的多条纤维，并且所述纤维的一部分延伸到所述中心穿孔中。
14.根据权利要求11所述的装置结构，其进一步包括：第一保护层，其覆盖所述第一重布结构的所述介电层；至少一个半导体元件，其电连接到所述第一重布结构的所述重布层；以及封装体，其设置在所述第一保护层上，以覆盖所述半导体元件。
15.根据权利要求10所述的装置结构，其中所述介电材料覆盖所述金属层的一部分。
16.根据权利要求10所述的装置结构，其中所述装置结构包括电容器、衬底或封装结构。
17.一种用于制造装置结构的方法，其包括：
(a)提供堆叠结构，所述堆叠结构包括：第一金属氧化物层；第二金属氧化物层，其与所述第一金属氧化物层相对；金属层，其插入于所述第一金属氧化物层与所述第二金属氧化物层之间；第一电极结构，其设置为邻近所述第一金属氧化物层；以及第一介电结构，其覆盖所述第一电极结构；
(b)形成至少一个中心穿孔，所述中心穿孔贯穿所述第一介电结构、所述第一电极结构和所述第一金属氧化物层，以显露所述金属层的一部分；
(c)形成介电材料于所述中心穿孔中和所述金属层的显露部分上；
(d)形成中心开口，所述中心开口贯穿所述介电材料，以显露所述金属层的所述显露部分的一部分；以及
(e)形成电极导孔于所述中心开口中和所述金属层的所述显露部分上。
18.根据权利要求17所述的方法，其中(b)包括：
(b1)形成多个外部穿孔和多个第一内部穿孔，所述外部穿孔贯穿所述堆叠结构，所述第一内部穿孔贯穿所述第一介电结构，以显露所述第一电极结构的一部分；其中(c)包括：
(c1)形成所述介电材料于所述外部穿孔和所述第一内部穿孔中；其中(d)包括：
(d1)形成外部开口和第一内部开口，所述外部开口贯穿每个所述外部穿孔中的所述介电材料，所述第一内部开口贯穿每个所述第一内部穿孔中的所述介电材料；其中(e)包括：
(e1)形成多个第一内部通孔于所述第一内部开口中以及形成多个外部导孔于所述外部开口中。
19.根据权利要求18所述的方法，其中在(a)中，所述堆叠结构进一步包括设置为邻近所述第二金属氧化物层的第二电极结构以及覆盖所述第二电极结构的第二介电结构。
20.根据权利要求19所述的方法，其中(b)进一步包括：
(b2)形成多个第二内部穿孔，所述第二内部穿孔贯穿所述第二介电结构，以显露所述第二电极结构的一部分；其中(c)进一步包括：
(c2)形成所述介电材料于所述第二内部穿孔中；其中(d)进一步包括：
(d2)形成第二内部开口，所述第二内部开口贯穿每个所述第二内部穿孔中的所述介电材料；其中(e)进一步包括：
(e2)形成多个第二内部导孔于所述第二内部开口中。
CN202011060535.XA 2019-10-01 2020-09-30 装置结构和其制造方法 Pending CN112599490A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/590,173 2019-10-01
US16/590,173 US11302619B2 (en) 2019-10-01 2019-10-01 Device structure and method for manufacturing the same

Publications (1)

Publication Number Publication Date
CN112599490A true CN112599490A (zh) 2021-04-02

Family

ID=75163703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011060535.XA Pending CN112599490A (zh) 2019-10-01 2020-09-30 装置结构和其制造方法

Country Status (2)

Country Link
US (1) US11302619B2 (zh)
CN (1) CN112599490A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555337A (zh) * 2021-05-27 2021-10-26 日月光半导体制造股份有限公司 半导体基板结构及其形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7253946B2 (ja) 2019-03-20 2023-04-07 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5374814B2 (ja) 2006-09-20 2013-12-25 富士通株式会社 キャパシタ内蔵型配線基板およびその製造方法
US20090141426A1 (en) * 2007-11-29 2009-06-04 Cheol-Seong Hwang Thin film multi-layered ceramic capacitor and method of fabricating the same
JP5407775B2 (ja) * 2009-03-31 2014-02-05 Ｔｄｋ株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
US10468187B2 (en) * 2016-08-05 2019-11-05 Samsung Electro-Mechanics Co., Ltd. Thin-film ceramic capacitor having capacitance forming portions separated by separation slit
KR101912282B1 (ko) * 2016-08-05 2018-10-29 삼성전기 주식회사 박막 커패시터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555337A (zh) * 2021-05-27 2021-10-26 日月光半导体制造股份有限公司 半导体基板结构及其形成方法

Also Published As

Publication number Publication date
US11302619B2 (en) 2022-04-12
US20210098357A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
US11037868B2 (en) Semiconductor device package and method of manufacturing the same
US11721634B2 (en) Conductive structure and wiring structure including the same
US11232998B2 (en) Semiconductor device package and method of manufacturing the same
CN113809059A (zh) 衬底结构和其形成方法以及半导体封装结构
CN112599490A (zh) 装置结构和其制造方法
CN111508918A (zh) 布线结构及其制造方法
US11398419B2 (en) Wiring structure and method for manufacturing the same
CN111863751A (zh) 布线结构
CN112447656A (zh) 堆叠式结构及其制造方法
CN111627878A (zh) 布线结构，封装结构及其制造方法
US11728260B2 (en) Wiring structure and method for manufacturing the same
US11101203B2 (en) Wiring structure comprising intermediate layer including a plurality of sub-layers
CN111627869A (zh) 布线结构及其制造方法
US20230016985A1 (en) Package structure and method for manufacturing the same
US10861780B1 (en) Wiring structure and method for manufacturing the same
US11114370B2 (en) Semiconductor device packages and methods of manufacturing the same
US11211316B1 (en) Wiring structure and method for manufacturing the same
US11069605B2 (en) Wiring structure having low and high density stacked structures
US11328989B2 (en) Wiring structure and method for manufacturing the same
US11532542B2 (en) Wiring structure and method for manufacturing the same
US11257742B2 (en) Wiring structure and method for manufacturing the same
US20210125905A1 (en) Wiring structure and method for manufacturing the same
US20210118775A1 (en) Semiconductor device package and method of manufacturing the same
CN113363230A (zh) 布线结构和其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination