KR20140021795A - 저항 변화 물질 소자 및 이를 적용한 디바이스 - Google Patents

저항 변화 물질 소자 및 이를 적용한 디바이스 Download PDF

Info

Publication number
KR20140021795A
KR20140021795A KR1020120087993A KR20120087993A KR20140021795A KR 20140021795 A KR20140021795 A KR 20140021795A KR 1020120087993 A KR1020120087993 A KR 1020120087993A KR 20120087993 A KR20120087993 A KR 20120087993A KR 20140021795 A KR20140021795 A KR 20140021795A
Authority
KR
South Korea
Prior art keywords
material layer
layer
resistance change
region
self
Prior art date
Application number
KR1020120087993A
Other languages
English (en)
Other versions
KR101929941B1 (ko
Inventor
김경민
김영배
김창정
김성호
김세진
이승렬
장만
조은주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120087993A priority Critical patent/KR101929941B1/ko
Priority to US13/962,470 priority patent/US9099639B2/en
Priority to CN201310349372.0A priority patent/CN103579500B/zh
Publication of KR20140021795A publication Critical patent/KR20140021795A/ko
Application granted granted Critical
Publication of KR101929941B1 publication Critical patent/KR101929941B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Landscapes

  • Semiconductor Memories (AREA)

Abstract

저항 변화 물질 소자 및 이를 적용한 디바이스가 개시된다. 개시된 저항 변화 물질 소자는, 제1및 제2전극 사이에 위치되는 저항 변화 물질층을 구비한다. 제1및 제2전극 중 어느 한 전극과 저항 변화 물질층 사이에는 자가 정류층이 마련된다.

Description

저항 변화 물질 소자 및 이를 적용한 디바이스{Resistance switching material element and device applying the same}
저항 변화 물질 소자 및 이를 적용한 디바이스에 관한 것이다.
저항변화 특성을 이용하는 소자를 크로스바 구조가 포함된 소자 형태로 집적하여 메모리 소자 등으로 사용하게 되면, 데이터 쓰기나 읽기 시 인접 메모리 셀로부터의 간섭 신호에 의해 정확한 데이터를 읽지 못하는 문제가 발생하게 된다. 이는 크로스바 구조에서 임의의 셀에 데이터를 읽거나 쓸 때, 인접한 셀에도 부분적인 전기 신호가 필연적으로 인가되기 때문이며, 이를 해결하기 위해서는 각각의 메모리 셀에 스위치나 정류 다이오드 등의 선택소자(selector)를 연결하여 부분적인 전기 신호를 차단해야 하므로, 구조 자체가 복잡해진다.
또한, 기존에는 선택소자와 저항변화 특성을 이용하는 소자를 연결하기 위해 선택소자 특성을 갖는 소자를 만들고 이를 저항 변화 소자와 연결하는 방법을 사용하였다. 하지만, 이 경우 선택소자를 위한 공정 및 재료비가 많이 들 뿐만 아니라, 일반적인 선택소자의 구조가 금속/비금속/금속의 최소 3층 이상의 구조를 가지므로, 전체적인 소자 두께도 증가할 수 있어, 두께 한정이 요구되는 소자에 사용하기에는 어려움이 있었다.
비용과 구조적인 한계를 극복할 수 있도록, 선택소자 특성이 내재되어 있는 자가 정류 특성을 갖는 저항 변화 물질 소자 및 이를 적용한 디바이스를 제공한다.
본 발명의 실시예에 따른 저항 변화 물질 소자는, 제1 및 제2전극 사이에 위치되는 저항 변화 물질층과; 상기 제1및 제2전극 중 어느 한 전극과 상기 저항 변화 물질층 사이에 마련된 자가 정류층;을 포함한다.
상기 자가 정류층은 상기 저항 변화 물질층과 컨택되도록 마련될 수 있다.
상기 자가 정류층은, 인가되는 전압에 따라 터널링 메카니즘이 달라지도록 마련될 수 있다.
상기 자가 정류층은, 제1전압에서는 전류 흐름이 제한되는 직접 터널 특성을 따르고, 제1전압보다 높은 제2전압에서는 전류의 흐름이 급격히 증가하는 터널링 특성을 보이도록 마련될 수 있다.
상기 자가 정류층은, 층의 두께 방향으로 서로 다른 전도대 오프셋을 가지는 제1영역과 제2영역을 포함할 수 있다.
상기 자가 정류층은, 상기 제1영역 및 제2영역 중 상기 저항 변화 물질층에 저항 변화를 일으키도록 전류가 인가되는 방향에서 가까운 영역이 상대적으로 큰 전도대 오프셋을 가지도록 마련될 수 있다.
상기 제1영역 및 제2영역은 대략 0.5 eV 이상의 전도대 오프셋을 가지도록 마련될 수 있다.
상기 제1영역 및 제2영역은 대략 1.0 eV 이상 4.0eV 이하의 전도대 오프셋 차이를 가지도록 마련될 수 있다.
상기 자가 정류층은, 상기 제1영역을 포함하는 제1유전물질층과; 상기 제2영역을 포함하며, 상기 제1유전물질층과는 다른 종류로 된 제2유전물질층을 포함하는 적어도 2층 구조로 이루어질 수 있다.
상기 제1유전물질층과 제2유전물질층 중 어느 하나는, 상대적으로 큰 전도대 오프셋을 가지는 저유전물질층이고, 나머지 하나는 상대적으로 작은 전도대 오프셋을 가지는 고유전물질층일 수 있다.
상기 제1유전물질층 및 제2유전물질층 중 적어도 어느 하나는, SiO2, Al2O3, Y2O3, La2O3,HfO2, ZrO2, Nb2O5, TiO2, Ta2O5,(Ba, Sr)TiO3, SrTiO3을 포함하는 그룹 중에서 선택된 유전물질로 이루어질 수 있다.
상기 자가 정류층은 유전체 물질로 이루어지고, 소정 두께의 영역이 상대적으로 고유전율 또는 저유전율을 띠도록 마련되어, 상기 제1및 제2영역이 두께 방향으로 서로 다른 유전율을 가지도록 마련될 수 있다.
상기 저항 변화 물질층은, 제1 및 제2물질층을 구비하며, 이들 사이의 이온종 이동에 의한 저항 변화 특성을 가지도록 마련될 수 있다.
상기 제1물질층은 산소공급층이고, 상기 제2물질층은 산소교환층일 수 있다.
상기 제1물질층은 제1금속산화물로 형성되고, 상기 제2물질층은 상기 제1물질층과 동종이나 이종의 제2금속산화물로 형성될 수 있다.
상기 제1 및 제2금속산화물 중 적어도 어느 하나는, Ta 산화물, Zr 산화물, Y 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다.
상기 제2물질층의 산소 농도는 상기 제1물질층의 산소 농도보다 높을 수 있다.
본 발명의 실시예에 따른 메모리 디바이스는, 상기한 다양한 특징점 중 적어도 일부를 구비하는 저항 변화 물질 소자를 메모리셀로 포함할 수 있다.
본 발명의 실시예에 따른 메모리 디바이스는, 서로 평행하게 배열된 복수의 제1배선; 상기 제1배선과 교차하고, 서로 평행하게 배열된 복수의 제2배선; 및 상기 제1및 제2배선의 교차점 각각에 구비된 메모리셀;을 포함하고, 상기 메모리셀은
저항 변화 물질층과; 상기 제1및 제2배선 중 어느 한 배선과 상기 저항 변화 물질층 사이에 마련된 자가 정류층;을 포함할 수 있다.
상기한 바와 같은 본 발명의 실시예에 따른 저항 변화 물질 소자에 따르면, 자가 정류 특성을 가지므로, 크로스바 포인트 어레이(crossbar point array)나 크로스바 구조가 부분적으로 포함된 소자 형태로 집적하여 사용시, 예를 들어, 데이터 쓰기나 읽기 시 인접 메모리 셀로부터의 간섭 신호를 차단할 수 있어, 정확한 데이터 읽기나 쓰기가 가능해진다.
또한, 선택소자를 별도로 구비할 필요가 없으므로, 공정 및 재료비를 줄일 수 있을 뿐만 아니라, 두께가 한정되는 소자에도 적용이 가능하다.
또한, 외부의 선택소자 없이 선택소자 특성을 포함하는 저항 변화 물질 소자를 구현할 수 있으므로, 기존의 선택소자와 저형 변화 소자를 수직 또는 수평면에 형성하여 연결하는 방법에 비해 집적도를 향상시킬 수 있으며, 생산 원가를 감소시킬 수 있다.
도 1은 본 발명의 실시예에 따른 저항 변화 물질 소자를 개략적으로 보여준다.
도 2는 본 발명의 다른 실시예에 따른 저항 변화 물질 소자를 개략적으로 보여준다.
도 3은 본 발명의 다른 실시예에 따른 저항 변화 물질 소자를 개략적으로 보여준다.
도 4는 도 3의 저항 변화 물질 소자에서, 저항 변화 특성의 물질 즉, 저항 변화 물질층과 접촉하여 동작이 가능한 터널링 효과를 얻기 위한 자가 정류층의 밴드 다이어그램(band diagram)을 보여준다.
도 5는 본 발명의 다른 실시예에 따른 저항 변화 물질 소자를 개략적으로 보여준다.
도 6은 도 5의 저항 변화 물질 소자에서, 저항 변화 특성의 물질 즉, 저항 변화 물질층과 접촉하여 동작이 가능한 터널링 효과를 얻기 위한 자가 정류층의 밴드 다이어그램(band diagram)을 보여준다.
도 7은 도 4 및 도 6에서와 같이 자가 정류층에서의 전도대 오프셋이 큰 부분과 작은 부분이 접촉되어 있는 형태로 밴드 구조가 만들어질 때, 전압 증가에 따른 밴드 다이어그램의 변화를 보여준다.
도 8은 도 7에서와 같이 밴드 다이어그램이 변할 때의 터널링 전류 특성의 변화를 보여준다.
도 9는 본 발명의 다른 실시예에 따른 저항 변화 물질 소자를 개략적으로 보여준다.
도 10은 본 발명의 다른 실시예에 따른 저항 변화 물질 소자를 개략적으로 보여준다.
도 11은 본 발명의 실시예에 따른 자가 정류층을 구비하는 저항 변화 물질 소자의 저항 변화 특성을 보여주는 그래프이다.
도 12는 비교예로서, 자가 정류층을 포함하지 않는 저항 변화 물질 소자의 저항 변화 특성을 보여주는 그래프이다.
도 13은 본 발명의 실시예에 따른 저항 변화 물질 소자를 적용한 메모리 디바이스의 일예를 보여주는 사시도이다.
이하, 본 발명의 실시예에 따른 자가 정류 특성을 갖는 저항 변화 물질 소자 및 이를 적용한 디바이스를 첨부된 도면들을 참조하면서 상세히 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께 등은 명확성을 위해 과장되게 도시된 것일 수 있다. 첨부된 도면들에서 동일한 참조부호는 동일한 구성요소를 가리킨다.
도 1 및 도 2는 본 발명의 실시예에 따른 저항 변화 물질 소자(100)(200)를 개략적으로 보여준다.
도 1 및 도 2를 참조하면, 저항 변화 물질 소자(100)(200)는, 제1전극(10)과 제2전극(70) 사이에 자가 정류층(30) 및 저항 변화 물질층(50)을 포함할 수 있다. 도 1에서는 자가 정류층(30)이 제1전극(10)과 저항 변화 물질층(50) 사이에 위치하는 예를 보여준다. 도 2에서는 자가 정류층(30)이 저항 변화 물질층(50)과 제2전극(70) 사이에 위치하는 예를 보여준다. 자가 정류층(30)은, 제1전극(10)과 저항 변화 물질층(50) 사이, 저항 변화 물질층(50)과 제2전극(70) 사이에 각각 위치하도록 구성될 수도 있다.
상기 저항 변화 물질 소자(100)(200)가 기판 상에 제조되는 점을 고려할 때, 상기 제1전극(10)은 하부 전극, 제2전극(70)은 상부 전극에 해당할 수 있다.
상기 제1전극(10)은 예를 들어, W, Ni, Al, Ti, Ta, TiN, TiW, TaN 과 같은 비귀금속(base metal)이나 IZO(indium zinc oxide), ITO(indium tin oxide)와 같은 도전성 산화물(conductive oxide)로 형성될 수 있다. 또한, 반응성이 낮은 고가의 귀금속 물질 예컨대, Ir, Ru, Pd, Au, Pt 와 같은 귀금속 또는 IrO2 와 같은 금속산화물을 제1전극(10)으로 적용할 수도 있다. 즉, 상기 제1전극(10)은 W, Ni, Al, Ti, Ta, TiN, TiW, TaN, IZO, ITO, Ir, Ru, Pd, Au, Pt 및 IrO2 로 구성된 그룹에서 선택되는 적어도 하나를 포함할 수 있다. 그 밖에도, 반도체 소자 분야에서 일반적으로 사용하는 다양한 전극 물질을 제1전극(10) 물질로 적용할 수 있다.
제2전극(70)은 제1전극(10)과 유사하게 형성될 수 있다. 예컨대, 제2전극(70)은 Ir, Ru, Pd, Au, Pt 와 같은 귀금속이나 IrO2 와 같은 금속산화물로 형성되거나, W, Ni, Al, Ti, Ta, TiN, TiW, TaN 과 같은 비귀금속 또는 IZO, ITO 와 같은 도전성 산화물로 형성될 수 있다. 제2전극(70)의 물질은 전술한 바에 한정되지 않고, 다양하게 변화될 수 있다.
상기 자가 정류층(30)은, 스위치나 다이오드 등의 선택소자(selector) 특성을 가져, 부분적인 전기 신호의 차단이 가능하도록 마련될 수 있다. 예를 들어, 본 발명의 실시예에 따른 저항 변화 물질 소자(100)(200)를 크로스바 포인트 어레이(crossbar point array)나 크로스바가 부분적으로 포함된 소자 형태로 집적하여 후술하는 도 13에서와 같은 메모리 디바이스에서의 메모리 셀로서 사용할 때, 크로스바 구조에서 임의의 셀에 데이터를 읽거나 쓸 때 인접한 셀에도 부분적인 전기 신호가 인가되게 되는데, 자가 정류층(30)에 의해 이러한 부분적인 전기 신호를 차단할 수 있어, 인접 메모리 셀로부터의 간섭 신호없이, 정확한 데이터 쓰기나 읽기가 가능하게 된다.
이러한 선택소자 특성이 내재된 저항 변화 물질 소자(100)(200)는 도 1 및 도 2에서와 같이, 선택소자 특성을 가지는 자가 정류층(30)과 저항 변화 물질층(50)으로 나뉠 수 있고, 그 적층된 순서는 서로 바뀔 수 있다.
상기 자가 정류층(30)은 저항 변화 물질층(50)과 컨택되도록 마련될 수 있으며, 인가되는 전압에 따라 터널링 메카니즘이 달라지도록 마련될 수 있다.
즉, 선택소자로서 기능을 하는 자가 정류층(30)과 저항 변화 물질층(50)이 중간 전극층 없이 직접 연결될 수 있다.
또한, 예를 들어, 상기 자가 정류층(30)은 낮은 전압인 제1전압에서는 전류 흐름이 제한되는 직접 터널 특성을 따르고, 제1전압보다 높은 제2전압에서는 전류의 흐름이 급격히 증가하는 터널링 특성 예컨대, Fowler-Nordheim 터널링 또는 trap assisted 터널링 특성을 보이도록 마련될 수 있다.
이러한 터널링 메카니즘이 얻어질 수 있도록, 상기 자가 정류층(30)은 양쪽 계면의 전도대 오프셋 높낮이가 서로 다른 구조로 형성될 수 있다. 이를 위해, 자가 정류층(30)은 전도대 오프셋이 서로 다른 이종의 물질을 접합하는 구조로 형성되거나, 동종의 물질 내에 부분적으로 불순물(dopant)이나 결함(defect)을 첨가하여 전도대 오프셋 값을 조절하여 밴드갭이 높은 부분과 낮은 부분으로 구분되는 구조로 형성될 수 있다
즉, 자가 정류층(30)은 도 3 및 도 5에서와 같이, 층의 두께 방향으로 서로 다른 전도대 오프셋(Conduction band offset)을 가지는 제1영역(31)과 제2영역(35)을 포함할 수 있다. 도 3은 저항 변화 물질 소자(300)가 도 1의 적층 순서를 가지며, 자가 정류층(30)이 제1영역(31)과 제2영역(35)을 구비하는 예를 보여준다. 도 4는 도 3의 저항 변화 물질 소자(300)에서, 저항 변화 특성의 물질 즉, 저항 변화 물질층(50)과 접촉하여 동작이 가능한 터널링 효과를 얻기 위한 자가 정류층(30)의 밴드 다이어그램(band diagram)을 보여준다. 도 5는 저항 변화 물질 소자(400)가 도 2의 적층 순서를 가지며, 자가 정류층(30)이 제1영역(31)과 제2영역(35)을 구비하는 예를 보여준다. 도 6은 도 5의 저항 변화 물질 소자(400)에서, 저항 변화 특성의 물질 즉, 저항 변화 물질층(50)과 접촉하여 동작이 가능한 터널링 효과를 얻기 위한 자가 정류층(30)의 밴드 다이어그램(band diagram)을 보여준다.
도 3 내지 도 6에서와 같이, 자가 정류층(30)은, 상기 제1및 제2영역(31)(35) 중 저항 변화 물질층(50)에 저항 변화를 일으키는 전류가 인가되는 방향에서 가까운 영역이 상대적으로 큰 전도대 오프셋을 가지도록 마련될 수 있다.
예를 들어, 도 1 및 도 3에서와 같이, 자가 정류층(30) 상에 저항 변화 물질층(50)이 위치하는 구조이고, 저항 변화 물질층(50) 상에 위치하는 제2전극(70)을 통해 전류가 인가되는 경우, 도 4에서와 같이 저항 변화 물질층(50)에 가까운 제2영역(35)이 상대적으로 큰 전도대 오프셋을 가지며, 저항 변화 물질층(50)과 상대적으로 먼 제1영역(31)이 작은 전도대 오프셋을 가지도록 마련될 수 있다.
또한, 도 2 및 도 5에서와 같이, 저항 변화 물질층(50) 상에 자가 정류층(30)이 위치하는 구조이고, 자가 정류층(30) 상에 위치하는 제2전극(70)을 통해 전류가 인가되는 경우, 도 6에서와 같이 저항 변화 물질층(50)에서 상대적으로 먼 제2영역(35)이 상대적으로 큰 전도대 오프셋을 가지며, 저항 변화 물질층(50)과 상대적으로 가까운 제1영역(31)이 작은 전도대 오프셋을 가지도록 마련될 수 있다.
여기서, 다른 예로서, 하부 전극에 해당하는 제1전극(10)을 통해 전류가 인가되는 구조로 본 발명의 실시예에 따른 저항 변화 물질 소자(100)(200)(300)(400)가 마련될 수 있으며, 이 경우에는 제1전극(10)에 상대적으로 가까운 제1영역(31)이 상대적으로 큰 전도대 오프셋을 가지도록 자가 정류층(30)이 마련될 수 있다. 이하에서는 전체적으로, 설명의 편의상, 상부 전극에 해당하는 제2전극(70)에 상대적으로 가까운 제2영역(35)이 상대적으로 큰 전도대 오프셋을 가지는 경우를 예를 들어 설명한다.
터널링 특성을 이용하는 자가 정류층(30)을 구현하기 위해, 자가 정류층(30)은 도 4 및 도 6에서와 같이, 전도대 오프셋이 큰 부분과 작은 부분이 접촉되어 있는 형태의 밴드 구조가 만들어질 수 있다.
이때, 제1영역(31)과 제2영역(35)은 대략 1.0 eV 이상 예를 들어, 약 1.0 eV 이상 약 4.0 eV 이하의 전도대 오프셋 차이를 가질 수 있다.
이러한 전도대 오프셋 차이를 가지도록, 제1영역(31)은 예를 들어, 대략 0.1 eV 내지 대략 1.5 eV 의 전도대 오프셋을 가지도록 형성될 수 있으며, 제2영역(35)은 예를 들어, 대략 1.0 eV 내지 대략 5.0 eV의 전도대 오프셋을 가지도록 형성될 수 있다.
이러한 전도대 오프셋을 가지도록 상기 자가 정류층(30)은 예를 들어, 유전물질층으로 이루어질 수 있다. 즉, 제1영역(31)은 제1유전물질층으로 이루어지고, 제2영역(35)은 제1유전물질층과는 다른 종류로 된 제2유전물질층으로 이루어져, 자가 정류층(30)은 제1유전물질층과 제2유전물질층을 포함하는 적어도 2층 구조로 이루어질 수 있다. 이때, 제1유전물질층과 제2유전물질층 중 어느 하나는 상대적으로 큰 전도대 오프셋을 가지는 저유전물질층이고, 나머지 하나는 상대적으로 작은 전도대 오프셋을 가지는 고유전물질층일 수 있다.
유전율이 작을수록 전도대 오프셋이 크고, 유전율이 클수록 전도대 오프셋이 작은 점을 고려할 때, 전류가 상부전극인 제2전극(70)을 통해 인가되는 경우, 제2전극(70)에 가까운 제2영역(35)은 상대적으로 큰 전도대 오프셋을 가지는 저유전물질층으로 형성되고, 제2전극(70)에서 상대적으로 먼 제1영역(31)은 상대적으로 작은 전도대 오프셋을 가지는 고유전물질층으로 형성될 수 있다.
제1및 제2영역(31)(35)을 이루는 제1유전물질층 및 제2유전물질층 중 적어도 어느 하나는, SiO2, Al2O3, Y2O3, La2O3,HfO2, ZrO2, Nb2O5, TiO2, Ta2O5,(Ba, Sr)TiO3, SrTiO3를 포함하는 그룹 중에서 선택된 유전물질로 이루어질 수 있다. SiO2, Al2O3, Y2O3, La2O3,HfO2, ZrO2, Nb2O5, TiO2, Ta2O5,(Ba, Sr)TiO3, SrTiO3는 전도대 장벽(Conduction band barrier)이 큰 값에서 점점 작아지는 순서 즉, 작은 유전율에서 유전율이 점점 커지는 순서로 배열한 것이다. 따라서, 상기 제1및 제2영역(31)(35)은 각각 제2영역(35)이 제1영역(31)보다 작은 유전율을 가지는 조건하에서 상기 유전물질 중에서 선택된 유전물질로 이루어질 수 있다. 예를 들어, 제1영역(31)을 SiO2로 형성하는 경우, 제2영역(35)은 SiO2에 비해 상대적으로 큰 유전율을 가지는 Al2O3, Y2O3, La2O3,HfO2, ZrO2, Nb2O5, TiO2, Ta2O5,(Ba, Sr)TiO3, SrTiO3 중에서 선택된 유전물질로 형성할 수 있다. 또한, 제1영역(31)을 Al2O3로 형성하는 경우, 제2영역(35)은 Al2O3에 비해 상대적으로 큰 유전율을 가지는 Y2O3, La2O3, HfO2, ZrO2, Nb2O5, TiO2, Ta2O5,(Ba, Sr)TiO3, SrTiO3 중에서 선택된 유전물질로 형성할 수 있다.
한편, 자가 정류층(30)은 제1유전물질층 및 제2유전물질층의 적어도 이중층 구조로 형성되는 대신에, 전체적으로 유전체 물질로 이루어지고, 소정 두께의 영역이 나머지 부분에 비해 상대적으로 고유전율 또는 저유전율을 띠도록 마련되어, 제1및 제2영역(31)(35)이 두께 방향으로 서로 다른 유전율을 가지도록 형성될 수도 있다. 이 경우에도, 상기 자가 정류층(30)은, 전체적으로는 SiO2, Al2O3, Y2O3, La2O3,HfO2, ZrO2, Nb2O5, TiO2, Ta2O5,(Ba, Sr)TiO3, SrTiO3을 포함하는 그룹 중에서 선택된 유전물질로 이루어질 수 있으며, 나머지 부분에 비해 상대적으로 예컨대, 고유전율을 띠는 부분이 제1영역(31), 나머지 부분이 제2영역(35)에 해당할 수 있으며, 이러한 제1및 제2영역(31)(35)은 전술한 제1유전물질층 및 제2유전물질층의 적어도 이중층 구조로 형성하는 경우와 마찬가지의 전도대 오프셋 조건을 만족하도록 형성될 수 있다.
도 7은 도 4 및 도 6에서와 같이 자가 정류층(30)에서의 전도대 오프셋이 큰 부분과 작은 부분이 접촉되어 있는 형태로 밴드 구조가 만들어질 때, 전압 증가에 따른 밴드 다이어그램의 변화를 보여주며, 도 8은 도 7에서와 같이 밴드 다이어그램이 변할 때의 터널링 전류 특성의 변화를 보여준다.
도 7을 참조하면, 전압이 증가함에 따라 (a), (b), (c), (d)의 순서로 밴드의 모양이 변하게 되며, 이때 각각의 구간에서의 전류-전압 특성은 도 8과 같이 변하게 된다. 도 8을 살펴보면, 구간 (a)에서 구간 (b)로 변할 때, 전류량이 크게 증가하며, 이 구간을 선택소자로서 이용할 수 있다. 도 8에서 가로축을 전압(단위: volt), 세로축은 전류(단위: A/cm2)를 나타내는데, 도 8에서 가로 및 세로축에 나타낸 전압 및 전류값은 본 발명의 실시예를 한정하는 절대적인 값은 아니며, 상대적인 변화를 보이기 위해 예시적으로 나타낸 것일 뿐이다. 전류-전압 특성 변화가 생기는 구간의 전류-전압 값은 소자를 어떻게 설계하느냐에 따라 다양하게 달라질 수 있다.
본 발명의 실시예에 따른 저항 변화 물질 소자(100)(200)(300)(400)에서, 저항 변화 물질층(50)은, 인가되는 전압에 따라 저항 변화 물질의 저항이 변하도록 마련된다. 본 발명의 실시예에 따른 저항 변화 물질 소자(100)(200)(300)(400)가 메모리 디바이스의 메모리셀로서 적용되는 경우, 저항 변화 물질층(50)은, 저항 변화를 이용하여 데이터를 저장하는 메모리층이 된다. 상기 저항 변화 물질층(50)은 인가되는 전압에 따라 저항 변화 특성을 나타내는 금속 산화물층으로 이루어질 수 있다.
상기 저항 변화 물질층(50)은 복수층 구조를 가질 수 있다. 예를 들어, 상기 저항 변화 물질층(50)은 도 9 및 도 10에서와 같이, 제1물질층(51) 및 제2물질층(55)으로 구성된 이중층 구조를 가질 수 있다. 도 9는 본 발명의 다른 실시예에 따른 저항 변화 물질 소자(500)를 개략적으로 보인 것으로, 도 3의 적층 구조에서 저항 변화 물질층(50)이 이중층 구조를 가지는 것에 해당한다. 도 10은 본 발명의 다른 실시예에 따른 저항 변화 물질 소자(600)를 개략적으로 보인 것으로, 도 5의 적층 구조에서 저항 변화 물질층(50)이 이중층 구조를 가지는 것에 해당한다. 도 1 및 도 2에서의 저항 변화 물질층(50)도, 도 9 및 도 10에서와 같은 제1물질층(51)과 제2물질층(55)으로 구성된 이중층 구조를 가질 수 있다.
상기 저항 변화 물질층(50)은, 예를 들어, 제1물질층(51)과 제2물질층(55) 사이의 이온종(ionic species) 이동에 의한 저항변화 특성을 가지도록 마련될 수 있다.
저항 변화 물질층(50)의 제1물질층(51)은 금속산화물로 형성될 수 있다. 구체적인 예로, 제1물질층(51)은 Ta 산화물, Zr 산화물, Y 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 상기 제1물질층(51)은 비화학양론적(nonstoichiometric) 산화물 예컨대, TaOx층일 수 있다. 여기서, x의 범위는 0＜x＜2.5, 예컨대, 0.5≤x≤2.0일 수 있다. 제1물질층(51) 내에 산소 이온 및/또는 산소 공공(vacancy)이 존재할 수 있다. 이러한 제1물질층(51)은 제2물질층(55)에 대하여 "산소공급층"(oxygen supplying layer)으로 작용하거나, "산소저장층"(oxygen reservoir layer)으로 작용할 수 있다. 제1물질층(51)은 소정의 금속으로 도핑된 층일 수 있다. 여기서, 상기 금속은 제1물질층(51)의 베이스 물질(금속)이 아닌 별도의 금속을 의미한다. 상기 금속은, 예컨대, 텅스텐(W)일 수 있다. 이렇게 금속으로 도핑된 제1물질층(51)을 사용하는 경우, 저항 변화 물질층(50)은 예를 들어, 멀티비트(multi-bit) 메모리 특성을 가질 수 있다. 상기 제1물질층(51)의 두께는 예를 들어, 1 내지 100 nm 정도, 예컨대, 5 내지 50 nm 정도일 수 있다.
제2물질층(55)은 제1물질층(51)과 산소 이온 및/또는 산소 공공(vacancy)을 주고받으며, 저항 변화 물질층(50)의 저항변화를 유도하는 층일 수 있다. 이런 점에서, 제2물질층(55)은 "산소교환층"(oxygen exchange layer)이라 할 수 있다. 제2물질층(55)은 상기 제1물질층(51)과 동종 또는 이종의 금속산화물로 형성될 수 있다. 예컨대, 상기 제2물질층(55)은 Ta 산화물, Zr 산화물, Y 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 상기 제2물질층(55)을 이루는 금속산화물은 화학양론적(stoichiometric) 조성 또는 그에 가까운 조성을 가질 수 있다. 구체적인 예로, 상기 제2물질층(55)을 이루는 금속산화물 중에서 Ta 산화물은 Ta2O5이거나, 이에 가까운 조성을 가질 수 있다. 이러한 제2물질층(55)은 제1물질층(51)과 유사하게 산소 이온 및/또는 산소 공공(vacancy)을 포함할 수 있다. 제2물질층(55)의 비저항은 제1물질층(51)의 비저항과 다를 수 있다. 예컨대, 제2물질층(55)의 비저항은 제1물질층(51)의 비저항보다 클 수 있다.
제2물질층(55)에 전류 경로(current path)가 형성된 온(ON) 상태에서, 저항 변화 물질층(50)의 저항은 제1물질층(51)의 저항에 의해 결정될 수 있고, 제2물질층(55)에 전류 경로가 없는 오프(OFF) 상태에서, 저항 변화 물질층(50)의 저항은 제2물질층(55)의 저항에 의해 결정될 수 있다. 제2물질층(55)의 산소 농도는 제1물질층(51)의 산소 농도보다 높을 수 있다. 그러나 경우에 따라서는 제2물질층(55)의 산소 농도는 제1물질층(51)의 산소 농도보다 높지 않을 수도 있다. 제2물질층(55)이 제1물질층(51)과 동종의 금속산화물로 형성된 경우, 제2물질층(55)의 산소 농도는 제1물질층(51)의 산소 농도보다 높을 수 있다. 제2물질층(55)이 제1물질층(51)과 이종의 금속산화물로 형성된 경우, 제2물질층(55)의 산소 농도가 제1물질층(51)의 산소 농도보다 반드시 높아야 하는 것은 아니다. 제2물질층(55)의 두께는 제1물질층(51)보다 얇을 수 있다. 제2물질층(55)은 예를 들어, 1 내지 50nm 정도의 두께, 예컨대, 5 내지 20nm 정도의 두께를 가질 수 있다. 제2물질층(55), 즉, 산소교환층(oxygen exchange layer)의 물성에 따라 저항 변화 물질 소자(100)(200)의 저항변화 특성(속도 및 ON/OFF 비율 등)이 달라질 수 있다.
부가해서, 제1물질층(51)과 유사하게, 제2물질층(55)의 적어도 일부는 소정의 금속으로 도핑될 수 있다. 상기 금속은 제1물질층(51)에 도핑된 금속과 동일할 수 있다. 예컨대, 제2물질층(55)은 텅스텐(W)으로 도핑될 수 있다.
도 2, 도 5, 도 10의 경우, 제1전극(10)과 저항 변화 물질층(50) 사이에 버퍼층(미도시)이 구비될 수 있다. 도 1, 도 3 및 도 9의 경우에는, 제1전극(10)과 자가 정류층(30) 사이에 버퍼층이 구비될 수 있다. 상기 버퍼층은 그 위에 형성되는 물질층의 버퍼로 사용되거나, 그위에 물질층이 형성될 때, 이 물질층으로부터 제1전극(10)으로 불순물 예컨대, 산소가 확산되는 것을 방지하는 층일 수 있다.
상기 버퍼층은 세트/리세트 동작시 저항변화 특성의 안정성, 신뢰성 및 재현성을 개선하는 역할을 할 수 있다.
예를 들어, 버퍼층은 최초의 세트 동작시(즉, forming 동작시), 제1전극(10)과 제1물질층(51) 사이, 그리고, 제1전극(10)과 제1물질층(51)의 이온종(ionic species) 사이의 화학적 반응을 억제/방지하는 역할을 할 수 있다. 또한 버퍼층은 제1물질층(51)을 형성할 때, 제1물질층(51)과 제1전극(10)이 반응하는 것도 방지할 수 있다. 따라서, 제1전극(10)과 저항 변화 물질층(50) 사이에 버퍼층을 적용하면, 이러한 화학적 반응을 억제/방지하여 저항변화 특성의 안정성, 신뢰성 및 재현성을 개선/확보할 수 있다. 특히, 이러한 버퍼층의 도입으로, 귀금속뿐 아니라 저가의 비귀금속 및 도전성 산화물도 제1전극(10) 물질로 용이하게 적용할 수 있으므로, 제조비용이 낮아지고 공정적으로도 다양한 이점을 기할 수 있다.
상기 버퍼층은 원소간 결합에너지(interatomic bonding energy)가 저항 변화 물질층(50)보다 큰 물질을 포함할 수 있다. 즉, 버퍼층은 결합에너지 측면에서 저항 변화 물질층(50)보다 안정적인 물질로 구성될 수 있다. 이에 따라, 버퍼층에서 원소간 결합에너지는 제1물질층(51)에서의 원소간(ex, Ta-O) 결합에너지보다 클 수 있다. 또한, 버퍼층은 제1전극(10)과 저항 변화 물질층(50) 사이의 전위 장벽(potential barrier)을 높이는 물질을 포함할 수 있다. 이 경우, 버퍼층과 제1전극(10) 사이의 전도대 오프셋(conduction band offset)은 제1물질층(51)과 제1전극(10) 사이의 전도대 오프셋보다 클 수 있다. 이는 버퍼층이 제1전극(10)과 제1물질층(51) 사이의 과도한 전류 흐름을 억제하는 물질로 구성될 수 있음을 의미한다. 또한, 이와 유사한 관점에서, 버퍼층은 저항 변화 물질층(50)보다 비저항이 높은 물질을 포함할 수 있다.
상기 버퍼층을 형성하는 물질은 예를 들어, Al2O3 또는 TiO2일 수 있다. 또한, 상기 버퍼층은 AlOx, SiOx, SiNx, ZrOx, HfOx 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다.
버퍼층은 버퍼(buffer)의 역할을 하면서 전류의 흐름은 허용하는 적절한 조성 및 두께를 가질 수 있다. 버퍼층의 두께는, 예컨대, 약 10nm 이하일 수 있다. 만약, 버퍼층이 화학양론적 조성을 갖는 경우, 이들의 두께는 약 5nm 이하일 수 있다. 이는 버퍼층이 과도하게 두꺼운 경우, 그의 절연 특성이 커질 수 있기 때문이다.
여기서, 제2전극(70)과 저항 변화 물질층(50) 사이에 버퍼층을 더 구비할 수도 있다. 예를 들어, 도 9의 경우, 제2전극(70)과 제2물질층(55) 사이에 버퍼층을 더 구비할 수 있다.이 경우에도, 버퍼층은 저항 변화 물질층(50)의 저항변화 특성의 신뢰성, 재현성, 안정성 등을 더욱 개선할 수 있고, 제2전극(70)으로 사용 가능한 물질의 종류를 늘릴 수 있다.
상기한 바와 같은 본 발명의 다양한 실시예에 따른 저항 변화 물질 소자(100)(200)(300)(400)(500)에 따르면, 제1전극(10)에 양(+)의 전압이 인가되고 제2전극(70)에 음(-)의 전압이 인가되는 세트(set) 동작시, 산소 공공(vacancy)이 제1물질층(51)에서 제2물질층(55)으로 이동하여 제2물질층(55) 내에 전류 경로(current path)(미도시)가 형성될 수 있다. 이에 의해 저항 변화 물질층(50)의 저항은 낮아질 수 있다. 즉, 저항 변화 물질층(50)은 오프(OFF) 상태에서 온(ON) 상태로 변화될 수 있다. 상기 세트 동작에서, 산소 이온은 산소 공공(vacancy)과 반대 방향, 즉, 제2물질층(55)에서 제1물질층(51)으로 이동할 수 있다.
한편, 제1전극(10)에 음(-)의 전압이 인가되고 제2전극(70)에 양(+)의 전압이 인가되는 리세트(reset) 동작시, 산소 공공(vacancy)이 제2물질층(55)에서 제1물질층(51)으로 이동, 즉, 산소 이온이 제1물질층(51)에서 제2물질층(55)으로 이동하면서 제2물질층(55) 내에 형성되었던 전류 경로(current path)(미도시)가 끊어질 수 있다. 따라서, 저항 변화 물질층(50)의 저항은 높아질 수 있다. 즉, 저항 변화 물질층(50)은 온(ON) 상태에서 오프(OFF) 상태로 변화될 수 있다.
도 11은 본 발명의 실시예에 따른 자가 정류층(30)을 구비하는 저항 변화 물질 소자(100)(200)(300)(400)(500)(600)의 저항 변화 특성을 보여주는 그래프이다. 도 12는 비교예로서, 자가 정류층(30)을 포함하지 않는 저항 변화 물질 소자의 저항 변화 특성을 보여주는 그래프이다. 본 발명의 실시예에 따른 자기 정류 특성을 갖는 저항 변화 물질 소자(100)(200)(300)(400)(500)(600)는 도 11에서와 같이 세트 동작시 전압에 따른 전류 변화가 비선형적인 특성을 갖게 된다. 반면에, 자가 정류 특성을 가지지 않는 저항 변화 물질 소자는 세트(set) 동작시 전압에 따른 전류 변화가 도 12에서와 같이 선형적인 특성을 보여준다.
본 발명의 실시예에 따른 저항 변화 물질 소자(100)(200)(300)(400)(500)(600)에 따르면, 도 11에서와 같이, 인가 전압이 일정 크기 예컨대, A1 전압이 될 때까지는 저항 변화가 거의 생기지 않으며, 이후 전압이 A2까지 증가하는 동안 저항 변화가 크게 발생한다. 따라서, 예를 들어, 본 발명의 실시예에 따른 저항 변화 물질 소자(100)(200)(300)(400)(500)(600)를 메모셀로 적용한 메모리 디바이스에 따르면, 인접 메모리셀로부터의 간섭 신호가 있는 경우에도, 데이터를 정확히 읽거나 쓸 수 있다. 여기서, A1 전압은 인접 메모리셀로부터의 간섭 신호에 의한 전압, A2는 전압을 데이터를 쓰거나 읽을 때 인가되는 전압에 해당할 수 있다.
반면에, 자기 정류 특성을 갖지 않는 소자에서는, 도 12에서와 같이 전압 증가에 따라 전류가 선형적으로 변하며, 이로부터 인접 메모리셀로부터의 간섭 신호의 영향을 크게 받음을 알 수 있다.
도 13은 본 발명의 실시예에 따른 저항 변화 물질 소자를 적용한 메모리 디바이스의 일예를 보여주는 사시도이다. 본 발명의 실시예에 따른 메모리 디바이스는 교차점(crossbar point array) 저항성 메모리 디바이스가 된다.
도 13을 참조하면, 저항성 메모리 디바이스는 제1방향, 예컨대, X축 방향으로 서로 평행하게 배열된 복수의 제1배선(W10)이 구비될 수 있다. 제1배선(W10)과 교차하는 방향, 예컨대, Y축 방향으로 서로 평행하게 배열된 복수의 제2배선(W20)을 구비할 수 있다. 복수의 제1배선(W10) 및 복수의 제2배선(W20)의 교차점들 중 적어도 일부 교차점에 메모리셀(SS1)이 위치하여, 크로스바 포인트 어레이 구조를 이룰 수 있다.
상기 메모리셀(SS1)은 도 1, 도 2, 도 3, 도 5, 도 9 및 도 10을 참조로 설명한 다양한 적층 구조를 가지는 본 발명의 실시예에 따른 저항 변화 물질소자(100)(200)(300)(400)(500)(600)로 이루어질 수 있으며, 상기 제1배선(W10)과 제2배선(W20)은 각각 도 1, 도 2, 도 3, 도 5, 도 9 및 도 10의 제1전극(10)과 제2전극(70)에 대응될 수 있다.
상기 메모리셀(SS1)은 제1배선(W10)과 제2배선(W20)의 교차점에 위치하도록 제1배선(W10) 상에 적층된 자가 정류층(30) 및 저항 변화 물질층(50)을 포함할 수 있다. 즉, 메모리셀(SS1)은 저항 변화 물질층(50)과, 상기 제1 및 제2배선(W10)(W20) 중 어느 한 배선과 상기 저항 변화 물질층(50) 사이에 마련된 자가 정류층(30)을 포함할 수 있다. 도 13에서는 예시적으로 메모리셀(SS1)이 도 9에 도시된 저항 변화 물질소자(500)의 적층 구조를 가지는 예를 보여준다. 자가 정류층(30)은 예를 들어, 제1영역(31) 및 제2영역(35)을 포함할 수 있다. 저항 변화 물질층(50)은 예를 들어, 제1물질층(51) 및 제2물질층(55)을 포함할 수 있다. 여기서, 저항 변화 물질층(50)과 자가 정류층(30)의 구성 및 물성, 그에 따른 동작 특징은 전술한 바를 참조하는 것으로 하고 여기서는 반복적인 설명을 생략한다.
제1배선(W10)과 저항 변화 물질층(50) 사이에 버퍼층(미도시)이 구비될 수 있다. 도 13에서 예시적으로 보인 바와 같이 제1배선(W10)과 저항 변화 물질층(50) 사이에 자가 정류층(30)이 위치하는 구조인 경우, 상기 버퍼층은 제1배선(W10)과 자가 정류층(30) 사이에 구비될 수 있다.
도 13에서는 적층 구조물을 원 기둥 형상으로 도시하고 있지만, 이 메모리셀(SS1)은 사각 기둥 또는 아래로 갈수록 폭이 넓어지는 형태 등 다양한 변형 형상을 가질 수 있다.
또한, 본 발명의 실시예에 따른 메모리 디바이스는, 메모리셀(SS1)이 반복 적층된 구조 즉, 배선, 메모리셀(SS1), 배선, 메모리셀(SS1), 배선, ...의 복수의 적층 구조를 가지도록 형성될 수도 있다.
상기한 바와 같은 메모리 디바이스에 따르면, 제1 및 제2배선(W10)(W20)을 통하여, 특정 메모리셀에 동작전압이 인가되면, 해당 메모리셀에 데이터가 기록될 수 있다.
제1 및 제2배선(W10)(W20)을 통해 특정 메모리셀에 세트 전압이 인가되면, 특정 메모리셀에서 산소 공공(vacancy)이 제1물질층(51)에서 제2물질층(55)으로 이동 즉, 산소 이온이 제2물질층(55)에서 제1물질층(51)으로 이동하여 제2물질층(55) 내에 전류 경로(current path)(미도시)가 형성되고, 이에 의해 저항 변화 물질층(50)의 저항은 낮아져, 저항 변화 물질층(50)은 오프(OFF) 상태에서 온(ON) 상태로 변화될 수 있다. 이 경우, 특정 메모리셀에는 제1비트 데이터 예컨대, "0" (또는 "1")이 기록된 것으로 간주될 수 있다. 이때, 특정 메모리셀은 자가 정류층(30)에 의해 인접 메모리셀의 간섭신호의 영향을 받지 않으므로, 정확한 데이터 기록이 가능하다.
제1 및 제2배선(W10)(W20)을 통해 특정 메모리셀에 리세트 전압이 인가되면, 산소 공공(vacancy)이 제2물질층(55)에서 제1물질층(51)으로 이동, 즉, 산소 이온이 제1물질층(51)에서 제2물질층(55)으로 이동하면서 제2물질층(55) 내에 형성되었던 전류 경로(current path)(미도시)가 끊어지고, 저항 변화 물질층(50)의 저항은 높아져, 저항 변화 물질층(50)은 온(ON) 상태에서 오프(OFF) 상태로 변화될 수 있다. 이 경우 특정 메모리셀에는 제2비트 데이터 예컨대, "1" (또는 "0")이 기록된 것으로 간주될 수 있다.

Claims (38)

  1. 제1및 제2전극 사이에 위치되는 저항 변화 물질층과;
    상기 제1및 제2전극 중 어느 한 전극과 상기 저항 변화 물질층 사이에 마련된 자가 정류층;을 포함하는 저항 변화 물질 소자.
  2. 제1항에 있어서, 상기 자가 정류층은 상기 저항 변화 물질층과 컨택되도록 마련된 저항 변화 물질 소자.
  3. 제1항에 있어서, 상기 자가 정류층은, 인가되는 전압에 따라 터널링 메카니즘이 달라지도록 마련된 저항 변화 물질 소자.
  4. 제3항에 있어서, 상기 자가 정류층은, 제1전압에서는 전류 흐름이 제한되는 직접 터널 특성을 따르고, 제1전압보다 높은 제2전압에서는 전류의 흐름이 급격히 증가하는 터널링 특성을 보이도록 마련된 저항 변화 물질 소자.
  5. 제1항에 있어서, 상기 자가 정류층은,
    층의 두께 방향으로 서로 다른 전도대 오프셋을 가지는 제1영역과 제2영역을 포함하는 저항 변화 물질 소자.
  6. 제5항에 있어서, 상기 자가 정류층은,
    상기 제1영역 및 제2영역 중 상기 저항 변화 물질층에 저항 변화를 일으키도록 전류가 인가되는 방향에서 가까운 영역이 상대적으로 큰 전도대 오프셋을 가지도록 마련된 저항 변화 물질 소자.
  7. 제5항에 있어서, 상기 제1영역 및 제2영역은 대략 0.5 eV 이상의 전도대 오프셋 차이를 가지도록 마련된 저항 변화 물질 소자.
  8. 제7항에 있어서, 상기 제1영역 및 제2영역은 대략 1.0 eV 이상 4.0eV 이하의 전도대 오프셋 차이를 가지도록 마련된 저항 변화 물질 소자.
  9. 제5항 내지 제8항 중 어느 한 항에 있어서, 상기 자가 정류층은,
    상기 제1영역을 포함하는 제1유전물질층과;
    상기 제2영역을 포함하며, 상기 제1유전물질층과는 다른 종류로 된 제2유전물질층을 포함하는 적어도 2층 구조로 이루어진 저항 변화 물질 소자.
  10. 제9항에 있어서, 상기 제1유전물질층과 제2유전물질층 중 어느 하나는, 상대적으로 큰 전도대 오프셋을 가지는 저유전물질층이고, 나머지 하나는 상대적으로 작은 전도대 오프셋을 가지는 고유전물질층인 저항 변화 물질 소자.
  11. 제10항에 있어서, 상기 제1유전물질층 및 제2유전물질층 중 적어도 어느 하나는,
    SiO2, Al2O3, Y2O3, La2O3,HfO2, ZrO2, Nb2O5, TiO2, Ta2O5,(Ba, Sr)TiO3, SrTiO3을 포함하는 그룹 중에서 선택된 유전물질로 이루어진 저항 변화 물질 소자.
  12. 제5항 내지 제8항 중 어느 한 항에 있어서, 상기 자가 정류층은
    유전체 물질로 이루어지고, 소정 두께의 영역이 상대적으로 고유전율 또는 저유전율을 띠도록 마련되어, 상기 제1및 제2영역이 두께 방향으로 서로 다른 유전율을 가지도록 된 저항 변화 물질 소자.
  13. 제12항에 있어서, 상기 자가 정류층은,
    SiO2, Al2O3, Y2O3, La2O3,HfO2, ZrO2, Nb2O5, TiO2, Ta2O5,(Ba, Sr)TiO3, SrTiO3을 포함하는 그룹 중에서 선택된 유전물질로 이루어진 저항 변화 물질 소자.
  14. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 저항 변화 물질층은,
    제1 및 제2물질층을 구비하며, 이들 사이의 이온종 이동에 의한 저항 변화 특성을 가지는 저항 변화 물질 소자.
  15. 제14항에 있어서, 상기 제1물질층은 산소공급층이고, 상기 제2물질층은 산소교환층인 저항 변화 물질 소자.
  16. 제14항에 있어서, 상기 제1물질층은 제1금속산화물로 형성되고,
    상기 제2물질층은 상기 제1물질층과 동종이나 이종의 제2금속산화물로 형성된 저항 변화 물질 소자.
  17. 제16항에 있어서, 상기 제1 및 제2금속산화물 중 적어도 어느 하나는, Ta 산화물, Zr 산화물, Y 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함하는 저항 변화 물질 소자.
  18. 제16항에 있어서, 상기 제2물질층의 산소 농도는 상기 제1물질층의 산소 농도보다 높은 저항 변화 물질 소자.
  19. 청구항 1항 내지 8항 중 어느 한 항의 저항 변화 물질 소자를 메모리셀로 포함하는 메모리 디바이스.
  20. 제19항에 있어서, 상기 저항 변화 물질층은,
    제1 및 제2물질층을 구비하며, 이들 사이의 이온종 이동에 의해 상기 메모리셀이 저항 변화 특성을 가지도록 된 메모리 디바이스.
  21. 서로 평행하게 배열된 단수나 복수의 제1배선;
    상기 제1배선과 교차하고, 서로 평행하게 배열된 단수나 복수의 제2배선; 및
    상기 제1및 제2배선의 교차점 각각에 구비된 메모리셀;을 포함하고,
    상기 메모리셀은
    저항 변화 물질층과;
    상기 제1및 제2배선 중 어느 한 배선과 상기 저항 변화 물질층 사이에 마련된 자가 정류층;을 포함하는 메모리 디바이스.
  22. 제21항에 있어서, 상기 자가 정류층은 상기 저항 변화 물질층과 컨택되도록 마련된 메모리 디바이스.
  23. 제21항에 있어서, 상기 자가 정류층은, 인가되는 전압에 따라 터널링 메카니즘이 달라지도록 마련된 메모리 디바이스.
  24. 제23항에 있어서, 상기 자가 정류층은, 제1전압에서는 전류 흐름이 제한되는 직접 터널 특성을 따르고, 제1전압보다 높은 제2전압에서는 전류의 흐름이 급격히 증가하는 터널링 특성을 보이도록 마련된 메모리 디바이스.
  25. 제21항에 있어서, 상기 자가 정류층은,
    층의 두께 방향으로 서로 다른 전도대 오프셋을 가지는 제1영역과 제2영역을 포함하는 메모리 디바이스.
  26. 제25항에 있어서, 상기 자가 정류층은,
    상기 제1영역 및 제2영역 중 상기 저항 변화 물질층에 저항 변화를 일으키도록 전류가 인가되는 방향에서 가까운 영역이 상대적으로 큰 전도대 오프셋을 가지도록 마련된 메모리 디바이스.
  27. 제25항에 있어서, 상기 제1영역 및 제2영역은 대략 0.5 eV 이상의 전도대 오프셋 차이를 가지도록 마련된 메모리 디바이스.
  28. 제27항에 있어서, 상기 제1영역 및 제2영역은 대략 1.0 eV 이상 4.0eV 이하의 전도대 오프셋 차이를 가지도록 마련된 메모리 디바이스.
  29. 제25항 내지 제28항 중 어느 한 항에 있어서, 상기 자가 정류층은,
    상기 제1영역을 포함하는 제1유전물질층과;
    상기 제2영역을 포함하며, 상기 제1유전물질층과는 다른 종류로 된 제2유전물질층을 포함하는 적어도 2층 구조로 이루어진 메모리 디바이스.
  30. 제29항에 있어서, 상기 제1유전물질층과 제2유전물질층 중 어느 하나는, 상대적으로 큰 전도대 오프셋을 가지는 저유전물질층이고, 나머지 하나는 상대적으로 작은 전도대 오프셋을 가지는 고유전물질층인 메모리 디바이스.
  31. 제30항에 있어서, 상기 제1유전물질층 및 제2유전물질층 중 적어도 어느 하나는,
    SiO2, Al2O3, Y2O3, La2O3,HfO2, ZrO2, Nb2O5, TiO2, Ta2O5,(Ba, Sr)TiO3, SrTiO3을 포함하는 그룹 중에서 선택된 유전물질로 이루어진 메모리 디바이스.
  32. 제25항 내지 제28항 중 어느 한 항에 있어서, 상기 자가 정류층은
    유전체 물질로 이루어지고, 소정 두께의 영역이 상대적으로 고유전율 또는 저유전율을 띠도록 마련되어, 상기 제1및 제2영역이 두께 방향으로 서로 다른 유전율을 가지도록 된 메모리 디바이스.
  33. 제32항에 있어서, 상기 자가 정류층은,
    SiO2, Al2O3, Y2O3, La2O3,HfO2, ZrO2, Nb2O5, TiO2, Ta2O5,(Ba, Sr)TiO3, SrTiO3을 포함하는 그룹 중에서 선택된 유전물질로 이루어진 메모리 디바이스.
  34. 제21항 내지 제28항 중 어느 한 항에 있어서, 상기 저항 변화 물질층은,
    제1 및 제2물질층을 구비하며, 이들 사이의 이온종 이동에 의한 저항 변화 특성을 가지는 메모리 디바이스.
  35. 제34항에 있어서, 상기 제1물질층은 산소공급층이고, 상기 제2물질층은 산소교환층인 메모리 디바이스.
  36. 제34항에 있어서, 상기 제1물질층은 제1금속산화물로 형성되고,
    상기 제2물질층은 상기 제1물질층과 동종이나 이종의 제2금속산화물로 형성된 메모리 디바이스.
  37. 제36항에 있어서, 상기 제1 및 제2금속산화물 중 적어도 어느 하나는, Ta 산화물, Zr 산화물, Y 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함하는 메모리 디바이스.
  38. 제36항에 있어서, 상기 제2물질층의 산소 농도는 상기 제1물질층의 산소 농도보다 높은 메모리 디바이스.
KR1020120087993A 2012-08-10 2012-08-10 저항 변화 물질 소자 및 이를 적용한 디바이스 KR101929941B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120087993A KR101929941B1 (ko) 2012-08-10 2012-08-10 저항 변화 물질 소자 및 이를 적용한 디바이스
US13/962,470 US9099639B2 (en) 2012-08-10 2013-08-08 Resistance switching material element and device employing the same
CN201310349372.0A CN103579500B (zh) 2012-08-10 2013-08-12 电阻开关材料元件以及采用该电阻开关材料元件的器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120087993A KR101929941B1 (ko) 2012-08-10 2012-08-10 저항 변화 물질 소자 및 이를 적용한 디바이스

Publications (2)

Publication Number Publication Date
KR20140021795A true KR20140021795A (ko) 2014-02-20
KR101929941B1 KR101929941B1 (ko) 2018-12-18

Family

ID=50050839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120087993A KR101929941B1 (ko) 2012-08-10 2012-08-10 저항 변화 물질 소자 및 이를 적용한 디바이스

Country Status (3)

Country Link
US (1) US9099639B2 (ko)
KR (1) KR101929941B1 (ko)
CN (1) CN103579500B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018063287A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Conductive bridge resistive random access memory cell
KR102030341B1 (ko) * 2018-12-19 2019-10-10 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자
KR20210027781A (ko) * 2019-09-03 2021-03-11 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 이의 제조 방법
KR20220054362A (ko) * 2019-10-31 2022-05-02 인터내셔널 비지네스 머신즈 코포레이션 수직의 사전-결정된 필라멘트를 갖는 저항 변화 메모리의 제조 방법 및 구조

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2814073B1 (en) * 2013-06-14 2017-02-15 IMEC vzw Self-rectifying RRAM element
US9559300B2 (en) * 2013-09-20 2017-01-31 Kabushiki Kaisha Toshiba Resistive random access memory device and manufacturing method thereof
CN106030801B (zh) * 2014-03-25 2020-09-15 英特尔公司 用于形成非平面电阻式存储器单元的技术
US9899450B2 (en) 2015-09-15 2018-02-20 The Regents Of The University Of California Memristors and method for fabricating memristors
CN105895800B (zh) * 2016-04-21 2019-03-15 中国科学院微电子研究所 一种双极型阻变存储器及其制备方法
US10521538B2 (en) 2016-04-27 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd Method and system for integrated circuit design with on-chip variation and spatial correlation
CN108231823B (zh) * 2018-03-16 2020-03-24 湖北大学 一种基于氧化锆隧穿层的氧化铌选通器件及其制造方法
CN108258115B (zh) * 2018-03-16 2024-04-19 湖北大学 一种基于氧化铌选通管和氧化锆阻变层的1s1r器件及其制造方法
CN109545964B (zh) * 2018-12-14 2021-03-19 中国科学院上海微系统与信息技术研究所 一种基于氧化物离子注入的选通材料、选通器单元及其制备方法
CN110707148B (zh) 2019-09-02 2021-08-17 华南师范大学 外延晶片、外延晶片制造方法、二极管及整流器
CN110752293A (zh) * 2019-09-27 2020-02-04 北京大学 一种双向阈值开关选择器件及其制备方法
US11404636B2 (en) * 2020-04-24 2022-08-02 Applied Materials, Inc Crested barrier device and synaptic element
CN112289926B (zh) * 2020-07-29 2023-07-21 湖南工程学院 一种全透明非线性选择器的制备方法
US20220138544A1 (en) * 2020-10-30 2022-05-05 Applied Materials, Inc. Crested barrier device enhanced with interface switching modulation
CN113206194B (zh) * 2021-04-30 2023-07-04 华中科技大学 一种自整流忆阻器、制备方法及其应用
US11996145B2 (en) 2022-05-03 2024-05-28 Western Digital Technologies, Inc. Cross-point array with threshold switching selector memory element
WO2024076297A1 (en) * 2022-10-07 2024-04-11 Nanyang Technological University Non-volatile memory device and method of forming the same
CN118338771B (zh) * 2024-06-13 2024-08-27 华中科技大学 一种氧化硅自整流忆阻器及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849891B1 (en) 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
US7538338B2 (en) * 2004-09-03 2009-05-26 Unity Semiconductor Corporation Memory using variable tunnel barrier widths
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8343813B2 (en) * 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
WO2010038423A1 (ja) * 2008-10-01 2010-04-08 パナソニック株式会社 不揮発性記憶素子並びにそれを用いた不揮発性記憶装置
CN101783388A (zh) * 2009-01-21 2010-07-21 中国科学院微电子研究所 带有自整流效应的非易失电阻转变型存储器
US8045364B2 (en) * 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
US20110193043A1 (en) 2010-02-05 2011-08-11 Albert Chin Ultra-Low Energy RRAM with Good Endurance and Retention
KR101699769B1 (ko) 2010-02-08 2017-01-25 삼성전자주식회사 저항 메모리 소자 및 그 형성방법
KR20110101983A (ko) 2010-03-10 2011-09-16 삼성전자주식회사 바이폴라 메모리셀 및 이를 포함하는 메모리소자
US8901527B2 (en) 2010-07-02 2014-12-02 Nanya Technology Corp. Resistive random access memory structure with tri-layer resistive stack
KR20120010050A (ko) 2010-07-23 2012-02-02 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
KR20120012049A (ko) 2010-07-30 2012-02-09 서울대학교산학협력단 최소화된 상부전극의 컨택을 갖는 저항성 메모리 소자 및 그 제조방법
KR20120021539A (ko) 2010-08-06 2012-03-09 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
KR101195946B1 (ko) 2010-08-30 2012-10-30 광주과학기술원 저온 고압 열처리를 이용한 저항변화메모리의 제조방법 및 이를 이용하여 제조된 저항변화메모리
KR101744758B1 (ko) * 2010-08-31 2017-06-09 삼성전자 주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
KR101152437B1 (ko) 2010-09-01 2012-06-01 한양대학교 산학협력단 버퍼층을 가지는 저항변화 메모리 및 이의 제조방법
KR20120032909A (ko) 2010-09-29 2012-04-06 삼성전자주식회사 저항성 메모리소자 제조장치
KR20120043343A (ko) 2010-10-26 2012-05-04 한양대학교 산학협력단 정류특성을 가지는 저항변화 메모리
CN102610749B (zh) * 2011-01-25 2014-01-29 中国科学院微电子研究所 阻变型随机存储单元及存储器
CN102610748B (zh) * 2011-01-25 2014-02-12 中国科学院微电子研究所 非挥发性存储单元及存储器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018063287A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Conductive bridge resistive random access memory cell
KR102030341B1 (ko) * 2018-12-19 2019-10-10 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자
WO2020130343A1 (ko) * 2018-12-19 2020-06-25 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자
KR20210027781A (ko) * 2019-09-03 2021-03-11 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 이의 제조 방법
KR20220054362A (ko) * 2019-10-31 2022-05-02 인터내셔널 비지네스 머신즈 코포레이션 수직의 사전-결정된 필라멘트를 갖는 저항 변화 메모리의 제조 방법 및 구조

Also Published As

Publication number Publication date
KR101929941B1 (ko) 2018-12-18
US20140042380A1 (en) 2014-02-13
CN103579500A (zh) 2014-02-12
CN103579500B (zh) 2017-10-13
US9099639B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
KR101929941B1 (ko) 저항 변화 물질 소자 및 이를 적용한 디바이스
US10803935B2 (en) Conductive metal oxide structures in non-volatile re-writable memory devices
US8565006B2 (en) Conductive metal oxide structures in non volatile re writable memory devices
KR101744758B1 (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
TW589753B (en) Resistance random access memory and method for fabricating the same
CN102648522B (zh) 非易失性存储元件及其制造方法、以及非易失性存储装置
EP2592624A2 (en) Metal doped non-volatile resistive memory elements
KR20120021539A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
KR20120010050A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
EP2560171A2 (en) Nonvolatile resistive memory elements and memory devices including the same
KR20120139082A (ko) 멀티비트 메모리요소, 이를 포함하는 메모리소자 및 이들의 제조방법
CN103890943A (zh) 基于异质结氧化物的忆阻元件
KR20210083933A (ko) 가변 저항 메모리 소자
CN111326652A (zh) 具有抗氧化电极的可变电阻半导体器件
CN101796640A (zh) 非易失性存储元件、非易失性存储装置、以及其制造方法
JP5374865B2 (ja) 抵抗変化素子、これを用いた記憶装置、及びそれらの作製方法
KR20080042463A (ko) 비휘발성 메모리 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant