KR20140019788A - 실장구조체 및 그 제조방법 - Google Patents

실장구조체 및 그 제조방법 Download PDF

Info

Publication number
KR20140019788A
KR20140019788A KR1020137025407A KR20137025407A KR20140019788A KR 20140019788 A KR20140019788 A KR 20140019788A KR 1020137025407 A KR1020137025407 A KR 1020137025407A KR 20137025407 A KR20137025407 A KR 20137025407A KR 20140019788 A KR20140019788 A KR 20140019788A
Authority
KR
South Korea
Prior art keywords
substrate
mounting
solder
mounting substrate
joining
Prior art date
Application number
KR1020137025407A
Other languages
English (en)
Other versions
KR101719189B1 (ko
Inventor
아츠시 야마구치
히사히코 요시다
아라타 키시
나오미치 오아시
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20140019788A publication Critical patent/KR20140019788A/ko
Application granted granted Critical
Publication of KR101719189B1 publication Critical patent/KR101719189B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81413—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/8149—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81499—Material of the matrix
    • H01L2224/8159—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81601—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81613—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/81855 - H01L2224/8188, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

반도체소자가 땜납에 의해 접합되어 실장되어 있는 제 1 실장기판이 제 2 기판상에 실장된 구성에 있어서, 융점이 낮은 땜납을 이용하여 제 1 실장기판을 제 2 기판에 접합시키면 접속강도가 낮아져 버린다.
반도체소자(4)가 217℃ 이상의 융점을 갖는 제 1 땜납(1)에 의해 접합되어 있는 제 1 실장기판(5)을 제 2 기판(8)상에 실장한 실장구조체로, 제 1 실장기판을 제 2 기판에 접합하며 복수로 이루어지는 접합부(6)와 각 접합부의 각각의 주위에 형성된 보강 부재(7)를 구비한다. 접합부는 제 1 땜납(1)보다 낮은 융점을 갖는 제 2 땜납을 포함하며, 인접한 각각의 접합부에 형성된 보강 부재 사이에는 공간(16)이 있는 구성으로 하였다.

Description

실장구조체 및 그 제조방법{MOUNTING STRUCTURE AND METHOD FOR MANUFACTURING SAME}
본 발명은 전자회로기판의 실장구조체 및 그 제조방법에 관한 것으로, 기판상의 전자부품, 반도체 칩 등의 실장구조에 관한 것이다.
현재, 전자부품을 기판에 실장하기 위한 땜납재료로 주로 Sn-Ag계 땜납재료, 특히 96.5Sn-3Ag-0.5Cu(Sn 96.5 중량%, Ag 3 중량% 및 Cu 0.5 중량%의 조성)의 땜납재료가 이용되고 있다(예를 들어 특허문헌 1 및 특허문헌 2 참조).
도 6은 종래의 땜납재료를 이용한 전자회로기판의 접합구조의 구성을 나타내는 단면도이다.
도 6에 있어서, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등의 반도체소자(24)나 전자부품(22)이 땜납(21)에 의해 제 1 실장기판(25)에 접합되어 있다.BGA 패키지나 LGA 패키지 등의 반도체소자(24)는 접합부가 미세해지게 되면 온도사이클 수명시험이나 낙하시험에서 크랙이 발생하기 쉬워지므로, 도 6에 나타내는 것과 같이 밀봉재료(23)에 의해 밀봉하여 보강하는 밀봉구조를 취하고 있었다.
그러나, 이 밀봉한 제 1 실장기판(25)을 제 2 기판(27)에 96.5Sn-3Ag-0.5Cu 땜납을 이용하여 실장하면 제 1 실장기판(25)의 땜납(21)이 녹아서 접속불량을 일으킨다고 하는 문제점이 있었다. 또, 도 6에서 26은 96.5Sn-3Ag-0.5Cu 땜납에 의해 납땜 된 접합부를 나타내고 있다.
그 때문에 제 2 기판(27)에 실장할 때의 접합온도를 낮추는 것에 대한 요구가 높아지고 있다.
그래서, 제 1 실장기판(25)을 제 2 기판(27)에 실장하는 접합온도를 낮춰서 제 1 실장기판(25)의 땜납(21)이 녹는 것을 방지하기 위해 제 1 실장기판(25)을 제 2 기판(27)에 실장하는 접합재료로 제 1 실장기판(25)에 이용한 땜납(21)의 융점보다 저온의 융점을 갖는 Sn-Bi계 땜납이 주목되고 있다(예를 들어 특허문헌 3 참조).
　특허문헌 1 : 일본국 특허 제 3027441호 공보 　특허문헌 2 : 미국 특허 제 5520752호 명세서 　특허문헌 3 : 일본국 특허 제 4135268호 공보
그러나 상기와 같이 Sn-Bi계 땜납을 이용하여 제 1 실장기판(25)을 제 2 기판(27)에 실장한 경우에는 그 접속강도가 Sn-Ag계 땜납에 비해 낮다고 하는 과제가 있다.
예를 들어 제 2 기판(27)과 접합되는 제 1 실장기판(25)의 전극 면이 BGA 타입인 경우에는 Sn-Bi계 땜납을 이용하여 접합한 때에 제 1 실장기판(25)과 접합부(26) 사이는 제 1 실장기판(25)에 형성되어 있는 Sn-Ag계 땜납 볼에 의해 접합되어 있으므로 접속강도는 높으나, 제 2 기판(27)과 접합부(26) 사이는 Sn-Ag계 땜납보다 딱딱해서 부서지기 쉬운 Sn-Bi계 땜납에 의해 접합되므로 접속강도가 낮아져 버린다.
또, 예를 들어 제 2 기판(27)과 접합되는 제 1 실장기판(25)의 전극 면이 LGA 타입인 경우에는 제 1 실장기판(25)과 접합부(26) 사이 및 제 2 기판(27)과 접합부(26) 사이는 모두 Sn-Bi계 땜납에 의해 접합되게 되므로 접합부(26)와 제 1 실장기판(25) 사이 및 접합부(26)와 제 2 기판(27) 사이 모두 접속강도가 낮아져 버린다.
그런 이유에서 Sn-Ag계 땜납에 의한 접합의 실용화가 좀처럼 진행되지 않은 것이 현상이다.
본 발명은 이와 같은 종래의 과제를 고려하여, 반도체소자가 땜납에 의해 접합되어 실장되어 있는 제 1 실장기판이 제 2 기판상에 실장된 구성에 있어서 낙하특성 및 온도사이클 특성이 양호한, 종래보다도 신뢰성이 높은 실장구조체 및 그 제조방법을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하기 위해서 제 1 본 발명은, 반도체소자가 217℃ 이상의 융점을 갖는 제 1 땜납에 의해 접합되어 있는 제 1 실장기판을 제 2 기판상에 실장한 실장구조체로, 상기 제 1 실장기판을 상기 제 2 기판에 접합하며 복수로 이루어지는 접합부와, 상기 접합부의 각각의 주위에 형성된 보강 부재를 구비하고, 상기 접합부는 상기 제 1 땜납보다 낮은 융점을 갖는 제 2 땜납을 포함하며, 인접한 각각의 상기 접합부에 형성된 상기 보강 부재 사이에는 공간이 있는 실장구조체이다.
또, 제 2 본 발명은, 상기 제 1 실장기판과 상기 제 2 기판 사이의 체적을 V0, 상기 제 1 실장기판과 상기 제 2 기판 사이에 형성되어 있는 각각의 상기 접합부의 합계 체적을 V1, 상기 제 1 실장기판과 상기 제 2 기판 사이에 형성되어 있는 각각의 상기 보강 부재의 합계 체적을 V2로 한 때, V0-V1-V2＞0의 관계를 만족하는 제 1 본 발명의 실장구조체이다.
또, 제 3 본 발명은, 상기 보강 부재는 상기 제 1 실장기판에 접촉하고 있고, 상기 접합부의 주위에 형성되어 있는 상기 보강 부재의 상기 제 1 실장기판 면 및 상기 제 2 기판 면을 기준으로 하는 높이는 기판 간 거리의 1/5 이상인 제 1 본 발명의 실장구조체이다.
또, 제 4 본 발명은, 상기 제 2 땜납은 적어도 Sn을 포함하며, 200℃ 이하의 융점을 갖는 제 1 본 발명의 실장구조체이다.
또, 제 5 본 발명은, 상기 제 2 땜납의 조성은 50~70중량%의 Bi 및 10~25 중량%의 In 중 어느 하나의 금속을 포함하고, 나머지 부분이 Sn인 제 4 본 발명의 실장구조체이다.
또, 제 6 본 발명은, 상기 보강 부재는 액상 비스페놀 F형 에폭시 수지 및 이미다졸 계 경화제를 포함하는 제 1 본 발명의 실장구조체이다.
또, 제 7 본 발명은, 상기 제 1 실장기판은 상기 제 2 기판보다 얇은 제 1 본 발명의 실장구조체이다.
또, 제 8 본 발명은, 상기 제 1 실장기판은 상기 제 2 기판에 마주하는 측의 면에 땜납 볼에 의한 범프가 형성된 BGA 타입인 제 1 본 발명의 실장구조체이다.
또, 제 9 본 발명은, 상기 제 1 실장기판은 상기 제 2 기판에 마주하는 측의 면에 평면 전극 패드가 형성된 LGA 타입이며,
상기 보강 부재는 상기 제 1 실장기판에 접촉하고 있는 제 1 본 발명의 실장구조체이다.
또, 제 10 본 발명은, 반도체소자가 217℃ 이상의 융점을 갖는 제 1 땜납에 의해 접합되어 있는 제 1 실장기판을 제 2 기판상에 실장하는 실장구조체의 제조방법으로, 보강 수지와 상기 제 1 땜납보다 융점이 낮은 제 2 땜납을 혼합한 복합재료를 상기 제 2 기판상의 복수 개소에 공급하는 복합재료 공급공정과, 상기 복합재료를 공급한 상기 제 2 기판상에 상기 제 1 실장기판을 배치하는 실장기판 배치공정과, 상기 제 1 땜납의 융점보다 낮고 상기 제 2 땜납의 융점보다 높은 온도로 상기 복합재료를 가열하여 상기 제 1 실장기판과 상기 제 2 기판을 접합하는 기판 접합공정을 구비하는 실장구조체의 제조방법이다.
또, 제 11 본 발명은, 상기 제 1 실장기판은 상기 제 2 기판에 마주하는 측의 면에 땜납 볼에 의한 범프가 형성된 BGA 타입이며, 상기 기판 접합공정에서는, 상기 제 1 실장기판과 상기 제 2 기판을 접합하는 상기 범프 및 상기 제 2 땜납에 의해 형성되는 접합부가 복수 개소에 형성되고, 상기 각 접합부의 주위에 모인 상기 보강 수지에 의해 상기 접합을 보강하는 보강 부재가 상기 제 2 기판에 접촉하여 형성되는 제 10 본 발명의 실장구조체의 제조방법이다.
또, 제 12 본 발명은, 상기 제 1 실장기판은 상기 제 2 기판에 마주하는 측의 면에 평면 전극 패드가 형성된 LGA 타입이며, 상기 기판 접합공정에서는, 상기 제 1 실장기판과 상기 제 2 기판을 접합하는 상기 제 2 땜납에 의해 형성되는 접합부가 복수 개소에 형성되고, 상기 각 접합부의 주위에 모인 상기 보강 수지에 의해 상기 접합을 보강하는 보강 부재가 상기 제 1 실장기판 및 상기 제 2 기판에 접촉하여 형성되는 제 10 본 발명의 제조방법이다.
본 발명에 의해, 반도체소자가 땜납에 의해 접합되어 실장되어 있는 제 1 실장기판이 제 2 기판상에 실장된 구성에 있어서 낙하특성 및 온도사이클 특성이 양호한, 종래보다 신뢰성이 높은 실장구조체 및 그 제조방법을 제공할 수 있다.
도 1의 (a)는 본 발명의 실시형태 1~3의 실장구조체의 구성을 나타내는 단면도, (b)는 본 발명의 실시형태 1~3의 실장구조체의 접합부를 나타내는 주요부 모식 단면도,
도 2의 (a)~(d)는 본 발명의 실시형태 1~3의 실장구조체의 접합부의 주위에 보강 부재가 형성되어 있는 구성 예의 접합부의 주요부 모식 단면도,
도 3의 (a), (b)는 본 발명의 실시형태 1의 전극 구성이 BGA 타입의 제 1 실장기판을 제 2 기판에 실장하는 경우의 제조공정을 설명하는 단면도,
도 4의 (a), (b)는 본 발명의 실시형태 1의 전극 구성이 LGA 타입의 제 1 실장기판을 제 2 기판에 실장하는 경우의 제조공정을 설명하는 단면도,
도 5의 (a)는 비교 예의 실장구조체의 접합부의 주위에 보강 부재가 형성되어 있지 않은 구성의 접합부의 주요부 단면도, (b)는 비교 예의 실장구조체의 제 1 실장기판과 제 2 기판 간이 보강 수지에 의해 언더 필(under filling)로 밀봉되어 있는 접합부의 주요부 단면도,
도 6은 종래의 전자회로기판의 접합구조의 구성을 나타내는 단면도이다.
(실시형태 1)
본 발명의 실시형태 1 실장구조체에 대해 도 1 (a) 및 도 1 (b)를 이용하여 설명한다.
도 1 (a)는 본 실시형태 1 실장구조체의 구성을 나타내는 단면도이다.도 1 (b)는 본 실시형태 1 실장구조체의 접합부의 단면도이며, 도 1 (a)의 점선으로 둘러싼 부분을 확대한 모식도이다.
도 1 (a)에 나타내는 것과 같이 BGA 패키지, LGA 패키지 등의 반도체소자(4)나 칩 부품인 전자부품(2)이 96.5Sn-3Ag-0.5Cu 땜납(1)에 의해 제 1 실장기판(5)에 접합되어 있다.BGA 패키지나 LGA 패키지 등의 반도체소자(4)는 접합부분이 미세해지게 되면 온도사이클 수명시험이나 낙하시험에서 크랙이 발생하기 쉬워지므로 밀봉재료(3)에 의해 밀봉하여 보강하고 있다.
그리고, 전자부품(2)과 밀봉된 반도체소자(4)가 실장되어 있는 제 1 실장기판(5)이 제 2 기판(8)에 실장되어 있다.제 1 실장기판(5)과 제 2 기판(8)은 200℃ 이하의 융점을 갖는 땜납을 포함하는 접합부(6)에 의해 실장되어 있고, 그 접합부(6)의 주위는 보강 부재(7)로 보강되어 있다.
또, 반도체소자(4)나 전자부품(2)을 제 1 실장기판(5)에 접합하고 있는 땜납(1)이 본 발명의 217℃ 이상의 융점을 갖는 제 1 땜납의 일례에 해당하고, 접합부(6)에 포함되는 200℃ 이하의 융점을 갖는 땜납이 본 발명의 제 2 땜납의 일례에 해당한다.
도 2의 (a)~도 2의 (d)에 본 발명의 접합부의 주위에 보강 부재(7)가 형성되어 있는 구성 예의 접합부(6)의 주요부 모식 단면도를 나타낸다.도 1 (a) 및 도 1 (b)와 대응하는 구성부분에는 동일한 부호를 이용하고 있다.
도 2의 (a)는 인접하는 접합부(6)의 주위의 보강 부재(7)가 접하고 있지 않은 경우, 도 2의 (b)는 인접하는 접합부(6)의 주위의 보강 부재(7)가 접하고 있는 경우, 도 2의 (c)는 접합부(6)의 주위의 보강 부재(7)가 제 1 실장기판(5)과 제 2 기판(8)의 양방에 젖은 상태로 존재하는 경우, 도 2의 (d)는 접합부(6)의 주위의 보강 부재(7)가 제 1 실장기판(5)과 제 2 기판(8)의 양방에 젖은 상태로 존재하고, 또한 인접하는 접합부(6)의 주위의 보강 부재(7)가 접하고 있는 경우를 각각 나타내고 있다.
도 2의 (a)~도 2의 (d)의 어느 경우에도, 제 1 실장기판(5)과 제 2 기판(8) 사이의 인접하는 접합부(6) 간에 보강 부재(7)가 형성되어 있지 않은 공간(접합부 간 공간(16))이 있다.
또, 접합부(6)가 본 발명의 접합부의 일례에 해당하고, 보강 부재(7)가 본 발명의 보강 부재의 일례에 해당한다. 또, 접합부 간 공간(16)이 본 발명의 인접한 각각의 접합부에 형성된 보강 부재 사이에 있는 공간의 일례에 해당한다.
또, 본 명세서에서는 접합부(6)의 주위에 틈이 없이 보강 부재(7)가 형성되어 있는 상태가 본 발명의 접합부의 주위에 보강 부재가 형성되어 있는 상태를 말하며, 도 2의 (a)~(d)에 나타내는 것과 같이 접합부(6)가 제 1 실장기판(5) 또는 제 2 기판(8)과 접하고 있는 부분에서 보강 부재(7)가 접합부(6)의 주위에 틈이 없이 형성되어 있는 구성은 모두 본 발명의 접합부의 주위에 보강 부재가 형성되어 있는 구성을 나타내고 있다.
또, 도 2의 (a)~도 2의 (d)에 나타내는 구성은 모두 본 발명의 인접한 각각의 접합부에 형성된 보강 부재 사이에는 공간이 있는 구성의 일례에도 해당한다.
상기 과제를 해결하기 위해서는, 제 1 실장기판(5)의 전극 구성이 BGA 타입인 경우에는 도 2의 (a) 및 도 2의 (b)에 나타내는 것과 같은 구조로 하는 것이 바람직하다. 또, 제 1 실장기판(5)의 전극 구성이 LGA 타입인 경우에는 도 2의 (c) 및 도 2의 (d)에 나타내는 것과 같은 구조를 적용함으로써 상기 과제를 해결할 수 있다. 이들에 대해서는 도 3 및 도 4를 이용하여 다시 후술한다.
다음에, 본 실시형태 1에서의 제 1 실장기판(5)을 제 2 기판(8)에 실장하는 방법에 대해서 BGA 타입의 제 1 실장기판(5)을 이용하는 경우와 LGA 타입의 제 1 실장기판(5)을 이용하는 경우로 나누어서 설명한다.
본 실시형태 1에서는 표 1에 나타내는 200℃ 이하의 융점을 갖는 땜납과 에폭시를 포함하는 보강 수지의 비율이 80중량% : 20중량%의 비율이 되도록 혼합한 복합재료(13)를 이용했다. 이 보강 수지의 수지성분으로 액상 비스페놀 F형 에폭시수지인 재팬 에폭시 레진(ジャパンエポキシレジン) 제 「E806」 및 그 이미다졸( imidazole) 계 경화제인 ADEKA 제 「EHI-I」를 이용했다.
또, 복합재료(13)에 포함되는, 표 1에 나타내는 200℃ 이하의 융점을 갖는 땜납이 본 발명의 제 2 땜납의 일례에 해당한다.
먼저, 도 3 (a) 및 도 3 (b)를 이용하여 전극 구성이 BGA 타입의 제 1 실장기판(5)을 제 2 기판(8)에 접합하는 경우의 실장방법에 대해 설명한다.
도 3 (a) 및 도 3 (b)는 전극 구성이 BGA 타입의 제 1 실장기판(5)을 제 2 기판(8)에 실장하는 경우의 제조공정을 설명하는 단면도를 나타내고 있다.도 1 (a) 및 도 1 (b)와 대응하는 구성 부분에는 동일한 부호를 이용하고 있다.
먼저, 도 3 (a)에 나타내는 것과 같이 크림 땜납 인쇄기에 의해 제 2 기판(8)의 복수 개소에 형성되어 있는 각각의 전극(15) 상에 복합재료(13)를 인쇄한다.
또, 제 2 기판(8)의 복수 개소의 전극(15) 상에 복합재료(13)를 인쇄하는 공정이 본 발명의 복합재료 공급공정의 일례에 해당한다.
다음에, 도 3 (a)에 나타내는 것과 같이 Sn-Ag계 땜납에 의해 형성된 제 1 실장기판(5)의 범프(12)가 제 2 기판(8)의 전극(15)의 위치에 맞도록 위치 결정을 하여 제 2 기판(8) 상에 제 1 실장기판(5)을 배치한다.여기에서는 제 1 실장기판(5)으로 0.4㎜ 피치에 200㎛ 지름의 범프(12)가 형성되어 있는 BGA 타입의 기판을 이용했다.
또, 제 2 기판(8) 상에 제 1 실장기판(5)을 배치하는 공정이 본 발명의 실장기판 배치공정의 일례에 해당한다.
그리고, 제 1 실장기판(5)에 전자부품(2) 및 반도체소자(4)를 접합하고 있는 땜납(1)의 융점(217℃ 이상)보다 낮고 복합재료(13)에 포함되는 땜납의 융점(200℃ 이하)보다 높은 소정의 온도 T로 복합재료(13) 및 범프(12)를 가열하여, 범프(12)와 복합재료(13)가 접촉하도록 가압한다. 그 결과, 도 3 (b)에 나타내는 것과 같이 접합부(6)에 의해 납땜이 되는 동시에, 복합재료(13)로부터 녹아 나온 접합부(6)의 아래쪽의 주위에 모인 보강 수지에 의해 보강 부재(7)가 형성되어서 제 2 기판(8)에 접촉하는 보강 부재(7)에 의해서 접합부(6)와 제 2 기판(8)의 접합이 보강된다.
이 접합부(6)에 대해서 더 설명한다.
도 3 (b)의 접합부(6) 부분에 나타내는 점선은 범프(12) 부분과 복합재료(13)에 포함되어 있던 200℃ 이하의 융점을 갖는 땜납의 계면의 위치를 나타내고 있다.소정의 온도 T로 가열한 때에 범프(12)를 형성하고 있는 땜납은 융점이 200℃을 넘으므로 용융하지는 않으나, 범프(12)의 땜납의 계면부분으로부터 금속성분(Sn, Ag, Cu)이 복합재료(13)에 포함되어 있던 200℃ 이하의 융점을 갖는 땜납 부분으로 녹아 들어가므로 냉각 후에는 이들 땜납 간은 강고하게 접합된다.
또, 제 1 실장기판(5)과 제 2 기판(8)을 접합한 후에 형성된 보강 부재(7)의 접합부 간 공간(16)에 접하고 있는 표면(17)의 형상은 도 3 (b)에 나타내는 것과 같이 오목 면 형상이 되었다.제 1 실장기판(5)과 제 2 기판(8) 간에 보강 부재(7)를 충전하여 언더 필로 밀봉한 경우에는 보강 부재(7)가 노출하고 있는 부분의 표면은 이와 같은 오목 면 형상으로 되지는 않는다.
또, 복합재료(13) 및 범프(12)를 가열해서 제 1 실장기판과 제 2 기판을 접합하는 공정이 본 발명의 기판 접합공정의 일례에 해당한다.
다음에, 도 4 (a) 및 도 4 (b)를 이용하여 전극 구성이 LGA 타입의 제 1 실장기판(5)을 제 2 기판(8)에 접합하는 경우의 실장방법에 대해 설명한다.
도 4 (a) 및 도 4 (b)는 전극 구성이 LGA 타입의 제 1 실장기판(5)을 제 2 기판(8)에 실장하는 경우의 제조공정을 설명하는 단면도를 나타내고 있다. 또, 도 3 (a) 및 도 3 (b)와 대응하는 구성 부분에는 동일한 부호를 이용하고 있다.
먼저, 도 4 (a)에 나타내는 것과 같이 크림 땜납 인쇄기에 의해 제 2 기판(8)의 복수 개소에 형성되어 있는 각각의 전극(15) 상에 복합재료(13)를 인쇄한다.
다음에, 도 4 (a)에 나타내는 것과 같이 제 1 실장기판(5)에 형성된 평면전극 패드(14)의 위치가 제 2 기판(8)의 전극(15)의 위치에 맞도록 위치결정을 하여 제 2 기판(8) 상에 제 1 실장기판(5)을 배치한다.여기에서는 제 1 실장기판(5)으로 0.4㎜ 피치에 200㎛ 지름의 평면전극 패드(14)가 배치되어 있는 LGA 타입의 기판을 이용했다.
그리고, 제 1 실장기판(5)에 전자부품(2) 및 반도체소자(4)를 접합하고 있는 땜납(1)의 융점(217℃ 이상)보다 낮고, 복합재료(13)에 포함되는 땜납의 융점(200℃ 이하)보다 높은 소정의 온도 T로 복합재료(13)를 가열하여 평면전극 패드(14)와 복합재료(13)가 접촉하도록 가압한다. 그 결과, 도 4 (b)에 나타내는 것과 같이 접합부(6)에 의해 납땜이 되는 동시에, 복합재료(13)로부터 녹아나와서 접합부(6)의 위쪽 및 아래쪽의 각각의 주위에 모인 보강 수지에 의해 보강 부재(7)가 제 1 실장기판(5) 측 및 제 2 기판(8) 측에 형성되며, 보강 부재(7)에 의해 접합부(6)와 제 1 실장기판(5)의 접합 및 접합부(6)와 제 2 기판(8)의 접합이 보강된다.
이 경우, 도 4 (b)에 나타내는 것과 같이 보강 부재(7)가 제 2 기판(8)과 접촉하는 동시에, 제 1 실장기판(5)에도 접촉하도록 형성된다.
또, 제 1 실장기판(5)과 제 2 기판(8)을 접합한 후에 형성된 보강 부재(7)는 제 1 실장기판(5) 및 제 2 기판(8)의 어느 쪽과 접촉하고 있는 부분도 접합부 간의 공간(16)에 마주하고 있는 표면(17)의 형상은 도 4 (b)에 나타내는 것과 같이 오목 면 형상이 되었다.
이와 같이, BGA 타입의 제 1 실장기판(5)인 경우에는 보강 부재(7)에 의해 접합부(6)와 아래쪽의 제 2 기판(8)의 접합이 보강되며, LGA 타입의 제 1 실장기판(5)인 경우에는 접합부(6)와 위쪽의 제 1 실장기판(5)의 접합 및 접합부(6)와 아래쪽의 제 2 기판(8)의 접합이 각각 보강된다.
또, BGA 타입의 제 1 실장기판(5)을 이용한 경우에 범프(12)와 200℃ 이하의 융점을 갖는 땜납이 접합하여 형성되는 접합부(6)도, LGA 타입의 제 1 실장기판(5)을 이용한 경우에 200℃ 이하의 융점을 갖는 땜납에 의해 형성되는 접합부(6)도 모두 본 발명의 접합부의 일례에 해당한다.
이와 같은 실장구조체의 제조공정에 있어서, 복합재료(13)에서의 보강 수지의 비율을 10중량%~25 중량%로 변화시켜도 재료 조정은 가능했으나, 접합부의 높이(9)에 대한 보강 부재의 높이(10)은 변화했다.
또, 접합부의 높이(9)는 도 3 (b) 및 도 4 (b)에 나타내는 것과 같이 접합부(6)가 형성되어 있는 부분의 제 1 실장기판(5)과 제 2 기판(8) 사이의 거리이며, 본 발명의 기판 간 거리의 일례에 해당한다.
또, 보강 부재의 높이(10)는 도 3 (b) 및 도 4 (b)에 나타내는 것과 같이 접합부(6) 표면에 형성되어 있는 보강 부재(7)의 제 1 실장기판(5) 또는 제 2 기판(8)의 기판 면을 기준으로 하는 높이를 나타내고 있다.도 2의 (c) 및 도 2의 (d)와 같이 보강 부재(7)가 제 1 실장기판(5) 및 제 2 기판(8)의 양방으로 젖은????? 상태로 존재하는 경우에는 제 1 실장기판(5)으로부터의 높이와 제 2 기판(8)으로부터의 높이 각각이 보강 부재의 높이(10)가 된다.
본 실시형태 1에 있어서 200℃ 이하의 융점을 갖는 땜납과 에폭시를 포함하는 보강 수지를 80중량% : 20중량%의 비로 혼합한 복합재료(13)를 이용하여 BGA 타입의 제 1 실장기판(5)을 제 2 기판(8)에 실장한 경우, 접합 후의 보강 부재의 높이(10)는 접합부의 높이(9)의 약 1/3이었다. 또, 이 경우에, 접합부(6)의 주위에 형성된 보강 부재(7)의 형상은 도 2의 (a)와 같은 인접하는 접합부(6)의 주위의 보강 부재(7) 끼리가 접하고 있지 않은 구조였다.
표 1에 나타내는, 융점이 200℃ 이하의 땜납을 포함하는 복합재료(13)를 이용하여 제 1 실장기판(5)과 제 2 기판(8)을 접합한 경우, 융점이 200℃ 이하의 땜납을 포함하는 접합부(6)의 주위에 보강 부재(7)가 없으면 접합강도가 약하며, 접합 불량을 일으킨다.납땜 후에 디스펜서에 의해 보강 부재(7)를 공급하는 방법에서는 보강 부재(7)를 균등하게 침투시키기가 어렵고, 모든 접합부(6)의 주위를 보강하는 것은 어려우므로 불량이 많아진다. 또, 디스펜서에 의해 공급하는 방법에 의해 형성한 보강 부재(7)인 경우에는 공간에 접하고 있는 보강 부재 표면(17)의 형상은 도 3 (b) 또는 도 4 (b)에 나타내는 것과 같은 오목 면 형상은 되지 않는다.
또, 제 1 실장기판(5)이 BGA 타입인 경우에는 도 3 (b)에 나타내는 것과 같이 제 1 실장기판(5)과 접합하는 부분의 접합부(6)는 범프(12)를 형성하고 있던 융점이 높은 땜납성분이며, 제 1 실장기판(5)과 접합부(6) 간의 접속 태는 양호하기 때문에, 제 1 실장기판(5)과의 접합부분은 보강 부재(7)에 의해 보강하지 않아도 좋다.
제 1 실장기판(5)으로 BGA 타입의 기판을 이용하고, 제 2 기판(8)과 접합하는 부분의 접합부(6)에 포함되는 땜납의 조성 및 보강상태를 변화시켜서 작성한 실장구조체에 대해 낙하시험 및 온도사이클 수명시험을 실시한 결과를 표 1에 나타낸다.

 땜납 조성(mass%) 융점
(℃)		 보강 낙하특성
(사이클)		 온도사이클 수명
(사이클)
Sn Ag Bi In Cu
실시 예 1 Bal. 50 20 105 접합부 주위 10 1000
실시 예 2 Bal. 50 24 98 접합부 주위 10 1000
실시 예 3 Bal. 52.5 17.5 103 접합부 주위 10 1000
실시 예 4 Bal. 52.5 20 98 접합부 주위 10 1000
실시 예 5 Bal. 55 10 110 접합부 주위 10 1000
실시 예 6 Bal. 55 17.5 100 접합부 주위 10 1000
실시 예 7 Bal. 55 20 96 접합부 주위 8 800
실시 예 8 Bal. 65 15 99 접합부 주위 8 800
실시 예 9 Bal. 70 24 70 접합부 주위 8 800
실시 예 10 Bal. 57 10 115 접합부 주위 10 1000
실시 예 11 Bal. 57 15 105 접합부 주위 10 1000
실시 예 12 Bal. 55 25 85 접합부 주위 8 800
실시 예 13 Bal. 57 25 80 접합부 주위 8 800
실시 예 14 Bal. 60 25 79 접합부 주위 8 800
실시 예 15 Bal. 58 138 접합부 주위 10 1000
실시 예 16 Bal. 25 140 접합부 주위 8 800
비교 예 1 Bal. 3 0.5 217 없음 3 800
비교 예 2 Bal. 50 20 105 없음 1 500
비교 예 3 Bal. 50 24 98 없음 1 500
비교 예 4 Bal. 52.5 17.5 103 없음 1 500
비교 예 5 Bal. 52.5 20 98 없음 1 500
비교 예 6 Bal. 55 10 110 없음 1 500
비교 예 7 Bal. 55 17.5 100 없음 1 500
비교 예 8 Bal. 55 20 96 없음 0 400
비교 예 9 Bal. 65 15 99 없음 0 400
비교 예 10 Bal. 70 24 70 없음 0 400
비교 예 11 Bal. 57 10 115 없음 1 500
비교 예 12 Bal. 57 15 105 없음 1 500
비교 예 13 Bal. 55 25 85 없음 0 400
비교 예 14 Bal. 57 25 80 없음 0 400
비교 예 15 Bal. 60 25 79 없음 0 400
비교 예 16 Bal. 58 138 없음 1 500
비교 예 17 Bal. 25 140 없음 0 400
비교 예 18 Bal. 50 20 105 언더 필 20 400
비교 예 19 Bal. 50 24 98 언더 필 20 400
비교 예 20 Bal. 52.5 17.5 103 언더 필 20 400
비교 예 21 Bal. 52.5 20 98 언더 필 20 400
비교 예 22 Bal. 55 10 110 언더 필 20 400
비교 예 23 Bal. 55 17.5 100 언더 필 20 400
비교 예 24 Bal. 55 20 96 언더 필 15 300
비교 예 25 Bal. 65 15 99 언더 필 15 300
비교 예 26 Bal. 70 24 70 언더 필 15 300
비교 예 27 Bal. 57 10 115 언더 필 20 400
비교 예 28 Bal. 57 15 105 언더 필 20 400
비교 예 29 Bal. 55 25 85 언더 필 15 300
비교 예 30 Bal. 57 25 80 언더 필 15 300
비교 예 31 Bal. 60 25 79 언더 필 15 300
비교 예 32 Bal. 58 138 언더 필 20 400
비교 예 33 Bal. 25 140 언더 필 15 300
주) 표 1 중의 "Bal."은 "Balance"의 약칭임
낙하시험 및 온도사이클 수명시험에서로 이용한 실장구조체는 다음과 같은 구성의 것을 이용했다.
도 1 (a)에 나타내는 제 1 실장기판(5)의 배치와 같이, 96.5Sn-3Ag-0.5Cu 땜납(1)을 이용하여 0.3㎜ 두께의 FR-4의 유리 에폭시기판에 반도체소자(4)(크기 10㎜ 각, 두께 1㎜)와 1005 칩 부품인 전자부품(2)을 나란히 실장했다. 또, 반도체소자(4)에 대해서는 디스펜서에 의해 밀봉재료(3)를 주입하고, 150℃에서 30분 고온 조에서 경화시켜 제 1 실장기판(5)을 제작했다. 또, 여기서 사용한 밀봉재료(3)는 나믹스(NAMICS CORPORATION) 제의 1572였다.
이 제 1 실장기판(5)을 0.5㎜ 두께의 FR-4의 유리 에폭시기판인 제 2 기판(8)에, 접합부(6)에 포함되는 땜납으로 표 1에 나타내는 것과 같은 조성이 다른 복수의 땜납을 이용하여 접합한 실장구조체를 각각 제작했다. 또, 이와 같이 하여 제작한 실장구조체의 각각에 대해 제 1 실장기판(5)과 제 2 기판(8) 간의 보강상태를 다르게 한 실장구조체를 제작하여, 그들 실장구조체의 각각에 대해 낙하시험 및 온도사이클 수명시험을 실시했다.
도 5 (a)는 접합부(6)의 주위에 보강 부재(7)가 형성되어 있지 않은 구성의 접합부(6)의 주요부 단면도를 나타내고, 도 5 (b)는 제 1 실장기판(5)과 제 2 기판(8) 간이 보강 부재(7)에 의해 언더 필로 밀봉되어 있는 접합부(6)의 주요부 단면도를 나타내고 있다.
표 1의 비교 예 2~17은 모두 제 1 실장기판(5)과 제 2 기판(8) 간에 보강 부재(7)를 형성하고 있지 않은 것으로, 각각 접합부(6)에 포함되는 땜납의 조성을 다르게 한 것이며, 도 5 (a)에 나타내는 것과 같은 구성이다.
표 1의 비교 예 18~33은 각각 비교 예 2~17의 구성의 실장구조체에서 복합재료(13)를 이용하는 것이 아니라 납땜에 의해 접합부(6)를 형성한 후에, 디스펜서에 의해 보강 수지를 주입하여, 제 1 실장기판(5)과 제 2 기판(8) 간에 보강 수지를 채워서 언더 필로 밀봉한 것이며, 도 5 (b)에 나타내는 것과 같은 구성이다.
표 1의 실시 예 1~16은 각각 비교 예 2~17과 동일한 조성의 땜납과 에폭시를 포함하는 보강 수지를 80중량% : 20중량%의 비로 혼합한 복합재료(13)를 이용해서 도 2의 (a)와 같이 접합부(6)의 주위에 보강 부재(7)를 형성시킨 본 실시형태 1의 구성의 실장구조체이다.
또, 표 1의 비교 예 1은 종래의 96.5Sn-3Ag-0.5Cu 땜납을 접합부(6)에 포함되는 200℃ 이하의 융점을 갖는 땜납 대신으로서 이용하여 제 1 실장기판(5)을 제 2 기판(8)에 실장한 실장구조체이다.
낙하시험은 이와 같은 각 실장구조체에 대해 1.5 m의 높이로부터 6면 낙하를 1 사이클로 실시하여 그 낙하 회수를 비교했다.
또, 이와 같은 각 실장구조체에 대해 온도사이클 수명시험을 -40℃~85℃(각 30분)에서 실시하여 접합부(6)의 크랙의 발생 사이클 수로 비교했다.
낙하시험에서는 5 사이클 이상을, 온도사이클 수명시험에서는 500 사이클 이상을 양호의 판단기준으로 하여, 낙하시험과 온도사이클 수명시험을 동시에 만족하는 실장구조체를 얻는 것을 목표로 했다.
표 1로부터 알 수 있는 것과 같이, Sn에 Bi 및 In을 첨가함으로써 비교 예 1에 나타내는 종래의 96.5Sn-3Ag-0.5Cu 땜납보다 융점이 저하하고 있다. 또, Sn에 Bi 또는 In을 첨가한 경우, 종래의 96.5Sn-3Ag-0.5Cu 땜납(비교 예 1)에 비해 보강을 하지 않은 경우(비교 예 2~17)의 낙하특성이나 온도사이클 특성은 열화하고 있다.
이와 같이, 지금까지의 Sn-Bi계의 200℃ 이하의 융점을 갖는 땜납은 보강 없이는 기계적 강도가 비교적 낮으며, 실용화에는 강도 향상이 과제이다.
또, 납땜 후, 디스펜서에 의해 보강 수지를 주입하고, 제 1 실장기판(5)과 제 2 기판(8) 간에 보강 수지를 채우는 언더 필로 밀봉하는 방법에서는 비교 예 18~33의 결과로부터 알 수 있는 것과 같이 종래의 96.5Sn-3Ag-0.5Cu 땜납(비교 예 1) 이상의 낙하특성은 얻을 수 있으나, 온도사이클을 곱하면??? 보강 부재(7)의 팽창과 수축의 반복에 의한 열 응력에 의해 온도사이클 특성이 저하한다. 그 때문에 온도사이클 특성의 향상이 과제이다.
표 1의 실시 예 1~16으로부터 알 수 있는 것과 같이 융점이 200℃ 이하의 땜납으로 제 1 실장기판(5)과 제 2 기판(8)을 실장한 경우에도 접합부(6)의 주위를 보강 부재(7)에 의해 확실히 보강함으로써 제 1 실장기판(5)과 제 2 기판(8)으로 구성되는 실장구조체의 낙하특성과 온도사이클 특성의 신뢰성이 향상하며, 비교 예 1에서 나타낸 종래의 96.5Sn-3Ag-0.5Cu 땜납과 동등 이상의 신뢰성을 얻을 수 있다.
이와 같이 낙하특성에 대해서는 본 실시형태 1의 구성(실시 예 1~16)으로 함으로써 제 1 실장기판(5)과 제 2 기판(8)을 접합하고 있는 접합부(6)의 주위를 보강하는 것에 의한 보강효과에 의해 충격력을 감소시킬 수 있었으므로 융점이 200℃ 이하의 땜납을 포함하는 접합부(6)의 낙하특성을 향상시키는 것이 가능하게 되었다.
또, 표 1의 온도사이클 특성에 대해서는 보강 부재(7)가 접합부(6)의 주위에만 있는 경우(실시 예 1~16)는 보강하지 않는 것(비교 예 2~17)에 비해 온도사이클 특성은 향상한다. 이것은 보강 부재(7)에 의한 보강 효과에 의한 것이다.
또, 보강 부재(7)가 접합부(6)의 주위에만 있는 경우(실시 예 1~16)는 보강 부재(7)를 제 1 실장기판(5)과 제 2 기판(8)의 사이에 틈새 없게 침투시키는 언더 필인 경우(비교 예 18~33)에 비해서도 온도사이클 특성은 향상한다. 이것은 언더 필로 충전하면 제 1 실장기판(5) 및 제 2 기판(8)과 접하고 있는 보강 부재(7)의 열팽창에 의해 제 1 실장기판(5)과 제 2 기판(8)의 열변형을 크게 하기 때문이다. 이에 대해, 보강 부재(7)가 접합부(6)의 주위에만 있는 경우는 보강 부재(7)의 열 팽창량을 감소시킬 수 있으므로 제 1 실장기판(5)과 제 2 기판(8)의 열변형을 감소시킬 수 있어서 접합부(6)에의 응력을 억제할 수 있다. 이 때문에 보강 부재(7)를 언더 필로 충전하는 경우보다 온도사이클 특성을 향상할 수 있다.
이와 같이, 인접하는 접합부(6)에 형성된 보강 부재(7)의 사이에 공간이 있는 구성으로 함으로써 온도사이클 특성을 향상시킬 수 있다.
즉, 실장구조체의 구성을 제 1 실장기판(5)과 제 2 기판(8) 사이의 체적을 V0로 하고 제 1 실장기판(5)과 제 2 기판(8) 사이에 형성되어 있는 각각의 접합부(6)의 합계 체적을 V1로 하며 제 1 실장기판(5)과 제 2 기판(8) 사이에 형성되어 있는 각각의 보강 부재(7)의 합계 체적을 V2로 한 때에 V0-V1-V2＞0의 관계를 만족하는 구성으로 함으로써 온도사이클 특성을 향상시킬 수 있다.
이상에서 설명한 것과 같이, 본 실시형태 1 실장구조체는 Bi 및 In의 적어도 어느 하나와 Sn을 기본 조성으로 하는 것을 특징으로 하는 200℃ 이하의 융점을 갖는 땜납을 이용한 접합구조체이다. 본 실시형태 1 실장구조체는 200℃ 이하의 융점을 갖는 땜납을 포함하는 접합부(6)를 가질 수 있고, 이들 접합부(6)의 주위를 적어도 보강한 구조를 갖는다.
또, 예를 들어 Bi 및 In의 적어도 어느 하나와 Sn을 기본 조성으로 하는 것을 특징으로 하는 금속입자 및 보강재료를 복합하고 있는 재료를 이용함으로써 본 실시형태 1 실장구조체를 실현할 수 있다. 본 실시형태 1에서 이용하는 복합재료(13)는 100℃ 이하의 저 융점을 갖는 것도 가능한 땜납 페이스트이며, 종래의 96.5Sn-3Ag-0.5Cu 땜납재료와는 다르다.
본 실시형태 1에 있어서, 접합부(6)에 포함되는 200℃ 이하의 융점을 갖는 땜납으로 이용하는 땜납의 조성은 Bi, In에서 선택되는 적어도 1종의 금속을 포함하고, 나머지 부분이 Sn인 합금조성이다. Bi 및 In는 합금의 저 융점화를 목적으로 배합하고 있다. 200℃ 이하의 융점을 갖는 땜납의 조성의 일례를 이하에 나타낸다.
200℃ 이하의 융점을 갖는 땜납의 조성 중의 Bi의 함유량은 50~70중량%의 범위에서는 퍼짐이??? 극단적으로 크고, 저 융점과 고 신뢰성을 양립할 수 있다. 200℃ 이하의 융점을 갖는 땜납의 조성 중의 Bi함유량을 50~70중량%로 한 것은 Bi의 함유량이 50중량%보다 적으면 저 융점화의 효과를 충분히 얻지 못하고, 70중량%를 넘는 경우에는 성장이 저하하기 때문에 있다.
200℃ 이하의 융점을 갖는 땜납의 땜납성분 중의 In의 함유량은 10~25 중량%의 범위가 바람직하고, 퍼짐이?? 극단적으로 커지며, 저 융점과 고 신뢰성을 양립할 수 있다. 금속성분 중의 In의 함유량을 10~25 중량%로 한 것은 In의 함유량이 10중량%보다 적으면 저 융점화의 효과를 충분히 얻지 못하고, 25 중량%를 넘는 경우에는 퍼짐이??? 저하하기 때문에 있다.
이들 Bi 및 In의 함유량은 각각을 단독으로 함유하고 있는 경우라도, 동시에 함유하고 있는 경우라도 상기 특성을 나타낸다.
이와 같이, 본 실시형태 1 실장구조체는 Sn-Ag계 땜납보다 낮은 실장 온도를 달성할 수 있는 땜납재료를 포함하는 접합부(6)를 갖는 실장구조를 취할 때, 도 1 (a)에 나타내는 것과 같이 제 1 실장기판(5)을 제 2 기판(8)에 실장한 경우의 모든 접합부(6)의 주위에 보강 부재(7)를 형성함으로써 보강하는 구조를 취한다. 이에 의해 저 융점의 땜납을 포함하는 접합부(6)에 있어도 신뢰성이 높은 실장구조를 얻을 수 있다.
(실시형태 2)
본 발명의 실시형태 2에서는 도 1 (a)에 나타내는 구성의 실장구조체에 있어서 도 1 (b)에 나타내는 접합부(6)의 주위에 형성되는 보강 부재의 높이(10)를 다르게 했다.
　본 실시형태 2에서는 도 1 (a)에 나타내는 구성의 실장구조체에 있어서 접합부(6)에 포함되는 땜납으로 표 1에 나타내는 실시 예 15의 땜납 조성의 것(42 Sn-58 Bi)을 이용하며, 이 땜납과 에폭시를 포함하는 보강 수지의 배합 비율을 바꾼 복합재료(13)를 이용하여 BGA 타입의 제 1 실장기판(5)을 제 2 기판(8)에 실장했다.
이 보강 수지의 비율을 10~25 중량%까지 변화시켜서 복합재료(13)를 제작했다. 200℃ 이하의 융점을 갖는 땜납과 보강 수지의 배합 비율에 있어서 보강 수지의 비율을 올리면 보강 부재의 높이(10)는 높아져서 보강 효과가 높아지나, 보강 수지의 비율이 25 중량%를 넘으면 복합재료(13)의 점도가 낮아지므로 복합재료(13)가 풀려서 확산하여 소망한 형상이나 특성을 확보할 수 없다.
200℃ 이하의 융점을 갖는 땜납과 보강 수지의 배합 비율을 바꾼 복합재료(13)를 전극 피치가 0.85㎜의 접합부분에 공급하고, 접합부(6) 주위의 보강 부재의 높이(10)를 변화시켰다. 그리고, 보강 부재의 높이(10)를 다르게 한 실장구조체의 각각에 대해 실시형태 1과 동일한 낙하시험 및 온도사이클 수명시험을 실시했다. 그 결과를 표 2에 나타낸다.

땜납 조성(mass%)
융점
(℃)
보강		 보강수지의 높이
(기판 간 거리에 대한 비율)
낙하특성
(사이클)
온도사이클 수명
(사이클)
Sn Bi Ag Cu
실시 예 23 42 58 138 접합부주위 0.2 10 1000
실시 예 24 42 58 138 접합부주위 0.25 10 1000
실시 예 25 42 58 138 접합부주위 0.3 10 1000
실시 예 26 42 58 138 접합부주위 0.5 10 1000
실시 예 27 42 58 138 접합부주위 1 10 1000
비교 예 42 42 58 138 접합부주위 0.1 0 500
　보강 부재(7)로 이용한 보강 수지의 수지성분은 액상 비스페놀 F형 에폭시 수지인 재팬 에폭시 레진 제 「E806」 및 그 이미다졸 계 경화제인 ADEKA 제 「EHI-I」를 이용했다.
표 2에 있어서 납땜부분의 주위에 형성된 보강 부재(7)의 높이의 평균을 보강 부재의 높이(10)로 했다.
또, 접합부(6)의 주위에 형성된 보강 부재(7)의 형상은 표 2에서 실시 예 27 이외에는 도 2의 (a) 또는 도 2의 (b)와 같이 제 1 실장기판(5)에는 접촉하지 않고 제 2 기판(8)에 접촉하는 구조였다.
표 2의 실시 예 23~27로부터 알 수 있는 것과 같이 이 보강 부재의 높이(10)가 기판 간 거리(접합부의 높이(9))의 1/5 이상이면 낙하특성이 종래의 96.5Sn-3Ag-0.5Cu(비교 예 1)와 동등 이상이다. 그러나, 비교 예 42로부터 알 수 있는 것과 같이 보강 부재의 높이(10)가 거기에 못 미치는 높이이면 보강 부재(7)에 의한 보강효과를 얻을 수 없다. 보강 부재의 높이(10)가 기판 간 거리의 1/5 이상이 되기 위한 복합재료(13)에서의 보강 수지의 배합량은 10중량% 이상이었다.
제 1 실장기판(5)이 BGA 타입인 경우에는 도 3 (b)에 나타내는 것과 같이 접합부(6)와 제 1 실장기판(5) 간의 접속상태는 양호하여 보강할 필요가 없으므로, 접합부(6)가 제 2 기판(8)과 접촉하는 측만 보강 부재의 높이(10)가 기판 간 거리의 1/5 이상이 되도록 하면 좋다.
한편, 제 1 실장기판(5)이 LGA 타입인 경우에는 도 4 (b)에 나타내는 것과 같이 200℃ 이하의 융점을 갖는 땜납이 제 1 실장기판(5)에도 접합하는 구조이므로 접합부(6)가 제 1 실장기판(5)에 접합하는 부분에 대해서도 보강할 필요가 있다. 따라서, 이 경우에는 접합부(6)가 제 1 실장기판(5)과 접촉하는 측 및 접합부(6)가 제 2 기판(8)과 접촉하는 측의 각각에 있어서 보강 부재의 높이(10)가 기판 간 거리의 1/5 이상이 되도록 함으로써 양호한 낙하특성을 얻을 수 있다.
또, 실시 예 23~27의 어느 구성에 있어서도 제 1 실장기판(5)과 제 2 기판(8) 간의 모든 접합부(6)의 주위에 형성된 보강 부재(7)의 합계 체적보다 제 1 실장기판(5)과 제 2 기판(8) 사이에 삽입되는 접합부 간 공간(16) 전체의 체적이 컸다.
이와 같이 보강 수지의 배합 비율이 10~25 중량%의 상기 복합재료(13)에서는 제 1 실장기판(5)의 전극의 기판에의 배치에 의하지 않고, 제 1 실장기판(5)과 제 2 기판(8)의 모든 접합부(6)의 주위에 형성된 보강 부재(7)의 합계 체적보다 제 1 실장기판(5)과 제 2 기판(8) 사이에 삽입되는 접합부 간 공간(16) 전체의 체적이 커지는 것은 제 1 실장기판(5)과 제 2 기판(8)을 0.4㎜피치 이상의 전극으로 연결한 경우였다.
한편, 제 1 실장기판(5)과 제 2 기판(8)을 0.3㎜피치의 전극으로 연결한 경우, 제 1 실장기판(5)의 전극이 기판 안쪽 전면에 배치된 구조인 경우에 있어서는 제 1 실장기판(5)과 제 2 기판(8)의 모든 접합부(6)의 주위에 형성된 보강 부재(7)의 합계 체적보다 제 1 실장기판(5)과 제 2 기판(8) 사이에 삽입되는 접합부 간 공간(16) 전체의 체적이 작아졌다.
상기 0.4㎜피치 이상의 전극인 경우에는 온도사이클 특성의 저하가 일어나지 않았지만, 제 1 실장기판(5)의 기판 안쪽 전면에 0.3㎜피치 전극이 배치된 구조인 경우에는 온도사이클 특성이 저하했다.
이로부터, 제 1 실장기판(5)과 제 2 기판(8)의 접합부(6)의 주위에 형성된 보강 부재(7)의 합계 체적보다 제 1 실장기판(5)과 제 2 기판(8) 사이에 삽입되는 접합부 간 공간(16) 전체의 체적이 커짐으로써 온도사이클 특성이 향상한다.
또, 제 1 실장기판(5)과 제 2 기판(8)을 0.3㎜피치의 전극으로 연결한 경우에서도 제 1 실장기판(5)의 전극이 기판 안쪽의 전면에 배치되지 않도록 하면 제 1 실장기판(5)과 제 2 기판(8)의 모든 접합부(6)의 주위에 형성된 보강 부재(7)의 합계 체적보다 제 1 실장기판(5)과 제 2 기판(8) 사이에 삽입되는 접합부 간 공간(16) 전체의 체적을 크게 할 수 있어서 온도사이클 특성을 향상시킬 수 있다.
(실시형태 3)
본 발명의 실시형태 3에서는 도 1 (a)에 나타내는 구성의 실장구조체에 있어서 제 1 실장기판(5)의 두께를 다르게 했다.
본 실시형태 3에서는 도 1 (a)에 나타내는 구성의 실장구조체에 있어서 접합부(6)에 포함되는 땜납으로 표 1에 나타내는 실시 예 15의 땜납 조성의 것(42 Sn-58 Bi)을 이용하며, 이 땜납과 에폭시를 포함하는 보강 수지의 비율이 80중량% : 20중량%의 비로 혼합한 복합재료(13)를 이용했다.
보강 부재(7)로 이용한 보강 수지의 수지성분은 액상 비스페놀 F형 에폭시 수지인 재팬 에폭시 레진 제 「E806」 및 그 이미다졸 계 경화제인 ADEKA 제 「EHI-I」를 이용했다.
또, 본 실시형태 3에서는 제 2 기판(8)의 두께를 0.8㎜로 했다.
그리고, BGA 타입의 제 1 실장기판(5)의 두께를 0.25~0.80㎜까지 변화시키는 동시에, 각각 접합부(6)의 주위를 보강한 구성 및 보강하지 않는 구성의 실장구조체에 대해 실시형태 1과 동일한 낙하시험 및 온도사이클 수명시험을 실시했다. 그 결과를 표 3에 나타낸다.

 땜납조성
(mass%)
융점
(℃)		 기판
두께
(㎜)
보강
낙하특성
온도사이클 수명
(사이클)
Sn Bi (사이클)
실시 예 17 42 58 138 0.25 접합부 주위 10 1000
실시 예 18 42 58 138 0.3 접합부 주위 10 1000
실시 예 19 42 58 138 0.45 접합부 주위 10 1000
실시 예 20 42 58 138 0.5 접합부 주위 10 1000
실시 예 21 42 58 138 0.65 접합부 주위 10 1000
실시 예 22 42 58 138 0.8 접합부 주위 10 1000
비교 예 34 42 58 138 0.25 없음 0 200
비교 예 35 42 58 138 0.3 없음 0 300
비교 예 36 42 58 138 0.45 없음 0 400
비교 예 37 42 58 138 0.5 없음 1 500
비교 예 38 42 58 138 0.65 없음 1 600
비교 예 39 42 58 138 0.8 없음 1 600
표 3에 나타내는 실시 예 17~22는 도 1 (a)에 나타내는 것과 같은 접합부(6)의 주위에 보강 부재(7)가 형성된 본 실시형태 3의 구성의 실장구조체이며, 비교 예 34~39는 각각 실시 예 17~22에 대응하는, 보강을 하고 있지 않은 구성의 실장구조체이다.
표 3의 온도사이클 수명시험의 결과에 대해서 보면, 비교 예 34~39의 결과로부터 알 수 있는 것과 같이 제 1 실장기판(5)의 두께가 0.5㎜보다 박형의 기판에서 현저하게 신뢰성의 열화가 일어난다.
한편, 표 3의 실시 예 17~20의 결과로부터, 도 1 (a) 및 도 1 (b)에 나타내는 것과 같은 접합부(6)의 주위에 보강 부재(7)를 형성한 구성으로 함으로써 제 1 실장기판(5)의 두께가 0.5㎜보다 박형인 기판에서도 신뢰성의 열화를 방지할 수 있는 것을 알 수 있다.
그러므로 접합부(6)로 융점이 200℃ 이하의 땜납을 포함하는 경우, 도 1 (a)에 나타내는 것과 같은 본 실시형태 3의 구성으로 하는 것이 제 1 실장기판(5)의 두께가 0.5㎜보다 박형인 실장구조에서 유효하며, 특히 제 1 실장기판(5)의 두께가 0.45㎜ 이하인 실장구조에서 유효하다라고 할 수 있다.
이상에서 설명한 것과 같이, 본 발명의 실장구조체는 제 1 실장기판(5)에 실장한 땜납(1)의 융점보다 제 2 기판(8)에 제 1 실장기판(5)을 접합하는 온도가 낮은 것을 특징으로 한다. 또한, 제 1 실장기판(5)과 제 2 기판(8)을 접합하고 있는 납땜부분에 있어서 모든 접합부(6)에는 보강 부재(7)가 존재하고, 또한, 서로 이웃하는 접합부(6)의 사이에 공간(16)을 갖게 하여 접합시킴으로써 42Sn-58Bi 땜납 단독보다 접합 강도가 높고, 또, 언더 필로 보강 부재(7)를 제 1 실장기판(5)과 제 2 기판(8)의 사이에 충전시킨 경우와 비교해서 보강 부재(7)의 반복 열부하에 의한 팽창 수축에 의한 응력을 감소시킬 수 있다.
또, 본 발명의 실장구조체 및 그 제조방법은 전자부품인 BGA 패키지, LGA 패키지 등의 반도체소자(4)나 칩 부품 등의 전자부품(2)을 땜납(1)에 의해 접합한 후에 밀봉을 한 제 1 실장기판(5)을 제 2 기판(8)에 실장할 때, 제 1 실장기판(5)의 96.5Sn-3Ag-0.5Cu 땜납(1)의 융점보다 낮은 실장 온도를 달성하고, 또한, 그 접합부(6)의 주위를 보강 부재(7)로 보강함으로써 제 1 실장기판(5)의 96.5Sn-3Ag-0.5Cu 땜납(1)이 녹지 않으며, 접속불량을 발생시키지 않는다. 또, 제 1 실장기판(5)과 제 2 기판(8)을 접합하는 융점이 낮은 땜납을 포함하는 접합부(6)의 적어도 주위를 보강함으로써 신뢰성이 높은 실장구조체를 실현할 수 있다.
또, 본 발명의 실장구조체 및 그 제조방법은 96.5Sn-3Ag-0.5Cu 납 프리 땜납(1)의 융점보다 비교적 낮은 온도에서의 실장에 이용할 수 있고, 허용 내열온도가 비교적 낮은 모듈 기판의 실장을 열 손상을 줄 가능성을 최소 한도로 작게 해서, 또는 실질적으로 방지하여 고품질의 실장구조체를 실현할 수 있다.
또, 본 발명의 실장구조체 및 그 제조방법은 모듈 기판의 모 기판에의 실장에 이용할 수 있으므로, 이 모듈을 내장하는 제품, 예를 들어 BD 관련기기, 휴대전화, 휴대용 AV기기, 노트북 PC, 디지털카메라 및 메모리카드 등에 사용할 수 있다.
본 발명과 관한 실장구조체 및 그 제조방법은 반도체소자가 땜납에 의해 접합되어 실장되어 있는 제 1 실장기판이 제 2 기판상에 실장된 구성에 있어서 낙하특성 및 온도사이클 특성이 양호하여 종래보다 신뢰성을 높게 할 수 있는 효과를 가지며, 모 기판에 모듈 기판이 실장되는 구성의 모듈을 내장하는 제품, 예를 들어 BD 관련기기, 휴대전화, 휴대용 AV기기, 노트북 PC, 디지털카메라 및 메모리카드 등 및 그 제조방법으로 유용하다.
1 땜납
2 전자부품
3 밀봉재료
4 반도체소자
5 제 1 실장기판
6 접합부
7 보강 부재
8 제 2 기판
9 접합부의 높이
10 보강 부재의 높이
12 범프
13 복합재료
14 평면전극 패드
15 전극
16 접합부 간 공간
17 보강 부재 표면
21 땜납
22 전자부품
23 밀봉재료
24 반도체소자
25 제 1 실장기판
26 접합부
27 제 2 기판

Claims (12)

  1. 반도체소자가 217℃ 이상의 융점을 갖는 제 1 땜납에 의해 접합되어 있는 제 1 실장기판을 제 2 기판상에 실장한 실장구조체로,
    상기 제 1 실장기판을 상기 제 2 기판에 접합하는 복수로 이루어지는 접합부와,
    상기 접합부의 각각의 주위에 형성된 보강 부재를 구비하고,
    상기 접합부는 상기 제 1 땜납보다 낮은 융점을 갖는 제 2 땜납을 포함하며,
    인접한 각각의 상기 접합부에 형성된 상기 보강 부재 사이에는 공간이 있는 실장구조체.
  2. 청구항 1에 있어서,
    상기 제 1 실장기판과 상기 제 2 기판 사이의 체적을 V0,
    상기 제 1 실장기판과 상기 제 2 기판 사이에 형성되어 있는 각각의 상기 접합부의 합계 체적을 V1,
    상기 제 1 실장기판과 상기 제 2 기판 사이에 형성되어 있는 각각의 상기 보강 부재의 합계 체적을 V2로 한 때, 다음 식의 관계를 만족하는 실장구조체.
    　V0-V1-V2＞0
  3. 청구항 1에 있어서,
    상기 보강 부재는 상기 제 1 실장기판에 접촉하고 있고,
    상기 접합부의 주위에 형성되어 있는 상기 보강 부재의 상기 제 1 실장기판 면 및 상기 제 2 기판 면을 기준으로 하는 높이는 기판 간 거리의 1/5 이상인 실장구조체.
  4. 청구항 1에 있어서,
    상기 제 2 땜납은 적어도 Sn을 포함하며 200℃ 이하의 융점을 갖는 실장구조체.
  5. 청구항 4에 있어서,
    상기 제 2 땜납의 조성은 50~70중량%의 Bi 및 10~25 중량%의 In 중 어느 하나의 금속을 포함하고, 나머지 부분이 Sn인 실장구조체.
  6. 청구항 1에 있어서,
    상기 보강 부재는 액상 비스페놀 F형 에폭시 수지 및 이미다졸 계 경화제를 포함하는 실장구조체.
  7. 청구항 1에 있어서,
    상기 제 1 실장기판은 상기 제 2 기판보다 얇은 실장구조체.
  8. 청구항 1에 있어서,
    상기 제 1 실장기판은 상기 제 2 기판에 마주하는 측의 면에 땜납 볼에 의한 범프가 형성된 BGA 타입인 실장구조체.
  9. 청구항 1에 있어서,
    상기 제 1 실장기판은 상기 제 2 기판에 마주하는 측의 면에 평면 전극 패드가 형성된 LGA 타입이며,
    상기 보강 부재는 상기 제 1 실장기판에 접촉하고 있는 실장구조체.
  10. 반도체소자가 217℃ 이상의 융점을 갖는 제 1 땜납에 의해 접합되어 있는 제 1 실장기판을 제 2 기판상에 실장하는 실장구조체의 제조방법으로,
    보강 수지와 상기 제 1 땜납보다 융점이 낮은 제 2 땜납을 혼합한 복합재료를 상기 제 2 기판상의 복수 개소에 공급하는 복합재료 공급공정과,
    상기 복합재료를 공급한 상기 제 2 기판 위에 상기 제 1 실장기판을 배치하는 실장기판 배치공정과,
    상기 제 1 땜납의 융점보다 낮고 상기 제 2 땜납의 융점보다 높은 온도로 상기 복합재료를 가열하여 상기 제 1 실장기판과 상기 제 2 기판을 접합하는 기판 접합공정을 구비하는 실장구조체의 제조방법.
  11. 청구항 10에 있어서,
    상기 제 1 실장기판은 상기 제 2 기판에 마주하는 측의 면에 땜납 볼에 의한 범프가 형성된 BGA 타입이며,
    상기 기판 접합공정에서는,
    상기 제 1 실장기판과 상기 제 2 기판을 접합하는, 상기 범프 및 상기 제 2 땜납에 의해 형성되는 접합부가 복수 개소에 형성되고,
    상기 각 접합부의 주위에 모인 상기 보강 수지에 의해 상기 접합을 보강하는 보강 부재가 상기 제 2 기판에 접촉하여 형성되는 실장구조체의 제조방법.
  12. 청구항 10에 있어서,
    상기 제 1 실장기판은 상기 제 2 기판에 마주하는 측의 면에 평면 전극 패드가 형성된 LGA 타입이며,
    상기 기판 접합공정에서는,
    상기 제 1 실장기판과 상기 제 2 기판을 접합하는 상기 제 2 땜납에 의해 형성되는 접합부가 복수 개소에 형성되고,
    상기 각 접합부의 주위에 모인 상기 보강 수지에 의해 상기 접합을 보강하는 보강 부재가 상기 제 1 실장기판 및 상기 제 2 기판에 접촉하여 형성되는 실장구조체의 제조방법.
KR1020137025407A 2011-04-04 2012-04-02 실장구조체 및 그 제조방법 KR101719189B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011082555 2011-04-04
JPJP-P-2011-082555 2011-04-04
PCT/JP2012/002255 WO2012137457A1 (ja) 2011-04-04 2012-04-02 実装構造体、およびその製造方法

Publications (2)

Publication Number Publication Date
KR20140019788A true KR20140019788A (ko) 2014-02-17
KR101719189B1 KR101719189B1 (ko) 2017-03-23

Family

ID=46968868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137025407A KR101719189B1 (ko) 2011-04-04 2012-04-02 실장구조체 및 그 제조방법

Country Status (5)

Country Link
US (1) US9603295B2 (ko)
JP (1) JP5967489B2 (ko)
KR (1) KR101719189B1 (ko)
CN (1) CN103460815B (ko)
WO (1) WO2012137457A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015118982A1 (ja) * 2014-02-04 2015-08-13 株式会社村田製作所 電子部品モジュール、および電子部品モジュールの製造方法
JP6177427B2 (ja) * 2014-04-04 2017-08-09 三菱電機株式会社 プリント配線板ユニット
WO2016015188A1 (en) * 2014-07-28 2016-02-04 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding
JP6455091B2 (ja) * 2014-11-12 2019-01-23 富士通株式会社 電子装置及び電子装置の製造方法
JP6124032B2 (ja) * 2015-08-04 2017-05-10 パナソニックＩｐマネジメント株式会社 実装構造体と実装構造体の製造方法
CN105489587A (zh) * 2015-12-02 2016-04-13 苏州旭创科技有限公司 封装结构、封装方法及光模块
JP6909953B2 (ja) * 2015-12-25 2021-07-28 パナソニックＩｐマネジメント株式会社 ペースト状熱硬化性樹脂組成物、半導体部品、半導体実装品、半導体部品の製造方法、半導体実装品の製造方法
US10157860B2 (en) * 2016-12-28 2018-12-18 Intel Corporation Component stiffener architectures for microelectronic package structures
WO2020214148A1 (en) * 2019-04-15 2020-10-22 Hewlett-Packard Development Company, L.P. Printed circuit boards with electrical contacts and solder joints of higher melting temperatures
US11600573B2 (en) * 2019-06-26 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with conductive support elements to reduce warpage
CN110913608A (zh) * 2019-11-27 2020-03-24 惠州Tcl移动通信有限公司 线路板叠层焊接方法、装置及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268365A (ja) * 1993-03-16 1994-09-22 Hitachi Ltd 電子回路部品の実装方法
US5520752A (en) 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
JP2003059970A (ja) * 2001-08-08 2003-02-28 Matsushita Electric Ind Co Ltd 電子部品実装構造および電子部品実装方法
JP2007134476A (ja) * 2005-11-10 2007-05-31 Matsushita Electric Ind Co Ltd 電子部品の半田付け方法および電子部品の半田付け構造
JP2009099963A (ja) * 2007-09-25 2009-05-07 Ngk Spark Plug Co Ltd はんだバンプを有する配線基板の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3027441B2 (ja) 1991-07-08 2000-04-04 千住金属工業株式会社 高温はんだ
US6274389B1 (en) 1997-01-17 2001-08-14 Loctite (R&D) Ltd. Mounting structure and mounting process from semiconductor devices
JP3543902B2 (ja) 1997-01-17 2004-07-21 ヘンケル ロックタイト コーポレイション 半導体装置の実装構造および実装方法
US6207782B1 (en) 1998-05-28 2001-03-27 Cromption Corporation Hydrophilic siloxane latex emulsions
JP4135268B2 (ja) * 1998-09-04 2008-08-20 株式会社豊田中央研究所 無鉛はんだ合金
JP2001035966A (ja) * 2000-01-01 2001-02-09 Ngk Spark Plug Co Ltd 配線基板および中継基板
MY124944A (en) * 2000-02-09 2006-07-31 Hitachi Chemical Co Ltd Resin composition, adhesives prepared therewith for bonding circuit members,and circuits boards
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
JP4236809B2 (ja) * 2000-12-05 2009-03-11 パナソニック株式会社 電子部品の実装方法ならびに実装構造
JP3770104B2 (ja) 2001-05-10 2006-04-26 三菱電機株式会社 電子装置と接合部材
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
JP2004274000A (ja) 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd 半田付け方法
JP2005064303A (ja) * 2003-08-15 2005-03-10 Sony Corp 光電気複合基板装置及びその製造方法
WO2005072033A1 (ja) 2004-01-27 2005-08-04 Matsushita Electric Industrial Co., Ltd. 回路基板およびチップ部品実装方法
JP2005235819A (ja) * 2004-02-17 2005-09-02 Matsushita Electric Ind Co Ltd 回路基板およびチップ部品実装方法
US20060065962A1 (en) * 2004-09-29 2006-03-30 Intel Corporation Control circuitry in stacked silicon
TWI419242B (zh) * 2007-02-05 2013-12-11 Chipmos Technologies Inc 具有加強物的凸塊結構及其製造方法
JP2009155431A (ja) * 2007-12-26 2009-07-16 Sumitomo Bakelite Co Ltd 液状封止樹脂組成物、半導体装置および半導体装置の製造方法
WO2010050185A1 (ja) 2008-10-27 2010-05-06 パナソニック株式会社 半導体の実装構造体およびその製造方法
JP2011018741A (ja) * 2009-07-08 2011-01-27 Sumitomo Bakelite Co Ltd 封止樹脂組成物および半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268365A (ja) * 1993-03-16 1994-09-22 Hitachi Ltd 電子回路部品の実装方法
US5520752A (en) 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
JP2003059970A (ja) * 2001-08-08 2003-02-28 Matsushita Electric Ind Co Ltd 電子部品実装構造および電子部品実装方法
JP2007134476A (ja) * 2005-11-10 2007-05-31 Matsushita Electric Ind Co Ltd 電子部品の半田付け方法および電子部品の半田付け構造
JP2009099963A (ja) * 2007-09-25 2009-05-07 Ngk Spark Plug Co Ltd はんだバンプを有する配線基板の製造方法

Also Published As

Publication number Publication date
KR101719189B1 (ko) 2017-03-23
JPWO2012137457A1 (ja) 2014-07-28
US9603295B2 (en) 2017-03-21
JP5967489B2 (ja) 2016-08-10
CN103460815B (zh) 2017-06-23
WO2012137457A1 (ja) 2012-10-11
CN103460815A (zh) 2013-12-18
US20140049930A1 (en) 2014-02-20

Similar Documents

Publication Publication Date Title
KR20140019788A (ko) 실장구조체 및 그 제조방법
JP5204241B2 (ja) 半導体の実装構造体およびその製造方法
JP5425589B2 (ja) 電子デバイスの製造方法
US20170120396A1 (en) Solder paste and soldering flux, and mounted structure using same
KR101975076B1 (ko) 실장 구조체와 그 제조 방법
US20040235221A1 (en) Electronic device and method for manufacturing the same
JP2008109009A (ja) 半導体装置の製造方法
US20080191347A1 (en) Conductive ball-or pin-mounted semiconductor packaging substrate, method for manufacturing the same and conductive bonding material
US20180229333A1 (en) Solder paste and mount structure obtained by using same
CN101278393A (zh) 半导体封装、衬底、使用这种半导体封装或衬底的电子器件和用于校正半导体封装翘曲的方法
US8410377B2 (en) Mounted structure
US7911064B2 (en) Mounted body and method for manufacturing the same
JP3425903B2 (ja) Ｂｇａ実装方法およびその実装構造
JP2006332354A (ja) プリント回路基板の製造方法、プリント回路基板
JP5579996B2 (ja) はんだ接合方法
JP2018181939A (ja) 半導体部品の実装構造体
JP4556631B2 (ja) 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置
JP4449495B2 (ja) 半導体装置の製造方法及び半導体装置
JP2019140359A (ja) 実装構造体とその製造方法
JP2020191437A (ja) インターポーザー、電子基板および電子基板の製造方法
JP2012061508A (ja) 接合材料
JP2018181937A (ja) リペア性に優れる実装構造体
JP2017152652A (ja) 半導体部品の実装構造体
JP2012134265A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 4