CN101278393A - 半导体封装、衬底、使用这种半导体封装或衬底的电子器件和用于校正半导体封装翘曲的方法 - Google Patents

半导体封装、衬底、使用这种半导体封装或衬底的电子器件和用于校正半导体封装翘曲的方法 Download PDF

Info

Publication number
CN101278393A
CN101278393A CNA2006800362449A CN200680036244A CN101278393A CN 101278393 A CN101278393 A CN 101278393A CN A2006800362449 A CNA2006800362449 A CN A2006800362449A CN 200680036244 A CN200680036244 A CN 200680036244A CN 101278393 A CN101278393 A CN 101278393A
Authority
CN
China
Prior art keywords
substrate
bending point
semiconductor chip
semiconductor packages
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800362449A
Other languages
English (en)
Inventor
渡边真司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101278393A publication Critical patent/CN101278393A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

公开了一种在衬底的一个表面上安装半导体芯片的半导体封装。在所述半导体封装中，在其上安装半导体芯片的那部分衬底表面中形成弯曲点形成部分，所述弯曲点形成部分由具有比所述衬底更大的热膨胀系数的材料构成。

Description

半导体封装、衬底、使用这种半导体封装或衬底的电子器件和用于校正半导体封装翘曲的方法
技术领域
本发明涉及半导体封装，以及在这种半导体封装中使用的衬底。具体地，本发明涉及一种半导体封装，所述半导体封装具有在衬底上通过倒装芯片方法安装的半导体芯片。同样，本发明还涉及使用所述衬底或所述半导体封装的电子器件。另外，本发明还涉及用于校正这种半导体封装翘曲(warping)的方法。
背景技术
随着便携终端尺寸和厚度的持续减小，要求减小半导体封装的尺寸和厚度。为了满足这种要求，需要应用倒装芯片连接技术的半导体封装。所谓的倒装芯片连接技术是这样一种技术：在半导体芯片的电路表面上设置端子、并且使用焊料球将这些端子与衬底上的焊盘直接相连。
另外，要求低截面地安装半导体封装。为此目的，需要半导体芯片和其上安装了半导体芯片的衬底的厚度减小。另一方面，在改进采用这些外部端子的电子器件的性能的步骤中，外部端子的个数倾向于增加。结果，半导体封装倾向于尺寸增加。实质上还减小了设置外部端子的间距，以便限制半导体封装的尺寸增加。为此目的，需要减小焊料球的尺寸，所述焊料球用于进行与所述外部端子的连接。
伴随着半导体封装和和衬底厚度减小的半导体封装的翘曲是成问题的。翘曲是又多种热负荷引起的，所述热负荷在制造过程中由于构成半导体封装的各个元件不同的热膨胀系数而产生。例如，当半导体芯片通过倒装芯片方法与衬底相连时、或当另一个半导体衬底与所述半导体封装相连时当对上述焊料球进行回流(即，对焊料进行回流)时出现热负荷。这里，所安装的半导体芯片表现出约3×10-6/K的热膨胀系数，而形成所述衬底的一部分的玻璃布(glass cloth)具有约15×10-6/K的热膨胀系数。
图1示出了这种传统半导体封装的平面图示例。另外，图2A-@c示出了所述半导体封装翘曲时的截面图。在这种结构中，半导体芯片1通过倒装芯片方法与衬底2相连。外部端子3按照格子形式设置在与半导体芯片1相同的衬底表面上，以便围绕半导体芯片1。半导体芯片1和衬底2通过焊块(bump)电连接。另外，底层填料树脂4填充在半导体芯片1和衬底2之间的间隙中。外部端子由半导体球构成。通过使用所述焊料球将半导体封装与另一个衬底相连，形成了包括该半导体封装的新半导体封装。图2A是沿图1的A-A’线得到的示意性截面图，示出了在图1所示的半导体封装制作中，在连接半导体芯片1和衬底2之后、并且在已经填充和固化底层填料树脂4之后，室温下的封装状态。底层填料树脂4通常在从180至250℃范围内的温度下固化，使得在该固化步骤期间实际上将衬底2加热到约150至220℃的温度。在这种温度下，表现出较大热膨胀系数(即，约15×10-6/K)的衬底2在膨胀的同时与表现出约3×10-6/K热膨胀系数的半导体芯片1相连。因此，在他们连接之后回到室温时，衬底2的收缩引起沿其上安装了半导体芯片1的表面凸起(参见图2A)的方向的翘曲。另一方面，当另一个衬底与该半导体封装相连时，在衬底2上形成外部端子3，接着是焊料回流步骤。在比焊料的熔点(例如225℃)更高的温度执行焊料回流，例如在240-260℃的范围内。在该焊料回流期间，衬底2再次膨胀。图2B、2C示出了在回流温度范围内的封装的状态，其中图2B是沿图1的A-A’线得到的示意性截面图，图2C是沿图1的B-B’线得到的示意性截面图。因为该回流温度比上述底层填料树脂4的固化温度高，衬底2沿与图2A所示状态相反的方向翘曲(warp)。如可以从图2B所示的沿A-A’线得到的截面图看出的，另一个衬底和外部端子3上的焊料球之间的距离在更靠近封装中心的位置处更大。同样，如可以从图2C所示的沿B-B’线得到的截面图可以看出，即使在封装的外围，另一个衬底与外部端子3的焊料球之间的距离在靠近侧边中心的位置处更大。如果另一个衬底和焊料球之间的空隙没有用提供给焊料球和其他衬底的、并且即使在其中熔化的焊糊(creamsolder)填充，有缺陷的连接增加。同样地，侧边的中心特别易受有缺陷连接的影响。
图1、2示出了其中将半导体芯片1和外部端子3设置在衬底2的相同表面上的示例。另一个示例是为了半导体封装而示出，所述半导体封装具有设置在不同表面上的半导体芯片1和外部端子3。图3是所述示例的平面图，以及图4A-4C是所述示例的截面图。图4A是沿图3中的A-A’线得到的示意性截面图，示出了在将半导体芯片1和衬底2连接之后、并且在图3所示的半导体封装制造过程中已经填充和固化底层填料树脂4之后，室温下的封装状态。在这种状态下，沿其上安装了半导体芯片1的表面是凹入的(参见图4A)方向发生翘曲。另一方面，在焊料回流期间，衬底2的膨胀引起沿与图4A所示的状态相反方向的翘曲(参见图4B)。在这种情况下，如可以从图4B所示的沿A-A’线得到的截面图可以看出，另一个衬底和外部端子3的焊料球之间的距离在靠近封装外围的位置处更大。同样，如可以从图4C所示的沿B-B’线得到的截面图可以看出，另一个衬底与外部端子3的焊料球之间的距离在靠近封装的外围区域侧边的末端位置处更大。按照这种方式，尽管翘曲状态与图1和2中所示的结构不同，如果另一个衬底和焊料球之间的空隙没有用提供给焊料球和另一个衬底并且熔化的焊糊填充，有缺陷的连接增加。
同样，在便携装置领域，其中，已经通过减小半导体芯片、衬底等的厚度来提供半导体封装。因为这种薄半导体封装的刚性退化，半导体封装的翘曲是显著的。另外，用于连接的焊料球直径的持续减小导致对于翘曲的更小容限。同样，由于近年来倾向于减小环境负荷的RoHS(使用特定的危险物质的限制)，通过无铅焊料的必然应用部分地促进了封装的翘曲，所述无铅焊料表现出较高的金属熔点，因此要求更高的温度来进行回流。由于翘曲导致的有缺陷的连接已经逐渐变得显著。
所述翘曲受到半导体芯片1和衬底2表现的刚性的限制，使得如果刚性处于特定的级别及其以上，则减小所述翘曲。然而，特别当半导体芯片1具有小于或等于0.3mm厚度时、或当衬底2具有小于或等于0.3mm的厚度时，在焊料回流期间，由于半导体封装的翘曲导致有缺陷的连接显著增加。
为了限制这种翘曲，例如通过用树脂对整个半导体封装进行铸模来采取行动以确保足够的刚性。通常，将如JP-2002-170901-A所述的图5所示的结构应用于对其采取行动的传统倒装芯片型半导体封装。在这种结构中，半导体芯片1通过倒装芯片方法与衬底2相连。半导体芯片1和衬底2通过焊块电连接。另外，将底层填料树脂4填充在半导体芯片1和衬底2之间的间隙，用于加固连接。该结构通过外部端子3与另一个衬底相连。另外，形成铸模树脂(mold resin)8以覆盖其上安装了半导体芯片1的整个衬底2。然后，将焊料球按照格子形式设置在与其上形成铸模树脂8方向相反的衬底2的表面上作为外部端子3。接下来，将其中形成外部端子3的区域称作连接区域。该半导体封装通过这些焊料球与另一个衬底电连接。如上所述，半导体芯片1与衬底2的不同之处在于热膨胀系数。在这种结构中，通过让半导体封装由高刚性的铸模树脂形成，限制了翘曲。因此，要求铸模树脂8的材料具有与用于半导体芯片1和衬底2的材料接近的热膨胀系数。
同样，已经建议了配置有金属增强板的半导体封装，以便进一步地减小翘曲。作为其示例，图6示出了在日本专利No.3395164的说明书中描述的结构。在该图中，半导体器件10包括衬底12、半导体芯片14、焊块16、结构18、粘合剂20、底层填料树脂22、外部端子24、腔体26和间隙28。该结构广泛地用在用于大型计算机的高功能型和高性能半导体封装中，所述半导体封装具有非常大的半导体封装尺寸。在该结构中，将结构18附加为加固板。通常，高刚性的金属材料用于该结构18。如图5所示的只利用铸模树脂进行加固的方法难以彻底消除焊料回流期间由于树脂材料不足够的刚性导致的封装翘曲。相反，在配置有加固板的结构中，因为更刚硬的金属框架坚固地支撑了衬底12，尽管增加了成本，但是更有效地防止了翘曲。
然而，在配置有加固板的结构中，难以减小半导体封装的尺寸和厚度。结果，当将该结构应用于要求减小厚度和尺寸的便携装置时，该结构遇到困难。另外，近年来，由于适用于便携装置的半导体封装，在较大的半导体封装中包含多个半导体封装的封装系统(SiP)已经由于采用高性能封装而生意兴隆。在配置有诸如铸模树脂、加固板等之类的加固装置的上述结构中，所述加固装置所存在的区域是死区(不能用于安装部件的区域)。换句话说，在半导体封装上安装其他半导体封装或电子部件的区域缩小。这导致以下问题：在可以包含的半导体封装个数上存在限制；或者如果试图包含更大个数的半导体封装，半导体封装的尺寸将增加，导致高密度封装的困难因此，难以实现可以应用于便携装置的小的、薄的、高功能性的半导体封装。
发明内容
考虑上述现有技术的问题实现了本发明。本发明的目的是通过在焊料回流期间防止半导体封装翘曲，减小有缺陷的焊料连接以及增强连接可靠性。同样，本发明的另一个目的是提供一种半导体封装，所述半导体封装适合于通过当实现上述目的时减小死区，适用于减小尺寸、厚度并且增加密度。
用于实现以上目的的半导体封装包括：衬底；安装到所述衬底的一个表面上的半导体芯片；以及弯曲点(inflection point)形成部分，用于形成弯曲点。所述弯曲点形成部分在其上安装所述半导体芯片的一部分衬底表面上形成，并且可以由具有比衬底更大的热膨胀系数的材料构成。
可选地，所述弯曲点形成部分在与其上安装所述半导体芯片的表面相反的那部分衬底表面上形成，并且可以由具有比衬底更小的热膨胀系数的材料构成。
优选地，将弯曲点形成部分形成于衬底上所述半导体芯片的外部外围附近。同样，所述弯曲点形成部分可以包括在其一部分中的裂口(break)，以促进封装的制造。
同样，当上述半导体封装通过使用焊料与另一个衬底相连时，优选地，所述弯曲点形成部分的材料表现出比焊料熔点时衬底的弹性系数更高的弹性系数。
另外，可以将树脂材料或无机材料应用为所述弯曲点形成部分的材料。
同样，本发明的可以提出一种包括上述弯曲点形成部分的衬底、包括所述衬底的电子器件、以及包括上述半导体封装的电子器件。
本发明还包含一种用于校正半导体封装中的翘曲的方法，所述半导体封装具有在衬底的一个表面上安装的半导体芯片。所述方法包括：在形成弯曲点形成部分之后执行加热步骤，所述弯曲点形成部分由表现出比在所述衬底上安装半导体芯片的那部分表面中的衬底更大的热膨胀系数的材料构成。可选地，所述方法可以包括：在形成弯曲点形成部分之后执行加热步骤，所述弯曲点形成部分由表现出比在所述衬底上安装半导体芯片的表面相反的那部分表面中的衬底更小的热膨胀系数的材料构成。
在如上所述配置的半导体封装中，所述弯曲点形成部分可以产生与翘曲相反方向的应力，所述翘曲由于在焊料回流期间发生热负荷时在半导体芯片和衬底之间的热膨胀系数的差别导致。这样，当衬底在焊料回流温度时翘曲时出现弯曲点。按照这种方式，因为具体地要求水平的连接区域可以与待连接的另一个衬底平行，防止了有缺陷的焊料连接。另外，因为通过配置在一部分半导体封装中的所述弯曲点形成部分产生了沿与半导体封装的翘曲相反方向的应力，可以在最低限度地占据区域中实现翘曲减小功能。因此，减小了死区，使得能够在封装中实现高密度安装。
如上所述，本发明可以在焊料回流期间实现没有有缺陷连接的小的、低轮廓的半导体封装，具有高可靠性，并且适用于便携装置。
附图说明
图1是传统半导体封装的第一示例的平面图。
图2A是沿A-A’线得到的图1的半导体封装的截面图，示出了已经进行了倒装芯片连接之后的状态图。
图2B是沿A-A’线得到的图1的半导体封装的截面图，示出了回流步骤期间的状态图。
图2C是沿B-B’线得到的图1的半导体封装的截面图，示出了回流步骤期间的状态图。
图3是传统半导体封装的第二示例的平面图。
图4A是沿A-A’线得到的图3的半导体封装的截面图，示出了已经进行了倒装芯片连接之后的状态图。
图4B是沿A-A’线得到的图3的半导体封装的截面图，示出了回流步骤期间的状态图。
图4C是沿B-B’线得到的图3的半导体封装的截面图，示出了回流步骤期间的状态图。
图5是传统半导体封装的第三示例的截面图。
图6是传统半导体封装的第四示例的截面图。
图7是本发明第一实施例的半导体封装的平面图。
图8A是沿A-A’线得到的图7的半导体封装的截面图，示出了已经进行了倒装芯片连接之后的状态图。
图8B是沿A-A’线得到的图7的半导体封装的截面图，示出了回流步骤期间的状态图。
图8C是沿B-B’线得到的图7的半导体封装的截面图，示出了回流步骤期间的状态图。
图9是示出了在本发明的半导体封装中使用的衬底的弹性系数的温度依赖性示例的图表。
图10是示出了在本发明的半导体封装中使用的弯曲点形成部分中的材料的弹性系数的温度依赖性示例的图表。
图11是本发明第二实施例的半导体封装的平面图。
图12A是沿A-A’线得到的图11的半导体封装的截面图，示出了已经进行了倒装芯片连接之后的状态图。
图12B是沿A-A’线得到的图11的半导体封装的截面图，示出了回流步骤期间的状态图。
图12C是沿B-B’线得到的图11的半导体封装的截面图，示出了回流步骤期间的状态图。
图13是本发明第三实施例的半导体封装的平面图。
图14是本发明第四实施例的半导体封装的平面图。
图15A是本发明第五实施例的半导体封装的平面图。
图15B是沿图15A的A-A’线得到的截面图。
图16A是本发明第六实施例的半导体封装的平面图。
图16B是沿图16A的A-A’线得到的截面图。
图17是本发明第七实施例的半导体封装的平面图。
具体实施方式
接下来将参考附图描述本发明的实施例。
本发明的半导体封装具有在衬底的一个表面上安装的半导体芯片，其中在其上安装了半导体芯片的那部分表面中形成弯曲点形成部分。该衬底由于半导体芯片和衬底之间的热膨胀系数的差别导致翘曲。所述弯曲点形成部分由能够沿与所述翘曲相反的方向产生翘曲的材料构成。按照这种方式，因为在焊料回流期间连接区域可以近似水平，当该半导体封装与另一个衬底相连时可以限制有缺陷的焊料连接。用于形成这里使用的弯曲点形成部分的材料可以是具有比包括衬底的材料更大热膨胀系数的材料。可以在安装了所述半导体芯片之前或之后执行所述弯曲点形成部分的形成。在安装所述半导体芯片之前的情况下，可以通过倒装芯片方法将半导体芯片与由所述弯曲点形成部分在先形成的衬底相连来制造半导体封装。
图7是根据本发明第一实施例的半导体封装的平面图。在该图中，将半导体芯片1和衬底2设置在衬底2的相同表面上。半导体芯片1通过倒装芯片方法与衬底2相连。将底层填料树脂4填充在半导体芯片1和衬底2之间。另外，沿衬底2上的半导体芯片1的外围的半导体芯片1和外部端子3之间的区域中形成弯曲点形成部分7。
半导体芯片1是由半导体LSI形成的由硅构成的芯片，例如逻辑电路、存储器等。
衬底2用作将要安装另一个部分、并且例如由基于玻璃布材料的非常高的刚硬材料“FR-4”形成的衬底。半导体芯片1和衬底2通过焊块电连接。
外部端子3是在该半导体封装和另一个衬底之间存在的、并且由焊料球形成的连接。其中将多个外部端子3按照格子形式设置的区域限定了连接区域。
将底层填料树脂4填充在半导体芯片1和衬底2之间的间隙，并且用于加固其间的连接力。例如，该树脂是热硬化的环氧树脂。例如，底层填料树脂4是通过填充这种材料、然后在180-250℃的温度进行固化形成的。
弯曲点形成部分7是由这样的材料形成的，所述材料引起衬底2沿当向该半导体封装施加热时半导体芯片1翘曲的方向相对的方向翘曲(例如，沿其中形成具有弯曲点形成部分7一侧方向的翘曲是凸起的)。随后将详细描述。
该半导体封装通过外部端子3与另一个封装相连。这导致形成包括该半导体封装的新半导体封装。
在该示例的半导体封装的制造方法中，在形成弯曲点形成部分7之后，使用焊料球将衬底2和另一个衬底相连。换句话说，在通过连接半导体芯片1和衬底2的制造该结构、并且形成弯曲点形成部分7之后，将该结构的半导体封装通过焊料回流与另一个衬底相连。在这些步骤中，以下给出该半导体封装的翘曲如何变化的描述。图8A-8C是示出了图7的半导体封装的截面图中翘曲情况的图表。尽管这些图没有示出与该示例的半导体封装相连的另一个衬底，将所述衬底放置在图中的半导体封装的下面。
半导体芯片1通过倒装芯片方法与衬底2相连。为了执行所述倒装芯片连接，存在几种可用的方法，包括加压焊接方法、热压缩结合、焊料熔融方法、超声压缩结合等。在任意方法中，当进行倒装芯片连接时施加热。例如，在通过加压焊接方法的倒装芯片连接中，底层填料树脂4通常在180至250℃的温度下固化，使得在该固化步骤期间将衬底2加热至约150-220℃的温度。在该温度时，表现出较大热膨胀系数(即约15x10-6/K)的衬底2在膨胀的同时与在该温度时表现出约3x10-6/K热膨胀系数的半导体芯片1相连。因此，在半导体芯片和衬底已经执行了倒装芯片之后回到室温时，衬底2的收缩引起沿其中上面安装了半导体芯片1的表面是凸起的(参见图8A)的方向的翘曲。因为半导体芯片1和衬底2的厚度较小并且半导体芯片1的尺寸较大，该翘曲更加显著。另一方面，在弯曲点形成部分7附近的翘曲程度依赖于形成弯曲点形成部分7的方法。例如，当室温附近的温度将弯曲点形成部分7的材料粘附到衬底2上时、或者当弯曲点形成部分7由在室温附近的温度固化以形成弯曲点形成部分7的树脂构成时，可以使得这一部分在室温时实质上平坦。
因为无铅焊料(例如如果使用An-3.5Ag-0.5Cu)的熔点是225℃，随后在约240-260℃的温度下执行焊料回流。因此，在该焊料回流期间，衬底2再次膨胀。结果，衬底2沿与图8a的状态相反的方向再次膨胀。图8B、8C示出了在该回流温度范围内所述封装的状态，其中图8B是沿图7的A-A’线得到的示意性截面图，图8C是沿图7的B-B’线得到的示意性截面图。这里，因为利用弯曲点形成部分7沿半导体芯片1的外围形成半导体芯片，所述弯曲点形成部分7具有比衬底2更大的热膨胀系数，衬底2在这一部分中沿与连接半导体芯片1的那部分相反的方向翘曲。具体地，用弯曲点形成部分7形成的那部分衬底2这样的形状翘曲：其中用弯曲点形成部分7形成的表面是凸起的。按照这种方式，因为在弯曲点形成部分7附近存在的弯曲点处翘曲形状改变，弯曲点形成部分7外部的衬底2变得更加水平。因此，其中形成外部端子3的连接区域实质上是水平的。因此，可以减小该半导体封装和另一个衬底之间的有缺陷连接。
在该弯曲点形成部分7中沿相反方向的翘曲出现以及翘曲量可以通过弯曲点形成部分7的材料性质以及弯曲点形成部分7的厚度、宽度等来调节。
作为弯曲点形成部分7的材料，优选地的是选择表现出相对较大热膨胀系数、并且要求具有至少大于衬底2的热膨胀系数的材料。例如，根据通常用作衬底2的材料的“FR-4”材料的玻璃布衬底表现出15x10-6/K的热膨胀系数，弯曲点形成部分7的材料必需表现出比该热膨胀系数更大的热膨胀系数。满足这一条件的具体材料可以是树脂材料中的环氧树脂。
同样，为了引起衬底2有效地沿相反方向翘曲，要求足够高的刚性以在焊料回流温度范围内翘曲。为此目的，优选地，弯曲点形成部分7的材料表现出在焊料回流温度范围内比衬底2更高的弹性系数。因为在比焊料熔点更高的温度下执行所述焊料回流，优选地，弯曲点形成部分7的材料表现出在焊料熔化点时比衬底2更高的弹性系数。
当将树脂材料用作弯曲点形成部分7的材料时，也可以包含填料。在这种情况下，优选地，所述填料表现出最高可能的热膨胀系数。例如，作为通常用作填料的二氧化硅、氧化铝、铜分别表现出5×10-6/K、7-8×10-6/K、17×10-6/K的热膨胀系数。因此，根据热膨胀系数的观点，诸如Cu之类的金属填料是更优选的。另外，尽管具有较低的弹性系数、但是表现出相当大热膨胀系数的硅填料通过与表现出较高玻璃化转化点(Tg)和较高刚性的树脂进行组合(例如，二氧化硅混合物silicahybrid)，有利地增加了弯曲点形成部分7的热膨胀系数。另一方面，诸如二氧化硅、氧化铝和Cu之类的任意金属填料自爱用于提高弯曲点形成部分7的材料的弹性系数时是优选的。
如上所述，可以选择多种材料用于弯曲点形成部分7。然而，因为与在回流步骤中出现衬底2的翘曲相关的问题，在弹性系数方面，回流温度范围值是重要的。图9是示出了针对通常用作衬底2材料的“FR-4”材料的玻璃衣衬底的弹性系数的温度依赖性的曲线。该衬底在室温下表现出约10GPa的高弹性性质。然而，在包括作为无铅焊料的普通Sn-Ag-Cu基的焊料熔化点的220℃至230℃的范围内，弹性系数是约2GPa，约是室温时的1/5。因此，在这种情况下，弯曲点形成部分7的材料可以在该温度范围内具有超过2GPa的弹性系数。例如，可以应用作为具有如图10所示的弹性系数的材料的热硬化胺基环氧树脂。如图10所示，该树脂在225℃时具有比衬底2的弹性2GPa更高的4GPa的弹性系数，因此对于弯曲点形成部分7的材料是优选的。同样，树脂材料公知的是表现出在玻璃化转化点温度(Tg)或更高时突然变低的弹性系数。这样，当将树脂材料用于弯曲点形成部分7的材料时，优选地，所述树脂材料表现出更高的玻璃化转化点温度(Tg)。更优选地，弯曲点形成部分7的材料的玻璃化转化点温度(Tg)超过焊料的熔点。
另一方面，还可以对衬底2的材料进行优化，以便增加弯曲点形成部分7的效果。当使用在焊料回流温度区域内表现出较低弹性系数的材料作为衬底2的材料时，可以应用表现出较低弹性系数的弯曲点形成部分7材料，使得这是优选的。按照这种方式，增加了选择弯曲点形成部分7的材料时的自由度。同样地，优选地，衬底2的热膨胀系数较低，并且优选地接近半导体芯片1的热膨胀系数。
在全部衬底2材料中，不局限于上述“FR-4”材料，在玻璃化转化点温度(Tg)以上观察到弹性系数的突然下降。此外，下降量和下降开始的温度彼此不同。尽管前面已经示出了“FR-4”材料的情况，例如，可以选择浸渍于芳族聚酰胺拆开织物(aramid unwoven fabric)中的树脂的衬底材料。例如，基于芳族聚酰胺拆开织物的衬底表现出比“FR-4”材料更低的热膨胀系数(约10x10-6/K)，并且还在焊料回流温度范围内表现出较低的弹性系数，导致弯曲点形成部分7增加的效果。同样在芳族聚酰胺拆开织物所应用的该衬底中，因为其热膨胀系数较低，与诸如Cu之类的金属材料的热膨胀系数之间的差别增加。为此，可以应用诸如金属片之类的无机材料作为弯曲点形成部分7的材料。在这种情况下，衬底2在焊料回流温度范围内与弯曲点形成部分7紧密接触是重要的。
接下来，将给出根据本发明第二实施例的半导体封装的描述。图11是所述半导体封装的平面图，图12A-12C示出了其截面图。第一实施例已经示出了包括设置在衬底2的相同表面上的半导体芯片1和外部端子3的半导体封装示例。另一方面，以下所示的是将半导体芯片1和外部端子3设置在彼此不同的表面上的示例。
图12A是沿图11的A-A’线得到的截面图，示出了在图11所示的半导体封装制造工艺中已经完成半导体芯片1与衬底2的连接之后、并且填充和固化底层填料树脂4之后的室温封装的状态图。在该状态时，沿安装有半导体芯片1的表面凸起的方向出现翘曲，这是由于倒装芯片连接时的热负荷导致的半导体芯片1和衬底2之间的热膨胀系数差别产生的(参见图12A)。通常就是图8A所示的情况，在半导体芯片1与衬底2重叠的地方出现翘曲。结果，衬底1在其中存在半导体芯片1的部分绘制了曲线，而衬底2在其中不存在半导体芯片1的部分是线性。同样，在这种情况下，如图12B所示，通过在其上安装半导体芯片1的表面上形成弯曲点形成部分7，确保了连接区域的水平性。因此可以极大地减小有缺陷连接。
在上述第一和第二实施例中，将半导体芯片1和弯曲点形成部分7装到衬底2的相同表面上。然而，弯曲点形成部分7也可以形成于与安装有半导体芯片1的表面相反的表面上。在这种情况下，可以将表现出比衬底2更小热膨胀系数的材料用于弯曲点形成部分7的材料。按照这种方式，可以提供与每一个前述实施例相同的功能。具体地，在焊料回流期间确保了连接区域的水平性，可以极大地减小有缺陷的连接。
接下来，将给出形成弯曲点形成部分7的方法及其形状。可以通过前述的在安装半导体芯片1之前在衬底2上形成弯曲点形成部分7的任意方法和在安装半导体芯片1之后形成弯曲点形成部分7的任意方法来形成所述弯曲点形成部分7。例如，当将树脂用作弯曲点形成部分7的材料时，可以应用使用金属掩模或印网掩模的印刷或分配形成来形成。
可以将多种形状用于弯曲点形成部分7。例如，当通过使用金属掩模形成弯曲点形成部分7时，优点是成本价值较大，并且可以容易地确保对于印刷的树脂表面的平坦度。然而，当通过印刷形成方法在半导体芯片1的整个外围继续弯曲点形成部分7时，金属掩模的制造比较困难。为了适应这种情况，弯曲点形成部分7可以只形成于半导体芯片1的四个角落附近，如图13所示。可选地，所述弯曲点形成部分7可以沿半导体芯片1的四条边成形，如图14所示。在一部分弯曲点形成部分7中具有裂口的这些形状中，弯曲点也可以形成于衬底2中，因此使得可以校正衬底2的翘曲，以减小连接区域中的有缺陷焊料连接。同样，弯曲点形成部分7也可以与半导体芯片1接触。例如，如图15A、15B所示，弯曲点形成部分7的内部外围可以与半导体芯片1的外部外围接触。另外，如图16A、16B所示，弯曲点形成部分7不但可以只配置于半导体芯片1的外部外围，而且也可以覆盖半导体芯片1的顶部表面。
在弯曲点形成部分7中，因为其体积较大，可以更容易地产生用于校正衬底1的翘曲的应力。因此，大体积的优点在于在弯曲点形成部分7的材料所要求的性质中，扩展了所要求的物理性质的范围，例如加热期间的热膨胀系数、玻璃化转化点和弹性系数等，在选择弯曲点形成部分7的材料时增加了自由度。然而，当半导体封装的面积沿平面方向增加时，用于安装其他部分的面积将减小。因此，需要设定优化的弯曲点形成部分7以对其进行平衡。在这种情况下，优选地，其中设置弯曲点形成部分7的面积定位于尽可能靠近半导体芯片1。在这种情况下，因为关于衬底2上的半导体芯片1外部的部分，弯曲可能更靠近根部，可以扩展其中确保用于外部端子3的所需平坦度的范围。
还可以通过沿半导体封装的厚度方向增加弯曲点形成部分7的厚度，来增加用于校正衬底2的翘曲的应力。然而，优选地，使得弯曲点形成部分7的高度比安装在相同表面上的部分更低，以便不会减小半导体封装厚度的优势。
在依赖于加固材料来限制衬底翘曲的传统半导体封装结构中，加固材料占据了半导体封装上非常大的面积，并且具有非常大的体积。为此，对于半导体封装难以在安装区域中安装大量的电子部件。相反，本发明采用在衬底2中部分地形成弯曲点的校正方法作为翘曲防止方法，从而使得可以使用于校正翘曲的结构最小化。因此例如如图13所示，可以减小弯曲点形成部分7所占据的面积，以提供半导体封装的整个表面作为其他部件的安装区域。因此，可以实现维持小尺寸和低截面的高密度半导体封装。
在上述实施例中，在本发明的半导体封装中，衬底和另一个衬底通过焊块相连。然而，该连接方法不局限焊料块。例如，甚至利用使用导电粘合剂的连接方法，当出现衬底翘曲问题时本发明也是有效的。
同样，在本发明的半导体封装中，通过形成由表现出比其上安装了半导体芯片的那部分表面中的衬底更大热膨胀系数的材料构成的弯曲点形成部分、并且随后执行加热步骤，对衬底进行翘曲校正。可选地，通过形成由表现出比其上安装了半导体芯片的表面相反的那部分表面中的衬底更大热膨胀系数的材料构成的弯曲点形成部分、并且随后执行加热步骤，对衬底进行翘曲校正。应该理解的是，这种翘曲校正方法可以广泛地应用于除了该说明书所述对实施例之外的衬底中，以便校正其翘曲，所述衬底受到由衬底和其上安装的那部分之间的热膨胀系数的差产生的扭曲。
通过使用部分的翘曲校正方法，可以实现小和低截面的半导体封装。然后，使用所述半导体封装和衬底，可以减小电子器件的尺寸以提供廉价的有吸引力的产品。
同样，本发明的半导体封装对于包括在单独的封装中混合安装的多个芯片的封装系统(SiP)是优选的。图17示出了该封装系统示例的截面图。这里，将另一个半导体封装安装到本发明的半导体封装上，所述本发明的半导体封装包括半导体芯片1、衬底2、外部端子3、底层填料树脂4和弯曲点形成部分7以构件新的半导体封装(封装系统)。由于本发明的半导体封装中用于校正翘曲衬底的特性和较小的死区，可以实现这种结构。按照这种方式，本发明可以应用于全部半导体封装，而与器件类型无关，例如可应用于包含诸如CPU、逻辑电路、存储器等之类的半导体芯片的半导体封装。通过在本发明结构中的半导体封装中安装独立的半导体芯片，与传统的半导体封装相比，可以实现小的、低截面的、高密度、高可靠性和低成本的半导体封装。同样，通过将本发明的这种半导体封装应用于电子器件，可以进一步地减小诸如便携电话、数字精巧摄像机、PDA(个人数字助理)、笔记本个人计算机等之类的便携装置的尺寸和厚度，所述便携装置要求减小尺寸和厚度以增加产品的附加值。
最后，给出实现本发明半导体封装的结果描述。在图13所示结构的半导体封装中，使用由“FR-4”材料构成的衬底2、由表现出图10所示性质的热固化胺基环氧树脂构成的弯曲点形成部分7、以及由无铅焊料Sn-3.5Ag-0.5Cu构成的外部端子。当将该半导体封装与另一个衬底相连时，在250℃执行焊料回流。结果，所述连接的生产量是100％。另一方面，除了没有提供弯曲点形成部分7制造了如上所述的相同的半导体封装，并且按照以上相同的方式将所述半导体封装通过焊料回流与另一个衬底相连，导致针对连接23％的生产率。据此，可以确定本发明的有效性。

Claims (18)

1.一种半导体封装，包括：
衬底；
安装到所述衬底的一个表面上的半导体芯片；以及
弯曲点形成部分，所述弯曲点形成部分在其上安装所述半导体芯片的所述衬底的一部分表面上形成，并且所述弯曲点形成部分由具有比所述衬底更大的热膨胀系数的材料构成。
2.一种半导体封装，包括：
衬底；
安装到所述衬底的一个表面上的半导体芯片；以及
弯曲点形成部分，所述弯曲点形成部分在其上安装所述半导体芯片的所述衬底的一部分表面上形成，并且所述弯曲点形成部分由具有比所述衬底更小的热膨胀系数的材料构成。
3.根据权利要求1或2所述的半导体封装，其中，将所述弯曲点形成部分形成于所述衬底上所述半导体芯片的外部外围附近。
4.根据权利要求3所述的半导体封装，其中，所述弯曲点形成部分包括在所述弯曲点形成部分的一部分中的裂口。
5.根据权利要求1至4任一项所述的半导体封装，其中，使用焊料将所述半导体封装与另一个衬底相连，在焊料熔点时，所述弯曲点形成部分的材料表现出比所述衬底的弹性系数更高的弹性系数。
6.根据权利要求1至5中任一项所述的半导体封装，其中所述弯曲点形成部分的材料由树脂材料构成。
7.根据权利要求1至5中任一项所述的半导体封装，其中所述弯曲点形成部分的材料由无机材料构成。
8.一种衬底，用于在其上安装半导体芯片，包括：
弯曲点形成部分，所述弯曲点形成部分在其上安装所述半导体芯片的所述衬底的一部分表面上形成，并且所述弯曲点形成部分由具有比所述衬底更大的热膨胀系数的材料构成。
9.一种衬底，用于在其上安装半导体芯片，包括：
弯曲点形成部分，所述弯曲点形成部分在与其上安装所述半导体芯片表面相反的所述衬底的一部分表面上形成，并且所述弯曲点形成部分由具有比所述衬底更小的热膨胀系数的材料构成。
10.根据权利要求8或9所述的衬底，其中将所述弯曲点形成部分形成于所述衬底上的所述半导体芯片的外部外围附近。
11.根据权利要求10所述的衬底，其中，所述弯曲点形成部分包括在所述弯曲点形成部分的一部分中的裂口。
12.根据权利要求8至11中任一项所述的衬底，其中，使用焊料将所述衬底与另一个衬底相连，并且在焊料熔点时，所述弯曲点形成部分的材料表现出比所述衬底的弹性系数更高的弹性系数。
13.根据权利要求8至12中任一项所述的衬底，其中，所述弯曲点形成部分的材料由树脂材料构成。
14.根据权利要求8至12中任一项所述的衬底，其中，所述弯曲点形成部分的材料由无机材料构成。
15.一种电子器件，包括根据权利要求1至7中任一项所述的半导体封装。
16.一种电子器件，包括根据权利要求8至14中任一项实施例的衬底。
17.一种用于校正半导体封装中的翘曲的方法，所述半导体封装具有在衬底的一个表面上安装的半导体芯片，包括：
在形成弯曲点形成部分之后执行加热步骤，所述弯曲点形成部分由表现出比在所述衬底上安装所述半导体芯片的那部分表面中的衬底更大的热膨胀系数的材料构成。
18.一种用于校正半导体封装中的翘曲的方法，所述半导体封装具有在衬底的一个表面上安装的半导体芯片，包括：
在形成弯曲点形成部分之后执行加热步骤，所述弯曲点形成部分由表现出比在所述衬底上安装所述半导体芯片的表面相反的那部分表面中的所述衬底更小的热膨胀系数的材料构成。
CNA2006800362449A 2005-09-29 2006-07-05 半导体封装、衬底、使用这种半导体封装或衬底的电子器件和用于校正半导体封装翘曲的方法 Pending CN101278393A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005284193 2005-09-29
JP284193/2005 2005-09-29

Publications (1)

Publication Number Publication Date
CN101278393A true CN101278393A (zh) 2008-10-01

Family

ID=37899491

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800362449A Pending CN101278393A (zh) 2005-09-29 2006-07-05 半导体封装、衬底、使用这种半导体封装或衬底的电子器件和用于校正半导体封装翘曲的方法

Country Status (4)

Country Link
US (1) US20090289350A1 (zh)
JP (1) JPWO2007037055A1 (zh)
CN (1) CN101278393A (zh)
WO (1) WO2007037055A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106982508A (zh) * 2016-01-18 2017-07-25 三星电子株式会社 印刷电路板以及包括该印刷电路板的半导体封装
CN108695175A (zh) * 2017-04-07 2018-10-23 台湾积体电路制造股份有限公司 半导体结构的制造方法
CN113376767A (zh) * 2021-05-28 2021-09-10 上海曦智科技有限公司 芯片封装结构以及光计算设备
CN113620234A (zh) * 2021-05-28 2021-11-09 上海曦智科技有限公司 芯片封装结构、控制方法以及光计算设备
US11304290B2 (en) 2017-04-07 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290118A (ja) 2008-05-30 2009-12-10 Toshiba Corp 電子機器
US10475759B2 (en) * 2011-10-11 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having dies with connectors of different sizes
KR20130053957A (ko) * 2011-11-16 2013-05-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
US9659881B2 (en) * 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure including a substrate and a semiconductor chip with matching coefficients of thermal expansion
KR102437245B1 (ko) 2017-10-24 2022-08-30 삼성전자주식회사 인쇄회로기판 및 그를 포함하는 반도체 패키지

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616520A (en) * 1992-03-30 1997-04-01 Hitachi, Ltd. Semiconductor integrated circuit device and fabrication method thereof
DE4405710A1 (de) * 1994-02-23 1995-08-24 Bosch Gmbh Robert Vorrichtung mit einer Trägerplatte und Verfahren zum Aufbringen eines Passivierungsgels
JP3684517B2 (ja) * 1996-01-19 2005-08-17 日本テキサス・インスツルメンツ株式会社 半導体装置
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
US5784260A (en) * 1996-05-29 1998-07-21 International Business Machines Corporation Structure for constraining the flow of encapsulant applied to an I/C chip on a substrate
NL1004651C2 (nl) * 1996-11-29 1998-06-03 Nedcard Werkwijze voor het inkapselen van een chip op een drager.
US6020221A (en) * 1996-12-12 2000-02-01 Lsi Logic Corporation Process for manufacturing a semiconductor device having a stiffener member
US5844319A (en) * 1997-03-03 1998-12-01 Motorola Corporation Microelectronic assembly with collar surrounding integrated circuit component on a substrate
US5972738A (en) * 1997-05-07 1999-10-26 Lsi Logic Corporation PBGA stiffener package
JPH1140687A (ja) * 1997-07-16 1999-02-12 Toshiba Corp 半導体装置
US5942798A (en) * 1997-11-24 1999-08-24 Stmicroelectronics, Inc. Apparatus and method for automating the underfill of flip-chip devices
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
US6092281A (en) * 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
JP2000164757A (ja) * 1998-11-26 2000-06-16 Kyocera Corp 半導体素子収納用パッケージおよびその実装構造
US6395584B2 (en) * 1998-12-22 2002-05-28 Ficta Technology Inc. Method for improving the liquid dispensing of IC packages
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
US6291264B1 (en) * 2000-07-31 2001-09-18 Siliconware Precision Industries Co., Ltd. Flip-chip package structure and method of fabricating the same
US6459144B1 (en) * 2001-03-02 2002-10-01 Siliconware Precision Industries Co., Ltd. Flip chip semiconductor package
JP2002270717A (ja) * 2001-03-12 2002-09-20 Rohm Co Ltd 半導体装置
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
AU2003227213A1 (en) * 2003-03-26 2004-10-18 Fujitsu Limited Semiconductor device
JP4194408B2 (ja) * 2003-04-03 2008-12-10 日本特殊陶業株式会社 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
US6933173B2 (en) * 2003-05-30 2005-08-23 Texas Instruments Incorporated Method and system for flip chip packaging
JP2005166886A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置
US7138300B2 (en) * 2004-09-22 2006-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structural design for flip-chip assembly
US7498203B2 (en) * 2006-04-20 2009-03-03 Texas Instruments Incorporated Thermally enhanced BGA package with ground ring
DE102006060411B3 (de) * 2006-12-20 2008-07-10 Infineon Technologies Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106982508A (zh) * 2016-01-18 2017-07-25 三星电子株式会社 印刷电路板以及包括该印刷电路板的半导体封装
CN106982508B (zh) * 2016-01-18 2019-11-08 三星电子株式会社 印刷电路板以及包括该印刷电路板的半导体封装
US10672694B2 (en) 2016-01-18 2020-06-02 Samsung Electronics Co., Ltd. Printed circuit board, semiconductor package including the printed circuit board, and method of manufacturing the printed circuit board
CN108695175A (zh) * 2017-04-07 2018-10-23 台湾积体电路制造股份有限公司 半导体结构的制造方法
CN108695175B (zh) * 2017-04-07 2020-06-26 台湾积体电路制造股份有限公司 半导体结构的制造方法
US11304290B2 (en) 2017-04-07 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods
CN113376767A (zh) * 2021-05-28 2021-09-10 上海曦智科技有限公司 芯片封装结构以及光计算设备
CN113620234A (zh) * 2021-05-28 2021-11-09 上海曦智科技有限公司 芯片封装结构、控制方法以及光计算设备
CN113620234B (zh) * 2021-05-28 2024-01-12 上海曦智科技有限公司 芯片封装结构、控制方法以及光计算设备

Also Published As

Publication number Publication date
JPWO2007037055A1 (ja) 2009-04-02
WO2007037055A1 (ja) 2007-04-05
US20090289350A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
CN101278393A (zh) 半导体封装、衬底、使用这种半导体封装或衬底的电子器件和用于校正半导体封装翘曲的方法
JP4620515B2 (ja) インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法
US6046077A (en) Semiconductor device assembly method and semiconductor device produced by the method
US8502400B2 (en) Methods and apparatuses to stiffen integrated circuit package
US7863101B2 (en) Stacking semiconductor device and production method thereof
CN102576682B (zh) 半导体装置的制造方法
JP2004260138A (ja) 半導体装置及びその製造方法
KR101719189B1 (ko) 실장구조체 및 그 제조방법
JPH11163186A (ja) 半導体装置
KR101010556B1 (ko) 반도체 장치 및 그 제조 방법
CN101542703A (zh) 制造半导体的方法和设备
US20100013089A1 (en) Semiconductor component and manufacturing method of semiconductor component
CN102194759A (zh) 半导体元件封装体、环结构、及制造半导体封装体的方法
JP6726309B2 (ja) 高信頼性電子パッケージ構造、回路基板及びデバイス
US7612450B2 (en) Semiconductor package including dummy board and method of fabricating the same
US20080002374A1 (en) Substrate with stiffener and manufacturing method thereof
US7888790B2 (en) Bare die package with displacement constraint
JP4765233B2 (ja) 半導体パッケージの実装構造および半導体パッケージの実装方法
CN101256967A (zh) 在电子衬底上装配管芯的方法和设备
US20150373845A1 (en) Electronic component mounting structure and method of manufacturing electronic component mounting structure
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP3422019B2 (ja) Ｂｇａ型半導体装置、及び、ｂｇａの実装方法
JP2001007503A (ja) 電子部品の実装方法
JP2005317737A (ja) 半導体装置およびその製造方法
CN114375494A (zh) 电子部件、电子部件的制造方法、安装构造体以及安装构造体的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081001