CN101256967A - 在电子衬底上装配管芯的方法和设备 - Google Patents

在电子衬底上装配管芯的方法和设备 Download PDF

Info

Publication number
CN101256967A
CN101256967A CNA2008100094520A CN200810009452A CN101256967A CN 101256967 A CN101256967 A CN 101256967A CN A2008100094520 A CNA2008100094520 A CN A2008100094520A CN 200810009452 A CN200810009452 A CN 200810009452A CN 101256967 A CN101256967 A CN 101256967A
Authority
CN
China
Prior art keywords
substrate
dish
described substrate
tube core
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100094520A
Other languages
English (en)
Other versions
CN101256967B (zh
Inventor
斯里·M·斯里-加扬塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101256967A publication Critical patent/CN101256967A/zh
Application granted granted Critical
Publication of CN101256967B publication Critical patent/CN101256967B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75704—Mechanical holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

一种将管芯装配到电子衬底上的方法(和设备)，包括处理含有衬底和管芯的组件，并且在该处理期间，在固化处理过程中向组件引入预应力。

Description

在电子衬底上装配管芯的方法和设备
技术领域
本发明一般涉及利用增强的热机械特征来制造电子集成芯片的方法和设备。
技术背景
传统的电子封装利用陶瓷衬底来支撑硅管芯，然而陶瓷封装存在较高的成本。硅管芯和陶瓷两者的热膨胀系数(CTE)非常接近(大约3ppm/℃)，从而温度漂移(excursion)使这些元件延伸一致。然而，承受温度变化的任何CTE差异可导致焊球连接(被称作C4)中剪切(shear)和其它形式的应力。此外，周期应力可减少C4连接的寿命(即，使用寿命)，其中C4应力和衬底应力的0-pk值基本上对封装寿命做出贡献。
当前的趋势是转向具有超级电特性但没有期望的机械特性的低成本有机衬底。有机衬底的CTE可大约为15ppm/℃(×5)。有机封装的使用极大地取决于底层填充材料(underfill material)，其将减少由于热周期导致的C4的应力。
具有高弹性模量的底层填料减缓了C4中的应力，但在硅管芯上施加了更高的应力。CTE的差异在固化处理后也形成曲率半径，从而提高了管芯可能破裂或毁坏的风险。
另一方面，较低弹性模量的底层填料使C4受到CTE失配周期应力的影响。在所有情况下，CTE失配导致在室温下翘曲的组件。第一传统结构包括这样的设计，其中通过对抗衬底的平衡板来减小翘曲倾向。
将包括硅管芯和衬底的管芯组件的最高工作温度始终保持为低于底层填料的玻璃化转变温度(Tglass)。在高温下的固化处理后，使组件冷却到室温。尽管固化温度和底层填料的Tglass不相同，但是为了简化，将它们同等对待。Tg＝125℃至Troom＝25℃的温度漂移使组件在支撑20×20mm管芯的50×50mm衬底上翘曲多达150μm。这种翘曲是单向的(即，管芯/衬底组件从平面形状变为凹面系统(如从管芯侧观察到的))。衬底中的应力水平可以和接近底层填料区的25Mpa的张力一样高，并且在硅上的压缩(compression)可以是30MPa的压缩。
封装的单向翘曲因此造成在组件中翘曲引起的应力的大的0-pk漂移。
在本发明之前，没有那种方法和设备存在管理组件的不翘曲温度以使得0-pk值最多减少50％的新设计自由度。
此外，传统的方法没有提供通过将峰值应力减少一半来增强独立(self-standing)组件的预测寿命周期的方法。在温度周期期间峰值应力的减小会降低塑性变形应变的程度，而众所周知该塑性变形应变会减小管芯封装的寿命周期。
发明内容
考虑到传统方法和结构的前述和其它示例性问题、缺点和不利，本发明的示例性特征将提供一种方法和结构，其中，提供了额外的设计自由以增强在电子衬底(即，有机电子衬底)上设置管芯的制造能力和变形最小化。
在本发明的第一示例方面，将管芯装配到电子衬底上的方法包括处理含有电子衬底和管芯的组件；和
在处理期间，在固化处理期间向该组件引入预应力(pre-stress)。
硅管芯通过回流(reflow)处理首先被附着到电子(例如，有机或陶瓷)衬底，其中焊料块被熔化并使其形成两个部分之间的连接。当组件被冷却时，熔化的焊料合金(铅/锡、无铅等)凝固。由于焊料的蠕变特性，在C4中的应力(例如，当硅管芯被附着到衬底(例如，有机衬底)时)在组件被冷却后是足够弛豫的。液体底层填充材料通常被注入管芯和衬底之间的空间，并且开始固化处理。传统的固化处理使衬底/硅组件经受固化温度达给定长度的时间，然后使系统冷却。衬底在该处理期间不受任何外部的机械应力控制。
C4焊料回流处理中出现的问题是无铅焊料的降低的蠕变特性，这在焊点区域周围引起过度的应力，从而导致材料的破裂或分层失败。
在本发明中，在固化和冷却处理期间约束衬底(例如，有机的)自由膨胀。通过将衬底放入合适材料制成的盆状盘(tub-like tray)中，约束有机封装的边缘只移动该盘的约束壁允许该边缘由于温度变化而移动的那样多。
固化处理在衬底的预应力状态下将硅和衬底结合，使得当系统被冷却到室温时基本消除遗留的翘曲或控制遗留的翘曲以具有给定的曲率半径(例如，或是凸起或是凹进)。利用本发明，通过相应地在固化温度下调整预应力可选择组件从凹进到凸起的中性温度点。
利用本发明的独特和非显而易见的方面，提供一种方法和设备，其中，存在管理组件的不翘曲温度的新的设计自由度，使得0-pk值最多减少50％。为了装配的目的，存在指明芯片在室温下处于某一翘曲限制之内的产业标准。因此，如果希望在室温下控制翘曲，那么本发明允许了控制这种翘曲的途径。因此，例如，设计可以不要求理想的平坦，这将使其工作在所允许的翘曲的边缘(限制)处。本发明将使翘曲得到控制。
此外，本发明的方法通过将峰值应力降低一半来提高独立组件的预期寿命周期。在温度周期期间峰值应力的降低减少了塑性变形应变的程度，众所周知该塑性变形应变将减小管芯封装的寿命周期。
此外，可以将本发明应用到C4焊料回流处理(例如，降低在C4回流处理后应力引起的损害)。在将管芯构建到母板(系统板)上时存在两种回流处理。第一处理是其中在底层填料操作前管芯首先被附着到衬底(例如，有机衬底)的C4回流。第二处理是其中管芯/衬底/底层填料的组件(被称作“模块”)然后被附着到母板(系统板)。系统板可包括球栅阵列(BGA)以连接该模块组件到系统板。本发明可应用于在将管芯构建在母板(系统板)上时的两种回流处理。
附图说明
参考附图并根据下列对本发明的示例性实施例的详细描述，将更好地理解前述的和其它的示例性目的、方面和优点，其中：
图1a-1c示出了在固化周期期间管芯2/衬底1/底层填料3组件的三个阶段；
图2a-2d示出了在固化和冷却阶段期间组件的对应状态；
图3a-3c示出了在本发明中涉及的方法和设备；
图4a-4d示出了根据本发明使用的产生机械约束的盘5的效果；
图5示出了当从25℃加热到125℃时衬底1/盘5系统的应力示意图；
图6示出了当温度从无应力状态起达到125℃时形成的两种应力情况；
图7示出了通过传统手段进行固化的效果；
图8示出了受约束的固化处理(CCP)的效果；
图9示出了25℃下的翘曲量值对在125℃下所施加的预应力量值的灵敏度；
图10是图9的翘曲的对应表面图的线图；
图11示出了由于32.3MPa的预应力导致的翘曲增加；
图12示出了在衬底(-32.3MPa预应力)中的峰值应力；
图13示出了由于-21MPa的预应力导致的翘曲效应；
图14示出了在衬底(-21MPa预应力)中的峰值应力；
图15a-15f示出了在没有严格容限控制要求的情况下得到适贴配合(snug-fit)的各种方法；
图16a-16b示出了针对回流的传统方法，而图16c-16d图解说明了应用到回流的本发明；
图17a图解说明了在制造盘上多个(例如，8个)管芯/衬底组件的顶视图，而图17b图解说明了沿着线X-X的图17a所示的结构的截面视图；以及
图18a图解说明了焊球受限金属(BLM，ball limiting metal)结构180的截面，而图18b图解说明了图18a中所示的结构180的细节181。
具体实施方式
现在参考附图，并且具体地参考附图1-18b，示出根据本发明的方法和结构的示例性实施例。
图1a-1c示出了在固化周期期间管芯2/衬底1/底层填料3组件的三个阶段。已经通过回流处理结合的衬底1和管芯(芯片)2被注入底层填料3并被放置在盘4中。
图1a示出了在固化处理开始时是软的底层填料3，在固化处理期间底层填料3随着其固化而热硬化。底层填料3在其玻璃化转变温度(Tglass)以上一般是软的。随着跨过玻璃化转变温度，如图1b所示，在玻璃化转变温度(Tglass)附近，变硬的底层填料3在衬底1和硅(管芯2)的自由膨胀状态下基本上将它们锁定。
由于封装被冷却，衬底1(例如，具有5×CTE)在长度上比硅缩短五倍(5×)多，从而造成了翘曲的几何形状，如图1c所示。底层填料3的CTE在Tglass以下是大约50ppm/℃，并且底层填料3也经受张应力，同时较低CTE的硅在底层填料区承受压缩变形。
图2a-2d示出了根据传统(例如，相关技术，不是现有技术)方法的在固化和冷却阶段期间对应的组件的收缩细节。
图2a示出了在固化温度期间的组件。图2b示出了在Tglass在管芯2的边缘附近管芯2和衬底1的自由膨胀位置。
随着温度降到Tglass以下，显示出管芯2的自由位置，并且类似地示出衬底1的自由位置。然而，由于变硬的底层填料3，所以达到室温的平衡点。
图2d(与以下描述的图4d类似)示出了固化处理的温度相对时间的踪迹。
尽管图2d示出Tglass低于Tcure，但是在实际应用中，Tcure可低于Tglass并且实际上被独立地选择。应该注意，在图2d中示出的Tcure是热固材料在烤炉中经受的温度。Tcure越高，该材料将被固化成化学键合的合成物的速度越快。在固化前，该材料可被认为是流体，并且在这些部分之间不存在应力，而在固化(硬化)后，在这些部分之间存在应力。因此，这种材料将充当连接芯片和衬底的刚体。此时，固化的(刚性的)对象具有它本身的Tglass，其与Tcure无关。因此，Tglass可比Tcure更高(或更低)。
图3a-3c示出了涉及本发明中的一些示例性步骤。
图3a示出了在室温下放置在盆状盘5中时的衬底1。图1a中的盘4与图3a的盘5不同之处在于，盘4具有宽松的几何形状来支撑组件，而盘5被细致地成形来满足适贴配合的要求，其中仔细地确定或控制衬底边缘和盘壁之间的间隙。例如，根据材料和/或所用的温度等，可示例性地选择该间隙为2-3密耳。当然，这一值只针对非常静态的盘设计，并且本说明书示出了各种盘设计，其中间隙可被令人满意地靠拢而不用推测间隙制造容限/尺寸。因此，本发明不限于这种间隙尺寸。
在Tsnug表示的温度下，衬底1适贴地配合盘5。为了简化，确保在预定温度(例如，在室温Troom)下适贴配合。由于存在适贴配合，所以不存在允许衬底膨胀得比盘5允许其膨胀的程度多的空隙。对于传统尺寸的衬底(例如，和大约50mm差不多)，应该注意，该空隙根据衬底尺寸、几何形状和CTE值等名义上可被限制(可控制)在0-20密耳之间。
现在，通过如前所述的相同的固化处理周期来完成管芯2/衬底1组件。一旦该组件被固化和冷却，从组件移走盘5。在组件适贴配合盘5的温度下，该组件应该不会翘曲。
选择在这种情况下的盘4材料以具有和管芯2的CTE相同的CTE。有趣的是，通过选择具有不同CTE和/或与适贴配合相关的不同空隙，可向组件赋予翘曲特性。优选地，盘由硅、陶瓷材料或具有与硅的CTE相当的CTE(例如，大约为3)的人造/合成材料形成。当然，任何材料可根据设计者的约束和要求来选择。
因此，盘5用作约束部件，并且通过适当选择用于盘5的材料和/或通过选择盘5的壁和衬底1之间受控制的空隙，盘5使得能够控制翘曲特性。
图4a-4d示出了产生机械约束的盘5的效果。
图4a示出了固化条件，其中衬底1由盘5机械地约束，同时在固化处理期间底层填料3被热硬化。
图4b示出了在衬底1上由盘5产生的预应变(预应力)。在低于Tglass的温度下，由盘5承受施加给衬底1的预应力，而不由底层填料3或硅2承受。
然而，由于底层填料的CTE与硅2的CTE是不同的，所以会存在残余的内建(build-up)应力。然而，由于底层填料的弹性模量与硅的弹性模量比相对较低，所以认为这种残余的内建应力影响不大。通过使盘5的材料缩小的量与管芯2的量基本相同，组件在较低的温度下冷却到几乎无应力的状态，如下所讨论的。
图4c示出了与以上参考图2c描述的传统固化情况相比衬底和盘5的边缘的相对位置。
图4d描述了固化处理的温度相对时间的踪迹。
因此，不在从高温到低温变化时具有极大的单向应变，本发明可以将中性点移动半程，使得应变幅度可以减小到二分之一。
按照这种方法，例如，存在众所周知的弹性应变和塑性应变。假设应变是5微米，并且假设弹性应变是±1微米而塑性应变是±4微米(总共5微米)。
现在由于已经将中性点在其间移动半程，所以存在2.5的应变改变。因此，使塑性应变从4微米降低到1.5微米，从而由于应变的减少而增加了焊料的寿命。
图5示出了当从25℃加热到125℃时包括衬底1和约束部件(例如，盘)6的系统的应力图。应该注意，衬底1经受32.3MPa的压缩应力。做成6mm厚且周边壁仅3mm宽的限制盘6在125℃下经受张应力。估计结果表明由于该应力使合成系统翘曲大约3μm。可使盘6的几何参数改变以将125℃下的翘曲减小到低于3μm，但是与典型的衬底/管芯组件的150μm的翘曲相比，认为3μm的翘曲影响不大。应该注意，本领域普通技术人员在了解本申请全部内容后将明白，以上的温度值、特性和尺寸只是示例性和说明性的，并不应该解释为对本发明的限制。
因此，图5示出了不仅在约束部件/盘6中提供衬底2的适贴配合是有益的，而且选择不同类型的最初压缩应力也是有益的。
图6示出了针对图5所示的结构得到的两种情况(例如，情况1和情况2)。目的是估计为使得可以在目标温度(其被称作“管芯/衬底系统的工作温度”)下获得无应力条件，而在固化温度下所需的预应力。固化温度被设置为125℃。
当将系统从工作温度加热到125℃时，压缩应力线性地增加，如图7所示。例如，情况1对应于当系统从125℃的无应力状态冷却下来时在25℃下32.3MPa的压缩应力。
图7示出了通过传统手段固化具有底层填料的管芯/衬底系统的效果。有限元分析(FEA)假设二维表述(formulation)。由变形的形状(×4)示出室温下的翘曲。
图8示出了根据本发明的技术的受约束的固化处理(CCP)的效果。在125℃下对衬底施加32.3MPa的压缩预应力，并且使封装达到(冷却到)25℃。观察到硅和衬底中具有接近零的内部应力的无变形封装。
图9示出了在25℃下的翘曲量值对在125℃下所施加的预应力的量值的灵敏度。该预应力从0MPa变到-45MPa。通过翘曲接近零之处的转变，凹状变成凸状。因此，通过控制预应力(以顶部水平轴示出)，在室温下可有利地改变(控制)翘曲。
图10是对应于图9的翘曲的表面图的线图。例如，对于125℃下的0MPa的预应力，观察到180μm的翘曲偏移。如果衬底例如被45MPa的压缩应力施加过应力，则可观察到在相反方向上60μm的翘曲偏移。
由于在测试期间可以改变管芯的工作温度，所以知道给定预应力的组件的温度如何影响其翘曲程度。图11示出了当温度增加时翘曲从10μm(凹进)增加到-120μm(凸起)。
图12示出了在有机衬底的中间平面中对应的应力，并且该应力从零附近增加到11Mpa。
一旦组件被固化，在不同的测试标准下对其进行测试。例如，如果组件可能在25℃和95℃之间工作，那么使中间温度点(～60℃)作为无翘曲和无应力状态可能是最佳的。通过设置对应于60℃的预应力即-21Mpa(根据图6)可以实现该目的。
图13示出了由于-21Mpa的预应力引起的翘曲结果。可以观察到翘曲几乎是关于60℃的情况对称的(例如，可以选择适贴配合温度为该温度)。不考虑预应力，保持～120μm的pk-pk偏移，然而最大翘曲偏移值0-pk现在被减少到60μm。
图14示出了在衬底1中被减小到5.5MPa的对应峰值应力。在硅中以及在C4中的应力应该有相应的减小，从而提升了它们的失效边界。
因此，图9-14示出了通过采用本发明而存在许多设计自由(例如，存在许多可以改变以实现设计者的目的的参数)。
应该注意到，按大片材(例如，25×25cm)形成有机衬底，然后切成多个较小尺寸(例如，50×50mm)的片。切片操作是粗糙的切割处理并且不形成精确的或长度可预期的样品。很可能有大约0.1mm的长度变化。因此，为了达到所期望的机械适配，容限控制是重要的。
图15a-15f示出了获得适贴配合的各种方法。目的是寻求一种不要求对称作“夹具(fixture)”的盆(tub)组件进行严格容限控制的设计。
对于100℃的温度上升，具有CTE＝20ppm/C且50mm见方尺寸的衬底可在每一边自由膨胀50×100×20/(1000)微米。这对应于100微米或者千分之四英寸。为了约束衬底的运动，应将空隙良好地控制在该范围内。大于100微米的衬底到盆壁的空隙将不对翘曲结构造成影响，因为衬底决不会接触盆壁(在该示例中对于100℃的温度上升)。因此，通过向夹具提供设计功能来按需要控制空隙或预载荷是重要的。
图15a的设计-1是最简单的情况，但是对盆(盘)5要求较严格的容限。
图15b的设计-2通过使楔形插件8得以约束衬底来缓解尺寸容限，并且盆(盘)7的壁空隙大于盆(盘)5的壁空隙。楔形插件8优选地由与盆(盘)5的材料相同(基本相同)的材料制成。优选地，形成楔形元件的形状以填进空隙。按照需要，可以提供多个这样的楔形元件(例如，每边一个)，或者可以只提供一个楔形元件。
应该注意，例如放置楔形插件8以填充间隙而不引入实质性的预载荷，这就是平坦无翘曲条件。换句话讲，预应力为0，但是不允许其进一步被膨胀。由于楔形插件与衬底1接触的事实，所以仍然认为楔形插件向盘施加应力。这只是不允许膨胀的情况。与衬底接触的作用引入了一定的应力。
图15c的设计-3具有可调整的预载荷可选部分。通过压力设备(例如，指旋螺丝设备等)11来使滑块10活动。该特征不仅允许夹具的容限放宽，而且允许或者在室温下施加预载荷或者在衬底1和盆9的壁之间插入预定的空隙，从而有助于将无翘曲的状态移向室温以下的温度。
应该注意，设计-3可以与设计-2结合。也就是说，可以用可调整的预载荷可选部分来向盘和衬底之间的楔形插件上施加预载荷。或者，可直接将指旋螺丝设备(等)放置在衬底上以直接向衬底上施加预载荷。
图15d所示的可以与设计-2和/或设计-3结合的设计-4图解说明了一种在不使衬底在由热膨胀处理产生的压缩应力下变弯曲的情况下放置衬底的方法。将顶板12加到盆(盘)5或者任何其它盆(盘)7或9以防止衬底变弯曲。因此，当随着温度增加而形成应变时，顶板防止了衬底变弯曲。优选地，顶板12由具有与硅的CTE基本类似的CTE(或大约3)的材料形成。
图15e的设计-5(其也可以与先前描述的任何一个或多个设计结合)示出了顶板13提供双重功能的设计。也就是说，除了防止变弯曲，设计-5还通过摩擦将衬底约束到传统的盆的表面，使得不再需要盆壁。可以使盆5的表面和顶板13粗糙化，以便提供约束功能。优选地，顶板13由具有与硅的CTE基本类似的CTE(或大约3)的材料形成。
在图15f中的设计-6是另一种选择，其中在底层填料3的固化操作之前，用环氧树脂14来将衬底附着到盆5的表面。一旦组件被固化并且使其处于室温下，通过诸如激光烧蚀的特殊处理或通过化学处理来释放衬底1。
同样，如上所述，盘(盆)的材料可优选为具有与硅管芯2的CTE类似的CTE的陶瓷。
可考虑利用未来的无蠕变焊料(例如，无铅)的类似的受约束回流处理。
当将衬底/管芯组件附着到母板上(例如，系统板)上时，也可类似地约束母板以在其焊点处实现较弱的应力连接。
如以上的示例性描述，本发明关注于控制在底层填料操作后的翘曲和应力。然而，相同的方法可被用于在使用底层填料之前的C4焊接的回流操作。
在该情况下，使用相同的空隙或预载荷控制方法，可以管理在回流冷却操作期间C4中产生的应力和诸如焊球受限金属(BLM)的周边元件。
例如，图16a-16b示出了关于回流的传统方法，而图16c-16d图解说明了被应用于回流的本发明，其中通常在施加底层填料之前执行该回流。
图16a示出了在高温下传统的焊料回流，并且示出了在室温下的衬底1和在高温(即，在烤炉等中)下施加以将管芯2附着到衬底1’的焊料(例如，块)15。
图16b示出了在焊料回流后的冷却条件，其中存在衬底的100μm收缩(如附图标记17所示)以及如附图标记18所示的硅的对应的25μm收缩。在焊球上的高应变导致接合点故障，如附图标记19所示。也就是说，当从烤炉中取出该结构时，焊料没有足够快的应变(蠕变)，并且因此通常在接合点处产生应力，并且在C4焊料处或在构成BLM结构的C4周围的元件和形成在管芯上用于电路功能的电介质层中出现故障。
相反，利用本发明，图16c示出了根据本发明在高温下的焊料回流处理，并且示出了在室温下的衬底1和在高温(即，在烤炉等中)下施加以将管芯2附着到衬底1’的焊料(例如，块)15。示出了盆/盘5在冷却处理期间适贴配合和约束衬底1。附图标记20示出了在高温下无约束的衬底长度。
图16d示出了在焊料回流之后的冷却条件，其中存在衬底的100μm的收缩(如附图标记17所示)以及如附图标记18所示的盆/盘5(也由陶瓷或硅制成)的硅的对应的25μm的收缩。
然而，与图16b的情况相反，并且如附图标记21所示，焊球上具有防止接合点出现故障的最小应变，这是因为衬底和盘(盆)的材料基本上相同并且以相同的比率在相同的方向上发生收缩。因此，焊球不会遇到任何特定形式的应变，并且不存在焊料断裂的机会。此外，不存在差动运动。
因此，本发明可以有益地用于底层填料固化和/或焊料回流。
关于有机衬底的一些表示衬底的边缘和可调整的间隙控制元件之间所需要的典型间隙的标称膨胀长度，提供了以下的示例性尺寸和值：
例如，焊料回流情况：
温度增加(ΔT)＝200摄氏度
标称长度(L)＝50mm
热膨胀系数(a)＝20ppm/C
长度变化＝L＊a＊ΔT＝50＊20＊200/106mm＝200μm＝(8mil)
这意味着，对于这样的设计点，间隙控制元件应该可以选择0-200μm之间的间隙，以便在衬底膨胀特性中有影响。
对于底层填料固化处理，温度升高大约100摄氏度，而对应的长度变化是100μm。
可提供多个管芯/衬底组件。例如，图17a图解说明了结构170的顶视图，其包括作为示例在制造盘上利用摩擦加载的多个(例如，8个)管芯171/衬底172(在图17b中示出，图17b是结构170的沿着线X-X的截面图)组件。该盘包括顶部摩擦板173和底部摩擦板174。也有用于放置硅管芯171的开口175。此外，具有用于不适(complaint)的正常加载指状件的对角切缝部分176。摩擦指状件177具有正常负(顶板部分)。这些图清楚地示出用于处理组件的装置和用于为多个组件引入预应力的装置。
图18a图解说明了焊球受限金属(BLM)结构180，而图18b图解说明了图18a的细节181。该结构保护支持C4回流处理的精密部件，包括在图18b中示出的低k电介质材料182。
具体地，图18a图解说明了包括在衬底1上通过连接部分15(例如，焊料块15)连接管芯2的结构180。在图18b中示出了细节181。图18b中，细节181图解说明了在管芯2和连接部分15(例如，焊块15)之间的详细界面。
具体地，管芯2包括具有多孔性(空气是好的方案)的低k电介质材料182(例如，具有低介电值的材料)，从而提供良好的电退耦。通常，低k电介质材料具有低/弱模量的破裂强度(crack strength)并且在某些条件下趋向于裂开，这是不利的。然而，本发明可使用低k电介质，如图18a-18b所示，并且当管芯/衬底组件冷却时，通过监视管芯/衬底组件可克服(或最小化)它们弱的分裂强度的问题。
以上的焊料块15是一系列金属或金属化层(例如，由金属和/或金属合金形成)(通常可有益地使用3-5层)，其形成焊球受限金属(BLM)183。接触部184被电附着到BLM 183并且对其提供电连接(传导通道)。传导板185从接触部184引向其它电路(诸如晶体管、电阻器、电容器等的元件)(未示出)。类似地，在焊料块15下存在接触部(未标明附图标记)和传导板(未标明附图标记)。
因此，如上所述，利用本发明，在固化处理期间将预应力施加到衬底。本发明的方法和结构提供了额外的设计自由，从而增强在电子(有机)衬底上提供管芯的制造能力和变形最小化。
尽管已按照若干示例性实施例描述了本发明，但是本领域的技术人员将理解，可以在所附权利要求书的精神和范围内进行修改来实践本发明。
此外，应该注意，申请人旨在包括权利要求中所有要素的等同物，即使以后在诉讼期间进行了修改。

Claims (20)

1.一种将管芯装配到电子衬底上的方法，包括以下步骤：
处理包括衬底和管芯的组件；以及
在所述处理期间，在固化处理过程中向所述组件引入预应力。
2.如权利要求1所述的方法，其中，所述衬底包括有机衬底，并且
其中，所述引入所述预应力的步骤包括以下步骤中的至少一个：
插入楔形元件以接触所述衬底；以及
修正所述衬底在预定温度下的翘曲偏移。
3.如权利要求1所述的方法，其中，在所述管芯和所述衬底之间形成焊点，所述方法还包括以下步骤：
减小所述管芯和所述衬底之间的所述焊点中的峰值应变。
4.如权利要求1所述的方法，其中，所述引入所述预应力的步骤包括将所述衬底放置在盘中，
其中，选择所述盘的材料的热膨胀系数(CTE)以修正所述组件的翘曲特性和应力特性中的至少一个，并且
其中，所述将所述衬底放置在盘中的步骤包括放置所述衬底使得所述衬底被以在所述盘和所述衬底的壁之间提供预定空隙的方式适贴配合到所述盘中。
5.如权利要求1所述的方法，其中，所述处理所述组件的步骤包括下列步骤之一：
提供C4焊料回流处理以将所述组件附着到电子衬底；
在所述管芯和所述衬底之间提供底层填料，并且固化所述底层填料；以及
提供焊料回流处理以将所述组件附着到系统板。
6.如权利要求1所述的方法，其中，所述引入所述预应力的步骤包括将所述衬底放进盘中，并且
其中，在室温下将所述衬底放置在所述盘中，
其中，将所述盘成形为以选择性地控制所述衬底边缘和盘壁之间的间隙的方式在所述盘和所述衬底之间提供适贴配合。
7.如权利要求6所述的方法，还包括以下步骤：
选择性地选择所述盘的热膨胀系数(CTE)以与所述管芯的热膨胀系数匹配。
8.如权利要求6所述的方法，还包括以下步骤：
通过选择具有与适贴配合相关的不同空隙和不同CTE中的至少一个的盘材料来向所述组件赋予翘曲特性。
9.如权利要求6所述的方法，其中，由所述盘机械地约束所述衬底，同时在所述固化处理期间底层填料被热硬化。
10.如权利要求6所述的方法，其中，所述管芯包括硅，并且
其中由所述盘对所述衬底产生所述预应力，使得在低于玻璃化转变温度的温度下由所述盘来承受施加在所述衬底上的所述预应力，而不由底层填料或者管芯硅来承受施加在所述衬底上的所述预应力。
11.如权利要求4所述的方法，其中，所述盘的材料收缩的量与所述管芯收缩的量基本相同，使得所述组件冷却到在预定的较低温度下基本无应力的状态。
12.如权利要求4所述的方法，其中，通过在所述衬底和所述盘之间放置楔形插件来提供所述预应力，从而约束所述衬底，
其中，所述楔形插件包括与所述盘的材料基本相同的材料，并且
其中，通过借助于压力设备选择性地调整所述衬底上的预载荷来提供所述预应力。
13.如权利要求1所述的方法，其中，通过选择性地调整所述衬底上的预载荷来提供所述预应力，通过由压力设备使滑块活动来施加所述预应力。
14.如权利要求1所述的方法，其中，通过选择性地调整所述衬底上的预载荷来提供所述预应力。
15.如权利要求4所述的方法，还包括以下步骤：
将所述衬底放置在所述盘中，以便实现以下至少一项：
防止所述衬底在由热膨胀处理产生的应力下变弯曲；以及
通过摩擦将所述衬底约束在所述盘的表面，所述盘没有壁。
16.如权利要求4所述的方法，还包括以下步骤：
在处理之前，通过环氧树脂将所述衬底附着到所述盘表面；以及
在处理和冷却所述组件之后，释放所述衬底。
17.一种用于将管芯装配到电子衬底上的设备，包括：
用于处理包括电子衬底和管芯的组件的装置；以及
用于在所述处理期间在固化处理过程中向所述组件引入预应力的装置。
18.如权利要求17所述的设备，其中，所述用于引入预应力的装置包括具有预定尺寸的盘，使得当所述衬底被放进所述盘中时提供适贴配合，
其中，所述盘的材料的热膨胀系数(CTE)被选择为修正所述组件的翘曲特性和应力特性中的至少一个。
19.如权利要求18所述的设备，其中，在室温下将所述衬底放置在所述盘中，其中所述盘被成形为在所述盘和所述衬底之间提供适贴配合，使得在所述衬底边缘和所述盘的壁之间的间隙被选择性地控制，
其中所述盘的热膨胀系数与所述管芯的热膨胀系数基本上匹配，
其中所述用于引入所述预应力的装置包括以下至少一个：
放置在所述衬底和所述盘之间的楔形插件，从而约束所述衬底，其中所述楔形插件包括与所述盘的材料基本相同的材料；
压力设备，其选择性地调整所述衬底上的预载荷；以及
放置在所述盘的壁和所述衬底之间的所述压力设备和滑块，其中通过所述压力设备来使所述滑块活动。
20.如权利要求18所述的设备，还包括下列之一：
放置在所述衬底上方以防止所述衬底在由热膨胀处理产生的压缩应力下变弯曲的顶板；以及
放置在所述衬底上方以通过摩擦来将所述衬底约束到所述盘的表面的顶板，其中所述盘没有壁，所述盘的表面和所述顶板被粗糙化。
CN2008100094520A 2007-02-15 2008-02-02 在电子衬底上装配管芯的方法和设备 Expired - Fee Related CN101256967B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/675,445 2007-02-15
US11/675,445 US7964444B2 (en) 2007-02-15 2007-02-15 Method and apparatus for manufacturing electronic integrated circuit chip

Publications (2)

Publication Number Publication Date
CN101256967A true CN101256967A (zh) 2008-09-03
CN101256967B CN101256967B (zh) 2011-02-23

Family

ID=39707032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100094520A Expired - Fee Related CN101256967B (zh) 2007-02-15 2008-02-02 在电子衬底上装配管芯的方法和设备

Country Status (2)

Country Link
US (1) US7964444B2 (zh)
CN (1) CN101256967B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106958307A (zh) * 2017-04-26 2017-07-18 杭州铁木辛柯建筑结构设计事务所有限公司 预张应力薄钢板剪力墙及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008010771A1 (en) * 2006-07-20 2008-01-24 Agency For Science, Technology And Research Method for straining a semiconductor wafer and a wafer substrate unit used therein
US9305894B2 (en) 2013-06-05 2016-04-05 Globalfoundries Inc. Constrained die adhesion cure process
US9219051B2 (en) 2013-06-05 2015-12-22 Globalfoundries Inc. Laminate peripheral clamping to control microelectronic module BSM warpage

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5778523A (en) 1996-11-08 1998-07-14 W. L. Gore & Associates, Inc. Method for controlling warp of electronic assemblies by use of package stiffener
US5868887A (en) 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method for minimizing warp and die stress in the production of an electronic assembly
JP3395164B2 (ja) 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
US6894229B1 (en) 2002-11-06 2005-05-17 Altera Corporation Mechanically enhanced package and method of making same
CN101317266B (zh) * 2005-11-29 2010-11-24 Nxp股份有限公司 具有适应的转接触点的无凸起的倒装芯片组件
US7585693B2 (en) * 2006-03-31 2009-09-08 Intel Corporation Method of forming a microelectronic package using control of die and substrate differential expansions and microelectronic package formed according to the method
WO2007118121A2 (en) * 2006-04-05 2007-10-18 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US20080079166A1 (en) * 2006-09-29 2008-04-03 Lee Kevin J Managing forces of semiconductor device layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106958307A (zh) * 2017-04-26 2017-07-18 杭州铁木辛柯建筑结构设计事务所有限公司 预张应力薄钢板剪力墙及其制造方法
CN106958307B (zh) * 2017-04-26 2022-05-31 杭州铁木辛柯建筑结构设计事务所有限公司 预张应力薄钢板剪力墙及其制造方法

Also Published As

Publication number Publication date
CN101256967B (zh) 2011-02-23
US20080199986A1 (en) 2008-08-21
US7964444B2 (en) 2011-06-21

Similar Documents

Publication Publication Date Title
US8877552B2 (en) Method and apparatus for manufacturing electronic integrated circuit chip
KR100377088B1 (ko) 회로부품 내장 모듈 및 그 제조방법
KR100811581B1 (ko) 범프들을 사용하는 반도체 디바이스, 이를 제작하는 방법, 및 범프들을 형성하는 방법
US7572677B2 (en) Arrangement in semiconductor packages for inhibiting adhesion of lid to substrate while providing compression support
US7900809B2 (en) Solder interconnection array with optimal mechanical integrity
US9967972B2 (en) Circuit board having an asymmetric layer structure
JP2004362602A (ja) Ｒｆｉｄタグ
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
US10306750B2 (en) Circuit board and method for manufacturing a circuit board
KR20090052300A (ko) 전자 부품 실장용 접착제 및 전자 부품 실장 구조체
US20170200659A1 (en) Porous underfill enabling rework
CN101256967B (zh) 在电子衬底上装配管芯的方法和设备
CN101278393A (zh) 半导体封装、衬底、使用这种半导体封装或衬底的电子器件和用于校正半导体封装翘曲的方法
WO2011092048A1 (en) Reliability enhancement of metal thermal interface
Wu et al. The effects of bump height on the reliability of ACF in flip‐chip
JP5433923B2 (ja) スティフナ付き基板およびその製造方法
Kim et al. Effect of bonding force on the reliability of the flip chip packages employing anisotropic conductive film with reflow process
US20030202332A1 (en) Second level packaging interconnection method with improved thermal and reliability performance
US9478482B2 (en) Offset integrated circuit packaging interconnects
JP2006100457A (ja) 電子装置及びその製造方法
JP2011204811A (ja) 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
US10861816B2 (en) Electronic assemblies having a mesh bond material and methods of forming thereof
US20050029658A1 (en) Circuit board and semiconductor device using the same
US8970041B2 (en) Co-axial restraint for connectors within flip-chip packages
JP2009123792A (ja) リフロー板及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171122

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171122

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110223

Termination date: 20200202

CF01 Termination of patent right due to non-payment of annual fee