KR20140016924A - 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치와 시뮬레이션 방법 및 프로그램 - Google Patents

플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치와 시뮬레이션 방법 및 프로그램 Download PDF

Info

Publication number
KR20140016924A
KR20140016924A KR1020137026341A KR20137026341A KR20140016924A KR 20140016924 A KR20140016924 A KR 20140016924A KR 1020137026341 A KR1020137026341 A KR 1020137026341A KR 20137026341 A KR20137026341 A KR 20137026341A KR 20140016924 A KR20140016924 A KR 20140016924A
Authority
KR
South Korea
Prior art keywords
movement amount
surface movement
etching
deposition
conditions
Prior art date
Application number
KR1020137026341A
Other languages
English (en)
Other versions
KR101588691B1 (ko
Inventor
고헤이 오노
다쿠야 이와사키
Original Assignee
미즈호 죠호 소켄 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미즈호 죠호 소켄 가부시키가이샤 filed Critical 미즈호 죠호 소켄 가부시키가이샤
Publication of KR20140016924A publication Critical patent/KR20140016924A/ko
Application granted granted Critical
Publication of KR101588691B1 publication Critical patent/KR101588691B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

가공 처리 대상물에 관한 조건, 에칭 프로세스와 디포지션 프로세스(deposition process)를 1사이클로 할 때의 사이클수를 포함하는 프로세스 조건 및 시뮬레이션에 관한 조건을 설정하는 조건 설정 스텝(STEP 11)과, 에칭 프로세스의 조건에 기초한 플라즈마 에칭에 의한 표면 이동량을 계산하는 에칭 프로세스 표면 이동량 계산 스텝(STEP 12)과, 디포지션 프로세스의 조건에 기초한 플라즈마 디포지션에 의한 표면 이동량을 계산하는 디포지션 프로세스 표면 이동량 계산 스텝(STEP 13)을 포함하고, 에칭 프로세스 표면 이동량 계산 스텝(STEP 12)과, 디포지션 프로세스 표면 이동량 계산 스텝(STEP 13)을 조건 설정 스텝(STEP 11)에 의해 설정된 사이클수 반복함으로써 보슈 프로세스(Bosch process)에 의해 형성되는 가공 형상을 구한다.

Description

플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치와 시뮬레이션 방법 및 프로그램{DEVICE FOR ESTIMATING AND SIMULATING SHAPE WORKED BY PLASMA PROCESS, AND SIMULATION METHOD AND PROGRAM}
본 발명은, 플라즈마 프로세스에 의해 가공되는 가공 처리 대상물의 가공 형상을 예측하기 위한, 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치와 시뮬레이션 방법 및 프로그램에 관한 것이다.
반도체를 미세 가공하는 기술(Semiconductor microfabrication technology)의 하나로 플라즈마 에칭 프로세스가 있다. 그 중에서, 반도체 기판을 수직으로 심굴(深掘) 에칭하기 위해 보슈 프로세스(Bosch process)가 있다(예를 들면, 특허 문헌 1 참조). 이 보슈 프로세스에서는, 가공면에 보호막을 형성하는 디포지션 프로세스(deposition process)와, 가공면 중 구멍 바닥면에 형성된 보호막을 제거하여 기판을 다시 에칭하는 에칭 프로세스를 1사이클로 하고, 사이클을 복수 회 행한다.
이와 같은 에칭 장치에서는, 플라즈마 발생원으로서, 예를 들면, 고주파 전원을 사용하고, 진공 펌프에 의해 배기되는 챔버 내에 가공 처리 대상물을 설치하고, 가스 도입구로부터 반응성 가스를 포함한 가스를 챔버 내에 유입시켜, 플라즈마 발생원에 의해 가스를 분해하여 플라즈마화한다. 그 때, 가공 처리 대상물에 직류, 교류, 고주파 등의 바이어스 파워를 인가하여, 가공 처리 대상물에 입사하는 이온의 양이나 에너지를 조정하고 있다. 보슈 프로세스에서는, 디포지션 프로세스와 에칭 프로세스에서, 상이한 혼합 가스가 반복하여 사용되고 있다. 예를 들면, 디포지션 프로세스에서는 C4F8 플라즈마가 생성되어 구멍의 바닥면 및 측면에 보호막이 형성되고, 에칭 프로세스에서는 SF6 플라즈마가 생성되고 있다. 에칭 프로세스는 복수의 단계로 나누어져, 먼저 디포지션 프로세스에 의해 형성된 보호막 중 구멍의 바닥면 부분에 형성된 보호막을 제거하고, 이어서, 그 제거된 Si 기판을 에칭한다. 이 디포지션 프로세스와 에칭 프로세스를 하나의 사이클로 하여 반복함으로써, Si 기판의 가로 방향으로 에칭이 넓어지는 것을 억제하고, 수직인 측면을 유지하면서 깊이 방향으로 깊게 뻗는 구멍을 형성하여 가는 것이다.
일본공개특허 제2007-129260호 공보
A. MISAKA, K.HARAFUJI, M.KUBOTA AND N.NOMURA, "Novel Surface Reaction Model in Dry-Etching Process Simulator", JPN.J.APPL.PHYS 31 PAGE. 4363-4669(1992)
상기 보슈 프로세스에서는, 반도체 미세 가공을 행하는 데 있어서, 프로세스 조건의 최적화를 도모하거나, 이상(異常) 가공하지 않는 조건을 설정하거나 하므로, 경험에 의지해 시행 착오가 있게 되므로, 수고 및 노력을 요한다.
그래서, 본 발명에 있어서는, 보슈 프로세스에 의해 형성되는 가공 처리 대상물의 가공 형상을 예측할 수 있는, 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치를 제공하는 것을 하나의 목적으로 한다. 본 발명은 또한, 상기 예측 시뮬레이션 방법 및 프로그램을 제공하는 것을 다른 목적으로 한다.
상기 하나의 목적을 달성하기 위하여, 본 발명에서의 플라즈마 프로세스에 의한 가공 처리 대상물의 가공 형상의 예측 시뮬레이션 장치는,
가공 처리 대상물에 관한 조건과, 에칭 프로세스와 디포지션 프로세스를 1사이클로 할 때의 사이클수를 포함하는 프로세스 조건과, 시뮬레이션에 관한 조건을 설정하는 조건 설정 수단;
가공 처리 대상물의 가공 표면에 조사(照射)되는 플럭스(flux)의 에너지 분포 및/또는 조사 각도 분포에 관한 데이터를 저장한 플럭스 정보 데이터베이스;
에칭 및 디포지션의 각 프로세스에서의 화학 반응 데이터를 저장한 화학 반응 데이터베이스;
가공 표면에서의 전하 분포에 의해 생기는 전계 분포를 계산하여 가공 표면에 입사하는 하전 입자의 궤도를 구하는 궤도 계산 수단;
궤도 계산 수단에 의해 구해지는 하전 입자의 궤도에 기초하여 가공 표면에 입사하는 각종 이온을 구하고, 플럭스 정보 데이터베이스 및 화학 반응 데이터베이스에 저장되어 있는 데이터를 사용하여 가공 표면의 각 영역에서의 반응 계산을 행하고, 에칭 레이트 및 디포지션 레이트를 구하는 레이트 계산 수단;
레이트 계산 수단에 의해 구해지는 에칭 레이트와 디포지션 레이트와의 차분(差分)으로부터 표면 이동량을 산출하는 표면 이동량 계산 수단; 및
조건 설정 수단에 의해 설정되는 가공 처리 대상물에 관한 조건 및 시뮬레이션에 관한 조건에 기초하여, 조건 설정 수단에 의해 설정되는 에칭 프로세스의 조건에 따라 표면 이동량 계산 수단에 의한 표면 이동량의 산출과, 조건 설정 수단에 의해 설정되는 디포지션 프로세스의 조건에 따라 표면 이동량 계산 수단에 의한 표면 이동량의 산출을 반복하는 계산 제어 수단;
을 포함한다.
상기 다른 목적을 달성하기 위하여, 본 발명의 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 방법은,
가공 처리 대상물에 관한 조건, 에칭 프로세스와 디포지션 프로세스를 1사이클로 할 때의 사이클수를 포함하는 프로세스 조건 및 시뮬레이션에 관한 조건을 설정하는 조건 설정 스텝;
에칭 프로세스의 조건에 기초한 플라즈마 에칭에 의한 표면 이동량을 계산하는 에칭 프로세스 표면 이동량 계산 스텝; 및
디포지션 프로세스의 조건에 기초한 플라즈마 디포지션에 의한 표면 이동량을 계산하는 디포지션 프로세스 표면 이동량 계산 스텝;
을 포함하고,
에칭 프로세스 표면 이동량 계산 스텝과 디포지션 프로세스 표면 이동량 계산 스텝을 조건 설정 스텝에서 설정된 사이클수로 반복함으로써 형성되는 형상을 구한다.
또한 상기 다른 목적을 달성하기 위하여, 본 발명의 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 프로그램은,
가공 처리 대상물에 관한 조건, 에칭 프로세스와 디포지션 프로세스를 1사이클로 할 때의 사이클수를 포함하는 프로세스에서의 조건 및 시뮬레이션에 관한 조건을 설정하는 조건 설정 스텝;
에칭 프로세스의 조건에 기초한 플라즈마 에칭에 의한 표면 이동량을 계산하는 에칭 프로세스 표면 이동량 계산 스텝; 및
디포지션 프로세스의 조건에 기초한 플라즈마 디포지션에 의한 표면 이동량을 계산하는 디포지션 프로세스 표면 이동량 계산 스텝;
을 포함하고,
에칭 프로세스 표면 이동량 계산 스텝과 디포지션 프로세스 표면 이동량 계산 스텝을 조건 설정 스텝에서 설정된 사이클수로 반복함으로써 형성되는 형상을 구한다.
본 발명에 의하면, 보슈 프로세스에 의한 가공 형상의 예측이 가능해지고, 이로써, 디포지션 프로세스에 의한 보호막을 제거하는 에칭 프로세스의 조건의 설정이 용이해지고, 또한 보슈 프로세스의 최적 조건의 탐색을 용이하게 행할 수 있다.
도 1은 본 발명의 실시형태에 관한 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치의 구성도이다.
도 2는 플라즈마 에칭에 의한 기판 표면의 가공의 모양을 모식적으로 나타낸 도면이다.
도 3은 가공 표면 형상의 일반적인 계산의 플로우의 개략을 나타낸 도면이다.
도 4는 가공 표면을 2차원적으로 나타내는 방법을 설명하는 도면이다.
도 5는 도 3의 플로우에 의해 구해지는 형상 변화를 모식적으로 나타낸 도면이다.
도 6은 본 발명의 실시형태에 관한 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 프로그램에 의해 실현되는 상기 예측 시뮬레이션 방법의 플로우의 개략도이다.
도 7은 도 6에 나타낸 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 방법의 상세한 플로우의 전반을 나타낸 도면이다.
도 8은 도 7에 나타낸 플로우의 후반을 나타낸 도면이다.
도 9는 본 발명의 실시형태에 관한 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치를 사용하여 최적 조건의 탐색을 나타낸 플로우차트이다.
도 10은 본 발명의 실시형태의 변형예를 나타낸 것으로서, 도 1의 조건 설정 수단에 있어서 설정되는 프로세스의 타임 차트이다.
도 11은 본 발명의 실시형태에 관한 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치에 의해 예측되는 구멍의 단면도로서, (A)는 에칭 프로세스를 1단계로 설정한 경우의 형상 예측의 결과를 나타내고, (B)는 에칭 프로세스를 2단계로 설정한 경우의 형상 예측의 결과를 나타낸 도면이다.
이하, 도면을 참조하면서 본 발명의 실시형태에 대하여 상세하게 설명한다.
[본 발명의 실시형태에 있어서 시뮬레이션되는 플라즈마 프로세스 처리]
본 발명의 실시형태에서 실현되는 시뮬레이션은, Si 등의 반도체의 기판 그 자체 또는 기판 상에 절연막, 금속막 등의 각종 막이 적층된 것(이하, 단지, 「가공 처리 대상물」이라고 함)에 마스크를 배치한 후에 에칭 프로세스와 디포지션 프로세스를 1사이클로 하여 복수 회의 사이클을 반복함으로써 형성되는 구멍의 형상과 그 치수를 예측하는 것이다. 이로써, 구멍의 단면(斷面) 형상, 구멍의 깊이 방향의 형상, 이들 치수가 예측된다. 이 프로세스 그 자체는 보슈 프로세스라고 하며, 공지의 가공 기술이다. 보슈 프로세스에서는, 에칭 프로세스에 의해 구멍을 파나갈 때 구멍의 측면이 에칭되어 구멍의 직경이 넓어지지 않도록, 디포지션 프로세스에 의해 보호막이 형성된다.
에칭 프로세스는, 디포지션 프로세스에 의해 구멍의 바닥면에 형성된 보호막을 제거하는 프로세스(이하 단지, 「제1 에칭 프로세스」라고 함)와 구멍의 바닥면의 보호막을 제거한 후에 구멍을 깊게 하는 프로세스(이하, 「제2 에칭 프로세스」라고 함)로, 크게 구분된다. 제1 에칭 프로세스에서는, 예를 들면, SF6 플라즈마가 사용되고, 바닥부의 보호막을 제거하기 위해 가공 처리 대상물을 탑재하는 스테이지에 인가하는 바이어스 파워가 크다. 이에 대하여, 제2 에칭 프로세스에서는, 예를 들면, 같은 SF6 플라즈마가 이용되어도, 스테이지에 인가하는 바이어스 파워를 작게 한다. 이것은, 제2 에칭 프로세스에서는, 구멍을 깊게 파나가므로, 디포지션 프로세스에 의해 형성한 구멍 측벽부의 보호막이 쉽게 제거되지 않도록 하기 위한 것으로 생각되고 있다.
조건 설정 수단(11)에서는, 에칭의 각 프로세스에 대하여, 전술한 예에 있어서 제1 에칭 프로세스, 제2 에칭 프로세스마다, 프로세스 시간, 가스의 종류, 가스압, 가스 유량, 가공 처리 대상물의 온도 및 바이어스 파워 중 1 이상을 파라미터로 하여 설정된다. 바이어스 파워란, 예를 들면, 가공 처리 대상물을 탑재하는 스테이지에 인가되는 직류, 저주파, 고주파 등의 파워를 가리키고 있다. 에칭의 각 프로세스에 대하여 전술한 파라미터를 변경하여 설정된다. 사이클마다 에칭의 각 프로세스를 다르게 하지 않고 1개의 에칭 프로세스로 되어 있어도 된다. 사이클마다 에칭이 3종류 이상의 에칭 프로세스로 되어 있어도 된다. 또한, 디포지션 프로세스에서의 프로세스 조건에 대해서도, 에칭 프로세스와 마찬가지로, 프로세스 시간, 가스의 종류, 가스압, 가스 유량, 가공 처리 대상물의 온도 및 바이어스 파워 중 1 이상을 파라미터로 하여 설정되어도 상관없다. 따라서, 프로세스가, 사이클마다 1 또는 2 이상의 프로세스 조건에 의한 에칭 프로세스와 1 또는 2 이상의 프로세스 조건에 의한 디포지션 프로세스로 이루어지고, 사이클마다 에칭 프로세스와 디포지션 프로세스와의 각 프로세스 내에서의 프로세스 조건수가 일치해도 되고 또는 상이해도 된다.
본 발명의 실시형태에서는, 이와 같은 심굴 가공에 의한 구멍의 형상을 시뮬레이션함으로써, 현실의 플라즈마 가공 장치에 있어서 프로세스 조건의 설정에 대한 지침을 부여할 수 있다.
[플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치]
도 1은 본 발명의 실시형태에 관한 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치(10)의 구성도이다. 본 발명의 실시형태에 관한 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치(10)는, 조건 설정 수단(11)과, 플럭스 정보 데이터베이스(12)와, 화학 반응 데이터베이스(13)와, 궤도 계산 수단(14)과, 레이트 계산 수단(15)과, 표면 이동량 계산 수단(16)과, 계산 제어 수단(17)을 구비한다. 이 예측 시뮬레이션 장치(10)는, 컴퓨터 상에서, 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 프로그램을 실행함으로써 이 장치의 각각의 요소(要素)를 실현해도 된다. 그러므로, 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 프로그램은, 컴퓨터가 판독 가능한 기록 매체에 저장되어도 된다. 여기서, 프로그램이란, 컴퓨터에 대한 지령으로서 하나의 결과를 얻을 수 있도록 조합된 것이다. 도 1에는 나타나 있지 않지만, 상기 예측 시뮬레이션 장치는, 시뮬레이션의 개시 지령, 시뮬레이션의 결과의 표시에 필요한 지령, 조건 설정 수단(11)에 대한 입력 지령 등을 행하는 동시에 시뮬레이션의 결과를 표시하기 위한 디스플레이를 구비한 입출력부 등을 구비한다.
이하, 도 1에 나타낸 장치의 각각의 구성에 대하여 상세하게 설명한다.
조건 설정 수단(11)은 각종 조건을 설정하기 위한 것이다. 각종 조건으로서는, 가공 처리 대상물의 조건, 프로세스에 관한 조건 및 시뮬레이션에 관한 조건을 들 수 있다.
가공 처리 대상물에 관한 조건의 항목으로서는, 심굴되는 가공 처리 대상물이나 마스크 등의 형상 및 치수 등을 예로 들 수 있고, 가공 처리 대상물에 관한 조건에는 경계 조건이 포함된다.
프로세스에 관한 조건에는, 에칭 조건, 디포지션 조건, 사이클수 등이 포함된다. 에칭 조건, 디포지션 조건의 항목은, 모두, 프로세스 시간, 가스의 종류, 가스압, 가스 유량, 가공 처리 대상물의 온도 및 바이어스 파워 등을 들 수 있다. 에칭 조건, 디포지션 조건은, 1사이클 내에서 고정될 필요는 없고, 1사이클 중에서 상이한 에칭 조건, 디포지션 조건이 설정되어도 된다. 1사이클 중에서의 에칭 조건의 수, 디포지션 조건의 수는, 사이클의 순번에 따라 임의로 설정되어도 되고, 사이클의 순번에 따르지 않고 임의로 설정되어도 된다.
시뮬레이션에 관한 조건의 상세한 것에 대해서는 후술하지만, 메쉬, 타임 스텝의 폭, 스트링(string) 분할수 등이 있다.
플럭스 정보 데이터베이스(12)는, 가공 표면에 조사하는 플럭스에 관한 데이터를 저장한 것이다. 플럭스에는 하전(荷電) 입자와 라디칼이 있으므로, 개별적으로 데이터가 저장되어 있다.
하전 입자의 플럭스에 관한 데이터 항목으로서는, 이온의 종류, 에너지 분포 및 각도 분포, 강도 등이 있다. 조건 설정 수단(11)에 의해 설정되는 프로세스에 관한 조건에 따라, 예를 들면, Cl2 ＋, SF5 ＋ 등의 각종 이온이나 전자의 하전 입자 플럭스의 에너지 분포, 각도 분포, 강도 등에 관한 데이터가 있다. 궤도 계산 수단(14)에 의해 구해지는 이온 플럭스의 각도 분포의 결과가 있다.
라디칼 플럭스에 관한 데이터 항목으로서는, 라디칼의 종류, 에너지 분포 및 각도 분포, 강도 등이 있다. 조건 설정 수단(11)에 의해 설정되는 프로세스에 관한 조건에 따라, 예를 들면, CF3 *, F*, O*등의 각종 라디칼 플럭스의 에너지 분포, 각도 분포, 강도 등에 관한 데이터가 있다.
화학 반응 데이터베이스(13)에는, 에칭 및 디포지션의 각 프로세스에서의 화학 반응 데이터가 저장되어 있다. 화학 반응 데이터에는, 궤도 계산 수단(14)에 의한 궤도 계산에 있어서 필요로 하는 데이터와, 표면 이동량 계산 수단(16)에 의한 반응 계산에 있어서 필요로 하는 데이터가 있다. 그러므로, 화학 반응 데이터베이스(13)에는, 재료 물성의 데이터와 표면 반응에 관한 데이터가 저장되어 있다. 예를 들면, 궤도 계산 수단(14)에서는 푸아송(Poisson)의 방정식이나 뉴턴의 운동 방정식을 이용하여 해석이 행해지므로, 각 재료의 유전율이나 도전율, 이온의 종류나 전자의 질량 등 데이터가 화학 반응 데이터베이스(13)에 저장되어 있다. 표면 이동량 계산 수단(16)에서는 라디칼 흡착 반응 계산, 이온 반응 계산 및 열 여기형(勵起型) 화학 반응 계산이 행해지므로, 각각의 계산에 있어서 필요로 하는 반응마다 각종 계수가 화학 반응 데이터베이스(13)에 저장된다. 표면 이동량 계산 수단(16)에서는 반응식, 라디칼 및 이온의 흡착률, 이탈율, 활성화 에너지, 반응 생성물이 표면으로부터 재방출될 때의 각도 분포나 에너지 분포 등에 대한 데이터가 필요하므로, 이들 데이터에 대해서도 화학 반응 데이터베이스(13)에 저장되어 있다.
여기서, 화학 반응 데이터베이스(13)에 저장되는 반응식에 대하여 설명한다.
예를 들면, 에칭 프로세스에서의 화학 반응으로서는, 다음에, 나타낸 것이 있다.
이온·에칭 과정의 일 반응으로서,
SFx＋＋SiF4→F(2)*
를 예로 들 수 있다. 이온 SFx＋에 의해 가공 표면 상의 증발물 SiF4가 에칭 반응하여 반응 생성물 F(2)*를 이탈시킨다. 이탈율의 값이 에너지, 각도의 함수로서 또는 이들에 의거하지 않는 상수(常數)로서 설정되어 있다. 그리고, F(2)*에서의 (2)란, 여기서는 예시하지 않는 F*와 구별하기 위한 기호이다.
또한, 중성 입자의 흡착 과정의 일 반응으로서,
F(2)*＋Si→Si(2)
를 예로 들 수 있다. 중성 입자 라디칼 F(2)*가 가공 표면 상의 Si와 반응하여, 증발물 Si(2)를 생성한다. 흡착률의 값이 에너지, 각도의 함수로서 또는 이들에 의거하지 않는 상수로서 설정되어 있다. 그리고, Si(2)에서의 (2)란, 여기서는 예시하지 않는 Si와 구별하기 위한 기호이다.
또한, 열 여기 에칭 과정의 일 반응으로서,
SiF4(s)→SiF4(g)
를 예로 들 수 있다. 가공 표면 상의 SiF4(s)가 열 여기에 의해 SiF4(g)로서 이탈한다. 반응 계수, 활성화 에너지의 각 값이 에너지, 각도의 함수로서 또는 이들에 의거하지 않는 상수로서 설정되어 있다.
한편, 디포지션 프로세스에서의 반응에 있어서, 중성 입자의 흡착 과정의 일 반응으로서,
CxFy *＋Si→Si_c
를 예로 들 수 있다. CxFy *가 Si 상에 부착되어 Si_c를 형성한다. 흡착률의 값이 에너지, 각도의 함수로서 또는 이들에 의거하지 않는 상수로서 설정되어 있다.
이상과 같은 반응식에 관한 정보가, 라디칼 및 이온의 흡착률, 이탈율, 활성화 에너지, 반응 생성물이 표면으로부터 재방출될 때의 각도 분포나 에너지 분포와 함께, 화학 반응 데이터베이스(13)에 저장되어 있다.
여기서, 재료 물성의 데이터로서, 기판 표면에서의 반응 생성물명과 에칭, 디포지션 중 어느 하나와의 조합 이외에, 원자수 밀도, 분자수 밀도 등 입자수 밀도, 흡착 사이트의 면밀도, 비유전율(relative permittivity), 소멸 인자, 도전성 재료의 도전율, 전기적 성질(예를 들면, 도전체인지 절연체인지의 구별), 파장마다의 광 흡수 계수, 파장마다의 결함 발생 계수 등이, 재료마다, 화학 반응 데이터베이스(13)에 저장된다.
여기서, 「재료」란, 반응 생성물, 기판 재료를 형성하는 것을 의미한다. 한편, 표면 반응의 데이터에는, 중성 입자 흡착 모델, 이온 반응 모델, 열 여기형 화학 반응 모델에서의 각 데이터가 포함된다. 중성 입자 흡착 반응 모델에 관한 데이터 항목으로서, 흡착 반응에 의한 반응 생성물명, 입사 라디칼 및 반응 생성물마다 흡착률, 라디칼 흡착의 각도 의존성, 라디칼의 반사율 등이 있다. 이온 반응 모델에 관한 데이터 항목으로서, 이온 어시스트 반응이 생기는 기판 재료 또는 반응 생성물명과 이온명과의 조합, 이탈율, 이온 어시스트 반응의 반응 비율 등이 있다. 열 여기형 화학 반응 모델에 관한 데이터 항목으로서, 열 여기형 화학 반응의 반응 계수, 활성화 에너지 등이 있다.
궤도 계산 수단(14)은, 레이트 계산 수단(15)에 있어서 필요로 하는 하전 입자의 궤적을 산출하는 것으로서, 가공 표면에 입사하는 전자 또는 이온의 밀도 및 에너지 분포 및 가공 표면에서의 전하 분포에 따라 플라즈마로부터 가공 표면에 입사하는 하전 입자의 궤도를 구한다. 궤도 계산 수단(14)은, 조건 설정 수단(11)에 의해 설정되거나 또는 궤도 계산 수단(14)에서의 계산에 의해 갱신된, 가공 처리 대상물에 관한 경계 조건과, 플럭스 정보 데이터베이스(12)에 입력되거나 또는 갱신되어 있는, 라디칼이나 이온의 종류나 밀도와, 화학 반응 데이터베이스(13)에 입력되어 있는 유전율, 도전율이라는 재료의 물성값, 이온의 종류, 원자의 질량 등에 기초하여, 전위 분포를 계산하고, 기판에 유입되는 전자 및 이온의 각 궤적을 계산한다. 구체적으로는, 가공 표면에서의 전하의 축적 분포로부터, 푸아송의 방정식을 푸는 것에 의해, 전하 축적 분포에 의해 생기는 전계를 계산한다. 그 후, 그 전계 분포로부터, 기판 표면에 유입되는 하전 입자의 궤적을 계산한다.
이온 궤도가 계산됨으로써, 에너지 및 각도의 함수로서, 이온 플럭스 분포가 구해진다. 이들의 값은, 플럭스 정보 데이터베이스(12)에 저장되고, 레이트 계산 수단(15)에 의한 계산에 있어서 이용되어도 된다.
레이트 계산 수단(15)은, 플럭스 정보 데이터베이스(12)나 화학 반응 데이터베이스(13)에 저장되어 있는 각각의 데이터에 기초하여 가공 표면의 각 영역에서의 반응 계산을 행하거나, 또는 궤도 계산 수단(14)에 의해 구한 하전 입자의 궤도를 거쳐 가공 표면에 입사하는 각종 이온의 종류, 양에 기초하여 가공 표면의 각 영역에서의 반응 계산을 행한다. 이로써, 에칭 레이트 및 디포지션 레이트가 구해진다. 구체적으로는, 레이트 계산 수단(15)은, 플라즈마로부터 유입되는 라디칼, 이온의 각 플럭스 밀도, 가공 처리 대상물 표면에 대한 흡착 확률, 화학 반응 비율, 반사율 등으로부터, 가공 표면에서의 각 점에 있어서, 에칭 레이트 및 디포지션 레이트를 구한다.
표면 이동량 계산 수단(16)은, 레이트 계산 수단(15)에 의해 구해지는 에칭 레이트와 디포지션 레이트와의 차분으로부터 표면의 이동량을 계산하고, 예를 들면, 웨이퍼의 단면(斷面) 형상의 시간 경과의 변화를 계산한다. 계산의 상세한 것에 대해서는 후술한다.
레이트 계산 수단(15)과 표면 이동량 계산 수단(16)에 의해, 궤도 계산 수단(14)에 의한 산출 결과에 기초하여 화학 반응 데이터베이스(13)에 저장되어 있는 데이터를 참조하면서, 라디칼 흡착 반응, 이온 어시스트 반응, 열 여기형 화학 반응에 의한 표면 이동량이 산출된다.
계산 제어 수단(17)은, 조건 설정 수단(11)에 의해 설정되는 시뮬레이션에 관한 조건에 기초하여 다음 2개의 산출 처리를 반복하는 것이다. 1개의 산출 처리는, 조건 설정 수단(11)에 의해 설정되는 에칭 프로세스에서의 프로세스에 관한 조건에 따라 표면 이동량 계산 수단(16)에 의해 표면 이동량을 산출한다. 다른 하나의 산출 처리는, 조건 설정 수단(11)에 의해 설정되는 디포지션 프로세스에서의 프로세스에 관한 조건에 따라 표면 이동량 계산 수단(16)에 의해 표면 이동량을 산출한다. 반복의 횟수는 조건 설정 수단(11)의 프로세스에 관한 조건으로서 설정되는 사이클수로 정해진다.
도 1에 나타낸 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치(10)에서는, 다음과 같이 하여 보슈 프로세스에 대하여 시뮬레이션을 행한다. 미리, 조건 설정 수단(11)에 있어서 가공 처리 대상물에 관한 조건, 프로세스의 조건 및 시뮬레이션에 관한 조건의 설정이 행해진다. 다음에, 계산 제어 수단(17)이, 궤도 계산 수단(14) 및 레이트 계산 수단(15)을 이용하면서 표면 이동량 계산 수단(16)에 의해, 에칭에 의한 에칭량과 디포지션에 의한 퇴적량을 구한다. 그 때, 플럭스 정보 데이터베이스(12) 및 화학 반응 데이터베이스(13)에 저장되어 있는 각 데이터가 참조된다.
또한, 조건 설정 수단(11)에 대하여 사이클마다 에칭의 프로세스 조건의 순으로, 예를 들면, 에칭 시간 및 바이어스 파워를 파라미터로 하여 설정함으로써, 계산 제어 수단(17)이, 조건 설정 수단(11)에 설정된 조건에 따라 표면 이동량 계산 수단(16)을 제어한다. 이로써, 사이클마다 에칭의 프로세스 조건의 순으로 표면 이동량이 산출된다. 파라미터는 프로세스 시간, 가스의 종류, 가스압, 가스 유량, 가공 처리 대상물의 온도 및 바이어스 파워 중 1 또는 복수이면, 프로세스 시간으로서의 에칭 시간, 바이어스 파워의 조(組)일 필요는 없다.
〔플라즈마 프로세스에 의한 가공 형상의 예측 방법〕
이하, 본 발명의 실시형태에 따른 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치(10)를 사용하여 가공 형상의 예측 시뮬레이션을 행하는 방법을 구체적으로 설명한다.
〔전제〕
먼저, 플라즈마 프로세스에 의한 가공 형상을 어떻게 예측하는지를 설명하는 전제로서, 가공 표면 상태를 어떻게 기술하고, 그 표면 상태의 변화를 어떻게 기술할 것인지에 대하여 개념적으로 설명한다.
도 2는 플라즈마 에칭에 의한 기판 표면의 가공 상태를 모식적으로 나타낸 도면이다. 기판 표면이 이온으로 에칭되어 있는 경우, 가공 표면에는 화학 반응 및 스퍼터링이 생겨 있다. 그래서, 먼저, 기판 표면의 윤곽을 이산적(離散的)인 흑점(●)으로 나타내고, 그 사이를 직선으로 연결한다. 이 직선을 스트링이라고 한다. 라디칼이나 이온이 표면에 입사하면 표면에서는 화학 반응이나 스퍼터링이 생기고, 기판 표면 상에는 라디칼이 흡착하거나 이탈하거나 한다. 이들을 디포지션 레이트, 에칭 레이트로서 나타내고, 이들의 차분에 의해 에칭 속도 또는 성막 속도를 구하고, 스트링을 이동시켜 간다. 이하의 설명에서는 이차원의 경우에 대하여 설명하지만, 3차원의 경우에도 동일하게 적용할 수 있다. 또한, 플라즈마에 의한 디포지션의 경우에는 도 2에 나타낸 모식도에 있어서, 스트링에 의한 이동의 방향이 역방향으로 되는 것에 지나지 않는다.
도 3은 가공 표면 형상의 일반적인 계산의 흐름의 개요를 나타낸 도면이다. 도 4에 나타낸 바와 같이, 실선으로 나타낸 레지스트 표면을 스트링 포인트(일반적으로는 「가공 표면에서의 각 점」)로 구획하고, 인접하는 스트링 포인트끼리를 점선으로 나타낸 바와 같이 스트링(일반적으로는 「요소」)에 의해 근사시킨다. 이 스트링 상에서 표면 반응을 기술하는 것을 고려한다. 기판 재료의 표면 점유율을 θ0으로 하고, 재료 m의 표면 점유율을 θm, 흡착 부위의 면밀도를σs라고 하면, 속박(束縛) 조건으로서, 다음 식이 성립된다.
[식 1]
Figure pct00001
[식 2]
Figure pct00002
또, 일반적으로, 재료 m의 단위 시간당 생성수를 Gm, 재료 m의 단위 시간당의 소멸수를 Hm이라고 하면, 다음의 기본 방정식이 성립된다.
[식 3]
Figure pct00003
[식 4]
Figure pct00004
따라서, 속박 조건에 따라 기본 방정식을 푸는 것에 의해, 각 흡착 라디칼의 표면 피복률을 산출한다(STEP 1-1). 그리고, 재료 m은 라디칼이라고 하는 경우도 있다.
다음에, 에칭 레이트 및 디포지션 레이트를 산출한다(STEP 1-2). 여기서, 에칭 레이트는, 열 여기형 화학 반응에 의한 에칭 레이트와 물리적 스퍼터링에 의한 에칭 레이트와 이온 보조 반응에 의한 에칭 레이트의 합으로서 산출된다. 디포지션 레이트는, 퇴적물이 축적되는 효과(accumulation effect)에 의한 디포지션 레이트와 퇴적물의 생성에 의한 디포지션 레이트와 이온 보조 반응에 의한 디포지션 레이트의 합으로서 산출된다. 플라즈마에 의한 에칭 레이트와 디포지션 레이트는 각각 다음 식과 같이 구해진다(비특허 문헌 1).
즉, 에칭 레이트 ER을 식 (5)와 같이 분해한다. ERtotal은 흡착 라디칼로 피복되어 있는 표면에서의 열 여기형 화학 반응 에칭 레이트이며, ERphysical은 고에너지 이온에 의한 청정한 피(被)에칭 재료 표면에 대한 물리적 스퍼터링에 의한 에칭 레이트이며, ERionassisted는 고에너지 이온에 의한 에칭 레이트로서 흡착 라디컬로 피복되어 있는 표면에 대한 물리적 및 화학적 스퍼터링("이온 보조 반응"이라고도 함)에 의한 에칭 레이트이다.
[식 5]
Figure pct00005
각 에칭 레이트 ERthermal, ERphysical 및 ERionassisted는, 다음과 같이 결정할 수 있다. 점 P에서의 열 여기형 화학 반응 에칭 레이트 ERthermal은, 식 (6)으로 표현된다.
[식 6]
Figure pct00006
여기서, ρ는 기판의 밀도,
Figure pct00007
는 라디칼 n에 관련된 계수, θn은 라디칼 n의 표면 점유율,
Figure pct00008
은 활성화 에너지, kB는 볼쯔만 상수, T는 기판의 온도이다. 식 6으로부터 알 수 있듯이, ERthermal은 라디칼 n에 대한 합이다.
점 P에서의 물리적 스퍼터링에 의한 에칭 레이트 ERphyical은, 식 (7)로 표현된다.
[식 7]
Figure pct00009
여기서,
Figure pct00010
는 입사 이온의 최대 에너지이고,
Figure pct00011
는 이온 i에 의한 물리적 스퍼터링 수율, Fi(P,ε)는 에너지 ε를 가지는 점 P에서의 입사 이온 i의 플럭스이고, θ0(P)는 점 P에서의 청정한 기판 표면의 점유율이다.
식 (7)로부터 알 수 있듯이, ERphyical는 반응성 이온과 비반응성 이온의 양쪽의 이온 i에 대한 합이다.
점 P에서의 이온 보조 반응에 의한 에칭 레이트 ERionassisted는, 식 (8)로 표현된다.
[식 8]
Figure pct00012
여기서,
Figure pct00013
는 입사 이온의 최대 에너지이고,
Figure pct00014
은 이온 i에 의한 라디칼 j가 표면 반응층에서 이탈하는 수율, Fi(P,ε)는 에너지 ε를 가지는 점 P에서의 입사 이온 i의 플럭스이고, θj(P)는 점 P에서의 라디칼 j의 표면의 점유율이다. ERionassisted는 반응성 이온과 비반응성 이온 양쪽의 이온 i의 합이고, 또한 기판 표면 재료를 포함하는 라디칼 j 전체의 합이다.
디포지션 레이트 DR은 식 (9)와 같이 분해할 수 있다. 식 (9)의 우변의 제1 항은, 퇴적물이 축적되는 효과에 의한 디포지션 레이트이다. 식 (9)의 제2항은 입사 라디칼과 표면 반응층의 라디칼이 반응하여 퇴적물이 생성되는 효과에 의한 디포지션 레이트이다. 식 (9)의 제3항은 이온 보조 반응에 의해 표면 반응층에서 퇴적물이 이탈하는 효과에 의한 디포지션 레이트이다.
[식 9]
Figure pct00015
점 P에서 퇴적물이 축적되는 효과에 의한 디포지션 레이트는, 식 (10)으로 표현된다.
[식 10]
Figure pct00016
여기서, ρd는 디포지션층의 밀도이며, σm0(ε)는 라디칼 m과 청정한 피에칭 재료막 사이의 흡착률이며, σmk(ε)는 라디칼 m과 피에칭 재료막 상에 형성된 라디칼 k의 흡착층막 사이의 흡착률이다. ε은 라디칼 m의 에너지이다.
식 (10)으로부터 알 수 있듯이, 피에칭 재료막 상에 형성된 라디칼 k가 라디칼 m으로 치환되는 모든 k에 걸쳐서 가산되고, 또한 모든 퇴적물에 걸쳐서 m이 가산된다.
점 P에서 에너지ε를 가진 입사 라디칼과 표면 반응층의 라디칼이 반응하여 퇴적물이 생성되는 효과에 의한 디포지션 레이트는, 식 (11)로 표현된다.
[식 11]
Figure pct00017
여기서,
Figure pct00018
는 날아온 라디칼 l과 청정한 피에칭 재료막 사이의 반응으로 최적물 m이 생성되는 생성률이고,
Figure pct00019
는 날아온 라디칼 l과 청정한 피에칭 재료막 상에 형성된 라디칼 k의 흡착층 사이의 반응으로 최적물 m이 생성되는 생성률이다.
점 P에서 에너지ε를 가진 이온이 입사하여 표면 반응층에서 퇴적물이 이탈하는 반응은, 일반적으로 이온 보조 반응이라고 하고, 이 이온 보조 반응의 효과에 기초한 디포지션 레이트는, 식 (12)로 표현된다.
[식 12]
Figure pct00020
여기서, ρd는 디포지션층의 밀도이며,
Figure pct00021
는 표면 반응층에서 이탈하는 반응 생성물 l의 수율이고, 퇴적물 m이 라디칼 l로 분해되는 것도 고려하고 있다.
다음에, 각 스트링 P의 이동 속도를 구한다(STEP 1-3). 즉, 에칭 레이트와 디포지션 레이트의 차이로부터, 에칭 레이트가 디포지션 레이트보다 크면 에칭이 진행되고, 역으로 디포지션 레이트가 에칭 레이트보다 크면 디포지션이 진행되게 된다. 그리고, 임의 시간에서의 표면을 기술하는 스트링 포인트를 연결함으로써, 표면 이동 속도가 구해지고, 그 임의 시간에서의 기판 표면의 형상을 구하는 것이 가능해져, 형상에 대한 결과를 출력 표시할 수 있는 상태가 된다(STEP 1-4). 도 5는 이와 같이 하여 구해지는 형상 변화에 대하여 나타내고 있다.
[플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 방법의 개략]
도 1에 나타낸 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치(10)에 의해 가공 형상의 예측 시뮬레이션을 행하는 방법의 개략을 설명한다. 도 6은 본 발명의 실시형태에 관한 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 프로그램에 의해 실현되는 가공 형상의 예측 시뮬레이션 방법의 플로우의 개략도이다. 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 방법은, 도 6에 나타낸 바와 같이, 가공 처리 대상물에 관한 조건, 에칭 프로세스와 디포지션 프로세스를 1사이클로 할 때의 사이클수를 포함하여 각 프로세스에서의 조건 및 시뮬레이션에 관한 조건을 설정하는 조건 설정 스텝 STEP 11과, 에칭 프로세스에서의 조건에 기초한 플라즈마 에칭에 의한 표면 이동량을 계산하는 에칭 프로세스 표면 이동량 계산 스텝 STEP 12와, 디포지션 프로세스에서의 조건에 기초한 플라즈마 디포지션에 의한 표면 이동량을 계산하는 디포지션 프로세스 표면 이동량 계산 스텝 STEP 13을 포함하고 있다. 에칭 프로세스 표면 이동량 계산 스텝 STEP 12와 디포지션 프로세스 표면 이동량 계산 스텝 STEP 13을 소정의 사이클수까지, 즉 STEP 14에서 Yes로 될 때까지 반복함으로써 형성되는 형상을 예측한다.
[하전 입자의 궤도 계산, 가공 표면 형상의 계산]
도 1에 나타낸 표면 이동량 계산 수단(16)이, 궤도 계산 수단(14) 및 레이트 계산 수단(15)을 사용하여 표면 가공 형상을 어떻게 예측하는지를 설명하면서, 본 발명의 실시형태에 관한 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 방법에 대하여 상세하게 설명한다. 도 7은 도 6에 나타낸 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 방법의 상세한 플로우의 전반을 나타낸 도면, 도 8은 도 7에 나타낸 플로우의 후반을 나타낸 도면이다.
STEP 11에서는, 입력 조작에 의해, 가공 처리 대상물에 관한 조건, 에칭 프로세스와 디포지션 프로세스를 1사이클로 할 때의 사이클수 및 각 프로세스에서의 조건 및 시뮬레이션에 관한 조건을 설정하는 동시에, 조사 플럭스의 설정, 에칭 및 디포지션의 프로세스에서의 화학 반응에 대하여, 플럭스 정보 데이터베이스(12) 및 화학 반응 데이터베이스(13)를 참조하면서 설정한다.
구체적으로는, STEP 11-1에서는, 가공 처리 대상물에 관한 조건으로서, 가공 처리 대상물, 마스크 등의 형상 및 치수 등을 가공 처리 대상물의 재질과 함께 경계 조건을 포함하여 설정한다.
STEP 11-2에서는, 프로세스에 관한 조건으로서, 보슈 프로세스에서의 에칭 프로세스 조건 및 디포지션 프로세스 조건 및 사이클수 등을 설정한다. 구체적으로는, 예를 들면, 1사이클에서의 에칭 프로세스와 디포지션 프로세스와의 시간적인 비 또는 각각의 시간, 에칭 프로세스에서의 구멍 바닥부의 보호막을 제거하기 위한 프로세스와 보호막을 제거한 후의 구멍 바닥면을 파나가기 위한 프로세스와의 시간적인 비 또는 각각의 시간, 사이클수나 구멍을 파나가기 위한 프로세스의 1사이클의 반복 횟수를 설정한다. 이 때, 바이어스 파워의 인가의 유무와 크기 등도 병행하여 설정한다.
STEP 11-3에서는, 플럭스 정보 데이터베이스(12)를 참조하면서, STEP 11-2에서 설정한 프로세스에 관한 조건에 따라 라디칼의 각 데이터 항목을 설정한다. 반응 생성물이 표면으로부터 재방출될 때의 각도 분포나 에너지 분포 등에 대하여도 설정한다.
STEP 11-4에서는, 에칭 및 디포지션의 각 프로세스에서의 화학 반응을 설정한다. 구체적으로는, STEP 11-1, STEP 11-2에서 설정한 가공 처리 대상물의 종류, 가스의 종류 등에 대응하여 재료 물성의 데이터와 표면 반응에 관한 데이터를, 화학 반응 데이터베이스(13)를 참조하면서, 반응식, 라디칼 및 이온의 흡착률, 이탈율, 활성화 에너지 등을 취득한다.
STEP 11-5에서는, 시뮬레이션에 관한 조건으로서, 메쉬, 타임 스텝의 폭, 스트링 분할수 등을 설정한다. 예를 들면, 가공 처리 대상물이 되는 기판의 영역을 복수의 요소(메쉬)로 분할하고, 기판의 영역에 상당하는 요소에 재료의 종류를 설정한다. 마스크로 되는 부분의 영역을 설정함으로써 가공 표면의 영역을 정한다.
이와 같이, STEP 11에서는, 시뮬레이션 대상으로 하는 표면의 요소(2차원의 경우에는 스트링)의 설정을 행하고, 사이클의 루프로 이행한다.
사이클의 루프는, 에칭 프로세스와 디포지션 프로세스의 각 시뮬레이션을 순차로 행한다.
에칭 프로세스의 시뮬레이션(STEP 12)에 있어서는, 정상 상태로 될 때까지, 전계 분포의 산출과 하전 입자의 궤도 계산을 반복하여 행함으로써 궤도 계산 스텝을 행한다(STEP 12-1). 먼저, 궤도 계산과 이온 플럭스 분포의 설정을 행한다.
궤도 계산은, 궤도 계산 수단(14)에 있어서, 조건 설정 수단(11)에 의해 설정하거나 또는 궤도 계산 수단(14)에서의 계산으로 갱신된, 가공 처리 대상물에 관한 경계 조건과, 플럭스 정보 데이터베이스(12)에 입력되거나 또는 갱신되어 있는, 라디칼이나 이온의 종류나 밀도와, 화학 반응 데이터베이스(13)에 입력되어 있는 유전율, 도전율이라는 재료의 물성값, 이온의 종류, 원자의 질량 등에 기초하여, 전위 분포를 계산하여 행해진다. 가공 표면에서의 전하 축적량을 경계 조건으로 하여 푸아송의 방정식을 푸는 것에 의해, 전계 분포를 구하고, 이온 및 전자의 각 궤도를 뉴턴의 운동 방정식에 의해 계산한다. 전계 분포가 구해지고 있으므로, 이 전위차에 의한 하전 입자의 가속도를 고려하여, 이온 및 전자의 각 속도 및 진행 방향을 정확하게 구할 수 있다.
구체적으로는, STEP 12-1A에서는, 입사하는 이온 및 전자가 가공 표면에 도달한 것으로 하여 가공 표면의 전하 분포를 구하고, 가공 표면에서의 각각의 점에서의 전하 축적량을 경계 조건으로 하여 푸아송의 방정식을 풀어 전계 분포를 산출한다. 또한, 전계 분포에 의해 이온 및 전자를 포함하는 각 하전 입자의 궤도를 뉴턴의 운동 방정식에 의해 구한다.
STEP 12-1B에서는, 금회 구한 전계 분포가 전회 구한 전계 분포와 대략 같은지의 여부를 판단하고, 같은 범위인 것으로 판단할 수 없으면, 각 이온의 궤도, 전자의 궤도에 따라 각 이온, 전자가 유입되는 것으로 간주하여, 새롭게 전하 분포를 산출하고(STEP 12-1C), STEP 12-1A로 돌아온다. STEP 12-1A에 의해 구해진 전계 분포가 전회 구한 전계 분포와 대략 같으며, 즉 전계 분포가 수속(收束)하고 있는 것으로 판단한 경우에는, 가공 표면에서의 전계 분포가 정상으로 되므로, 각 이온의 궤도 및 속도로 기초하여, 가공 표면의 각 점에 입사하는 이온에 대하여 각도 및 에너지의 함수로서 설정할 수 있다. 통계량으로서, 불균일이 적어지는 만큼의 충분한 양의 궤도 계산을 행하는 것이 바람직하다. 또한, 이미, 플럭스 정보 데이터베이스(12)에 저장되어 있는 함수를 이용할 수 있는 경우에는, 궤도 계산 수단(14)은, 그 함수를 이용해도 된다.
다음에, STEP 12-2에서는, 레이트 계산 수단(15)은, STEP 12-1에서 구한 하전 입자의 궤도와, 입력 조건에 따라 플럭스 정보 데이터베이스(12)를 참조하는 등 하여 라디칼의 종류마다 에너지와 각도를 파라미터로 하여 입력된 입사 분포로부터, 다음과 같은 반응의 계산을 행한다. 먼저, 외부로부터 가공 표면에 입사하는 하전 입자나 라디칼 등이 가공 표면에 흡착되거나, 흡착한 하전 입자나 라디칼이 가공 표면으로부터 이탈하거나 하는 반응에 관한 것이며, 입자 등의 표면 반응과 관계되는 모든 종류의 입자마다, 입사 에너지나 입사각 등을 설정한다. 그리고, 가공 표면의 각각의 점에서의 각각의 반응 계수에 기초하여, 궤도 산출 스텝에서 구한 궤도를 따라 가공 표면의 각 점에 입사하는 이온과 라디칼의 입사 플럭스 분포로부터, 각각의 에칭 레이트 및 디포지션 레이트를 산출한다.
다음에, STEP 12-3에서는, 각 가공 표면에 있어서 에칭 레이트와 디포지션 레이트와의 차분으로부터 표면의 이동량을 산출한다.
상기 STEP 12-2와 STEP 12-3에서 구해지는 표면 이동량의 산출에 대하여 상세하게 설명한다.
STEP 12-2에서는, STEP 11-3에서 설정한 플럭스 조건과 STEP 11-4에서 설정한 각각의 반응 계수에 기초하여, 각 가공 표면에 있어서 표면 재료와 라디칼과의 반응 및/또는 표면 재료와 이온과의 반응을 계산하고, 각 재료의 피복율이 정상 상태로 될 때까지 반복한다. 이로써, 에칭 레이트 및 디포지션 레이트가 각각 구해진다. 에칭 레이트는, 전술한 식 (5)와 같이, 열 여기형 화학 반응, 물리적 스퍼터링, 이온 어시스트 반응의 각각에 의한 에칭 레이트의 합으로서 구한다. 디포지션 레이트는, 전술한 식 (9)와 같이, 퇴적물이 쏟아지는 효과, 퇴적물의 생성, 이온 어시스트 반응의 각각에 의한 디포지션 레이트의 합으로서 구한다. 이들의 반응마다 각 계수를 가미(加味)하여 각 레이트를 구함으로써, 가공 표면의 이동 추이(推移)를 산출한다. 그리고, STEP 12-3에 있어서, 에칭 레이트와 디포지션 레이트의 차분으로부터 가공 표면의 이동량을 산출한다.
다음에, STEP 12-4에서는, STEP 12-3의 표면 이동량의 산출 처리에 의해 구한 가공 표면의 각각의 점에서의 이동 속도로부터, 가공 조건 하에서 설정되어 있는 가공량 또는 가공 시간을 만족시키는지의 여부를 판정하고, 만족시키지 않는 경우에는, STEP 12-1로 돌아와 새롭게 가공 표면의 각 점을 다시 설정하여 궤도 산출 스텝으로 돌아온다. 즉, STEP 12-3에서 구한 에칭량이 설정한 에칭량에 달하고 있지 않는 경우에는, 새롭게, 표면의 각 점을 다시 설정하여, STEP 12-1로 돌아오는 처리를 반복한다. 한편, STEP 12-3에서 구한 에칭량이 설정한 에칭량에 달하고 있는 경우에는, 이 에칭 프로세스의 루프로부터 빠져, 디포지션 프로세스로 이행한다. 그리고, 에칭량이 아니고, 에칭 시간에 따라서, 루프의 처리의 반복을 판단해도 된다.
도 8에 나타낸 바와 같이, 디포지션 프로세스의 시뮬레이션(STEP 13)에 있어서도, 에칭 프로세스의 시뮬레이션(STEP 12)과 마찬가지의 계산을 행한다. 즉, 디포지션 프로세스에 있어서, 정상 상태로 될 때까지, 전계 분포의 산출과 하전 입자의 궤도 계산을 반복하여 행한다(STEP 13-1). 궤도 계산 수단(14)이, STEP 13-1A, STEP 13-1B에서 「Yes」가 될 때까지 STEP 13-1C, STEP 13-1A를 반복하여 행한다. 다음에, STEP 13-2로서, 레이트 계산 수단(15)이, 가공 표면의 각각의 점에서의 각각의 반응 계수에 기초하여, 궤도 산출 스텝(STEP 13-1)에서 구한 궤도를 따라 가공 표면의 각 점에 입사하는 이온과 라디칼의 입사 플럭스 분포로부터, 에칭 레이트 및 디포지션 레이트를 산출한다. 이 때, STEP 13-1에서 구한 하전 입자의 궤도와 입사 분포로부터, 에칭 프로세스와 같은 계산 방법에 의해 반응의 계산을 행한다. 그 입사 분포는, 입력 조건에 따라 플럭스 정보 데이터베이스(12)를 참조하는 등 하여 라디칼의 종류마다 에너지와 각도가 파라미터로서 입력된다.
다음에, STEP 13-3에서, STEP 13-2에서 구한 에칭 레이트와 디포지션 레이트와의 차분으로부터 표면 이동량을 산출한다. 그리고, STEP 13-4에서 디포지션 프로세스가 종료할 때까지 STEP 13-1로 돌아온다.
그리고, 보슈 프로세스의 조건 설정(STEP 11-2)에서 설정한 사이클수를 에칭 프로세스와 디포지션 프로세스와의 각각의 계산을 행할 때까지, STEP 12로 돌아온다.
이와 같이 하여, 본 발명의 실시형태에서는, 가공 처리 대상물에 관한 조건, 에칭 프로세스와 디포지션 프로세스를 1사이클로 할 때의 사이클수를 포함하는 프로세스 조건 및 시뮬레이션에 관한 조건을 설정하는 조건 설정 스텝과, 에칭 프로세스에서의 조건에 기초한 플라즈마 에칭에 의한 표면 이동량을 계산하는 에칭 프로세스 표면 이동량 계산 스텝과, 디포지션 프로세스에서의 조건에 기초한 플라즈마 디포지션에 의한 표면 이동량을 계산하는 디포지션 프로세스 표면 이동량 계산 스텝을 포함한다. 에칭 프로세스 표면 이동량 계산 스텝과 디포지션 프로세스 표면 이동량 계산 스텝을 조건 설정 스텝에서 설정된 사이클수를 반복함으로써 형성되는 형상을 구한다. 따라서, 보슈 프로세스에 의해 형성되는 가공 형상을 용이하게 예측할 수 있다.
이와 같이 보슈 프로세스에 의한 가공 형상의 예측이 가능해지므로, 이로써, 디포지션 프로세스에 의해 형성되는 보호막을 제거하기 위한 에칭 프로세스의 조건 설정이나 보슈 프로세스의 최적 조건의 탐색을 행하는 것이 용이하게 된다.
도 9는 본 발명의 실시형태에 관한 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치(10)를 사용하여 최적 조건의 탐색을 행하는 경우의 플로우차트이다.
STEP 21에서는, 디포지션 프로세스에 의해 형성한 보호막 중 구멍의 바닥부에 퇴적된 막을 에칭 프로세스에 의해 제거하기 위해 필요한 시간을 시뮬레이션한다. 먼저, 디포지션 프로세스에서의 보호막의 퇴적 시간을 고정된 값으로서 설정하여 에칭 프로세스의 시간의 값으로서 복수 설정하고, 그 복수 설정한 에칭 프로세스의 시간마다 도 7 및 도 8에 나타낸 플로우에 따라 보슈 프로세스를 시뮬레이션한다(STEP 21A). 그리고, 이들 결과로부터 구멍 바닥부의 보호막을 제거하는 데 필요한 시간을 추측한다(STEP 21B). 이로써, 일정 시간에 디포지션 프로세스에 의해 퇴적된 보호막으로서 구멍 바닥부의 영역의 보호막을 제거하는 데 필요한 시간을 예측할 수 있다.
다음에, STEP 22에서 보슈 프로세스에 의한 최적 조건의 탐색 스텝을 행한다. 보슈 프로세스 중 에칭 프로세스를, 구멍 바닥부의 보호막을 제거하는 에칭 프로세스(제1 에칭 프로세스)와, 그 후에 행해지는 구멍을 파나가는 에칭 프로세스(제2 에칭 프로세스)로 나눈다.
제1 에칭 프로세스에서의 구멍 바닥부의 보호막을 제거하는 시간으로서 STEP 21에서 구한 시간을 설정한다(STEP 22A).
다음에, 제2 에칭 프로세스에서의 에칭 시간, RF바이어스 파워를 파라미터로 하여, 도 7 및 도 8에 나타낸 플로우에 따라 보슈 프로세스를 시뮬레이션한다(STEP 22B). 파라미터의 값으로서 복수의 것을 설정하여 보슈 프로세스를 시뮬레이션함으로써, 최적 조건을 탐색하는 것이 가능해진다.
예를 들면, 예측한 가공 형상, 즉 스캘롭(scallop)의 상황이나 구멍의 폭 등과 가공 구멍의 깊이 등으로부터, 최적의 형상인지의 여부를 판단할 수 있다(STEP 22C).
따라서, 실제의 플라즈마 가공 장치에 대하여 어떠한 프로세스 조건을 설정하면 될 것인지를 시뮬레이션에 의해 예측할 수 있다.
도 10은 본 발명의 실시형태의 변형예를 나타내고, 도 1의 조건 설정 수단(11)에서 설정되는 프로세스의 타임 차트이다. 도면의 가로축은 시간이며, 세로축은 인가되는 바이어스 파워이다. (A)는, 1사이클에, 1개의 디포지션 프로세스와, 1개의 에칭 프로세스가, 프로세스 시간 T1, T2로 각각 설정되고, 각 사이클에 있어서 설정된 조건을 바꾸지 않는 버전이다.
(B)는, 1사이클에, 1개의 디포지션 프로세스와 2개의 에칭 프로세스가, 프로세스 시간 T11, T21, T22로 각각 설정되고, 각 사이클에 있어서 설정된 조건을 바꾸지 않는 버전이다.
(C)는, 1사이클에, 1개의 디포지션 프로세스와 2개의 에칭 프로세스가 설정도기는 하나, (B)와는 달리, 사이클의 순으로, 디포지션 프로세스 내의 1개의 프로세스 시간 Tc11이, 사이클마다 변화되어도 되는 버전이다.
또한 도시하지 않지만, 사이클에 따라 디포지션 프로세스 내에서의 프로세스수, 에칭 프로세스 내에서의 프로세스수가 사이클 번호로 변화되어도 된다.
이와 같이, 조건 설정 수단(11)에 있어서, 프로세스에 관한 조건의 설정에 대해서는 임의로 프로세스 시간, 가스의 종류, 가스압, 가스 유량, 가공 처리 대상물의 온도 및 바이어스 파워 중 1 이상이 파라미터로서 설정된다.
이하, 실제의 시뮬레이션의 결과에 대하여 설명한다.
도 11은 본 발명의 실시형태에 관한 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치에 의해 예측되는 구멍의 단면도로서, (A)는 에칭 프로세스를 1단계로 설정한 경우의 형상 예상 결과를 나타내고, (B)는 에칭 프로세스를 2단계로 설정한 경우의 형상 예측 결과를 나타낸 도면이다. (A)는, 도 10의 (A)에 나타낸 타임 차트이며, (B)는 도 10의 (B)에 나타낸 타임 차트로, 시뮬레이션한 결과이다. (A), (B)의 각각에 있어서 사이클마다 처리 시간이 같으므로, 같은 깊이만큼 깎여져 있는 것을 알 수 있다. 또한, 각 사이클에서의 에칭에 관한 프로세스 조건, 디포지션에 관한 프로세스 조건도 (A), (B)의 각각에 있어서 같으므로, 사이클마다 파내지는 형상이 같은 것을 알 수 있다.
이와 같이, 보슈 프로세스에서의 각종 파라미터를 설정하여 시뮬레이션하는 것이 가능하게 되었으므로, 보슈 프로세스에 의해 형성되는 구멍의 형상이나 치수를 예측할 수 있어, 장치 조건의 최적화뿐만아니라, 새로운 디바이스의 창설에 기여할 수 있다.
10: 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치
11: 조건 설정 수단
12: 플럭스 정보 데이터베이스
13: 화학 반응 데이터베이스
14: 궤도 계산 수단
15: 레이트 계산 수단
16: 표면 이동량 계산 수단
17: 계산 제어 수단

Claims (6)

  1. 가공 처리 대상물에 관한 조건, 에칭 프로세스와 디포지션 프로세스(deposition process)를 1사이클로 할 때의 사이클수를 포함하는 프로세스 조건 및 시뮬레이션에 관한 조건을 설정하는 조건 설정 수단;
    상기 가공 처리 대상물의 가공 표면에 조사(照射)되는 플럭스(flux)의 에너지 분포 및/또는 조사 각도 분포에 관한 데이터를 저장한 플럭스 정보 데이터베이스;
    에칭 및 디포지션의 각 프로세스에서의 화학 반응 데이터를 저장한 화학 반응 데이터베이스;
    상기 가공 표면에서의 전하 분포에 의해 생기는 전계 분포를 계산하여 상기 가공 표면에 입사(入射)하는 하전(荷電) 입자의 궤도를 구하는 궤도 계산 수단;
    상기 궤도 계산 수단에 의해 구해지는 상기 하전 입자의 궤도에 기초하여 상기 가공 표면에 입사하는 각종 이온을 구하고, 상기 플럭스 정보 데이터베이스 및 상기 화학 반응 데이터베이스에 저장되어 있는 데이터를 사용하여, 상기 가공 표면의 각 영역에서의 반응 계산을 행하여, 에칭 레이트 및 디포지션 레이트를 구하는 레이트 계산 수단;
    상기 레이트 계산 수단에 의해 구해지는 에칭 레이트와 디포지션 레이트와의 차분으로부터 표면 이동량을 산출하는 표면 이동량 계산 수단; 및
    상기 조건 설정 수단에 의해 설정되는 가공 처리 대상물에 관한 조건 및 시뮬레이션에 관한 조건에 기초하여, 상기 조건 설정 수단에 의해 설정되는 에칭 프로세스의 조건에 따라 상기 표면 이동량 계산 수단에 의한 표면 이동량의 산출과, 상기 조건 설정 수단에 의해 설정되는 디포지션 프로세스의 조건에 따라 상기 표면 이동량 계산 수단에 의한 표면 이동량의 산출을 반복하는 계산 제어 수단;
    을 포함하는, 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치.
  2. 제1항에 있어서,
    상기 조건 설정 수단은, 상기 에칭 프로세스, 상기 디포지션 프로세스 중 어느 한쪽 또는 양쪽을 구성하는 복수의 프로세스에 대하여 프로세스 시간, 가스의 종류, 가스압, 가스 유량, 가공 처리 대상물의 온도 및 바이어스 파워 중 1 이상을 파라미터로서 설정 가능하게 하고,
    상기 계산 제어 수단이, 상기 조건 설정 수단에 있어서 설정된 파라미터 및 프로세스에 관한 조건에 따라 상기 표면 이동량 계산 수단을 제어함으로써, 사이클마다, 상기 복수의 프로세스의 조건의 순으로 표면 이동량을 산출하는, 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치.
  3. 가공 처리 대상물에 관한 조건, 에칭 프로세스와 디포지션 프로세스를 1사이클로 할 때의 사이클수를 포함하는 프로세스 조건 및 시뮬레이션에 관한 조건을 설정하는 조건 설정 스텝;
    상기 에칭 프로세스의 조건에 기초한 플라즈마 에칭에 의한 표면 이동량을 계산하는 에칭 프로세스 표면 이동량 계산 스텝; 및
    상기 디포지션 프로세스의 조건에 기초한 플라즈마 디포지션에 의한 표면 이동량을 계산하는 디포지션 프로세스 표면 이동량 계산 스텝;
    을 포함하고,
    상기 에칭 프로세스 표면 이동량 계산 스텝과 상기 디포지션 프로세스 표면 이동량 계산 스텝을 상기 조건 설정 스텝에서 설정된 사이클수로 반복함으로써 형성되는 형상을 구하는,
    플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 방법.
  4. 제3항에 있어서,
    상기 조건 설정 스텝에서, 상기 에칭 프로세스, 상기 디포지션 프로세스 중 어느 한쪽 또는 양쪽을 구성하는 복수의 프로세스에 대하여, 프로세스 시간, 가스의 종류, 가스압, 가스 유량, 가공 처리 대상물의 온도 및 바이어스 파워 중 1 이상을 파라미터로서 설정하고,
    상기 에칭 프로세스 표면 이동량 계산 스텝, 상기 디포지션 프로세스 표면 이동량 계산 스텝 중 어느 한쪽 또는 양쪽에 있어서, 상기 조건 설정 스텝에서 설정된 파라미터마다 표면 이동량을 산출하는, 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 방법.
  5. 가공 처리 대상물에 관한 조건, 에칭 프로세스와 디포지션 프로세스를 1사이클로 할 때의 사이클수를 포함하는 프로세스 조건 및 시뮬레이션에 관한 조건을 설정하는 조건 설정 스텝;
    상기 에칭 프로세스의 조건에 기초한 플라즈마 에칭에 의한 표면 이동량을 계산하는 에칭 프로세스 표면 이동량 계산 스텝; 및
    상기 디포지션 프로세스의 조건에 기초한 플라즈마 디포지션에 의한 표면 이동량을 계산하는 디포지션 프로세스 표면 이동량 계산 스텝;
    을 포함하고,
    상기 에칭 프로세스 표면 이동량 계산 스텝과 상기 디포지션 프로세스 표면 이동량 계산 스텝을 상기 조건 설정 스텝에서 설정된 사이클수로 반복함으로써 형성되는 형상을 구하는,
    플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 프로그램.
  6. 제5항에 있어서,
    상기 조건 설정 스텝에서, 상기 에칭 프로세스, 상기 디포지션 프로세스 중 어느 한쪽 또는 양쪽을 구성하는 복수의 프로세스에 대하여, 프로세스 시간, 가스의 종류, 가스압, 가스 유량, 가공 처리 대상물의 온도 및 바이어스 파워 중 1 이상을 파라미터로서 설정하고,
    상기 에칭 프로세스 표면 이동량 계산 스텝, 상기 디포지션 프로세스 표면 이동량 계산 스텝 중 어느 한쪽 또는 양쪽에 있어서, 상기 조건 설정 스텝에서 설정된 파라미터마다 표면 이동량을 산출하는, 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 프로그램.
KR1020137026341A 2011-03-07 2012-02-29 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치와 시뮬레이션 방법 및 프로그램 KR101588691B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011049680A JP5685762B2 (ja) 2011-03-07 2011-03-07 プラズマ加工形状シミュレーション装置及びプログラム
JPJP-P-2011-049680 2011-03-07
PCT/JP2012/055091 WO2012121081A1 (ja) 2011-03-07 2012-02-29 プラズマプロセスによる加工形状の予測シミュレーション装置とシミュレーションの方法及びプログラム

Publications (2)

Publication Number Publication Date
KR20140016924A true KR20140016924A (ko) 2014-02-10
KR101588691B1 KR101588691B1 (ko) 2016-01-27

Family

ID=46798049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137026341A KR101588691B1 (ko) 2011-03-07 2012-02-29 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치와 시뮬레이션 방법 및 프로그램

Country Status (6)

Country Link
US (1) US20140005991A1 (ko)
EP (1) EP2685489A4 (ko)
JP (1) JP5685762B2 (ko)
KR (1) KR101588691B1 (ko)
TW (1) TWI529801B (ko)
WO (1) WO2012121081A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10534355B2 (en) 2015-02-20 2020-01-14 Sony Semiconductor Solutions Corporation Information processing device, processing device, prediction method, and processing method

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9201998B1 (en) 2014-06-13 2015-12-01 Kabushiki Kaisha Toshiba Topography simulation apparatus, topography simulation method and recording medium
JP6117746B2 (ja) 2014-07-30 2017-04-19 ソニーセミコンダクタソリューションズ株式会社 エッチング特性推定方法、プログラム、情報処理装置、加工装置、設計方法、および、製造方法
US10138550B2 (en) * 2014-09-10 2018-11-27 Toshiba Memory Corporation Film deposition method and an apparatus
US10032681B2 (en) * 2016-03-02 2018-07-24 Lam Research Corporation Etch metric sensitivity for endpoint detection
US10572697B2 (en) 2018-04-06 2020-02-25 Lam Research Corporation Method of etch model calibration using optical scatterometry
US11921433B2 (en) 2018-04-10 2024-03-05 Lam Research Corporation Optical metrology in machine learning to characterize features
WO2019199697A1 (en) 2018-04-10 2019-10-17 Lam Research Corporation Resist and etch modeling
CN110457780A (zh) * 2019-07-23 2019-11-15 上海卫星装备研究所 介质深层充电电位和内部充电电场获取方法及存储介质
CN113378444B (zh) * 2021-08-13 2021-11-05 墨研计算科学（南京）有限公司 一种淀积工艺的仿真方法及装置
WO2024005047A1 (ja) * 2022-07-01 2024-01-04 東京エレクトロン株式会社 基板処理装置の制御方法及び基板処理システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129260A (ja) 1992-12-05 2007-05-24 Robert Bosch Gmbh ケイ素の異方性エッチング法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070469A (en) * 1988-11-29 1991-12-03 Mitsubishi Denki Kabushiki Kaisha Topography simulation method
US5421934A (en) * 1993-03-26 1995-06-06 Matsushita Electric Industrial Co., Ltd. Dry-etching process simulator
US5733820A (en) * 1995-04-27 1998-03-31 Sharp Kabushiki Kaisha Dry etching method
JP3592826B2 (ja) * 1996-03-05 2004-11-24 株式会社東芝 膜形状予測方法
JPH1174326A (ja) * 1997-08-29 1999-03-16 Hitachi Ltd 半導体断面観察装置
US6151532A (en) * 1998-03-03 2000-11-21 Lam Research Corporation Method and apparatus for predicting plasma-process surface profiles
US6329292B1 (en) * 1998-07-09 2001-12-11 Applied Materials, Inc. Integrated self aligned contact etch
US6650426B1 (en) * 1999-07-12 2003-11-18 Sc Technology, Inc. Endpoint determination for recess etching to a precise depth
US6326307B1 (en) * 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process
US6617257B2 (en) * 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
US6558965B1 (en) * 2001-07-11 2003-05-06 Advanced Micro Devices, Inc. Measuring BARC thickness using scatterometry
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
JP4482308B2 (ja) * 2002-11-26 2010-06-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP5404984B2 (ja) * 2003-04-24 2014-02-05 東京エレクトロン株式会社 プラズマモニタリング方法、プラズマモニタリング装置及びプラズマ処理装置
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
JP4745035B2 (ja) * 2005-11-24 2011-08-10 株式会社東芝 シミュレーション装置、シミュレーションプログラムおよびシミュレーション方法
US8165854B1 (en) * 2006-01-11 2012-04-24 Olambda, Inc. Computer simulation of photolithographic processing
JP4909609B2 (ja) * 2006-03-01 2012-04-04 株式会社東芝 加工形状シミュレーション方法、半導体装置の製造方法及び加工形状シミュレーションシステム
US8709951B2 (en) * 2007-07-19 2014-04-29 Texas Instruments Incorporated Implementing state-of-the-art gate transistor, sidewall profile/angle control by tuning gate etch process recipe parameters
JP5322413B2 (ja) * 2007-08-16 2013-10-23 株式会社東芝 シミュレーション方法およびシミュレーションプログラム
US8815744B2 (en) * 2008-04-24 2014-08-26 Fairchild Semiconductor Corporation Technique for controlling trench profile in semiconductor structures
JP2010134352A (ja) * 2008-12-08 2010-06-17 Fujifilm Corp カラーフィルタの製造方法及び固体撮像素子
US8049327B2 (en) * 2009-01-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with scalloped sidewalls
JP5428450B2 (ja) * 2009-03-30 2014-02-26 ソニー株式会社 イオン照射ダメージの予測方法とイオン照射ダメージのシミュレータ、およびイオン照射装置とイオン照射方法
JP5562591B2 (ja) * 2009-07-31 2014-07-30 富士フイルム株式会社 着色硬化性組成物、カラーフィルタ及びその製造方法
JP5440021B2 (ja) * 2009-08-24 2014-03-12 ソニー株式会社 形状シミュレーション装置、形状シミュレーションプログラム、半導体製造装置及び半導体装置の製造方法
US8283988B2 (en) * 2010-02-25 2012-10-09 Seiko Epson Corporation Resonator element, resonator, oscillator, and electronic device
US9620338B2 (en) * 2010-03-16 2017-04-11 Mizuho Information & Research Institute, Inc. System, method, and program for predicting processing shape by plasma process
JP5732843B2 (ja) * 2010-12-21 2015-06-10 ソニー株式会社 シミュレータ、加工装置、ダメージ評価方法、及び、ダメージ評価プログラム
US9287097B2 (en) * 2011-11-30 2016-03-15 Sony Corporation Predicting ultraviolet ray damage with visible wavelength spectroscopy during a semiconductor manufacturing process
JP5539547B2 (ja) * 2012-01-24 2014-07-02 キヤノン株式会社 液体吐出ヘッド及びその製造方法
US9147610B2 (en) * 2012-06-22 2015-09-29 Infineon Technologies Ag Monitor structures and methods of formation thereof
JP6065612B2 (ja) * 2012-06-28 2017-01-25 ソニー株式会社 シミュレーション方法、シミュレーションプログラム、加工装置およびシミュレータ
JP5974840B2 (ja) * 2012-11-07 2016-08-23 ソニー株式会社 シミュレーション方法、シミュレーションプログラム、シミュレータ、加工装置、半導体装置の製造方法
US9317632B2 (en) * 2013-03-14 2016-04-19 Coventor, Inc. System and method for modeling epitaxial growth in a 3-D virtual fabrication environment
JP6177671B2 (ja) * 2013-11-25 2017-08-09 ソニーセミコンダクタソリューションズ株式会社 シミュレーション方法、シミュレーションプログラムおよびシミュレータ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129260A (ja) 1992-12-05 2007-05-24 Robert Bosch Gmbh ケイ素の異方性エッチング法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. MISAKA, K.HARAFUJI, M.KUBOTA AND N.NOMURA, "Novel Surface Reaction Model in Dry-Etching Process Simulator", JPN.J.APPL.PHYS 31 PAGE. 4363-4669(1992)
Journal of Micromechanics and Microengineering, vol.14, 851-858, (2004)* *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10534355B2 (en) 2015-02-20 2020-01-14 Sony Semiconductor Solutions Corporation Information processing device, processing device, prediction method, and processing method

Also Published As

Publication number Publication date
TWI529801B (zh) 2016-04-11
TW201239983A (en) 2012-10-01
EP2685489A1 (en) 2014-01-15
JP2012186394A (ja) 2012-09-27
KR101588691B1 (ko) 2016-01-27
JP5685762B2 (ja) 2015-03-18
EP2685489A4 (en) 2014-09-24
WO2012121081A1 (ja) 2012-09-13
US20140005991A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
KR20140016924A (ko) 플라즈마 프로세스에 의한 가공 형상의 예측 시뮬레이션 장치와 시뮬레이션 방법 및 프로그램
KR102577904B1 (ko) 엔드포인트 검출을 위한 에칭 계측 민감도
JP5825492B2 (ja) プラズマプロセスによる加工形状の予測システム、方法及びプログラム
JP6899659B2 (ja) 反射スペクトルマッチングおよび表面動力学モデル最適化によるエッチングプロファイル最適化のための方法および装置
Ishchuk et al. Charging effect simulation model used in simulations of plasma etching of silicon
Munz et al. Coupled particle-in-cell and direct simulation Monte Carlo method for simulating reactive plasma flows
Kokkoris et al. Simulation of SiO 2 and Si feature etching for microelectronics and microelectromechanical systems fabrication: A combined simulator coupling modules of surface etching, local flux calculation, and profile evolution
JP6065612B2 (ja) シミュレーション方法、シミュレーションプログラム、加工装置およびシミュレータ
CN102521886A (zh) 一种化学气相沉积过程的三维模拟方法
Vanraes et al. Multiscale modeling of plasma–surface interaction—General picture and a case study of Si and SiO2 etching by fluorocarbon-based plasmas
Xiao et al. Multiscale modeling and neural network model based control of a plasma etch process
JPH09171994A (ja) 形状シミュレーション方法
Gul et al. Numerical study of capacitive coupled HBr/Cl2 plasma discharge for dry etch applications
KR100278471B1 (ko) 플라스마-어시스트 에칭 프로세스의 형상 시뮬레이션 방법 및시스템
Ishchuk et al. ViPER: simulation software for high aspect ratio plasma etching of silicon
Im et al. Level set approach to simulation of feature profile evolution in a high-density plasma-etching system
Liu et al. Extensive Theoretical Study on Various Low-Lying Electronic States of Silicon Monochloride Cation Including Spin− Orbit Coupling
El Bojaddaini et al. Numerical simulation of hydrogen microwave plasma discharge using a fluid model approach
Ventzek et al. Application and simulation of low temperature plasma processes in semiconductor manufacturing
Kim et al. Methodology for plasma diagnosis and accurate virtual measurement modeling using optical emission spectroscopy
Pyka et al. Three-dimensional simulation of HPCVD-linking continuum transport and reaction kinetics with topography simulation
Kazanskiy et al. Simulation of technological process of microstructures etching in high-voltage gas discharge plasma
Μέμος A hybrid modeling framework for simulating plasma-surface interactions of rough polymeric substrates
Deng et al. Investigation of the DSMC approach for ion/neutral species in modeling low pressure plasma reactor
Meyyappan et al. Plasma modeling as a design tool in microelectronics manufacturing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee