KR20140015623A - 자외선-보조형 광화학적 증착에 의한 플라즈마 손상된 저-k 필름들의 유전체 복구 - Google Patents

자외선-보조형 광화학적 증착에 의한 플라즈마 손상된 저-k 필름들의 유전체 복구 Download PDF

Info

Publication number
KR20140015623A
KR20140015623A KR1020147000912A KR20147000912A KR20140015623A KR 20140015623 A KR20140015623 A KR 20140015623A KR 1020147000912 A KR1020147000912 A KR 1020147000912A KR 20147000912 A KR20147000912 A KR 20147000912A KR 20140015623 A KR20140015623 A KR 20140015623A
Authority
KR
South Korea
Prior art keywords
carbon
film
dielectric
dielectric film
films
Prior art date
Application number
KR1020147000912A
Other languages
English (en)
Other versions
KR101451591B1 (ko
Inventor
강 섭 임
토마스 노왁
보 시에
알렉산드로스 티. 데모스
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20140015623A publication Critical patent/KR20140015623A/ko
Application granted granted Critical
Publication of KR101451591B1 publication Critical patent/KR101451591B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

손상된 저 k 필름들의 보수 방법들이 제공된다. 저 k 필름들에 대한 손상은 필름의 프로세싱 동안, 예를 들면, 에칭, 애싱 및 평탄화 동안 발생된다. 저 k 필름의 프로세싱은 필름의 기공들 내에 물이 저장되게 하고, 그리고 추가적으로, 저 k 필름 구조 내에 친수성 화합물들이 형성되게 한다. 자외선(UV) 방사선 및 탄소-함유 화합물들을 포함하는 보수 프로세스들은 기공들로부터 물을 제거하고 그리고 저 k 필름 구조로부터 친수성 화합물들을 추가로 제거한다.

Description

자외선-보조형 광화학적 증착에 의한 플라즈마 손상된 저-K 필름들의 유전체 복구{DIELECTRIC RECOVERY OF PLASMA DAMAGED LOW-K FILMS BY UV-ASSISTED PHOTOCHEMICAL DEPOSITION}
본 발명의 실시예들은 일반적으로, 반도체 제조를 위한 저(low) k 필름들의 유전 상수를 보수(repair)하고 낮추기 위한 방법들에 관한 것이다.
디바이스 스케일링(scaling)이 계속됨에 따라, 반도체 제조에 있어서의 유전체 필름들의 유전 상수(k)가 지속적으로 감소되고 있다. 피쳐 사이즈들(feature sizes)을 지속적으로 감소시키는 것이 가능하기 위해서는, 저 유전 상수(저 k) 필름들 상에서의 집적(integration) 손상을 최소화하는 것이 중요하다. 그러나, 피쳐 사이즈들이 축소됨에 따라, 유전체 필름들의 신뢰성 및 저항 커패시턴스의 개선이 심각한 문제가 되었다.
유전체 필름들의 에칭 또는 애싱(ashing)을 위한 현재의 기술들은, 부산물로서 물(H2O)을 생성하는 프로세스 화학작용(chemistry)들을 포함한다. 물 부산물은 증착된 유전체 필름들 내로 도입될 수 있고, 그에 따라 유전체 필름의 k 값을 증가시킬 수 있다. 또한, 구리 산화물들(CuO) 및 화학 기계적 평탄화(CMP) 잔류물들을 제거하기 위한 현재의 기술들은 암모니아(NH3) 또는 수소(H2) 플라즈마들의 이용을 포함한다. 구리 산화물들 및 CMP 잔류물들을 제거하는 것은, 금속화(metallization) 구조들의 전자이동(electromigration, EM) 및 ILD 필름들의 TDDB(time dependent dielectric breakdown)를 개선하기 위해서 필수적이다. 그러나, 저 k 필름들을 NH3 및 H2 플라즈마들에 노출시키게 되면, 필름 구조를 변화시키고 그리고 k 값을 증가시킨다. 현재의 보수 기술들은 액상 시릴화(liquid phase silylation) 또는 초임계적(supercritical) CO2 의 이용을 포함한다. 그러나, 그러한 기술들은 필름들 내의 오목한(recessed) 피쳐들의 측벽 손상을 보수하는 데에 있어서 효과적인 것으로 입증되지 않았다.
따라서, 효율을 개선하고 보다 작은 디바이스 사이즈들을 허용하기 위해서는, k 값을 낮추도록 유전체 필름들을 보수하기 위한 방법이 필요하다.
본 발명의 실시예들은 일반적으로, 반도체 제조를 위한 저 k 필름들의 유전 상수를 보수하고 낮추기 위한 방법들에 관한 것이다.
일 실시예에서, 손상된 저 k 유전체 필름을 보수하는 방법이 제공된다. 이 방법은 일반적으로, 프로세싱 챔버 내에 유전체 필름을 위치시키는 단계, 상기 프로세싱 챔버를 가열하는 단계, 상기 프로세싱 챔버 내로 탄소-함유 전구체를 유동시키는 단계, 상기 탄소-함유 전구체 및 상기 유전체 필름을 자외선(UV) 방사선(radiation)에 노출시키는 단계, 상기 탄소-함유 전구체를 분해하는(decomposing) 단계, 및 상기 유전체 필름의 기공(pore)들 내에 탄소-함유 화합물들을 증착하는 단계를 포함한다.
본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
도 1a-1f는 프로세싱의 다양한 스테이지들 동안의 유전체 층을 도시한다.
도 2a-2b는 프로세싱의 다양한 스테이지들 동안 얇은 탄소 필름을 갖는 유전체 층을 도시한다.
본 발명의 실시예들은 일반적으로, 반도체 제조를 위한 저 k 필름들의 유전 상수(k-값)를 보수하고 낮추기 위한 방법들에 관한 것이다.
도 1a는 구조(101) 상에 증착된 유전체 필름(100)을 도시한다. 구조(101)는, 예를 들어 실리콘 웨이퍼와 같은 기판, 또는, 예를 들어 금속화 또는 배선 층과 같은, 이전에 형성된 층일 수 있다. 유전체 필름(100)은, 예를 들어, SiO2, Si+O+C, Si+O+N, Si+C+O+H, Si+O+C+N, 또는 다른 관련된 필름들과 같은, 저 k 필름을 포함하는 다공성(porous) 실리콘일 수 있다. 유전체 필름(100)은 내부에 형성된 기공들(102)을 가질 수 있다.
도 1b는 유전체 필름(100) 내에 피쳐들(104)을 형성하기 위해서 평탄화되고 에칭된 후의 유전체 필름(100)을 도시한다. 유전체 필름(100)은, 예를 들어, 화학 기계적 평탄화(CMP) 프로세스에 의해 평탄화될 수 있다. 유전체 필름(100)은, 유전체 필름(100)의 일부를 마스킹하고, 유전체 필름(100)의 마스킹되지 않은 부분을 불산(HF) 증기로부터 형성된 플라즈마와 접촉시키고, 그리고 예를 들어, 산소(O2) 가스 또는 CO2 가스로부터 형성된 플라즈마를 이용하여 마스크를 애싱으로 제거함(ashing away)으로써, 에칭될 수 있다.
유전체 필름(100)의 평탄화, 애싱, 및 에칭은 유전체 필름(100) 내로 수소 및/또는 물을 도입하여, 예를 들어, Si-OH 기들(Si-OH groups)이 형성되게 하며, 그러한 Si-OH 기들은 유전체 필름(100)이 친수성(hydrophilic)이 되게 한다. 유전체 필름(100)의 친수성의 특성은 기공들(102)이 물로 채워지게 하여, 손상된 기공들(103)을 생성한다. Si-OH 기들과 손상된 기공들(103) 모두는 유전체 필름(100)의 k-값을 증가시킨다. 평탄화 및 에칭으로부터의 손상은, 도 1b에 도시된 바와 같이, 일반적으로 유전체 필름(100)의 상부 부분으로 그리고 피쳐들(104)의 측벽들로 국부화된다(localized).
도 1c는, 이하에서 설명되는 보수 프로세스들에 의해 보수된 이후의 유전체 필름(100)을 도시한다. 보수 프로세스들은, 손상된 기공들(103)로부터 물을 제거함으로써, 그에 따라 보수된 기공들(105)을 생성함으로써, 그리고 유전체 필름(100) 내의 Si-OH 기들을, 예를 들어, 소수성(hydrophobic) Si-O-Si(CH3)3 기들로 변환시킴으로써, 유전체 필름(100)의 k-값을 감소시킨다. 소수성 Si-O-Si(CH3)3 기들은 유전체 필름(100)의 손상된 기공들(103)의 외부로 물을 몰아내는 것(driving)을 돕는다.
일 실시예에서, 유전체 필름(100)은 자외선(UV) 보조형(assisted) 화학 기상 증착(CVD) 프로세스에 의해 보수될 수 있다. 이러한 UV-CVD 프로세스는, 상기 설명한 유전체 필름(100) 내의 Si-O-Si(CH3)3 기들을 생성하기 위해, UV 방사선의 존재하에서 유전체 필름(100)을 탄소-함유 화합물과 접촉시키는 것을 포함한다.
예를 들어, UV-CVD 프로세스는, 유전체 필름(100)을 프로세싱 챔버 내에 배치하고, 프로세싱 챔버를 가열하고, 기상(gas phase)의 탄소-함유 전구체를 프로세싱 챔버 내로 유동시키고, UV 방사선으로 탄소-함유 전구체 및 유전체 필름(100)을 접촉시키기 위해 UV 방사선의 소스를 인게이징(engaging)하고, UV 방사선으로 탄소-함유 전구체를 분해하고, 그리고 유전체 필름(100)의 손상된 기공들(103) 내로 탄소-함유 화합물들을 증착함으로써, 실시될 수 있다. 일 실시예에서, UV 방사선 및 탄소-함유 전구체는 동시에 공급된다. 도 2a에서 볼 수 있는 바와 같이, 보수 프로세스 동안 보수되는 유전체 필름(100) 상에 얇은 탄소-함유 필름(201)이 증착될 수 있다. 얇은 탄소-함유 필름(201)은 10Å까지의 두께일 수 있다. 도 1c에 도시된 바와 같이, 얇은 탄소-함유 필름(201)은 승화(sublimation)에 의해 또는 유전체 필름(100) 내로의 확산에 의해 선택적으로 제거될 수 있다.
적절한 탄소-함유 전구체들은, 제한되는 것은 아니지만, 에틸렌, 아세틸렌, 1,3-부타디엔, 및 이소프렌을 포함한다. 다른 적절한 탄소-함유 전구체들은, 이중 탄소-탄소 결합들(
Figure pct00001
) 및/또는 삼중 탄소-탄소 결합들(
Figure pct00002
)을 포함하는 화합물들을 포함한다. UV 방사선은, 보수 프로세스 동안 탄소-함유 전구체를 분해함에 있어서의 효율을 위해 이용되는, 특정의 탄소-함유 전구체에 의해 흡수성이 있는(absorbent) 특정 파장들을 포함하도록 조정될 수 있다. 예를 들어, 1,3-부타디엔은 200nm 내지 220nm의 파장들을 갖는 UV 방사선에 대해 매우(highly) 흡수성이 있는 한편, 아세틸렌은 120nm 내지 180nm의 파장들을 갖는 UV 방사선에 대해 매우 흡수성이 있다. UV 방사선은 10nm 내지 400nm, 예를 들어 20nm 내지 230nm의 파장들을 가질 수 있다. 프로세싱 챔버는 또한, 탄소-함유 전구체의 분해에 유익한 온도로 가열될 수 있다.
기상 전구체들을 이용하는 것의 하나의 장점은, 액상 전구체들 보다, 분자들이 필름 내로 더 깊게 침투(penetrate)할 수 있다는 것이다. 또한, UV 방사선의 이용은, UV 방사선이 유전체 필름(100) 내의 Si-OH 기들을 소수성 Si-O-Si(CH3)3 기들로 변환시키는 것을 돕기 때문에 유익하다.
UV-CVD 프로세스는, 1 Torr 내지 100 Torr, 예를 들어 10 Torr의 프로세싱 챔버 압력, 0 ℃ 내지 400 ℃, 예를 들어 200 ℃의 유전체 필름 온도, 10 sccm 내지 5000 sccm, 예를 들어 500 sccm의 탄소-함유 전구체 유량, 및 5 초 내지 300 초, 예를 들어 30 초의 프로세싱 시간에서 실시될 수 있다.
유전체 필름(100)이 보수된 후, 반도체 디바이스의 제조를 계속하기 위해 후속 프로세스들이 수행될 수 있다. 예를 들어, 도 1d에서 볼 수 있는 바와 같이, 확산 배리어(106)가 유전체 필름(100)의 피쳐들(104) 내에 증착될 수 있으며 그리고, 예를 들어, 구리 또는 구리 합금과 같은 금속 재료(107)가 피쳐들(104) 내에 증착될 수 있다. 금속 재료(107)를 평탄화하고 그리고 평탄화 동안 형성될 수 있는 임의의 산화물들을 금속 재료(107)로부터 제거할 필요가 있을 수 있다. 일반적인 금속 산화물 제거 기술들은 수소 또는 암모니아 플라즈마들을 이용하는 것을 포함한다. 도 1e에서 볼 수 있는 바와 같이, 평탄화 및/또는 금속 산화물 제거 프로세스들은 유전체 필름(100)의 표면을 재-손상시킬 수 있다. 유전체 필름(100)은 상기 설명한 보수 프로세스들을 이용하여 보수될 수 있다. 도 2b에서 볼 수 있는 바와 같이, 보수 프로세스 동안, 보수되는 유전체 필름(100) 상에, 탄소-함유 필름(201)과 유사한 얇은 탄소-함유 필름(202)이 증착될 수 있다. 얇은 탄소-함유 필름(202)은 10Å까지의 두께일 수 있다. 도 1f에 도시된 바와 같이, 얇은 탄소-함유 필름(202)은 승화에 의해 또는 유전체 필름(100) 내로의 확산에 의해 선택적으로 제거될 수 있다.
설명된 보수 프로세스들은 손상된 유전체 필름들의 k-값을 효과적으로 낮추고, 그에 따라 반도체 디바이스 피쳐들의 지속적인 스케일링을 가능하게 한다.
전술한 내용들이 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 그리고 추가적인 실시예들이 본 발명의 기본적인 범위로부터 벗어나지 않으면서 안출될 수 있으며, 본 발명의 범위는 이하의 청구항들에 의해 결정된다.

Claims (10)

  1. 손상된 저(low) k 유전체 필름을 보수(repair)하는 방법으로서,
    프로세싱 챔버 내에 유전체 필름을 위치시키는 단계;
    상기 프로세싱 챔버를 가열하는 단계;
    상기 프로세싱 챔버 내로 탄소-함유 전구체를 유동시키는 단계;
    상기 탄소-함유 전구체 및 상기 유전체 필름을 자외선(UV) 방사선(radiation)에 노출시키는 단계;
    상기 탄소-함유 전구체를 분해하는(decomposing) 단계; 및
    상기 유전체 필름의 기공(pore)들 내에 탄소-함유 화합물을 증착하는 단계를 포함하는,
    손상된 저 k 유전체 필름을 보수하는 방법.
  2. 제1 항에 있어서,
    상기 탄소-함유 전구체는 1,3-부타디엔과 이소프렌 중에서 적어도 하나를 포함하는,
    손상된 저 k 유전체 필름을 보수하는 방법.
  3. 제2 항에 있어서,
    상기 UV 방사선은 200nm 내지 220nm의 파장들을 갖는,
    손상된 저 k 유전체 필름을 보수하는 방법.
  4. 제1 항에 있어서,
    상기 UV 방사선은 20nm 내지 230nm의 파장들을 갖는,
    손상된 저 k 유전체 필름을 보수하는 방법.
  5. 제1 항에 있어서,
    상기 탄소-함유 전구체를 분해하는 단계는, 상기 탄소-함유 전구체를 상기 UV 방사선으로 분해하는 단계를 포함하는,
    손상된 저 k 유전체 필름을 보수하는 방법.
  6. 제1 항에 있어서,
    상기 프로세싱 챔버는 1 Torr 내지 100 Torr의 압력에 있고, 상기 유전체 필름은 0 ℃ 내지 400 ℃의 온도에 있고, 상기 탄소-함유 전구체는 10 sccm 내지 5000 sccm의 유량으로 상기 프로세싱 챔버 내로 유동되며, 그리고 상기 유전체 필름은 5 초 내지 300 초의 프로세싱 시간 동안 프로세싱되는,
    손상된 저 k 유전체 필름을 보수하는 방법.
  7. 제1 항에 있어서,
    상기 유전체 필름 상에 탄소-함유 필름을 증착하는 단계를 더 포함하는,
    손상된 저 k 유전체 필름을 보수하는 방법.
  8. 제7 항에 있어서,
    상기 탄소-함유 필름은 10Å 보다 크지 않은 두께로 증착되는,
    손상된 저 k 유전체 필름을 보수하는 방법.
  9. 제7 항에 있어서,
    상기 유전체 필름으로부터 상기 탄소-함유 필름을 제거하는 단계를 더 포함하는,
    손상된 저 k 유전체 필름을 보수하는 방법.
  10. 제9 항에 있어서,
    상기 유전체 필름으로부터 상기 탄소-함유 필름을 제거하는 단계는,
    상기 탄소-함유 필름을 승화시키는 단계와 상기 유전체 필름 내로 상기 탄소-함유 필름을 확산시키는 단계 중에서 적어도 하나를 포함하는,
    손상된 저 k 유전체 필름을 보수하는 방법.
KR1020147000912A 2011-06-28 2012-05-14 자외선-보조형 광화학적 증착에 의한 플라즈마 손상된 저-k 필름들의 유전체 복구 KR101451591B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/171,132 US8216861B1 (en) 2011-06-28 2011-06-28 Dielectric recovery of plasma damaged low-k films by UV-assisted photochemical deposition
US13/171,132 2011-06-28
PCT/US2012/037822 WO2013002899A1 (en) 2011-06-28 2012-05-14 Dielectric recovery of plasma damaged low-k films by uv-assisted photochemical deposition

Publications (2)

Publication Number Publication Date
KR20140015623A true KR20140015623A (ko) 2014-02-06
KR101451591B1 KR101451591B1 (ko) 2014-10-16

Family

ID=46395877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147000912A KR101451591B1 (ko) 2011-06-28 2012-05-14 자외선-보조형 광화학적 증착에 의한 플라즈마 손상된 저-k 필름들의 유전체 복구

Country Status (6)

Country Link
US (1) US8216861B1 (ko)
JP (1) JP5992519B2 (ko)
KR (1) KR101451591B1 (ko)
CN (1) CN103608898A (ko)
TW (1) TW201300567A (ko)
WO (1) WO2013002899A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201403711A (zh) 2012-07-02 2014-01-16 Applied Materials Inc 利用氣相化學暴露之低ｋ介電質損傷修復
TWI581331B (zh) 2012-07-13 2017-05-01 應用材料股份有限公司 降低多孔低ｋ膜的介電常數之方法
CN104143524A (zh) * 2013-05-07 2014-11-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US20150187563A1 (en) 2013-12-26 2015-07-02 Applied Materials, Inc. Photo-assisted deposition of flowable films
CN105336663B (zh) * 2014-05-30 2018-11-16 中芯国际集成电路制造(上海)有限公司 金属互连结构的形成方法
US10113234B2 (en) * 2014-07-21 2018-10-30 Applied Materials, Inc. UV assisted silylation for porous low-k film sealing
CN105702619A (zh) * 2014-11-27 2016-06-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9793108B2 (en) * 2015-06-25 2017-10-17 Applied Material, Inc. Interconnect integration for sidewall pore seal and via cleanliness
US9887128B2 (en) * 2015-12-29 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for interconnection
KR20180030280A (ko) 2016-09-12 2018-03-22 삼성전자주식회사 배선 구조체를 갖는 반도체 소자
CN110158052B (zh) 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 低介电常数膜及其制备方法
CN110129769B (zh) * 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 疏水性的低介电常数膜及其制备方法
CN110306226B (zh) * 2019-07-25 2020-12-25 常州大学 超临界二氧化碳中电沉积碳膜的方法
US11348784B2 (en) 2019-08-12 2022-05-31 Beijing E-Town Semiconductor Technology Co., Ltd Enhanced ignition in inductively coupled plasmas for workpiece processing

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
JP4666200B2 (ja) * 2004-06-09 2011-04-06 パナソニック株式会社 ＳｉＣ半導体装置の製造方法
JP5019714B2 (ja) * 2005-01-31 2012-09-05 大陽日酸株式会社 低誘電率膜のダメージ回復法
US7135402B2 (en) * 2005-02-01 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Sealing pores of low-k dielectrics using CxHy
JP2007317817A (ja) * 2006-05-25 2007-12-06 Sony Corp 半導体装置の製造方法
JP5548332B2 (ja) * 2006-08-24 2014-07-16 富士通セミコンダクター株式会社 半導体デバイスの製造方法
US7851232B2 (en) * 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US7500397B2 (en) * 2007-02-15 2009-03-10 Air Products And Chemicals, Inc. Activated chemical process for enhancing material properties of dielectric films
WO2009102363A2 (en) * 2007-11-15 2009-08-20 Stc.Unm Ultra-thin microporous/hybrid materials
JP2009164198A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置の製造方法
US20110151590A1 (en) * 2009-08-05 2011-06-23 Applied Materials, Inc. Apparatus and method for low-k dielectric repair
JP2010245562A (ja) * 2010-07-15 2010-10-28 Tokyo Electron Ltd 低誘電率絶縁膜のダメージ回復方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP5992519B2 (ja) 2016-09-14
JP2014521210A (ja) 2014-08-25
CN103608898A (zh) 2014-02-26
WO2013002899A1 (en) 2013-01-03
US8216861B1 (en) 2012-07-10
KR101451591B1 (ko) 2014-10-16
TW201300567A (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
KR101451591B1 (ko) 자외선-보조형 광화학적 증착에 의한 플라즈마 손상된 저-k 필름들의 유전체 복구
KR102655798B1 (ko) 전도성 상호연결 구조들을 사전-세정하기 위한 방법들
US8492170B2 (en) UV assisted silylation for recovery and pore sealing of damaged low K films
TWI352387B (en) Etch methods to form anisotropic features for high
JP7179172B2 (ja) 半導体用途の構造体をエッチングするための方法
KR101884262B1 (ko) 실리콘 막들에 대한 선택적인 식각
TWI556305B (zh) 透過介穩氫終止之矽的選擇性蝕刻
US9305831B2 (en) Integrated metal spacer and air gap interconnect
JP5548332B2 (ja) 半導体デバイスの製造方法
TW201532143A (zh) 蝕刻雙鑲嵌結構中的介電阻隔層之方法
JP2005210130A (ja) 半導体材料処理室における装置表面のクリーニング方法
TW201137970A (en) Low damage photoresist strip method for low-k dielectrics
TWI508150B (zh) 用於沉積具有低界面汙染之層的方法
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
TWI751326B (zh) 自對準通孔處理流程
JP5233097B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
JP2007116167A (ja) 特徴画成部を形成する方法
JP2007266490A (ja) 基板の処理方法および半導体装置の製造方法
TW201903841A (zh) 降低鰭式場效電晶體裝置的接觸電阻的方法及結構
JP3963295B2 (ja) ケミカルドライエッチング方法
TW201903885A (zh) 含矽間隔物的選擇性形成
TW201903834A (zh) 自對準觸點與閘極處理流程

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 5