JP5992519B2 - Ｕｖ支援型の光化学堆積によるプラズマ損傷を受けた低誘電率膜の誘電体の復旧 - Google Patents

Ｕｖ支援型の光化学堆積によるプラズマ損傷を受けた低誘電率膜の誘電体の復旧 Download PDF

Info

Publication number
JP5992519B2
JP5992519B2 JP2014518560A JP2014518560A JP5992519B2 JP 5992519 B2 JP5992519 B2 JP 5992519B2 JP 2014518560 A JP2014518560 A JP 2014518560A JP 2014518560 A JP2014518560 A JP 2014518560A JP 5992519 B2 JP5992519 B2 JP 5992519B2
Authority
JP
Japan
Prior art keywords
carbon
dielectric film
film
radiation
containing precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014518560A
Other languages
English (en)
Other versions
JP2014521210A (ja
Inventor
カン サブ イム，
カン サブ イム，
トーマス ノワック，
トーマス ノワック，
ボー シエ，
ボー シエ，
アレクサンドロス ティー． デモス，
アレクサンドロス ティー． デモス，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2014521210A publication Critical patent/JP2014521210A/ja
Application granted granted Critical
Publication of JP5992519B2 publication Critical patent/JP5992519B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明の実施形態は、一般に、半導体製造向けの低誘電率膜の誘電率を回復および低下させる方法に関する。
半導体製造における誘電体膜の誘電率（ｋ）は、デバイスのスケーリングが継続するにつれて低減し続ける。特徴寸法を引き続き低減させるには、低誘電率膜上で集積による損傷を最小にすることは重要である。しかし、特徴寸法が縮小するにつれて、誘電体膜の抵抗容量および信頼性の改善は深刻な難題になる。
誘電体膜をエッチングまたは灰化する現在の技法は、水（Ｈ２Ｏ）を副生成物として生成するプロセス化学を伴う。水の副生成物は、堆積させた誘電体膜内に取り込まれ、それによって誘電体膜のｋ値を増大させる可能性がある。また、酸化銅（ＣｕＯ）および化学機械平坦化（ＣＭＰ）残留物を除去する現在の技法は、アンモニア（ＮＨ３）プラズマまたは水素（Ｈ２）プラズマの使用を伴う。酸化銅およびＣＭＰ残留物の除去は、メタライゼーション構造のエレクトロマイグレーション（ＥＭ）およびＩＬＤ膜の時間依存誘電破壊（ＴＤＤＢ）を改善するために必要である。しかし、低誘電率膜をＮＨ３プラズマおよびＨ２プラズマに露出すると、膜の構造が改質され、ｋ値が増大する。現在の回復技法は、液相シリル化または超臨界ＣＯ２の使用を伴う。しかし、そのような技法は、膜内の凹状特徴の側壁損傷を回復させるのに有効であることが証明されていない。
したがって、効率を改善し、より小さいデバイス寸法を可能にするために、誘電体膜を回復させてｋ値を低下させる方法が必要とされている。
本発明の実施形態は、一般に、半導体製造向けの低誘電率膜の誘電率を回復および低下させる方法に関する。
一実施形態では、損傷を受けた低誘電率誘電体膜を回復させる方法が提供される。この方法は通常、誘電体膜を処理チャンバ内に位置決めすることと、処理チャンバを加熱することと、処理チャンバ内へ炭素含有前駆体を流し込むことと、炭素含有前駆体および誘電体膜を紫外線（ＵＶ）放射に露出することと、炭素含有前駆体を分解することと、誘電体膜の孔の中へ炭素含有化合物を堆積させることとを含む。
本発明の上記の特徴を詳細に理解できるように、上記で簡単に要約した本発明のより詳細な説明は、実施形態を参照することによって得ることができる。これらの実施形態のいくつかを、添付の図面に示す。しかし、本発明は他の等しく有効な実施形態も許容しうるため、添付の図面は本発明の典型的な実施形態のみを示しており、したがって本発明の範囲を限定すると見なすべきではないことに留意されたい。
様々な処理段階中の誘電体層を示す図である。 様々な処理段階中の薄い炭素膜を有する誘電体層を示す図である。
本発明の実施形態は、一般に、半導体製造向けの低誘電率膜の誘電率（ｋ値）を回復および低下させる方法に関する。
図１Ａは、構造１０１上へ堆積させた誘電体膜１００を示す。構造１０１は、たとえばシリコンウエハなどの基板、またはたとえばメタライゼーションもしくは相互接続層などの事前に形成された層とすることができる。誘電体膜１００は、たとえばＳｉＯ２、Ｓｉ＋Ｏ＋Ｃ、Ｓｉ＋Ｏ＋Ｎ、Ｓｉ＋Ｃ＋Ｏ＋Ｈ、Ｓｉ＋Ｏ＋Ｃ＋Ｎ、または他の関連する膜などの多孔性のシリコン含有低誘電率膜とすることができる。誘電体膜１００内には、孔１０２を形成することができる。
図１Ｂは、誘電体膜１００内へ特徴１０４を形成するために平坦化およびエッチングされた後の誘電体膜１００を示す。誘電体膜１００は、たとえば化学機械平坦化（ＣＭＰ）処理によって平坦化することができる。誘電体膜１００は、たとえば、誘電体膜１００の一部分をマスキングし、誘電体膜１００のうちのマスキングされていない部分をフッ化水素酸（ＨＦ）の蒸気から形成されたプラズマに接触させ、酸素（Ｏ２）ガスまたはＣＯ２ガスから形成されたプラズマを使用してマスクを灰化して除去することによってエッチングすることができる。
誘電体膜１００を平坦化、灰化、およびエッチングすると、水素および／または水が誘電体膜１００内に取り込まれてＳｉ−ＯＨ基が形成され、それによってたとえば誘電体膜１００が親水性を帯びる。誘電体膜１００の親水特性により、孔１０２が水で充填されて損傷孔１０３が生じる。Ｓｉ−ＯＨ基と損傷孔１０３はどちらも、誘電体膜１００のｋ値を増大させる。通常、平坦化およびエッチングから受ける損傷は、図１Ｂに示すように、誘電体膜１００の上部部分および特徴１０４の側壁に局所化される。
図１Ｃは、後述する回復処理によって回復された後の誘電体膜１００を示す。これらの回復処理では、損傷孔１０３から水を除去し、それによって回復済みの孔１０５を生成することによって、またたとえば誘電体膜１００内のＳｉ−ＯＨ基を疎水性のＳｉ−Ｏ−Ｓｉ（ＣＨ３）３基に変換することによって、誘電体膜１００のｋ値を低減させる。疎水性のＳｉ−Ｏ−Ｓｉ（ＣＨ３）３基は、誘電体膜１００の損傷孔１０３から水を取り出すことを支援する。
一実施形態では、誘電体膜１００は、紫外線（ＵＶ）支援型の化学気相堆積（ＣＶＤ）処理によって回復させることができる。ＵＶ−ＣＶＤ処理は、ＵＶ放射の存在下で誘電体膜１００を炭素含有化合物に接触させて上記の誘電体膜１００内にＳｉ−Ｏ−Ｓｉ（ＣＨ３）３基を生成することを含む。
たとえば、ＵＶ−ＣＶＤ処理は、誘電体膜１００を処理チャンバ内へ配置し、処理チャンバを加熱し、処理チャンバ内へ気相の炭素含有前駆体を流し込み、ＵＶ放射源を用いて炭素含有前駆体および誘電体膜１００をＵＶ放射に接触させ、ＵＶ放射で炭素含有前駆体を分解し、誘電体膜１００の損傷孔１０３の中へ炭素含有化合物を堆積させることによって行うことができる。一実施形態では、ＵＶ放射と炭素含有前駆体は同時に供給される。図２Ａに示すように、回復処理中、回復済みの誘電体膜１００上へ薄い炭素含有膜２０１を堆積させることができる。薄い炭素含有膜２０１は、厚さ最大１０Åとすることができる。任意選択で、薄い炭素含有膜２０１は、図１Ｃに示すように、昇華または誘電体膜１００内への拡散によって除去することができる。
適した炭素含有前駆体には、それだけに限定されるものではないが、エチレン、アセチレン、１，３−ブタジエン、およびイソプレンが含まれる。他の適した炭素含有前駆体には、炭素−炭素２重結合（Ｃ＝Ｃ）および／または炭素−炭素３重結合（Ｃ≡Ｃ）を含有する化合物が含まれる。ＵＶ放射は、回復処理中に炭素含有前駆体を効率的に分解するために使用されている特定の炭素含有前駆体によって吸収される特有の波長を含有するように調整することができる。たとえば、１，３−ブタジエンは、２００ｎｍと２２０ｎｍとの間の波長を有するＵＶ放射に対する吸収性が高く、一方、アセチレンは、１２０ｎｍと１８０ｎｍとの間の波長を有するＵＶ放射に対する吸収性が高い。ＵＶ放射は、１０ｎｍと４００ｎｍとの間、たとえば２０ｎｍと２３０ｎｍとの間の波長を有することができる。処理チャンバはまた、炭素含有前駆体の分解に有益な温度まで加熱することができる。
気相の前駆体を使用する１つの利点は、それらの分子が液相の前駆体より深く膜の中へ浸透できることである。また、ＵＶ放射を使用すると、ＵＶ放射が誘電体膜１００内のＳｉ−ＯＨ基を疎水性のＳｉ−Ｏ−Ｓｉ（ＣＨ３）３基に変換するのを支援するため有利である。
ＵＶ−ＣＶＤ処理は、１０トルなどの１トルと１００トルとの間の処理チャンバ圧力、２００℃などの０℃と４００℃との間の誘電体膜温度、５００ｓｃｃｍなどの１０ｓｃｃｍと５０００ｓｃｃｍとの間の炭素含有前駆体流量、および３０秒などの５秒と３００秒との間の処理時間で行うことができる。
誘電体膜１００を回復させた後、後の処理を実行して、半導体デバイスの製造を継続することができる。たとえば、図１Ｄに示すように、誘電体膜１００の特徴１０４内へ拡散バリア１０６を堆積させることができ、特徴１０４内へたとえば銅または銅合金などの金属材料１０７を堆積させることができる。金属材料１０７を平坦化して、平坦化中に形成されうる酸化物を金属材料１０７から除去することが必要とされることがある。一般的な金属酸化物除去技法は、水素プラズマまたはアンモニアプラズマの使用を伴う。平坦化および／または金属酸化物除去処理は、図１Ｅに示すように、誘電体膜１００の表面を再び損傷することがある。誘電体膜１００は、上記の回復処理を使用して回復させることができる。図２Ｂに示すように、回復処理中、回復済みの誘電体膜１００上へ、炭素含有膜２０１に類似の薄い炭素含有膜２０２を堆積させることができる。薄い炭素含有膜２０２は、厚さ最大１０Åとすることができる。任意選択で、薄い炭素含有膜２０２は、図１Ｆに示すように、昇華または誘電体膜１００内への拡散によって除去することができる。
上記の回復処理は、損傷を受けた誘電体膜のｋ値を実質上低下させ、したがって半導体デバイス特徴のスケーリングを継続することが可能になる。
上記は本発明の実施形態を対象とするが、本発明の基本的な範囲を逸脱することなく、本発明の他のさらなる実施形態を考案することもでき、本発明の範囲は、以下の特許請求の範囲によって決定される。

Claims (8)

  1. 損傷を受けた低誘電率誘電体膜を回復させる方法であって、
    誘電体膜を処理チャンバ内に位置決めすることと、
    前記処理チャンバを加熱することと、
    前記処理チャンバ内へ炭素含有前駆体を流し込むことと、
    前記炭素含有前駆体および前記誘電体膜を紫外線（ＵＶ）放射に露出することと、
    前記炭素含有前駆体を分解することと、
    前記誘電体膜の孔の中へ炭素含有化合物を堆積させることと、
    前記誘電体膜上に炭素含有膜を堆積させることと、
    前記誘電体膜から前記炭素含有膜を除去することと
    を含む、方法。
  2. 前記炭素含有前駆体が１，３−ブタジエンおよびイソプレンのうちの少なくとも１つを含む、請求項１に記載の方法。
  3. 前記ＵＶ放射が２００ｎｍと２２０ｎｍとの間の波長を有する、請求項２に記載の方法。
  4. 前記ＵＶ放射が２０ｎｍと２３０ｎｍとの間の波長を有する、請求項１に記載の方法。
  5. 前記炭素含有前駆体を分解することが、前記ＵＶ放射で前記炭素含有前駆体を分解することを含む、請求項１に記載の方法。
  6. 前記処理チャンバが、１トルと１００トルとの間の圧力であり、前記誘電体膜が、０℃と４００℃との間の温度であり、前記炭素含有前駆体が、前記処理チャンバ内へ１０ｓｃｃｍと５０００ｓｃｃｍとの間の流量で流し込まれ、前記誘電体膜が、５秒と３００秒との間の処理時間にわたって処理される、請求項１に記載の方法。
  7. 前記炭素含有膜が、１０Å以下の厚さまで堆積される、請求項１に記載の方法。
  8. 前記誘電体膜から前記炭素含有膜を除去することが、前記炭素含有膜を昇華させることおよび前記誘電体膜内へ前記炭素含有膜を拡散させることのうちの少なくとも１つを含む、請求項１に記載の方法。
JP2014518560A 2011-06-28 2012-05-14 Ｕｖ支援型の光化学堆積によるプラズマ損傷を受けた低誘電率膜の誘電体の復旧 Active JP5992519B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/171,132 2011-06-28
US13/171,132 US8216861B1 (en) 2011-06-28 2011-06-28 Dielectric recovery of plasma damaged low-k films by UV-assisted photochemical deposition
PCT/US2012/037822 WO2013002899A1 (en) 2011-06-28 2012-05-14 Dielectric recovery of plasma damaged low-k films by uv-assisted photochemical deposition

Publications (2)

Publication Number Publication Date
JP2014521210A JP2014521210A (ja) 2014-08-25
JP5992519B2 true JP5992519B2 (ja) 2016-09-14

Family

ID=46395877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014518560A Active JP5992519B2 (ja) 2011-06-28 2012-05-14 Ｕｖ支援型の光化学堆積によるプラズマ損傷を受けた低誘電率膜の誘電体の復旧

Country Status (6)

Country Link
US (1) US8216861B1 (ja)
JP (1) JP5992519B2 (ja)
KR (1) KR101451591B1 (ja)
CN (1) CN103608898A (ja)
TW (1) TW201300567A (ja)
WO (1) WO2013002899A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201403711A (zh) 2012-07-02 2014-01-16 Applied Materials Inc 利用氣相化學暴露之低ｋ介電質損傷修復
TWI581331B (zh) 2012-07-13 2017-05-01 應用材料股份有限公司 降低多孔低ｋ膜的介電常數之方法
CN104143524A (zh) * 2013-05-07 2014-11-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
KR102335891B1 (ko) 2013-12-26 2021-12-03 어플라이드 머티어리얼스, 인코포레이티드 유동성 막들의 광-보조 증착
CN105336663B (zh) * 2014-05-30 2018-11-16 中芯国际集成电路制造(上海)有限公司 金属互连结构的形成方法
US10113234B2 (en) * 2014-07-21 2018-10-30 Applied Materials, Inc. UV assisted silylation for porous low-k film sealing
CN105702619A (zh) * 2014-11-27 2016-06-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9793108B2 (en) * 2015-06-25 2017-10-17 Applied Material, Inc. Interconnect integration for sidewall pore seal and via cleanliness
US9887128B2 (en) * 2015-12-29 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for interconnection
KR20180030280A (ko) 2016-09-12 2018-03-22 삼성전자주식회사 배선 구조체를 갖는 반도체 소자
CN110158052B (zh) 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 低介电常数膜及其制备方法
CN110129769B (zh) * 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 疏水性的低介电常数膜及其制备方法
CN110306226B (zh) * 2019-07-25 2020-12-25 常州大学 超临界二氧化碳中电沉积碳膜的方法
US11348784B2 (en) 2019-08-12 2022-05-31 Beijing E-Town Semiconductor Technology Co., Ltd Enhanced ignition in inductively coupled plasmas for workpiece processing

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
JP4666200B2 (ja) * 2004-06-09 2011-04-06 パナソニック株式会社 ＳｉＣ半導体装置の製造方法
JP5019714B2 (ja) * 2005-01-31 2012-09-05 大陽日酸株式会社 低誘電率膜のダメージ回復法
US7135402B2 (en) * 2005-02-01 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Sealing pores of low-k dielectrics using CxHy
JP2007317817A (ja) * 2006-05-25 2007-12-06 Sony Corp 半導体装置の製造方法
JP5548332B2 (ja) * 2006-08-24 2014-07-16 富士通セミコンダクター株式会社 半導体デバイスの製造方法
US7851232B2 (en) * 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US7500397B2 (en) * 2007-02-15 2009-03-10 Air Products And Chemicals, Inc. Activated chemical process for enhancing material properties of dielectric films
WO2009102363A2 (en) * 2007-11-15 2009-08-20 Stc.Unm Ultra-thin microporous/hybrid materials
JP2009164198A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置の製造方法
US20110151590A1 (en) * 2009-08-05 2011-06-23 Applied Materials, Inc. Apparatus and method for low-k dielectric repair
JP2010245562A (ja) * 2010-07-15 2010-10-28 Tokyo Electron Ltd 低誘電率絶縁膜のダメージ回復方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014521210A (ja) 2014-08-25
TW201300567A (zh) 2013-01-01
KR20140015623A (ko) 2014-02-06
CN103608898A (zh) 2014-02-26
US8216861B1 (en) 2012-07-10
KR101451591B1 (ko) 2014-10-16
WO2013002899A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
JP5992519B2 (ja) Ｕｖ支援型の光化学堆積によるプラズマ損傷を受けた低誘電率膜の誘電体の復旧
CN108138336B (zh) 用于预清洁导电互连结构的方法
US9640424B2 (en) Integrated metal spacer and air gap interconnect
TWI352387B (en) Etch methods to form anisotropic features for high
TWI541062B (zh) 乾式剝離硼－碳膜的方法
US20160133443A1 (en) Methods of dry stripping boron-carbon films
TW201005872A (en) Boron nitride and boron-nitride derived materials deposition method
JP5548332B2 (ja) 半導体デバイスの製造方法
TW201407685A (zh) 圖案化低ｋ介電膜的方法
JP2005210130A (ja) 半導体材料処理室における装置表面のクリーニング方法
JP5233097B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
JP2007116167A (ja) 特徴画成部を形成する方法
CN110073467B (zh) 用于提供低k间隔物的方法
TWI858014B (zh) 使用犧牲性遮罩的選擇性蝕刻
KR100312985B1 (ko) 반도체소자제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160817

R150 Certificate of patent or registration of utility model

Ref document number: 5992519

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250