KR20140001192A - 메모리 디바이스 - Google Patents

메모리 디바이스 Download PDF

Info

Publication number
KR20140001192A
KR20140001192A KR1020137001669A KR20137001669A KR20140001192A KR 20140001192 A KR20140001192 A KR 20140001192A KR 1020137001669 A KR1020137001669 A KR 1020137001669A KR 20137001669 A KR20137001669 A KR 20137001669A KR 20140001192 A KR20140001192 A KR 20140001192A
Authority
KR
South Korea
Prior art keywords
flash memory
stack
memory device
memory member
data
Prior art date
Application number
KR1020137001669A
Other languages
English (en)
Inventor
릭신 순
젠후아 리
Original Assignee
심볼릭 로직 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 심볼릭 로직 리미티드 filed Critical 심볼릭 로직 리미티드
Publication of KR20140001192A publication Critical patent/KR20140001192A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

다중 채널 플래시 메모리 디바이스(100)는 다이 스택된 플래시 메모리 다이(102, 104, 106, 108)를 포함한다. 플래시 메모리는 다중 데이터 채널 배열로 인해 고속 성능을 제공하는 동시에 스택된 다이 배열로 인해 콤팩트하다. 특정 예는 4개의 병렬 데이터 채널을 구비하는 4개의 스택된 플래시 메모리 다이(102, 104, 106, 108)를 구비하는 플래시 메모리이다. 디바이스는 알려진 다이 스택된 플래시 메모리 디바이스의 병목 문제를 완화시킨다.

Description

메모리 디바이스{MEMORY DEVICE}
본 발명은 메모리 디바이스에 관한 것이고, 보다 상세하게는 플래시 메모리 칩 또는 다이와 같은 플래시 메모리 부재들의 스택을 구비하는 메모리 디바이스에 관한 것이다. 본 발명은 또한 플래시 메모리 부재들의 스택된 조립체를 구비하는 전자 장치에 관한 것이다.
전자 데이터 저장 디바이스로서 메모리 디바이스는 많은 전자 장치, 특히 컴퓨터 또는 마이크로 프로세서에 의해 제어되거나 또는 제어가능한 전자 장치의 동작에 필수적이다. 이러한 메모리 디바이스는 USB 메모리 스틱, 고체 상태 디스크(SSD : solid state disks), 모바일 인터넷 디바이스(MID) 등을 포함한다. 다양한 유형의 메모리 디바이스 중에서, 플래시 메모리는 높은 성능 대 비용 비율, 높은 데이터 저장 밀도, 고체 상태, 및 비휘발성으로 인해 점점 더 높은 인기를 얻고 있다. 플래시 메모리는 앞선 메모리 디바이스에 비해 이미 상당한 개선과 발전을 나타내고 있으나, 점점 더 높은 데이터 저장 용량에 대한 점점 더 증가하는 요구는 하나의 콤팩트한 하우징에 더 많은 플래시 메모리를 팩킹할 것에 대한 요구가 항상 존재한다는 것을 의미한다.
도 1과 도 1a는 데이터 저장 용량을 증가하기 위해 고층 구조물(high-rise structure)을 이용하는 종래의 스택된 플래시 메모리 조립체를 개략적으로 도시한다. 이 메모리 조립체는 데이터 액세스 단자들이 캐스케이드 방식(cascade manner)으로 접합된 복수의 플래시 메모리 다이(102, 104, 106, 108)를 포함한다. 그러나, 이러한 스택된 플래시 메모리 조립체의 성능은 스택에 있는 기저(bottom) 플래시 메모리 부재에서 데이터 액세스 병목으로 인해 완전히 만족스럽지는 않다. 나아가, 하나의 플래시 메모리 부재에서 데이터 액세스 단자에 결함이 있는 경우에는 또한 스택에 있는 다른 플래시 메모리 부재에서의 대응하는 데이터 액세스 단자에 오기능을 야기할 수 있다.
본 발명에 따르면, 기판 상에 장착된 복수의 플래시 메모리 부재들의 스택을 포함하는 메모리 디바이스가 제공되며, 여기서 각 플래시 메모리 부재는 데이터 입력 및 출력 단자와 같은 데이터 액세스 단자들의 집합을 포함하며, 상기 복수의 플래시 메모리 부재들 각각의 각 데이터 액세스 단자는 상기 기판 상에 개별적으로 접합되고 기판 상에 있는 접촉 단자를 통해 개별적으로 액세스가능하다. 이 메모리 디바이스는 플래시 메모리 부재의 스택된 조립체의 개별 부재에 개별 또는 병렬 데이터 액세스를 하는 것으로 인해 병목 효과를 완화시키면서 고층 또는 다이 스택 구조의 장점을 이용한다.
기판 상에 개별적으로 액세스가능한 데이터 단자를 제공하는 것은 메모리 디바이스가 멀티 채널 데이터 통신을 가능하게 하면서 다이 스택된 배열을 포함한다는 것을 의미한다. 예를 들어, 본 발명의 4개의 스택된 플래시 메모리 다이를 구비하는 메모리 디바이스에서, 4개의 데이터 채널이 이용가능하다. 이러한 멀티 채널 기능은 병렬 데이터 액세스 및 데이터 전송을 가능하게 하여 컴팩트하면서도 빠른 메모리 디바이스를 대중에게 제공하기 때문에 유리하다.
일 실시예에서, 스택에서 플래시 메모리 부재의 적어도 데이터 입력 및 출력 단자들이 접합 와이어(bonding wire)에 의해 기판에 접합될 수 있다. 플래시 메모리 부재의 모든 접합 와이어는 플래시 메모리 부재의 하나의 측방향 단부 또는 측면 상에 있을 수 있다. 하나의 측방향 단부 상에 다이의 모든 접합 와이어를 구비하는 것은 반대쪽 측방향 단부에 있는 공간이 스택에서 인접한 다이의 와이어 접합을 위해 예비될 수 있다는 것을 의미한다. 스택에서 인접한 플래시 메모리 부재 상에 있는 접합 와이어는 하나의 측방향 단부 또는 측면과 반대쪽 측방향 측면 상에 접합될 수 있다. 접합 와이어가 스택의 바로 반대쪽 단부에 있는 접촉 부분에 위치되도록 플래시 메모리 부재를 스택하는 것에 의해, 특히 접합 와이어가 노출된 전도체일 때, 기판에 접합 와이어를 연결하는데에 더 많은 공간이 이용가능하다.
일 실시예에서, 스택에서 플래시 메모리 부재의 배향은 스택에서 바로 인접한 플래시 메모리 부재에 대해 약 90도 만큼 이동된다. 이것은 접합 와이어를 연결하는데 더 많은 공간을 제공하고, 스택을 둘러싸는 공간을 보다 효율적으로 사용한다. 이러한 실시예에서, 플래시 메모리 부재의 스택은 2개의 바로 인접한 플래시 메모리 부재들 사이에 끼어있는 플래시 메모리 부재의 접합 와이어들이 인접한 플래시 메모리 부재들의 접합된 측방향 측면의 중간에 있도록 배열된다.
스택에서 플래시 메모리 부재의 접합 와이어는 플래시 메모리의 부재의 하나의 측방향 단부에서 접합될 수 있으며, 스택에서 플래시 메모리 부재의 접합된 측방향 단부는 실질적으로 또는 일반적으로 나선형 경로로 분배될 수 있다. 이것은 접합 와이어를 연결하기 위해 스택을 둘러싸는 공간을 보다 최적으로 사용할 수 있게 한다.
일반적으로, 스택은 플래시 메모리 부재의 접합 와이어로 둘러싸이거나, 또는 스택의 적어도 4개의 측방향 측면에 있는 접합 와이어로 둘러싸일 수 있다. 이 배열의 공간 이용은 도 1 및 도 1a의 종래의 배열에 비해 훨씬 더 효율적이고 유리하다는 것은 이 기술 분야에서 통상의 지식을 가진 자라면 이해될 수 있을 것이다.
나아가, 스택은 스택의 반대쪽 측방향 단부에 있는 접합 와이어가 스택의 중심 면에 대해 대칭적으로 분배되도록 배열될 수 있다. 이것은 이전의 설계에 비해 훨씬 더 균형 잡힌 스택 구조를 제공하며, 더 많은 플래시 부재들이 안정성으로 스택되게 한다.
일례로서, 데이터 액세스 단자는 접합 와이어에 의해 기판에 접합될 수 있으며, 이 접합 와이어는 스택에서 하부 플래시 메모리 부재에 있는 접합 와이어가 스택에서 더 상부에 있는 접합 와이어에 의해 네스트(nested)되도록 배열될 수 있다. 예를 들어 도 2a와 도 3a에 도시된 바와 같이 이 네스트 구성은 기판의 하나의 측방향 측면 위에 또는 기판의 하나의 국부적인 영역 위에 더 많은 접합 와이어를 연결하는 유연성을 제공하여, 이에 의해 기판 위에 개별 I/O 액세스를 구비하는 플래시 메모리 부재를 다이 스택하는 것이 더 가능하게 하거나 실용적이게 한다.
예를 들어, 접합 와이어는 스택의 기저에 있는 플래시 메모리 부재가 스택에 접합된 전체 접합 와이어에 의해 둘러싸도록 배열될 수 있다. 이 배열은 스택의 동일한 측방향 측면에 있는 접합 와이어들 사이에 접합 와이어의 교차를 완화시키기 위해 접합 와이어의 깔끔한 배치를 제공한다.
부가적으로 또는 대안적으로, 접합 와이어는 스택의 전체 주변에 분배될 수 있다. 마찬가지로, 이것은 효율적인 개별 I/O 연결을 위해 스택을 둘러싸게 기판 위 공간을 보다 효율적으로 사용할 수 있게 한다.
일 실시예에서, 스택의 플래시 메모리 부재의 접합된 부분은 바로 아래 플래시 메모리 위에 걸쳐 있다(overhang). 이것은 다이 스택의 공간 효율을 최적화하는 동시에 플래시 메모리 부재로부터 기판으로 접합 와이어를 이어져 나가게 하는데 추가적인 헤드룸(headroom)을 유리하게 제공한다.
일례로서, 스택에서 플래시 메모리 부재는 스택에서 바로 인접한 플래시 메모리 부재에 실질적으로 직교하게 배향될 수 있다. 이 직교 배열은 개별 I/O 액세스를 위해 스택 주변에 그리고 기판 위에 효율적인 공간 이용을 제공한다.
일례로서, 기판은 다층 인쇄 회로 기판을 포함하여 인쇄 회로 기판을 포함할 수 있다. 다층 PCB는 플래시 메모리 부재의 훨씬 더 많은 액세스 단자들이 기판으로부터 개별적으로 액세스할 수 있도록 허용하는 훨씬 더 높은 유연성을 제공한다.
바람직하게는, 스택은 적어도 4개의 플래시 메모리 부재를 포함하며, 각 플래시 메모리 부재는 데이터 입력 및 출력 단자의 채널을 포함하며, 4개의 플래시 메모리 부재의 4개의 채널은 기판 위에 개별적으로 액세스할 수 있다. 메모리 다이의 이러한 스택을 포함하는 메모리 디바이스는 종래의 다이 스택된 플래시 메모리의 단 하나의 채널만에 비해 4개의 데이터 채널이 이용가능하기 때문에 더 신속한 데이터 I/O 속도를 제공한다.
일례로서, 스택은 다수(N)의 플래시 메모리 부재를 포함할 수 있으며, 여기서 N = 2n(n = 정수)이다.
일반적으로, 데이터 입력 및 출력 단자의 집합은 집합적으로 통신 채널을 형성하며, 접촉 단자는 전압 및 다른 비 데이터 단자를 더 포함한다.
메모리 디바이스는 데이터 제어기를 더 포함할 수 있으며, 이 데이터 제어기는 병렬인 복수의 플래시 메모리 부재의 데이터 입력 및 출력 단자에 액세스하도록 배열된다.
메모리 디바이스는, 본 발명에 따른 적어도 하나의 메모리 디바이스를 구비하며 USB 메모리 스틱, 고체 상태 하드 디스크 등을 구비하는 데이터 저장 장치의 일부일 수 있다.
본 발명은 첨부 도면을 참조하여 예를 들어 이제 설명될 것이다.
도 1 및 도 1a는 종래 기술의 스택된 플래시 메모리 조립체의 각 측면도 및 사시도;
도 2 및 도 2a는 본 발명의 제 1 실시 예를 도시하는 메모리 디바이스의 각 측면도 및 개략 사시도;
도 3 및 도 3a는 본 발명의 제 2 실시 예를 도시하는 메모리 디바이스의 각 측면도 및 개략 사시도;
도 4는 도 2의 메모리 디바이스의 와이어 접합과 와이어 접합 단자의 관계를 보여주는 개략적인 평면도;
도 5 및 도 5a는 도 2, 도 3 및 도 8의 메모리 디바이스 및 예시적인 응용을 USB 디바이스로 도시하는 각 개략 블록도;
도 6a 및 도 6b는 도 2의 디바이스의 PCB 위 접촉 단자의 분배를 도시하는 개략도 및 이 접촉 영역 중 하나의 영역의 확대도;
도 7은 I/O (입력/출력 단자)를 보여주는 도 2의 디바이스를 보다 상세히 도시하는 개략 사시도;
도 8 및 도 8a는 각각 조립된 형태와 부분 조립된 형태로 본 발명의 제 3 실시예의 메모리 조립체를 도시하는 개략 사시도.
메모리 디바이스의 일례로서 도 2 및 도 2a의 플래시 메모리 조립체(100)는 4개의 플래시 메모리 다이(102, 104, 106, 및 108)의 스택을 포함하고, 각 다이는 외부 전기 연결을 하기 위한 복수의 접촉 단자(120) 또는 접촉 포트를 구비한다. 각 메모리 다이는 고체 상태와 비 휘발성 메모리 셀로 미리 제조되고 한정된 저장 용량을 구비한다. 현재, 플래시 메모리 다이는 1, 2, 4, 또는 8 기가 바이트 용량으로 이용가능하다. 물론, 개별 메모리 다이 또는 칩의 저장 용량은 다이 사이즈에 따라 좌우되며, 그 밀도는 다이 설계 및 제조 기술의 추가적인 개선에 따라 증가할 것으로 예상된다. 본 예에서 사용되는 메모리 다이는 10.8 mm X 13mm의 예시적인 차원을 구비하는 직사각형 다이이다. 예를 들어, 4개의 1 기가 바이트 다이를 서로 스택하는 것에 의해, 하나의 4 기가 바이트 플래시 메모리 칩이 형성된다. 마찬가지로, 하나의 16 기가 바이트 플래시 메모리가 4개의 4 기가 바이트 플래시 메모리 다이를 스택하는 것에 의해 형성된다.
각 메모리 다이(102 내지 108)의 접촉 단자(120)는 데이터 입력과 데이터 출력 단자와 같은 데이터 액세스 단자(130), 및 제어 단자 및 전원 공급 장치 단자와 같은 다른 단자(140)를 포함한다. 데이터 액세스 단자는 다이에 액세스하기 위해 다중 비트 데이터 통신 채널을 집합적으로 한정한다. 각 다이에서 I/O 단자의 수는 일반적으로 바이트의 사이즈에 의해 결정된다. 예를 들어, 바이트 사이즈가 8 비트인 경우 각 데이터 통신 채널은 8 비트 통신을 가능하게 하기 위하여 8개의 I/O 단자를 포함할 수 있다. 마찬가지로, I/O 단자는 바이트 사이즈가 16 비트인 경우 통신 채널을 집합적으로 한정할 수 있다. 사용 가능한 데이터의 단위는 바이트 사이즈에 따라 좌우되기 때문에, 메모리 디바이스의 속도는, 다이로 그리고 다이로부터의 모든 데이터 전송이 이 통신 채널을 통해야 하므로, 데이터 통신 채널의 속도에 의해 주로 결정된다.
플래시 메모리는 부재의 일례로서 플래시 메모리 다이는 "다이 스택" 기술을 사용하여 고층 방식으로 스택되고, 다이 위와 아래의 다이인 인접한 플래시 메모리 다이는 절연성 접착제(110)의 박막을 도포하는 것에 의해 서로 접착된다. 접착된 다이의 스택을 포함하는 조립체는 절연성 접착제의 박막을 도포하하는 것에 의해 기판의 일례로 PCB(150) 위에 접착된다. 메모리 다이 위 접촉 단자는 접합 와이어(112)에 의해 PCB 위 접촉 단자에 연결된다.
도 2, 도 2a 및 도 4에 보다 명확히 도시된 바와 같이, 다이의 모든 접촉 단자는 다이의 하나의 측방향 단부 부분에 위치된 접촉 부분 위에 위치된다. 다이의 스택은 접촉 부분이 외부 전기 연결이 이루어질 수 있도록 하기 위해 스택 후에 노출되도록 배열된다. 다이의 접촉 부분은 접합 와이어가 다이로부터 기판으로 이어져 나가는 경로와 공간을 제공하기 위해 스택으로부터 돌출하여 스택에서 인접한 다이 위에 걸쳐 있다(overhang). 도 2 및 도 4에서 보다 구체적으로 도시된 바와 같이, 다이 위 I/O 단자들 각각은 접합 와이어(112)를 구비하는 기판 위에 개별적으로 접합되어, 다이 위 각 I/O 단자(및 따라서 데이터)가 다른 다이의 I/O 단자와 간섭하거나 다른 다이의 I/O 단자에 의해 방해받지 않고 직접 액세스될 수 있다. 이 개별 I/O 연결 배열은 도 5에서 개략적으로 도시된 바와 같이 다이 스택 구조를 사용하는 동안 병렬 데이터 액세스를 가능하게 한다. 도 6a 및 도 6b에 도시된 바와 같이, PCB는 다이의 모든 접촉 단자들이 PCB 위의 특정 영역에 위치되도록 배열된다. PCB 위 이러한 국부화된 연결 구성은 스택에서 개별 다이의 개별 단자를 쉽게 식별하고 추적할 수 있게 한다.
도 2 및 도 2a에서 보다 구체적으로 도시된 바와 같이, 다이는 하나의 다이의 접촉 부분이 하나의 측방향 단부 상에 있고 인접한 다이의 접촉 부분이 바로 반대쪽 측방향 단부 상에 있도록 구성된다. 이 지그재그 스택은 보다 균형 잡힌 및 대칭적인 스택을 가능하게 하여 보다 안정적인 구조를 가능하게 하고 더 많은 다이들이 스택에 스택가능하게 하여 저장 용량을 더 증가시킬 수 있게 한다. 나아가, 이러한 스택 배열은 또한 접합 와이어가 다이로부터 PCB로 연장할 때 이어져 나가는데 보다 더 공간 효율적인 배열을 제공한다.
도 3 및 도 3a의 스택 조립체(200)는 도 2 및 도 2a의 것과 실질적으로 동일한 구조를 구비하고, 동일한 부호는 동일하거나 공통이거나 균등한 부분을 언급하는데 사용된다. 메모리 다이들 사이에 절연성 접착제의 박막을 도포하는 대신에, 스택 조립체(200)는 인접한 다이들 사이에 스페이서로서 더 기능을 하는 두꺼운 절연성 접착제 층(212)을 포함한다. 이 절연성 스페이서는 충분한 간격을 제공하여 위의 다이에 의해 방해됨이 없이 그리고 도 2의 실시예의 것과 같이 다이를 후퇴시킬 필요 없이 초기에 위쪽으로 연장할 수 있다. 특히, 이 조립체의 다이의 측방향 단부 또는 와이어 접합된 단부들은 실질적으로 동일 높이에 있다는 것이 주목된다.
도 8 및 도 8a의 스택 조립체(300)는 플래시 메모리 디바이스의 제 3 실시예를 개략적으로 도시한다. 플래시 메모리 다이와 PCB의 구조 및 연결은 다이의 접촉 부분의 배향이 다소 다르다는 것을 제외하고는 도 2의 것과 동일하다. 또한, 동일한 부호는 동일하거나 공통이거나 균등한 부분을 언급하는데 사용된다. 구체적으로, 다이의 배향은 인접한 다이의 것과 직교하여, 인접한 다이의 배향, 특히 다이의 접촉 부분의 배향이 90도 분리되어 있다. 이러한 배치에서, PCB에 배치된 접촉 단자는 스택에 대해 분산되어 스택을 둘러싸도록 구성되고, PCB 위 더 많은 공간이 와이어 접합에 이용할 수 있다.
도 5 및 도 5a는 본 발명의 편리한 응용인 USB 메모리 스틱으로 메모리 디바이스의 예시적인 응용을 도시한다.
본 발명은 위의 예시적인 실시 예를 참조하여 설명되었지만, 이 기술 분야에서 통상의 지식을 가진 자라면 이 실시 예는 단지 참조를 위한 것일 뿐, 본 발명의 범위를 제한하는 것으로 간주되어서는 아니되는 것으로 이해된다. 예를 들어, 직사각형 다이가 일례로서 사용되고 있으나, 예를 들어, 정사각형, 원형 또는 타원형과 같은 다른 형상이 또한 다이의 형태로 사용될 수 있다. 또한 예시적인 스택이 4개의 다이를 포함하고 있으나, 4개를 초과하는 다이가 함께 스택될 수 있고 메모리 디바이스는 하나를 초과하는 스택으로부터 조립될 수 있는 것으로 이해된다.

Claims (20)

  1. 메모리 디바이스로서,
    기판 상에 장착된 복수의 플래시 메모리 부재들의 스택을 포함하며, 각 플래시 메모리 부재는 데이터 입력 및 출력 단자와 같은 데이터 액세스 단자들의 집합을 포함하며, 상기 복수의 플래시 메모리 부재들 각각의 각 데이터 액세스 단자는 상기 기판 상에 개별적으로 접합되고, 상기 기판 상의 접촉 단자를 통해 개별적으로 액세스가능한 것을 특징으로 하는 메모리 디바이스.
  2. 제 1 항에 있어서, 상기 스택에서 플래시 메모리 부재의 적어도 상기 데이터 입력 및 출력 단자는 접합 와이어에 의해 상기 기판에 접합하고, 상기 플래시 메모리 부재의 모든 접합 와이어는 상기 플래시 메모리 부재의 하나의 측방향 단부 또는 측면 위에 있는 것을 특징으로 하는 메모리 디바이스.
  3. 제 2 항에 있어서, 상기 스택에서 인접한 플래시 메모리 부재 상의 상기 접합 와이어는 상기 하나의 측방향 단부 또는 측면과 반대쪽 측방향 측면 상에 접합되는 것을 특징으로 하는 메모리 디바이스.
  4. 제 2 항에 있어서, 상기 스택에서 플래시 메모리 부재의 배향은 상기 스택에서 바로 인접한 플래시 메모리 부재에 대하여 약 90도 만큼 이동된 것을 특징으로 하는 메모리 디바이스.
  5. 제 4 항에 있어서, 상기 플래시 메모리 부재의 스택은 2개의 바로 인접한 플래시 메모리 부재들 사이에 끼어있는 플래시 메모리 부재의 상기 접합 와이어가 상기 인접한 플래시 메모리 부재의 상기 접합된 측방향 측면들의 중간에 있도록 배열되는 것을 특징으로 하는 메모리 디바이스.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 스택에서 플래시 메모리 부재의 상기 접합 와이어는 상기 플래시 메모리 부재의 하나의 측방향 단부에 접합되고, 상기 스택에서 상기 플래시 메모리 부재의 상기 접합된 측방향 단부는 실질적으로 또는 일반적으로 나선형 경로 상에 특징으로 하는 메모리 디바이스.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 스택은 상기 플래시 메모리 부재의 접합 와이어에 의해 둘러싸거나 또는 상기 스택의 적어도 4개의 측방향 측면 상의 상기 접합 와이어에 의해 둘러싸이는 것을 특징으로 하는 메모리 디바이스.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 스택은 상기 스택의 반대쪽 측방향 단부 상의 상기 접합 와이어가 상기 스택의 중심 면에 대해 대칭적으로 분배되도록 배열되는 것을 특징으로 하는 메모리 디바이스.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 데이터 액세스 단자는 접합 와이어에 의해 상기 기판에 접합되고, 상기 접합 와이어는 상기 스택 상의 기저 플래시 메모리 부재 상의 접합 와이어가 상기 스택에서 더 상부에 있는 접합 와이어에 의해 네스트(nested)되도록 배열되는 것을 특징으로 하는 메모리 디바이스.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 접합 와이어는 상기 스택의 기저에 있는 상기 플래시 메모리 부재가 상기 스택에 접합된 전체 접합 와이어에 의해 둘러싸이도록 배열되는 것을 특징으로 하는 메모리 디바이스.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 접합 와이어는 상기 스택의 전체 주변 주위에 분배되는 것을 특징으로 하는 메모리 디바이스.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 스택의 플래시 메모리 부재의 상기 접합 부분은 바로 아래에 있는 플래시 메모리 위에 걸쳐 있는(overhang) 것을 특징으로 하는 메모리 디바이스.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 스택에서 플래시 메모리 부재는 상기 스택에서 바로 인접한 플래시 메모리 부재와 실질적으로 직교하게 배향된 것을 특징으로 하는 메모리 디바이스.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서, 각 플래시 메모리 부재는 플래시 메모리의 다이를 포함하는 것을 특징으로 하는 메모리 디바이스.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 기판은 다층 인쇄 회로 기판을 포함하는 인쇄 회로 기판을 포함하는 것을 특징으로 하는 메모리 디바이스.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서, 상기 스택은 적어도 4개의 플래시 메모리 부재를 포함하며, 각 플래시 메모리 부재는 데이터 입력 및 출력 단자의 채널을 포함하며, 상기 4개의 플래시 메모리 부재의 4개의 채널은 상기 기판에 개별적으로 액세스할 수 있는 것을 특징으로 하는 메모리 디바이스.
  17. 제 1 항 내지 제 16 항 중 어느 한 항에 있어서, 상기 스택은 다수(N)의 플래시 메모리 부재를 포함하며, 여기서 N = 2n이고 n은 정수인 것을 특징으로 하는 메모리 디바이스.
  18. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서, 데이터 입력 및 데이터 출력의 집합은 통신 채널을 집합적으로 형성하고, 상기 접촉 단자는 전압 및 다른 비 데이터 단자를 더 포함하는 것을 특징으로 하는 메모리 디바이스.
  19. 제 1 항 내지 제 18 항 중 어느 한 항에 있어서, 데이터 제어기를 더 포함하며, 상기 데이터 제어기는 병렬인 상기 복수의 플래시 메모리 부재의 상기 데이터 입력 및 출력 단자에 액세스하도록 배열되는 것을 특징으로 하는 메모리 디바이스.
  20. 제 1 항 내지 제 19 항 중 어느 한 항에 따른 적어도 하나의 메모리 디바이스를 포함하며, USB 메모리 스틱, 고체 상태 하드 디스크 등을 포함하는 데이터 저장 장치.
KR1020137001669A 2010-06-25 2010-06-25 메모리 디바이스 KR20140001192A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2010/074540 WO2011160311A1 (en) 2010-06-25 2010-06-25 Memory device

Publications (1)

Publication Number Publication Date
KR20140001192A true KR20140001192A (ko) 2014-01-06

Family

ID=45370852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137001669A KR20140001192A (ko) 2010-06-25 2010-06-25 메모리 디바이스

Country Status (7)

Country Link
US (2) US20120079176A1 (ko)
EP (1) EP2586058A4 (ko)
JP (1) JP2013533571A (ko)
KR (1) KR20140001192A (ko)
CN (1) CN102449762B (ko)
TW (1) TW201203499A (ko)
WO (2) WO2011160311A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8659142B2 (en) * 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8687378B2 (en) * 2011-10-17 2014-04-01 Murata Manufacturing Co., Ltd. High-frequency module
KR20130090173A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 반도체 패키지
US9697147B2 (en) 2012-08-06 2017-07-04 Advanced Micro Devices, Inc. Stacked memory device with metadata management
US8922243B2 (en) 2012-12-23 2014-12-30 Advanced Micro Devices, Inc. Die-stacked memory device with reconfigurable logic
US9106260B2 (en) * 2012-12-19 2015-08-11 Advanced Micro Devices, Inc. Parity data management for a memory architecture
US9201777B2 (en) 2012-12-23 2015-12-01 Advanced Micro Devices, Inc. Quality of service support using stacked memory device with logic die
US9065722B2 (en) 2012-12-23 2015-06-23 Advanced Micro Devices, Inc. Die-stacked device with partitioned multi-hop network
US9170948B2 (en) 2012-12-23 2015-10-27 Advanced Micro Devices, Inc. Cache coherency using die-stacked memory device with logic die
US9135185B2 (en) * 2012-12-23 2015-09-15 Advanced Micro Devices, Inc. Die-stacked memory device providing data translation
US9286948B2 (en) 2013-07-15 2016-03-15 Advanced Micro Devices, Inc. Query operations for stacked-die memory device
JP2015069658A (ja) * 2013-09-26 2015-04-13 富士通株式会社 メモリ
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US11004477B2 (en) 2018-07-31 2021-05-11 Micron Technology, Inc. Bank and channel structure of stacked semiconductor device
JP7385113B2 (ja) 2019-10-21 2023-11-22 株式会社バッファロー 半導体メモリ装置
US11954341B2 (en) * 2022-05-05 2024-04-09 Seagate Technology Llc External storage of internal drive management data

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6148354A (en) * 1999-04-05 2000-11-14 M-Systems Flash Disk Pioneers Ltd. Architecture for a universal serial bus-based PC flash disk
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
JP2002176135A (ja) * 2000-12-07 2002-06-21 Toshiba Corp 積層型の半導体装置とその製造方法
TW498470B (en) * 2001-05-25 2002-08-11 Siliconware Precision Industries Co Ltd Semiconductor packaging with stacked chips
JP2003007963A (ja) * 2001-06-20 2003-01-10 Hitachi Ltd 半導体記憶装置および製造方法
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
KR20030075860A (ko) * 2002-03-21 2003-09-26 삼성전자주식회사 반도체 칩 적층 구조 및 적층 방법
US6639309B2 (en) * 2002-03-28 2003-10-28 Sandisk Corporation Memory package with a controller on one side of a printed circuit board and memory on another side of the circuit board
JP2004179442A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp マルチチップモジュール
CN1717662B (zh) * 2002-11-28 2010-04-28 株式会社瑞萨科技 存储器模块、存储器系统和信息仪器
CN1604065A (zh) * 2003-09-30 2005-04-06 夏新电子股份有限公司 具有闪存功能的手持设备及存读数据文件的方法
JP2005243132A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
WO2006016198A1 (en) * 2004-08-02 2006-02-16 Infineon Technologies Ag Electronic component with stacked semiconductor chips and heat dissipating means
CN1790707A (zh) * 2004-12-16 2006-06-21 希旺科技股份有限公司 多模式的快闪储存器集成电路
JP4790386B2 (ja) * 2005-11-18 2011-10-12 エルピーダメモリ株式会社 積層メモリ
US9053950B2 (en) * 2007-11-26 2015-06-09 Keio University Electronic circuit
US8125064B1 (en) * 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
WO2010057339A1 (en) * 2008-11-19 2010-05-27 Hong Kong Applied Science and Technology Research Institute Co. Ltd Semiconductor chip with through-silicon-via and sidewall pad
US20110022769A1 (en) * 2009-07-26 2011-01-27 Cpo Technologies Corporation Translation USB Intermediate Device and Data Rate Apportionment USB Intermediate Device

Also Published As

Publication number Publication date
EP2586058A4 (en) 2014-01-01
WO2011160321A1 (en) 2011-12-29
TW201203499A (en) 2012-01-16
US20120079176A1 (en) 2012-03-29
CN102449762A (zh) 2012-05-09
EP2586058A1 (en) 2013-05-01
WO2011160311A1 (en) 2011-12-29
JP2013533571A (ja) 2013-08-22
US20120203954A1 (en) 2012-08-09
CN102449762B (zh) 2015-06-17

Similar Documents

Publication Publication Date Title
KR20140001192A (ko) 메모리 디바이스
US7777348B2 (en) Semiconductor device
JP5193837B2 (ja) 半導体メモリカード
CN101436584B (zh) 层叠半导体封装
KR101660430B1 (ko) 반도체 패키지
US8218346B2 (en) Multi-chip packages including extra memory chips to define additional logical packages and related devices
US20070035015A1 (en) Stack structure with semiconductor chip embedded in carrier
JP2009038376A (ja) 半導体パッケージ、スタックモジュール、カード、システム及び半導体パッケージの製造方法
KR102150111B1 (ko) 반도체 적층 패키지
US20140217586A1 (en) Package-on-package device
KR102116979B1 (ko) 적층 반도체 패키지
KR20100104910A (ko) 반도체 패키지
KR20200095841A (ko) 적층 칩 구조를 가지는 반도체 패키지
KR20130035442A (ko) 스택 패키지
KR100513422B1 (ko) 집적회로 모듈의 구조
US9480161B2 (en) Thin low profile strip dual in-line memory module
CN108630670B (zh) 一种封装模块及堆叠封装结构
CN102439718B (zh) 数据存储装置
CN216213267U (zh) 一种三维芯片及电子设备
KR100668848B1 (ko) 칩 스택 패키지
KR100650731B1 (ko) 스택 패키지
KR20230004147A (ko) 반도체 패키지
CN114582811A (zh) 一种存储器集成微系统
KR20210077290A (ko) 적층 반도체 칩을 포함하는 반도체 패키지
KR20060136155A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application