CN216213267U - 一种三维芯片及电子设备 - Google Patents

Abstract

本申请公开一种三维芯片及电子设备，涉及芯片技术领域，能够提高三维芯片的性能和可靠性。三维芯片，包括：第一芯片单元，所述第一芯片单元上设置有第一电路；第二芯片单元，所述第二芯片单元上设置有第二电路；基础键合单元，所述第一电路与所述第二电路通过所述基础键合单元电连接，所述基础键合单元关联至少一个冗余键合单元，所述冗余键合单元与对应的所述基础键合单元并联于同一个所述第一电路和同一个所述第二电路之间。

Description

一种三维芯片及电子设备

技术领域

本申请涉及芯片技术领域，尤其涉及一种三维芯片及电子设备。

背景技术

在3D IC(三维芯片)中，HB cell(Hybrid bonding cell，键合单元)用于连接两个芯片。两个芯片之间唯一的数据交互通路就是HB cell，HB cell的数量会直接影响三维芯片的性能和可靠性。

然而，在现有的三维芯片中，HB cell的数量和位置的设置均依赖于芯片的端口位置以及芯片线路连接的需求，未考虑三维芯片的性能和可靠性

实用新型内容

本申请实施例提供一种三维芯片及电子设备，能够提高三维芯片的性能和可靠性。

本申请实施例的第一方面，提供一种三维芯片，包括：

第一芯片单元，所述第一芯片单元上设置有第一电路；

第二芯片单元，所述第二芯片单元上设置有第二电路；

基础键合单元，所述第一电路与所述第二电路通过所述基础键合单元电连接，所述基础键合单元关联至少一个冗余键合单元，所述冗余键合单元与对应的所述基础键合单元并联于同一个所述第一电路和同一个所述第二电路之间。

在一些实施方式中，所述第一电路包括第一导电部，所述第二电路包括第二导电部，所述第一导电部与所述第二导电部通过所述基础键合单元电连接；

所述第二导电部在所述第一芯片单元上的正投影为第一投影，与所述第二导电部电连接的所述第一导电部所在区域与所述第一投影的交叠区域为键合区域，电连接同一个所述第一导电部和同一个所述第二导电部的所述基础键合单元和所述冗余键合单元均设置于所述键合区域内。

在一些实施方式中，所述第一投影的面积大于与所述第二导电部电连接的所述第一导电部所在区域的面积。

在一些实施方式中，所述第一芯片单元包括第一顶层金属层，所述第一顶层金属层内设置有所述第一导电部；

所述第二芯片单元包括第二顶层金属层，所述第二顶层金属层内设置有所述第二导电部；

所述基础键合单元和所述冗余键合单元设置于所述第一顶层金属层与所述第二顶层金属层之间。

在一些实施方式中，所述第一芯片单元包括第一有源层，所述第一有源层设置于所述第一顶层金属层远离所述第二芯片单元的一侧，所述第一有源层内设置有第一器件；

所述第二芯片单元包括第二有源层，所述第二有源层设置于所述第二顶层金属层远离所述第一芯片单元的一侧，所述第二有源层内设置有第二器件；

所述第一电路包括所述第一器件，所述第一电路中的所述第一器件和所述第一导电部电连接；

所述第二电路包括所述第二器件，所述第二电路中的所述第二器件和所述第二导电部电连接。

在一些实施方式中，与所述基础键合单元并联于同一个所述第一电路和同一个所述第二电路之间的所述冗余键合单元的数量为至少两个。

在一些实施方式中，与所述基础键合单元并联于同一个所述第一电路和同一个所述第二电路之间的所述冗余键合单元呈阵列排布。

在一些实施方式中，所述基础键合单元的形状与所述冗余键合单元的形状相同。

在一些实施方式中，所述基础键合单元的尺寸与所述冗余键合单元的尺寸相同。

本申请实施例还提供一种电子设备，所述电子设备包括如第一方面所述的三维芯片。

本申请实施例提供的三维芯片及电子设备，通过设置基础键合单元与关联的冗余键合单元在同一个第一电路和第二电路之间并联，在基础键合单元满足第一电路与第二电路之间的基本电连接需求的基础上，能够减小具有连接关系的第一电路和第二电路之间的连接电阻，减小连接压降，可以降低具有连接关系的第一电路和第二电路的连接耗能，能够增强具有连接关系的第一电路和第二电路的电连接稳定性，使得具有连接关系的第一电路和第二电路之间的信号传输更加稳定，减小具有连接关系的第一电路和第二电路之间的连接电阻，还能够利于部分电阻明暗的信号传输，进而提升三维芯片的性能和可靠性。

附图说明

图1为本申请实施例提供的一种三维芯片的结构示意图；

图2为本申请实施例提供的一种第一芯片单元的局部结构俯视图；

图3为本申请实施例提供的一种三维芯片的制备方法的示意性流程图；

图4为本申请实施例提供的一种电子设备的示意性结构框图。

具体实施方式

为了更好的理解本说明书实施例提供的技术方案，下面通过附图以及具体实施例对本说明书实施例的技术方案做详细的说明，应当理解本说明书实施例以及实施例中的具体特征是对本说明书实施例技术方案的详细的说明，而不是对本说明书技术方案的限定，在不冲突的情况下，本说明书实施例以及实施例中的技术特征可以相互组合。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“两个以上”包括两个或大于两个的情况。

在三维芯片中，键合单元用于连接两个芯片。两个芯片之间唯一的数据交互通路就是HB cell，HB cell的数量会直接影响三维芯片的性能和可靠性。然而，在现有的三维芯片中，HB cell的数量和位置的设置均依赖于芯片的端口位置以及芯片线路连接的需求，未考虑三维芯片的性能和可靠性。

有鉴于此，本申请实施例提供一种三维芯片及电子设备，能够提高三维芯片的性能和可靠性。

本申请实施例的第一方面，提供一种三维芯片，图1为本申请实施例提供的一种三维芯片的结构示意图。如图1所示，本申请实施例提供的三维芯片，包括：第一芯片单元100，第一芯片单元100上设置有第一电路；第二芯片单元200，第二芯片单元200上设置有第二电路；基础键合单元300，第一电路与第二电路通过基础键合单元300电连接，基础键合单元关联至少一个冗余键合单元400，冗余键合单元400与对应的基础键合单元300并联于同一个第一电路和同一个第二电路之间。基础键合单元300与冗余键合单元400可以采用相同的材料，也可以采用相同的形状，本申请实施例均不作具体限定。图1所示的三维芯片中的第一芯片单元100可以作为底芯片，第二芯片单元200可以作为顶芯片，本申请实施例不作具体限定。图1未示出第一电路和第二电路，图1所示的冗余键合单元400和基础键合单元300的数量只是示意性的。第一电路的数量以及第二电路的数量均可以为多个，根据芯片内部的继承电路结构所确定，本申请实施例不作具体限定。

需要说明的是，基础键合单元300用于满足第一电路与第二电路之间的基本电连接需求，因此，基础键合单元300的数量和位置是根据第一电路和第二电路的具体电连接的基础电性要求进行设置，基础键合单元300的数量和位置较为固定。冗余键合单元400是在设置了满足基础电连接需求的基础键合单元300的基础上设置的多余的键合单元，冗余键合单元400的作用是加强第一电路和第二电路的电连接，基础键合单元300与关联的冗余键合单元400在同一个第一电路和第二电路之间是并联的，能够减小具有连接关系的第一电路和第二电路之间的连接电阻，减小连接压降，可以降低具有连接关系的第一电路和第二电路的连接耗能，能够增强具有连接关系的第一电路和第二电路的电连接稳定性，使得具有连接关系的第一电路和第二电路之间的信号传输更加稳定，减小具有连接关系的第一电路和第二电路之间的连接电阻，还能够利于部分电阻明暗的信号传输，进而提升三维芯片的性能以及提升可靠性。

本申请实施例提供的三维芯片，通过设置基础键合单元300与关联的冗余键合单元400在同一个第一电路和第二电路之间并联，在基础键合单元300满足第一电路与第二电路之间的基本电连接需求的基础上，能够减小具有连接关系的第一电路和第二电路之间的连接电阻，减小连接压降，可以降低具有连接关系的第一电路和第二电路的连接耗能，能够增强具有连接关系的第一电路和第二电路的电连接稳定性，使得具有连接关系的第一电路和第二电路之间的信号传输更加稳定，减小具有连接关系的第一电路和第二电路之间的连接电阻，还能够利于部分电阻明暗的信号传输，进而提升三维芯片的性能以及提升可靠性。

在一些实施方式中，第一电路包括第一导电部，第二电路包括第二导电部，第一导电部与第二导电部通过基础键合单元电连接；第二导电部在第一芯片单元上的正投影为第一投影，与第二导电部电连接的第一导电部所在区域与第一投影的交叠区域为键合区域，电连接同一个第一导电部和同一个第二导电部的基础键合单元和冗余键合单元均设置于键合区域内。需要说明的是第一导电部和第二导电部可以是导电线路、引线、金属焊盘或者导电层等，本申请实施例均不作具体限定。

示例性的，图2为本申请实施例提供的一种第一芯片单元的局部结构俯视图。如图2所示，第一芯片单元100的第一导电部所在区域为第一区域101内设置有基础键合单元300和冗余键合单元400，第一区域101包括冗余区域102，冗余区域102内设置有冗余键合单元400，第二导电部在第一芯片单元100上的正投影为第一投影103，与第二导电部电连接的第一导电部所在区域(第一区域101)与第一投影103的交叠区域为键合区域104，电连接同一个第一导电部和同一个第二导电部的基础键合单元300和冗余键合单元400均设置于键合区域104内。图2所示的基础键合单元300和冗余键合单元400的位置和数量，键合区域104的大小等均是示意性的，不作为本申请实施例的具体限定。

在一些实施方式中，与基础键合单元300并联于同一个第一电路和同一个第二电路之间的冗余键合单元400的数量为至少两个。在空间有限的情况下，设置至少两个冗余键合单元400也能够起到加强具有连接关系的第一电路和第二电路之间的稳定性的作用。

在一些实施方式中，第一投影的面积大于与第二导电部电连接的第一导电部所在区域的面积。

示例性的，参考图2，第一投影103的面积大于与第二导电部电连接的第一导电部所在区域的面积(第一区域101)。在三维芯片的设计阶段，可以以第一芯片单元100上的第一导电部为基准，在满足基础电连接需求的基础上，适当扩大第二导电部的面积，即扩大第二导电部在第一芯片单元100上的正投影(第一投影103)的面积，能够起到扩大键合区域104的面积的作用，即能够扩大冗余区域102的面积，即可实现设置更多数量的冗余键合单元。

本申请实施例提供的三维芯片，通过在满足基础电连接需求的基础上，适当扩大第二导电部的面积，即扩大第二导电部在第一芯片单元100上的正投影(第一投影103)的面积，能够起到扩大键合区域104的面积的作用，即能够扩大冗余区域102的面积，即可实现设置更多数量的冗余键合单元400。通过设置尽可能多的冗余键合单元400，在基础键合单元300满足第一电路与第二电路之间的基本电连接需求的基础上，能够减小具有连接关系的第一电路和第二电路之间的连接电阻，减小连接压降，可以降低具有连接关系的第一电路和第二电路的连接耗能，能够增强具有连接关系的第一电路和第二电路的电连接稳定性，使得具有连接关系的第一电路和第二电路之间的信号传输更加稳定，减小具有连接关系的第一电路和第二电路之间的连接电阻，还能够利于部分电阻明暗的信号传输，进而提升三维芯片的性能。

在一些实施方式中，与基础键合单元300并联于同一个第一电路和同一个第二电路之间的冗余键合单元400呈阵列排布。

示例性的，参考图2，多个冗余键合单元400呈阵列排布，能够使得各个冗余键合单元400之间的信号传输较为均匀，能够为第一电路和第二电路提供稳定且均匀的电连接。

在一些实施方式中，第一芯片单元包括第一顶层金属层，第一顶层金属层内设置有第一导电部；第二芯片单元包括第二顶层金属层，第二顶层金属层内设置有第二导电部；基础键合单元和冗余键合单元设置于第一顶层金属层与第二顶层金属层之间。第一顶层金属层上还可以设置有其他电路连接线，第二顶层金属层上也还可以设置有其他电路连接线，本申请实施例均不作具体限定。

第一芯片单元包括第一有源层，第一有源层设置于第一顶层金属层远离第二芯片单元的一侧，第一有源层内设置有第一器件；第二芯片单元包括第二有源层，第二有源层设置于第二顶层金属层远离第一芯片单元的一侧，第二有源层内设置有第二器件；第一电路包括第一器件，第一电路中的第一器件和第一导电部电连接；第二电路包括第二器件，第二电路中的第二器件和第二导电部电连接。第一芯片单台通过第一顶层金属层上的电路连接线和第一有源层上的第一器件来实现电路集成，第二芯片单台通过第二顶层金属层上的电路连接线和第二有源层上的第二器件来实现电路集成，第一导电部可以有多条，第一器件可以有多个，第二导电部可以有多条，第二器件可以有多个，具体根据第一电路和第二电路的设计结构来确定，本申请实施例均不作具体限定。第一芯片单元和第二芯片单元上还可以包括其他膜层，本申请实施例也不作具体限定。

在一些实施方式中，基础键合单元的形状与冗余键合单元的形状可以是相同的。例如均是圆柱形、方柱形或梯形柱，本申请实施例均不作具体限定。

在一些实施方式中，基础键合单元的尺寸与冗余键合单元的尺寸相同。尺寸可以包括长、宽、高、圆半径、椭圆长短轴以及截面面积等，本申请实施例均不作具体限定。将基础键合单元和冗余键合单元的形状或尺寸设置为相同，或者基础键合单元和冗余键合单元采用相同的材料制备，便于基础键合单元和冗余键合单元的同步制备，无需增加制备工艺流程，不会造成生产成本的提高。

本申请实施例的第二方面，提供一种三维芯片的制备方法，图3为本申请实施例提供的一种三维芯片的制备方法的示意性流程图。如图3所示，本申请实施例提供的三维芯片的制备方法用于制备如第一方面所述的三维芯片，本申请实施例提供的三维芯片的制备方法，包括：

S100：在第一芯片单元上设置第一电路、基础键合单元和冗余键合单元，其中，基础键合单元和冗余键合单元均与第一电路电连接。基础键合单元和冗余键合单元可以通过同一道工艺进行制备，具体根据基础键合单元和冗余键合单元的制备方式和材料所决定。在节省工艺流程的角度考虑，可以将基础键合单元和冗余键合单元在同一工艺流程中进行同步制备。

S200：在第二芯片单元上设置第二电路。

S300：将第一芯片单元和第二芯片单元通过基础键合单元和冗余键合单元键合在一起，以将第一电路与第二电路通过基础键合单元电连接，其中，基础键合单元关联至少一个冗余键合单元，冗余键合单元与对应的基础键合单元并联于同一个第一电路和同一个第二电路之间。

本申请实施例提供的三维芯片的制备方法，通过设置基础键合单元与关联的冗余键合单元在同一个第一电路和第二电路之间并联，在基础键合单元满足第一电路与第二电路之间的基本电连接需求的基础上，能够减小具有连接关系的第一电路和第二电路之间的连接电阻，减小连接压降，可以降低具有连接关系的第一电路和第二电路的连接耗能，能够增强具有连接关系的第一电路和第二电路的电连接稳定性，使得具有连接关系的第一电路和第二电路之间的信号传输更加稳定，减小具有连接关系的第一电路和第二电路之间的连接电阻，还能够利于部分电阻明暗的信号传输，进而提升三维芯片的性能。

在一些实施方式中，在第一电路包括第一导电部，第二电路包括第二导电部的情况下，步骤S100，可以包括：

在第一芯片单元上设置第一导电部；

在第一导电部所在的区域内设置基础键合单元和冗余键合单元，以使基础键合单元和冗余键合单元均与第一导电部电连接；

步骤S200，可以包括：

在第二芯片单元上设置第二导电部，其中，第二导电部在第一芯片单元上的正投影为第一投影，第一投影覆盖基础键合单元和冗余键合单元所在的区域；

步骤S300，可以包括：

将第一芯片单元和第二芯片单元通过基础键合单元和冗余键合单元键合在一起，以将第一电路与第二电路通过基础键合单元电连接，其中，与第二导电部电连接的第一导电部所在区域与第一投影的交叠区域为键合区域，电连接同一个第一导电部和同一个第二导电部的基础键合单元和冗余键合单元均设置于键合区域内。

在一些实施方式中，在第二芯片单元上设置第二导电部，可以包括：

在第二芯片单元上设置第二导电部，其中，第一投影的面积大于与第二导电部电连接的第一导电部所在区域的面积。

本申请实施例提供的三维芯片的制备方法，结合图2所示，通过在满足基础电连接需求的基础上，适当扩大第二导电部的面积，即扩大第二导电部在第一芯片单元100上的正投影(第一投影103)的面积，能够起到扩大键合区域104的面积的作用，即能够扩大冗余区域102的面积，即可实现设置更多数量的冗余键合单元400。通过设置尽可能多的冗余键合单元400，在基础键合单元300满足第一电路与第二电路之间的基本电连接需求的基础上，能够减小具有连接关系的第一电路和第二电路之间的连接电阻，减小连接压降，可以降低具有连接关系的第一电路和第二电路的连接耗能，能够增强具有连接关系的第一电路和第二电路的电连接稳定性，使得具有连接关系的第一电路和第二电路之间的信号传输更加稳定，减小具有连接关系的第一电路和第二电路之间的连接电阻，还能够利于部分电阻明暗的信号传输，进而提升三维芯片的性能。

本申请实施例的第三方面，提供一种电子设备，所述电子设备包括如第一方面所述的三维芯片。图4为本申请实施例提供的一种电子设备的示意性结构框图。如图4所示，本申请实施例提供的电子设备包括三维芯片1000，电子设备中还可以包括其他器件或者电路等，本申请实施例不作具体限定。

示例性的，三维芯片可以作为存储器件或者微处理器件等等设置在小型或者大型的电子设备中，电子设备可以是计算机、音视频播放器、游戏设备或者数码设备等，本申请实施例不作具体限定。

尽管已描述了本说明书的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本说明书范围的所有变更和修改。

显然，本领域的技术人员可以对本说明书进行各种改动和变型而不脱离本说明书的精神和范围。这样，倘若本说明书的这些修改和变型属于本说明书权利要求及其等同技术的范围之内，则本说明书也意图包含这些改动和变型在内。

Claims (10)

1.一种三维芯片，其特征在于，包括：

第一芯片单元，所述第一芯片单元上设置有第一电路；

第二芯片单元，所述第二芯片单元上设置有第二电路；

基础键合单元，所述第一电路与所述第二电路通过所述基础键合单元电连接，所述基础键合单元关联至少一个冗余键合单元，所述冗余键合单元与对应的所述基础键合单元并联于同一个所述第一电路和同一个所述第二电路之间。

2.根据权利要求1所述的三维芯片，其特征在于，所述第一电路包括第一导电部，所述第二电路包括第二导电部，所述第一导电部与所述第二导电部通过所述基础键合单元电连接；

所述第二导电部在所述第一芯片单元上的正投影为第一投影，与所述第二导电部电连接的所述第一导电部所在区域与所述第一投影的交叠区域为键合区域，电连接同一个所述第一导电部和同一个所述第二导电部的所述基础键合单元和所述冗余键合单元均设置于所述键合区域内。

3.根据权利要求2所述的三维芯片，其特征在于，所述第一投影的面积大于与所述第二导电部电连接的所述第一导电部所在区域的面积。

4.根据权利要求2所述的三维芯片，其特征在于，所述第一芯片单元包括第一顶层金属层，所述第一顶层金属层内设置有所述第一导电部；

所述第二芯片单元包括第二顶层金属层，所述第二顶层金属层内设置有所述第二导电部；

所述基础键合单元和所述冗余键合单元设置于所述第一顶层金属层与所述第二顶层金属层之间。

5.根据权利要求4所述的三维芯片，其特征在于，所述第一芯片单元包括第一有源层，所述第一有源层设置于所述第一顶层金属层远离所述第二芯片单元的一侧，所述第一有源层内设置有第一器件；

所述第二芯片单元包括第二有源层，所述第二有源层设置于所述第二顶层金属层远离所述第一芯片单元的一侧，所述第二有源层内设置有第二器件；

所述第一电路包括所述第一器件，所述第一电路中的所述第一器件和所述第一导电部电连接；

所述第二电路包括所述第二器件，所述第二电路中的所述第二器件和所述第二导电部电连接。

6.根据权利要求1所述的三维芯片，其特征在于，与所述基础键合单元并联于同一个所述第一电路和同一个所述第二电路之间的所述冗余键合单元的数量为至少两个。

7.根据权利要求6所述的三维芯片，其特征在于，与所述基础键合单元并联于同一个所述第一电路和同一个所述第二电路之间的所述冗余键合单元呈阵列排布。

8.根据权利要求1所述的三维芯片，其特征在于，所述基础键合单元的形状与所述冗余键合单元的形状相同。

9.根据权利要求8所述的三维芯片，其特征在于，所述基础键合单元的尺寸与所述冗余键合单元的尺寸相同。

10.一种电子设备，其特征在于，所述电子设备包括如权利要求1-9中任一项所述的三维芯片。

Images