CN102439718B - 数据存储装置 - Google Patents

数据存储装置 Download PDF

Info

Publication number
CN102439718B
CN102439718B CN201080013913.7A CN201080013913A CN102439718B CN 102439718 B CN102439718 B CN 102439718B CN 201080013913 A CN201080013913 A CN 201080013913A CN 102439718 B CN102439718 B CN 102439718B
Authority
CN
China
Prior art keywords
flash memory
memory component
data storage
storage device
stacking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080013913.7A
Other languages
English (en)
Other versions
CN102439718A (zh
Inventor
孙日欣
李振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Bai Dimensional Storage Polytron Technologies Inc
Original Assignee
Simplo Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/CN2010/074540 external-priority patent/WO2011160311A1/en
Application filed by Simplo Technology Co Ltd filed Critical Simplo Technology Co Ltd
Priority to CN201080013913.7A priority Critical patent/CN102439718B/zh
Publication of CN102439718A publication Critical patent/CN102439718A/zh
Application granted granted Critical
Publication of CN102439718B publication Critical patent/CN102439718B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

数据存储装置(500、600、700、和800)包括通过堆叠闪存部件构成的多通道闪存组件(100、200、300)。由于使用堆叠的闪存部件，所以该数据存储装置是紧凑的，其中堆叠的闪存部件由于其多数据通道构造而提供高速性能。具体示例是使用包括4个并行数据通道的4块堆叠的闪存芯片的闪存组件。本发明的优点在于提供一种数据存储装置，其具有高数据传输速度下的高数据存储容量，同时由于其高层堆叠构造而能够保持紧凑结构。

Description

数据存储装置
技术领域
本发明涉及诸如USB闪存驱动器和USB存储棒之类的数据存储装置，更具体地涉及包括诸如闪存电路片或芯片(die)的闪存部件的堆叠的数据存储装置。本发明还涉及包括闪存部件的堆叠组件(assembly)的电子数据存储设备。
背景技术
作为电子数据存储的存储器装置对于很多电子设备的操作来说是必需的，尤其是对于通过计算机或微处理器控制或可控的电子设备来说。这种存储器装置包括USB存储棒、固态盘(SSD)、移动互联网装置(MID)等。在各种类型的存储器装置中，闪存由于其较高的性价比、高数据存储密度、固态和非易失性而变得越来越流行。尽管闪存已经体现了超越之前的存储器装置的实质改进和优势，但对于更高数据存储容量的不断增长的需求意味着总是存在着将更多闪存装入单个紧凑封装的需求。
图1和图1A示意性地示出了现有技术堆叠闪存组件，其利用高层结构来增大数据存储容量。该存储器组件包括多个闪存芯片102、104、106、108，其中数据访问端子以级联方式连接。不过，由于堆叠中的底部闪存部件的数据访问瓶颈，使得这种堆叠闪存组件的性能整体上不令人满意。此外，一个闪存部件上的损坏的数据访问端子(或存取端子)还可能导致堆叠中其它闪存部件上的对应数据访问端子失效。
发明内容
根据本发明提供了一种包括多通道闪存组件的数据存储装置，该闪存组件包括多个堆叠的闪存部件，其中所述闪存组件为NAND型，并且所述数据存储装置包括NAND控制器，该NAND控制器配置为与闪存组件协作以影响NAND控制器与闪存组件之间的在多个通道上的并行数据传输。特别有利的是包括多通道堆叠闪存组件的数据存储装置，因为其能够在通过高层堆叠结构维持紧凑构造的同时提供高数据传输速度下的高数据存储能力。
在一个实施例中，该数据存储装置适用于USB3.0或超高速USB应用。
例如，闪存组件可以适用于最高速度为4.8GB/s(Gbps)的多通道数据传输。这提供了与针对高速数据传输应用的USB3.0标准的兼容性。
闪存是NAND型，该装置可以包括NAND控制器，其配置为与闪存组件协同操作，以影响在控制器和闪存组件之间通过多个通道并行进行的数据传输。
该装置可以包括主控制器和USB3.0PHY接口，主控制器配置为用来在NAND控制器和USB3.0PHY接口之间协调数据传输。
在一个实施例中，该装置还包括USB2.0PHY接口，并且主控制器还配置为用来在NAND控制器和USB2.0PHY接口之间协调数据传输。这便于使该装置同时兼容USB2.0和USB3.0装置。
附图说明
下面通过示例并参照附图对本发明进行说明，附图中：
图1和图1A分别是现有技术堆叠闪存组件的侧视图和透视图，
图2和图2A分别示出了例示本发明第一实施例的存储器装置的侧视图和示意透视图，
图3和图3A分别示出了例示本发明第二实施例的存储器装置的侧视图和示意透视图，
图4是示出了图2的存储器装置的引线接合与引线接合端子之间的关系的示意图，
图5和图5A分别是图示了图2、图3、图8的存储器装置与作为USB装置的示例应用的示意框图，
图6A和图6B分别是例示了图2中装置的PCB上的触点端子的分布以及一个触点区域的放大图的示意图，
图7是更详细地示出了图2中装置的I/O(输入/输出端子)的示意透视图，
图8和图8A是分别以组合以及部分组合形式图示了本发明第三实施例的闪存组件的示意透视图，
图9是包含本发明的闪存组件的闪存驱动器的示意框图，
图10是根据图9中框图的闪存驱动器的纵向剖面侧视图，并且例示了本发明的数据存储装置的一个实施例，
图10A和图10B是从移除了覆盖的图10存储器装置的上方和下方看到的透视图，
图10C是图示了闪存组件和NAND控制器之间的连接导线(l ead)的走线的示意图，
图11和图11A-图11C是分别与图10、图10A-图10C的例示了图9的闪存驱动器的第二构造实施例相对应的不同视图，
图11D1-图11D3分别示出了IC582侧以及闪存组件侧上的连接导线的走线，以及图11的IC582和闪存堆叠的布置的侧视图，
图12和图12A-图12C是分别对应于图10、图10A-图10C的不同视图，并且例示了图9的闪存驱动器的第三构造实施例，
图13和图13A-图13C是分别对应于图11、图11A-图11C的不同视图，并且例示了图9的闪存驱动器的第四构造实施例，
图13D1-图13D3分别示出了IC582侧以及闪存组件侧上的连接导线的走线，以及IC582和图13的闪存堆叠的布置的侧视图。
具体实施方式
作为存储器装置示例的图2及图2A的闪存组件100包括4块闪存芯片102、104、106、和108的堆叠，每个闪存芯片均具有多个触点端子120或触点端口，以同外部进行电连接。每个存储器芯片都预先制造为固态和非易失性存储器单元，并具有确定的存储容量。当前可以获得容量为1、2、4、或8GB的闪存芯片。当然，单个存储器芯片或电路片的存储容量取决于芯片尺寸，并且期望随着对芯片设计和制造技术的进一步改进而提高密度。本示例中使用的存储器芯片是具有10.8mm×13mm的示例尺寸的矩形芯片。例如，通过将4块1GB的芯片堆叠在一起，可以形成单个4GB的闪存存储器片。类似地，通过堆叠4块4GB的闪存芯片能够形成单个16GB的闪存。
每个存储器芯片102-108的触点端子120包括诸如数据输入和数据输出端子的数据访问端子130，以及诸如控制端子和电源端子的其它端子140。数据访问端子总体定义了用于访问芯片的多位数据通信通道。每个芯片上的I/O端子的数量通常由字节大小确定。例如，如果字节大小为8位，则每个数据通信通道可以包括8个I/O端子以便于8位通信。类似地，如果字节大小为16位，则16个I/O端子可以总体定义一个通信通道。由于可用数据的单位取决于字节大小，因此存储器装置的速度很大程度上由数据通信通道的速度确定，因为所有关于芯片的数据传输均要通过通信通道。
作为闪存部件示例的闪存芯片使用“芯片堆叠”技术以高层方式堆叠，并且相邻的闪存芯片(即该芯片上方和下方的芯片)通过涂敷绝缘胶110的薄膜结合在一起。包括该胶合芯片堆叠的组件随后通过涂敷绝缘胶薄膜而胶合至作为基板示例的PCB150上。存储器芯片上的触点端子通过接合线112连接至PCB上的触点端子。
图2、图2A和图4更清楚地示出，芯片的所有触点端子均处在位于芯片一个横向端部处的触点部分上。芯片的堆叠配置为使得在堆叠后暴露触点部分，以允许进行外部电连接。芯片的触点部分从堆叠凸出并且从堆叠中的相邻芯片上悬突，从而为接合线提供从芯片至基板的路径和空间。如图2和图4更清楚地示出，芯片上的每个I/O端子都通过接合线112单独接合在基板上，于是芯片上的每个I/O端子(及数据)都能够被直接访问，而不会干扰其它芯片上的I/O端子或被其干扰。这种单独的I/O连接配置便于在使用芯片堆叠结构的同时进行并行数据访问，如图5所示意性例示的。如图6A和6B所示，PCB布置为使得芯片的全部接触端子均位于PCB上的特定区域内。这种PCB上的局部连接布置(organization)便于对堆叠中的单个芯片的单个端于进行方便的识别和跟踪。
图2和图2A更清楚地示出，各个芯片布置为一个芯片的触点部分位于一个横向端部，而相邻芯片的触点部分位于直接相对的横向端部。这种交错堆叠有助于更佳的平衡及对称堆叠，以便获得更稳定的结构，并使得更多的芯片能够被堆叠在堆叠中，从而进一步提高存储容量。此外，这种堆叠构造还提供了更空间有效的构造，便于在从芯片扩展至PCB时接合线进行协调。
图3和图3A的堆叠组件200具有与图2和图2A基本相同的结构，并使用相同的标号来指示相同、共用、或等价的部分。代替在存储器芯片之间涂敷绝缘胶的薄膜，堆叠组件200包括厚绝缘胶层210，该层还用作相邻芯片之间的隔离片。绝缘隔离片提供足够的间隔，使得接合线一开始就能够向上延伸而不会受到上方芯片的阻碍，并且不需要类似图2实施例中的向后退缩的芯片。特别是可以看出，该组件的各个芯片的横向端部或者引线接合端部基本上是平直的。
图8和图8A的堆叠组件300示意性示出了闪存装置的第三实施例。闪存芯片和PCB的结构与连接与图2中的实施例相同，除了芯片的触点部分的定向有些不同以外。类似地，使用相同的标号来指示相同、共用、或等价的部分。具体来说，一个芯片的定向与其相邻芯片的定向垂直，使得相邻的各个芯片的定向(特别是芯片的触点部分)具有90度的偏离。在这种配置中，置于PCB上的触点端子构造为绕着堆叠分布并围绕该堆叠，于是在PCB上为引线接合提供更多的空间。
图5和图5A图示了作为本发明的一个方便应用的用作USB存储棒的存储器装置的示例应用。
尽管已经参照上述示例实施例对本发明进行了描述，但本领域技术人员应当理解，这些实施例仅用作参考，而不应看作对本发明范围的限制。例如，尽管在一个示例中使用矩形芯片，但还可以使用如正方向、圆形、或椭圆形的其它形状作为芯片形状。此外，尽管示例堆叠包括4块芯片，但应当理解可以将超过4块芯片堆叠在一起，并且存储器装置可以从超过一个堆叠的组合得到。作为另一个示例，可以通过将存储器芯片布置为使得芯片的输入/输出(I/O)端口分布在虚拟多边形(特别是规则多边形)的边上来堆叠超过4块闪存芯片，以形成具有超过4个数据通信通道的闪存组件，其中全部芯片的I/O分布在多边形的各个边上。
例如，通过将存储器芯片布置为使得芯片的I/O导线分布在五边形、六边形、七边形、八边形等的边上，可以形成5通道、6通道、7通道、8通道等闪存堆叠。在这种构造中，当从上方查看时，闪存堆叠整体会具有多边形的形状。
图9的框图例示了作为包含本发明的4通道闪存组件100、200、300的数据存储装置示例的USB闪存驱动器500的电路构造。该闪存驱动器可以兼容USB3.0并且包括NAND型的多通道闪存组件、NAND控制器510、USB3.0PHY520接口、和主控制器单元530，其中NAND控制器510配置为与闪存组件协作以影响进出闪存组件的并行高速多通道数据传输，USB3.0PHY520接口用于构成与主USB装置的接口，主控制器530连接在NAND控制器和USB3.0物理层接口(“PHY”)之间以控制其间的数据传输。此外，还包括与NAND控制器连接的错误检查和纠正(“ECC”)装置540以便进行数据完整性检查和纠正，并且ECC装置连接至用于时钟信号的振荡器。此外，RAM550和ROM560还连接至主控制器以提供内部存储器存储，以便于内部数据管理和闪存驱动器的处理。为了使闪存驱动器还兼容于USB2.0装置，还将USB2.0PHY接口连接至主控制器作为附件。此外，还提供电源管理装置570以对闪存驱动器提供工作电源。
如图10、图10A及图10B所示，图9的闪存驱动器的电路部件安装在印刷电路板(PCB)580上。具体来说，诸如NAND控制器510的数据通信控制部件、USB3.0和2.0PHY、主控制器530、ECC540、RAM550、ROM560、和电源管理装置570形成在基板上，并且在安装在PCB上之前安装在IC封装582上。IC封装582通常被看作USB3.0控制器。USB连接器590也安装在PCB上，并与USB3.0和2.0PHY接口电连接。该USB连接器提供用于在闪存驱动器与外部数据处理装置之间进行可拆卸连接的可靠连接器。包括USB连接器和PCB的组件安装在塑料封装592上，以将各部件与外界环境屏蔽开。图10、图10A和图10B的示例部件布局例示了本发明的一个多功能方面，即可以通过包含多通道堆叠闪存组件来构建带有很高存储容量的高速USB3.0闪存驱动器。在此固态闪存驱动器的构造中使用包括闪存芯片(102、104、106、108)的多层堆叠组件的多通道闪存组件，有助于形成非常紧凑的结构，因为不必在PCB580上扩展各种闪存芯片以构建多通道闪存。图10C的示意图例示了闪存组件与NAND控制器之间的连接。具体来说，用于连接闪存组件100、200、300与NAND控制器530的导线分布在PCB上闪存组件100、200、300的周围，而闪存组件的占板面积(footprint)约与单个闪存芯片102、104、106、和108的相同。
图11和图11A-图11C中示出了图10和图10A-图10C的闪存驱动器的变型。在此变型中，闪存驱动器600的闪存组件安装在PCB580的与安装有IC582的一侧相对的一侧，并且PCB的相对两侧上的导线之间通过金属电镀通孔连接。
图12和图12A-图12C图示了由图10和图10A-图10C所示结构例示的图9中的闪存驱动器700的第三实施例，除了矩形存储器堆叠的定向调整了90度以外。
图13和图13A-图13C图示了由图11和图11A-图11C所示结构例示的图9中的闪存驱动器800的第三实施例，除了矩形存储器堆叠的定向调整了90度以外。类似地，PCB的相对两侧上的导线之间也通过金属电镀通孔连接。
除了上述实施例，应当理解，每个闪存驱动器中可以包括超过一个闪存堆叠。例如，堆叠闪存组件可以安装在PCB的两侧上，并且可以在PCB的同一侧上安装超过一个堆叠存储器组件，从而实质上提高闪存驱动器的存储容量，同时由于应用此多通道堆叠闪存构造而保持高速性能。
尽管已参照上述实施例对本发明进行了描述，但应当理解，这些实施例和结构变型仅用于参考，而不应用于限制本发明的范围。例如，尽管本发明使用闪存驱动器作为示例，但堆叠闪存组件的应用方法论可以不失一般性地应用于其它数据装置。

Claims (24)

1.一种包括多通道闪存组件的数据存储装置，所述闪存组件包括多个堆叠的闪存部件，其中所述闪存组件为NAND型，并且所述数据存储装置包括NAND控制器，该NAND控制器配置为与闪存组件协作以影响NAND控制器与闪存组件之间的在多个通道上的并行数据传输；所述闪存组件包括安装在基板上的多个闪存部件的堆叠，其中每个闪存部件包括数据输入端子和数据输出端子的数据访问端子的集合，并且所述多个闪存部件中每一个的每个数据访问端子单独接合在基板上，并且能够通过基板上的触点端子单独访问；所述数据输入端子和数据输出端子的集合总体形成通信通道，并且触点端子还包括电压端子和其它非数据端子；相邻的闪存芯片之间通过涂敷绝缘胶的薄膜结合。
2.根据权利要求1的所述数据存储装置，其中所述数据存储装置适用于USB 3.0或超高速USB应用。
3.根据权利要求1的所述数据存储装置，其中所述闪存组件适用于最高速度为4.8Gb/s的多通道数据传输。
4.根据权利要求2的所述数据存储装置，其中所述闪存组件适用于最高速度为4.8Gb/s的多通道数据传输。
5.根据权利要求1的所述数据存储装置，其中所述数据存储装置包括主控制器和USB 3.0PHY接口，主控制器配置为用于协调NAND控制器与USB 3.0PHY接口之间的数据传输。
6.根据权利要求1的所述数据存储装置，还包括USB 2.0PHY接口，并且主控制器还配置为用于协调NAND控制器和USB 2.0PHY接口之间的数据传输。
7.根据权利要求1的所述数据存储装置，其中至少堆叠中的闪存部件的数据输入端子和数据输出端子通过接合线接合至基板，并且闪存部件的全部接合线位于闪存部件的横向一端或一侧。
8.根据权利要求7的所述数据存储装置，其中堆叠中的相邻闪存部件上的接合线被接合到与所述横向一端或一侧相对的横向一侧上。
9.根据权利要求7的所述数据存储装置，其中堆叠中的闪存部件的定向相对堆叠中紧邻的闪存部件偏移90度。
10.根据权利要求8的所述数据存储装置，其中闪存部件的堆叠配置为使得夹在紧邻的两个闪存部件之间的闪存部件的接合线位于相邻闪存部件的接合横向侧的中间。
11.根据前述权利要求1至6任一项的所述数据存储装置，其中堆叠中的闪存部件的接合线被接合在闪存部件的横向一端处，并且堆叠中的闪存部件的接合横向端部位于实质上螺旋的路径上。
12.根据前述权利要求1至6任一项的所述数据存储装置，其中所述堆叠被闪存部件的接合线围绕，或者被所述堆叠的至少4个横向侧上的接合线围绕。
13.根据前述权利要求1至6任一项的所述数据存储装置，其中所述堆叠构造为使得堆叠的相对横向端部上的接合线相对堆叠的中心平面对称分布。
14.根据前述权利要求1至6任一项的所述数据存储装置，其中所述数据访问端子通过接合线接合至基板，并且接合线构造为使得堆叠上的下部闪存部件上的接合线被堆叠中更高的接合线套叠。
15.根据权利要求1至6中任一项的所述数据存储装置，其中接合线构造为使得堆叠底部的闪存部件由接合至所述堆叠的接合线的集合围绕。
16.根据前述权利要求1至6任一项的所述数据存储装置，其中所述接合线围绕堆叠的整个外围分布。
17.根据前述权利要求1至6任一项的所述数据存储装置，其中所述堆叠的闪存部件的接合部分从紧靠其下的闪存部件凸出。
18.根据前述权利要求1至6任一项的所述数据存储装置，其中堆叠中的闪存部件被定向为实质上垂直于堆叠中的紧邻闪存部件。
19.根据前述权利要求1至6任一项的所述数据存储装置，其中每个闪存部件包括闪存的芯片。
20.根据前述权利要求1至6任一项的所述数据存储装置，其中所述基板包括印刷电路板，其包括多层印刷电路板。
21.根据前述权利要求1至6任一项的所述数据存储装置，其中所述堆叠包括至少4个闪存部件，每个闪存部件包括数据输入端子和数据输出端子的通道；并且所述4个闪存部件的4个通道能够在基板上被单独访问。
22.根据前述权利要求1至6任一项的所述数据存储装置，其中所述堆叠包括N个闪存部件，其中N＝2n，n为整数。
23.根据前述权利要求1至6任一项的所述数据存储装置，其中闪存部件的触点端子配置为使得闪存部件的触点端子分布在多边形的侧边上，该多边形是规则多边形。
24.根据前述权利要求1至6任一项的所述数据存储装置，其中所述数据存储装置包括USB闪存驱动器、USB存储棒、固态硬盘。
CN201080013913.7A 2010-06-25 2010-07-30 数据存储装置 Active CN102439718B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201080013913.7A CN102439718B (zh) 2010-06-25 2010-07-30 数据存储装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
PCT/CN2010/074540 WO2011160311A1 (en) 2010-06-25 2010-06-25 Memory device
CNPCT/CN2010/074540 2010-06-25
CN201080013913.7A CN102439718B (zh) 2010-06-25 2010-07-30 数据存储装置
PCT/CN2010/075602 WO2011160321A1 (en) 2010-06-25 2010-07-30 Data storage device

Publications (2)

Publication Number Publication Date
CN102439718A CN102439718A (zh) 2012-05-02
CN102439718B true CN102439718B (zh) 2015-07-01

Family

ID=45986246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080013913.7A Active CN102439718B (zh) 2010-06-25 2010-07-30 数据存储装置

Country Status (1)

Country Link
CN (1) CN102439718B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453841A (zh) * 2002-03-28 2003-11-05 三因迪斯克公司 改进的存储器封装
CN1967709A (zh) * 2005-11-18 2007-05-23 尔必达存储器株式会社 堆叠存储器
CN101088311A (zh) * 2004-12-23 2007-12-12 英特尔公司 存储模块布线

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176135A (ja) * 2000-12-07 2002-06-21 Toshiba Corp 積層型の半導体装置とその製造方法
TW498470B (en) * 2001-05-25 2002-08-11 Siliconware Precision Industries Co Ltd Semiconductor packaging with stacked chips
JP2004179442A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp マルチチップモジュール
KR100688514B1 (ko) * 2005-01-05 2007-03-02 삼성전자주식회사 다른 종류의 ｍｃｐ를 탑재한 메모리 모듈
US7826243B2 (en) * 2005-12-29 2010-11-02 Bitmicro Networks, Inc. Multiple chip module and package stacking for storage devices
US8472199B2 (en) * 2008-11-13 2013-06-25 Mosaid Technologies Incorporated System including a plurality of encapsulated semiconductor chips

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453841A (zh) * 2002-03-28 2003-11-05 三因迪斯克公司 改进的存储器封装
CN101088311A (zh) * 2004-12-23 2007-12-12 英特尔公司 存储模块布线
CN1967709A (zh) * 2005-11-18 2007-05-23 尔必达存储器株式会社 堆叠存储器

Also Published As

Publication number Publication date
CN102439718A (zh) 2012-05-02

Similar Documents

Publication Publication Date Title
CN102449762B (zh) 存储器装置
US9583452B2 (en) Systems and methods for high-speed, low-profile memory packages and pinout designs
US8643175B2 (en) Multi-channel package and electronic system including the same
JP6291345B2 (ja) 半導体パッケージ
KR101511410B1 (ko) 측면­탑재 제어기 및 그것의 제조 방법
KR102144367B1 (ko) 반도체 패키지 및 이의 제조 방법
US8218346B2 (en) Multi-chip packages including extra memory chips to define additional logical packages and related devices
CN106206555B (zh) 半导体堆叠封装
CN102376670B (zh) 半导体封装件
US9466593B2 (en) Stack semiconductor package
TWI695486B (zh) 包含不同半導體晶粒之多重堆疊的半導體裝置總成及其製作方法
CN102891139A (zh) 双侧倒装芯片封装
CN102439718B (zh) 数据存储装置
KR20140128793A (ko) 반도체 칩 및 반도체 칩을 구비한 pop 구조의 반도체 패키지
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
JP2018107368A (ja) 半導体装置
KR20130035442A (ko) 스택 패키지
CN104103605A (zh) 半导体封装件及其制法
CN202258365U (zh) 基于嵌入式多媒体卡栅格封装的固态存储装置
CN105845642A (zh) 层叠封装及移动终端
US20130043601A1 (en) Universal printed circuit board and memory card including the same
KR20230004147A (ko) 반도체 패키지
CN105279096A (zh) 系统级封装结构与其电镀模块及存储器存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SIMPLO TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: BIWIN TECHNOLOGY LTD.

Effective date: 20130708

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130708

Address after: The British Virgin Islands of Tortola Rodez P.O. Box 4389

Applicant after: Simplo Technology Co., Ltd.

Address before: Hongkong, China

Applicant before: Biwin Technology Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151109

Address after: 518000, Guangdong, Nanshan District, Taoyuan Shenzhen street, with the rich industrial city, No. 4 factory building, 1 floor, 2 floor, 4 floor, 5 floor

Patentee after: Biwin Storage Technology Limited

Address before: The British Virgin Islands of Tortola Rodez P.O. Box 4389

Patentee before: Simplo Technology Co., Ltd.

C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: 518055, Guangdong, Nanshan District, Taoyuan Shenzhen street, with the rich industrial city, No. 4 factory building, 1 floor, 2 floor, 4 floor, 5 floor

Patentee after: Shenzhen Bai dimensional storage Polytron Technologies Inc

Address before: 518000, Guangdong, Nanshan District, Taoyuan Shenzhen street, with the rich industrial city, No. 4 factory building, 1 floor, 2 floor, 4 floor, 5 floor

Patentee before: Biwin Storage Technology Limited

CP02 Change in the address of a patent holder

Address after: 518000 floors 1-3 and 4 of buildings 4 and 8, zone 2, Zhongguan honghualing Industrial South Zone, No. 1213 Liuxian Avenue, Pingshan community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong

Patentee after: BIWIN STORAGE TECHNOLOGY Co.,Ltd.

Address before: 518055 1st floor, 2nd floor, 4th floor, 5th floor, No.4 factory building, tongfuyu industrial city, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: BIWIN STORAGE TECHNOLOGY Co.,Ltd.

CP02 Change in the address of a patent holder