KR20130108531A - 치수를 갖는 실리카 기반 다공성 실리콘 구조체 및 제조 방법 - Google Patents

치수를 갖는 실리카 기반 다공성 실리콘 구조체 및 제조 방법 Download PDF

Info

Publication number
KR20130108531A
KR20130108531A KR20137002957A KR20137002957A KR20130108531A KR 20130108531 A KR20130108531 A KR 20130108531A KR 20137002957 A KR20137002957 A KR 20137002957A KR 20137002957 A KR20137002957 A KR 20137002957A KR 20130108531 A KR20130108531 A KR 20130108531A
Authority
KR
South Korea
Prior art keywords
glass substrate
silica
silica glass
substrate
porous silicon
Prior art date
Application number
KR20137002957A
Other languages
English (en)
Inventor
로버트 에이 벨맨
니콜라스 에프 보레리
다비드 에이. 데네카
쇼온 엠 오'말리
비터 엠 슈나이더
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20130108531A publication Critical patent/KR20130108531A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0095—Solution impregnating; Solution doping; Molecular stuffing, e.g. of porous glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/008—Other surface treatment of glass not in the form of fibres or filaments comprising a lixiviation step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/249969—Of silicon-containing material [e.g., glass, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Surface Treatment Of Glass (AREA)
  • Recrystallisation Techniques (AREA)
  • Silicon Compounds (AREA)
  • Photovoltaic Devices (AREA)
  • Laminated Bodies (AREA)
  • Glass Compositions (AREA)

Abstract

다공성 실리콘 층들을 포함한, 치수를 갖는 실리카 기반 기판 또는 구조체를 제조하는 방법을 생각해 볼 수 있다. 일 실시예에 따라서, 산소는 기판의 표면을 따라 금속-산소 착화합물을 형성하기 위해, 가열된 불활성 분위기에서 기판과 금속성 가스를 반응시킴으로써, 실리카 유리 기판의 원자의 원소 조성물로부터 추출한다. 금속-산소 착화합물은 결정형 다공성 실리콘 표면부를 만들기 위해 실리카 유리 기판의 표면으로부터 제거되고, 하나 이상의 추가 층들은 다공성 실리콘 층을 포함한, 치수를 갖는 실리카 기반 기판 또는 구조체를 만들기 위해, 실리카 유리 기판의 결정형 다공성 실리콘 표면부 상에 형성된다. 실시예들이 또한 고려될 수 있는 바와 같이, 기판은 유리를 기본으로 하지만, 반드시 실리카 기반 유리 기판일 필요는 없다. 추가적인 실시예가 개시되고 청구된다.

Description

치수를 갖는 실리카 기반 다공성 실리콘 구조체 및 제조 방법{DIMENSIONAL SILICA-BASED POROUS SILICON STRUCTURES AND METHODS OF FABRICATION}
본 출원은 35 U.S.C. § 119 하에 2010년 8월 24일에 출원된 미국 가출원 제61/376,379호를 기반으로 하며, 그리고 35 U.S.C. § 120 하에 2011년 5월 4일에 출원된 미국 출원 제13/100,593호를 기반으로 한 우선권 주장 출원이며, 이들 미국 출원 모두는 참조로서 본원에 병합된다.
본 발명은 치수를 갖는 실리카 기반 다공성 실리콘 구조체(dimensional silica-based porous silicon structures)에 관한 것으로, 특히, 상기 구조체를 제조하는 방법에 관한 것이다.
본 발명의 목적은 치수를 갖는 실리카 기반 다공성 실리콘 구조체 및 제조 방법을 제공하는 것에 있다.
본 발명의 일 실시예에 따라서, 다공성 실리콘 층을 포함한, 치수를 갖는 실리카 기반 구조체를 제조하는 방법이 제공된다. 본 방법에 따라서, 산소는 기판의 표면을 따라 금속-산소 착화합물을 형성하기 위해, 가열된 불활성 분위기(inert atmosphere)에서 기판과 금속성 가스를 반응시킴으로써, 실리카 유리 기판의 원자의 원소 조성물로부터 추출된다. 금속-산소 착화합물은 결정형 다공성 실리콘 표면부를 만들기 위해 실리카 유리 기판의 표면으로부터 제거되고, 하나 이상의 추가 층들은 다공성 실리콘 층을 포함하는 치수를 갖는 실리카 기반 구조체를 만들기 위해, 실리카 유리 기판의 결정형 다공성 실리콘 표면부 상에 형성된다. 실시예들이 또한 고려될 수 있는 바와 같이, 기판은 유리를 기본으로 하지만, 반드시 실리카 기반 유리 기판일 필요는 없다. 추가 실시예가 개시되고 청구된다.
본 발명의 특정 실시예의 다음의 상세한 설명은 다음 도면을 참조할 시에 최적으로 이해될 수 있으며, 동일 구조체는 동일 참조 번호를 나타내고, 도면에서:
도 1-3은 본 발명의 일 실시예에 따른 치수를 갖는 실리카 기반 다공성 실리콘 구조체를 제조하는 방법을 개략적으로 도시한 도면;
도 4는 본 발명의 대안 실시예에 따른 치수를 갖는 실리카 기반 다공성 실리콘 구조체를 나타내는 도면;
도 5는 본 발명에 따른 실리카 기반 다공성 실리콘 층을 포함한 실리콘-온-절연체 구조체를 개략적으로 도시한 도면; 및
도 6은 본 발명에 따른 실리카 기반 다공성 실리콘 층을 포함한 광전지를 개략적으로 도시한 도면이다.
본 발명의 도 1-3은, 실리카 유리 기판 및 Mg 기반 금속-열 환원 공정(Mg-based metallo-thermic reduction process)을 참조하여 본 발명의 제조 방법을 기술 하지만, 본 발명의 권리 범위는 특정 금속-열 환원 공정들을 넘어 확장된다. 특히, 제시된 제조 방법에 따라서, 다공성 실리콘 층을 포함한, 치수를 갖는 실리카 기반 구조체는 실리카 유리 기판(10)의 원자의 원소 조성물(atomic elemental composition)로부터 산소를 추출함으로써 제조될 수 있다. 실리카 유리 기판(10)은 고순도 용융 실리카 기판(high purity fused silica substrate), 알칼리 토류 알루미나 보러실러케이트 유리(alkaline earth alumina borosilicate glass), 또는 실리카를 포함한 임의의 유형의 유리일 수 있다. 산소는 실리카 유리 기판(10)의 표면을 따라 금속-산소 착화합물(30)을 형성하기 위해, 가열된 불활성 분위기(20)에서 실리카 유리 기판(10)과 금속성 가스 Mg를 반응시킴으로써, 실리카 유리 기판(10)으로부터 추출된다.
산소 추출을 용이하게 하기 위해, 불활성 분위기(20)는 반응 온도 T로 가열되고, 이때 반응 온도는, 다수의 실리카 유리 기판의 경우에 약 650 ℃ 내지 약 750 ℃일 수 있다. 예를 들면, 한정되지는 않았지만, 알칼리 토류 알루미나 보러실러케이트 유리에 있어서, 적합한 반응 온도 T는 약 675 ℃ 또는 다소 그보다 작은 온도일 수 있고, 약 2 시간 동안 유지될 수 있다. 대부분 경우에서, 실리카 유리 기판(10)은 열적 변형점(thermal strain point)을 특징으로 할 수 있고, 불활성 분위기(20)는 실리카 유리 기판(10)의 열적 변형점 아래의 반응 온도로 가열될 수 있다. 예를 들면, 한정되지는 않았지만, 약 669 ℃의 변형점을 가진 유리에 있어서, 불활성 분위기는 약 660 ℃로 가열될 수 있다. 환원 반응 온도는 저압 반응 챔버들(low pressure reaction chambers)에 대해 생각해 볼 수 있다.
실리카 유리 기판(10)은, 붕소, 인(phosphorous), 티타늄, 게르마늄, 지르코늄, 바나듐 등의 산화물을 포함할 수 있고 비소, 안티몬, 바륨, 및 할로겐화물이 첨가되지 않고 제조되거나 제조될 수 없는 고순도 용융 실리카, 에어로졸 유리, 알칼리 토류 알루미나 보러실러케이트 유리를 포함하지만, 이에 한정되지 않은 실리카 기반 유리의 유형을 포함할 수 있다. 본 발명을 기술 및 정의하는 목적에 있어서, 특히 본원에서 언급된 "고순도 용융 실리카"는 의도된 바와 같이, 일반적으로 기술 분야에서 인지된 고순도 용융 실리카의 조성물 및 순도 레벨을 포함한다. 고순도 용융 실리카의 경우에서, 생각해 볼 수 있는 바와 같이, 유리는 재인발될 수 있는 유리의 용융 인발 시트(fusion drawn sheet), 실리콘용 가요성 유리 시트 또는 롤투롤(roll-to-roll) 제조용 실리콘 라미네이트(laminate) 기판으로 나타낼 수 있다.
본 발명의 실시예가 실리카 기반 유리 및 금속성 가스로서의 Mg 사용을 언급하면서 주되게 기술하고 있지만, 실시예들은 또한 고려될 수 있는 바와 같이, 기판은 유리를 기반으로 하지만, 반드시 실리카 기반 유리 기판일 필요는 없다. 예를 들면, 고려될 수 있는 바와 같이, 대안적인 유리 기판은 붕소, 인, 티타늄, 게르마늄, 지르코늄, 바나듐의 산화물, 및 다른 금속성 산화물 등의 비-실리카 유리 형성체(formers)를 사용하여 제공될 수 있다. 나아가, 고려될 수 있는 바와 같이, 다양하고 적합한 환원 가스는 본 발명의 권리 범위로부터 벗어남 없이 이용될 수 있다. 예를 들면, 한정되지는 않았지만, 고려될 수 있는 바와 같이 금속성 환원 가스는 Mg, Na, Rb, 또는 이들의 조합물을 포함할 수 있다. 간단하게 보면, 다소 이상적인 경우, 금속성 가스는 Mg를 포함하고, 이에 대응하는 실리카 유리 기판과의 화학량적인 반응(stoichiometric reaction)은 다음과 같다:
Figure pct00001
유사 반응(analogous reactions)은 유사한 환원 가스에 대해 특징이 지어진다.
비-화학량적이거나 그 이상의 착화합물의 경우에, Mg2Si와 같은 반응 부산물은 생성되며, 상술된 환원 단계 다음에 본원에서 기술된 부산물 제거 단계가 이어질 수 있다. 부산물 생성 방지 및 부산물 제거 단계의 필요성에 대해서, 고려될 수 있는 바와 같이 반응의 화학량론은 맞추어질 수 있고, 그 결과 금속성 가스는 부산물을 생성하기에 충분치 못한 양으로 제공된다. 그러나, 많은 경우에서, 유리 조성물은, 추가 반응 부산물의 생성이 필연적이고 이러한 경우에 추가 부산물이 본원에서 기술된 에칭 및 열적 부산물 제거 단계에 의해 제거될 수 있도록 한다.
환원을 증가시키기 위해, 기판(10)은 금속성 가스를 실리카 유리 기판(10)과 반응시키는 동안 마이크로파 또는 RF 노출을 받을 수 있다. 금속성 가스는, 예를 들면, 마이크로파, 플라즈마 또는 레이저 승화(laser sublimation)를 받는 금속원(metal source), 전류 또는 금속 가스 형성을 유도하기 위한 플라즈마 아크(arc)를 포함한 소스로 개발될 수 있거나 종래 방식으로부터 얻어질 수 있다. 금속성 가스가 금속원으로부터 얻어지는 경우에서, 고려될 수 있는 바와 같이, 금속원의 조성물은, 추가적으로 증가된 환원을 위해 금속성 가스를 실리카 유리 기판과 반응시키는 동안 변화될 수 있다.
추가적인 결함은 전자로 기판의 표면을 조사함으로써 실리카 유리 기판에 형성될 수 있다. 최종적인 결함은 금속성-열적 환원 가스제(metallo-thermic reducing gas agent)에 의해 산소의 광범위한 추출을 보다 용이하게 하고, 예를 들면 상술된 금속-열 환원 공정 이전에 전자 빔을 유리 기판에 조사함으로써 산소 추출을 증가시키는데 사용될 수 있다. 고려될 수 있는 투여량(dosages)은 약 10 kGy 내지 약 75 kGy의 투여량을 포함하지만 이에 한정되지 않으며, 이때 가속 전압은 약 125 KV이다. 보다 높은 투여량 및 가속 전압이 고려될 수 있고, 이점이 있는 것으로 간주된다.
도 2에 개략적으로 도시된 바와 같이, 실리카 유리 기판(10)의 표면을 따라 형성된 금속-산소 착화합물(30)은, 다공성 실리콘 층(40)을 형성하는 결정형 다공성 실리콘 표면부를 만들기 위해, 실리카 유리 기판(10)의 표면으로부터 제거된다. 본 발명의 다양한 실시예가 특정 제거 공정에 한정되지는 않았지만, 특히 금속-산소 착화합물(30)은 후-반응 산 에칭 단계(post-reaction acid etching step)를 실행함으로써, 실리카 유리 기판(10)의 표면으로부터 제거될 수 있다. 예를 들면, 한정되지는 않았지만, 후-반응 산 에칭은 적어도 2 시간 동안 1M HCl 용액(몰 HCl:H2O:EtOH 비 = 0.66:4.72:8.88)에서 실행될 수 있다. 유리의 다공성에 따라서, 일부 추가적인 MgO는 유리 내부에 트랩될 수 있고(trapped), 추가적인 에칭은 산성 혼합물(acidic mixture)의 다수의 플러시(flushes)로 장시간 동안 필요할 수 있다.
도 3에 개략적으로 도시된 바와 같이, 하나 이상의 추가 층들(50)은, 다공성 실리콘 층(40)을 포함한, 치수를 갖는 실리카 기반 구조체(100)를 만들기 위해, 실리카 유리 기판(10)의 결정형 다공성 실리콘 표면부 상에 형성될 수 있다. 통상적으로 추가적인 층(50)은 반도체 또는 결정형 상부층(crystalline overlayer)을 포함하고, 다공성 실리콘 층(40)은 상부층의 에피택셜 성장(epitaxial growth) 또는 증착을 위한 시드 층(seed layer)으로 사용된다. 고려될 수 있는 바와 같이, 에피택셜로 성장된 층 또는 증착된 층은 예를 들면 실리콘, 게르마늄, 또는 또 다른 반도체 또는 결정형 물질일 수 있다.
추가적인 층(50)이 단결정형 실리콘 층(monocrystalline silicon layer), 미정질형 실리콘 층(microcrystalline silicon layer), 다결정형 실리콘 층(polycrystalline silicon layer), 또는 무정형 실리콘 층(amorphous silicon layer)을 포함하는 경우에서, 방법은, 상부 층에서 결정화를 증가시키고 결정 크기(grain size)를 증가시키기에 충분한 지속 시간과 온도에서 층(50)을 어닐링함으로써, 추가적인 층(50)을 재결정화하는 단계를 더 포함할 수 있다. 고려될 수 있는 바와 같이, 종래의 어닐링 구성, 이뿐 아니라, 국부 레이저(localized laser) 또는 토치 어닐링(torch annealing)이 적합할 수 있다. 통상적으로, 다공성 실리콘 층(40)은 에피택셜적으로 증가되거나 증착된 실리콘 층(50)의 결정도(degree of crystallization)를 증가시킬 것이다. 다결정 실리콘 성장의 경우에서, 유리 템플릿(glass template) 상의 다공성 실리콘 상에서 에피택셜적으로 성장하거나 증착된 실리콘은 약 10 nm 내지 몇십 미크론, 예를 들면 > 20 ㎛인 결정 크기를 가질 수 있다. 본 발명의 기술 및 정의의 목적에 있어서, 특히, 때때로 단일 결정형 실리콘이라고도 언급되는 단결정형 실리콘은 결정 구조체가 물질 전체에 걸쳐 균일하게 형성된 형성체이다. 배향, 격자 파라미터, 및 전자 속성은 물질 전체에 걸쳐 일정하다. 다결정형 실리콘은 변화된 결정학적인 배향(crystallographic orientation)의 보다 작은 다수의 실리콘 결정으로 구성된다. 때때로 나노결정형 실리콘(nanocrystalline silicon)으로도 알려진 미정질형 실리콘은 무정질형 실리콘과 유사한 다공성 실리콘의 형성체이며, 즉 무정형 상(amorphous phase)을 갖는다. 그러나, 미정질형 실리콘은 무정형 상 내에 결정형 실리콘의 작은 결정을 가진다. 이는, 결정 입계(grain boundary)에 의해 분리된 결정형 실리콘 결정으로 단지 구성된 다결정형 실리콘과는 다르다.
도 4에 도시된 치수를 갖는 실리카 기반 구조체(100')를 참조하면, 특히, 다수의 경우에서, 구조체(100')는 고순도 용융 실리카가 아닌 하부 실리카 유리 기판(70), 즉 도펀트, 첨가물 또는 다른 불순물을 포함한 실리카 유리 기판 상에서 형성될 수 있다. 예를 들면, 한정되지는 않았지만, 알루미나 보러실러케이트 유리 기판은 산업계에서 널리 사용되는 대상이다. 생각해볼 수 있는 다른 실리카 유리 기판들은 붕소, 인, 티타늄, 게르마늄, 지르코늄, 바나듐 등과 같은 첨가물을 포함한다. 이러한 경우에서, 하부 유리 기판(70)으로부터 잔류한 구조체(100')의 일부로 이러한 불순물들이 이동하는 것을 방지하도록, 분리 층(60)을 이용하는 것이 종종 바람직할 수 있다. 예를 들면, 분리 층(60)은 실리콘 질화물 유전체 층(silicon nitride dielectric layer)을 포함할 수 있다.
도 5에 개략적으로 도시된 실리콘-온-절연체 박막 트랜지스터 구조체(silicon-on-insulator thin film transistor structure)(200)를 참조하면, 다양한 추가적인 층은 단일 결정 실리콘-온-절연체 구조체를 형성하기 위해 배치되고, 다공성 실리콘 층(40)은 다공성 실리콘 층(40)을 포함한 실리콘-온-절연체 구조체의 에피택셜 제조를 위해 시드 층으로 사용된다. 고려될 수 있는 바와 같이, 본 발명에 따른 치수를 갖는 실리카 기반 구조체들은 광전지(photovoltaic cell)(300)(도 6 참조), 열전 전지(thermoelectric cell), 및 다른 유사한 구조체를 형성하기 위해 배치될 수도 있다. 또한 고려될 수 있는 바와 같이, 본 발명에 따른 치수를 갖는 실리카 기반 구조체들은 실리콘 기반 광전자 장치, 예를 들면, 발광 장치, 도파관, 광결정(photonic crystal) 또는 태양 전지를 형성하기 위해 배치될 수 있다. 특히 상술된 다수의 실시예들에서, 구조체는 알루미나 보러실러케이트 유리 기판과 같은, 도펀트, 첨가물 또는 다른 불순물의 상당한 양을 포함하는 실리카 유리 기판 상에 형성될 것이다. 이러한 경우, 그리고 다른 경우에서, 고려될 수 있는 바와 같이, 도 4를 참조하여 상술된 것과 유사한 분리 층은 구조체에 통합될 것이다.
게다가, 고려될 수 있는 바와 같이, 본 발명에 따른 치수를 갖는 실리카 기반 구조체들은 친환경 인터페이스 장치(environmental interface device)를 형성하기 위해 배치될 수 있고, 이때 상기 친환경 인터페이스 장치는 본 발명의 기술 및 정의의 목적에 있어서, 공기, 수분, 외부 몸체(external body) 등과 같은 외부 친환경 구성 요소에 의해 변경되도록 구성된, 변경되는 또는 상기 외부 친환경 구성 요소와 인터페이싱되는 장치이다. 예를 들면, 한정되지는 않았지만, 친환경 인터페이스 장치는 마이크로-반응기(micro-reactor), 필터 매체(filter media) 또는 가스 센서일 수 있고, 이러한 경우에, 친환경 인터페이스 장치의 활성 구조의 다공성 실리콘 층은 장치의 촉매, 제올라이트, 또는 다른 활성 층을 포함할 수 있다. 추가적인 친환경 인터페이스 장치들을 고려할 수 있는 바와 같이, 다공성 실리콘 층은 소수성 층(hydrophobic layer), 지문 방지 접촉 층 또는 화학적인 저항 또는 강도 향상 표면 층(strength-enhanced surface layer)으로 구성된다.
본 발명의 일부 실시예들에서, 실리카 유리 기판은 N-형 또는 P-형 도펀트를 포함하기 위해 구성되고, 산소 추출 및 금속-산소 착화합물 제거 단계는 실리카 유리 기판의 결정형 다공성 실리콘 표면부에 도펀트의 상당한 양을 남겨두기 위해 조정된다. 충분한 양이 존재하는 경우, 이러한 도펀트는 실리카 유리 기판의 결정형 다공성 실리콘 표면부 상에 형성된 추가적인 층들에 도펀트를 제공할 수 있다. 예를 들면, 통상적인 도펀트는 Al, P, B, 및 As를 포함하지만 이에 한정되지 않는다. 대안적으로, 고려될 수 있는 바와 같이 N-형 또는 P-형 도펀트는 종래의 확산 또는 이온 주입 기법에 의해 실리카 유리 기판의 결정형 다공성 실리콘 표면부로 들어갈 수 있다.
본 발명의 추가적인 실시예에서, 고려될 수 있는 바와 같이, 실리카 유리 기판에는, 실리카 유리 기판의 최종 결정형 다공성 실리콘 표면부의 두께, 다공성 또는 결정형 특성을 제어할 수 있는 국부적인 막(topical film)이 구비될 수 있다. 고려될 수 있는 바와 같이, 이러한 국부적인 막은 실리케이트, 인산염, 또는 붕소, 인, 티타늄, 게르마늄, 지르코늄, 바나듐의 산화물 및 다른 금속 산화물을 포함하지만 이에 한정되지 않은 임의의 형성물일 수 있다. 예를 들면, 한정되지는 않았지만, 국부적인 막은 ALD(원자 층 증착, atomic layer deposition), CVD(화학 기상 증착, chemical vapor deposition) 및 그의 변화물(예를 들면, PECVD, LPCVD, APCVD), MBE(분자 빔 증착, molecular beam evaporation), 스퍼터 증착(sputter deposition) 등을 통하여 유리 상에 형성될 수 있다. 고려될 수 있는 바와 같이, 실리카 유리 기판의 표면에는 특정 광학 또는 조합된 광전자 속성, 예를 들면 광 스캐터링을 만들기 위해, 그루브(grooves), 융기 수단(raised features) 또는 다른 텍스쳐링(texturing)이 구비될 수 있다. 추가로 고려될 수 있는 바와 같이, 시작 기판 유리 조성물은 열 공정 성능을 강화시키기 위해 조정될 수 있고, 예를 들면 JADE™ 유리는 바륨을 포함하고, 725 ℃까지 안정적이다. 게다가, 고려될 수 있는 바와 같이, 유리 조성물은 광 투명도, 분극률(polarizability) 또는 충격 저항( shock resistance)을 강화시키기 위해 선택될 수 있다.
본 발명의 추가적인 실시예들에서, 고려될 수 있는 바와 같이, 치수를 갖는 실리카 기반 구조체들은 추가적인 유리 또는 금속 산화물 층에 실리카 유리 기판의 결정형 다공성 실리콘 표면부를 코팅하고 밀도가 높은(densified) 산소 기판을 만들기 위해 반응 온도에서 유리 기판의 결정형 다공성 표면부와 금속성 가스를 반응시킴으로써 밀도가 높아질 수 있다. 이러한 공정은 본원에서 기술된 금속성 열적 반응 조건 하에, 상대적으로 얇은, 예를 들면, 10 nm 내지 300 nm의 유리 또는 금속 산화물 층들로 복수 번 반복될 수 있다.
하나 이상의 비활성 차단층들(inert blocking layers)은 상부 패턴닝을 용이하게 하도록, 실리카 유리 기판과 금속성 가스를 반응시키기 전에, 실리카 유리 기판 상에서 구비될 수 있다. 예를 들면, 한정되지는 않았지만, 흑연 차단층(graphite blocking layer)은 패턴닝 단계에 사용될 수 있다. 또한 고려될 수 있는 바와 같이, 본 발명에 따른 제조 방법은 환원제 도핑 단계를 포함할 수 있고, 상기 환원제 도핑 단계에서, 실리카 유리 기판은, 실리카 유리 기판의 표면에 가스 환원제를 침투시키고 금속성 가스 및 실리카 유리 기판의 반응을 강화시키기 위해 가스 환원제로 전-처리된다(pre-treated). 예를 들면, 실리카 유리 기판은 보다 빠르고 보다 완전한 국부적인 환원을 이루기 위해서, 파르 베셀(Parr vessel)에서 가압된 수소 및 불활성 캐리어 가스(inert carrier gas)에 노출될 수 있다.
본 발명에 따른 제조 방법은 또한, 예를 들면, HF 에칭 또는 다른 종래의 또는 여전히 개발되고 있는 산 에칭 프로토콜(acid etching protocols)에 의해 다공성 실리콘으로부터 무정형 실리콘을 제거하는 후-반응 산 에칭 단계를 포함할 수 있다. 고려될 수 있는 바와 같이, 후-반응 산 에칭 단계는 다수의 경우에서 바람직한 결정형 배향 <111>에 의해 크게 나타나는 X-레이 회절 스펙트럼에 의해 특징이 지어지는 결정형 다공성 실리콘을 만들 수 있다.
본 발명에 따른 제조 방법은 하나 이상의 후-반응 열적 처리 단계들(post-reaction thermal treatment steps)을 더 포함할 수 있다. 예를 들면, 한정되지는 않았지만, 본 발명에 따른 다공성 실리콘 층들을 포함한 기판은 반응 온도를 초과한 후-반응 온도로 불활성 분위기에서 처리될 수 있다. 특히, 675 ℃에서 2 시간 동안에, 그리고 2 시간 동안 1M HCL에 에칭되는 기판은 725 ℃에서 6 시간 동안 Ar에서 후-반응 열적 처리를 받을 수 있다. 대부분의 경우에서, 불활성 분위기는 약 650 ℃ 내지 약 750 ℃의 반응 온도로 가열되고, 후-반응 온도는 700 ℃ 이상, 예를 들면, 725 ℃ 내지 750 ℃일 수 있고, 몇 시간 동안 유지될 수 있다. 고순도 용융 실리카의 경우에서, 후-반응 처리는 Mg2Si를 완전하게 제거시키기 위해 약 6 시간 동안 통상적으로 유지된다. 비소, 안티몬, 바륨, 및 할로겐화물을 추가함 없이 제조될 수 있는 알칼리 토류 알루미나 보러실러케이트 유리에 있어서, 후-반응 처리는 약 18 시간 보다 큰 시간 동안 통상적으로 유지되고, 중간인 6 시간 처리 단계에서 간헐적으로 실행될 수 있다. 금속성 가스를 실리카 유리 기판에 반응시키는 것은 추가적으로, 실리카 유리 기판의 표면을 따라 금속-비-산소 착화합물을 형성하는 경우에서, 후 반응 열적 처리는 금속-비-산소 착화합물도 증발시키기에 충분한 지속 시간 동안 유지될 수 있다.
본 발명을 기술 및 정의하는 목적에 있어서, 특히, "치수를 갖는(dimensional)" 기판 또는 "치수를 갖는" 구조체는 기판 또는 구조체의 치수가 미리 정의된 실용적인 형상 및 크기, 즉 특정 유용성을 위해 설계된 형상 및 크기를 가진다는 것이다. 치수를 갖는 기판 및 구조체는 완전하게, 기능성 구조체, 중간 구조체, 부분적으로 기능적인 구조체, 전구체 기판 또는 구조체, 또는 시드 기판 또는 중간의, 부분적이거나 완전한 기능성 구조체의 형성을 위한 구조체일 수 있다. 치수를 갖는 기판 및 구조체는 예를 들면, 파우더, 결정 또는 다른 유형의 콜스(coarse) 또는 정의되지 않은 의사 난수(pseudo-random) 또는 규정할 수 없는 형상의 미세 미립자 물질일 수 있다. 치수를 갖는 기판 및 구조체는 또한 나노 구조체 또는 나노 입자와 구분될 수도 있다. 치수를 갖는 기판 및 구조체의 예는 시드 기판 또는 구조체 성장용 시드 기판 또는 시드 층, 박막 트랜지스터, 광전지, 열전 전지, 발광 장치, 도파관, 광결정, 태양 전지 및 다른 유사한 구조체를 포함하지만 이에 한정되지 않는다. 게다가 특히 다공성 실리콘은, 부피에 대한 표면의 큰 비율을 상대적으로 제공하는 마이크로구조체에서, 일부 경우 500m2/g보다 큰 마이크로구조체에서, 나노스케일 크기의 보이드가 분배되는 화학 요소의 실리콘의 형태를 하고 있다. 특히 또한 본원에서 언급된 "적어도 하나의" 구성 요소, 소자 등은, 관사 "a" 또는 "an"의 대안적인 사용이 단일 구성 요소, 소자에 제한되어야 한다는 것을 의미하지 않아야 한다.
특히, "바람직하게", "일반적으로" 및 "통상적으로"와 같은 용어는, 본원에서 사용될 시에, 특정 수단이 청구된 발명의 구조체 또는 기능에 기준이 되거나, 기본적이거나 중요하다는 것을 의미하거나, 청구된 발명의 권리 범위를 한정시키기 위해 사용되지는 않았다. 오히려, 이러한 용어는 단지 본 발명의 실시예의 특정 양태를 식별하거나 본 발명의 특정 실시예에 사용되거나 사용될 수 없는 대안적이거나 추가적인 수단을 강조할 뿐이다.
본 발명을 기술 및 정의하는 목적에 있어서, 특히 용어 "약"은 양적인 비교, 값, 측정, 또는 다른 재현에 기인할 수 있는 불확실성의 고유도(inherent degree)를 본원에서 나타내기 위해 이용된다. 용어 "실질적으로"는 양적 재현이 특징에 대한 내용의 기본적인 기능의 변화를 일으킴 없이 언급된 참조로부터 변화될 수 있는 정도를 나타내기 위해 사용될 수도 있다.
본 발명의 내용을 상세하게, 그리고 특정 실시예들을 참조하여 기술한 바와 같이, 특히 본원에서 개시된 다양한 설명은, 이러한 설명이 본원에서 기술된 다양한 실시예들의 기본적인 구성요소인 소자에 관한 것이라는 것을 의미하지 않아야 하는데, 특정 소자가 본원에 첨부된 도면 각각에 특정 소자가 제시된 경우에도 그러하다. 오히려, 본원에 첨부된 청구항은 본 발명의 권리 내용 및 이에 해당하는 본원에서 기술된 다양한 발명의 권리 범위의 유일한 표현으로 취해져야 한다. 나아가, 명백한 바와 같이, 변형 및 변화는 첨부된 청구항에 정의된 본 발명의 권리 범위로부터 벗어남 없이 가능하다. 특히, 본 발명의 일부 양태가 바람직하거나 특별한 이점으로 본원에서 확인되었지만, 고려될 수 있는 바와 같이, 본 발명은 이러한 양태에 반드시 한정되는 것은 아니다.

Claims (20)

  1. 다공성 실리콘 층을 포함한, 치수를 갖는 실리카 기반 기판 또는 구조체를 제조하는 방법에 있어서,
    실리카 유리 기판을 제공하는 단계;
    실리카 유리 기판의 표면을 따라 금속-산소 착화합물을 형성하기 위해 가열된 불활성 분위기에서 실리카 유리 기판과 금속성 가스를 반응시킴으로써, 실리카 유리 기판의 원자의 원소 조성물로부터 산소를 추출하는 단계로서, 이때 불활성 분위기는 산소를 용이하게 추출하기에 충분한 반응 온도로 가열되는 산소 추출 단계;
    실리카 유리 기판의 결정형 다공성 실리콘 표면부를 만들기 위해, 실리카 유리 기판의 표면으로부터 금속-산소 착화합물을 제거하는 단계; 및
    다공성 실리콘 층을 포함한, 치수를 갖는 실리카 기반 기판 또는 구조체를 만들기 위해, 실리카 유리 기판의 결정형 다공성 실리콘 표면부 상에 하나 이상의 추가 층들을 형성하는 단계;를 포함한, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
  2. 청구항 1에 있어서,
    치수를 갖는 실리카 기반 기판 또는 구조체는 반도체 또는 결정형 물질을 포함하는 상부층을 포함하며, 그리고
    상기 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법은 상부층의 에피택셜 성장 또는 증착을 위한 시드 층으로서 다공성 실리콘 층을 이용하는 단계를 더 포함하는 것을 특징으로 하는, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
  3. 청구항 2에 있어서,
    상부층은 단결정형 실리콘 층, 미정질형 실리콘 층, 다결정 실리콘 층, 또는 무정형 실리콘 층을 포함하고,
    상기 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법은 상부 층에서 결정화를 증가시키고 결정 크기를 증가시키기에 충분한 지속 시간과 온도에서 상부 층을 어닐링함으로써, 상부층을 재결정화하는 단계를 더 포함하는 것을 특징으로 하는, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
  4. 청구항 1에 있어서,
    치수를 갖는 실리카 기반 기판 또는 구조체는 단일 결정 실리콘-온-절연체 구조체이고,
    상기 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법은 실리콘-온-절연체 구조체의 에피택셜 제조를 위한 시드 층으로서 다공성 실리콘 층을 이용하는 단계를 더 포함하는 것을 특징으로 하는, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
  5. 청구항 4에 있어서,
    다공성 실리콘 층을 포함한 실리카 유리 기판은 하부 실리카 유리 기판 및 분리 층 상에 형성되며,
    상기 분리 층은 상기 다공성 실리콘 층을 포함한 실리카 유리 기판과 상기 하부 실리카 유리 기판 사이에 위치하며, 실리카 유리 기판으로부터 구조체의 잔류한 부분으로 불순물들이 이동하는 것을 방지하도록 구성된 것을 특징으로 하는, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
  6. 청구항 1에 있어서,
    실리카 유리 기판은 N-형 또는 P-형 도펀트를 포함하고,
    산소 추출 및 금속-산소 착화합물 제거 단계는 실리카 유리 기판의 결정형 다공성 실리콘 표면부에서 상당한 양의 도펀트를 남겨두기 위해 조정되는 것을 특징으로 하는, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
  7. 청구항 1에 있어서,
    실리카 유리 기판에는 실리카 유리 기판의 최종 결정형 다공성 실리콘 표면부의 두께, 다공성, 또는 결정형 특성을 제어하는 국부적인 막이 구비되는 것을 특징으로 하는, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
  8. 청구항 1에 있어서,
    상기 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법은, 금속성 가스와 실리카 유리 기판을 반응시키는 단계 이전에, 하나 이상의 비활성 차단층들이 실리카 유리 기판 상에 구비되는 패턴닝 단계를 포함하는 것을 특징으로 하는, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
  9. 청구항 1에 있어서,
    상기 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법은, 실리카 유리 기판이 실리카 유리 기판의 표면에 가스 환원제를 침투시키고 금속성 가스 및 실리카 유리 기판의 반응을 강화시키기 위해, 가스 환원제로 전-처리하는 환원제 도핑 단계를 포함하는 것을 특징으로 하는, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
  10. 청구항 1에 있어서,
    실리카 유리 기판은 열적 변형점에 의해 특징이 지어지며,
    불활성 분위기는 실리카 유리 기판의 열적 변형점 아래의 반응 온도에서 가열되는 것을 특징으로 하는, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
  11. 청구항 1에 있어서,
    금속성 가스는 Mg를 포함하고, 실리카 유리 기판과의 반응은 다음을 포함하는 것을 특징으로 하는, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
    Figure pct00002
  12. 청구항 1에 있어서,
    금속성 가스는 화학량적인 반응 조건에 대해 충분한 양으로 제공되는 것을 특징으로 하는, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
  13. 청구항 1에 있어서,
    실리카 유리 기판과의 금속성 가스의 반응은 반응 부산물을 생성하고,
    상기 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법은 하나 이상의 부산물을 제거하는 단계들을 포함하는 것을 특징으로 하는, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
  14. 청구항 1에 있어서,
    기판은 금속성 가스를 실리카 유리 기판과 반응시키는 동안, 마이크로파 또는 RF 노출을 받는 것을 특징으로 하는, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
  15. 청구항 1에 있어서,
    실리카 유리 기판은, 가열된 불활성 분위기에서 금속성 가스를 실리카 유리 기판과 반응시키기 전에, 전자 빔에 조사되는 것을 특징으로 하는, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
  16. 청구항 1에 있어서,
    실리카 유리 기판과의 금속성 가스의 반응은 실리카 유리 기판의 표면을 따라 금속-비-산소 착화합물을 추가로 형성하며,
    상기 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법은 후-반응 열적 처리를 더 포함하고,
    후-반응 열적 처리는 금속-비-산소 착화합물을 증발시키기에 충분한 지속 시간 동안, 반응 온도를 초과한 후-반응 온도로 불활성 분위기에서 유지되는 것을 특징으로 하는, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
  17. 청구항 1에 있어서,
    상기 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법은, 금속-산소 착화합물 또는 무정형 실리콘을 제거하는 후-반응 산 에칭 단계를 더 포함하는 것을 특징으로 하는, 치수를 갖는 실리카 기반 기판 또는 구조체 제조 방법.
  18. 다공성 유리 층을 포함한, 치수를 갖는 유리 기반 기판 또는 구조체를 제조하는 방법에 있어서,
    치수를 갖는 유리 기판을 제공하는 단계;
    유리 기판의 표면을 따라 금속-산소 착화합물을 형성하기 위해 가열된 불활성 분위기에서 유리 기판과 금속성 가스를 반응시킴으로써, 유리 기판의 원자의 원소 조성물로부터 산소를 추출하는 단계로서, 이때 불활성 분위기는 산소를 용이하게 추출하기에 충분한 반응 온도로 가열되는 산소 추출 단계; 및
    유리 기판의 결정형 다공성 표면부를 만들기 위해, 유리 기판의 표면으로부터 금속-산소 착화합물을 제거하는 단계를 포함한, 치수를 갖는 유리 기반 기판 또는 구조체 제조 방법.
  19. 청구항 1에 있어서,
    치수를 갖는 실리카 기반 구조체는 추가적인 유리 또는 금속 산화물 층에 실리카 유리 기판의 결정형 다공성 실리콘 표면부를 코팅하고, 밀도가 높은 산소 기판을 만들기 위해 반응 온도에서 유리 기판의 결정형 다공성 표면부와 금속성 가스를 반응시킴으로써 밀도가 높아지는 것을 특징으로 하는, 치수를 갖는 유리 기반 기판 또는 구조체 제조 방법.
  20. 반도체 또는 결정형 물질을 포함하는 상부층과 다공성 실리콘 층을 포함한, 치수를 갖는 실리카 기반 구조체를 제조하는 방법에 있어서,
    실리카 유리 기판을 제공하는 단계;
    실리카 유리 기판의 표면을 따라 금속-산소 착화합물을 형성하기 위해 가열된 불활성 분위기에서 실리카 유리 기판과 금속성 가스를 반응시킴으로써, 실리카 유리 기판의 원자의 원소 조성물로부터 산소를 추출하는 단계로서, 이때 불활성 분위기는 실리카 유리 기판의 열적 변형점 아래의 반응 온도로 가열되되, 산소를 용이하게 추출하기에 충분한 반응 온도로 가열되는 산소 추출 단계;
    실리카 유리 기판의 결정형 다공성 표면부를 만들기 위해, 후-반응 산 에칭을 통하여, 실리카 유리 기판의 표면으로부터 금속-산소 착화합물을 제거하는 단계;
    반응 온도를 초과하는 후-반응 온도로 불활성 분위기에서 기판의 후-반응 열적 처리를 실행하는 단계; 및
    다공성 실리콘 층을 포함하는 치수를 갖는 실리카 기반 구조체를 만들기 위해, 상부층의 에피택셜 성장 또는 증착을 위한 시드 층으로서 다공성 실리콘 층을 이용함으로써, 실리카 유리 기판의 결정형 다공성 실리콘 표면부 상에서 상부층을 형성하는 단계를 포함한, 치수를 갖는 실리카 기반 구조체 제조 방법.
KR20137002957A 2010-08-24 2011-08-11 치수를 갖는 실리카 기반 다공성 실리콘 구조체 및 제조 방법 KR20130108531A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US37637910P 2010-08-24 2010-08-24
US61/376,379 2010-08-24
US13/100,593 US8415555B2 (en) 2010-08-24 2011-05-04 Dimensional silica-based porous silicon structures and methods of fabrication
US13/100,593 2011-05-04
PCT/US2011/047367 WO2012027121A2 (en) 2010-08-24 2011-08-11 Dimensional silica-based porous silicon structures and methods of fabrication

Publications (1)

Publication Number Publication Date
KR20130108531A true KR20130108531A (ko) 2013-10-04

Family

ID=45697815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20137002957A KR20130108531A (ko) 2010-08-24 2011-08-11 치수를 갖는 실리카 기반 다공성 실리콘 구조체 및 제조 방법

Country Status (8)

Country Link
US (2) US8415555B2 (ko)
EP (1) EP2609234A4 (ko)
JP (1) JP5878535B2 (ko)
KR (1) KR20130108531A (ko)
CN (1) CN103069055B (ko)
AU (1) AU2011293715A1 (ko)
TW (1) TWI560163B (ko)
WO (1) WO2012027121A2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629900B2 (en) 2011-05-04 2020-04-21 Corning Incorporated Porous silicon compositions and devices and methods thereof
KR101344738B1 (ko) * 2011-12-12 2013-12-26 한국과학기술연구원 고감도 투명 가스 센서 및 그 제조방법
US9285332B2 (en) 2011-12-12 2016-03-15 Korea Institute Of Science And Technology Low power consumption type gas sensor and method for manufacturing the same
KR101602418B1 (ko) * 2012-04-06 2016-03-10 코닝정밀소재 주식회사 광추출 효율이 향상된 유기 발광소자용 기판, 그 제조방법 및 이를 구비하는 유기 발광소자
US8921841B2 (en) * 2012-05-09 2014-12-30 Samsung Corning Precision Materials Co., Ltd. Porous glass substrate for displays and method of manufacturing the same
CN106463702B (zh) * 2014-04-09 2020-02-21 康宁公司 用于锂离子电池阳极的方法和材料
JP2017536676A (ja) 2014-11-25 2017-12-07 コーニング インコーポレイテッド リチウムイオン電池アノードのための方法および材料
WO2016094271A1 (en) * 2014-12-10 2016-06-16 Applied Materials, Inc. System and method for all wrap around porous silicon formation
WO2016111832A1 (en) * 2015-01-09 2016-07-14 Applied Materials, Inc. Laminate and core shell formation of silicide nanowire
WO2017091543A1 (en) 2015-11-25 2017-06-01 Corning Incorporated Porous silicon compositions and devices and methods thereof
CN111051256A (zh) * 2017-07-31 2020-04-21 康宁股份有限公司 具有非玻璃芯体和玻璃包封物的层压制品及其方法
KR102185490B1 (ko) * 2017-12-01 2020-12-02 대주전자재료 주식회사 규소산화물복합체를 포함하는 비수전해질 이차전지용 음극활물질 및 이의 제조방법
CN111466045B (zh) 2018-01-30 2022-07-08 株式会社Lg新能源 负极活性材料、其制备方法、包含所述负极活性材料的负极和包含所述负极的二次电池
CN115010380B (zh) * 2022-08-09 2022-11-15 中国华能集团清洁能源技术研究院有限公司 一种基于无序光子晶体的光伏玻璃的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3757511A (en) * 1971-05-17 1973-09-11 Motorola Inc Light emitting diode display for electronic timepiece
US6376859B1 (en) * 1998-07-29 2002-04-23 Texas Instruments Incorporated Variable porosity porous silicon isolation
KR100434537B1 (ko) * 1999-03-31 2004-06-05 삼성전자주식회사 다공질 실리콘 혹은 다공질 산화 실리콘을 이용한 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제조방법
CN101091251B (zh) * 2004-08-18 2011-03-16 康宁股份有限公司 包含高应变玻璃或玻璃陶瓷的绝缘体上半导体结构
US7615206B2 (en) * 2006-08-11 2009-11-10 Georgia Tech Research Corporation Methods of fabricating nanoscale-to-microscale structures
KR101375328B1 (ko) * 2007-07-27 2014-03-19 삼성에스디아이 주식회사 Ｓｉ／Ｃ 복합물, 이를 포함하는 음극활물질 및 리튬전지
US20090056797A1 (en) * 2007-08-28 2009-03-05 Blue Square Energy Incorporated Photovoltaic Thin-Film Solar Cell and Method Of Making The Same
US8813522B2 (en) * 2008-10-14 2014-08-26 University Of Central Florida Research Foundation, Inc. Silicon photonic fiber and method of manufacture

Also Published As

Publication number Publication date
TWI560163B (en) 2016-12-01
US20120052656A1 (en) 2012-03-01
JP5878535B2 (ja) 2016-03-08
CN103069055B (zh) 2016-08-03
AU2011293715A1 (en) 2013-01-31
US8415555B2 (en) 2013-04-09
WO2012027121A3 (en) 2012-08-09
CN103069055A (zh) 2013-04-24
EP2609234A2 (en) 2013-07-03
EP2609234A4 (en) 2015-11-04
US20130209781A1 (en) 2013-08-15
TW201217290A (en) 2012-05-01
JP2013536151A (ja) 2013-09-19
WO2012027121A2 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
KR20130108531A (ko) 치수를 갖는 실리카 기반 다공성 실리콘 구조체 및 제조 방법
KR101758649B1 (ko) 게르마늄층을 이용한 그래핀 제조방법
US5685946A (en) Method of producing buried porous silicon-geramanium layers in monocrystalline silicon lattices
US20130220211A1 (en) Crystal to crystal oxygen extraction
JP2007182370A (ja) 酸化亜鉛ナノワイヤの製造方法及びその製造方法により製造された酸化亜鉛ナノワイヤ
KR20090062564A (ko) 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자
CN114525489B (zh) 一种硅基碳化硅薄膜材料制备方法
JP2000223419A (ja) 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
JP2009149481A (ja) 半導体基板の製造方法
WO2013090153A1 (en) Metallic structures by metallothermal reduction
KR101523172B1 (ko) 금속-칼코게나이드 박막의 제조방법 및 그에 의해 제조되는 금속-칼코게나이드 박막
JP2007329200A (ja) 半導体装置の製造方法
WO2011109702A2 (en) Monocrystalline epitaxially aligned nanostructures and related methods
JP6041346B2 (ja) グラフェン／ＳｉＣ複合材料の製造方法及びそれにより得られるグラフェン／ＳｉＣ複合材料
WO2008071369A1 (en) Condensed materials
TW200906708A (en) Polysilicon deposition and anneal process enabling thick polysilicon films for MEMS applications
JP2756320B2 (ja) 結晶の形成方法
JP5063867B2 (ja) Ｓｏｉ基板の製造方法
CN107112202A (zh) 用于在原始结构上生成碳层的方法以及微机电或半导体结构
JP5272169B2 (ja) β−ＦｅＳｉ２形成方法及び電子デバイス作成方法
WO2009123926A1 (en) Selective deposition of sige layers from single source of si-ge hydrides
JP4631041B2 (ja) 非金属不純物を添加した光触媒材料とその作製法
WO2012153112A2 (en) Semiconductor structure
JP2005268511A (ja) Ｓｏｉ基板の製造方法
Jian et al. Controllable synthesis of large scale, catalyst-free, lateral ZnO nanowires network

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application