KR20090062564A - 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자 - Google Patents

무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자 Download PDF

Info

Publication number
KR20090062564A
KR20090062564A KR1020070129907A KR20070129907A KR20090062564A KR 20090062564 A KR20090062564 A KR 20090062564A KR 1020070129907 A KR1020070129907 A KR 1020070129907A KR 20070129907 A KR20070129907 A KR 20070129907A KR 20090062564 A KR20090062564 A KR 20090062564A
Authority
KR
South Korea
Prior art keywords
nanowire
nanowires
oxide layer
silicon
single crystal
Prior art date
Application number
KR1020070129907A
Other languages
English (en)
Other versions
KR101345432B1 (ko
Inventor
이은경
황동목
최병룡
김병성
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020070129907A priority Critical patent/KR101345432B1/ko
Priority to US12/128,362 priority patent/US7696105B2/en
Publication of KR20090062564A publication Critical patent/KR20090062564A/ko
Priority to US12/708,027 priority patent/US8207521B2/en
Application granted granted Critical
Publication of KR101345432B1 publication Critical patent/KR101345432B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y10S977/891—Vapor phase deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y10S977/892—Liquid phase deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y10S977/893—Deposition in pores, molding, with subsequent removal of mold

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Silicon Compounds (AREA)

Abstract

본 발명은 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해 형성된 나노와이어 및 이를 포함하는 나노소자에 관한 것으로, 이러한 나노와이어는 제조 시 금속 촉매를 사용하지 않음으로써 합성이 간편하고 경제적일 뿐 아니라, 금속 촉매에 의한 불순물 함입을 방지하여 나노와이어의 전기 및 광 특성을 향상시킬 수 있다.
금속 촉매, 단결정, 실리콘 나노와이어, 자연 산화

Description

무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해 형성된 나노와이어 및 이를 포함하는 나노소자{METHOD FOR PRODUCING METAL-FREE SINGLE CRYSTALLINE SILICONE NANOWIRE, NANOWIRE PREPARED THEREFROM AND NANO DEVICE COMPRISING THE SAME}
본 발명은 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해 형성된 나노와이어 및 이를 포함하는 나노소자에 관한 것으로, 더욱 상세하게는 나노와이어 제조 시 금속 촉매를 사용하지 않음으로써 금속 촉매에 의한 불순물 함입을 방지하여 나노와이어의 전기 및 광 특성을 향상시킬 수 있는 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해 형성된 나노와이어 및 이를 포함하는 나노소자에 관한 것이다.
나노와이어는 직경이 나노미터 영역이고, 길이가 수백 나노미터, 마이크로미터 또는 밀리미터 단위를 갖는 선형 재료로서, 직경과 길이에 따라 그의 물성이 달라진다. 이러한 나노와이어는 작은 크기로 인하여 미세 소자에 다양하게 응용될 수 있을 뿐 아니라, 특정 방향으로의 전자의 이동 및 편광 현상을 나타내는 광학 특성을 이용할 수 있는 장점이 있다.
특히, 실리콘 나노와이어는 나노소자들 사이를 연결해주는 전도선의 역할을 해줄 뿐 아니라 그 자체의 전기적인 특성, 즉 도핑이나 굵기에 따른 특성 조절에 의해 나노소자의 기본 단위를 구성함으로써 광나노소자, 전자나노소자, 나노 센서 등 다양한 분야에서 응용되고 있다.
본 발명의 하나의 목적은 나노와이어 제조 시 금속 촉매를 사용하지 않음으로써 금속 촉매에 의한 불순물 함입을 방지하여 나노와이어의 전기 및 광 특성을 향상시킬 수 있는 무촉매 단결정 실리콘 나노와이어의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 방법으로 형성된 무촉매 단결정 실리콘 나노와이어를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 무촉매 단결정 실리콘 나노와이어를 포함하는 나노소자를 제공하는 것이다.
본 발명은 하나의 양상에서
실리콘 기판의 표면을 습식 에칭함으로써 표면 결함(defect site)을 형성하는 단계;
상기 실리콘 기판을 탈이온수 또는 공기 중에 노출시켜 상기 실리콘 기판의 표면에 산화물층을 형성하는 단계;
상기 산화물층이 형성된 실리콘 기판을 반응로에 넣고 나노와이어 전구체를 주입하면서 가열하여 상기 산화물층 내부에 형성된 실리콘 핵으로부터 실리콘 나노와이어를 성장시키므로, 나노와이어 제조 시 금속 촉매를 사용하지 않음으로써 촉매 정제 공정이 불필요하여 경제성이 향상될 뿐 아니라, 금속 촉매에 의한 불순물 함입이 방지되어 개선된 전기 및 광 특성을 갖는 나노와이어를 수득할 수 있다.
본 발명의 다른 양상은 상기 방법으로 형성된 무촉매 단결정 실리콘 나노와 이어에 관한 것이다.
본 발명의 또 다른 양상은 상기 무촉매 단결정 실리콘 나노와이어를 포함하는 나노소자에 관한 것으로, 실리콘 나노와이어의 전기 및 광특성의 안정화로 인해 다양한 나노소자에 응용될 수 있다.
이하에서 첨부 도면을 참고하여 본 발명에 대하여 더욱 상세하게 설명한다.
본 발명의 하나의 양상의 무촉매 단결정 실리콘 나노와이어의 제조방법은 실리콘 기판의 표면을 습식 에칭함으로써 표면 결함(defect site)을 형성하는 단계;
상기 실리콘 기판을 탈이온수 또는 공기 중에 노출시켜 상기 실리콘 기판의 표면에 산화물층을 형성하는 단계;
상기 산화물층이 형성된 실리콘 기판을 반응로에 넣고 나노와이어 전구체를 주입하면서 가열하여 상기 산화물층 내부에 형성된 실리콘 핵으로부터 실리콘 나노와이어를 성장시키는 단계를 포함한다.
이 때, 상기 산화물층은 SiOx(단, 0<x<2)를 포함할 수 있다.
도 1은 본 발명의 일구현예에 의한 무촉매 단결정 실리콘 나노와이어를 제조하는 공정을 설명하기 위한 공정흐름도이다. 도 1을 참고하면, 먼저 실리콘 기판(100)의 표면을 습식 에칭함으로써 표면 결함(defect site)을 형성한다. 이 때, 불순물을 제거하기 위해 통상의 방법에 의해 기판을 미리 세척할 수 있다.
상기 습식 에칭 단계에서 사용하는 에칭 용액의 예들은 NaOH, 초산수용액, 불산수용액, 인산수용액 등을 포함하나, 반드시 이들로 제한되는 것은 아니다.
이어서 상기 실리콘 기판(100)을 탈이온수(DI water) 또는 공기 중에 노출시켜 상기 실리콘 기판(100)의 표면에 산화물층(200)을 형성한다. 상기 산화물층은 SiOx(단, 0<x<2)를 포함하는데, 이는 Si이 풍부한 SiOx로 산화물층(200)이 구성됨을 의미한다.
이 때, 상기 실리콘 기판(100)을 탈이온수(DI water) 또는 공기 중에 장 시간 노출시킬 경우 산화가 많이 진행되어 산화물층이 SiOx(단, 0<x<2)가 아니라 SiO2로 형성될 가능성이 있기 때문에, 상기 노출 시간은 10분 내지 1 시간이 바람직하고, 상기와 같은 방법에 의해 형성된 산화물층의 두께는 2nm 이하가 바람직하다.
이어서 상기 산화물층(200)이 형성된 실리콘 기판(100)을 반응로에 넣고 나노와이어 전구체를 주입하면서 가열하여 상기 산화물층(200) 내부에 형성된 실리콘 핵(300)으로부터 실리콘 나노와이어(400)를 성장시킨다.
즉, 실리콘 기판의 표면 결함으로 인해 표면에너지가 높은 부분으로 실리콘 원자가 이동하게 되어 상기 산화물층(200)의 내부에 실리콘이 풍부한 부분이 형성되고, 이러한 실리콘이 풍부한 부분은 실리콘 핵(300)으로 작용하여 실리콘 나노와이어를 형성하게 되는 것이다.
상기 나노와이어 전구체는 SiH4, SiCl4 및 SiH2Cl2로 이루어진 군에서 선택된 1종 이상일 수 있으나, 반드시 이들로 제한되는 것은 아니다.
이 때, 상기 가열은 400 내지 800℃의 온도에서 수행되는 것이 바람직한데, 이는 400℃ 미만인 경우는 금속 촉매(예컨대, Au)와 실리콘간의 공정계 합금(eutectic alloy)의 형성이 잘 안되고, 800℃ 초과인 경우는 소자에의 응용이 어렵다는 문제가 있다. 다만, 수득하고자 하는 나노와이어의 길이에 따라 가열 시간은 조절 가능하다.
한편, 본 발명에서 상기 나노와이어 형성 시 n형 도펀트 또는 p형 도펀트로 도핑된 나노와이어를 형성할 수 있는데, 예를 들어, B2H6를 실리콘 나노와이어 전구체인 SiH4와 함께 주입하여 p형으로 도핑된 나노와이어를 성장시킬 수 있다.
또한, 상기 나노와이어를 성장시키면서 상기 나노와이어에 n형 도핑영역 및 p형 도핑영역이 접합된 p-n 접합 구조로 나노와이어를 형성시킬 수도 있다. 이러한 p-n 접합 구조를 갖는 나노와이어는 발광소자에 이용될 수 있는 장점이 있다.
본 발명의 다른 양상은 상기 방법에 의해 형성된 무촉매 실리콘 단결정 나노와이어를 제공하는 것이다.
상기 나노와이어는 그 직경이 2 내지 200nm이고, 길이가 10nm 내지 1000 μm 일 수 있는데, 이는 이를 이용한 나노 소자의 동작 및 집적도를 고려한 크기이며, 반드시 이들로 제한되는 것은 아니다.
또 다른 양상에서 본 발명은 상기 나노와이어를 포함하는 나노 소자에 관련된다.
상기 소자는 트랜지스터, 발광소자, 수광소자, 센서, 광검출소 자(photodetector), 발광 다이오드(Light Emitting Diode), 레이저 다이오드(Laser Diode), EL(electroluminescence)소자, PL(photoluminescence)소자 및 CL(Cathodeluminescence)소자로 이루어진 군에서 선택될 수 있으나, 반드시 이들로 제한되는 것은 아니다.
실시예 1: 무촉매 단결정 실리콘 나노와이어의 제조
먼저, 실리콘 기판을 황산수용액, 아세톤, 이소프로필알콜 및 탈이온수로 세척한 후, 실리콘 기판의 표면을 NaOH 용액으로 습식 에칭하여 표면 결함(defect site)을 형성하였다. 이어서 상기 실리콘 기판을 공기 중에 1 시간 동안 노출시켜 상기 실리콘 기판의 표면에 산화물층을 형성하였다.
상기 산화물층이 형성된 실리콘 기판 표면의 AFM(Atomic Force Microscope) 사진을 도 2에 도시하였다. 도 2를 참고하면, 실리콘 기판의 표면에 균일하지 않게 표면 결함이 형성되고, 그 위에 산화물층이 형성되었음을 확인할 수 있다.
또한, 실리콘 기판에 형성된 산화물층 내 실리콘(Si)의 결합에너지에 대한 XPS(X-ray photoelectronic spectroscopy) 그래프를 도 3에 도시하였다. 도 3을 참고하면, 산화물층의 내부에 Si의 함량이 높은 경우를 나타내는 두 개의 피크(99.5 eV 및 103.7 eV)를 확인할 수 있다.
그 후, 상기 산화물층이 형성된 실리콘 기판을 반응로에 넣은 다음, 분당 10℃로 가열(heating)하고, 아르곤(Ar)을 100 sccm 정도로 주입하고 나노와어어 전구 체인 SiH4를 4 sccm정도로 주입하면서, 공정 압력을 100 torr로 일정하게 하였다.
공정 온도인 535℃에 도달되면 30분간 유지시켜 실리콘 나노와이어가 성장되도록 하였다. 이어서, 상온으로 천천히 냉각시켜서 실리콘 나노와이어의 성장을 종료시켰다.
상기 실리콘 나노와이어의 SEM(Scanning Electron Microscope) 사진을 도 4a 및 4b에 도시하였다.
한편, 상기 방법에 의해 형성된 실리콘 나노와이어를 나타내는 TEM(Transmission Electron Microscope) 사진을 도 6a 및 6b에 도시하였다. 도 6a는 나노와이어의 팁(tip) 부분을 나타내고, 도 6b는 나노와이어의 중간 부분을 나타낸다.
또한, 상기 방법에 의해 형성된 실리콘 나노와이어를 나타내는 투과전자회절패턴(transmission electron diffraction pattern)을 도 7에 도시하였으며, 이를 참고하면, 본 발명에 의한 나노와이어가 단결정임을 확인할 수 있다.
실시예 2: 무촉매 단결정 실리콘 나노와이어의 제조
공정 온도를 620℃로 한 것을 제외하고는 실시예 1과 동일한 방법으로 실리콘 나노와이어를 제조하였다.
상기 제조한 실리콘 나노와이어의 SEM(Scanning Electron Microscope) 사진을 도 5a및 5b에 도시하였다.
도 1은 본 발명의 일구현예에 의한 무촉매 단결정 실리콘 나노와이어를 제조하는 공정을 설명하기 위한 공정흐름도,
도 2는 본 발명의 일구현예에 의한 무촉매 단결정 실리콘 나노와이어의 제조 공정 중 SiOx층이 형성된 실리콘 기판 표면의 AFM(Atomic Force Microscope) 사진,
도 3은 본 발명의 일구현예에 의한 무촉매 단결정 실리콘 나노와이어의 제조 공정 중 실리콘 기판에 형성된 산화물층 내 실리콘(Si)의 결합에너지에 대한 XPS (X-ray photoelectronic spectroscopy) 그래프,
도 4a 및 4b는 본 발명의 일구현예에 의한 무촉매 단결정 실리콘 나노와이어를 나타내는 SEM(Scanning Electron Microscope) 사진,
도 5a 및 5b는 본 발명의 일구현예에 의한 무촉매 단결정 실리콘 나노와이어를 나타내는 SEM(Scanning Electron Microscope) 사진,
도 6a 및 6b는 본 발명의 일구현예에 의한 무촉매 단결정 실리콘 나노와이어를 나타내는 TEM(Transmission Electron Microscope ) 사진,
도 7은 본 발명의 일구현예에 의한 무촉매 단결정 실리콘 나노와이어를 나타내는 투과전자회절패턴(transmission electron diffraction pattern)이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 실리콘 기판 200: 산화물층
300: 실리콘 핵 400: 나노와이어

Claims (11)

  1. 실리콘 기판의 표면을 습식 에칭함으로써 표면 결함(defect site)을 형성하는 단계;
    상기 실리콘 기판을 탈이온수 또는 공기 중에 노출시켜 상기 실리콘 기판의 표면에 산화물층을 형성하는 단계;
    상기 산화물층이 형성된 실리콘 기판을 반응로에 넣고 나노와이어 전구체를 주입하면서 가열하여 상기 산화물층 내부에 형성된 실리콘 핵으로부터 실리콘 나노와이어를 성장시키는 단계를 포함하는 무촉매 단결정 실리콘 나노와이어의 제조방법.
  2. 제 1 항에 있어서, 상기 산화물층이 SiOx(단, 0<x<2)를 포함하는 것을 특징으로 하는 무촉매 단결정 실리콘 나노와이어의 제조방법.
  3. 제 1 항에 있어서, 상기 습식 에칭 단계는 NaOH, 초산수용액, 불산수용액 및 인산수용액으로 이루어진 군에서 선택된 수용액에 의해 에칭하는 단계임을 특징으로 하는 무촉매 단결정 실리콘 나노와이어의 제조방법.
  4. 제 1 항에 있어서, 상기 나노와이어 전구체는 SiH4, SiCl4 및 SiH2Cl2로 이루어진 군에서 선택되는 1종 이상인 것을 특징으로 하는 무촉매 단결정 실리콘 나노와이어의 제조방법.
  5. 제 1 항에 있어서, 상기 가열은 400 내지 800℃의 온도에서 수행되는 것을 특징으로 하는 무촉매 단결정 실리콘 나노와이어의 제조방법.
  6. 제 1 항에 있어서, 상기 나노와이어 형성 단계는 n형 도펀트 또는 p형 도펀트로 도핑된 나노와이어를 형성하는 단계임을 특징으로 하는 무촉매 단결정 실리콘 나노와이어의 제조방법.
  7. 제 1 항에 있어서, 상기 나노와이어 형성 단계는 n형 도핑영역 및 p형 도핑영역이 접합된 p-n 접합 구조로 나노와이어를 형성하는 단계임을 특징으로 하는 무촉매 단결정 실리콘 나노와이어의 제조방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 따라 형성된 무촉매 단결정 실리콘 나노와이어.
  9. 제 8 항에 있어서, 상기 나노와이어는 그 직경이 2 내지 200nm이고, 길이가 10nm 내지 1000μm 인 것을 특징으로 하는 무촉매 단결정 실리콘 나노와이어.
  10. 제 8 항의 무촉매 단결정 실리콘 나노와이어를 포함하는 것을 특징으로 하는 나노소자.
  11. 제 10 항에 있어서, 상기 소자가 트랜지스터, 발광소자, 수광소자, 센서, 광검출소자(photodetector), 발광 다이오드(Light Emitting Diode), 레이저 다이오드(Laser Diode), EL(electroluminescence)소자, PL(photoluminescence)소자 및 CL(Cathodeluminescence)소자로 이루어진 군에서 선택되는 것임을 특징으로 하는 나노소자.
KR1020070129907A 2007-12-13 2007-12-13 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자 KR101345432B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070129907A KR101345432B1 (ko) 2007-12-13 2007-12-13 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자
US12/128,362 US7696105B2 (en) 2007-12-13 2008-05-28 Method for producing catalyst-free single crystal silicon nanowires, nanowires produced by the method and nanodevice comprising the nanowires
US12/708,027 US8207521B2 (en) 2007-12-13 2010-02-18 Method for producing catalyst-free single crystal silicon nanowires, nanowires produced by the method and nanodevice comprising the nanowires

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070129907A KR101345432B1 (ko) 2007-12-13 2007-12-13 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자

Publications (2)

Publication Number Publication Date
KR20090062564A true KR20090062564A (ko) 2009-06-17
KR101345432B1 KR101345432B1 (ko) 2013-12-27

Family

ID=40751998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070129907A KR101345432B1 (ko) 2007-12-13 2007-12-13 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자

Country Status (2)

Country Link
US (2) US7696105B2 (ko)
KR (1) KR101345432B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899473B2 (en) 2015-09-10 2018-02-20 Samsung Electronics Co., Ltd. Method of forming nanostructure, method of manufacturing semiconductor device using the same, and semiconductor device including nanostructure

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101138865B1 (ko) * 2005-03-09 2012-05-14 삼성전자주식회사 나노 와이어 및 그 제조 방법
JP2010533985A (ja) * 2007-07-19 2010-10-28 カリフォルニア インスティテュート オブ テクノロジー 半導体の規則配列構造
CN102067324A (zh) * 2007-08-28 2011-05-18 加利福尼亚技术学院 聚合物嵌入式半导体棒阵列
KR101345432B1 (ko) 2007-12-13 2013-12-27 성균관대학교산학협력단 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자
WO2011066529A2 (en) * 2009-11-30 2011-06-03 California Institute Of Technology Three-dimensional patterning methods and related devices
US9263612B2 (en) 2010-03-23 2016-02-16 California Institute Of Technology Heterojunction wire array solar cells
US8859316B2 (en) * 2010-06-29 2014-10-14 International Business Machines Corporation Schottky junction si nanowire field-effect bio-sensor/molecule detector
FR2973936B1 (fr) * 2011-04-05 2014-01-31 Commissariat Energie Atomique Procede de croissance selective sur une structure semiconductrice
CN102509697A (zh) * 2011-11-01 2012-06-20 北京大学 一种制备超细线条的方法
US9476129B2 (en) 2012-04-02 2016-10-25 California Institute Of Technology Solar fuels generator
US9545612B2 (en) 2012-01-13 2017-01-17 California Institute Of Technology Solar fuel generator
US10026560B2 (en) 2012-01-13 2018-07-17 The California Institute Of Technology Solar fuels generator
WO2013126432A1 (en) 2012-02-21 2013-08-29 California Institute Of Technology Axially-integrated epitaxially-grown tandem wire arrays
US9947816B2 (en) 2012-04-03 2018-04-17 California Institute Of Technology Semiconductor structures for fuel generation
WO2013192623A2 (en) * 2012-06-22 2013-12-27 Northeastern University High density aligned silicon nanowire
US9553223B2 (en) 2013-01-24 2017-01-24 California Institute Of Technology Method for alignment of microwires
WO2023217803A1 (en) 2022-05-09 2023-11-16 University Of Limerick A method for high yield nanowire synthesis

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4848295A (en) * 1987-07-30 1989-07-18 William Loran Axial flow rotary engine
JP4016105B2 (ja) 2003-03-26 2007-12-05 独立行政法人物質・材料研究機構 シリコンナノワイヤーの製造法
EP1652218A2 (en) * 2003-08-04 2006-05-03 Nanosys, Inc. System and process for producing nanowire composites and electronic substrates therefrom
JP3849026B2 (ja) 2003-10-10 2006-11-22 独立行政法人物質・材料研究機構 シリコンナノワイヤーの製造方法
US20090050204A1 (en) * 2007-08-03 2009-02-26 Illuminex Corporation. Photovoltaic device using nanostructured material
KR101003836B1 (ko) 2005-09-29 2010-12-27 재단법인서울대학교산학협력재단 나노 구조체의 제조 방법
KR100736401B1 (ko) 2005-11-17 2007-07-09 내셔널 어플라이드 리써치 래버러토리즈 나노와이어와 양자점의 제조방법
KR100723882B1 (ko) * 2006-06-15 2007-05-31 한국전자통신연구원 실리콘 나노점 박막을 이용한 실리콘 나노와이어 제조 방법
KR101345432B1 (ko) 2007-12-13 2013-12-27 성균관대학교산학협력단 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899473B2 (en) 2015-09-10 2018-02-20 Samsung Electronics Co., Ltd. Method of forming nanostructure, method of manufacturing semiconductor device using the same, and semiconductor device including nanostructure

Also Published As

Publication number Publication date
KR101345432B1 (ko) 2013-12-27
US20100140584A1 (en) 2010-06-10
US7696105B2 (en) 2010-04-13
US20090152527A1 (en) 2009-06-18
US8207521B2 (en) 2012-06-26

Similar Documents

Publication Publication Date Title
KR101345432B1 (ko) 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자
KR101552721B1 (ko) 가지형 나노와이어 및 그의 제조방법
KR101530379B1 (ko) 다공성 글래스 템플릿을 이용한 실리콘 나노 와이어의제조방법 및 이에 의해 형성된 실리콘 나노 와이어를포함하는 소자
US8357954B2 (en) Formation of nanowhiskers on a substrate of dissimilar material
KR101475524B1 (ko) 실리콘 풍부산화물을 포함하는 나노와이어 및 그의제조방법
JP2006248893A (ja) ナノワイヤー及びその製造方法
TW201130731A (en) silicon nanostructures and method for producing the same and application thereof
JP2006239857A (ja) シリコンナノワイヤ、シリコンナノワイヤを含む半導体素子及びシリコンナノワイヤの製造方法
JP2007326771A (ja) 形成方法および化合物半導体ウェハ
CN111430221B (zh) 锡自催化生长的锗锡合金硅基材料及定向异质外延方法
KR101636907B1 (ko) 다공성 나노 구조체 및 그 제조 방법
JP5032823B2 (ja) ナノ構造およびナノ構造の作製方法
CN113113512A (zh) 定向异质外延方法及硅基锗锡合金材料
KR20070104034A (ko) 전계방출용 팁의 제조방법, 이에 의해 제조된 전계방출용팁 및 이를 포함하는 소자
KR100698014B1 (ko) 발광 소자용 실리콘 질화막, 이를 이용한 발광 소자 및발광 소자용 실리콘 질화막의 제조방법
KR100632383B1 (ko) 중성자 핵전환 도핑공정을 이용한 반도체 나노물질도핑방법
JP2756320B2 (ja) 結晶の形成方法
WO2023037490A1 (ja) ナノワイヤおよびその製造方法
CN109378368B (zh) 在PSS衬底上沿半极性面外延生长GaN基片的方法
KR20160010419A (ko) 무결점 단결정 박막 층
CN112382558B (zh) 基于微纳米金属/半导体肖特基结的可控量子结构制备方法
Zou et al. Assembly-line flash synthesis of ZnO nanobelts on metal Zn
CN114464691A (zh) 一种GeSn纳米晶材料及其制备方法与应用
Han et al. Synthesis and characterization of InP and Ga203 nanowires
KR20140039393A (ko) 반도체 나노구조의 도핑방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 7