KR20130104032A - 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법 - Google Patents

불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법 Download PDF

Info

Publication number
KR20130104032A
KR20130104032A KR1020120025159A KR20120025159A KR20130104032A KR 20130104032 A KR20130104032 A KR 20130104032A KR 1020120025159 A KR1020120025159 A KR 1020120025159A KR 20120025159 A KR20120025159 A KR 20120025159A KR 20130104032 A KR20130104032 A KR 20130104032A
Authority
KR
South Korea
Prior art keywords
memory cells
read
memory
word lines
cell
Prior art date
Application number
KR1020120025159A
Other languages
English (en)
Other versions
KR101917192B1 (ko
Inventor
곽동훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120025159A priority Critical patent/KR101917192B1/ko
Priority to US13/681,456 priority patent/US8917556B2/en
Publication of KR20130104032A publication Critical patent/KR20130104032A/ko
Application granted granted Critical
Publication of KR101917192B1 publication Critical patent/KR101917192B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 장치의 읽기 방법에 관한 것이다. 본 발명의 읽기 방법은, 복수의 메모리 셀들에 연결된 비트 라인에 바이어스 전압을 인가하는 단계, 선택된 적어도 두 개의 메모리 셀들에 연결된 워드 라인들에 선택 읽기 전압을 인가하고, 나머지 비선택된 메모리 셀들에 연결된 워드 라인들에 비선택 읽기 전압을 인가하는 단계, 그리고 상기 비트 라인의 전압의 변화에 따라 선택된 적어도 두 개의 메모리 셀들을 동시에 읽는 단계로 구성된다.

Description

불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법{NONVOLATILE MEMORY DEVICE AND READING METHOD OF NONVOLATILE MEMORY DEVICE}
본 발명은 반도체 메모리에 관한 것으로, 더 상세하게는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비소 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리 장치는 크게 노어 타입과 낸드 타입으로 구분된다.
본 발명의 목적은 향상된 동작 속도를 갖는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법을 제공하는 데에 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치의 읽기 방법은, 복수의 메모리 셀들에 연결된 비트 라인에 바이어스 전압을 인가하는 단계; 선택된 적어도 두 개의 메모리 셀들에 연결된 워드 라인들에 선택 읽기 전압을 인가하고, 나머지 비선택된 메모리 셀들에 연결된 워드 라인들에 비선택 읽기 전압을 인가하는 단계; 그리고 상기 비트 라인의 전압의 변화에 따라, 상기 선택된 적어도 두 개의 메모리 셀들을 동시에 읽는 단계를 포함한다.
실시 예로서, 상기 복수의 메모리 셀들 각각은 둘 이상의 메모리 셀들을 포함하는 셀 스트링에 포함되고, 각 셀 스트링은 스트링 선택 라인에 연결된 스트링 선택 트랜지스터를 통해 상기 비트 라인에 연결되고, 상기 선택된 적어도 두 개의 메모리 셀들에 각각 대응하는 적어도 두 개의 스트링 선택 라인들에 턴-온 전압을 인가하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는, 복수의 메모리 셀들을 포함하는 메모리 셀 어레이; 복수의 워드 라인들을 통해 상기 복수의 메모리 셀들에 연결되는 어드레스 디코더; 복수의 비트 라인들을 통해 상기 복수의 메모리 셀들에 연결되는 읽기 및 쓰기 회로; 그리고 상기 어드레스 디코더와 상기 읽기 및 쓰기 회로를 제어하도록 구성되는 제어 로직을 포함하고, 정보 읽기 시에, 상기 어드레스 디코더는 적어도 두 개의 워드 라인들을 함께 선택하고, 상기 읽기 및 쓰기 회로는 상기 선택된 적어도 두 개의 워드 라인들에 연결된 메모리 셀들을 함께 읽는다.
실시 예로서, 상기 복수의 메모리 셀들 각각은 둘 이상의 메모리 셀들을 포함하는 셀 스트링에 포함되고, 각 셀 스트링은 스트링 선택 라인에 연결된 스트링 선택 트랜지스터를 통해 상기 비트 라인에 연결된다.
실시 예로서, 상기 정보 읽기 시에, 상기 어드레스 디코더는 상기 선택된 적어도 두 개의 워드 라인들에 각각 대응하는 적어도 두 개의 스트링 선택 라인들에 턴-온 전압을 인가한다.
실시 예로서, 상기 복수의 셀 스트링들 각각의 메모리 셀들은 기판과 수직한 방향으로 상기 기판 위에 적층된다.
실시 예로서, 둘 이상의 셀 스트링들이 하나의 메모리 블록을 형성하고, 상기 하나의 메모리 블록의 셀 스트링들의 메모리 셀들 중 상기 기판으로부터 동일한 순서에 위치한 메모리 셀들에 연결된 워드 라인들은 공통 배선에 연결된다.
실시 예로서, 상기 선택된 적어도 두 개의 워드 라인들은 상기 기판으로부터 동일한 순서에 위치한 메모리 셀들에 연결되고, 상기 정보 읽기 시에, 상기 어드레스 디코더는 상기 공통 배선을 통해 상기 선택된 적어도 두 개의 워드 라인들에 선택 읽기 전압을 인가한다.
실시 예로서, 상기 적어도 두 개의 워드 라인들에 각각 연결된 메모리 셀들은 동일한 데이터를 저장한다.
실시 예로서, 상기 동일한 데이터는 상기 불휘발성 메모리 장치의 초기 설정값에 대한 정보를 포함한다.
실시 예로서, 상기 동일한 데이터는 복수의 비트들의 패턴들을 포함하고, 상기 제어 로직은 각 패턴으로부터 하나의 심볼을 판별한다.
실시 예로서, 상기 정보 읽기는 상기 불휘발성 메모리 장치에 전원이 공급될 때 수행된다.
실시 예로서, 상기 정보 읽기 시에, 상기 선택된 적어도 두 개의 워드 라인들에 연결된 메모리 셀들이 복수회 읽어진다.
실시 예로서, 상기 복수회의 읽기의 결과에 따라, 상기 제어 로직은 최종 읽기 결과를 판별한다.
실시 예로서, 상기 정보 읽기의 결과는 상기 제어 로직에 저장된다.
본 발명에 따르면, 정보 읽기 시에 하나의 비트 라인에 연결된 복수의 메모리 셀들이 함께 읽어진다. 따라서, 정보 읽기의 속도가 향상되고, 향상된 동작 속도를 갖는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법이 제공된다.
도 1은 본 발명의 제 1 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
도 2는 도 1의 메모리 셀 어레이를 보여주는 블록도이다.
도 3은 도 2의 메모리 블록들 중 하나의 메모리 블록의 일부를 보여주는 제 1 예에 따른 평면도이다.
도 4는 도 3의 Ⅳ-Ⅳ' 선에 따른 사시단면도의 제 1 예를 보여준다.
도 5는 도 4의 Ⅳ-Ⅳ' 선에 따른 단면도의 제 1 예를 보여준다.
도 6은 도 5의 셀 트랜지스터들 중 하나를 보여주는 확대도이다.
도 7은 도 3의 평면도의 일 부분의 제 1 예에 따른 등가 회로를 보여주는 회로도이다.
도 8은 본 발명의 실시 예에 따른 정보 읽기 방법을 보여주는 순서도이다.
도 9는 도 3 내지 도 7에 도시된 수직형 메모리에 특화된 정보 읽기 방법을 보여주는 순서도이다.
도 10은 메모리 블록의 플레인들 및 그에 저장된 데이터의 예를 보여준다.
도 11은 도 10의 메모리 블록의 본 발명의 실시 예에 따른 정보 읽기 결과를 보여주는 테이블들이다.
도 12는 초기 설정값들 또는 메타 데이터를 포함하는 정보가 복수의 메모리 블록에 저장되는 예를 보여준다.
도 13은 도 12의 메모리 블록들에서 수행되는 정보 읽기 방법을 보여주는 순서도이다.
도 14는 도 2의 메모리 블록들 중 하나의 메모리 블록의 일부를 보여주는 제 2 예에 따른 사시도이다.
도 15는 도 14의 메모리 블록의 ⅩⅤ-ⅩⅤ' 선에 따른 단면도이다.
도 16은 도 14 및 도 15를 참조하여 설명된 메모리 블록의 등가 회로를 보여주는 회로도이다.
도 17은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 18은 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 보여주는 순서도이다.
도 19는 도 17의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 20은 본 발명의 실시 예에 따른 메모리 카드를 보여준다.
도 21은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브를 보여준다.
도 22는 본 발명의 실시 예에 따른 컴퓨팅 시스템을 보여주는 블록도이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
'선택된 비트 라인' 또는 '선택된 비트 라인들'은 복수의 비트 라인들 중 프로그램 또는 읽기의 대상이 되는 셀 트랜지스터에 연결된 비트 라인 또는 비트 라인들을 가리킨다. '비선택된 비트 라인' 또는 '비선택된 비트 라인들'은 복수의 비트 라인들 중 프로그램 금지 또는 읽기 금지의 대상이 되는 셀 트랜지스터에 연결된 비트 라인 또는 비트 라인들을 가리킨다.
'선택된 스트링 선택 라인'은 복수의 스트링 선택 라인들 중 프로그램 또는 읽기의 대상이 되는 셀 트랜지스터를 포함하는 셀 스트링에 연결된 스트링 선택 라인을 가리킨다. '비선택된 스트링 선택 라인' 또는 '비선택된 스트링 선택 라인들'은 복수의 스트링 선택 라인들 중 선택된 스트링 선택 라인을 제외한 나머지 스트링 선택 라인 또는 나머지 스트링 선택 라인들을 가리킨다. '선택된 스트링 선택 트랜지스터들'은 선택된 스트링 선택 라인에 연결된 스트링 선택 트랜지스터들을 가리킨다. '비선택된 스트링 선택 트랜지스터들'은 비선택된 스트링 선택 라인 또는 비선택된 스트링 선택 라인들에 연결된 스트링 선택 트랜지스터들을 가리킨다.
'선택된 접지 선택 라인'은 복수의 접지 선택 라인들 중 프로그램 또는 읽기의 대상이 되는 셀 트랜지스터를 포함하는 셀 스트링에 연결된 접지 선택 라인을 가리킨다. '비선택된 접지 선택 라인'은 복수의 접지 선택 라인들 중 선택된 접지 선택 라인을 제외한 나머지 접지 선택 라인 또는 나머지 접지 선택 라인들을 가리킨다. '선택된 접지 선택 트랜지스터들'은 선택된 접지 선택 라인에 연결된 접지 선택 트랜지스터들을 가리킨다. '비선택된 접지 선택 트랜지스터들'은 비선택된 접지 선택 라인 또는 비선택된 접지 선택 라인들에 연결된 접지 선택 트랜지스터들을 가리킨다.
'선택된 워드 라인'은 복수의 워드 라인들 중 프로그램 또는 읽기의 대상이 되는 셀 트랜지스터에 연결된 워드 라인을 가리킨다. '비선택된 워드 라인' 또는 '비선택된 워드 라인들'은 복수의 워드 라인들 중 선택된 워드 라인을 제외한 나머지 워드 라인 또는 나머지 워드 라인들을 가리킨다.
'선택된 메모리 셀' 또는 '선택된 메모리 셀들'은 복수의 메모리 셀들 중 프로그램 또는 읽기의 대상이 되는 메모리 셀들을 가리킨다. '비선택된 메모리 셀' 또는 '비선택된 메모리 셀들'은 복수의 메모리 셀들 중 선택된 메모리 셀 또는 선택된 메모리 셀들을 제외한 나머지 메모리 셀 또는 나머지 메모리 셀들을 가리킨다.
예시적으로, 낸드 플래시 메모리를 참조하여 본 발명의 실시 예들이 설명될 수 있다. 그러나, 본 발명의 기술적 사상은 낸드 플래시 메모리에 한정되지 않는다. 본 발명의 기술적 사상은 EEPROM (Electrically Erasable and Programmable ROM), 노어 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 다양한 불휘발성 메모리 장치들에 적용될 수 있다.
도 1은 본 발명의 제 1 실시 예에 따른 불휘발성 메모리 장치(100)를 보여주는 블록도이다. 도 1을 참조하면, 본 발명의 실시 예에 따른 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 그리고 제어 로직(140)을 포함한다.
메모리 셀 어레이(110)는 워드 라인들(WL)을 통해 어드레스 디코더(120)에 연결되고, 비트 라인들(BL)을 통해 읽기 및 쓰기 회로(130)에 연결된다. 메모리 셀 어레이(110)는 복수의 메모리 셀들을 포함한다. 예시적으로, 행 방향으로 배열되는 메모리 셀들은 워드 라인들(WL)에 연결된다. 열 방향으로 배열되는 메모리 셀들은 비트 라인들(BL)에 연결된다. 예를 들면, 열 방향으로 배열되는 메모리 셀들은 복수의 셀 그룹들(예를 들면, 스트링)을 형성할 것이다. 그리고, 복수의 셀 그룹들이 비트 라인들(BL)에 각각 연결될 것이다. 예시적으로, 메모리 셀 어레이(110)는 셀 당 하나 또는 그 이상의 비트를 저장할 수 있는 복수의 메모리 셀들로 구성된다.
어드레스 디코더(120)는 워드 라인들(WL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(120)는 제어 로직(140)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(120)는 외부로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(120)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 디코딩된 행 어드레스를 이용하여, 어드레스 디코더(120)는 워드 라인들(WL)을 선택한다. 어드레스 디코더(120)는 전달된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성된다. 디코딩된 열 어드레스(DCA)는 읽기 및 쓰기 회로(130)에 전달된다. 예시적으로, 어드레스 디코더(120)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함한다.
읽기 및 쓰기 회로(130)는 비트 라인들(BL)을 통해 메모리 셀 어레이(110)에 연결되고, 외부와 데이터(Data)를 교환한다. 읽기 및 쓰기 회로(130)는 제어 로직(140)의 제어에 응답하여 동작한다. 읽기 및 쓰기 회로(130)는 어드레스 디코더(120)로부터 디코딩된 열 어드레스(DCA)를 수신하도록 구성된다. 디코딩된 열 어드레스(DCA)를 이용하여, 읽기 및 쓰기 회로(130)는 비트 라인들(BL)을 선택한다.
예시적으로, 읽기 및 쓰기 회로(130)는 데이터 입출력 회로(140)로부터 데이터를 수신하고, 수신된 데이터를 메모리 셀 어레이(110)에 기입한다. 읽기 및 쓰기 회로(130)는 메모리 셀 어레이(110)로부터 데이터를 읽고, 읽어진 데이터를 데이터 입출력 회로(140)에 전달한다. 읽기 및 쓰기 회로(130)는 메모리 셀 어레이(110)의 제 1 저장 영역으로부터 데이터를 읽고, 읽어진 데이터를 메모리 셀 어레이(110)의 제 2 저장 영역에 기입한다. 예를 들면, 읽기 및 쓰기 회로(130)는 카피-백(copy-back) 동작을 수행하도록 구성된다.
예시적으로, 읽기 및 쓰기 회로(130)는 페이지 버퍼(또는 페이지 레지스터), 열 선택 회로, 데이터 버퍼 등과 같은 구성 요소들을 포함한다. 다른 예로서, 읽기 및 쓰기 회로(130)는 감지 증폭기, 쓰기 드라이버, 열 선택 회로, 데이터 버퍼 등과 같은 구성 요소들을 포함한다.
제어 로직(140)은 어드레스 디코더(120)와 읽기 및 쓰기 회로(130)에 연결된다. 제어 로직(140)은 불휘발성 메모리 장치(100)의 제반 동작을 제어하도록 구성된다. 제어 로직(140)은 외부로부터 전달되는 제어 신호(CTRL) 및 커맨드(CMD)에 응답하여 동작한다.
제어 로직(140)은 정보 읽기 체인(141), 정상 동작 체인(143), 그리고 레지스터(145)를 포함한다.
정보 읽기 체인(141)은 불휘발성 메모리 장치(100)의 정보 읽기를 제어하도록 구성된다. 정보 읽기 체인(141)은 정보 읽기를 수행하도록 어드레스 디코더(120)와 읽기 및 쓰기 회로(130)를 제어할 수 있다. 정보 읽기는 불휘발성 메모리 장치(100)에 전원이 공급될 때 수행될 수 있다. 정보 읽기를 통해 읽어지는 정보(I)는 불휘발성 메모리 장치(100)에서 사용되는 전압들의 레벨들과 같은 불휘발성 메모리 장치(100)의 초기 설정값들을 포함할 수 있다.
정보 읽기는 불휘발성 메모리 장치(100)가 동작하는 중간에 수행될 수 있다. 정보(I)는 메타 데이터와 같이, 사용자 데이터보다 높은 신뢰성이 요구되는 데이터를 포함할 수 있다.
초기 설정값들을 포함하는 정보(I)는 메모리 셀 어레이(110)의 특정한 메모리 블록에 저장될 수 있다. 정보 읽기 체인(141)은 정보(I)가 저장된 메모리 블록의 메모리 셀들을 읽도록 어드레스 디코더(120)와 읽기 및 쓰기 회로(130)를 제어할 수 있다.
정상 동작 체인(143)은 불휘발성 메모리 장치(100)의 정상 동작들, 예를 들어 프로그램, 읽기, 소거와 같은 동작들을 제어할 수 있다.
레지스터(145)는 읽기 및 쓰기 회로(130)로부터 전송되는 정보 읽기의 결과인 정보(I)를 저장할 수 있다. 제어 로직(140)은 레지스터(145)에 저장된 정보(I)에 기반하여, 불휘발성 메모리 장치(100)를 제어할 수 있다.
다른 예로서, 정보 읽기의 결과인 정보(I)가 초기 설정값이 아닌 메타 데이터일 때, 정보(I)는 제어 로직(140)의 레지스터(145)에 저장되는 대신, 외부로 출력될 수 있다.
도 2는 도 1의 메모리 셀 어레이(110)를 보여주는 블록도이다. 도 1 및 도 2를 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록(BLK)은 3차원 구조(또는 수직 구조)를 갖는다. 예를 들면, 각 메모리 블록(BLK)은 제 1 내지 제 3 방향들을 따라 신장된 구조물들을 포함할 수 있다. 각 메모리 블록(BLK)은 제 2 방향을 따라 신장된 복수의 셀 스트링들(미도시)을 포함할 수 있다. 복수의 셀 스트링들(미도시)은 제 1 및 제 3 방향들을 따라 서로 이격될 수 있다.
하나의 메모리 블록의 셀 스트링들(미도시)은 복수의 비트 라인들(BL), 복수의 스트링 선택 라인들(SSL), 복수의 워드 라인들(WL), 하나의 접지 선택 라인 또는 복수의 접지 선택 라인들(GSL), 그리고 공통 소스 라인(미도시)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)의 셀 스트링들(미도시)은 복수의 비트 라인들(BL)을 공유할 수 있다. 예를 들어, 복수의 비트 라인들(BL)은 제 2 방향을 따라 신장되어, 복수의 메모리 블록들(BLK1~BLKz)에서 공유될 수 있다.
메모리 블록들(BLK1~BLKz)은 도 1에 도시된 어드레스 디코딩부(120)에 의해 선택될 수 있다. 예를 들면, 어드레스 디코딩부(120)는 메모리 블록들(BLK1~BLKz) 중 수신된 어드레스(ADDR)에 대응하는 메모리 블록을 선택하도록 구성된다. 프로그램, 읽기, 그리고 소거는 선택된 메모리 블록에서 수행된다. 메모리 블록들(BLK1~BLKz)은 도 3 내지 도 6을 참조하여 더 상세하게 설명된다.
도 3은 도 2의 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록(BLKa)의 일부를 보여주는 제 1 예에 따른 평면도이다. 도 4는 도 3의 Ⅳ-Ⅳ' 선에 따른 사시단면도의 제 1 예를 보여준다. 도 5는 도 4의 Ⅳ-Ⅳ' 선에 따른 단면도의 제 1 예를 보여준다.
도 3 내지 도 5를 참조하면, 제 1 내지 제 3 방향들을 따라 신장된 3차원 구조물들이 제공된다.
기판(111)이 제공된다. 예시적으로, 기판(111)은 제 1 도전형(conductive type)을 갖는 웰(well) 일 수 있다. 예를 들면, 기판(111)은 붕소(B, Boron)와 같은 3족 원소가 주입되어 형성된 P 웰 일 수 있다. 예를 들면, 기판(111)은 N 웰 내에 제공되는 포켓 P 웰 일 수 있다. 이하에서, 기판(111)은 P 웰(또는 포켓 P 웰)인 것으로 가정한다. 그러나, 기판(111)은 P 도전형을 갖는 것으로 한정되지 않는다.
기판(111) 상에, 제 1 방향을 따라 신장되고, 제 2 방향을 따라 서로 이격된 복수의 공통 소스 영역들(CSR)이 제공된다. 복수의 공통 소스 영역들(CSR)은 공통으로 연결되어, 공통 소스 라인을 구성할 수 있다.
복수의 공통 소스 영역들(CSR)은 기판(111)과 상이한 제 2 도전형(conductive type)을 갖는다. 예를 들면, 복수의 공통 소스 영역들(CSR)은 N 도전형을 가질 수 있다. 이하에서, 복수의 공통 소스 영역들(CSR)은 N 도전형을 갖는 것으로 가정한다. 그러나, 복수의 공통 소스 영역들(CSR)은 N 도전형을 갖는 것으로 한정되지 않는다.
복수의 공통 소스 영역들(CSR) 중 인접한 두 개의 공통 소스 영역들 사이에서, 복수의 절연 물질들(112, 112a)이 제 3 방향(즉, 기판과 수직한 방향)을 따라 기판(111) 상에 순차적으로 제공된다. 복수의 절연 물질들(112, 112a)은 제 3 방향을 따라 서로 이격될 수 있다. 복수의 절연 물질들(112, 112a)은 제 1 방향을 따라 신장된다. 예시적으로, 복수의 절연 물질들(112, 112a)은 반도체 산화막과 같은 절연 물질을 포함할 수 있다. 예시적으로, 복수의 절연 물질들(112, 112a) 중 기판(111)과 접촉하는 절연 물질(112a)의 두께는 다른 절연 물질들(112)의 두께보다 얇을 수 있다.
인접한 두 개의 공통 소스 영역들 사이에서, 제 1 방향을 따라 순차적으로 배치되며 제 2 방향을 따라 복수의 절연 물질들(112, 112a)을 관통하는 복수의 필라들(PL)이 제공된다. 예시적으로, 복수의 필라들(PL)은 절연 물질들(112, 112a)을 관통하여 기판(111)과 접촉할 수 있다.
예시적으로, 인접한 두 개의 공통 소스 영역들 사이에서, 필라들은 제 1 방향을 따라 서로 이격될 수 있다. 필라들은 제 1 방향을 따라 한 줄로 배치될 수 있다.
예시적으로, 복수의 필라들(PL)은 복수의 물질들을 포함할 수 있다. 예를 들면, 필라들(PL)은 채널막들(114) 및 채널막들(114) 내부의 내부 물질들(115)을 포함할 수 있다.
채널막들(114)은 제 1 도전형을 갖는 반도체 물질(예를 들면, 실리콘)을 포함할 수 있다. 채널막들(114)은 기판(111)과 동일한 도전형 갖는 반도체 물질(예를 들면, 실리콘)을 포함할 수 있다. 채널막들(114)은 도전형을 갖지 않는 진성 반도체(intrinsic semiconductor)를 포함할 수 있다.
내부 물질들(115)은 절연 물질을 포함한다. 예를 들면, 내부 물질들(115)은 실리콘 산화물(Silicon Oxide)과 같은 절연 물질을 포함할 수 있다. 예를 들면, 내부 물질들(115)은 에어 갭(air gap)을 포함할 수 있다.
인접한 두 개의 공통 소스 영역들 사이에서, 절연 물질들(112, 112a) 및 필라들(PL)의 노출된 표면들에 정보 저장막들(116)이 제공된다. 정보 저장막들(116)은 전하를 포획 또는 유출함으로써 정보를 저장할 수 있다.
인접한 두 개의 공통 소스 영역들 사이에서 그리고 절연 물질들(112, 112a) 사이에서, 정보 저장막들(116)의 노출된 표면들에 도전 물질들(CM1~CM8)이 제공된다. 도전 물질들(CM1~CM8)은 제 1 방향을 따라 신장될 수 있다. 공통 소스 영역들(CSR) 상에서, 도전 물질들(CM1~CM8)은 워드 라인 컷들(WL cut)에 의해 분리될 수 있다. 워드 라인 컷들(WL Cut)은 공통 소스 영역들(CSR)을 노출할 수 있다. 워드 라인 컷들(WL cut)은 제 1 방향을 따라 신장될 수 있다.
예시적으로, 도전 물질들(CM1~CM8)은 금속성 도전 물질을 포함 수 있다. 도전 물질들(CM1~CM8)은 폴리 실리콘 등과 같은 비금속성 도전 물질을 포함할 수 있다.
예시적으로, 절연 물질들(112, 112a) 중 최상부에 위치한 절연 물질의 상부면에 제공되는 정보 저장막들(116)은 제거될 수 있다. 예시적으로, 절연 물질들(112, 112a)의 측면들 중 필라들(PL)과 대향하는 측면에 제공되는 정보 저장막들(116)은 제거될 수 있다.
복수의 필라들(PL) 상에 복수의 드레인들(320)이 제공된다. 예시적으로, 드레인들(320)은 제 2 도전형을 갖는 반도체 물질(예를 들면, 실리콘)을 포함할 수 있다. 예를 들면, 드레인들(320)은 N 도전형을 갖는 반도체 물질(예를 들면, 실리콘)을 포함할 수 있다. 이하에서, 드레인들(320)은 N 타입 실리콘을 포함하는 것으로 가정한다. 그러나, 드레인들(320)은 N 타입 실리콘을 포함하는 것으로 한정되지 않는다. 예시적으로, 드레인들(320)은 필라들(PL)의 채널막들(114)의 상부들로 확장될 수 있다.
드레인들(320) 상에, 제 2 방향으로 신장되고, 제 1 방향을 따라 서로 이격된 비트 라인들(BL)이 제공된다. 비트 라인들(BL)은 드레인들(320)과 연결된다. 예시적으로, 드레인들(320) 및 비트 라인들(BL)은 콘택 플러그들(미도시)을 통해 연결될 수 있다. 예시적으로, 비트 라인들(BL1, BL2)은 금속성 도전 물질들을 포함할 수 있다. 예시적으로, 비트 라인들(BL1, BL2)은 폴리 실리콘과 같은 비금속성 도전 물질들을 포함할 수 있다.
도전 물질들(CM1~CM8)은 기판(111)으로부터의 순서에 따라 제 1 내지 제 8 높이를 가질 수 있다.
복수의 필라들(PL)은 정보 저장막들(116) 및 복수의 도전 물질들(CM1~CM8)과 함께 복수의 셀 스트링들을 형성한다. 복수의 필라들(PL) 각각은 정보 저장막들(116), 그리고 인접한 도전 물질들(CM1~CM8)과 함께 하나의 셀 스트링을 구성한다.
기판(111) 상에서, 필라들(PL)은 행 방향 및 열 방향을 따라 제공된다. 제 8 도전 물질들(CM8)은 행들을 구성할 수 있다. 동일한 제 8 도전 물질에 연결된 필라들은 하나의 행을 구성할 수 있다. 비트 라인들(BL)은 열들을 구성할 수 있다. 동일한 비트 라인에 연결된 필라들은 하나의 열을 구성할 수 있다. 필라들(PL)은 정보 저장막들(116) 및 복수의 도전 물질들(CM1~CM8)과 함께 행 및 열 방향을 따라 배치되는 복수의 셀 스트링들을 구성한다. 셀 스트링들 각각은 기판과 수직한 방향으로 적층된 복수의 셀 트랜지스터들(CT)을 포함한다.
도 6은 도 5의 셀 트랜지스터들(CT) 중 하나를 보여주는 확대도이다. 도 3 내지 도 6을 참조하면, 셀 트랜지스터들(CT)은 도전 물질들(CM1~CM8), 필라들(PL), 그리고 도전 물질들(CM1~CM8)과 필라들(PL) 사이에 제공되는 정보 저장막들(116)로 구성된다.
정보 저장막들(116)은 도전 물질들(CM1~CM8) 및 필라들(PL)의 사이로부터 도전 물질들(CM1~CM8)의 상면들 및 하면들로 신장된다. 정보 저장막들(116)은 제 1 내지 제 3 서브 절연막들(117, 118, 119)을 포함한다.
셀 트랜지스터들(CT)에서, 필라들(PL)의 채널막들(114)은 기판(111)과 동일한 P 타입 실리콘을 포함할 수 있다. 채널막들(114)은 셀 트랜지스터들(CT)의 바디(body)로 동작한다. 채널막들(114)은 기판(111)과 수직한 방향으로 형성된다. 즉, 채널막들(114)은 수직 바디로 동작할 수 있다. 채널막들(114)에 수직 채널들이 형성될 수 있다.
필라들(PL)에 인접한 제 1 서브 절연막들(117)은 셀 트랜지스터들(CT)의 터널링 절연막으로 동작한다. 예를 들면, 제 1 서브 절연막들(117)은 열산화막을 포함할 수 있다. 제 1 서브 절연막들(117)은 실리콘 산화막을 포함할 수 있다.
제 2 서브 절연막들(118)은 셀 트랜지스터들(CT)의 전하 저장막들로 동작한다. 예를 들면, 제 2 서브 절연막들(118)은 전하 포획막들로 동작할 수 있다. 예를 들면, 제 2 서브 절연막들(118)은 질화막 또는 금속 산화막을 포함할 수 있다.
도전 물질들(CM1~CM8)에 인접한 제 3 서브 절연막들(119)은 셀 트랜지스터들(CT)의 블로킹 절연막들로 동작한다. 예시적으로, 제 3 서브 절연막들(119)은 단일층 또는 다층으로 형성될 수 있다. 제 3 서브 절연막들(119)은 제 1 및 제 2 서브 절연막들(117, 118) 보다 높은 유전상수를 갖는 고유전막(예를 들면, 알루미늄 산화막, 하프늄 산화막 등)일 수 있다. 제 3 서브 절연막들(119)은 실리콘 산화막을 포함할 수 있다.
예시적으로, 제 1 내지 제 3 서브 절연막들(117~119)은 ONA (oxide-nitride-aluminium oxide) 또는 ONO (oxide-nitride-oxide)를 구성할 수 있다.
복수의 도전 물질들(CM1~CM8)은 셀 트랜지스터들(CT)의 게이트들(또는 제어 게이트들)로 동작한다.
즉, 게이트들(또는 제어 게이트들)로 동작하는 복수의 도전 물질들(CM1~CM8), 블로킹 절연막들로 동작하는 제 3 서브 절연막들(119), 전하 저장막들로 동작하는 제 2 서브 절연막들(118), 터널링 절연막들로 동작하는 제 1 서브 절연막들(117), 그리고 수직 바디로 동작하는 채널막들(114)은 기판과 수직한 방향으로 적층된 복수의 셀 트랜지스터들(CT)을 구성한다. 예시적으로, 셀 트랜지스터들(CT)은 전하 포획형 셀 트랜지스터들일 수 있다.
셀 트랜지스터들(CT)은 높이에 따라 상이한 용도로 사용될 수 있다. 예를 들면, 셀 트랜지스터들(CT) 중 상부에 제공되는 적어도 하나의 높이의 셀 트랜지스터들은 스트링 선택 트랜지스터들로 사용될 수 있다. 스트링 선택 트랜지스터들은 셀 스트링들과 비트 라인들 사이의 스위칭을 수행할 수 있다. 셀 트랜지스터들(CT) 중 하부에 제공되는 적어도 하나의 높이의 셀 트랜지스터들은 접지 선택 트랜지스터들로 사용될 수 있다. 접지 선택 트랜지스터들은 셀 스트링들 및 공통 소스 영역들(CSR)로 구성되는 공통 소스 라인 사이의 스위칭을 수행할 수 있다. 스트링 선택 트랜지스터들 및 접지 선택 트랜지스터들로 사용되는 셀 트랜지스터들 사이의 셀 트랜지스터들은 메모리 셀들 및 더미 메모리 셀들로 사용될 수 있다.
도전 물질들(CM1~CM8)은 제 1 방향을 따라 신장되어 복수의 필라들(PL)에 결합된다. 도전 물질들(CM1~CM8)은 필라들(PL)의 셀 트랜지스터들(CT)을 서로 연결하는 도전 라인들을 구성할 수 있다. 예시적으로, 도전 물질들(CM1~CM8)은 높이에 따라 스트링 선택 라인, 접지 선택 라인, 워드 라인, 또는 더미 워드 라인으로 사용될 수 있다.
스트링 선택 트랜지스터들로 사용되는 셀 트랜지스터들을 서로 연결하는 도전 물질들은 스트링 선택 라인들로 사용될 수 있다. 접지 선택 트랜지스터들로 사용되는 셀 트랜지스터들을 서로 연결하는 도전 물질들은 접지 선택 라인들로 사용될 수 있다. 메모리 셀들로 사용되는 셀 트랜지스터들을 서로 연결하는 도전 물질들은 워드 라인들로 사용될 수 있다. 더미 메모리 셀들로 사용되는 셀 트랜지스터들을 서로 연결하는 도전 물질들은 더미 워드 라인들로 사용될 수 있다.
예시적으로, 도 3의 평면도의 일 부분(EC)의 제 1 예에 따른 등가 회로(BLKa1)가 도 7에 도시되어 있다. 도 3 내지 도 7을 참조하면, 비트 라인들(BL1, BL2) 및 공통 소스 라인(CSL) 사이에 셀 스트링들(CS11, CS12, CS21, CS22)이 제공된다. 제 1 비트 라인(BL1)과 공통 소스 라인(CSL) 사이에 셀 스트링들(CS11, CS21)이 연결된다. 제 2 비트 라인(BL2)과 공통 소스 라인(CSL) 사이에 셀 스트링들(CS12, CS22)이 연결된다.
공통 소스 영역들(CSR)이 공통으로 연결되어, 공통 소스 라인(CSL)을 구성할 수 있다.
셀 스트링들(CS11, CS12, CS21, CS22)은 도 3의 평면도의 일 부분(EC)의 네 개의 필라들에 대응한다. 네 개의 필라들은 도전 물질들(CM1~CM8) 및 정보 저장막들(116)과 함께 네 개의 셀 스트링들(CS11, CS12, CS21, CS22)을 구성한다.
예시적으로, 제 1 도전 물질들(CM1)은 정보 저장막들(116) 및 필라들(PL)과 함께 접지 선택 트랜지스터들(GST)을 구성할 수 있다. 제 1 도전 물질들(CM1)은 접지 선택 라인(GSL)을 구성할 수 있다. 제 1 도전 물질들(CM1)은 서로 연결되어, 공통으로 연결된 하나의 접지 선택 라인(GSL)을 구성할 수 있다.
제 2 내지 제 7 도전 물질들(CM2~CM7)은 정보 저장막들(116) 및 필라들(PL)과 함께 제 1 내지 제 6 메모리 셀들(MC1~MC6)을 구성할 수 있다. 제 2 내지 제 7 도전 물질들(CM2~CM7)은 제 2 내지 제 6 워드 라인들(WL2~WL6)을 구성할 수 있다.
제 2 도전 물질들(CM2)은 서로 연결되어, 공통으로 연결된 제 1 워드 라인(WL1)을 구성할 수 있다. 제 3 도전 물질들(CM3)은 서로 연결되어, 공통으로 연결된 제 2 워드 라인(WL2)을 구성할 수 있다. 제 4 도전 물질들(CM4)은 서로 연결되어, 공통으로 연결된 제 3 워드 라인(WL3)을 구성할 수 있다. 제 5 도전 물질들(CM5)은 서로 연결되어, 공통으로 연결된 제 4 워드 라인(WL4)을 구성할 수 있다. 제 6 도전 물질들(CM6)은 서로 연결되어, 공통으로 연결된 제 5 워드 라인(WL5)을 구성할 수 있다. 제 7 도전 물질들(CM7)은 서로 연결되어, 공통으로 연결된 제 6 워드 라인(WL6)을 구성할 수 있다.
제 8 도전 물질들(CM8)은 정보 저장막들(116) 및 필라들(PL)과 함께 스트링 선택 트랜지스터들(SST)을 구성할 수 있다. 제 8 도전 물질들(CM8)은 스트링 선택 라인들(SSL1, SSL2)을 구성할 수 있다.
동일한 높이의 메모리 셀들은 하나의 워드 라인에 공통으로 연결되어 있다. 따라서, 특정 높이의 워드 라인에 전압이 공급될 때, 모든 셀 스트링들(CS11, CS12, CS21, CS22)에 전압이 공급된다.
상이한 행의 셀 스트링들은 상이한 스트링 선택 라인들(SSL1, SSL2)에 각각 연결된다. 제 1 및 제 2 스트링 선택 라인들(SSL1, SSL2)을 선택 및 비선택함으로써, 셀 스트링들(CS11, CS12, CS21, CS22)이 행 단위로 선택 및 비선택될 수 있다. 예를 들면, 비선택된 스트링 선택 라인(SSL1 또는 SSL2)에 연결된 셀 스트링들(CS11 및 CS12, 또는 CS21 및 CS22)은 비트 라인들(BL1, BL2)로부터 전기적으로 분리될 수 있다. 선택된 스트링 선택 라인(SSL2 또는 SSL1)에 연결된 셀 스트링들(CS21 및 CS22, 또는 CS11 및 CS12)은 비트 라인들(BL1, BL2)에 전기적으로 연결될 수 있다.
셀 스트링들(CS11, CS12, CS21, CS22)은 열 단위로 비트 라인들(BL1, BL2)에 연결된다. 제 1 비트 라인(BL1)에 셀 스트링들(CS11, CS21)이 연결되고, 제 2 비트 라인(BL2)에 셀 스트링들(CS12, CS22)이 연결된다. 비트 라인들(BL1, BL2)을 선택 및 비선택함으로써, 셀 스트링들(CS11, CS12, CS21, CS22)이 열 단위로 선택 및 비선택될 수 있다.
필라들(PL)이 형성될 때, 공정 상의 오차로 인해 필라들(PL)이 형성될 홀(hole)이 기판(111)과 접촉하지 않을 수 있다. 즉, 필라들(PL)이 형성될 홀이 충분히 깊게 형성되지 않을 수 있다. 이때, 채널막들(114)은 기판(111)과 접촉하지 않을 수 있다. 즉, 셀 스트링들(CS) 중 오픈되지 않은(not open) 스트링들이 존재할 수 있다.
드레인들(320)이 형성될 때, 공정상의 오차로 인해 드레인들(320)이 필라들(PL)의 채널막들(114)과 접촉하지 않을 수 있다. 즉, 셀 스트링들(CS) 중 오픈되지 않은(not open) 스트링들이 존재할 수 있다.
오픈되지 않은 셀 스트링이 존재하면, 메모리 블록(BLKa1)의 쓰기, 읽기, 그리고 소거 시에, 특히 정보 읽기가 수행될 때 오동작이 발생할 수 있다. 정보 읽기 시의 오동작을 방지하기 위하여, 초기 설정값들 또는 메타 데이터를 포함하는 정보는 복수회의 읽기를 통해 읽어진다. 이러한 복수회의 읽기는 정보 읽기 시간을 증가시키는 요인이 된다. 본 발명에 따르면, 정보 읽기의 횟수가 감소되고, 불휘발성 메모리 장치의 동작 속도가 향상된다.
도 8은 본 발명의 실시 예에 따른 정보 읽기 방법을 보여주는 순서도이다. 예시적으로, 하나의 메모리 블록(예를 들어, 초기 설정값들 또는 메타 데이터를 포함하는 정보를 저장하는 메모리 블록)의 하나의 비트 라인에 연결된 메모리 셀들의 정보 읽기 방법이 도 8에 도시된다. 도 8을 참조하면, S110 단계에서, 비트 라인에 바이어스 전압이 인가된다. 바이어스 전압은 전원 전압(VCC)일 수 있다.
S120 단계에서, 선택된 적어도 두 개의 워드 라인들에 선택 읽기 전압(Vrd)이 인가되고, 나머지 비선택된 워드 라인들에 비선택 읽기 전압(Vread)이 인가된다. 선택 읽기 전압(Vrd)은 메모리 셀들의 논리 상태들을 판별하기 위한 전압일 수 있다. 비선택 읽기 전압(Vread)은 메모리 셀들의 논리 상태들에 관계 없이, 메모리 셀들을 턴-온 하는 고전압일 수 있다.
S130 단계에서, 선택된 적어도 두 개의 워드 라인들에 각각 연결된 선택된 적어도 두 개의 메모리 셀들이 함께 읽어진다.
도 9는 도 3 내지 도 7에 도시된 수직형 메모리에 특화된 정보 읽기 방법을 보여주는 순서도이다. 도 7 및 도 9를 참조하면, S210 단계에서, 비트 라인(BL1 또는 BL2)에 바이어스 전압이 인가된다. 이 단계는 도 8의 S110 단계에 대응한다.
S220 단계에서, 선택된 적어도 두 개의의 스트링 선택 라인들(SSL1, SSL2)에 턴-온 전압이 인가되고, 나머지 비선택된 스트링 선택 라인들에 턴-오프 전압이 인가된다. 도 7에서, 두 개의 스트링 선택 라인들이 도시되나, 메모리 블록(BLKa1)은 셋 이상의 복수의 스트링 선택 라인들을 포함한다. 복수의 스트링 선택 라인들 중 선택된 적어도 두 개의 스트링 선택 라인들(SSL1, SSL2)에 턴-온 전압이 인가되고, 나머지 비선택된 스트링 선택 라인들에 턴-오프 전압이 인가된다.
S220 단계는 하나의 비트 라인(BL1 또는 BL2)에 연결된 메모리 셀들 중 함께 읽어지는 메모리 셀들을 선택하는 동작일 수 있다. 턴-온 전압이 인가되는 선택된 스트링 선택 라인들(SSL1, SSL2)에 대응하는 메모리 셀들(MC2)은 비트 라인(BL1 또는 BL2)과 전기적으로 연결되고, 함께 읽어진다. 턴-오프 전압이 인가되는 비선택된 스트링 선택 라인들에 대응하는 메모리 셀들은 비트 라인(BL1 또는 BL2)과 전기적으로 분리되고, 읽어지지 않는다.
S230 단계에서, 워드 라인(예를 들어, WL2)이 선택된다. 기판(111)으로부터 동일한 높이에 위치한 메모리 셀들(MC2)은 공통으로 하나의 워드 라인(WL2)에 연결되므로, 하나의 워드 라인(WL2)이 선택되면 열 방향(비트 라인 방향)으로 위치한 두 개의 워드 라인들이 선택되는 것으로 이해될 수 있다.
S240 단계에서, 선택된 워드 라인(WL2)에 선택 읽기 전압(Vrd)이 인가되고, 비선택된 워드 라인들(WL1, WL3~WL6)에 비선택 읽기 전압(Vrd)이 인가된다.
S230 단계 및 S240 단계는 도 8의 S120 단계에 대응한다.
S250 단계에서, 비트 라인(BL1 또는 BL2)의 전압을 체크하여, 선택된 적어도 두 개의 스트링 선택 라인들에 대응하는 메모리 셀들이 함께 읽어진다. S250 단계는 도 8의 S130 단계에 대응한다.
도 10은 메모리 블록의 플레인들 및 그에 저장된 데이터의 예를 보여준다. 각 플레인은 하나의 스트링 선택 라인에 연결된 메모리 셀들 또는 셀 스트링들을 가리킨다.
예시적으로, 설명의 편의를 위하여, 도 7의 메모리 블록(BLKa1)이 확장되어 4 개의 스트링 선택 라인들(SSL1~SSL4)에 연결된 4개의 플레인들이 도 10에 도시된다. 그리고, 워드 라인들의 수는 4개로 도시되며, 비트 라인들의 수는 4개로 도시된다.
도 10을 참조하면, 제 1 및 제 2 플레인들은 초기 설정값들 또는 메타 데이터를 포함하는 정보를 저장한다. 제 3 및 제 4 플레인들은 제 1 및 제 2 플레인들과 동일한 데이터를 저장한다. 제 3 및 제 4 플레인들은 제 1 및 제 2 플레인들의 복제(replica) 플레인들일 수 있다.
초기 설정값 또는 메타 데이터를 포함하는 정보의 신뢰성을 향상시키기 위하여, 초기 설정값 또는 메타 데이터를 포함하는 정보는 원본 플레인들(제 1 및 제 2 플레인들) 및 복제 플레인들(제 3 및 제 4 플레인들)에 저장된다.
도 10의 셀 스트링들 중 오픈되지 않은 셀 스트링이 존재할 수 있다. 오픈되지 않은 셀 스트링의 읽기 결과는 항상 메모리 셀이 프로그램되어 있음을 가리킨다. 즉, 오픈되지 않은 셀 스트링은 읽기 오류를 유발한다.
본 발명의 실시 예에 따르면, 동일한 데이터를 저장하는 플레인들(예를 들어, 제 1 플레인과 제 3 플레인 또는 제 2 플레인과 제 4 플레인)로부터 초기 설정값 또는 메타 데이터를 포함하는 정보가 함께 읽어진다. 따라서, 하나의 플레인(예를 들어, 제 1 플레인 또는 제 2 플레인)에 오픈된 셀 스트링이 존재하여도, 다른 하나의 플레인(예를 들어, 제 3 플레인 또는 제 4 플레인)에 정상적인 셀 스트링이 존재하면, 읽기 결과는 오류를 포함하지 않는다.
도 11은 도 10의 메모리 블록의 본 발명의 실시 예에 따른 정보 읽기 결과를 보여주는 테이블들이다. 도 10 및 도 11의 첫 번째 테이블을 참조하면, 제 1 및 제 3 플레인들의 제 2 워드 라인(WL2)에 연결된 메모리 셀들이 저장하고 있는 데이터가 표시된다. 제 1 플레인의 메모리 셀들은 '1001'을 저장하고, 제 3 플레인의 메모리 셀들은 '1001'을 저장한다.
도 10 및 도 11의 두 번째 테이블을 참조하면, 오픈되지 않은 셀 스트링들이 도시된다. 제 1 플레인의 셀 스트링들은 모두 정상적인 셀 스트링들이다. 제 2 플레인의 비트 라인들(BL4, BL3)에 연결된 셀 스트링들은 오픈되지 않은 셀 스트링들이고, 비트 라인들(BL2, BL1)에 연결된 셀 스트링들은 정상적인 셀 스트링들이다.
도 10 및 도 11의 세 번째 테이블을 참조하면, 제 1 및 제 3 플레인들이 각각 읽어질 때의 결과가 표시된다. 제 1 플레인은 정상적은 셀 스트링들을 포함하므로, 읽기 결과는 '1001'이다. 제 3 플레인의 비트 라인들(BL4, BL3)에 연결된 셀 스트링들은 오픈되지 않은 셀 스트링들이므로, 항상 메모리 셀들이 프로그램되어 있음을 가리킨다. 따라서, 제 3 플레인의 읽기 결과는 '0001'이다.
도 10 및 도 11의 네 번째 테이블을 참조하면, 제 1 및 제 3 플레인들이 함께 읽어질 때의 결과가 표시된다. 제 3 플레인의 비트 라인(BL4)에 연결된 셀 스트링은 오픈된 셀 스트링이다. 제 1 플레인의 비트 라인(BL4)에 연결된 셀 스트링은 정상적인 셀 스트링이며, '1'을 저장한다. 제 1 플레인의 비트 라인(BL4)에 연결된 메모리 셀은 선택 읽기 전압(Vrd)에 의해 턴-온 되고, 비트 라인(BL4)에 바이어스된 전압은 제 1 플레인의 셀 스트링을 통해 방전된다. 따라서, 비트 라인(BL4)에 연결된 제 1 및 제 3 플레인들의 셀 스트링들이 함께 읽어진 결과는 '1'이다.
제 3 플레인의 비트 라인(BL3)에 연결된 셀 스트링은 오픈된 셀 스트링이다. 제 1 플레인의 비트 라인(BL3)에 연결된 셀 스트링은 정상적인 셀 스트링이며, '0'을 저장한다. 제 1 플레인의 비트 라인(BL3)에 연결된 메모리 셀은 선택 읽기 전압(Vrd)에 의해 턴-오프 되고, 비트 라인(BL3)에 바이어스된 전압은 제 1 플레인 또는 제 3 플레인의 셀 스트링을 통해 방전되지 않는다. 따라서, 비트 라인(BL3)에 연결된 제 1 및 제 3 플레인들의 셀 스트링들이 함께 읽어진 결과는 '0'이다.
도 11에 도시된 바와 같이, 초기 설정값들 또는 메타 데이터를 포함하는 정보를 저장하는 원본 플레인과 복제 플레인이 함께 읽어지면, 오픈되지 않은 셀 스트링이 존재하여도 정상적으로 읽기가 수행될 수 있다.
종래의 읽기 방법에 따르면, 원본 플레인들이 순차적으로 읽어지고, 오픈되지 않은 스트링에 따른 오류를 검출하기 위하여 복제 플레인들이 순차적으로 읽어진다. 그러나, 본 발명의 실시 예에 따르면, 원본 플레인과 복제 플레인이 함께 읽어진다. 따라서, 정보 읽기 시에 요구되는 읽기 횟수가 감소되고, 정보 읽기 속도가 향상된다.
초기 설정값들 또는 메타 데이터를 포함하는 정보의 신뢰성을 향상시키기 위하여, 동일한 메모리 셀이 복수회 읽어질 수 있다. 이 경우, 정보 읽기의 횟수는 동일한 메모리 셀이 읽어지는 횟수만큼 배증된다. 본 발명의 실시 예에 따르면, 원본 플레인과 복제 플레인이 함께 읽어지므로, 동일한 메모리 셀이 복수회 읽어질 때 정보 읽기 속도가 한층 더 향상된다.
초기 설정값들 또는 메타 데이터를 포함하는 정보의 신뢰성을 향상시키기 위하여, 복수의 비트들이 하나의 패턴을 형성하고, 하나의 패턴이 하나의 심볼을 가리킬 수 있다. 하나의 심볼이 초기 설정값들 또는 메타 데이터를 구성하는 기본 단위일 수 있다. 이때, 초기 설정값들 또는 메타 데이터를 포함하는 정보의 용량은 하나의 패턴의 비트들의 수 만큼 배증되고, 이는 읽기 시간(또는 횟수)을 증가시킬 수 있다. 본 발명의 실시 예에 따르면, 원본 플레인과 복제 플레인이 함께 읽어지므로, 복수의 비트들이 하나의 심볼을 형성할 때 정보 읽기 속도가 한층 더 향상된다.
도 12는 초기 설정값들 또는 메타 데이터를 포함하는 정보가 복수의 메모리 블록에 저장되는 예를 보여준다. 도 12를 참조하면, 원본 메모리 블록들은 제 1 메모리 블록 및 제 2 메모리 블록을 포함한다. 제 1 메모리 블록 및 제 2 메모리 블록 각각은 복수의 플레인들(예를 들어 4개의 플레인들)을 포함한다. 제 1 메모리 블록의 플레인들은 초기 설정값들 또는 메타 데이터를 포함하는 정보를 저장하는 원본 플레인들일 수 있다. 제 2 메모리 블록의 플레인들은, 도 10을 참조하여 설명된 바와 같이, 원본 플레인들인 제 1 메모리 블록의 플레인들의 복제 플레인들일 수 있다.
복제 메모리 블록들은 원본 메모리 블록들과 동일한 데이터를 저장할 수 있다. 제 3 메모리 블록의 플레인들은 제 1 메모리 블록의 플레인들과 동일한 데이터를 저장하고, 제 4 메모리 블록의 플레인들은 제 2 메모리 블록의 플레인들과 동일한 데이터를 저장할 수 있다. 즉, 제 1 내지 제 4 메모리 블록들의 플레인들은 원본 플레인들인 제 1 메모리 블록의 플레인들과 동일한 데이터를 저장할 수 있다.
본 발명의 실시 예에 따르면, 제 1 내지 제 4 메모리 블록의 플레인들은 함께 읽어질 수 있다. 제 1 메모리 블록의 플레인들 중 하나의 플레인이 선택되고, 제 2 메모리 블록의 플레인들 중 선택된 플레인과 동일한 데이터를 저장하는 플레인, 제 3 메모리 블록의 플레인들 중 선택된 플레인과 동일한 데이터를 저장하는 플레인, 그리고 제 4 메모리 블록의 플레인들 중 선택된 플레인과 동일한 데이터를 저장하는 플레인이 더 선택될 수 있다. 그리고, 선택된 플레인들이 함께 읽어질 수 있다. 이 실시 예에 따르면, 원본 메모리 블록들의 원본 플레인과 복제 플레인, 그리고 복제 메모리 블록들의 플레인들이 함께 읽어지므로, 정보 읽기 속도가 4배 향상된다.
도 13은 도 12의 메모리 블록들에서 수행되는 정보 읽기 방법을 보여주는 순서도이다. S320 단계에서 적어도 두 개의 메모리 블록들의 적어도 두 개의 워드 라인들이 각각 선택되는 것을 제외하면, 정보 읽기는 도 9를 참조하여 설명된 것과 동일한 방법으로 수행된다.
도 14는 도 2의 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록(BLKg)의 일부를 보여주는 제 2 예에 따른 사시도이다. 도 15는 도 14의 메모리 블록(BLKg)의 ⅩⅤ-ⅩⅤ' 선에 따른 단면도이다. 예시적으로, 평면형(planar type) 낸드 플래시 메모리가 도 14 및 도 15에 도시되어 있다.
도 14 및 도 15를 참조하면, 메모리 블록(BLKg)의 기판(111) 상에 소자 분리막(IL)이 제공되어 활성 영역이 정의된다. 예시적으로, 제 2 방향을 따라 신장되며, 제 1 방향을 따라 특정 거리만큼 이격된 3 개의 활성 영역들이 정의되는 것으로 도시되어 있다. 그러나, 활성 영역들의 수는 한정되지 않는다.
각 활성 영역 상에 터널 절연막들(TI)이 제공된다. 각 활성 영역에서, 터널 절연막들(TI)은 제 2 방향을 따라 특정 거리만큼 이격되어 제공된다. 예를 들면, 각 터널 절연막(TI)은 열산화막을 포함할 수 있다. 예를 들면, 각 터널 절연막(TI)은 산화막을 포함할 수 있다.
각 활성 영역에서, 터널 절연막들(TI) 상에 전하 저장막들(CL)이 제공된다. 예를 들면, 전하 저장막들(CL)은 폴리 실리콘과 같은 도전 물질을 포함할 수 있다. 예를 들면, 각 전하 저장막(CL)은 질화막 또는 금속 산화막(예를 들면, 알루미늄 산화막, 하프늄 산화막 등)을 포함할 수 있다.
전하 저장막들(CL)이 폴리 실리콘과 같은 도전 물질을 포함할 때, 전하 저장막은(CL)은 부유 게이트들(floating gate)로 동작할 것이다. 즉, 전하 저장막들(CL)은 전하를 축적(accumulate)함으로써 데이터를 저장할 것이다. 전하 저장막들(CL)이 절연 물질을 포함할 때, 전하 저장막들(CL)은 전하 포획층으로 동작할 것이다. 즉, 전하 저장막들(CL)은 전하를 포획(trap)함으로써 데이터를 저장할 것이다.
터널 절연막들(TI) 및 전하 저장막들(CL)은 제 1 방향을 따라 복수의 활성 영역들 상에 제공된다. 터널 절연막들(TI) 및 전하 저장막들(CL)이 제 1 방향을 따라 제공되는 축선 상에서, 제 1 방향을 따라 제공되는 블로킹 절연막들(BI)이 제공된다. 각 블로킹 절연막(BI)은 질화막을 포함할 수 있다. 각 블로킹 절연막(BI)은 터널링 절연막들(TI) 보다 높은 유전상수를 갖는 고유전막(예를 들면, 알루미늄 산화막, 하프늄 산화막 등)을 포함할 수 있다.
터널 절연막들(TI) 상에 폴리 실리콘막이 제공된다. 폴리 실리콘막은 제 1 방향을 따라 복수의 활성 영역들 상으로 신장된다. 폴리 실리콘막은 제 2 방향을 따라 특정 거리만큼 이격되어 제공된다.
각 터널링 절연막(TI), 전하 저장막(CL), 블로킹 절연막(BI), 그리고 폴리 실리콘막은 게이트 구조물을 형성한다. 예시적으로, 각 터널링 절연막(TI), 전하 저장막(CL), 블로킹 절연막(BI), 그리고 폴리 실리콘막은 메모리 셀(MC)을 형성할 것이다. 예시적으로, 특정 게이트 구조물에서, 블로킹 절연막(BI)에 천공이 형성되어, 폴리 실리콘막 및 전하 저장막(CL)이 연결될 수 있다. 이 게이트 구조물은 선택 트랜지스터(SST 또는 GST)를 형성할 것이다.
예시적으로, 전하 저장막(CL)이 절연 물질을 포함하는 경우, 선택 트랜지스터(SST 또는 GST)의 게이트 구조물의 블로킹 절연막(BI)에 천공이 제공되지 않을 수 있다. 즉, 선택 트랜지스터(SST 또는 GST)의 게이트 구조물의 전하 저장막(CL) 및 제어 폴리 실리콘막은 블로킹 절연막(BI)에 의해 분리될 수 있다.
예시적으로, 메모리 셀의 게이트 구조물을 형성하는 폴리 실리콘막은 제 1 방향을 따라 신장되어 워드 라인(WL)을 형성할 것이다. 예시적으로, 선택 트랜지스터(SST 또는 GST)의 게이트 구조물을 형성하는 폴리 실리콘막은 제 1 방향을 따라 신정되어 선택 라인(SSL 또는 GSL)을 형성할 것이다,
게이트 구조물들 사이에, n 도전형을 갖는 접합 영역들이 형성된다. 이때, 선택 트랜지스터(SST 또는 GST)의 소스 및 드레인이 함께 형성될 것이다. 접지 선택 트랜지스터(GST)의 소스 상에, 제 1 방향을 따라 신장되는 도전 물질이 제공된다. 이 도전 물질은 공통 소스 라인(CSL)을 형성한다. 예를 들면, 공통 소스 라인(CSL)은 폴리 실리콘을 포함할 것이다. 예를 들면, 공통 소스 라인(CSL)은 금속 물질을 포함할 것이다.
스트링 선택 트랜지스터(SST)의 드레인 상에, 비트 라인(BL)과 연결되는 비트 라인 컨택(BP)이 제공된다. 즉, 스트링 선택 트랜지스터(SST)의 드레인은 비트 라인 컨택(BP)을 통해 대응하는 비트 라인(BL)과 연결된다. 비트 라인들은 활성 영역들과 동일한 축선 상에 제공된다. 예시적으로, 3 개의 비트 라인들이 도시되어 있다.
도 16은 도 14 및 도 15를 참조하여 설명된 메모리 블록(BLKg)의 등가 회로(BLKg1)를 보여주는 회로도이다. 도 14 내지 도 16을 참조하면, 행 방향을 따라 제공되는 메모리 셀들(MC1~MCm)은 워드 라인들(WL1~WLm)에 연결된다. 동일한 행의 메모리 셀들(MC)은 동일한 워드 라인(WL)에 연결된다.
열 방향을 따라 제공되는 메모리 셀들(MC1~MCm)은 비트 라인들(BL1~BLn)에 대응한다. 동일한 열의 메모리 셀들(MC1~MCm)은 동일한 비트 라인(BL)에 대응한다.
메모리 셀들(MC1~MCm) 및 비트 라인들(BL1~BLn) 사이에 스트링 선택 트랜지스터들(SST)이 제공된다. 스트링 선택 트랜지스터들(SST)은 하나의 스트링 선택 라인(SSL)에 공통으로 연결된다.
메모리 셀들(MC1~MCm) 및 공통 소스 라인(CLS) 사이에 접지 선택 트랜지스터들(GST)이 연결된다. 접지 선택 트랜지스터들(GST)은 하나의 접지 선택 라인(GSL)에 공통으로 연결된다.
도 14 내지 도 15을 참조하여 설명된 평면형 플래시 메모리에서, 본 발명의 실시 예에 따른 정보 읽기가 수행될 수 있다. 즉, 하나의 메모리 블록의 스트링 선택 라인에 턴-온 전압이 공급되고, 해당 메모리 블록의 적어도 두 개의 워드 라인들이 선택되어 정보 읽기가 수행될 수 있다. 선택된 적어도 두 개의 워드 라인들에 각각 연결된 메모리 셀들은 동일한 정보를 저장할 수 있다.
적어도 두 개의 메모리 셀들의 적어도 두 개의 스트링 선택 라인들에 턴-온 전압이 공급되고, 적어도 두 개의 워드 라인들이 선택되어 정보 읽기가 수행될 수 있다. 선택된 적어도 두 개의 워드 라인들에 각각 연결된 메모리 셀들은 동일한 정보를 저장할 수 있다.
도 17은 본 발명의 실시 예에 따른 메모리 시스템(1000)을 보여주는 블록도이다. 도 17을 참조하면, 메모리 시스템(1000)은 불휘발성 메모리 장치(1100) 및 컨트롤러(1200)를 포함한다.
불휘발성 메모리 장치(1100)는 도 1을 참조하여 설명된 불휘발성 메모리 장치(100)와 동일한 구조를 가지며, 동일하게 동작할 수 있다. 즉, 불휘발성 메모리 장치(1100)는 정보 읽기 체인(1141)의 제어에 따라 정보 읽기를 수행할 수 있다. 정보 읽기가 수행될 때, 적어도 두 개의 워드 라인들이 선택되고, 선택된 적어도 두 개의 워드 라인들에 연결된 메모리 셀들이 함께 읽어질 수 있다. 예시적으로, 불휘발성 메모리 장치(1100)에 전원이 공급될 때, 불휘발성 메모리 장치(1100)는 자동적으로 정보 읽기를 수행할 수 있다.
컨트롤러(1200)는 호스트(Host) 및 불휘발성 메모리 장치(1100)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1200)는 불휘발성 메모리 장치(1100)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1200)는 불휘발성 메모리 장치(1100)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1200)는 불휘발성 메모리 장치(1100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1200)는 불휘발성 메모리 장치(1100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
예시적으로, 컨트롤러(1200)는 불휘발성 메모리 장치(1100)에 제어 신호(CTRL) 및 어드레스(ADDR)를 제공하도록 구성된다. 그리고, 컨트롤러(1200)는 불휘발성 메모리 장치(1100)와 데이터(DATA)를 교환하도록 구성된다.
예시적으로, 컨트롤러(1200)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 그리고 메모리 인터페이스(memory interface)와 같은 구성 요소들을 더 포함한다. 램(RAM)은 프로세싱 유닛의 동작 메모리, 불휘발성 메모리 장치(1100) 및 호스트(Host) 사이의 캐시 메모리, 그리고 불휘발성 메모리 장치(1100) 및 호스트(Host) 사이의 버퍼 메모리 중 적어도 하나로서 이용된다. 프로세싱 유닛은 컨트롤러(1200)의 제반 동작을 제어한다.
호스트 인터페이스는 특정한 통신 규격에 따라 불휘발성 메모리 장치(1100)와 통신할 수 있다. 예시적으로, 컨트롤러(1200)는 USB (Universal Serial Bus), MMC (multimedia card), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 그리고 파이어와이어(Firewire) 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부(호스트)와 통신하도록 구성된다. 메모리 인터페이스는 불휘발성 메모리 장치(1100)와 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
메모리 시스템(1000)은 오류 정정 블록을 추가적으로 포함하도록 구성될 수 있다. 오류 정정 블록은 오류 정정 코드(ECC)를 이용하여 불휘발성 메모리 장치(1100)로부터 읽어진 데이터의 오류를 검출하고, 정정하도록 구성된다. 예시적으로, 오류 정정 블록은 컨트롤러(1200)의 구성 요소로서 제공된다. 오류 정정 블록은 불휘발성 메모리 장치(1100)의 구성 요소로서 제공될 수 있다.
컨트롤러(1200) 및 불휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 컨트롤러(200) 및 메모리 장치(100)는 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 컨트롤러(1200) 및 불휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 불휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
컨트롤러(1200) 및 불휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 솔리드 스테이트 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(1000)이 솔리드 스테이트 드라이브(SSD)로 이용되는 경우, 메모리 시스템(1000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
예시적으로, 불휘발성 메모리 장치(1100) 또는 메모리 시스템(1000)은 다양한 형태의 패키지로 실장될 수 있다. 예를 들면, 불휘발성 메모리 장치(1100) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 18은 본 발명의 실시 예에 따른 메모리 시스템(1000)의 동작 방법을 보여주는 순서도이다. 도 17 및 도 18을 참조하면, 컨트롤러(1200)는 정보 읽기를 수행하도록 불휘발성 메모리 장치(1100)를 제어할 수 있다.
S410 단계에서, 불휘발성 메모리 장치(1100) 및 컨트롤러(1200)에 전원이 공급된다.
S420 단계에서, 컨트롤러(1200)는 정보 읽기 커맨드를 생성하고, 이를 불휘발성 메모리 장치(1100)에 전송한다. 예를 들어, 컨트롤러(1200)는 전원 공급에 응답하여 정보 읽기 커맨드를 생성하고 전송할 수 있다. 컨트롤러(1200)는 미리 설정된 스케줄에 따라 정보 읽기 커맨드를 생성하고 전송할 수 있다.
S430 단계에서, 불휘발성 메모리 장치(430)는 정보 읽기 체인(1141)의 제어에 따라 초기 설정값들 또는 메타 데이터를 포함하는 정보(I)를 읽는다.
S440 단계에서, 불휘발성 메모리 장치(1100)는 컨트롤러(1200)에 응답 메시지를 전송한다. 정보(I)가 초기 설정값들을 포함할 때, 불휘발성 메모리 장치(1100)는 정보 읽기가 완료되었음을 알리는 메시지를 전송할 수 있다. 정보(I)가 메타 데이터를 포함할 때, 불휘발성 메모리 장치(1100)는 정보 읽기가 읽어진 메타 데이터를 전송할 수 있다.
도 19는 도 17의 메모리 시스템(1000)의 응용 예를 보여주는 블록도이다. 도 19를 참조하면, 메모리 시스템(2000)은 불휘발성 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 불휘발성 메모리 장치(2100)는 복수의 불휘발성 메모리 칩들을 포함한다. 복수의 불휘발성 메모리 칩들은 복수의 그룹들로 분할된다. 복수의 불휘발성 메모리 칩들의 각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 예시적으로, 복수의 불휘발성 메모리 칩들은 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다.
각 불휘발성 메모리 칩은 도 1을 참조하여 설명된 불휘발성 메모리 장치(100)와 동일한 구조를 가지며, 동일하게 동작할 것이다. 즉, 각 불휘발성 메모리 칩은 내부의 정보 읽기 체인(2141)의 제어에 따라 정보 읽기를 수행할 수 있다. 정보 읽기가 수행될 때, 적어도 두 개의 워드 라인들이 선택되고, 선택된 적어도 두 개의 워드 라인들에 연결된 메모리 셀들이 함께 읽어질 수 있다.
도 19에서, 하나의 채널에 복수의 불휘발성 메모리 칩들이 연결되는 것으로 설명되었다. 그러나, 하나의 채널에 하나의 불휘발성 메모리 칩이 연결되도록 메모리 시스템(2000)이 변형될 수 있다.
도 20은 본 발명의 실시 예에 따른 메모리 카드(3000)를 보여준다. 도 46을 참조하면, 메모리 카드(3000)는 불휘발성 메모리 장치(3100), 컨트롤러(3200), 그리고 커넥터(3300)를 포함한다.
불휘발성 메모리 장치(3100)는 도 1을 참조하여 설명된 불휘발성 메모리 장치(100)와 동일한 구조를 가지며, 동일하게 동작할 것이다. 즉, 각 불휘발성 메모리 칩은 내부의 정보 읽기 체인(3141)의 제어에 따라 정보 읽기를 수행할 수 있다. 정보 읽기가 수행될 때, 적어도 두 개의 워드 라인들이 선택되고, 선택된 적어도 두 개의 워드 라인들에 연결된 메모리 셀들이 함께 읽어질 수 있다.
커넥터(3300)는 메모리 카드(3000)와 호스트를 전기적으로 연결할 수 있다.
메모리 카드(3000)는 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드들을 구성할 수 있다.
도 21은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(4000, SSD, Solid State Drive)를 보여준다. 도 21을 참조하면, 솔리드 스테이트 드라이브(4000)는 복수의 불휘발성 메모리 장치들(4100), 컨트롤러(4200), 그리고 커넥터(4300)를 포함한다.
불휘발성 메모리 장치들(4100) 각각은 도 1을 참조하여 설명된 불휘발성 메모리 장치(100)와 동일한 구조를 가지며, 동일하게 동작할 것이다. 즉, 각 불휘발성 메모리 장치(4100)는 내부의 정보 읽기 체인(4141)의 제어에 따라 정보 읽기를 수행할 수 있다. 정보 읽기가 수행될 때, 적어도 두 개의 워드 라인들이 선택되고, 선택된 적어도 두 개의 워드 라인들에 연결된 메모리 셀들이 함께 읽어질 수 있다.
커넥터(4300)는 솔리드 스테이트 드라이브(5000)와 호스트를 전기적으로 연결할 수 있다.
도 22는 본 발명의 실시 예에 따른 컴퓨팅 시스템(5000)을 보여주는 블록도이다. 도 22를 참조하면, 컴퓨팅 시스템(5000)은 중앙 처리 장치(5100), 램(5200, RAM, Random Access Memory), 사용자 인터페이스(5300), 모뎀(5400), 시스템 버스(5500), 그리고 메모리 시스템(5600)을 포함한다.
메모리 시스템(5600)은 시스템 버스(5500)를 통해, 중앙처리장치(5100), 램(5200), 사용자 인터페이스(5300), 그리고 모뎀(5400)에 전기적으로 연결된다. 사용자 인터페이스(5300)를 통해 제공되거나, 중앙 처리 장치(5100)에 의해서 처리된 데이터, 또는 모뎀(5400)을 통해 수신되는 데이터는 메모리 시스템(5600)에 저장된다.
메모리 시스템(5600)은 불휘발성 메모리 장치(5610) 및 컨트롤러(5620)를 포함한다. 불휘발성 메모리 장치(5610)는 복수의 불휘발성 메모리 칩들을 포함한다. 각 불휘발성 메모리 칩은 정보 읽기 체인(5641)을 포함한다. 메모리 시스템(5600)은 도 17 또는 도 19를 참조하여 설명된 메모리 시스템(1000, 또는 2000)일 수 있다.
도 22에서, 불휘발성 메모리 장치(5610)는 컨트롤러(5620)를 통해 시스템 버스(5500)에 연결되는 것으로 도시되어 있다. 그러나, 불휘발성 메모리 장치(5610)는 시스템 버스(5500)에 직접 연결될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100; 불휘발성 메모리 장치 110; 메모리 셀 어레이
120; 어드레스 디코딩부 130; 읽기 및 쓰기 회로
140; 제어 로직 141; 정보 읽기 체인
143; 정상 동작 체인 145; 레지스터
BLK1~BLKz; 메모리 블록들
111; 기판 112, 112a; 절연 물질들
PL, PLa, PLb; 필라들 114, 114a, 114b; 채널막들
115, 115a, 115b; 내부 물질들 116; 정보 저장막들
117~119; 제 1 내지 제 3 서브 절연막들
CM1~CM8; 제 1 내지 제 8 도전 물질들
CT; 셀 트랜지스터들 WL Cut; 워드 라인 컷
CSR; 공통 소스 영역들 320; 드레인들
BL, BL1, BL2; 비트 라인들 CS11, CS12, CS21, CS22; 셀 스트링들
GST, GSTa, GSTb; 접지 선택 트랜지스터들
GSL, GSL1, GSL2; 접지 선택 라인 MC1~MC6; 메모리 셀들
WL1~WL6; 워드 라인들 CSL; 공통 소스 라인
SST, SSTa, SSTb; 스트링 선택 트랜지스터들
SSL1, SSL2, SSL1a, SSL1b, SSL2a, SSL2b; 스트링 선택 라인들
BLKa1~BLKa7; 등가 회로들 IM; 절연 물질들
CMU1~CMU8; 상부 도전 물질들
CMD1a, CMD1b, CMD2~CMD4; 하부 도전 물질들
PLU; 상부 필라들 PLD; 하부 필라들
D; 다이오드들
1000, 2000; 메모리 시스템 3000; 메모리 카드
4000; 솔리드 스테이트 드라이브 5000; 컴퓨팅 시스템

Claims (10)

  1. 불휘발성 메모리 장치의 읽기 방법에 있어서:
    복수의 메모리 셀들에 연결된 비트 라인에 바이어스 전압을 인가하는 단계;
    선택된 적어도 두 개의 메모리 셀들에 연결된 워드 라인들에 선택 읽기 전압을 인가하고, 나머지 비선택된 메모리 셀들에 연결된 워드 라인들에 비선택 읽기 전압을 인가하는 단계; 그리고
    상기 비트 라인의 전압의 변화에 따라, 상기 선택된 적어도 두 개의 메모리 셀들을 동시에 읽는 단계를 포함하는 읽기 방법.
  2. 제 1 항에 있어서,
    상기 복수의 메모리 셀들 각각은 둘 이상의 메모리 셀들을 포함하는 셀 스트링에 포함되고, 각 셀 스트링은 스트링 선택 라인에 연결된 스트링 선택 트랜지스터를 통해 상기 비트 라인에 연결되고,
    상기 선택된 적어도 두 개의 메모리 셀들에 각각 대응하는 적어도 두 개의 스트링 선택 라인들에 턴-온 전압을 인가하는 단계를 더 포함하는 읽기 방법.
  3. 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    복수의 워드 라인들을 통해 상기 복수의 메모리 셀들에 연결되는 어드레스 디코더;
    복수의 비트 라인들을 통해 상기 복수의 메모리 셀들에 연결되는 읽기 및 쓰기 회로; 그리고
    상기 어드레스 디코더와 상기 읽기 및 쓰기 회로를 제어하도록 구성되는 제어 로직을 포함하고,
    정보 읽기 시에, 상기 어드레스 디코더는 적어도 두 개의 워드 라인들을 함께 선택하고, 상기 읽기 및 쓰기 회로는 상기 선택된 적어도 두 개의 워드 라인들에 연결된 메모리 셀들을 함께 읽는 불휘발성 메모리 장치.
  4. 제 3 항에 있어서,
    상기 복수의 메모리 셀들 각각은 둘 이상의 메모리 셀들을 포함하는 셀 스트링에 포함되고, 각 셀 스트링은 스트링 선택 라인에 연결된 스트링 선택 트랜지스터를 통해 상기 비트 라인에 연결되는 불휘발성 메모리 장치.
  5. 제 4 항에 있어서,
    상기 정보 읽기 시에, 상기 어드레스 디코더는 상기 선택된 적어도 두 개의 워드 라인들에 각각 대응하는 적어도 두 개의 스트링 선택 라인들에 턴-온 전압을 인가하는 불휘발성 메모리 장치.
  6. 제 4 항에 있어서,
    상기 복수의 셀 스트링들 각각의 메모리 셀들은 기판과 수직한 방향으로 상기 기판 위에 적층되는 불휘발성 메모리 장치.
  7. 제 6 항에 있어서,
    둘 이상의 셀 스트링들이 하나의 메모리 블록을 형성하고,
    상기 하나의 메모리 블록의 셀 스트링들의 메모리 셀들 중 상기 기판으로부터 동일한 순서에 위치한 메모리 셀들에 연결된 워드 라인들은 공통 배선에 연결되는 불휘발성 메모리 장치.
  8. 제 7 항에 있어서,
    상기 선택된 적어도 두 개의 워드 라인들은 상기 기판으로부터 동일한 순서에 위치한 메모리 셀들에 연결되고,
    상기 정보 읽기 시에, 상기 어드레스 디코더는 상기 공통 배선을 통해 상기 선택된 적어도 두 개의 워드 라인들에 선택 읽기 전압을 인가하는 불휘발성 메모리 장치.
  9. 제 3 항에 있어서,
    상기 적어도 두 개의 워드 라인들에 각각 연결된 메모리 셀들은 동일한 데이터를 저장하는 불휘발성 메모리 장치.
  10. 제 9 항에 있어서,
    상기 동일한 데이터는 상기 불휘발성 메모리 장치의 초기 설정값에 대한 정보를 포함하는 불휘발성 메모리 장치.
KR1020120025159A 2012-03-12 2012-03-12 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법 KR101917192B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120025159A KR101917192B1 (ko) 2012-03-12 2012-03-12 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법
US13/681,456 US8917556B2 (en) 2012-03-12 2012-11-20 Nonvolatile memory device having 3D memory cell array and read method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120025159A KR101917192B1 (ko) 2012-03-12 2012-03-12 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법

Publications (2)

Publication Number Publication Date
KR20130104032A true KR20130104032A (ko) 2013-09-25
KR101917192B1 KR101917192B1 (ko) 2018-11-12

Family

ID=49114024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120025159A KR101917192B1 (ko) 2012-03-12 2012-03-12 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법

Country Status (2)

Country Link
US (1) US8917556B2 (ko)
KR (1) KR101917192B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160133626A (ko) * 2015-05-12 2016-11-23 삼성전자주식회사 반도체 장치
KR20180061469A (ko) * 2016-11-28 2018-06-08 삼성전자주식회사 부분 읽기 동작을 수행하는 불휘발성 메모리 장치 및 그것의 읽기 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860117B2 (en) 2011-04-28 2014-10-14 Micron Technology, Inc. Semiconductor apparatus with multiple tiers of memory cells with peripheral transistors, and methods
US8964474B2 (en) 2012-06-15 2015-02-24 Micron Technology, Inc. Architecture for 3-D NAND memory
KR102083506B1 (ko) * 2013-05-10 2020-03-02 삼성전자주식회사 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR102248207B1 (ko) * 2014-10-30 2021-05-06 삼성전자주식회사 저장 장치 및 그것의 동작 방법
US9679650B1 (en) 2016-05-06 2017-06-13 Micron Technology, Inc. 3D NAND memory Z-decoder
US10074430B2 (en) 2016-08-08 2018-09-11 Micron Technology, Inc. Multi-deck memory device with access line and data line segregation between decks and method of operation thereof
KR20190063054A (ko) 2017-11-29 2019-06-07 삼성전자주식회사 메모리 시스템 및 이의 동작 방법
US11087849B2 (en) 2018-05-08 2021-08-10 Sandisk Technologies Llc Non-volatile memory with bit line controlled multi-plane mixed sub-block programming
KR102618492B1 (ko) * 2018-05-18 2023-12-28 삼성전자주식회사 3차원 반도체 소자
US11972811B2 (en) 2018-11-18 2024-04-30 NEO Semiconductor, Inc. Methods and apparatus for NAND flash memory
US12002525B2 (en) * 2018-11-18 2024-06-04 NEO Semiconductor, Inc. Methods and apparatus for NAND flash memory
US11450381B2 (en) 2019-08-21 2022-09-20 Micron Technology, Inc. Multi-deck memory device including buffer circuitry under array
KR20210058568A (ko) 2019-11-14 2021-05-24 삼성전자주식회사 비트라인 전압을 제어하는 저항성 메모리 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683372B1 (en) 1999-11-18 2004-01-27 Sun Microsystems, Inc. Memory expansion module with stacked memory packages and a serial storage unit
DE10054520C1 (de) 2000-11-03 2002-03-21 Infineon Technologies Ag Datenspeicher mit mehreren Bänken
KR100799688B1 (ko) 2007-01-03 2008-02-01 삼성전자주식회사 백업 회로를 갖는 메모리 시스템 및 그것의 프로그램 방법
KR100855994B1 (ko) 2007-04-04 2008-09-02 삼성전자주식회사 플래시 메모리 장치 및 그 구동방법
KR20090048877A (ko) 2007-11-12 2009-05-15 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
JP5063337B2 (ja) 2007-12-27 2012-10-31 株式会社日立製作所 半導体装置
US8120990B2 (en) * 2008-02-04 2012-02-21 Mosaid Technologies Incorporated Flexible memory operations in NAND flash devices
JP5193796B2 (ja) 2008-10-21 2013-05-08 株式会社東芝 ３次元積層型不揮発性半導体メモリ
US8429468B2 (en) 2010-01-27 2013-04-23 Sandisk Technologies Inc. System and method to correct data errors using a stored count of bit values
KR101635506B1 (ko) * 2010-03-29 2016-07-04 삼성전자주식회사 데이터 저장 시스템 및 그것의 읽기 방법
KR101682660B1 (ko) * 2010-06-28 2016-12-06 삼성전자주식회사 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160133626A (ko) * 2015-05-12 2016-11-23 삼성전자주식회사 반도체 장치
KR20180061469A (ko) * 2016-11-28 2018-06-08 삼성전자주식회사 부분 읽기 동작을 수행하는 불휘발성 메모리 장치 및 그것의 읽기 방법

Also Published As

Publication number Publication date
US20130235673A1 (en) 2013-09-12
US8917556B2 (en) 2014-12-23
KR101917192B1 (ko) 2018-11-12

Similar Documents

Publication Publication Date Title
KR101917192B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법
KR101868393B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 프로그램 방법
CN107068182B (zh) 非易失性存储装置、擦除方法及包括该装置的存储系统
KR102116668B1 (ko) 불 휘발성 메모리 장치 및 불 휘발성 메모리 장치의 동작 방법
KR101762828B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
US9190151B2 (en) Three-dimensional nonvolatile memory and related read method designed to reduce read disturbance
KR101855169B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 프로그램 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템
KR101855437B1 (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
KR102068163B1 (ko) 불휘발성 메모리 및 불휘발성 메모리의 동작 방법
KR101772572B1 (ko) 불휘발성 메모리 장치
KR101916718B1 (ko) 불휘발성 메모리 장치 및 그것의 메모리 관리 방법
KR20120088360A (ko) 불휘발성 메모리 장치의 동작 방법
KR101736454B1 (ko) 불휘발성 메모리 장치
US11222697B2 (en) Three-dimensional nonvolatile memory and method of performing read operation in the nonvolatile memory
JP6320010B2 (ja) ３次元構造のメモリセルアレイを含む不揮発性メモリ
KR20130035553A (ko) 불휘발성 메모리 및 그것의 소거 방법
KR20120042415A (ko) 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템
KR20120000900A (ko) 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템
KR20130037554A (ko) 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 제어하는 방법
KR20110100579A (ko) 불휘발성 메모리 장치, 그것의 소거 방법, 그리고 그것을 포함하는 메모리 시스템
JP2011165308A (ja) 不揮発性メモリ装置およびその動作方法と、それを含むメモリシステム
KR20120078959A (ko) 불휘발성 메모리 장치, 그것의 소거 방법, 그리고 그것을 포함하는 메모리 시스템
KR20110095104A (ko) 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR20170111081A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20130059007A (ko) 불휘발성 메모리 및 그것을 포함하는 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant