KR20130089588A - 반도체 칩의 압축 수지 밀봉 성형 방법 및 장치와 수지 버어 방지용 테이프 - Google Patents

반도체 칩의 압축 수지 밀봉 성형 방법 및 장치와 수지 버어 방지용 테이프 Download PDF

Info

Publication number
KR20130089588A
KR20130089588A KR1020130004818A KR20130004818A KR20130089588A KR 20130089588 A KR20130089588 A KR 20130089588A KR 1020130004818 A KR1020130004818 A KR 1020130004818A KR 20130004818 A KR20130004818 A KR 20130004818A KR 20130089588 A KR20130089588 A KR 20130089588A
Authority
KR
South Korea
Prior art keywords
resin
substrate
sealing
tape
semiconductor chip
Prior art date
Application number
KR1020130004818A
Other languages
English (en)
Other versions
KR101432423B1 (ko
Inventor
유키토모 다네
노리유키 다카하시
Original Assignee
토와 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012020668A external-priority patent/JP6087507B2/ja
Priority claimed from JP2012020663A external-priority patent/JP5723800B2/ja
Application filed by 토와 가부시기가이샤 filed Critical 토와 가부시기가이샤
Publication of KR20130089588A publication Critical patent/KR20130089588A/ko
Application granted granted Critical
Publication of KR101432423B1 publication Critical patent/KR101432423B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

본 발명은 수지 밀봉전 기판을 하형 캐비티에 세팅하고, 수지 밀봉전 기판의 수지 접촉 불가 영역의 각 부위에 하형 캐비티 내에 돌출하여 형성된 수지 버어 방지용 부재의 상단부를 접합시켜 수지 접촉 불가 영역을 피복한다. 이 상태에서 상하 양형을 닫아 수지 밀봉전 기판 상의 LED 칩을 하형 캐비티 내의 투명 수지 재료 속에 침지시킨다. 또한, 하형 캐비티 내의 투명 수지 재료를 압축하여 각 LED 칩을 투명 수지 성형체(렌즈) 내에 밀봉 성형하고, 수지 접촉 불가 영역에 수지 버어가 부착되는 것을 방지한다.

Description

반도체 칩의 압축 수지 밀봉 성형 방법 및 장치와 수지 버어 방지용 테이프{METHOD AND APPARATUS FOR COMPRESSION RESIN SEAL MOLDING OF SEMICONDUCTOR CHIP AND TAPE FOR PREVENTING RESIN BURR}
본 발명은 반도체 기판 상에 장착한 소요 수개의 LED 칩(반도체 칩)을 투명 수지 재료로 밀봉 성형하는 것에 관한 것으로서, 특히, 상기 기판의 LED 칩 장착면의 소정의 부위에 수지 버어(burr)가 부착되는 것을 효율적으로 방지할 수 있도록 개선한 LED 칩의 압축 수지 밀봉 성형 방법과, 이 방법을 실시하기 위한 장치 및 이 방법을 실시하기 위한 수지 버어 방지용 테이프에 관한 것이다.
반도체 기판의 표면에 LED 칩을 장착하고, 상기 기판의 이면(LED 칩 비장착면) 측에 수지 버어 방지용 테이프를 점착하며, 이 상태에서 상기 기판의 LED 칩을 수지 성형용 캐비티 내에 공급한 투명 용융 수지 재료 속에 침지하고, 또한 상기 캐비티 내의 투명 수지 재료를 소정 압력으로 압축함으로써, LED 칩을 상기 캐비티 내에서 성형한 투명 수지 성형체 내에 밀봉 성형하는 반도체 칩(LED 칩)의 압축 수지 밀봉 성형 방법이 제안된 바 있다(예컨대, 특허 문헌 1 참조).
즉, 특허문헌 1은 다음과 같은 기술적 사항을 개시하고 있다. 먼저, 도 13의 (1)에 도시하는 바와 같이, 반도체 기판(50)의 표면(50a)에 LED 칩(60)을 장착하고, 상기 기판의 이면[LED 칩(60) 비장착면](50b) 측의 전면(全面)에 수지 버어 방지용 테이프(70)를 점착한 수지 밀봉전 기판(51)을 준비한다.
다음에, 같은 도면에 도시하는 바와 같이, 상기 수지 밀봉전 기판의 표면(50a) 측을 하향으로 한 상태에서 압축 수지 밀봉 성형 장치(80)의 상형(81)과 하형(82) 사이에 반송하고, 상기 하형의 상면에 마련한 수지 성형용 캐비티(81a) 내에 투명 수지 재료(예컨대, 투명성을 갖는 액상의 수지 재료)(90)를 공급한다.
다음에, 도 13의 (2)에 도시하는 바와 같이, 상형(81)과 하형(82)을 닫아 수지 밀봉전 기판(50)의 LED 칩(60)을 하형 캐비티(81a) 내의 투명 수지 재료(유동성을 갖는 수지 재료)(90) 속에 침지한다. 그리고, 상형(81)과 하형(82)을 소정의 형 체결 압력으로 닫아 맞추고 하형 캐비티(81a) 내의 투명 용융 수지 재료(90)를 소정 압력으로 압축함으로써, 상기 LED 칩(60)을 하형 캐비티(81a)의 형상에 대응하게 투명 수지 성형체(렌즈)(91) 내에 밀봉 성형한다(예컨대, 열경화시킨다).
다음에, 도 13의 (3)에 도시하는 바와 같이, 상형(81)과 하형(82)을 열어 수지 밀봉 완료 기판(52)을 꺼내고, 상기 수지 밀봉 완료 기판으로부터 수지 버어 방지용 테이프(70)를 제거하며, 각 LED 칩(60) 단위마다 절단 분리함으로써, 각 LED 칩(60)의 수지 밀봉 성형품(61)을 성형할 수 있다.
따라서, 이러한 LED 칩(60)의 압축 수지 밀봉 성형 방법에 따르면, 반도체 기판의 표면(50a) 측에 하형 캐비티(81a)의 형상에 대응한 형상의 투명 수지 성형체(렌즈)(91)가 부착 일체화되게 된다. 그리고, 상기 기판의 이면[LED 칩(60) 비장착면](50b) 측에 수지 버어 방지용 테이프(70)를 점착하였기 때문에, 상기 기판 상의 각 LED 칩(60)을 수지 밀봉 성형할 때, 상기 기판의 이면(50b) 측에 투명 용융 수지 재료(90)의 일부가 침입하여 상기 이면(50b)에 수지 버어(경화 수지)가 부착되는 것을 효율적으로 방지할 수 있다.
그러나, 반도체 기판의 표면(50a) 측을 하형 캐비티(81a) 내의 투명 용융 수지 재료나 투명 수지 재료(유동성을 갖는 수지 재료)(90) 속에 침지시킨 상태에서 수지 밀봉 성형을 수행하므로, 상기 기판의 표면(50a) 측의 대략 전면이 투명 용융 수지 재료(90)와 접촉하게 된다.
따라서, 예컨대, 반도체 기판의 표면(50a) 측에 패드 등의 전기적 접속 부위나 고정구의 삽입 관통용 구멍부 등을 개설한 구조를 갖는 반도체 기판에서는, 필연적으로 이들 부위나 구멍부 내에 수지 버어가 부착되게 된다.
따라서, 이러한 종류의 구조를 갖는 반도체 기판을 이용하여 LED 칩을 수지 밀봉 성형하려면, 사실상 압축 수지 밀봉 성형 방법을 채용할 수 없다는 문제가 있다.
일본 특허 공개 제2008-207450호 공보(도 1, 도 2, 도 3 등 참조)
본 발명은, 반도체 기판의 표면(LED 칩 장착면) 측에 패드 등의 전기적 접속 부위나 고정구의 삽입 관통용 구멍부 등을 개설한 수지 접촉 불가 영역을 갖는 구조의 반도체 기판을 수지 밀봉 성형할 수 있는 압축 수지 밀봉 성형 방법과, 이 방법을 실시하기 위한 수지 버어 방지용 테이프를 제공하는 것을 목적으로 한다.
본 발명은, 반도체 기판의 표면에 LED 칩(반도체 칩)(2)이 장착되고, 상기 반도체 기판의 표면(LED 칩 장착면) 측에 수지 접촉 불가 영역(B)을 갖는 구조의 수지 밀봉전 기판(1)을 준비하는 공정과,
상기 반도체 기판의 수지 접촉 불가 영역(B)의 각 부위에 대응하는 수지 성형용 하형 캐비티(7c) 내의 각 부위에 수지 버어 방지용 부재(10)를 배치한 수지 밀봉 성형용 상하 양형(6, 7)을 준비하는 공정과,
상기 수지 버어 방지용 부재(10)의 각 부위를 제외한 상기 하형 캐비티(7c) 내에 투명 수지 재료(R)를 충전하는 하형 캐비티(7c) 내에의 투명 수지 재료 충전 공정과,
상기 수지 밀봉전 기판(1)을 그 표면측을 하향으로 한 상태에서 수지 밀봉 성형용 상하 양형(6, 7) 사이에 반입하는 수지 밀봉전 기판(1) 반입 공정과,
상기 상하 양형(6, 7) 사이에 반입한 상기 수지 밀봉전 기판(1)의 표면측을 하향으로 한 상태에서 상기 하형 캐비티(7c)의 소정 위치에 세팅하는 수지 밀봉전 기판(1) 세팅 공정과,
상기 수지 밀봉전 기판(1) 세팅 공정시에, 상기 수지 밀봉전 기판(1)의 수지 접촉 불가 영역(B)의 각 부위에 상기 하형 캐비티(7c) 내에 돌출하여 형성된 각 수지 버어 방지용 부재(10)를 접합시키는 수지 밀봉전 기판(1)의 수지 접촉 불가 영역 피복 공정과,
상기 하형 캐비티(7c)에 세팅된 상기 반도체 기판의 표면측을 상기 하형 캐비티(7c) 내에 끼워 넣고, 상기 반도체 기판 표면의 LED 칩(2)을 상기 하형 캐비티(7c) 내의 투명 수지 재료(R) 속에 침지시키는 LED 칩(2)의 투명 수지 재료(R) 속에의 침지 공정과,
상기 하형 캐비티(7c) 내의 투명 수지 재료(R)를 압축하고, 상기 반도체 기판 표면의 LED 칩(2)을 상기 하형 캐비티(7c)의 형상에 대응하게 수지 밀봉 성형하는 압축 수지 밀봉 성형 공정을 포함하는 것을 특징으로 한다.
본 발명은, 반도체 기판의 표면에 LED 칩(반도체 칩)(2)이 장착되고, 상기 반도체 기판의 표면측에 수지 접촉 불가 영역(B)을 갖는 구조의 수지 밀봉전 기판(1)을 준비하는 수지 밀봉전 기판 준비 공정과,
상기 반도체 기판의 수지 접촉 불가 영역(B)의 각 부위에 대응하는 수지 부착 방지부(20b)를 갖는 수지 버어 방지용 테이프(20)를 준비하는 수지 버어 방지용 테이프 준비 공정과,
상기 수지 밀봉전 기판(1)의 소정 위치에 상기 수지 버어 방지용 테이프(20)를 점착하고, 상기 수지 밀봉전 기판(1)의 수지 성형 영역(A)을 제외한 수지 접촉 불가 영역(B)에 상기 수지 버어 방지용 테이프(20)의 수지 부착 방지부(20b)를 점착하여 테이프 점착 기판(1, 20)을 형성하는 테이프 점착 기판 형성 공정과,
상기 테이프 점착 기판(1, 20) 상의 LED 칩(2)을 수지 밀봉 성형하기 위한 상하 양형(6, 7)을 구비한 압축 수지 성형 장치(5)를 준비하는 압축 수지 성형 장치 준비 공정과,
상기 압축 수지 성형 장치(5)의 하형 캐비티(7c) 내에 투명 수지 재료(R)를 충전하는 하형 캐비티(7c) 내에의 투명 수지 재료 충전 공정과,
상기 테이프 점착 기판(1, 20)을 그 표면측을 하향으로 한 상태에서 상기 압축 수지 성형 장치(5)의 상하 양형 사이에 반입하는 테이프 점착 기판(1, 20) 반입 공정과,
상기 상하 양형 사이에 반입한 상기 테이프 점착 기판(1, 20)의 표면측을 하향으로 한 상태에서 상기 하형 캐비티(7c)의 소정 위치에 세팅하는 테이프 점착 기판 세팅 공정과,
상기 하형 캐비티(7c)에 세팅한 상기 테이프 점착 기판(1, 20)의 표면측을 상기 하형 캐비티(7c) 내에 끼워 넣고, 상기 테이프 점착 기판(1, 20) 상의 LED 칩(2)을 상기 하형 캐비티(7c) 내의 투명 수지 재료(R) 속에 침지시키는 LED 칩(2)의 투명 수지 재료(R) 속에의 침지 공정과,
상기 하형 캐비티(7c) 내의 투명 수지 재료(R)를 압축하여 상기 테이프 점착 기판(1, 20) 상의 LED 칩(2)을 상기 하형 캐비티(7c)의 형상에 대응하게 수지 밀봉 성형하는 압축 수지 밀봉 성형 공정과,
상기 압축 수지 밀봉 성형 공정을 거친 수지 밀봉 완료 기판(21)을 상하 양형에서 꺼내어 외부로 반출하는 수지 밀봉 완료 기판 반출 공정과,
상기 수지 밀봉 완료 기판(21)으로부터 상기 수지 버어 방지용 테이프(20)를 박리하는 테이프 박리 공정을 포함하는 것을 특징으로 한다.
본 발명은, 반도체 기판의 LED 칩(2)의 장착면에 상기 LED 칩(2)의 수지 성형 영역(A)과 상기 LED 칩(2) 장착면에의 수지 접촉 불가 영역(B)을 갖는 구조의 수지 밀봉전 기판(1)에 점착하여 이용하는 수지 버어 방지용 테이프(20)로서,
상기 LED 칩(2)의 수지 성형 영역(A)과 대응하는 부위에 수지 접착용 구멍부(20a)를 형성하고, 상기 LED 칩(2) 장착면에의 수지 접촉 불가 영역(B)과 대응하는 부위에 수지 부착 방지부(20b)를 형성하여 구성된 것을 특징으로 한다.
본 발명에 따르면, 기판에 장착된 반도체 칩을 압축 수지 밀봉 성형할 때, 수지 접촉 불가 영역의 각 부위에 수지 버어가 부착되는 것을 효율적으로 확실하게 방지할 수 있다.
따라서, 반도체 칩을 장착한 기판의 표면측에 패드 등의 전기적 접속 부위나 고정구의 삽입 관통용 구멍부 등을 개설한 수지 접촉 불가 영역을 갖는 구조의 반도체 기판 등의 기판을 압축 수지 밀봉 성형 방법을 이용하여 밀봉 성형하는 것이 가능해지므로, 이러한 종류의 기판을 이용하는 반도체 칩의 수지 밀봉 성형품을 고능률적으로 생산할 수 있다는 뛰어난 실용적인 효과를 갖는다.
본 발명에 따르면, 기판의 수지 접촉 불가 영역의 각 부위에 대해 수지 버어 방지용 부재를 압박형으로 밀접시켜, 상기 각 부위를 보다 확실하게 피복함으로써, 상기 수지 접촉 불가 영역에 수지 버어가 부착되는 것을, 보다 확실하게 방지할 수 있다.
본 발명에 따르면, 기판의 수지 접촉 불가 영역의 각 부위에 대해 수지 버어 방지용 부재를 각각 개별적으로 압박형으로 밀접시킴으로써, 상기 수지 접촉 불가 영역에 수지 버어가 부착되는 것을, 보다 확실하게 방지할 수 있다.
특히, 수지 버어 방지용 부재를 수지 접촉 불가 영역의 각 부위에 대해 각각 개별적으로 압박하여 상기 각 부위를 확실하게 피복하는 것이 가능해지므로, 예컨대, 상기 각 부위에서 두께의 불균일이 있는 경우라도, 상기 각 부위에서 각각의 두께에 대응한 균등한 압박 작용을 얻을 수 있다.
따라서, 수지 접촉 불가 영역의 각 부위에 과대한 압박력을 가하여 상기 각 부위를 손상시키고, 반대로 상기 각 부위에 대해 소요의 압박 작용을 얻을 수 없어 상기 각 부위에 수지 버어를 부착시키는 등의 폐해를 미연에 방지할 수 있다.
본 발명에 따르면, 기판에 장착한 반도체 칩을 압축 수지 밀봉 성형할 때, 수지 접촉 불가 영역의 각 부위에 수지 버어가 부착되는 것을 효율적으로 확실하게 방지할 수 있다.
따라서, 반도체 칩을 장착한 기판의 표면측에 패드 등의 전기적 접속 부위나 고정구의 삽입 관통용 구멍부 등을 개설한 수지 접촉 불가 영역을 갖는 구조의 기판을 압축 수지 밀봉 성형 방법을 이용하여 밀봉 성형하는 것이 가능해지므로, 이러한 종류의 기판을 이용하는 반도체 칩의 수지 밀봉 성형품을 고능률적으로 생산할 수 있다는 뛰어난 실용적인 효과를 갖는다.
본 발명에 따르면, 기판의 수지 접촉 불가 영역에 수지 버어가 부착되는 것을, 보다 확실하게 방지할 수 있다. 특히, 수지 버어 방지용 부재를 수지 접촉 불가 영역의 각 부위에 대해 각각 개별적으로 압박하여 상기 각 부위를 확실하게 피복하는 것이 가능해지므로, 예컨대, 상기 각 부위에서 두께의 불균일이 있는 경우라도, 상기 각 부위에서 각각의 두께에 대응한 균등한 압박 작용을 얻을 수 있다.
따라서, 수지 접촉 불가 영역의 각 부위에 과대한 압박력을 가하여 상기 각 부위를 손상시키고, 반대로 상기 각 부위에 대해 소요의 압박 작용을 얻을 수 없어 상기 각 부위에 수지 버어를 부착시키는 등의 폐해를 미연에 방지할 수 있다.
본 발명에 따르면, 수지 버어 방지용 부재를 기판의 수지 접촉 불가 영역의 모든 부위에 대해 동시에 밀접시키도록 배치함으로써, 전체적인 형 구조의 간략화와 장치 제조의 비용 절감을 도모할 수 있다.
특히, 기판의 수지 접촉 불가 영역의 모든 부위에 대해 동시에 밀접시키는 것이 가능해지므로, 상기 모든 부위를 동시에 균등하게 압박할 수 있다.
따라서, 예컨대, 반도체 기판의 수지 접촉 불가 영역의 모든 부위의 두께에 불균일이 없는 경우에 적합하게 본 발명을 실시할 수 있다.
본 발명에 따르면, 수지 버어 방지용 부재를 기판의 개개의 제품 구성단위(최소 분할단위)마다 각각 개별적으로 배치함으로써, 전체적인 형 구조의 간략화와 장치 제조의 비용 절감을 도모할 수 있다.
즉, 개개의 제품 구성단위의 수지 접촉 불가 영역의 각 부위에 대해 밀접시키는 것이 가능해지므로, 상기 각 부위를 균등하게 압박할 수 있다.
따라서, 예컨대, 개개의 제품 구성단위의 수지 접촉 불가 영역의 각 부위에 서 두께의 불균일이 없는 경우에 적합하게 실시할 수 있다.
본 발명에 따르면, 기판에 장착한 반도체 칩을 압축 수지 밀봉 성형할 때, 수지 접촉 불가 영역의 각 부위에 수지 버어가 부착되는 것을 효율적으로 확실하게 방지할 수 있다.
따라서, 반도체 칩을 장착한 기판의 표면측에 패드 등의 전기적 접속 부위나 고정구의 삽입 관통용 구멍부 등을 개설한 수지 접촉 불가 영역을 갖는 구조의 기판을 압축 수지 밀봉 성형 방법을 이용하여 밀봉 성형하는 것이 가능해지므로, 이러한 종류의 기판을 이용하는 반도체 칩의 수지 밀봉 성형품을 고능률적으로 생산할 수 있다는 뛰어난 실용적인 효과를 갖는다.
본 발명에 따르면, 기판의 반도체 칩의 장착면에 수지 버어 방지용 테이프를 점착하여 이용함으로써, 기판에 장착한 반도체 칩을 압축 수지 밀봉 성형할 때, 수지 접촉 불가 영역의 각 부위에 수지 버어가 부착되는 것을 효율적으로 확실하게 방지할 수 있다.
따라서, 반도체 칩을 장착한 기판의 표면측에 패드 등의 전기적 접속 부위나 고정구의 삽입 관통용 구멍부 등을 개설한 수지 접촉 불가 영역을 갖는 구조의 기판을 압축 수지 밀봉 성형 방법을 이용하여 밀봉 성형하는 것이 가능해지므로, 이러한 종류의 기판을 이용하는 반도체 칩의 수지 밀봉 성형품을 고능률적으로 생산할 수 있다는 뛰어난 실용적인 효과를 갖는다.
도 1은 본 발명 방법에 이용되는 수지 밀봉전 기판을 예시하고 있으며, 도 1의 (1)은 상기 기판의 전체 구조를 개략적으로 도시한 일부 생략 평면도이고, 도 1의 (2)는 상기 기판의 주요부를 확대하여 도시한 개략 평면도이다.
도 2는 본 발명 방법을 실시하기 위한 압축 수지 밀봉 성형 장치의 주요부를 예시하고 있으며, 도 2의 (1)은 상기 장치의 하형 캐비티에 수지 밀봉전 기판을 세팅한 상태를 도시한 개략 종단면도이고, 도 2의 (2)는 상기 장치의 주요부를 확대하여 도시한 개략 종단면도이다.
도 3의 (1)은 본 발명 방법의 투명 수지 재료 충전 공정의 설명도이고, 도 3의 (2)는 수지 밀봉전 기판 반입 공정의 설명도이다.
도 4의 (1)은 본 발명 방법의 수지 밀봉전 기판 세팅 공정 및 상기 기판의 수지 접촉 불가 영역의 피복 공정의 설명도이고, 도 4의 (2)는 LED 칩의 투명 수지 재료 속에의 침지 공정 및 압축 수지 밀봉 성형 공정의 설명도이다.
도 5의 (1)은 도 4의 (2)에 대응하는 설명도로서 그 주요부의 확대도이고, 도 5의 (2)는 수지 밀봉 완료 기판(성형품)을 도시한 개략 종단면도이다.
도 6은 본 발명 방법을 실시하기 위한 다른 압축 수지 밀봉 성형 장치의 주요부를 도시한 개략 종단면도이다.
도 7은 본 발명 방법에 이용되는 수지 밀봉전 기판을 예시하고 있으며, 도 7의 (1)은 상기 기판의 전체 구조를 개략적으로 도시한 일부 생략 평면도이고, 도 7의 (2)는 상기 기판의 주요부를 확대하여 도시한 개략 평면도이다.
도 8은 본 발명 방법을 실시하기 위한 수지 버어 방지용 테이프를 예시하고 있으며, 도 8의 (1)은 상기 테이프의 개략 평면도이고, 도 8의 (2)는 상기 테이프의 주요부를 확대하여 도시한 개략 평면도이다.
도 9의 (1)은 도 7 및 도 8에 대응하는 수지 밀봉전 기판과 수지 버어 방지용 테이프의 주요부를 도시한 개략 종단면도이고, 도 9의 (2)는 상기 기판과 상기 테이프를 점착하여 일체화한 테이프 점착 기판의 주요부를 도시한 개략 종단면도이며, 도 9의 (3)은 본 발명 방법을 실시하기 위한 압축 수지 밀봉 성형 장치의 하형 캐비티에 테이프 점착 기판을 세팅한 상태를 도시한 개략 종단면도이다.
도 10의 (1)은 본 발명 방법의 투명 수지 재료 충전 공정의 설명도이고, 도 10의 (2)는 테이프 점착 기판 반입 공정의 설명도이다.
도 11의 (1)은 본 발명 방법의 테이프 점착 기판 세팅 공정의 설명도이고, 도 11의 (2)는 LED 칩의 투명 수지 재료 속에의 침지 공정 및 압축 수지 밀봉 성형 공정의 설명도이다.
도 12의 (1)은 도 11의 (2)에 대응하는 설명도로서, 압축 수지 성형 장치의 주요부를 확대하여 도시하고 있다. 도 12의 (2)는 수지 밀봉 완료 기판(성형품)을 도시한 개략 종단면도이고, 도 12의 (3)은 도 12의 (2)에 대응하는 수지 밀봉 완료 기판을 도시한 개략 종단면도로서 수지 버어 방지용 테이프를 박리한 상태를 도시하고 있다.
도 13은 종래의 압축 수지 밀봉 성형 방법의 설명도로서, 도 13의 (1)은 압축 수지 밀봉 성형 장치와 수지 밀봉전 기판의 주요부를 도시한 개략 종단면도이고, 도 13의 (2)는 상기 장치의 형을 닫은 상태를 도시한 개략 종단면도이며, 도 13의 (3)은 수지 밀봉 완료 기판(성형품)을 도시한 개략 종단면도이다.
이하, 도 1 내지 도 12에 도시한 본 발명의 실시예 1 내지 3에 대해 설명한다.
<실시예 1>
도 1에는 본 발명 방법에 이용되는 수지 밀봉전 기판(1)을 예시하고 있다. 이 수지 밀봉전 기판(1)에는 제품으로서 개개로 절단 분리하는 다수 개의 제품 구성단위(최소 분할단위)(1a)가 형성되어 있다. 또한, 수지 밀봉전 기판(1)의 각 제품 구성단위(1a)의 표면에 소요 수개(도시한 예에서는 3개)의 LED 칩(반도체 칩)(2)이 장착되어 있으며, 이 LED 칩 장착 부위는 LED 칩(2)을 수지 밀봉 성형하기 위한 수지 성형 영역(A)으로서 설정되어 있다. 또한, 상기 각 제품 구성단위(1a)의 표면에 패드 등의 전기적 접속 부위(3)나 고정구의 삽입 관통용 구멍부(4) 등이 개설되어 있으며, 따라서 이들 부위에서는 수지 성형시에 투명 수지 재료의 일부가 부착되어 수지 버어를 형성하지 않도록 설정할 필요가 있다. 따라서, 이들 부위는 수지 성형시에 있어서 투명 수지 재료가 접촉하는 것을 방지하기 위한, 소위, 수지 접촉 불가 영역(B)으로서 설정되어 있다.
도 2에는 본 발명 방법을 실시하기 위해 이용되는 압축 수지 밀봉 성형 장치(5)의 주요부가 예시되어 있다. 이 성형 장치(5)에는 수지 성형용 상형(6)과 하형(7)이 대향하여 마련되어 있다. 또한, 이 상형(6)에는, 예컨대, 감압에 의한 흡인 작용 등을 이용한 수지 밀봉전 기판(1)의 흡착 지지 수단(도시 생략)이 마련되어 있다. 또한, 이 상형(6)과 하형(7)의 양형은 적당한 형 개폐 기구(도시 생략)를 통하여 개폐시킬 수 있도록 마련되어 있다. 또한, 하형(7)은 적당한 상하 이동 기구(도시 생략)를 통해 상하 이동 가능하도록 장착 마련된 가동판(8)의 상부에 배치되어 있다. 또한, 하형(7)은 프레임(7a)과 상기 프레임에 끼워 장착시킨 수지 가압부재(7b)로 구성되어 있으며, 이 프레임(7a)과 수지 가압 부재(7b)의 양자가 끼워 맞춰지는 상방의 끼워 맞춤 오목부는 투명 수지 재료(R)의 공급부가 되고, 수지 성형부가 되는 하형 캐비티(7c)를 구성하고 있다. 또한, 이 프레임(7a)은 하형(7)과 가동판(8) 사이에 장착 마련된 탄성 부재(9)의 탄성 압박력에 의해, 위로 이동하도록 마련되어 있다. 또한, 하형 캐비티(7c)의 바닥면을 구성하는 수지 가압 부재(7b)의 상면의 소정 위치에는 수지 밀봉전 기판(1)에 장착한 LED 칩(2)을 수지 밀봉하기 위한 렌즈 성형부(7d)가 마련되어 있다. 또한, 프레임(7a)에 끼워 장착시킨 수지 가압 부재(7b)는 가동판(8)의 상면에 고정되어 있으며, 따라서 가동판(8)과 일체로 상하 이동하도록 마련되어 있다.
또한, 하형 캐비티(7c) 내에 투명 수지 재료(R)를 충전시키고, 도 2의 (1)에 도시하는 바와 같이, 수지 밀봉전 기판(1)을 매개로 하여 상형(6)과 하형(7)의 양형면 사이를 접합시킨 형 체결시의 상태에서, 수지 가압 부재(7b)[가동판(8)]를 위로 이동시킴으로써, 상기 하형 캐비티 내의 투명 수지 재료(R)에 대해 소정의 수지압을 가할 수 있는, 소위, 압축 성형에 의한 수지 성형틀 구조를 구성하고 있다.
또한, 하형 캐비티(7c)의 소정 위치[도시한 예에서는 프레임(7a)의 상면부]에 세팅한 수지 밀봉전 기판(1)의 수지 접촉 불가 영역(B)의 부위와 대응하는 하형(7)의 위치에 상기 수지 접촉 불가 영역(B)의 부위에 대해 압박형으로 밀접시키는 수지 버어 방지용 부재(10)가 배치되어 있다.
이 수지 버어 방지용 부재(10)는 수지 가압 부재(7b) 및 가동판(8)에 대해 상하 이동 가능하게 끼워져 장착되고, 상기 가동판(8)에 장착 마련한 탄성 부재(11)의 탄성 압박력에 의해 위로 이동하도록 마련되어 있다.
또한, 수지 버어 방지용 부재(10)는, 도 1의 (1)에 도시하는 바와 같이, 수지 밀봉전 기판(1)의 각 수지 접촉 불가 영역(B)의 부위와 대응하는 형상의 판형체로서 개개로 형성되어 있다.
또한, 이들 수지 버어 방지용 부재(10)는, 도 2의 (1)에 도시하는 바와 같이, 탄성 부재(11)의 탄성 압박력에 의해 각각 개별적으로 위로 이동되고, 그 상단부(10a)는 하형 캐비티(7c) 내에 돌출하도록 마련되어 있다. 즉, 이 때 각 수지 버어 방지용 부재(10)는 수지 접촉 불가 영역(B)의 각 부위에 각각 개별적으로 배치한 구성이 되기 때문에, 상기 각 수지 버어 방지용 부재(10) 각각은 독립적으로 상하 이동하는 것이 가능한 상태가 된다.
또한, 각 수지 버어 방지용 부재의 상단부(10a)가 돌출하여 형성되지 않은 하형 캐비티(7c) 내의 각 부위는, 수지 밀봉전 기판(1)의 LED 칩(2)의 장착 위치와 대응해 있으며, 따라서 이들 부위는 상기 LED 칩(2)을 수지 밀봉 성형하기 위한 수지 성형 영역(A)이 된다.
또한, 도 1에 도시한 수지 밀봉전 기판(1)에는 다수의 제품 구성단위(최소 분할단위)(1a)가 형성되어 있는데, 도시한 예에는, 6곳의 수지 성형 영역(A) 및 수지 접촉 불가 영역(B)을 설정한 경우가 표시되어 있다.
또한, 도 2에 도시한 하형(7)에는, 상기 수지 밀봉전 기판(1)의 형상 및 구조에 대응하게 6곳의 수지 성형부[수지 성형 영역(A)]를, 또한 6곳의 수지 접촉 불가 영역(B)의 부위에 수지 버어 방지용 부재(10)를 배치한 경우가 표시되어 있다.
그러나, 수지 밀봉전 기판(1)에 설정하는 제품 구성단위(1a)의 수와, 상기 수지 밀봉전 기판의 구조 등에 기초하여 결정되는 수지 성형 영역(A) 및 수지 접촉 불가 영역(B)의 수, 그리고 이들에 대응하게 결정되는 수지 버어 방지용 부재(10)의 수나 형상 및 배치의 형태 등은, 이용되는 수지 밀봉전 기판의 형상 및 구조에 대응하게 적당히 변경하여 실시하는 것이 가능하다.
또한, 각 수지 성형 영역(A)과 대응하는 각 수지 성형부에는 소요량의 투명 수지 재료(R)를 공급하게 되는데, 그 투명 수지 재료의 공급 형태로는, 예컨대, 이미 알려진 디스펜서를 이용하여 소요량의 투명 수지 재료(R)를 각 수지 성형부 내에 순차적으로 공급하도록 할 수도 있고, 혹은 소요량의 투명 수지 재료(R)를 각 수지 성형부 내의 각각에 동시에 공급할 수 있도록 구성한 전용 디스펜서나 그 밖의 적당한 수지 재료 공급 수단(도시 생략)을 이용할 수도 있다.
이하, 수지 밀봉전 기판(1)에 마련된 수지 접촉 불가 영역(B)의 각 부위에 수지 버어를 부착시키지 않고, 상기 수지 밀봉전 기판(1) 상의 LED 칩(2)을 투명 수지 재료(R)로 수지 밀봉 성형하는 공정 및 작용에 대해 설명한다.
먼저, 도 1 및 도 2에 도시하는 바와 같이, 반도체 기판의 표면에 LED 칩(2)을 장착하고, 반도체 기판의 표면측에 수지 접촉 불가 영역(B)을 갖는 구조의 수지 밀봉전 기판(1)을 준비하며, 추가로 상기 반도체 기판의 수지 접촉 불가 영역(B)의 각 부위에 대응하는 수지 성형용 하형 캐비티(7c) 내의 각 부위에 수지 버어 방지용 부재(10)를 배치한 수지 밀봉 성형용 상하 양형(6, 7)을 준비한다. 또한, 이 상하 양형(6, 7)은 미리 필요한 수지 성형 온도까지 가열한다.
다음에, 도 3의 (1)에 도시하는 바와 같이, 수지 버어 방지용 부재(10)의 각 부위를 제외한 하형 캐비티(7c) 내, 즉 각 수지 성형 영역(A) 내에 소요량의 투명 수지 재료(R)를 충전하는 투명 수지 재료 충전 공정을 수행한다. 또한, 이 투명 수지 재료 충전 공정은, 각 수지 성형 영역(A) 내의 수지 성형 조건의 균일화를 도모하기 위해, 각 수지 성형 영역(A) 내에 가열된 소요량의 투명 수지 재료(예컨대, 유동성을 갖는 수지 재료)를 동시에 공급하도록 설정하는 것이 바람직하다.
다음에, 도 3의 (2)에 도시하는 바와 같이, 수지 밀봉전 기판(1)을 그 표면측을 하향으로 한 상태에서 수지 밀봉 성형용 상하 양형(6, 7) 사이에 반입하는 수지 밀봉전 기판(1) 반입 공정을 수행한다.
다음에, 도 4의 (1)에 도시하는 바와 같이, 상하 양형(6, 7) 사이에 반입한 수지 밀봉전 기판(1)의 표면측을 하향으로 한 상태에서 하형 캐비티(7c)의 소정 위치에 세팅하는 수지 밀봉전 기판(1) 세팅 공정을 수행한다. 또한, 이 수지 밀봉전 기판(1) 세팅 공정시에 있어서, 수지 밀봉전 기판(1)의 수지 접촉 불가 영역(B)의 각 부위에 하형 캐비티(7c) 내에 돌출하여 형성된 각 수지 버어 방지용 부재(10)의 상단부(10a)를 접합시키는 상기 수지 접촉 불가 영역(B) 피복 공정을 수행한다.
다음에, 도 4의 (2)에 도시하는 바와 같이, 가동판(8)을 통해 수지 가압 부재(7b)를 밀어 올림으로써 하형 캐비티(7c)에 세팅한 수지 밀봉전 기판(1)의 표면측을 상기 하형 캐비티(7c) 내에 끼워 넣고, 상기 수지 밀봉전 기판 표면의 LED 칩(2)을 하형 캐비티(7c) 내의 투명 수지 재료(유동성을 갖는 수지 재료)(R) 속에 침지시키는 LED 칩(2)의 투명 수지 재료(R) 속에의 침지 공정을 수행한다.
또한, 상기 수지 가압 부재(7b)에 의해, 하형 캐비티(7c) 내의 투명 수지 재료(R)를 압축하여 반도체 기판 표면의 LED 칩(2)을 하형 캐비티(7c)의 형상에 대응하게 수지 밀봉 성형하는 압축 수지 밀봉 성형 공정을 수행한다.
다음에, 가동판(8)을 통해 수지 가압 부재(7b) 및 하형(7)을 강하시키고, 상하 양형(6, 7)을 열어 상기 상하 양형 사이로부터 수지 밀봉 완료 기판(12)을 외부로 반출하는 공정을 수행한다.
이상과 같이, 수지 밀봉전 기판(1)에 마련된 수지 접촉 불가 영역(B)의 각 부위에 수지 버어를 부착시키지 않고, 상기 수지 밀봉전 기판(1) 상의 각 LED 칩(2)을 투명 수지 재료(R)로 수지 밀봉 성형할 수 있다.
그리고, 도 5에 도시하는 바와 같이, 수지 밀봉 완료 기판(12) 상의 각 LED 칩(2)은 하형 캐비티의 렌즈 성형부(7d)의 형상에 대응하는 형상의 투명 수지 성형체(렌즈)(12a) 내에 각각 밀봉시킬 수 있다(예컨대, 열경화시킬 수 있다).
실시예 1에 따르면, 반도체 기판에 장착한 LED 칩(2)을 압축 수지 밀봉 성형할 때, 수지 접촉 불가 영역(B)의 각 부위에 수지 버어가 부착되는 것을 효율적으로 확실하게 방지할 수 있다.
따라서, 수지 접촉 불가 영역(B)을 갖는 구조의 반도체 기판을 압축 수지 밀봉 성형 방법을 이용하여 밀봉 성형하는 것이 가능해지므로, 이러한 종류의 반도체 기판을 이용하는 LED 칩의 수지 밀봉 성형품을 고능률적으로 생산할 수 있다는 뛰어난 실용적인 효과를 갖는다.
또한, 도 2에 도시하는 바와 같이, 각 수지 버어 방지용 부재(10)는 탄성 부재(11)의 탄성에 의해 위로 밀어 올리도록 마련되어 있다. 따라서, 수지 밀봉전 기판(1)의 세팅 공정시에 있어서, 수지 밀봉전 기판(1)의 수지 접촉 불가 영역(B)의 각 부위에 하형 캐비티(7c) 내의 각 수지 버어 방지용 부재(10)를 접합시키는 수지 밀봉전 기판(1)의 수지 접촉 불가 영역 피복 공정을 수행할 수 있을 뿐만 아니라, 적어도 이 수지 접촉 불가 영역 피복 공정시에 수지 접촉 불가 영역(B)의 각 부위에 대해 수지 버어 방지용 부재(10)를 압박형으로 밀접시키는 수지 버어 방지용 부재(10)의 탄성 압박 공정을 수행할 수 있다.
이 수지 버어 방지용 부재(10)의 탄성 압박 공정을 수행할 때에는, 반도체 기판의 수지 접촉 불가 영역(B)의 각 부위에 대해 수지 버어 방지용 부재(10)를 압박형으로 밀접시키는 것이 가능해지기 때문에, 상기 수지 접촉 불가 영역(B)에 수지 버어가 부착되는 것을 보다 확실하게 방지할 수 있다.
또한, 도 2에 도시하는 바와 같이, 각 수지 버어 방지용 부재(10)는 탄성 부재(11)의 탄성에 의해 위로 각각 개별적으로 밀어 올리도록 마련되어 있다. 따라서, 적어도 수지 밀봉전 기판(1)의 수지 접촉 불가 영역 피복 공정시에 수지 밀봉전 기판(1)의 수지 접촉 불가 영역(B)의 각 부위에 대해 수지 버어 방지용 부재(10)를 각각 개별적으로 압박형으로 밀접시키는 수지 버어 방지용 부재(10)의 탄성 압박 공정을 수행할 수 있다.
이러한 수지 버어 방지용 부재(10)의 탄성 압박 공정을 수행할 때에는, 수지 버어 방지용 부재(10)를 수지 접촉 불가 영역(B)의 각 부위에 대해 각각 개별적으로 압박하여 밀접시키는 것이 가능해지므로, 예컨대, 반도체 기판의 수지 접촉 불가 영역(B)의 각 부위에 있어서 두께의 불균일이 있는 경우라도 상기 각 부위를 균등하게 압박할 수 있다.
따라서, 수지 접촉 불가 영역(B)의 각 부위에 과대한 압박력을 가하여 상기 각 부위를 손상시키고, 반대로 수지 접촉 불가 영역(B)의 각 부위에 있어서 소요의 압박력을 얻을 수 없어 상기 각 부위에 수지 버어를 부착시키는 등의 폐해를 방지할 수 있다.
다음에, 도 6에 도시한 본 발명의 실시예 2에 대해 설명한다.
<실시예 2>
실시예 1에서는 각 수지 버어 방지용 부재(10)를 탄성 부재(11)의 탄성에 의해 위로 밀어 올리도록 마련되어 있고, 또한 탄성 부재(11)의 탄성에 의해 각 수지 버어 방지용 부재(10)를 위로 각각 개별적으로 밀어 올리도록 마련되어 있으나, 실시예 2에서는 도 6에 도시하는 바와 같이, 수지 밀봉전 기판(1)의 수지 접촉 불가 영역(B)의 각 부위를 피복하고 압박형으로 밀접시키는 수지 버어 방지용 부재(10)를, 수지 접촉 불가 영역(B)의 모든 부위에 대해 동시에 밀접시키도록 배치하여 구성되어 있다.
한편, 그 밖의 구성 및 작용은 이전 실시예의 것과 실질적으로 동일하다. 따라서, 이전 실시예의 것과 실질적으로 동일한 구성 부재에는 동일한 부호를 붙이고 설명의 중복을 피한다.
즉, 도 6에 도시한 각 수지 버어 방지용 부재(10)의 하단부(10b)는 수지 가압 부재(7b)의 하면측에서 일체적으로 연결되어 있으며, 또한 이 하단부(10b)와 가동판(8) 사이에 탄성 부재(11)가 장착 마련되어 있다. 따라서, 상기 수지 버어 방지용 부재(10)는 탄성 부재(11)의 탄성에 의해 위로 밀어 올릴 수 있도록 마련되어 있다. 따라서, 상기 수지 버어 방지용 부재의 각 상단부(10a)는 수지 밀봉전 기판(1)의 수지 접촉 불가 영역(B)의 모든 부위를 동시에 피복하고, 동시에 압박형으로 밀접시킬 수 있도록 구성되어 있다. 이러한 구성에 따르면, 전체적인 형 구조의 간략화와 장치 제조의 비용 절감을 도모할 수 있다.
또한, 반도체 기판의 수지 접촉 불가 영역(B)의 모든 부위에 대해 동시에 밀접시키는 것이 가능해지므로 상기 각 부위를 동시에 균등하게 압박하는 것이 가능해진다. 따라서, 예컨대, 반도체 기판의 수지 접촉 불가 영역(B)의 각 부위의 두께에 불균일이 없는 경우에 적합하게 본 발명을 실시할 수 있다.
또한, 도 6에 도시한 실시예 2의 구성을 대신하여, 수지 밀봉전 기판(1)의 수지 접촉 불가 영역(B)의 각 부위를 피복하고, 압박형으로 밀접시키는 수지 버어 방지용 부재(10)를 수지 밀봉전 기판(1)의 개개의 제품 구성단위(최소 분할단위)(1a)마다 각각 개별적으로 배치하는 구성(도시 생략)을 채용할 수도 있다. 이 경우에 있어서도 전체적인 형 구조의 간략화와 장치 제조의 비용 절감을 도모할 수 있다.
또한, 반도체 기판에 있어서 개개의 제품 구성단위(1a)마다의 수지 접촉 불가 영역(B)의 각 부위에 대해 각각 개별적으로 압박하여 밀접시키는 것이 가능해지므로 상기 각 부위를 균등하게 압박하는 것이 가능해진다. 따라서, 예컨대, 개개의 제품 구성단위(1a)의 수지 접촉 불가 영역(B)의 각 부위에 있어서 두께의 불균일이 없는 경우에 적합하게 본 발명을 실시할 수 있다.
상기한 각 실시예에 있어서, 수지 재료는 투명성, 반투명성 및 불투명성을 갖는 수지 재료를 채용할 수 있다. 또한, 상기한 각 실시예에 있어서, 수지 재료로서 고체형, 혹은 액체형의 수지 재료를 이용할 수 있다. 또한, 고체형의 수지 재료로서, 예컨대 분말형, 과립형, 수지 태블릿 등을 이용할 수 있다. 또한, 상기한 각 실시예에 있어서, 수지 재료로서 열경화성의 수지 재료, 열가소성의 수지 재료를 채용할 수 있다. 또한, 열경화성의 수지 재료로서 실리콘 수지 재료, 에폭시 수지 재료를 예로 들 수 있다. 또한, 전술한 각 실시예에 있어서, 과립형의 열경화성 수지 재료를 가열하여 용융화시키고, 이 가열 용융화된 수지 재료(유동성을 갖는 수지 재료) 속에 LED 칩(2)을 침지하여 압축 수지 밀봉 성형할 수 있다.
또한, 전술한 각 실시예에 있어서, 액상의 열경화성 수지 재료(예컨대, 투명성을 갖는 실리콘 수지 재료)를 가열시키고, 이 가열된 수지 재료(유동성을 갖는 수지 재료) 속에 LED 칩(2)을 침지하여 압축 수지 밀봉 성형할 수 있다.
반도체 칩으로는 상기 LED 칩 이외에, IC, 트랜지스터, 다이오드 등을 예로 들 수 있다. 또한, 반도체 기판을 대신하여, 리드 프레임, 프린트 회로 기판, 세라믹스 기판 등을 이용할 수도 있다.
<실시예 3>
이어서 본 발명의 실시예 3에 대해 설명한다. 또한, 본 실시예의 구성 및 작용은 실시예 1, 2의 것과 실질적으로 동일하다. 따라서, 실시예 1, 2의 것과 실질적으로 동일한 구성 부재에는 동일한 부호를 붙였다.
도 7에는, 본 발명 방법에 이용되는 수지 밀봉전 기판(1)을 예시하고 있다. 이 수지 밀봉전 기판(1)에는 제품으로서 개개로 절단 분리하는 다수 개의 제품 구성단위(최소 분할단위)(1a)가 형성되어 있다. 또한, 수지 밀봉전 기판(1)의 각 제품 구성단위(1a)의 표면에 소요 수개(도시한 예에서는 3개)의 LED 칩(2)이 장착되어 있으며, 이 LED 칩 장착 부위는 LED 칩(2)을 수지 밀봉 성형하기 위한 수지 성형 영역(A)으로서 설정되어 있다. 또한, 상기 각 제품 구성단위(1a)의 표면에 패드 등의 전기적 접속 부위(3)나 고정구의 삽입 관통용 구멍부(4) 등이 개설되어 있으며, 따라서 이들 부위에 있어서는 수지 성형시에 투명 수지 재료의 일부가 부착되어 수지 버어를 형성하지 않도록 고려할 필요가 있다. 따라서, 이들 부위는 수지 성형시에 있어서 투명 수지 재료가 접촉하는 것을 방지하기 위한, 소위, 수지 접촉 불가 영역(B)으로서 설정되어 있다.
도 8에는, 본 발명 방법을 실시하기 위한 수지 버어 방지용 테이프(20)가 도시되어 있다. 이 수지 버어 방지용 테이프(20)에는, 수지 밀봉전 기판(1)의 LED 칩(2)의 수지 성형 영역(A)과 대응하는 부위에 수지 접착용 구멍부(20a)가 형성되어 있고, 상기 수지 밀봉전 기판(1)의 LED 칩(2)의 장착면에의 수지 접촉 불가 영역(B)과 대응하는 부위에 수지 부착 방지부(20b)가 형성되어 있다.
도 9의 (1)에는, 수지 밀봉전 기판(1)과 수지 버어 방지용 테이프(20)의 주요부가 도시되어 있고, 또한 도 9의 (2)에는 상기 기판(1)의 표면[LED 칩(2)의 장착면] 측에 상기 테이프(20)를 점착 일체화시켜 테이프 점착 기판(1, 20)을 구성한 상태가 도시되어 있다. 또한, 도 9의 (3)에는 본 발명 방법을 실시하기 위해 이용되는 압축 수지 밀봉 성형 장치(5)의 주요부가 예시되어 있다.
이 압축 수지 밀봉 성형 장치(5)에는 수지 성형용 상형(6)과 하형(7)이 대향하게 마련되어 있다. 또한, 이 상형(6)에는, 예컨대, 감압에 의한 흡인 작용 등을 이용한 수지 밀봉전 기판(1)의 흡착 지지 수단(도시 생략)이 마련되어 있다. 또한, 이 상형(6)과 하형(7)의 양형은 적당한 형 개폐 기구(도시 생략)를 통해 개폐시킬 수 있도록 마련되어 있다. 또한, 하형(7)은 적당한 상하 이동 기구(도시 생략)를 통해 상하 이동 가능하도록 장착 마련한 가동판(8)의 상부에 배치되어 있다. 또한, 하형(7)은 프레임(7a)과 상기 프레임에 끼워져 장착된 수지 가압 부재(7b)로 구성되어 있으며, 이 프레임(7a)과 수지 가압 부재(7b)의 양자가 끼워 맞춰지는 상방의 끼워 맞춤 오목부는, 투명 수지 재료(R)의 공급부가 되고 수지 성형부가 되는 하형 캐비티(7c)를 구성하고 있다. 또한, 이 프레임(7a)은 하형(7)과 가동판(8) 사이에 장착 마련된 탄성 부재(9)의 탄성 압박력에 의해 위로 이동하도록 마련되어 있다. 또한, 하형 캐비티(7c)의 바닥면을 구성하는 수지 가압 부재(7b)의 상면의 소정 위치에는 수지 밀봉전 기판(1)에 장착한 LED 칩(2)을 수지 밀봉하기 위한 렌즈 성형부(7d)가 마련되어 있다. 또한, 프레임(7a)에 끼워 장착시킨 수지 가압 부재(7b)는 가동판(8)의 상면에 고정되어 있고, 따라서 가동판(8)과 일체로서 상하 이동하도록 마련되어 있다.
또한, 하형 캐비티(7c) 내에 투명 수지 재료(R)를 충전시키고, 도 9의 (3)에 도시하는 바와 같이, 수지 밀봉전 기판(1)을 매개로 하여 상형(6)과 하형(7)의 양형면 사이를 접합시킨 형 체결시의 상태에 있어서, 수지 가압 부재(7b)[가동판(8)]를 위로 이동시킴으로써, 상기 하형 캐비티 내의 투명 수지 재료(R)에 대해 소정의 수지압을 가할 수 있는, 소위, 압축 성형에 의한 수지 성형틀 구조를 구성하고 있다.
또한, 도 7에 도시한 수지 밀봉전 기판(1)에는 다수 개의 제품 구성단위(최소 분할단위)(1a)가 형성되어 있는데, 이들 수는 적당히 변경하여 실시하는 것이 가능하다.
또한, 도 8에 도시한 수지 버어 방지용 테이프(20)에 설정되는 수지 접착용 구멍부(20a) 및 수지 부착 방지부(20b)의 형상, 구조 및 배치의 형태 등은 수지 밀봉전 기판(1)의 형상, 구조 및 배치의 형태 등에 대응하게 적당히 변경하여 실시하는 것이 가능하다.
이하, 수지 밀봉전 기판(1)에 마련된 수지 접촉 불가 영역(B)의 각 부위에 수지 버어를 부착시키지 않고, 상기 수지 밀봉전 기판(1) 상의 LED 칩(2)을 투명 수지 재료(R)로 수지 밀봉 성형하는 공정 및 작용에 대해 설명한다.
먼저, 도 9의 (1)에 도시하는 바와 같이, 반도체 기판의 표면에 LED 칩(2)을 장착하고, 상기 반도체 기판의 표면[LED 칩(2)의 장착면] 측에 패드 등의 전기적 접속 부위(3)나 고정구의 삽입 관통용 구멍부(4) 등을 개설한 수지 접촉 불가 영역(B)을 갖는 구조의 수지 밀봉전 기판(1)을 준비한다. 또한, 상기 반도체 기판의 수지 접촉 불가 영역(B)의 각 부위에 대응하는 수지 부착 방지부(20b)를 갖는 수지 버어 방지용 테이프(20)를 준비한다. 또한, 도 9의 (2)에 도시하는 바와 같이, 상기 수지 밀봉전 기판(1)의 소정 위치에 수지 버어 방지용 테이프(20)를 점착하고, 상기 수지 밀봉전 기판(1)의 수지 성형 영역(A)을 제외한 수지 접촉 불가 영역(B)에 수지 버어 방지용 테이프(20)의 수지 부착 방지부(20b)를 점착하여 테이프 점착 기판(1, 20)을 준비한다.
또한, 상기 테이프 점착 기판(1, 20) 상의 LED 칩(2)을 수지 밀봉 성형하기 위한 상하 양형(6, 7)을 구비한 압축 수지 성형 장치(5)[도 9의 (3) 참조]를 준비한다. 또한, 이 상하 양형(6, 7)은 미리 필요한 수지 성형 온도까지 가열한다. 다음에, 도 10의 (1)에 도시하는 바와 같이, 압축 수지 성형 장치(5)의 하형 캐비티(7c) 내에 투명 수지 재료(R)를 충전하는 하형 캐비티(7c) 내에의 투명 수지 재료 충전 공정을 수행한다.
다음에, 도 10의 (2)에 도시하는 바와 같이, 테이프 점착 기판(1, 20)을 그 표면측을 하향으로 한 상태에서 압축 수지 성형 장치(5)의 상하 양형(6, 7) 사이에 반입하는 테이프 점착 기판(1, 20) 반입 공정을 수행한다.
다음에, 도 11의 (1)에 도시하는 바와 같이, 상하 양형(6, 7) 사이에 반입한 테이프 점착 기판(1, 20)의 표면측을 하향으로 한 상태에서 하형 캐비티(7c)의 소정 위치에 세팅하는 테이프 점착 기판 세팅 공정을 수행한다.
다음에, 도 11의 (2)에 도시하는 바와 같이, 가동판(8)을 통해 하형의 수지 가압 부재(7b)를 밀어 올림으로써, 하형 캐비티(7c)에 세팅한 테이프 점착 기판(1, 20)의 표면측을 하형 캐비티(7c) 내에 끼워 넣고, 테이프 점착 기판(1, 20) 상의 LED 칩(2)을 하형 캐비티(7c) 내의 투명 수지 재료(R) 속에 침지시키는 LED 칩(2)의 투명 수지 재료(R) 속에의 침지 공정을 수행한다. 또한, 상기 수지 가압 부재(7b)에 의해 하형 캐비티(7c) 내의 투명 수지 재료(R)를 압축함으로써, 테이프 점착 기판(1, 20) 상의 LED 칩(2)을 하형 캐비티(7c)의 형상에 대응하게 수지 밀봉 성형하는 압축 수지 밀봉 성형 공정을 수행한다.
다음에, 가동판(8)을 통해 수지 가압 부재(7b) 및 하형(7)을 강하시키고, 상하 양형(6, 7)을 열어 압축 수지 밀봉 성형 공정을 거친 수지 밀봉 완료 기판(21)을 상기 상하 양형(6, 7)에서 꺼내어 외부로 반출하는 수지 밀봉 완료 기판(21) 반출 공정을 수행한다.
다음에, 수지 밀봉 완료 기판(21)으로부터 수지 버어 방지용 테이프(20)[수지 부착 방지부(20b)]를 박리하는 테이프 박리 공정을 수행한다[도 12의 (2) 참조].
이상과 같이, 수지 밀봉전 기판(1)에 마련된 수지 접촉 불가 영역(B)의 각 부위에 수지 버어를 부착시키지 않고, 상기 수지 밀봉전 기판(1) 상의 각 LED 칩(2)을 투명 수지 재료(R)로 수지 밀봉 성형할 수 있다.
그리고, 도 12의 (3)에 도시하는 바와 같이, 수지 밀봉 완료 기판(21)에 장착한 각 LED 칩(2)은 하형 캐비티의 렌즈 성형부(7d)의 형상에 대응하는 형상의 투명 수지 성형체(렌즈)(21a) 내에 각각 밀봉시킬 수 있다.
본 실시예에 따른 경우, 반도체 기판에 장착한 LED 칩(2)을 압축 수지 밀봉 성형할 때 상기 LED 칩(2)의 장착면에 설정된 수지 접촉 불가 영역(B)의 각 부위에 수지 버어가 부착되는 것을 효율적으로 확실하게 방지할 수 있다.
따라서, 반도체 기판의 LED 칩(2)의 장착면에 수지 접촉 불가 영역(B)을 갖는 구조의 수지 밀봉전 기판(1)이라도 압축 수지 밀봉 성형 방법을 이용하여 상기 각 LED 칩(2) 각각을 밀봉 성형하는 것이 가능해지므로, 이러한 종류의 반도체 기판을 이용하는 LED 칩의 수지 밀봉 성형품을 고능률적으로 생산할 수 있다는 뛰어난 실용적인 효과를 갖는다.
전술한 실시예 3에 있어서, 수지 재료는 투명성, 반투명성 및 불투명성을 갖는 수지 재료를 채용할 수 있다.
또한, 전술한 실시예 3에 있어서, 수지 재료로서 고체형, 혹은 액체형의 수지 재료를 이용할 수 있다. 또한, 고체형의 수지 재료로서, 예컨대, 분말형, 과립형, 수지 태블릿 등을 이용할 수 있다.
또한, 전술한 실시예 3에 있어서, 수지 재료로서 열경화성의 수지 재료, 열가소성의 수지 재료를 채용할 수 있다. 또한, 열경화성의 수지 재료로서, 실리콘 수지 재료, 에폭시 수지 재료를 예로 들 수 있다.
또한, 전술한 실시예 3에 있어서, 과립형의 열경화성 수지 재료를 가열하여 용융화시키고, 이 가열 용융화된 수지 재료(유동성을 갖는 수지 재료) 속에 LED 칩(2)을 침지하여 압축 수지 밀봉 성형할 수 있다.
또한, 전술한 실시예 3에 있어서, 액상의 열경화성 수지 재료(예컨대, 투명성을 갖는 실리콘 수지 재료)를 가열하고, 이 가열한 수지 재료(유동성을 갖는 수지 재료) 속에 LED 칩(2)을 침지하여 압축 수지 밀봉 성형할 수 있다.
반도체 칩으로는 상기 LED 칩 이외에, IC, 트랜지스터, 다이오드 등을 예로 들 수 있다. 또한, 반도체 기판을 대신하여, 리드 프레임, 프린트 회로 기판, 세라믹스 기판 등을 이용할 수도 있다.
A: 수지 성형 영역 B: 수지 접촉 불가 영역
R: 투명 수지 재료 1: 수지 밀봉전 기판
1a: 제품 구성단위(최소 분할단위) 2: LED 칩
3: 전기적 접속 부위 4: 삽입 관통용 구멍부
5: 압축 수지 밀봉 성형 장치 6: 수지 성형용 상형
7: 수지 성형용 하형 7a: 프레임
7b: 수지 가압 부재 7c: 하형 캐비티
7d: 렌즈 성형부 8: 가동판
9: 탄성 부재 10: 수지 버어 방지용 부재
10a: 상단부 10b: 하단부
11: 탄성 부재 12: 수지 밀봉 완료 기판
12a: 투명 수지 성형체(렌즈) 20: 수지 버어 방지용 테이프
20a: 수지 접착용 구멍부 20b: 수지 부착 방지부
21: 수지 밀봉 완료 기판 21a: 투명 수지 성형체(렌즈)

Claims (9)

  1. 기판의 표면에 반도체 칩이 장착되고, 상기 기판의 표면측에 수지 접촉 불가 영역을 갖는 구조의 수지 밀봉전 기판을 준비하는 수지 밀봉전 기판 준비 공정과,
    상기 기판의 수지 접촉 불가 영역의 각 부위에 대응하는 수지 성형용 하형 캐비티 내의 각 부위에 수지 버어 방지용 부재를 배치한 수지 밀봉 성형용 상하 양형을 준비하는 상하 양형 준비 공정과,
    상기 수지 버어 방지용 부재의 각 부위를 제외한 상기 하형 캐비티 내에 수지 재료를 충전하는 하형 캐비티 내에의 수지 재료 충전 공정과,
    상기 수지 밀봉전 기판을 그 표면측을 하향으로 한 상태에서 수지 밀봉 성형용의 상하 양형의 사이에 반입하는 수지 밀봉전 기판 반입 공정과,
    상기 상하 양형 사이에 반입한 상기 수지 밀봉전 기판의 표면측을 하향으로 한 상태에서 상기 하형 캐비티의 정해진 위치에 세팅하는 수지 밀봉전 기판 세팅 공정과,
    상기 수지 밀봉전 기판 세팅 공정시에, 상기 수지 밀봉전 기판의 수지 접촉 불가 영역의 각 부위에 상기 하형 캐비티 내에 돌출하여 형성된 각 수지 버어 방지용 부재를 접합시키는 수지 밀봉전 기판의 수지 접촉 불가 영역 피복 공정과,
    상기 하형 캐비티에 세팅한 상기 기판의 표면측을 상기 하형 캐비티 내에 끼워 넣고, 상기 기판 표면의 반도체 칩을 상기 하형 캐비티 내의 수지 재료 속에 침지시키는 반도체 칩의 수지 재료 속에의 침지 공정, 그리고
    상기 하형 캐비티 내의 수지 재료를 압축하여 상기 기판 표면의 반도체 칩을 상기 하형 캐비티의 형상에 대응하게 수지 밀봉 성형하는 압축 수지 밀봉 성형 공정
    을 포함하는 것을 특징으로 하는 반도체 칩의 압축 수지 밀봉 성형 방법.
  2. 제1항에 있어서, 적어도 상기 수지 밀봉전 기판의 수지 접촉 불가 영역 피복 공정시에, 상기 수지 밀봉전 기판의 수지 접촉 불가 영역의 각 부위에 대해, 상기 수지 버어 방지용 부재를 압박형으로 밀접시키는 수지 버어 방지용 부재의 탄성 압박 공정을 수행하는 것을 특징으로 하는 반도체 칩의 압축 수지 밀봉 성형 방법.
  3. 제1항에 있어서, 적어도 상기 수지 밀봉전 기판의 수지 접촉 불가 영역 피복 공정시에, 상기 수지 밀봉전 기판의 수지 접촉 불가 영역의 각 부위에 대해. 상기 수지 버어 방지용 부재를 각각 개별적으로 압박형으로 밀접시키는 수지 버어 방지용 부재의 탄성 압박 공정을 수행하는 것을 특징으로 하는 반도체 칩의 압축 수지 밀봉 성형 방법.
  4. 반도체 칩을 장착한 수지 밀봉전 기판을 수지 밀봉 성형용 하형 캐비티의 정해진 위치에 세팅하고, 상기 수지 밀봉전 기판의 반도체 칩을 상기 하형 캐비티 내에 충전한 수지 재료 속에 침지하며, 이 상태에서 상기 하형 캐비티 내의 수지 재료를 압축하여 상기 기판의 반도체 칩을 상기 하형 캐비티의 형상에 대응하게 수지 밀봉 성형하는 반도체 칩의 압축 수지 밀봉 성형 장치로서,
    상기 수지 밀봉전 기판의 수지 접촉 불가 영역의 각 부위와 대응하는 상기 하형의 각 위치에, 상기 수지 밀봉전 기판의 수지 접촉 불가 영역의 각 부위를 피복하고 압박형으로 밀접시키는 수지 버어 방지용 부재를 배치하여 구성된 것을 특징으로 하는 반도체 칩의 압축 수지 밀봉 성형 장치.
  5. 제4항에 있어서, 상기 수지 밀봉전 기판의 수지 접촉 불가 영역의 각 부위를 피복하고 압박형으로 밀접시키는 수지 버어 방지용 부재를, 상기 수지 접촉 불가 영역의 각 부위에, 각각 개별적으로 배치하여 구성된 것을 특징으로 하는 반도체 칩의 압축 수지 밀봉 성형 장치.
  6. 제4항에 있어서, 상기 수지 밀봉전 기판의 수지 접촉 불가 영역의 각 부위를 피복하고 압박형으로 밀접시키는 수지 버어 방지용 부재를, 상기 수지 접촉 불가 영역의 모든 부위에 대해, 동시에 밀접시키도록 배치하여 구성된 것을 특징으로 하는 반도체 칩의 압축 수지 밀봉 성형 장치.
  7. 제4항에 있어서, 상기 수지 밀봉전 기판의 수지 접촉 불가 영역의 각 부위를 피복하고 압박형으로 밀접시키는 수지 버어 방지용 부재를, 상기 수지 밀봉전 기판의 개개의 제품 구성단위(최소 분할단위)마다, 각각 개별적으로 배치하여 구성된 것을 특징으로 하는 반도체 칩의 압축 수지 밀봉 성형 장치.
  8. 기판의 표면에 반도체 칩이 장착되고, 상기 기판의 표면측에 수지 접촉 불가 영역을 갖는 구조의 수지 밀봉전 기판을 준비하는 수지 밀봉전 기판 준비 공정과,
    상기 기판의 수지 접촉 불가 영역의 각 부위에 대응하는 수지 부착 방지부를 갖는 수지 버어 방지용 테이프를 준비하는 수지 버어 방지용 테이프 준비 공정과,
    상기 수지 밀봉전 기판의 정해진 위치에 상기 수지 버어 방지용 테이프를 점착하고, 상기 수지 밀봉전 기판의 수지 성형 영역을 제외한 수지 접촉 불가 영역에 상기 수지 버어 방지용 테이프의 수지 부착 방지부를 점착하여 테이프 점착 기판을 형성하는 테이프 점착 기판 형성 공정과,
    상기 테이프 점착 기판 상의 반도체 칩을 수지 밀봉 성형하기 위한 상하 양형을 구비한 압축 수지 성형 장치를 준비하는 압축 수지 성형 장치 준비 공정과,
    상기 압축 수지 성형 장치의 하형 캐비티 내에 수지 재료를 충전하는 하형 캐비티 내에의 수지 재료 충전 공정과,
    상기 테이프 점착 기판을 그 표면측을 하향으로 한 상태에서 상기 압축 수지 성형 장치의 상하 양형 사이에 반입하는 테이프 점착 기판 반입 공정과,
    상기 상하 양형 사이에 반입한 상기 테이프 점착 기판의 표면측을 하향으로 한 상태에서 상기 하형 캐비티의 정해진 위치에 세팅하는 테이프 점착 기판 세팅 공정과,
    상기 하형 캐비티에 세팅한 상기 테이프 점착 기판의 표면측을 상기 하형 캐비티 내에 끼워 넣고, 상기 테이프 점착 기판 상의 반도체 칩을 상기 하형 캐비티 내의 수지 재료 속에 침지시키는 반도체 칩의 수지 재료 속에의 침지 공정과,
    상기 하형 캐비티 내의 수지 재료를 압축하여 상기 테이프 점착 기판 상의 반도체 칩을 상기 하형 캐비티의 형상에 대응하게 수지 밀봉 성형하는 압축 수지 밀봉 성형 공정과,
    상기 압축 수지 밀봉 성형 공정을 거친 수지 밀봉 완료 기판을 상하 양형에서 꺼내 외부로 반출하는 수지 밀봉 완료 기판 반출 공정, 그리고
    상기 수지 밀봉 완료 기판으로부터 상기 수지 버어 방지용 테이프를 박리하는 테이프 박리 공정
    을 포함하는 것을 특징으로 하는 반도체 칩의 압축 수지 밀봉 성형 방법.
  9. 기판의 반도체 칩의 장착면에, 상기 반도체 칩의 수지 성형 영역과 상기 반도체 칩 장착면에의 수지 접촉 불가 영역을 갖는 구조의 수지 밀봉전 기판에 점착하여 이용하는 수지 버어 방지용 테이프로서,
    상기 반도체 칩의 수지 성형 영역과 대응하는 부위에 수지 접착용 구멍부를 형성하고, 상기 반도체 칩 장착면에의 수지 접촉 불가 영역과 대응하는 부위에 수지 부착 방지부를 형성하여 구성된 것을 특징으로 하는 수지 버어 방지용 테이프.
KR1020130004818A 2012-02-02 2013-01-16 반도체 칩의 압축 수지 밀봉 성형 방법 및 장치와 수지 버어 방지용 테이프 KR101432423B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012020668A JP6087507B2 (ja) 2012-02-02 2012-02-02 半導体チップの圧縮樹脂封止成形方法及び樹脂封止された半導体チップの生産方法
JPJP-P-2012-020668 2012-02-02
JPJP-P-2012-020663 2012-02-02
JP2012020663A JP5723800B2 (ja) 2012-02-02 2012-02-02 半導体チップの圧縮樹脂封止成形方法及び装置

Publications (2)

Publication Number Publication Date
KR20130089588A true KR20130089588A (ko) 2013-08-12
KR101432423B1 KR101432423B1 (ko) 2014-08-20

Family

ID=48927092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130004818A KR101432423B1 (ko) 2012-02-02 2013-01-16 반도체 칩의 압축 수지 밀봉 성형 방법 및 장치와 수지 버어 방지용 테이프

Country Status (4)

Country Link
KR (1) KR101432423B1 (ko)
CN (1) CN103247739B (ko)
MY (1) MY173863A (ko)
TW (1) TWI527273B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102455987B1 (ko) * 2014-07-22 2022-10-18 아피쿠 야마다 가부시키가이샤 성형 금형, 성형 장치, 성형품의 제조 방법 및 수지 몰드 방법
JP6525580B2 (ja) * 2014-12-24 2019-06-05 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形方法
CN116504702B (zh) * 2023-06-26 2023-09-05 山东联高智能科技有限公司 一种半导体元件加工设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4388654B2 (ja) * 2000-02-01 2009-12-24 アピックヤマダ株式会社 樹脂封止装置及び樹脂封止方法
JP2002151531A (ja) * 2000-11-15 2002-05-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP5325933B2 (ja) * 2004-08-26 2013-10-23 アピックヤマダ株式会社 樹脂モールド金型
JP4834407B2 (ja) * 2006-01-17 2011-12-14 アピックヤマダ株式会社 樹脂モールド方法および樹脂モールド装置
JP2008041846A (ja) 2006-08-04 2008-02-21 Towa Corp フリップチップの樹脂注入成形方法及び金型
US7709853B2 (en) 2007-02-12 2010-05-04 Cree, Inc. Packaged semiconductor light emitting devices having multiple optical elements
JP2008207450A (ja) * 2007-02-27 2008-09-11 Towa Corp 発光素子の圧縮成形方法

Also Published As

Publication number Publication date
TW201334234A (zh) 2013-08-16
CN103247739A (zh) 2013-08-14
KR101432423B1 (ko) 2014-08-20
MY173863A (en) 2020-02-25
CN103247739B (zh) 2015-12-09
TWI527273B (zh) 2016-03-21

Similar Documents

Publication Publication Date Title
KR100844668B1 (ko) 전자 부품의 수지 밀봉 방법 및 그것에 이용되는 금형
US4680617A (en) Encapsulated electronic circuit device, and method and apparatus for making same
TWI641471B (zh) Resin molding die and resin molding method
KR101764525B1 (ko) 수지 밀봉 방법 및 수지 밀봉 장치
CN108688050B (zh) 成型模、树脂成型装置、树脂成型方法及树脂成型品的制造方法
JP3581814B2 (ja) 樹脂封止方法及び樹脂封止装置
JP2004134591A (ja) 半導体集積回路装置の製造方法
JP6541746B2 (ja) 樹脂成形装置及び樹脂成形品の製造方法
WO2017081882A1 (ja) 樹脂封止装置及び樹脂封止方法
JP4454608B2 (ja) 半導体集積回路装置の製造方法
KR101432423B1 (ko) 반도체 칩의 압축 수지 밀봉 성형 방법 및 장치와 수지 버어 방지용 테이프
JP3897565B2 (ja) 樹脂封止装置及び樹脂封止方法
TW201628107A (zh) 半導體裝置之製造方法
KR100847320B1 (ko) 성형금형 클리닝용 시트 및 그것을 이용한 반도체장치의제조방법
JP2004230707A (ja) 電子部品の樹脂封止成形方法及び装置
JP2004200269A (ja) 電子部品の樹脂封止成形方法及び装置
KR101052324B1 (ko) 봉지재 성형 방법
JP2004153045A (ja) 電子部品の樹脂封止成形方法及び金型
JP5723800B2 (ja) 半導体チップの圧縮樹脂封止成形方法及び装置
CN110065191B (zh) 成型模、树脂成型装置及树脂成型品的制造方法
JP6087507B2 (ja) 半導体チップの圧縮樹脂封止成形方法及び樹脂封止された半導体チップの生産方法
JP2013158943A5 (ko)
CN109689330B (zh) 压缩成型装置、压缩成型方法、及压缩成型品的制造方法
CN1868048B (zh) 使用柔性压力元件来密封电子部件的方法和装置
US11712823B2 (en) Molding die for compression molding with resin leakage prevention member

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 4